JPH0481878B2 - - Google Patents
Info
- Publication number
- JPH0481878B2 JPH0481878B2 JP20705784A JP20705784A JPH0481878B2 JP H0481878 B2 JPH0481878 B2 JP H0481878B2 JP 20705784 A JP20705784 A JP 20705784A JP 20705784 A JP20705784 A JP 20705784A JP H0481878 B2 JPH0481878 B2 JP H0481878B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- terminal
- wiring
- hole
- terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000463 material Substances 0.000 claims description 10
- 230000008054 signal transmission Effects 0.000 claims description 4
- 238000009413 insulation Methods 0.000 claims 2
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- OAKJQQAXSVQMHS-UHFFFAOYSA-N Hydrazine Chemical compound NN OAKJQQAXSVQMHS-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000002966 varnish Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【発明の詳細な説明】
（発明の利用分野）
本発明は、電子計算機などに使用される高密度
かつ信号伝送の高速用の多層配線板とくにこの多
層配線板を製作するさいに使用されるスルホール
に関するものである。
かつ信号伝送の高速用の多層配線板とくにこの多
層配線板を製作するさいに使用されるスルホール
に関するものである。
（発明の背景）
電子計算機においては小形高密度実装のすう勢
に応じて、配線密度の増大と、配線の基板への接
続の信頼性向上のため、従来よりスルホールが使
用されている。
に応じて、配線密度の増大と、配線の基板への接
続の信頼性向上のため、従来よりスルホールが使
用されている。
従来の多層配線板のスルホールの１例は、たと
えば昭和58年電子通信学会半導体・材料部門全国
大会において発表された講演の講演集第27頁に、
LSI内の多層配線について述べられている。然る
にこの講演集には、絶縁層の厚さ、スルホール径
が限定されているので、スルホール接続のさいに
問題となるスルホール形成絶縁面の平坦化の問題
が明確になつていない。そのため、混成集積用多
層配線板のように絶縁層の厚さが厚く、スルホー
ルの径が大きい場合には、スルホール上の絶縁層
を平坦にすることができない懸念がある。多層化
を進めて行くと、この平坦性が増長され、上層部
でのスルホール接続の確実性が損なわれる問題が
ある。
えば昭和58年電子通信学会半導体・材料部門全国
大会において発表された講演の講演集第27頁に、
LSI内の多層配線について述べられている。然る
にこの講演集には、絶縁層の厚さ、スルホール径
が限定されているので、スルホール接続のさいに
問題となるスルホール形成絶縁面の平坦化の問題
が明確になつていない。そのため、混成集積用多
層配線板のように絶縁層の厚さが厚く、スルホー
ルの径が大きい場合には、スルホール上の絶縁層
を平坦にすることができない懸念がある。多層化
を進めて行くと、この平坦性が増長され、上層部
でのスルホール接続の確実性が損なわれる問題が
ある。
（発明の目的）
本発明は、上記従来の問題点を解決し、複雑な
工程をせずに、スルホール接続の良好な厚い絶縁
層を有する多層配線板を提供することにある。
工程をせずに、スルホール接続の良好な厚い絶縁
層を有する多層配線板を提供することにある。
（発明の概要）
本発明は、スルホールを形成して基材上に多層
の絶縁層を集積してなる多層配線板において、 (1) 前記基材上に形成された信号伝送用の配線
と、 (2) 形状が長方形または長円形で前記スルホール
を２個以上形成可能な面積を有し、前記基材上
に前記配線と平行に配置された複数の端子と、 (3) 該各端子および前記配線上に該各端子の長手
方向一端部に接続するスルホールを設けて形成
された一層目の絶縁層と、 (4) 前記各端子を該各端子周縁の長手方向中心点
を回転中心として90゜回転させた位置に、前記
端子と同一平面形状で、かつ一端部が前記スル
ホールに接続して前記端子と電気的に接続され
た二層目の端子と、 (5) 該二層目の端子と平行に前記絶縁層上に形成
された二層目の配線と、 (6) 前記一層目の絶縁層、二層目の端子および配
線上に前記二層目の端子の他端部に接続するス
ルホールを設けて形成された二層目の絶縁層
と、 (7) 前記二層目の各端子を前記回転中心の回りに
前記端子位置よりさらに同方向へ90゜回転させ
た位置の二層目の絶縁層上に、前記端子と同一
平面形状で、かつ一端部が前記二層目の絶縁層
のスルホールに接続して二層目の端子と電気的
に接続された三層目の端子と、 (8) 該三層目の端子と平行に前記二層目の絶縁層
上に形成された三層目の配線と、 (9) 前記二層目の絶縁層、三層目の端子および配
線上に前記三層目の端子の他端部に接続するス
ルホールを設けて形成された三層目の絶縁層
と、 (10) 前記端子の回転中心の回りに前層の端子をさ
らに同方向へ90゜ずつ回転させた位置ごとに前
記二層および三層と同様にして形成された端
子、配線および絶縁層とからなる構成にしたも
のである。
の絶縁層を集積してなる多層配線板において、 (1) 前記基材上に形成された信号伝送用の配線
と、 (2) 形状が長方形または長円形で前記スルホール
を２個以上形成可能な面積を有し、前記基材上
に前記配線と平行に配置された複数の端子と、 (3) 該各端子および前記配線上に該各端子の長手
方向一端部に接続するスルホールを設けて形成
された一層目の絶縁層と、 (4) 前記各端子を該各端子周縁の長手方向中心点
を回転中心として90゜回転させた位置に、前記
端子と同一平面形状で、かつ一端部が前記スル
ホールに接続して前記端子と電気的に接続され
た二層目の端子と、 (5) 該二層目の端子と平行に前記絶縁層上に形成
された二層目の配線と、 (6) 前記一層目の絶縁層、二層目の端子および配
線上に前記二層目の端子の他端部に接続するス
ルホールを設けて形成された二層目の絶縁層
と、 (7) 前記二層目の各端子を前記回転中心の回りに
前記端子位置よりさらに同方向へ90゜回転させ
た位置の二層目の絶縁層上に、前記端子と同一
平面形状で、かつ一端部が前記二層目の絶縁層
のスルホールに接続して二層目の端子と電気的
に接続された三層目の端子と、 (8) 該三層目の端子と平行に前記二層目の絶縁層
上に形成された三層目の配線と、 (9) 前記二層目の絶縁層、三層目の端子および配
線上に前記三層目の端子の他端部に接続するス
ルホールを設けて形成された三層目の絶縁層
と、 (10) 前記端子の回転中心の回りに前層の端子をさ
らに同方向へ90゜ずつ回転させた位置ごとに前
記二層および三層と同様にして形成された端
子、配線および絶縁層とからなる構成にしたも
のである。
（発明の実施例）
以下本発明を電子計算機などに使用される多層
配線板に実施した場合の主な製造工程における多
層配線板の平面図ａおよびそのＡ−A′断面正面
図ｂを示す図面について説明する。
配線板に実施した場合の主な製造工程における多
層配線板の平面図ａおよびそのＡ−A′断面正面
図ｂを示す図面について説明する。
なお、図示の破線は前工程で形成した状態を示
す。第１図に示す如く、基材１上には既に蒸着あ
るいはスパツタでAl膜もしくはCr／Cu／Crの３
層膜を成膜し、この金属膜をホトリングラフイお
よびエツチングで、信号伝送用の配線２１と、中
心点３を中心にして上記配線２１と平行に配置さ
れる如く、長方形または長円形の複数の端子４１
とを形成しその上にポリイミドワニスを上記配線
２１および端子４１上に回転塗布し、熱処理硬化
して、所定の厚さの絶縁層５１を形成している。
ここで、中心点３は、端子４１の周縁の長手方向
の中心であり、また端子４１は、後述するスルホ
ールを２個以上形成可能な面積を有している。第
１図においては、ヒドラジン系の湿式エツチング
あるいはO2のドライエツチング（図示せず）に
て上記絶縁層５１に上記端子４１の長手方向一端
部と接続する如く、スルホール６１を形成する工
程を示している。次いで、第２図に示す如く上記
絶縁層５１の上面に上記基材１上に配線２１およ
び端子４１を形成したと同一の方法で配線２２お
よび端子４２を形成する。ただし、積層時の層間
の相互影響を少なくするため、配線２２は上記配
線２１と直交する方向に形成している。また端子
４２は端子４１と平面形状が同一で、上記中心点
３を中心にして、上記端子４１に対して90゜回動
した位置に、その一端部が上記スルホール６１に
接続する如く形成されており、端子４１と電気的
に接続されている。次いで、第３図に示す如く、
ポリイミドワニスを上記配線２２および端子４２
上に回転塗布し、熱処理硬化して、所定の厚さの
絶縁層５２を形成する。このとき、上記スルホー
ル６１の上部は上記絶縁層５２の厚さよりも浅い
凹部７１を形成している。然る後、上記スルホー
ル６１の場合と同一方法により上記端子４２の他
端部に接続する如くスルホール６２を形成する。
次いで、第４図に示す如く上記と同一方法により
配線２３を上記配線２２と直交する如く形成し、
端子４３を、上記中心点３を中心にしてさらに同
方向へ90゜回動し、上記スルホール６２に一端部
が接続して端子４２と電気的に接続する如く形成
する。以下上記の方法にて第５図乃至第７図に示
す如くスルホール６３，６４、絶縁層５３，５
４、配線２４および端子４４を形成したのち、上
記スルホール６１の上方の絶縁層５４の上面の上
記凹部７１が第６図に示す凹部７２の如く小さく
なり、遂に第７図に示す如く凹部７３がなくなる
と、第８図に示す如く配線２５、および端子４５
が第１図に示す位置に達する。
す。第１図に示す如く、基材１上には既に蒸着あ
るいはスパツタでAl膜もしくはCr／Cu／Crの３
層膜を成膜し、この金属膜をホトリングラフイお
よびエツチングで、信号伝送用の配線２１と、中
心点３を中心にして上記配線２１と平行に配置さ
れる如く、長方形または長円形の複数の端子４１
とを形成しその上にポリイミドワニスを上記配線
２１および端子４１上に回転塗布し、熱処理硬化
して、所定の厚さの絶縁層５１を形成している。
ここで、中心点３は、端子４１の周縁の長手方向
の中心であり、また端子４１は、後述するスルホ
ールを２個以上形成可能な面積を有している。第
１図においては、ヒドラジン系の湿式エツチング
あるいはO2のドライエツチング（図示せず）に
て上記絶縁層５１に上記端子４１の長手方向一端
部と接続する如く、スルホール６１を形成する工
程を示している。次いで、第２図に示す如く上記
絶縁層５１の上面に上記基材１上に配線２１およ
び端子４１を形成したと同一の方法で配線２２お
よび端子４２を形成する。ただし、積層時の層間
の相互影響を少なくするため、配線２２は上記配
線２１と直交する方向に形成している。また端子
４２は端子４１と平面形状が同一で、上記中心点
３を中心にして、上記端子４１に対して90゜回動
した位置に、その一端部が上記スルホール６１に
接続する如く形成されており、端子４１と電気的
に接続されている。次いで、第３図に示す如く、
ポリイミドワニスを上記配線２２および端子４２
上に回転塗布し、熱処理硬化して、所定の厚さの
絶縁層５２を形成する。このとき、上記スルホー
ル６１の上部は上記絶縁層５２の厚さよりも浅い
凹部７１を形成している。然る後、上記スルホー
ル６１の場合と同一方法により上記端子４２の他
端部に接続する如くスルホール６２を形成する。
次いで、第４図に示す如く上記と同一方法により
配線２３を上記配線２２と直交する如く形成し、
端子４３を、上記中心点３を中心にしてさらに同
方向へ90゜回動し、上記スルホール６２に一端部
が接続して端子４２と電気的に接続する如く形成
する。以下上記の方法にて第５図乃至第７図に示
す如くスルホール６３，６４、絶縁層５３，５
４、配線２４および端子４４を形成したのち、上
記スルホール６１の上方の絶縁層５４の上面の上
記凹部７１が第６図に示す凹部７２の如く小さく
なり、遂に第７図に示す如く凹部７３がなくなる
と、第８図に示す如く配線２５、および端子４５
が第１図に示す位置に達する。
したがつて、上記中心点３を中心にして、同方
向へ90゜宛回動することにより、スルホールの深
さが絶縁層の厚さに一致するので、接続が確実に
行える。また配線層間で、配線が常に直交し、か
つ接続端子間の間隔量が一定に保持され、これら
の間に所定の配線数を通過させることができるの
で、計算機用の多層配線板の設計に大きな制約を
与えるのを防止することができる。
向へ90゜宛回動することにより、スルホールの深
さが絶縁層の厚さに一致するので、接続が確実に
行える。また配線層間で、配線が常に直交し、か
つ接続端子間の間隔量が一定に保持され、これら
の間に所定の配線数を通過させることができるの
で、計算機用の多層配線板の設計に大きな制約を
与えるのを防止することができる。
（発明の効果）
本発明は以上述べたる如く、スルホールの形成
位置を層毎に各端子の中心点を中心にして回動し
て前工程のスルホールの形成位置と異なる位置に
し、スルホールの上方の絶縁層面に凹みがなくな
つて平坦な面になつたとき、そのスルホールの上
方同一位置にスルホールを形成するようにしたも
のであるから、スルホールの深さは積層の層数に
依存することなく、常に絶縁層の厚さに等しくす
ることができ、これによつて、スルホールの接続
が層毎にばらつかず、信頼性の高い多層配線板を
形成することができる。
位置を層毎に各端子の中心点を中心にして回動し
て前工程のスルホールの形成位置と異なる位置に
し、スルホールの上方の絶縁層面に凹みがなくな
つて平坦な面になつたとき、そのスルホールの上
方同一位置にスルホールを形成するようにしたも
のであるから、スルホールの深さは積層の層数に
依存することなく、常に絶縁層の厚さに等しくす
ることができ、これによつて、スルホールの接続
が層毎にばらつかず、信頼性の高い多層配線板を
形成することができる。
第１図乃至第８図は本発明を電子計算機などに
使用される多層配線板に実施した場合の主な製造
工程を示し、ａはその平面図、ｂはａ図のＡ−
A′断面正面図である。 １……基材、２１，２２，２３，２４……配
線、３……中心点、４１，４２，４３，４４，４
５……スルホール接続用端子、５１，５２，５
３，５４……絶縁層、６１，６２，６３，６４…
…スルホール。
使用される多層配線板に実施した場合の主な製造
工程を示し、ａはその平面図、ｂはａ図のＡ−
A′断面正面図である。 １……基材、２１，２２，２３，２４……配
線、３……中心点、４１，４２，４３，４４，４
５……スルホール接続用端子、５１，５２，５
３，５４……絶縁層、６１，６２，６３，６４…
…スルホール。
Claims (1)
- 【特許請求の範囲】 １ スルホールを形成して基材上に多層の絶縁層
を集積してなる多層配線板において、 (1) 前記基材上に形成された信号伝送用の配線
と、 (2) 形状が長方形または長円形で前記スルホール
を２個以上形成可能な面積を有し、前記基材上
に前記配線と平行に配置された複数の端子と、 (3) 該各端子および前記配線上に該各端子の長手
方向一端部に接続するスルホールを設けて形成
された一層目の絶縁層と、 (4) 前記各端子を該各端子周縁の長手方向中心点
を回転中心として90゜回転させた位置に、前記
端子と同一平面形状で、かつ一端部が前記スル
ホールに接続して前記端子と電気的に接続され
た二層目の端子と、 (5) 該二層目の端子と平行に前記絶縁層上に形成
された二層目の配線と、 (6) 前記一層目の絶縁層、二層目の端子および配
線上に前記二層目の端子の他端部に接続するス
ルホールを設けて形成された二層目の絶縁層
と、 (7) 前記二層目の各端子を前記回転中心の回りに
前記端子位置よりさらに同方向へ90゜回転させ
た位置の二層目の絶縁層上に、前記端子と同一
平面形状で、かつ一端部が前記二層目の絶縁層
のスルホールに接続して二層目の端子と電気的
に接続された三層目の端子と、 (8) 該三層目の端子と平行に前記二層目の絶縁層
上に形成された三層目の配線と、 (9) 前記二層目の絶縁層、三層目の端子および配
線上に前記三層目の端子の他端部に接続するス
ルホールを設けて形成された三層目の絶縁層
と、 (10) 前記端子の回転中心の回りに前層の端子をさ
らに同方向へ90゜ずつ回転させた位置ごとに前
記二層および三層と同様にして形成された端
子、配線および絶縁層とからなる構成にしたこ
とを特徴とする多層配線板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20705784A JPS6185896A (ja) | 1984-10-04 | 1984-10-04 | 多層配線板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20705784A JPS6185896A (ja) | 1984-10-04 | 1984-10-04 | 多層配線板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6185896A JPS6185896A (ja) | 1986-05-01 |
| JPH0481878B2 true JPH0481878B2 (ja) | 1992-12-25 |
Family
ID=16533489
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20705784A Granted JPS6185896A (ja) | 1984-10-04 | 1984-10-04 | 多層配線板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6185896A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2503725B2 (ja) * | 1990-05-18 | 1996-06-05 | 日本電気株式会社 | 多層配線基板 |
| CN105792525B (zh) * | 2016-04-01 | 2018-10-19 | 广州兴森快捷电路科技有限公司 | 一种pcb板的制作方法 |
-
1984
- 1984-10-04 JP JP20705784A patent/JPS6185896A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6185896A (ja) | 1986-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3014310B2 (ja) | 積層配線基板の構造と製作方法 | |
| JP3048905B2 (ja) | 積層配線基板構造体、及びその製造方法 | |
| JP2001320171A (ja) | 多層配線基板及び半導体装置 | |
| JPH03257893A (ja) | 多層配線基板の製造方法 | |
| EP0148506A2 (en) | Circuit board | |
| JPH0513960A (ja) | 多層配線基板の製造方法 | |
| JPH0481878B2 (ja) | ||
| JPS5998597A (ja) | 多層プリント配線板 | |
| JPH061795B2 (ja) | 多層配線構造体 | |
| JP3227828B2 (ja) | 多層薄膜デバイスと薄膜の接続方法 | |
| JPH01257397A (ja) | 金属プリント基板 | |
| JP3171679B2 (ja) | 多層回路基板及びその製造方法 | |
| JP2787230B2 (ja) | 電子部品塔載用基板 | |
| JPS61179597A (ja) | 多層配線形成方法 | |
| JPS5915094Y2 (ja) | 多層印刷配線板 | |
| JP3234045B2 (ja) | 多層配線基板 | |
| JPS5992599A (ja) | 厚膜混成集積回路の製造方法 | |
| JPS59171194A (ja) | 多層配線板の製造法 | |
| JPS6146973B2 (ja) | ||
| JPS6329549A (ja) | 多層配線構造 | |
| JPH0481879B2 (ja) | ||
| JPS58147097A (ja) | 多層配線板の製造方法 | |
| JPH01233792A (ja) | 薄膜基板の導電媒体部形成方法 | |
| JPH036893A (ja) | 多層薄膜配線基板 | |
| JPS58121698A (ja) | 多層配線基板 |