JPS59171194A - 多層配線板の製造法 - Google Patents
多層配線板の製造法Info
- Publication number
- JPS59171194A JPS59171194A JP4417783A JP4417783A JPS59171194A JP S59171194 A JPS59171194 A JP S59171194A JP 4417783 A JP4417783 A JP 4417783A JP 4417783 A JP4417783 A JP 4417783A JP S59171194 A JPS59171194 A JP S59171194A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- thickness
- circuit board
- multilayer circuit
- producing multilayer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Laminated Bodies (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は多数の能動素子集積回路チップ間の配線および
該チップ群と外部との配線を行なう高集積回路板の製造
法に係わり、特に、高速コンピュータに必要とさ７Ｌる
高笛度な配線基板に好適な多層配線板の製造法に関する
。
該チップ群と外部との配線を行なう高集積回路板の製造
法に係わり、特に、高速コンピュータに必要とさ７Ｌる
高笛度な配線基板に好適な多層配線板の製造法に関する
。
ＩＣ，ＬＳＩ等の半導体回路形成プロセスにおいて、多
層配線を行う場合には絶縁膜の埋さは１〜２μＩｎ程度
である。この場合には、主に層間を接続するスルーホー
ルの径を小さく保つためしζ、厚さの一ヒ限が、ピンホ
ール発生による層間ショートを防ぐために厚さの下限が
決められている。
層配線を行う場合には絶縁膜の埋さは１〜２μＩｎ程度
である。この場合には、主に層間を接続するスルーホー
ルの径を小さく保つためしζ、厚さの一ヒ限が、ピンホ
ール発生による層間ショートを防ぐために厚さの下限が
決められている。
導体回路においては導電体の厚さも普・通１〜２μｍで
あるので、これらを多層に積層しようとすると、積層数
が増すに従って凹凸が激しくなると゛ハウ欠点があった
。このため、段差部での導電体配線層の断線が起り易く
なるので、その発生を防ぐために、積層数を多くても絶
縁膜層以下に抑える必要があった。
あるので、これらを多層に積層しようとすると、積層数
が増すに従って凹凸が激しくなると゛ハウ欠点があった
。このため、段差部での導電体配線層の断線が起り易く
なるので、その発生を防ぐために、積層数を多くても絶
縁膜層以下に抑える必要があった。
一方、プリント基板等の配線基板においては、−板のエ
ポキシ基板の両面に銅箔を貼りつけ、これをパターン化
エッチ／グすることにより、一枚の配Ｎ基板としている
。プリプレグと呼ばれる接着用樹脂板を上記基板の間に
挿入して、積層し、加熱・圧着することにより多層配線
板を製造していた。この方法では一括して積層を行うの
で、多層化が容易であり、また、配線ノくターンの凹凸
はプリプレグの変形により吸収されるのでノくターンの
凹凸は積層の妨けとはならないという利点があった。し
かし、と、の方法においては基板を例えば、□ガラス繊
維で一つだ布にエポキシを含浸させるな・・、、、１
゛・、・、、、、。
ポキシ基板の両面に銅箔を貼りつけ、これをパターン化
エッチ／グすることにより、一枚の配Ｎ基板としている
。プリプレグと呼ばれる接着用樹脂板を上記基板の間に
挿入して、積層し、加熱・圧着することにより多層配線
板を製造していた。この方法では一括して積層を行うの
で、多層化が容易であり、また、配線ノくターンの凹凸
はプリプレグの変形により吸収されるのでノくターンの
凹凸は積層の妨けとはならないという利点があった。し
かし、と、の方法においては基板を例えば、□ガラス繊
維で一つだ布にエポキシを含浸させるな・・、、、１
゛・、・、、、、。
どの方法で製造するために、基板表面の平坦度はめ・ま
シ艮くなく〈・□その為に・パターンの微細化は困難で
あった。すなわち 多層化は容易であるが、°〜。
シ艮くなく〈・□その為に・パターンの微細化は困難で
あった。すなわち 多層化は容易であるが、°〜。
一／ｌりの配線に”・度が小さいため、全体としての配
線の高密度化は困難でめった。
線の高密度化は困難でめった。
本発明の目的は上記、困難を、見服し、微細パターン配
線の多層積層を、行うこ、と、に、よって、高密度配線
の多層、積基板を提供することにある。
線の多層積層を、行うこ、と、に、よって、高密度配線
の多層、積基板を提供することにある。
本発明の配線板緘造法においては、ＩＣ，ＬＳＩ等の半
導体回路形成プロセスとほぼ同様の工程を採用する。す
なわち、基板１に配線用金属膜設置、金属膜のパターン
化、絶縁体設置、スル−ホール導通化向ルーホール導通
化、陵線用金属膜設置を繰返して多層化を行う。従来の
方法と本発明の相異点は、本発明では絶縁用樹脂膜の硬
化時の厚さを、配線用金属膜の厚さの４倍あるいはそれ
以上□にすることである。この条件を満すことにより１
、、ワニスのＮ類、粘度を適当に選べば、多層積層を行
）つても最上層の樹脂絶縁膜の表面は常に平坦に保たれ
、その上に設置する金属膜の・くターン化処理を円滑に
行なわせしめる。
導体回路形成プロセスとほぼ同様の工程を採用する。す
なわち、基板１に配線用金属膜設置、金属膜のパターン
化、絶縁体設置、スル−ホール導通化向ルーホール導通
化、陵線用金属膜設置を繰返して多層化を行う。従来の
方法と本発明の相異点は、本発明では絶縁用樹脂膜の硬
化時の厚さを、配線用金属膜の厚さの４倍あるいはそれ
以上□にすることである。この条件を満すことにより１
、、ワニスのＮ類、粘度を適当に選べば、多層積層を行
）つても最上層の樹脂絶縁膜の表面は常に平坦に保たれ
、その上に設置する金属膜の・くターン化処理を円滑に
行なわせしめる。
樹脂のワニスをスピンコードする方法ではワニスの粘度
を２０１）Ｓ 以上にして使用すると容易に平坦性が仰
られる。。
を２０１）Ｓ 以上にして使用すると容易に平坦性が仰
られる。。
以下本発明ｆ：冥施例を用いて説明する。
平坦な基板の上にＡｔを１８ｍの厚さに蒸着し、ウェッ
トエツチング法にてパターン化した。次に粘度Ｊ ＯＯ
ｐｓのボリイミ下系樹脂ＰＩＱ（日立化成ＫＫの商標）
のワニスをスピンコードシた。
トエツチング法にてパターン化した。次に粘度Ｊ ＯＯ
ｐｓのボリイミ下系樹脂ＰＩＱ（日立化成ＫＫの商標）
のワニスをスピンコードシた。
これを２００ｒ乾燥させ、３５０ｔＺ’ｆ硬化させた。
恢化後のＰ Ｔ Ｑの膜厚をｈμｍとする。次にＡｔ壊
着、エッチ／グ、ＰＩＱ、スピンコード、・・・・・・
を繰返して多層基板を製作した。第１図にｔ＝４゜ｈ＝
ｔ２（直線１）、ｔ＝５．ｈ＝２０ （面線２）、およ
びｔ、＝４．ｈ＝２０（破線３）のときのＰＩＱ。
着、エッチ／グ、ＰＩＱ、スピンコード、・・・・・・
を繰返して多層基板を製作した。第１図にｔ＝４゜ｈ＝
ｔ２（直線１）、ｔ＝５．ｈ＝２０ （面線２）、およ
びｔ、＝４．ｈ＝２０（破線３）のときのＰＩＱ。
膜のみの桝層膜厚顆とＡｔ配線層を積重ねた部分の積層
膜厚Ｔ、１＋Ｍとの関係を示す。図中破線はＴｘ＝Ｔｘ
、ｖの埋Ｗ的な場合ズある。図からｈ／ｌが４以上にな
ると平坦性が非富に艮くなり、ｈ／ｌ＝５では全く凹凸
がなくなることかわかる。
膜厚Ｔ、１＋Ｍとの関係を示す。図中破線はＴｘ＝Ｔｘ
、ｖの埋Ｗ的な場合ズある。図からｈ／ｌが４以上にな
ると平坦性が非富に艮くなり、ｈ／ｌ＝５では全く凹凸
がなくなることかわかる。
以上述べたように本発明によれば非宮に平坦な多層積層
配線板が得られるので、非當に晶密度な電子回路配線が
可能となり、ひいてはコンピュータなどの商運回路のさ
らに高速化に貢献できる。
配線板が得られるので、非當に晶密度な電子回路配線が
可能となり、ひいてはコンピュータなどの商運回路のさ
らに高速化に貢献できる。
図面の簡単な説明、、、・
Claims (1)
- 【特許請求の範囲】 １、合成樹脂のワニスをその硬化後の厚さが被覆しよう
とする導電体の厚さの４倍より小さくない厚さに設置ｍ
、也することを特徴とする多層配線板の製造法。 ２、該ワニスをスピンコードする場合、ワニスの粘度が
２０ｐｓ 以上であることを特徴とする特許請求の範囲
第１項記載の多層配線板の製造法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4417783A JPS59171194A (ja) | 1983-03-18 | 1983-03-18 | 多層配線板の製造法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4417783A JPS59171194A (ja) | 1983-03-18 | 1983-03-18 | 多層配線板の製造法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59171194A true JPS59171194A (ja) | 1984-09-27 |
Family
ID=12684293
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4417783A Pending JPS59171194A (ja) | 1983-03-18 | 1983-03-18 | 多層配線板の製造法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59171194A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04122845U (ja) * | 1991-04-24 | 1992-11-05 | 茨木精機株式会社 | 減速機兼差動装置 |
-
1983
- 1983-03-18 JP JP4417783A patent/JPS59171194A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04122845U (ja) * | 1991-04-24 | 1992-11-05 | 茨木精機株式会社 | 減速機兼差動装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6326561B1 (en) | Thin-film multilayer wiring board with wiring and via holes in a thickness of an insulating layer | |
| JP3014310B2 (ja) | 積層配線基板の構造と製作方法 | |
| US5925206A (en) | Practical method to make blind vias in circuit boards and other substrates | |
| EP1250033B1 (en) | Printed circuit board and electronic component | |
| JP3048905B2 (ja) | 積層配線基板構造体、及びその製造方法 | |
| JPS61220499A (ja) | 混成多層配線基板 | |
| TWI296492B (en) | Un-symmetric circuit board and method for fabricating the same | |
| US20120080401A1 (en) | Method of fabricating multilayer printed circuit board | |
| US6651324B1 (en) | Process for manufacture of printed circuit boards with thick copper power circuitry and thin copper signal circuitry on the same layer | |
| US20110005071A1 (en) | Printed Circuit Board and Manufacturing Method Thereof | |
| JPH0754874B2 (ja) | 多層プリント配線板 | |
| JPS59171194A (ja) | 多層配線板の製造法 | |
| JPS60216573A (ja) | フレキシブル印刷配線板の製造方法 | |
| JP2000277913A (ja) | 多層配線基板及びその製造方法 | |
| JP2004134467A (ja) | 多層配線基板、多層配線基板用基材およびその製造方法 | |
| JP3107535B2 (ja) | 配線基板、回路部品実装体、および配線基板の製造方法 | |
| JPS63153893A (ja) | 多層プリント配線板 | |
| US20030031830A1 (en) | Printed circuit boards and printed circuit board based substrates structures with multiple core layers | |
| JP2002176262A (ja) | 多層プリント配線板及びその製造方法 | |
| KR200377151Y1 (ko) | 다층 헤비카파 인쇄회로기판 | |
| JPS61179597A (ja) | 多層配線形成方法 | |
| JPS60107894A (ja) | 多層印刷配線板の製造方法 | |
| JP3247888B2 (ja) | 電子部品パッケージ及び、電子部品のパッケージの製造方法 | |
| JPH0964536A (ja) | 薄膜配線基板およびその作製方法 | |
| JPH06120665A (ja) | マルチワイヤ配線板の製造方法 |