JPS58147097A - 多層配線板の製造方法 - Google Patents
多層配線板の製造方法Info
- Publication number
- JPS58147097A JPS58147097A JP2841482A JP2841482A JPS58147097A JP S58147097 A JPS58147097 A JP S58147097A JP 2841482 A JP2841482 A JP 2841482A JP 2841482 A JP2841482 A JP 2841482A JP S58147097 A JPS58147097 A JP S58147097A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- insulating layer
- via hole
- pattern
- gap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(a) 発明の技術分野
本発明は多層配線板の製造方法、特にバイアホールを高
密度に形成可能ならしめる製造方法−こ関する。
密度に形成可能ならしめる製造方法−こ関する。
(b) 技術の背景
電子計算機や過信機等の小屋化や高速化及び高信頼性等
の要求に応え電子機器の性能を向上させるζこは、半導
体装置や受動部品等の回路実装密度を高め、電子回路の
モジ、−ル化及びユニット化が重要である。そのため、
半導体装置や受動部品をチップ化しその多数個が搭載さ
れるセラミック多層配線板は、セラミック基板の上lこ
導体パターンと、絶縁層とを交互擾こ印刷・焼成する方
法で作成されたものが一般に使用されている。
の要求に応え電子機器の性能を向上させるζこは、半導
体装置や受動部品等の回路実装密度を高め、電子回路の
モジ、−ル化及びユニット化が重要である。そのため、
半導体装置や受動部品をチップ化しその多数個が搭載さ
れるセラミック多層配線板は、セラミック基板の上lこ
導体パターンと、絶縁層とを交互擾こ印刷・焼成する方
法で作成されたものが一般に使用されている。
(Cン 従来技術と問題点
上記印刷法にてなる多層配線板、即ちスクリーン印刷技
術により導体パターンと、基板と同質の絶縁層とを積層
してなる多層配線板は、異層の導体パターン間t−接続
するバイアホール導体も印刷形成される。そのため、バ
イアホールの大きさは直径が0.3 mm程度以上であ
り、複数個が整列されたバイアホール・ピッチは0.5
−SZ以上にする必要があり、部品搭載密度をより高め
るため障害となっていた。
術により導体パターンと、基板と同質の絶縁層とを積層
してなる多層配線板は、異層の導体パターン間t−接続
するバイアホール導体も印刷形成される。そのため、バ
イアホールの大きさは直径が0.3 mm程度以上であ
り、複数個が整列されたバイアホール・ピッチは0.5
−SZ以上にする必要があり、部品搭載密度をより高め
るため障害となっていた。
かかる障害を除去する方法として、通常のスクリーン印
刷によるよりも解像力が良く微細パターンの形成が可能
であることを特徴とする感光性導体用厚膜ペーストラ用
いて導体パターン及び絶縁層パターン(バイアホールパ
ターン)t−形成する方法、及び導体パターンと絶縁層
パターン(バイアホールパターン)t−フォトエツチン
グ技術で形成する方法がある。しかし、前者方法は感光
性導体用厚膜ペーストが高価であるため作成された多連
用し難い欠点がある。
刷によるよりも解像力が良く微細パターンの形成が可能
であることを特徴とする感光性導体用厚膜ペーストラ用
いて導体パターン及び絶縁層パターン(バイアホールパ
ターン)t−形成する方法、及び導体パターンと絶縁層
パターン(バイアホールパターン)t−フォトエツチン
グ技術で形成する方法がある。しかし、前者方法は感光
性導体用厚膜ペーストが高価であるため作成された多連
用し難い欠点がある。
(d) 発明の目的
本発明の目的は上記問題点lこ対処した多層配線板の製
造方法を提供することである。
造方法を提供することである。
(・) 発明の構成
上記目的は、基板上の導体層を選択的tこエッチイアホ
ール形成部とその周囲を除く上面に第1の絶縁層を積層
形成する工程と、第1の導体パターンと第1の絶縁層と
の隙間に絶縁性ペーストを麿込み法で堀込んで第1の隙
間絶縁層を被着形成する工程と、前記バイアホール形成
部とその周W!it除く上−に印刷法で第2の絶縁層を
被着形成する工程と、前記バイアホール形成部に第2の
絶縁層の厚さにほぼ等しい厚さのバイアホール導体を被
着形成する工程と、第2の絶縁層と前記バイアホール導
体との隙間に絶縁性ベースIf埋込み法で埋込んで第2
の隙間絶縁層を被着形成する工程と所望lこより第2の
絶縁層と前記バイアホール導体と第2の隙間絶縁層とを
積層形成したのち最上層のバイアホール導体に接続する
第2の導体パターンを被着形成する形成する工程とt含
むことt−特徴とした多層配#板の製造方法により達成
される。
ール形成部とその周囲を除く上面に第1の絶縁層を積層
形成する工程と、第1の導体パターンと第1の絶縁層と
の隙間に絶縁性ペーストを麿込み法で堀込んで第1の隙
間絶縁層を被着形成する工程と、前記バイアホール形成
部とその周W!it除く上−に印刷法で第2の絶縁層を
被着形成する工程と、前記バイアホール形成部に第2の
絶縁層の厚さにほぼ等しい厚さのバイアホール導体を被
着形成する工程と、第2の絶縁層と前記バイアホール導
体との隙間に絶縁性ベースIf埋込み法で埋込んで第2
の隙間絶縁層を被着形成する工程と所望lこより第2の
絶縁層と前記バイアホール導体と第2の隙間絶縁層とを
積層形成したのち最上層のバイアホール導体に接続する
第2の導体パターンを被着形成する形成する工程とt含
むことt−特徴とした多層配#板の製造方法により達成
される。
(f) 発明の実施例
以下、本発明方法の実施例に係わる図面を用いて本発明
を説明する。
を説明する。
第1図は本発明方法の一実施例に係わりバイアホール導
体を介して異層間の導体パターンを接続した概略構成を
示す斜視図であり、第2図及び第3図は前記導体構成の
作成例を示す工sv!明図、第4図及び第5図は前記構
成の他の作成例を示す工程説明図である。ただし、第1
図は基板及び絶縁層を除いた図示であり、第2図及び第
4図は第1図のA−A’を含む側断面図、第3図及び第
5分のみを示したー 第1図1こおいて、セラミック基板(第2〜5図の1)
所定部に集めて整列パターン形成された複数個の第1の
導体パターン2は、その一方の端部近傍にそれぞれパタ
ーン形成されたバイアホール導体3t−介して、[2の
導体パターン4#こ接続される。そして、各導体パター
ン4の接続部先端に形成された小片パターン4’j’!
、パター/4と4’との隙間からバイアホール導体3の
一部が目視できるようにして、パターン4の形成位置合
せを容易ならしめたものである。従って、パターン4と
4 ’ tM*lこ接続又はパターン4 / tなくし
てもよい。
体を介して異層間の導体パターンを接続した概略構成を
示す斜視図であり、第2図及び第3図は前記導体構成の
作成例を示す工sv!明図、第4図及び第5図は前記構
成の他の作成例を示す工程説明図である。ただし、第1
図は基板及び絶縁層を除いた図示であり、第2図及び第
4図は第1図のA−A’を含む側断面図、第3図及び第
5分のみを示したー 第1図1こおいて、セラミック基板(第2〜5図の1)
所定部に集めて整列パターン形成された複数個の第1の
導体パターン2は、その一方の端部近傍にそれぞれパタ
ーン形成されたバイアホール導体3t−介して、[2の
導体パターン4#こ接続される。そして、各導体パター
ン4の接続部先端に形成された小片パターン4’j’!
、パター/4と4’との隙間からバイアホール導体3の
一部が目視できるようにして、パターン4の形成位置合
せを容易ならしめたものである。従って、パターン4と
4 ’ tM*lこ接続又はパターン4 / tなくし
てもよい。
第2図(イ)及び第3図(イ)lこおいて、基板lの上
面には導体ペースト(例えば鋼ペースト)t−スクリー
ン印刷法で被着したのち焼成・研磨して上面が平滑な導
体層5を形成させる。
面には導体ペースト(例えば鋼ペースト)t−スクリー
ン印刷法で被着したのち焼成・研磨して上面が平滑な導
体層5を形成させる。
次いで第2図(ロ)及び第3図(ロ)に示す如く、写真
蝕刻法により導体層5を選択的に溶去して複数個の第1
の導体パターン2を形成させる。
蝕刻法により導体層5を選択的に溶去して複数個の第1
の導体パターン2を形成させる。
次いで第2図(ハ)及び第3図(−9に示す如く、)(
イアホール導体3(第1図)が積層形成される導体パタ
ーン2の端部近傍及びその周囲を除いた上面に、絶縁体
ペースト(例えばガラス・セラミックペースト)をスク
リーン印刷法により塗着・焼成してWJlの絶縁層6を
被着形成させる。
イアホール導体3(第1図)が積層形成される導体パタ
ーン2の端部近傍及びその周囲を除いた上面に、絶縁体
ペースト(例えばガラス・セラミックペースト)をスク
リーン印刷法により塗着・焼成してWJlの絶縁層6を
被着形成させる。
次いで第2図に)及び第3図に)に示す如く、第1の導
体パターン2と第1の絶縁層6とが隔てて形成された隙
間に、適量の前記絶縁体ペース1置きスキージで均す埋
込み法により埋込んだのち乾燥し7、露呈するパターン
2の上に付着した前記乾燥ペーストを研磨で除去してか
ら焼成し第1の隙間絶縁層7を形成さゼる。
体パターン2と第1の絶縁層6とが隔てて形成された隙
間に、適量の前記絶縁体ペース1置きスキージで均す埋
込み法により埋込んだのち乾燥し7、露呈するパターン
2の上に付着した前記乾燥ペーストを研磨で除去してか
ら焼成し第1の隙間絶縁層7を形成さゼる。
次いで第2図(へ)及び第3図(ホ)に示す如く、ノ(
イアホール形成領斌に導体ペーストをスクリーン印刷法
で被着したのち焼成して、各導体)くターン2のバイア
ホール導体被着部を共通に横切る煙量形導体パターン8
t−形成する。
イアホール形成領斌に導体ペーストをスクリーン印刷法
で被着したのち焼成して、各導体)くターン2のバイア
ホール導体被着部を共通に横切る煙量形導体パターン8
t−形成する。
次いで第2■(へ)及び第3図(へ)に示す如く、絶縁
体ペース)t−スクリーン印刷・焼成して、各第1の導
体パターンの先端部2′及び中間部2″を露呈させた第
2の絶縁層9を被着・形成させる。
体ペース)t−スクリーン印刷・焼成して、各第1の導
体パターンの先端部2′及び中間部2″を露呈させた第
2の絶縁層9を被着・形成させる。
次いで第2図(ト]及び第3図(ト)に示す如く、導体
パターン8を選択的lこエツチングして、各第1の導体
パターン2の上のパイヤホール4体3t−パターン形成
させる。
パターン8を選択的lこエツチングして、各第1の導体
パターン2の上のパイヤホール4体3t−パターン形成
させる。
次いで第2図(ハ)及び第3図(至)lこ示す如く、第
2の絶縁層9とパイヤホール導体3とが離れてパターン
形成された隙間(凹部)−ζ絶縁体ペーストを埋込み法
で埋込んで乾燥させたのち、パイヤホール導体3の上t
こ付着した前記乾燥ペースト管研磨で除去してから焼成
し第2の隙間絶縁層10を形成させる。
2の絶縁層9とパイヤホール導体3とが離れてパターン
形成された隙間(凹部)−ζ絶縁体ペーストを埋込み法
で埋込んで乾燥させたのち、パイヤホール導体3の上t
こ付着した前記乾燥ペースト管研磨で除去してから焼成
し第2の隙間絶縁層10を形成させる。
次いで第2図(す)及び第3図(’J)に示す如く、導
体ペース)1−スクリーン印刷・焼成してから上面を平
滑に研磨して、各パイヤホール導体3の中間部が露呈す
る導体パターン11を被着Φ形成させる。
体ペース)1−スクリーン印刷・焼成してから上面を平
滑に研磨して、各パイヤホール導体3の中間部が露呈す
る導体パターン11を被着Φ形成させる。
次いで第2図に)及び第311←)に示す如く、導体パ
ターン11を選択的にエツチングして、第2の導体パタ
ーン4及び4′をパターン形成したのち、第2図に)及
び第3図に)に示す如く、パイヤホール導体3の上方と
その周囲を除く上面に絶縁体ペース)t−スクリーン印
刷・焼成して、第3の絶縁層12t−被着・形成するこ
とにより第1図に示す多層配線が完成する。
ターン11を選択的にエツチングして、第2の導体パタ
ーン4及び4′をパターン形成したのち、第2図に)及
び第3図に)に示す如く、パイヤホール導体3の上方と
その周囲を除く上面に絶縁体ペース)t−スクリーン印
刷・焼成して、第3の絶縁層12t−被着・形成するこ
とにより第1図に示す多層配線が完成する。
なお、第1図に示した多層配線は第1の導体パターン2
と第2の導体パターンとをパイヤホール導体3で接続し
た2層構造であるが、第2図に示した工程の繰返しによ
り3層以上の導体パターンとその異層間を接続するバイ
ヤホール導体が構成される。また、1回のスクリ−ン印
刷法により形成される導体パターン5,8.11及び絶
縁層6゜9.12の厚さは導体パターン密度を高めるた
め約30μmとし、1g2図のパイヤホール3及び層間
絶縁層9は1層構成で説明したが、第2図(へ)〜第2
図(イ)の形成工程を繰返すことにより2層以上の厚さ
で構成にすることができる。
と第2の導体パターンとをパイヤホール導体3で接続し
た2層構造であるが、第2図に示した工程の繰返しによ
り3層以上の導体パターンとその異層間を接続するバイ
ヤホール導体が構成される。また、1回のスクリ−ン印
刷法により形成される導体パターン5,8.11及び絶
縁層6゜9.12の厚さは導体パターン密度を高めるた
め約30μmとし、1g2図のパイヤホール3及び層間
絶縁層9は1層構成で説明したが、第2図(へ)〜第2
図(イ)の形成工程を繰返すことにより2層以上の厚さ
で構成にすることができる。
第4図及び85図はパイヤホール導体をめっき法で形成
する中間工St−示したものであり、jll!4図(イ
)及び第5図(イ)はそれぞれ第2図に)及び第3図に
)から引継ぐ工程、第4図(ハ)及び第5図を1はそれ
ぞれl!2図(す)及び第3図(す)の工程lこ引継が
れるよう−こなる。
する中間工St−示したものであり、jll!4図(イ
)及び第5図(イ)はそれぞれ第2図に)及び第3図に
)から引継ぐ工程、第4図(ハ)及び第5図を1はそれ
ぞれl!2図(す)及び第3図(す)の工程lこ引継が
れるよう−こなる。
第4図(イ)及び第5図(イ)に訃いて、第2図(へ)
及び第3図(へ)lこ示した第2の絶縁層9に相当する
絶縁層13は、絶縁体ペースト會スクリーン印刷したの
ち焼成して被着形成される。
及び第3図(へ)lこ示した第2の絶縁層9に相当する
絶縁層13は、絶縁体ペースト會スクリーン印刷したの
ち焼成して被着形成される。
次いで第4図(ロ)及び第5図(ロ))番こ示す如く、
露呈する第1の導体パターン2の上にめっき手段で絶縁
層13とほぼ同じ厚さのパイヤホール導体14會被着形
成させる。
露呈する第1の導体パターン2の上にめっき手段で絶縁
層13とほぼ同じ厚さのパイヤホール導体14會被着形
成させる。
次いで第4図(ハ)及び第5図(ハ)に示す如く、絶縁
層13とパイヤホール導体14とが形成する隙間(凹部
)に絶縁性ペース)Q埋込み法で埋込んで乾燥させたの
ち、導体14の上に付着する乾燥ペーストを除去すると
ともにめっき形成によりやや凹凸になった導体14の上
面管平滑するため研磨してから焼成し、第2図−及び第
3図−に示した第2の間隙絶縁層10に相当する隙間絶
縁層15を形成させる。
層13とパイヤホール導体14とが形成する隙間(凹部
)に絶縁性ペース)Q埋込み法で埋込んで乾燥させたの
ち、導体14の上に付着する乾燥ペーストを除去すると
ともにめっき形成によりやや凹凸になった導体14の上
面管平滑するため研磨してから焼成し、第2図−及び第
3図−に示した第2の間隙絶縁層10に相当する隙間絶
縁層15を形成させる。
従って、パイヤホール導体14は1回の工程で所望厚さ
、即ち印刷法になるバイアホール導体(第2図及び第3
図の3)(7)複数回に相当する厚さに形成できる利点
會有する。
、即ち印刷法になるバイアホール導体(第2図及び第3
図の3)(7)複数回に相当する厚さに形成できる利点
會有する。
(g) 発明の効果
以上i52明した如く本発明方法lこよれば、スクリー
ン印刷法と写真蝕刻法の利点を組合せて高密度な多層配
線板の作成、即ちl−幅に8本以上の導体パターンと異
層間のし導体パターン接続とt−具えた多層配線板の作
成が容易で安価に実現し、例えば平板型ディスプレイ等
を駆動するための高密度ハイブリッドIC基板の作成に
適用してその効果が顕著である。
ン印刷法と写真蝕刻法の利点を組合せて高密度な多層配
線板の作成、即ちl−幅に8本以上の導体パターンと異
層間のし導体パターン接続とt−具えた多層配線板の作
成が容易で安価に実現し、例えば平板型ディスプレイ等
を駆動するための高密度ハイブリッドIC基板の作成に
適用してその効果が顕著である。
第1図は本発明方法の一実施例に係わりバイアホール導
体を介して異層間の導体パ゛ターン1km続した概略構
成を示す斜視図、第2図及び第3図は前記導体構成の作
成例を示す工程説明図、第41!l11及び#I5図は
m配導体構成の他の作成例Iζシいて第2図及び第3図
に示した工程と異なる工at示した説明図である。 なお、図においてlは基板、2は第1の導体パターン、
3.14はバイアホール導体、4.4′は[2の導体パ
ターン、5.8.11は導体層、6は第1の絶縁層、7
は第1の間隙絶縁層、9゜13は第20絶朦層、10.
15は第2の間隙絶縁層、12は第3の絶縁jIIjを
示す。
体を介して異層間の導体パ゛ターン1km続した概略構
成を示す斜視図、第2図及び第3図は前記導体構成の作
成例を示す工程説明図、第41!l11及び#I5図は
m配導体構成の他の作成例Iζシいて第2図及び第3図
に示した工程と異なる工at示した説明図である。 なお、図においてlは基板、2は第1の導体パターン、
3.14はバイアホール導体、4.4′は[2の導体パ
ターン、5.8.11は導体層、6は第1の絶縁層、7
は第1の間隙絶縁層、9゜13は第20絶朦層、10.
15は第2の間隙絶縁層、12は第3の絶縁jIIjを
示す。
Claims (1)
- 【特許請求の範囲】 (11基板上に複数層の導体パターンと絶縁層とを積層
形成し所望の異層導体パターン間t−接続するバイアホ
ールが絶縁層を貫通して形成された多層配線板において
、基板上の導体層を選択的にエライアホール形成部とそ
の周囲を除く上面に第1の絶縁層を被着形成する工程と
、第1の導体パターンと第1の絶縁層との隙間−こ絶縁
性ペース)1埋込み法で埋込んで第1の隙間絶縁層を被
着形成する工程と、前記バイアホール形成部とその周囲
を除く上面に印刷法で第2の絶縁層゛を被着形成する工
程と、前記バイアホール形成部に第2の絶縁層の厚さに
ほぼ等しい厚さのバイアホール導体を被着形成する工程
と、第2の絶縁層と前記バイアホール導体との隙間に絶
縁性ペーストt−埋込み法で麺込んで第2の隙間絶縁層
を被着形成する工程と所望により第2の絶縁層と前記バ
イアホール導体と第2の隙間絶縁層とを積層形成したの
ち最上層のバイアホール導体に接続する第2の導体パタ
ーンを被着形成する工程とを含むことt−特徴とした多
層配線板の製造方法・ (2)バイアホール導体及び第2の導体パターンはそれ
らが接続される第1の導体パターンやバイアホール導体
の一部が目視可能なパターンであることkm徴とした前
記特許請求の範囲第+11項に記載した多層配線板の製
造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2841482A JPS58147097A (ja) | 1982-02-24 | 1982-02-24 | 多層配線板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2841482A JPS58147097A (ja) | 1982-02-24 | 1982-02-24 | 多層配線板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS58147097A true JPS58147097A (ja) | 1983-09-01 |
Family
ID=12247991
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2841482A Pending JPS58147097A (ja) | 1982-02-24 | 1982-02-24 | 多層配線板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58147097A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1997017824A1 (fr) * | 1995-11-10 | 1997-05-15 | Ibiden Co., Ltd. | Carte a circuits imprimes multicouche et sa fabrication |
US6010768A (en) * | 1995-11-10 | 2000-01-04 | Ibiden Co., Ltd. | Multilayer printed circuit board, method of producing multilayer printed circuit board and resin filler |
-
1982
- 1982-02-24 JP JP2841482A patent/JPS58147097A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1997017824A1 (fr) * | 1995-11-10 | 1997-05-15 | Ibiden Co., Ltd. | Carte a circuits imprimes multicouche et sa fabrication |
US6010768A (en) * | 1995-11-10 | 2000-01-04 | Ibiden Co., Ltd. | Multilayer printed circuit board, method of producing multilayer printed circuit board and resin filler |
KR100273089B1 (ko) * | 1995-11-10 | 2001-01-15 | 엔도 마사루 | 다층프린트 배선판 및 다층프린트 배선판의 제조방법 |
US6217988B1 (en) | 1995-11-10 | 2001-04-17 | Ibiden Co., Ltd. | Multilayer printed circuit board, method of producing multilayer printed circuit board and resin filler |
US6251502B1 (en) | 1995-11-10 | 2001-06-26 | Ibiden Co., Ltd. | Multilayer printed circuit board, method of producing multilayer printed circuit board and resin filler |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3014310B2 (ja) | 積層配線基板の構造と製作方法 | |
JP3048905B2 (ja) | 積層配線基板構造体、及びその製造方法 | |
JPS63104398A (ja) | 多層配線基板の製造方法 | |
JPS58147097A (ja) | 多層配線板の製造方法 | |
JP3408590B2 (ja) | 多層プリント基板の配線構造 | |
CN100505195C (zh) | 集成电路封装基板的实心导电过孔成形方法 | |
JP2748890B2 (ja) | 有機樹脂多層配線基板およびその製造方法 | |
JP2000068149A (ja) | 積層電子部品及びその製造方法 | |
JPS6244880B2 (ja) | ||
JPH0433396A (ja) | 空気層を有するセラミック多層プリント板 | |
JPH066031A (ja) | プリント配線板の製造方法 | |
JPH01257397A (ja) | 金属プリント基板 | |
JPH06302961A (ja) | 混成多層配線基板とその製造方法 | |
JPH066028A (ja) | プリント配線板の製造方法 | |
JPS61179597A (ja) | 多層配線形成方法 | |
JPH0697655A (ja) | 無機多層配線基板の設計方法及び製造方法 | |
JP2000124345A (ja) | 高密度配線板 | |
JPS5820159B2 (ja) | 交叉配線を有する薄膜回路基板の製造方法 | |
JPS58142598A (ja) | 回路板の製造方法 | |
JP3182159B2 (ja) | 多層配線基板の製造方法 | |
JP2000031317A (ja) | 半導体装置及び半導体素子搭載用基板の製造方法 | |
JPS59207691A (ja) | 多層配線基板の製造方法 | |
JPS58219798A (ja) | 多層配線基板 | |
JPS6185896A (ja) | 多層配線板 | |
JPS60182196A (ja) | 多層基板の製造方法 |