JPS59207691A - 多層配線基板の製造方法 - Google Patents
多層配線基板の製造方法Info
- Publication number
- JPS59207691A JPS59207691A JP8085583A JP8085583A JPS59207691A JP S59207691 A JPS59207691 A JP S59207691A JP 8085583 A JP8085583 A JP 8085583A JP 8085583 A JP8085583 A JP 8085583A JP S59207691 A JPS59207691 A JP S59207691A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- interlayer insulating
- metallization
- manufacturing
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Laminated Bodies (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は高密度配線に適した多層配線基板の製造方法に
関し、特にその多層配線層の形成方法に関するものであ
る。
関し、特にその多層配線層の形成方法に関するものであ
る。
複数個の半導体チップを実装する基板では、その実装密
度の増大に伴なって配線は多層化される傾向にある。し
たがって、少なくとも２層の配線層（導電層）を層間絶
縁膜を介して重畳形成すると共に、各配線層は層間絶縁
膜に設けたスルーホールを通して互に導通接続する構造
が必要とされている。
度の増大に伴なって配線は多層化される傾向にある。し
たがって、少なくとも２層の配線層（導電層）を層間絶
縁膜を介して重畳形成すると共に、各配線層は層間絶縁
膜に設けたスルーホールを通して互に導通接続する構造
が必要とされている。
この種の基板の製造に好適なものとして、本発明者はグ
リーンシート積層方式な検討した。しかし、この検討の
結果、スルーホールの形成に型抜き、レーザ加工、電子
ビーム加工を用いても１００μｍの径以下に形成するこ
とが難かしいことがわかった。特に特性インピーダンス
のマツチングのために層間絶縁膜の膜厚を厚く１〜だと
きにはスルーホールの小径化は更に困難になり、パター
ンの微細化の障害となる。
リーンシート積層方式な検討した。しかし、この検討の
結果、スルーホールの形成に型抜き、レーザ加工、電子
ビーム加工を用いても１００μｍの径以下に形成するこ
とが難かしいことがわかった。特に特性インピーダンス
のマツチングのために層間絶縁膜の膜厚を厚く１〜だと
きにはスルーホールの小径化は更に困難になり、パター
ンの微細化の障害となる。
また、これまでの牛導体ペレット製造に用いられている
方法である層間絶縁膜の形成後にスルーホールを形成す
る方法をそのまま用いたのでは、スルーホール部位にお
いて段差が生じることになり、この段差が基板（配線層
）表面の平坦化を阻害して配線の多層化およびこれに伴
なう高密度化の障害になる。
方法である層間絶縁膜の形成後にスルーホールを形成す
る方法をそのまま用いたのでは、スルーホール部位にお
いて段差が生じることになり、この段差が基板（配線層
）表面の平坦化を阻害して配線の多層化およびこれに伴
なう高密度化の障害になる。
本発明の目的は微細パターン配線および表面の平坦化を
実現することにより、配線の多層化および高密度化を達
成することができる多層配線基板の製造方法を提供する
ことにある。
実現することにより、配線の多層化および高密度化を達
成することができる多層配線基板の製造方法を提供する
ことにある。
また本発明の他の目的は層間絶縁膜の膜厚の増大を達成
できる多層配線基板の製造方法な提供することにある。
できる多層配線基板の製造方法な提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。
本明細書の記述および添付図面からあきらかになるであ
ろう。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
を簡単に説明すれば、下記のとおりである。
すなわち、上側配線と下側配線との層間接続部に突状の
メタライゼーションを形成した上で層間絶縁膜を厚膜技
術によって形成し、次いで層間絶縁膜ないしメタライゼ
ーションの表面平坦此処３１を施すことＫより、層間接
続部や配線層の微細化と表面の平坦化な図り、これによ
り高密度化を達成するものである。
メタライゼーションを形成した上で層間絶縁膜を厚膜技
術によって形成し、次いで層間絶縁膜ないしメタライゼ
ーションの表面平坦此処３１を施すことＫより、層間接
続部や配線層の微細化と表面の平坦化な図り、これによ
り高密度化を達成するものである。
第１図（ａ）〜（ｅ）は本発明の第１実施例方法を説明
する工程図である。
する工程図である。
先ず、Ａｆｆ１２０３や特開昭５６−６６０８６号や特
開昭５７−２５９１号に示される絶縁性ＳｉＣ等の絶縁
材料からなるセラミック基板１の表面に、例えばＴｉｊ
Ｃｕ、Ｔｉの各層な図外の配線パターン用マスクな用い
て順次蒸着形成し、これにより第１図（ａ）のような所
定パターン形状の第１配線層２を形成する。
開昭５７−２５９１号に示される絶縁性ＳｉＣ等の絶縁
材料からなるセラミック基板１の表面に、例えばＴｉｊ
Ｃｕ、Ｔｉの各層な図外の配線パターン用マスクな用い
て順次蒸着形成し、これにより第１図（ａ）のような所
定パターン形状の第１配線層２を形成する。
次いで、今度は層間接続用のマスク３を使用してＣｕ等
の金属な蒸着し、同図（ｂ）のように第１配線層２上の
所定箇所、つまり層間接続部に厚さの大きなメタライゼ
ーション４を形成する。このメタライゼーション４は上
部が次第に細くなる台形状（ベデスタ／Ｉ／）の突部と
して形成される。このとき、エレクトロンビーム蒸着を
利用すれば短時間で厚さの太きいものを得ることができ
る。
の金属な蒸着し、同図（ｂ）のように第１配線層２上の
所定箇所、つまり層間接続部に厚さの大きなメタライゼ
ーション４を形成する。このメタライゼーション４は上
部が次第に細くなる台形状（ベデスタ／Ｉ／）の突部と
して形成される。このとき、エレクトロンビーム蒸着を
利用すれば短時間で厚さの太きいものを得ることができ
る。
次に層間絶縁膜５として、例えば結晶化ガラスあるいは
ポリイミド樹脂を同図（ｃ）のように、基板全面にしか
も前記メタライゼーション４の厚さよりも少なくない厚
さに形成する。この膜形成には厚膜印刷、スプレー塗布
あるいはスピンナ塗布等の所謂厚膜技術が利用できる。
ポリイミド樹脂を同図（ｃ）のように、基板全面にしか
も前記メタライゼーション４の厚さよりも少なくない厚
さに形成する。この膜形成には厚膜印刷、スプレー塗布
あるいはスピンナ塗布等の所謂厚膜技術が利用できる。
また、膜形成後には適温度により焼成またはベークを行
なって安定化する。この場合、層間絶縁膜５の熱膨張係
数は基板１の熱膨張係数よりも小さくし、表面に圧縮応
力な残すようにすることがクラックの発生防止上好まし
い。
なって安定化する。この場合、層間絶縁膜５の熱膨張係
数は基板１の熱膨張係数よりも小さくし、表面に圧縮応
力な残すようにすることがクラックの発生防止上好まし
い。
次いで、前記層間絶縁膜５ないしメタライゼーション４
の表面を機械的又は化学的方法によって削成し、同図（
ｄ）のように表面を平坦化する。このとき、メタライゼ
ーション４は表面が露呈されるようにする。そして、こ
の上に第２配線層６な第１配線層２と同様な方法により
形成すれば同図（ｅ）のような多層配線構造を形成する
ことができる。
の表面を機械的又は化学的方法によって削成し、同図（
ｄ）のように表面を平坦化する。このとき、メタライゼ
ーション４は表面が露呈されるようにする。そして、こ
の上に第２配線層６な第１配線層２と同様な方法により
形成すれば同図（ｅ）のような多層配線構造を形成する
ことができる。
以上のような方法によれば、先に層間接続部としてのメ
タライゼーション４を突状に形成しておき、層間絶縁膜
５は厚膜技術によって後から形成しているので、層間絶
縁膜５へのスルーホールの形成が不要になり、絶縁膜の
厚膜な可能にして特性の向上を図ることができる。また
、スルーホールな不要にして層間接続を行なうことがで
きるので、微細パターンを可能にして高密度化を達成で
きる。更に、表面を削成して平坦化しているので多層化
が容易であり、これにより高密度化を達成できる一方、
層間絶縁膜５は全面に一様の厚さで容易に塗布できる厚
膜プロセスでかつセルファラインプロセスにより形成し
ているので、工程数の低減な図り、コストの低減や歩留
の向上を図ることができる。
タライゼーション４を突状に形成しておき、層間絶縁膜
５は厚膜技術によって後から形成しているので、層間絶
縁膜５へのスルーホールの形成が不要になり、絶縁膜の
厚膜な可能にして特性の向上を図ることができる。また
、スルーホールな不要にして層間接続を行なうことがで
きるので、微細パターンを可能にして高密度化を達成で
きる。更に、表面を削成して平坦化しているので多層化
が容易であり、これにより高密度化を達成できる一方、
層間絶縁膜５は全面に一様の厚さで容易に塗布できる厚
膜プロセスでかつセルファラインプロセスにより形成し
ているので、工程数の低減な図り、コストの低減や歩留
の向上を図ることができる。
なお、前記第２配線層６上に同様の方法により層間絶縁
膜７．メタライゼーション８．第３配線層９を形成する
こともでき、これを第２図に示す。
膜７．メタライゼーション８．第３配線層９を形成する
こともでき、これを第２図に示す。
〔実施例２〕
第３図（ａ）〜（ｈｌは本発明の第２実施例の方法な説
明する工程図である。本例では特に第１配線層とメタラ
イゼーションにホトリソグラフィ技術、具体的にはりフ
トオフ法を利用して配線幅と層間接続部の微細化な図っ
ている。
明する工程図である。本例では特に第１配線層とメタラ
イゼーションにホトリソグラフィ技術、具体的にはりフ
トオフ法を利用して配線幅と層間接続部の微細化な図っ
ている。
先ず、絶縁性の基板１１０表面にホトリソグラフィ技術
によってバターニングした厚いホトレジスト膜１２を第
３図ｆａ）のように形成し、その上からＴｉ、Ｃｕ、Ｔ
ｉを順次全面蒸着して同図（ｂｌとし、かつ続いてホト
レジスト膜１２を除去することによりホトレジスト膜１
２上の蒸着膜も共に除去（リフトオフ）され、同図（ｃ
ｌに示すように所定パターンの第１配線層１３を形成で
きる。この第１配線層１３のパターン幅の寸法は、ホト
リソグラフィ技術によるため５０〜６０μｍ以下に形成
できる、。
によってバターニングした厚いホトレジスト膜１２を第
３図ｆａ）のように形成し、その上からＴｉ、Ｃｕ、Ｔ
ｉを順次全面蒸着して同図（ｂｌとし、かつ続いてホト
レジスト膜１２を除去することによりホトレジスト膜１
２上の蒸着膜も共に除去（リフトオフ）され、同図（ｃ
ｌに示すように所定パターンの第１配線層１３を形成で
きる。この第１配線層１３のパターン幅の寸法は、ホト
リソグラフィ技術によるため５０〜６０μｍ以下に形成
できる、。
次に、前記第１配線層１３上に、同図（ｄ）のように層
間接続部を開口したパターンのホトレジスト膜１４をホ
トリソグラフィ技術により形成し、続いて同図（ｅ）の
ように全面にＣｕ膜等な蒸着法で形成し、かつホトレジ
スト膜１４を除去することにより同図げ）のメタライゼ
ーション１５をリフトオフにより形成できる。前記Ｃｕ
膜はエレクトロンビーム蒸着法で形成すれば、短時間で
厚膜に形成できる。
間接続部を開口したパターンのホトレジスト膜１４をホ
トリソグラフィ技術により形成し、続いて同図（ｅ）の
ように全面にＣｕ膜等な蒸着法で形成し、かつホトレジ
スト膜１４を除去することにより同図げ）のメタライゼ
ーション１５をリフトオフにより形成できる。前記Ｃｕ
膜はエレクトロンビーム蒸着法で形成すれば、短時間で
厚膜に形成できる。
次いで、前例と同様に層間絶縁膜１６な厚膜技術によっ
て同図（ｇ）のように形成し、表面を削成した上で第２
配線層１７を形成すれば同図（ｈ）に示す多層配線基板
な完成できる。この第２配線層１７の形成に際しても前
述のリフトオフ法な用いれば微細パターンを得ることが
できる。
て同図（ｇ）のように形成し、表面を削成した上で第２
配線層１７を形成すれば同図（ｈ）に示す多層配線基板
な完成できる。この第２配線層１７の形成に際しても前
述のリフトオフ法な用いれば微細パターンを得ることが
できる。
本例においても厚膜の層間絶縁膜１５な形成できかつそ
の表面の平坦化を図ることにより、高密度化な図ること
ができる。
の表面の平坦化を図ることにより、高密度化な図ること
ができる。
（１）先に層間接続部な形成しておき、その後で層間絶
縁膜を厚膜技術によって形成しているので、層間絶縁膜
にスルーホールを形成する必要がなく、工程の簡略化を
図る一方で確実な層間接続を行なうことができる。
縁膜を厚膜技術によって形成しているので、層間絶縁膜
にスルーホールを形成する必要がなく、工程の簡略化を
図る一方で確実な層間接続を行なうことができる。
（２１層間絶縁膜にスルーホールを形成しないので段差
が生じることがなく、多層配線の表面の平坦化を可能に
して高密度化を達成できる。
が生じることがなく、多層配線の表面の平坦化を可能に
して高密度化を達成できる。
（３）スルーホールを形成しなくとも層間接続を行なう
ことができるので、配線の微細パターンを実現でき、こ
れによる高密度化も達成できる。
ことができるので、配線の微細パターンを実現でき、こ
れによる高密度化も達成できる。
（４）上記（１）〜（３１により層間絶縁膜を厚く形成
できるので、特性インピーダンスのマツチングがとりや
すくなる等、特性上有効となる。
できるので、特性インピーダンスのマツチングがとりや
すくなる等、特性上有効となる。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。たとえば、基板として
セラミック以外のものを使用することができる。また、
層間絶縁膜の材質や膜形成技術には前述（また以外の材
質や方法を使用することができる。
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。たとえば、基板として
セラミック以外のものを使用することができる。また、
層間絶縁膜の材質や膜形成技術には前述（また以外の材
質や方法を使用することができる。
以上の説明では主として本発明者によってなされた発明
なその背景となった利用分野である半導体チップの実装
用の基板に適用した場合について説明したが、それに限
定されるものではなく、一般に使用されるプリント回路
基板の多層配線化にも同様に適用することができる。
なその背景となった利用分野である半導体チップの実装
用の基板に適用した場合について説明したが、それに限
定されるものではなく、一般に使用されるプリント回路
基板の多層配線化にも同様に適用することができる。
第１図（ａ）〜（ｅ）は本発明の第１実施例の製造工程
図、 第２図は応用例の断面図、 第３図（ａ）〜（ｈ）は本発明の第２実施例の製造工程
図である。 ■・・・基板、２・・・第１配線層、４・・・メタライ
ゼーション、５・・・層間絶縁膜、６・・・第２配線層
、７・・層間絶Ｉｇ膜、ｓ・・・メタライゼーション、
９・・・第３配線層、１１・・・基板、１３・・・第１
配線層、１５・・・メタライゼーション、１６山層間絶
縁膜、１７・・・第２配線層。 こ ４４４− 箋 ｂ 第 ２ 図 ４ 第 ３ 図 第 ３ 図 第１頁の続き ０発 明 者 関正俊 小平市上水本町１４５０番地株式会 社日立製作所デバイス開発セン タ内 ０発 明 者 小林恒雄 小平市上水本町１４５０番地株式会 社日立製作所デバイス開発セン タ内
図、 第２図は応用例の断面図、 第３図（ａ）〜（ｈ）は本発明の第２実施例の製造工程
図である。 ■・・・基板、２・・・第１配線層、４・・・メタライ
ゼーション、５・・・層間絶縁膜、６・・・第２配線層
、７・・層間絶Ｉｇ膜、ｓ・・・メタライゼーション、
９・・・第３配線層、１１・・・基板、１３・・・第１
配線層、１５・・・メタライゼーション、１６山層間絶
縁膜、１７・・・第２配線層。 こ ４４４− 箋 ｂ 第 ２ 図 ４ 第 ３ 図 第 ３ 図 第１頁の続き ０発 明 者 関正俊 小平市上水本町１４５０番地株式会 社日立製作所デバイス開発セン タ内 ０発 明 者 小林恒雄 小平市上水本町１４５０番地株式会 社日立製作所デバイス開発セン タ内
Claims (1)
- 【特許請求の範囲】 １、下側の配線層の所要箇所に層間接続部としてのメタ
ライゼーションを形成し、かつ基板の全面に厚膜技術に
よって層間絶縁膜を形成した後、この層間絶縁膜ないし
前記メタライゼーションの表面を機械的、化学的に削成
して平坦化したことを特徴とする多層配線基板の製造方
法。 ２、配線層やメタライゼーションはマスク蒸着法により
形成して成る特許請求の範囲第１項記載の多層配線基板
の製造方法。 ３、配線層やメタライゼーションはホトレジストを使用
したリフトオフ法により形成してなる特許請求の範囲第
１項記載の多層配線基板の製造方法、４、層間絶縁膜は
結晶化ガラスやポリイミド樹脂等の絶縁材からなる特許
請求の範囲第１項ないし第３項のいずれかに記載の多層
配線基板の製造方法。 ５、厚膜技術として厚膜印刷、スプレー塗布、スピ／す
塗布な利用してなる特許請求の範囲第１項記載の多層配
線基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8085583A JPS59207691A (ja) | 1983-05-11 | 1983-05-11 | 多層配線基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8085583A JPS59207691A (ja) | 1983-05-11 | 1983-05-11 | 多層配線基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59207691A true JPS59207691A (ja) | 1984-11-24 |
Family
ID=13729954
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8085583A Pending JPS59207691A (ja) | 1983-05-11 | 1983-05-11 | 多層配線基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59207691A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01199460A (ja) * | 1988-02-04 | 1989-08-10 | Toshiba Corp | 回路基板 |
| US4980239A (en) * | 1987-08-27 | 1990-12-25 | Fujitsu Limited | Metallization layer structure formed on aluminum nitride ceramics and method of producing the metallization layer structure |
-
1983
- 1983-05-11 JP JP8085583A patent/JPS59207691A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4980239A (en) * | 1987-08-27 | 1990-12-25 | Fujitsu Limited | Metallization layer structure formed on aluminum nitride ceramics and method of producing the metallization layer structure |
| JPH01199460A (ja) * | 1988-02-04 | 1989-08-10 | Toshiba Corp | 回路基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4258468A (en) | Forming vias through multilayer circuit boards | |
| US6000130A (en) | Process for making planar redistribution structure | |
| US4920639A (en) | Method of making a multilevel electrical airbridge interconnect | |
| JP3048905B2 (ja) | 積層配線基板構造体、及びその製造方法 | |
| JP3014310B2 (ja) | 積層配線基板の構造と製作方法 | |
| JPH10190192A (ja) | 印刷回路板製造プロセス | |
| JPH11274407A (ja) | 電子コンポ―ネント構造および薄膜多層キャパシタの製造方法 | |
| JPH029198A (ja) | 基板上に金属層を付着する方法 | |
| JPS58207699A (ja) | 配線回路基板の製造方法 | |
| JPH0766552A (ja) | 配線基板の製造方法 | |
| US5721453A (en) | Integrated circuit package | |
| JPS59207691A (ja) | 多層配線基板の製造方法 | |
| JPH0746755B2 (ja) | 多層薄膜構造の製造方法 | |
| JPS61179598A (ja) | 多層配線形成方法 | |
| JPH0496254A (ja) | 薄膜多層回路基板とその製造方法 | |
| JPH066031A (ja) | プリント配線板の製造方法 | |
| JPS6163087A (ja) | 多層配線板の製造方法 | |
| JPH01257397A (ja) | 金属プリント基板 | |
| JPH066028A (ja) | プリント配線板の製造方法 | |
| JPS59207692A (ja) | 多層配線基板の製造方法 | |
| JPS58147097A (ja) | 多層配線板の製造方法 | |
| JPH0438157B2 (ja) | ||
| JPS62171194A (ja) | マトリクス配線板 | |
| JPH04324692A (ja) | 多層配線基板およびこれを用いた電子機器 | |
| JPS5893300A (ja) | 多層プリント板の製造方法 |