JPH11274407A - 電子コンポ―ネント構造および薄膜多層キャパシタの製造方法 - Google Patents

電子コンポ―ネント構造および薄膜多層キャパシタの製造方法

Info

Publication number
JPH11274407A
JPH11274407A JP11032904A JP3290499A JPH11274407A JP H11274407 A JPH11274407 A JP H11274407A JP 11032904 A JP11032904 A JP 11032904A JP 3290499 A JP3290499 A JP 3290499A JP H11274407 A JPH11274407 A JP H11274407A
Authority
JP
Japan
Prior art keywords
layer
thin film
depositing
electronic component
patterned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11032904A
Other languages
English (en)
Other versions
JP3098509B2 (ja
Inventor
S Faluke Makuta
マクタ・エス・ファルーク
Shaji Farooq
シャジ・ファルーク
C Hammel Harvey
ハーヴェイ・シー・ハメル
John U Knickerbocker
ジョン・ユー・ニッカーボッカー
A Lita Robert
ロバート・エイ・リタ
I Stoler Herbert
ハーバート・アイ・ストラー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH11274407A publication Critical patent/JPH11274407A/ja
Application granted granted Critical
Publication of JP3098509B2 publication Critical patent/JP3098509B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H01G4/306—Stacked capacitors made by thin film techniques
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y10T29/435—Solid dielectric type

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

(57)【要約】 【課題】 インターポーザ薄膜キャパシタ構造が電子コ
ンポーネントと多層回路カードとの間に用いられる電子
コンポーネント構造を提供する。 【解決手段】 基板面上のピット，ボイド，起伏から発
生する上部薄膜領域の致命的な電気的短絡を除去するた
め、約０．５〜１０μｍ厚の第１の金属層５が、基板上
に付着され、その上に誘電体膜６と第２の金属層を含む
薄膜を付着させる。第１金属層５は、Ｐｔまたは他の電
極金属、あるいはＰｔ，ＣｒおよびＣｕ金属と拡散バリ
ア層との組合せから構成される。接着力を強化するた
め、更に、Ｔｉ層を用いることもできる。第１金属層の
厚さは、Ｃｒ層が約２００Å、Ｃｕ層が約０．５〜約１
０μｍ、拡散バリア層が約１０００Å〜約５０００Å、
Ｐｔ層が約１００Å〜約２５００Åである。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、多層電子コンポー
ネント、特に、薄膜多層キャパシタおよびその製造方法
に関する。
【０００２】
【従来の技術】キャパシタを有する多層基板は、集積回
路パッケージとして、エレクトロニクス分野において、
広い用途を見出してきた。多層キャパシタは、交互に積
層された千鳥状の複数の導電性金属膜の層とセラミック
酸化物（誘電体）の絶縁体層とから構成される。このよ
うなキャパシタは、技術上周知である。例えば、米国特
許第２，３８９，４２０号明細書“ＭＡＮＵＦＡＣＴＵ
ＲＥ ＯＦ ＣＡＰＡＣＩＴＯＲＳ”は、モノリシック
多層セラミック・キャパシタの構造と，製造方法と，特
性とについて開示している。
【０００３】典型的には、多層セラミック・キャパシタ
は、金属電極とセラミック層の交互構造を積み上げ、そ
の積層物から個々の部分をダイシングして、それらを低
速でバーンアウトした後に、高温で焼成することによっ
て製造される。
【０００４】あるいはまた、キャパシタ構造は、予め製
造された多層基板上に付着された薄い電極膜と誘電体膜
とを用いて形成することもできる。典型的には、下部電
極は、スパッタ付着，蒸着，化学気相蒸着，またはゾル
−ゲルの様な方法を用いて付着される。
【０００５】誘電体膜は、プラズマまたは化学気相蒸着
法（ＰＶＤまたはＣＶＤ），またはスピン・オン技術の
ような他の方法を用いて付着される。ウェット付着され
る膜の一例は、ゾル−ゲル膜または他の有機媒質膜であ
り、それらは熱処理されて無機誘電体成分を残す。誘電
体膜は、所望の化学量論に達するためには、酸化雰囲気
のような特定の周囲環境において、１回以上の熱処理を
要する。誘電体膜の例は、バリウム・チタネート（Ｂ
Ｔ），バリウム・ストロンチウム・チタネート（ＢＳ
Ｔ），またはバリウム・ジルコネート・チタネート（Ｂ
ＺＴ）である。これらの誘電体膜は、アルゴン・プラズ
マの存在下で適切なターゲットを用いるスパッタ付着
法、有機金属化学気相蒸着法、またはゾル−ゲル処理法
を使用して付着させることができる。
【０００６】次に、レジスト・ステンシルと、ドライま
たはウェット・エッチング法とを用いて、誘電体膜をパ
ターニングする。最後の工程は、上部電極を設けること
であるが、この上部電極は、下部電極に用いられる材料
と同様のリストから選択するのが普通である。
【０００７】メタライズされたヴァイアが層状キャパシ
タを通り抜けられるように、薄膜キャパシタをセラミッ
ク基板の上に設けることが望ましい。
【０００８】多層セラミック基板ベース上に作製された
インターポーザ薄膜キャパシタは、典型的には、グラン
ド，電源，信号接続用に、スルーヴァイアを有する。イ
ンターポーザ・キャパシタは、集積回路（ＩＣ）チップ
と基板との間に配置され、ＩＣラインの減結合キャパシ
タを典型的に与える。
【０００９】薄膜キャパシタ構造を、セラミック構造の
上に作製する場合、ボイド，ピット，起伏のようなセラ
ミック表面の欠陥は、上側の薄膜領域に致命的な短絡を
引き起こすことが多い。典型的には、短絡が発生するの
は、膜が、接着層やバリア層の場合には約１０００Å、
Ｐｔ電極の場合には約１０００Å、高誘電率ｋの誘電体
の場合には約１０００〜約２５００Å、上部Ｐｔ電極の
場合には約１０００Åと、極端に薄いためである。更
に、ポリマ充てんのような通常のボイド充てん方法を使
用することができない。というのは、誘電体膜最適化の
ために必要な高温アニーリングが、ボイドを充てんする
ために用いられるポリマを著しく劣化させ、破壊するの
に十分であるからである。
【００１０】厚膜構造の場合は、この欠点を有さない。
標準的な厚膜印刷・焼成組立技術を使用して、８〜１２
μｍ厚の金属ペースト（典型的には金）が、基板上面を
覆い、金属電極のための最初のトレースを形成する。こ
の厚膜金属トレースは、望ましくないボイドを充てんす
る。米国特許第５，６４０，６９９号明細書“ＭＩＸＥ
Ｒ ＣＯＮＳＴＲＵＣＴＥＤ ＦＲＯＭ ＴＨＩＣＫ
ＦＩＬＭ ＢＡＬＡＮＣＥＤ ＬＩＮＥ ＳＴＲＵＣＴ
ＵＲＥ”に開示の技術では、基板ベース上に付着された
厚い最初の金属層が、標準的な回路セルの製造を開始す
る。しかし、薄膜構造、特に、厳密な公差と正確な構造
を要求するエッジ結合ラインを有する誘電体材料は、厚
膜構造に一般的に使用される自動製造技術や表面実装組
立技術には役立たない。
【００１１】
【発明が解決しようとする課題】従って、従来技術の以
上の問題と欠点に留意すると、本発明の目的は、上部に
薄膜キャパシタを含む多層電子コンポーネントを提供す
ることにある。
【００１２】本発明の他の目的は、基板の欠陥によって
引き起こされる短絡を免れる薄膜多層インターポーザ・
キャパシタを作製する方法を提供することにある。
【００１３】本発明の他の目的は、一部は明らかであ
り、一部は以下の説明より明らかとなるであろう。
【００１４】
【課題を解決するための手段】当業者には明らかな前記
および他の目的と利点は、本発明により実現される。本
発明の第１の態様によれば、電子コンポーネント構造
は、導電性リードを有する電子コンポーネントと、上面
を有する多層基板であって、内部にメタライズされた回
路を有する複数の層と、メタライズされた相互接続ヴァ
イアとを有する多層基板と、上面と、その上面と反対側
の下面と、メタライズされた相互接続ヴァイアとを有す
る薄膜構造であって、下面でヴァイアが、多層基板のメ
タライズされた相互接続ヴァイアに電気的に接続され、
上面でヴァイアが、電子コンポーネントの導電性リード
に電気的に接続されており、少なくとも１つのキャパシ
タを有する薄膜構造とを備え、キャパシタは、０．５μ
ｍよりも大きい厚さに付着される第１の導電材料からな
る、薄膜構造の上面上の少なくとも１つのパターニング
された第１の下部構造層と、薄膜誘電体層と、第２の導
電材料からなる、薄膜誘電体層上の第２の上部構造層と
を有している。
【００１５】電子コンポーネント構造は、また、２μｍ
以上の厚さの金属層であるパターニングされた第１の下
部構造を備えることができる。更に、パターニングされ
た第１の下部構造は、Ｃｒ層，Ｃｕ層，拡散バリア層，
Ｐｔ層，および接着力を強化するための任意のＴｉ層を
備えることができる。
【００１６】薄膜誘電体層は、バリウム・ストロンチウ
ム・チタネート，バリウム・チタネート，バリウム・ジ
ルコネート・チタネート，鉛・ランタン・ジルコネー
ト，鉛・ジルコネート・チタネート，またはタンタル・
オキサイドから構成しうる高誘電率の材料からなる。
【００１７】本発明の第２の態様では、電子コンポーネ
ント構造は、導電性リードを有する電子コンポーネント
と、上面を有する多層基板であって、内部にメタライズ
された回路を有する複数の層と、メタライズされた相互
接続ヴァイアとを有する多層基板と、上面と、その上面
と反対側の下面と、メタライズされた相互接続ヴァイア
とを有する薄膜構造であって、下面でヴァイアが、多層
基板のメタライズされた相互接続ヴァイアに電気的に接
続され、上面でヴァイアが、電子コンポーネントの導電
性リードに電気的に接続されており、少なくとも１つの
キャパシタを有する薄膜構造とを備え、キャパシタは、
０．５μｍより大きい厚さに付着される第１の導電材料
からなる、薄膜構造の上面上の少なくとも１つのパター
ニングされた第１の下部構造層と、第２の導電材料から
なる、少なくとも１つのパターニングされた第２の上部
構造層であって、第１の下部構造層よりも薄い第２の上
部構造層と、第１の下部構造層と第２の上部構造層との
間の薄膜誘電体層と、パターニングされた第１の下部構
造層の開口間と、薄膜誘電体層の一部の上側と、パター
ニングされた第２の上部構造層の一部の下側とにある、
薄膜構造の上面の一部上の硬化した第１のポリイミド層
と、パターニングされた第２の上部構造層の一部の上側
にある硬化した第２のポリイミド層と、薄膜構造の上面
上の、薄膜構造のメタライズされた相互接続ヴァイアを
電子コンポーネントの導電性リードの一部に接続し、薄
膜構造の下面上の、薄膜構造のメタライズされた相互接
続ヴァイアを、多層基板の相互接続ヴァイアの一部に接
続する導電性リードとを備えている。
【００１８】本発明の第１と第２のポリイミド層は、感
光性ポリイミドより構成することができる。パターニン
グされた第２の上部構造層は、Ｐｔ，Ｃｒ，Ｃｕからな
る層と、ＣｕおよびＮｉの電気メッキ層と、Ａｕの電気
メッキ層または無電解メッキ層とを有する。薄膜構造の
上面と下面に露出されたヴァイアは、更に、薄膜構造を
多層基板に接続するためのはんだボールを含む。
【００１９】本発明の第３の態様では、薄膜多層キャパ
シタを製造する方法が、教示される。この方法は、 ａ）上面と、その上面の反対側の下面と、上面と下面と
の間の導電性ヴァイアとを有する多層基板を設ける工程
と、 ｂ）第１の金属層を上面上に、０．５μｍより大きい厚
さになるように付着する工程と、 ｃ）薄膜誘電体層を第１の金属層上に付着する工程と、 ｄ）薄膜誘電体層をパターニングする工程と、 ｅ）第１のパターニングされたポリイミド層を、その一
部が除去されたとき、ポリイミド誘電体構造が導電性ヴ
ァイアに隣接する上面上に残るように設ける工程と、 ｆ）第２の金属層を付着する工程と、を含んでいる。
【００２０】この方法は、更に、パターニングされた第
２のポリイミド層を設ける工程と、第２のポリイミド層
を、ヴァイア上の領域で、レーザー・アブレーションす
る工程と、露出されたヴァイア上の多層基板の上面と、
ヴァイア上の多層基板の下面とに、はんだボールを付着
する工程とを含んでいる。
【００２１】第１の金属層を付着させる工程は、更に、
約２００Å厚のＣｒと、約０．５〜約１０μｍ厚のＣｕ
と、約１０００〜約５０００Å厚の拡散バリア層と、約
１００〜約２５００Å厚のＰｔ層の組み合わせを付着さ
せる工程を含む。
【００２２】本発明の第４の態様では、薄膜多層キャパ
シタの製造方法が教示され、この方法は、 ａ）上面と、その上面と反対側の下面と、上面と下面の
間の導電性ヴァイアとを有する多層基板を設ける工程
と、 ｂ）上面上に少なくとも０．５μｍの厚さのブランケッ
ト第１レベル金属構造を付着する工程と、 ｃ）薄膜誘電体膜を前記第１レベル金属構造上に付着す
る工程と、 ｄ）第１レベル金属構造と薄膜誘電体膜を含む多層基板
をアニーリングする工程と、 ｅ）第１のフォトレジスト・ステンシルを、多層基板の
上面上の導電性ヴァイア上の領域をパターニングするよ
うに、薄膜誘電体膜上に設ける工程と、 ｆ）多層基板の前記上面上の導電性ヴァイア上の、露出
領域の薄膜誘電体膜の一部と第１レベル金属構造の一部
とを除去する工程と、 ｇ）パターニングされた第１のポリイミド層を、その一
部が除去されたときに、導電性ヴァイアに隣接するポリ
イミド誘電体構造が上面上に残るように設ける工程と、 ｈ）第２レベル金属構造を付着する工程と、 ｉ）第２レベル金属構造の一部を除去する工程と、 ｊ）第２のポリイミド層を設ける工程と、 ｋ）第２のポリイミド層を、導電性ヴァイア上の領域に
レーザー・アブレーションする工程と、 ｌ）はんだボールを露出導電性ヴァイア上の多層基板の
上面と、導電性ヴァイア上の多層基板の下面に付着する
工程と、を含んでいる。
【００２３】更に、薄膜誘電体膜を付着するこの第４の
態様の工程（ｃ）において、誘電体膜は、化学気相蒸着
法またはプラズマ蒸着法を使用して約５００Å〜約３０
００Åの厚さに付着される。多層基板をアニーリングす
る工程（ｄ）におい、アニーリングは、空気，酸素，ま
たは窒素の雰囲気の１つの中で１時間、約６５０℃〜約
７５０℃の温度範囲で行われる。また、薄膜誘電体膜の
一部と第１レベル金属構造の一部の除去は、更に、第１
のフォトレジスト・ステンシルをマスクとして、イオン
ビーム・ミリング法を使用して、誘電体膜，Ｐｔ層，拡
散バリア層が除去されるようにする工程を含む。フォト
レジストは、ストリッパまたはアセトンを含むウェット
媒質を使用するか、Ｏ2 またはＡｒのイオンビーム・ミ
リングを含むドライ媒質を使用して剥離する。同様に、
パターニングされたポリイミド層を付着する工程（ｇ）
では、第２のフォトレジスト・ステンシルを用いて、露
出し現像されたとき、第２のフォトレジスト・ステンシ
ルが導電ヴァイアに隣接する領域を露出させるようにす
る。また、パターニングされたポリイミド層の付着は、
感光性または非感光性のポリイミドのいずれか一方を使
用してポリイミド層をパターニングすることを含んでい
る。
【００２４】工程（ｈ）では、第２レベルの金属構造の
付着は、１）上面金属（ＴＳＭ）シード層を付着させる
工程と、２）レジスト・ステンシルを設けて、上面金属
シード層をパターニングする工程と、３）工程（２）の
レジスト・ステンシルによって露出された領域上に、金
属層を電気メッキする工程とを含んでいる。金属層を電
気メッキする工程（３）では、Ｃｕ層およびＮｉ層の電
気メッキが行われる。
【００２５】
【発明の実施の形態】本発明の好適な実施例を説明する
にあたって、図１〜１１を参照するが、これら図では、
同一の番号は本発明の同一の要素を示すものとする。本
発明の要素は、図では必ずしもスケール通りに示してい
ない。
【００２６】インターポーザ薄膜キャパシタ構造が提案
されており、この構造では、キャパシタは基板上、好ま
しくはセラミック基板上に存在する。この構造を形成す
る際に伴う複雑さは、主として、セラミック基板のピッ
トのある粗い面に由来するものである。セラミック基板
は、高温での処理に有利である。しかし、製造歩留まり
は、ピットのあるセラミック面により開始される、上部
薄膜領域上の過剰で致命的な短絡によって損なわれる。
ここで説明するプロセスは、この欠点を緩和し、薄膜短
絡に強いセラミック薄膜キャパシタを得ることができ
る。
【００２７】図１には、多層セラミック構造２０が示さ
れている。この構造２０は、少なくとも１枚のセラミッ
ク・シート１と、１個以上の層間導電性パッドまたはヴ
ァイアとからなる。ヴァイアは、導電材料、例えば、モ
リブデン，タングステン，銅等で充てんされている。図
１において、金属が充てんされたヴァイアは、グランド
・ライン２，電源ライン３，および信号伝送ライン４で
表される。
【００２８】典型的には、多層回路パッケージは、セラ
ミック粒子と有機バインダとを結合して未焼成のテープ
すなわち“グリーンシート”テープにすることによって
構成される。次に、グリーン・セラミック・シートに穴
を打ち抜いて、金属ペーストをスクリーン印刷し、打ち
抜かれた穴が一致するように積み重ね、温度と圧力のい
ずれか、またはその両方の影響の下で積層した後、制御
された周囲環境の中で、適切な高温で焼成する。
【００２９】次に、多層セラミック構造２０を、薄膜付
着の準備として（ラッピング，研磨，化学エッチング等
により）表面処理する。ブランケット金属層５を付着さ
せるが、その材料は、Ｐｔその他の適切な電極金属とす
ることができる。あるいはまた、図２に示すように、こ
の金属層５を、例えば、約２００Å厚のＣｒ層１５′
と、約０．５〜約１０μｍ厚のＣｕ層１６と、約１００
０〜約５０００Å厚の拡散バリア層１７と、約１００〜
約２５００Å厚のＰｔ層１８とのような金属層の組み合
わせとすることができる。拡散バリア層は、下側のメタ
ライズされたヴァイア２，３，４の酸化と腐食を防止す
る。拡散バリア層としては、ＴａＳｉＮ層を用いること
ができる。このようなバリア層は、米国特許出願第０９
／０３１２３６号明細書“ＨＩＧＨ ＴＥＭＰＥＲＡＴ
ＵＲＥ，ＣＯＮＤＵＣＴＩＶＥ ＴＨＩＮ ＦＩＬＭ
ＤＩＦＦＵＳＩＯＮ ＢＡＲＲＩＥＲ ＦＯＲ ＣＥＲ
ＡＭＩＣ／ＭＥＴＡＬ ＳＹＳＴＥＭＳ”に開示されて
いる。この米国出願の内容は、この明細書の内容として
引用される。更に、Ｔｉ層１９を、接着力を強化するた
めに、Ｐｔ付着層１８の前および／または後に用いるこ
とができる。Ｃｕ層の厚さは、１０００Åより大きくす
ることが望ましいが、０．５μｍより大きくすることが
より望ましい。２μｍより大きくすることが、更に望ま
しい。更に、５μｍより大きい厚さは、本発明の最も好
適な実施例である。
【００３０】次に、図３に示すように、誘電体膜６を、
ブランケット金属層５上に付着する。誘電体膜の一例
は、バリウム・チタネート（ＢＴ），バリウム・ストロ
ンチウム・チタネート（ＢＳＴ），バリウム・ジルコネ
ート・チタネート（ＢＺＴ），鉛・ランタン・ジルコネ
ート，鉛・ジルコネート・チタネート，またはタンタル
・オキサイドである。この誘電体膜は、高誘電率の材料
とするのが好ましいが、本発明の利点を達成するために
は、必ずしもその必要はない。誘電体膜は、化学気相蒸
着またはプラズマ蒸着を使用して、約５００〜約３００
０Åの厚さに付着する。この処理工程の後に、約６５０
〜約７５０℃の温度範囲で、空気、酸素または窒素中
で、１時間、最適化アニーリングを行う。
【００３１】図４は、誘電層６の上に付着された第１の
フォトレジスト・ステンシル１３を示す。フォトレジス
ト１３を付着して、パターニングし、イオンビーム・ミ
リングのために、それぞれメタライズされたヴァイア上
の領域２Ａ，３Ａ，４Ａを露出させる。これにより，イ
ンターポーザ・キャパシタ構造にわたって、ヴァイア上
の導電性ラインを形成するプロセスが開始される。次
に、これら露出された領域の誘電体層６を、好ましくは
イオンビーム・ミリングによって除去する。次に、ウェ
ット媒質、例えば、ストリッパまたはアセトン、または
ドライ技術、例えば、酸素／アルゴン・イオンビームを
用いてフォトレジストを剥離する。
【００３２】次に、第２のフォトレジスト１４を、図５
に示すように付着させる。このレジストは、パターニン
グ後に、ヴァイア周辺の領域２Ａ，３Ａ，４Ａの部分を
覆い、その隣接領域３Ｂ，４Ｂを露出させる。この隣接
領域には、各ヴァイアのための絶縁物が設けられる。次
に、これら露出領域のブランケット金属層５を、好まし
くはイオンビーム・ミリングによって除去する。次に、
ウェット媒質、例えば、ストリッパまたはアセトン、ま
たはドライ技術、例えば酸素／アルゴン・イオンビーム
を用いてレジストを剥離する。
【００３３】次に、図６に示すように、感光性ポリイミ
ド層７を構造に設ける。これは、スピン塗布または他の
付着方法を用いて行うことができる。あるいはまた、Ｒ
ＩＥ，プラズマ・アッシング，ウェット化学エッチン
グ，またはイオンビーム・ミリングのようなパターニン
グ方法の場合、標準的な非感光性のポリイミドを用いる
ことができる。しかし、これら非感光性のパターニング
方法も、別個のレジスト処理工程を含んでいる。
【００３４】フォトリソグラフィを用いて、ポリイミド
層７にパターンを形成し、図７に示すように、ポリイミ
ドを有する領域と、ポリイミドを有さない他の領域を残
す。感光性ポリイミド層７が露光され現像されると、ポ
リイミドの絶縁体構造１５が、構造上に残る。これら構
造は、導電ヴァイアと境を接し、各ヴァイア２，３，４
を互いに絶縁する。また、他のパターニング方法を使用
することもできる。標準的な非感光性ポリイミドを、Ｒ
ＩＥ，プラズマ・アッシング，ウェット化学エッチン
グ，またはイオンビーム・ミリングのようなパターニン
グ方法と共に、用いることもできる。しかし、これら非
感光性パターニング方法も、別個のレジスト処理工程を
含んでいる。
【００３５】次に、図８に示すように、構造上にブラン
ケット上面金属（ＴＳＭ）シード層８を付着する。付着
は、スパッタリング，メッキ，蒸着，従来技術において
一般的に実施されている他の方法を使用して行われる。
このシード層は、典型的には、導電性金属から構成され
る。特に、ＴＳＭシード層は、約５００〜約２０００Å
厚のＰｔ、約２００Å厚のＣｒ、および２０００Å厚の
Ｃｕから構成するのが望ましい。
【００３６】次に、レジスト・ステンシル（図示せず）
を、図９に示すＴＳＭ金属層９を続いて電気メッキする
ために、形成する。上面金属ＣｕおよびＮｉを電気メッ
キし、レジスト・ステンシルを使用してＴＳＭ金属層９
の第１のセグメントを形成する。このとき、ＴＳＭ金属
層９の各部分をヴァイア２，３，４に電気的に接続する
が、互いには接続しない。この電気メッキは、また、Ａ
ｕ層を含むが、このＡｕ層は、後の工程で設けることが
できる。得られたＴＳＭ金属層９は、セラミック基板外
部のヴァイア２，３，４を薄膜領域へ延ばす。ＴＳＭ金
属層９の各部分は、各ヴァイアに電気的に接続され、ポ
リイミド絶縁体構造１５によって部分的に分離されてい
る。この処理工程の一部として過剰なＮｉをメッキする
ことができる。というのは、次のＰｔ除去工程（イオン
ビーム・ミリングによる）がまた等量のＮｉを除去する
からである。１０００ÅのＰｔ層に対して、１００％の
オーバーエッチングを行うと仮定すると、イオンビーム
処理工程は、約２０００ÅのＮｉを除去する。従って、
余分なＮｉが、この減少分を補償するためには必要であ
る。
【００３７】次に、下側のシード層の露出したＣｕおよ
びＣｒを、好ましくはフラッシュ・エッチングにより、
表面から除去する。次に、残りのＰｔと下側の誘電体と
を、好ましくはイオンビーム・ミリングにより除去す
る。後に誘電体の痕跡が残ることがあっても、続いてポ
リイミドを設けることでこれらの領域を充てんするの
で、問題を生じることはない。ＴＳＭ金属層９が、前述
した電気メッキ処理工程の際に設けられなかった場合に
は、無電界メッキされたＡｕを設けて、ＴＳＭ金属層９
の最終セグメントを形成する。
【００３８】図１０に示すように、パッシベーション・
ポリイミド１０を、上面に設ける。次に、Ｃ４はんだ接
続用の開口１１を、パッシベーション・ポリイミド層１
０中にレーザー・アブレーションして、ＴＳＭ層９をヴ
ァイア２Ａ，３Ａ，４Ａに沿った領域で露出する。ある
いはまた、感光性ポリマーを用いてパターニングし、Ｃ
４はんだ接続用の開口１１を形成する。
【００３９】最後に、ＳＢＣまたはＣ４（はんだ）ボー
ル１２を、図１１に示すように、付着して、インターポ
ーザ・キャパシタを下側の基板に組み合わせる。はんだ
ボールは、インターポーザ・キャパシタの上面上の、Ｔ
ＳＭ金属層が（ヴァイア上に）露出される領域で使用す
ることもできる。このようなはんだボールの１つを、図
１１のヴァイア２の上に示す。
【００４０】以上、本発明を特定の好適な実施例によっ
て説明したが、以上の説明から、多くの代替，変形，変
更ができることは当業者には明らかであろう。従って、
特許請求の範囲は、本発明の範囲と趣旨の範囲内にある
代替，変形，変更を含んでいる。
【００４１】まとめとして、本発明の構成に関して以下
の事項を開示する。 （１）導電性リードを有する電子コンポーネントと、上
面を有する多層基板であって、内部にメタライズされた
回路を有する複数の層と、メタライズされた相互接続ヴ
ァイアとを有する多層基板と、上面と、その上面と反対
側の下面と、メタライズされた相互接続ヴァイアとを有
する薄膜構造であって、前記下面で前記ヴァイアが、前
記多層基板の前記メタライズされた相互接続ヴァイアに
電気的に接続され、前記上面で前記ヴァイアが、前記電
子コンポーネントの導電性リードに電気的に接続されて
おり、少なくとも１つのキャパシタを有する薄膜構造
と、を備え、前記キャパシタは、０．５μｍよりも大き
い厚さに付着される第１の導電材料からなる、前記薄膜
構造の前記上面上の少なくとも１つのパターニングされ
た第１の下部構造層と、薄膜誘電体層と、第２の導電材
料からなる、前記薄膜誘電体層上の第２の上部構造層
と、を有することを特徴とする電子コンポーネント構
造。 （２）前記パターニングされた第１の下部構造層は、２
μｍ以上の厚さの金属層であることを特徴とする上記
（１）に記載の電子コンポーネント構造。 （３）前記パターニングされた第１の下部構造層は、Ｃ
ｒ層と，Ｃｕ層と，拡散バリア層と，Ｐｔ層とを有する
ことを特徴とする上記（１）に記載の電子コンポーネン
ト構造。 （４）前記パターニングされた第１の下部構造層は、接
着力強化のために、Ｔｉ層を更に有することを特徴とす
る上記（３）に記載の電子コンポーネント構造。 （５）前記薄膜誘電体層は、高誘電率材料からなること
を特徴とする上記（１）に記載の電子コンポーネント構
造。 （６）前記薄膜誘電体層は、バリウム・ストロンチウム
・チタネート，バリウム・チタネート，バリウム・ジル
コネート・チタネート，鉛・ランタン・ジルコネート，
鉛・ジルコネート・チタネート，およびタンタル・オキ
サイドからなる群から選択されることを特徴とする上記
（１）に記載の電子コンポーネント構造。 （７）導電性リードを有する電子コンポーネントと、上
面を有する多層基板であって、内部にメタライズされた
回路を有する複数の層と、メタライズされた相互接続ヴ
ァイアとを有する多層基板と、上面と、その上面と反対
側の下面と、メタライズされた相互接続ヴァイアとを有
する薄膜構造であって、前記下面で前記ヴァイアが、前
記多層基板の前記メタライズされた相互接続ヴァイアに
電気的に接続され、前記上面で前記ヴァイアが、前記電
子コンポーネントの導電性リードに電気的に接続されて
おり、少なくとも１つのキャパシタを有する薄膜構造
と、を備え、前記キャパシタは、０．５μｍより大きい
厚さに付着される第１の導電材料からなる、前記薄膜構
造の前記上面上の少なくとも１つのパターニングされた
第１の下部構造層と、第２の導電材料からなる、少なく
とも１つのパターニングされた第２の上部構造層であっ
て、前記第１の下部構造層よりも薄い第２の上部構造層
と、前記第１の下部構造層と第２の上部構造層との間の
薄膜誘電体層と、前記パターニングされた第１の下部構
造層の開口間と、前記薄膜誘電体層の一部の上側と、前
記パターニングされた第２の上部構造層の一部の下側と
にある、前記薄膜構造の前記上面の一部上の硬化した第
１のポリイミド層と、前記パターニングされた第２の上
部構造層の一部の上側にある硬化した第２のポリイミド
層と、前記薄膜構造の上面上の、前記薄膜構造のメタラ
イズされた相互接続ヴァイアを前記電子コンポーネント
の導電性リードの一部に接続し、前記薄膜構造の下面上
の、前記薄膜構造のメタライズされた相互接続ヴァイア
を、前記多層基板の相互接続ヴァイアの一部に接続する
導電性リードと、を備えることを特徴とする電子コンポ
ーネント構造。 （８）前記パターニングされた第１の下部構造層は、２
μｍより大きい厚さの金属層であることを特徴とする上
記（７）に記載の電子コンポーネント構造。 （９）前記パターニングされた第１の下部構造層は、Ｃ
ｒ層と，Ｃｕ層と，拡散バリア層と，Ｐｔ層とを有する
ことを特徴とする上記（７）に記載の電子コンポーネン
ト構造。 （１０）前記パターニングされた第１の下部構造層は、
接着力向上のために、Ｔｉ層を更に有することを特徴と
する上記（９）に記載の電子コンポーネント構造。 （１１）前記薄膜誘電体層は、高誘電率材料からなるこ
とを特徴とする上記（７）に記載の電子コンポーネント
構造。 （１２）前記薄膜誘電体層は、バリウム・ストロンチウ
ム・チタネート，バリウム・チタネート，バリウム・ジ
ルコネート・チタネート，鉛・ランタン・ジルコネー
ト，鉛・ジルコネート・チタネート，およびタンタル・
オキサイドからなる群から選択されることを特徴とする
上記（７）に記載の電子コンポーネント構造。 （１３）前記第１と第２のポリイミド層は、感光性ポリ
イミドからなることを特徴とする上記（７）に記載の電
子コンポーネント構造。 （１４）前記パターニングされた第２の上部構造層は、
Ｐｔ，Ｃｒ，Ｃｕからなる層と、ＣｕおよびＮｉの電気
メッキ層と、Ａｕの無電界メッキ層とを有することを特
徴とする上記（７）に記載の電子コンポーネント構造。 （１５）前記薄膜構造の前記上面と下面で露出された前
記ヴァイアは、前記薄膜構造を前記多層基板に接続する
ためのはんだボールを含むことを特徴とする上記（７）
に記載の電子コンポーネント構造。 （１６）前記第１の下部構造層は、前記薄膜構造の前記
上面内のボイド，ピット，または起伏を充てんすること
を特徴とする上記（７）に記載の電子コンポーネント構
造。 （１７）ａ）上面と、その上面の反対側の下面と、前記
上面と下面との間の導電性ヴァイアとを有する多層基板
を設ける工程と、 ｂ）第１の金属層を前記上面上に、０．５μｍより大き
い厚さになるように付着する工程と、 ｃ）薄膜誘電体層を前記第１の金属層上に付着する工程
と、 ｄ）前記薄膜誘電体層をパターニングする工程と、 ｅ）第１のパターニングされたポリイミド層を、その一
部が除去されたとき、ポリイミド誘電体構造が前記導電
性ヴァイアに隣接する前記上面上に残るように設ける工
程と、 ｆ）第２の金属層を付着する工程と、を含むことを特徴
とする薄膜多層キャパシタの製造方法。 （１８）ｇ）パターニングされた第２のポリイミド層を
設ける工程と、 ｈ）前記第２のポリイミド層を、前記ヴァイア上の領域
で、レーザー・アブレーションする工程と、 ｉ）露出された前記ヴァイア上の前記多層基板の前記上
面と、前記ヴァイア上 の前記多層基板の前記下面とに、はんだボールを付着す
る工程と、を更に含むことを特徴とする上記（１７）に
記載の製造方法。 （１９）第１の金属層を付着する前記工程（ｂ）は、厚
さ２μｍ以上の金属層を付着する工程を更に含むことを
特徴とする上記（１７）に記載の製造方法。 （２０）第１の金属層を付着する前記工程（ｂ）は、Ｃ
ｒ層と，Ｃｕ層と，拡散バリア層と，Ｐｔ層との組み合
わせを付着する工程を更に含むことを特徴とする上記
（１７）に記載の製造方法。 （２１）第１の金属層を付着する工程（ｂ）は、約２０
０Å厚のＣｒ層と、約０．５〜約１０μｍ厚のＣｕ層
と、約１０００〜約５０００Å厚の拡散バリア層と、約
１００〜約２５００Å厚のＰｔ層との組み合わせを付着
する工程を更に含む上記（２０）に記載の製造方法。 （２２）第１の金属層を付着する工程（ｂ）は、薄いＴ
ｉ層を、接着力強化のために前記Ｐｔ層の前または後の
いずれかに設けられるように付着する工程を更に含むこ
とを特徴とする上記（２０）に記載の製造方法。 （２３）薄膜誘電体層を付着する前記工程（ｃ）は、高
誘電率誘電体を付着する工程を更に含むことを特徴とす
る上記（１７）に記載の製造方法。 （２４）ａ）上面と、その上面と反対側の下面と、前記
上面と前記下面の間の導電性ヴァイアとを有する多層基
板を設ける工程と、 ｂ）前記上面上に少なくとも０．５μｍの厚さのブラン
ケット第１レベル金属構造を付着する工程と、 ｃ）薄膜誘電体膜を前記第１レベル金属構造上に付着す
る工程と、 ｄ）前記第１レベル金属構造と前記薄膜誘電体膜を含む
前記多層基板をアニーリングする工程と、 ｅ）第１のフォトレジスト・ステンシルを、前記多層基
板の前記上面上の前記導電性ヴァイア上の領域をパター
ニングするように、前記薄膜誘電体膜上に設ける工程
と、 ｆ）前記多層基板の前記上面上の前記導電性ヴァイア上
の、前記露出領域の前記薄膜誘電体膜の一部と前記第１
レベル金属構造の一部とを除去する工程と、 ｇ）パターニングされた第１のポリイミド層を、その一
部が除去されたときに、前記導電性ヴァイアに隣接する
ポリイミド誘電体構造が前記上面上に残るように設ける
工程と、 ｈ）第２レベル金属構造を付着する工程と、 ｉ）前記第２レベル金属構造の一部を除去する工程と、 ｊ）第２のポリイミド層を設ける工程と、 ｋ）前記第２のポリイミド層を、前記導電性ヴァイア上
の領域にレーザー・アブレーションする工程と、 ｌ）はんだボールを前記露出導電性ヴァイア上の前記多
層基板の上面と、前記導電性ヴァイア上の前記多層基板
の下面に付着する工程と、を含むことを特徴とする薄膜
多層キャパシタの製造方法。 （２５）多層基板を設ける前記工程（ａ）は、前記多層
基板を研磨して前記上面を薄膜付着用に準備する工程を
更に含むことを特徴とする上記（２４）に記載の製造方
法。 （２６）第１レベル金属構造を付着する前記工程（ｂ）
は、厚さ２μｍ以上の金属層を付着する工程を更に含む
ことを特徴とする上記（２４）に記載の製造方法。 （２７）第１レベル金属構造を付着する前記工程（ｂ）
は、Ｃｒ層と，Ｃｕ層と，拡散層と，Ｐｔ層との組み合
わせを付着する工程を更に含むことを特徴とする上記
（２４）に記載の製造方法。 （２８）第１レベル金属構造を付着する工程（ｂ）は、
約２００Å厚のＣｒ層と、約０．５〜約１０μｍ厚のＣ
ｕ層と、約１０００〜約５０００Å厚の拡散バリア層
と、約１００〜約２５００Å厚のＰｔ層との組み合わせ
を付着する工程を更に含むことを特徴とする上記（２
７）に記載の製造方法。 （２９）第１レベル金属構造を付着する工程（ｂ）は、
薄いＴｉ層を、接着力強化のために前記Ｐｔ層の前また
は後のいずれかに設けられるように付着する工程を更に
含むことを特徴とする上記（２７）に記載の製造方法。 （３０）薄膜誘電体膜を付着する前記工程（ｃ）は、高
誘電率誘電体を付着する工程を更に含むことを特徴とす
る上記（２４）に記載の製造方法。 （３１）薄膜誘電体膜を付着する前記工程（ｃ）は、バ
リウム・ジルコネート・チタネート（ＢＺＴ），バリウ
ム・チタネート，バリウム・ジルコネート・チタネー
ト，鉛・ランタン・ジルコネート，鉛・ジルコネート・
チタネート，およびタンタル・オキサイドからなる群か
ら選択される誘電体膜を付着させる工程を更に含むこと
を特徴とする上記（２４）に記載の製造方法。 （３２）薄膜誘電体膜を付着する前記工程（ｃ）は、化
学気相蒸着法またはプラズマ蒸着法を使用して、約５０
０〜約３０００Å厚の誘電体膜を付着する工程を更に含
むことを特徴とする上記（２４）に記載の製造方法。 （３３）前記多層基板をアニーリングする前記工程
（ｄ）は、空気，酸素，または窒素の雰囲気のうちの１
つの中で、１時間の間、約６５０〜約７５０℃の温度範
囲でアニーリングする工程を更に含むことを特徴とする
上記（２４）に記載の製造方法。 （３４）前記薄膜誘電体膜の一部と前記第１レベル金属
構造の一部とを除去する前記工程（ｆ）は、前記薄膜誘
電体膜，前記Ｐｔ層，および前記拡散バリア層が除去さ
れるように、前記第１フォトレジスト・ステンシルをマ
スクとして、イオンビーム・ミリングを使用する工程を
更に含むことを特徴とする上記（２７）に記載の製造方
法。 （３５）前記フォトレジストは、ストリッパまたはアセ
トンを含むウェット媒質を用いて剥離されることを特徴
とする上記（３４）に記載の方法。 （３６）前記フォトレジストは、Ｏ2 またはＡｒのイオ
ンビーム・ミリングを用いて剥離されることを特徴とす
る上記（３４）に記載の方法。 （３７）パターニングされた第１のポリイミド層を設け
る前記工程（ｇ）は、第２のフォトレジスト・ステンシ
ルを、露光され現像されたとき、前記導電性ヴァイアに
隣接する領域を露出するように使用する工程を含むこと
を特徴とする上記（２４）に記載の製造方法。 （３８）パターニングされた第１のポリイミド層を設け
る前記工程（ｇ）は、感光性ポリイミドを用いて、前記
ポリイミド層をパターニングする工程を含むことを特徴
とする上記（２４）に記載の製造方法。 （３９）パターニングされた第１のポリイミド層を設け
る前記工程（ｇ）は、非感光性ポリイミドと別個のレジ
スト処理とを使用する工程を含むことを特徴とする上記
（２４）に記載の製造方法。 （４０）前記別個のレジスト処理は、ＲＩＥ，プラズマ
・アッシング，ウェット化学エッチング，またはイオン
ビーム・ミリングを含むパターニング工程を含むことを
特徴とする上記（３９）に記載の製造方法。 （４１）第２レベル金属構造を付着する前記工程（ｈ）
は、 １）上面金属シード層を付着する工程と、 ２）レジスト・ステンシルを設けて、前記上面金属シー
ド層をパターニングする工程と、 ３）前記工程（２）の前記レジスト・ステンシルによっ
て露出された領域上に、金属層を電気メッキする工程
と、を含むことを特徴とする上記（２４）に記載の製造
方法。 （４２）上面金属シード層を付着する前記工程（１）
は、スパッタリング法または蒸着法を使用する工程を含
むことを特徴とする上記（４１）に記載の製造方法。 （４３）上面金属シード層を付着する前記工程（１）に
おいて、前記上面金属シード層は、Ｐｔ層，Ｃｒ層，お
よびＣｕ層を有することを特徴とする上記（４１）に記
載の製造方法。 （４４）金属層を電気メッキする前記工程（３）は、Ｃ
ｕ層およびＮｉ層を電気メッキする工程を含むことを特
徴とする上記（４１）に記載の製造方法。 （４５）前記第２レベル金属構造の一部を除去する前記
工程（ｅ）は、前記上面金属シード層上にパターニング
されたレジスト・ステンシルを設け、前記上面金属シー
ド層の前記Ｃｕ層およびＣｒ層をフラッシュ・エッチン
グし、前記Ｐｔ層をイオンビーム・ミリングする工程を
含むことを特徴とする上記（３９）に記載の製造方法。 （４６）前記第２レベル金属構造の一部を取り除く前記
工程（ｅ）は、無電界メッキされたＡｕ層を前記上面金
属シード層に設ける工程を更に含むことを特徴とする上
記（４５）に記載の製造方法。 （４７）金属層を電気メッキする前記工程（３）は、Ｃ
ｕ層，Ｎｉ層，およびＡｕ層をメッキする工程を含むこ
とを特徴とする上記（４１）に記載の製造方法。
【図面の簡単な説明】
【図１】メタライズされたヴァイアとブランケット金属
層が付着された層状基板の断面図である。
【図２】ブランケット金属層を詳しく描いた図１の層状
基板の拡大断面図である。
【図３】誘電体材料が設けられた図１の層状基板の断面
図である。
【図４】パターニングされた感光性レジストが設けら
れ、露出された高誘電率材料がイオンビーム・ミリング
される図３の層状基板の断面図である。
【図５】パターニングされた第２の感光性レジストが設
けられ、露出された金属層領域がイオンビーム・ミリン
グされる図４の層状基板の断面図である。
【図６】感光性ポリイミドが設けられた図５の層状基板
の断面図である。
【図７】ポリイミド層が露光され現像された図６の層状
基板の断面図である。
【図８】上面金属シード層が付着された図７の層状基板
の断面図である。
【図９】パターニングされた電気メッキ金属が付着され
た図８の層状基板の断面図である。
【図１０】パッシベーション・ポリイミド層が設けら
れ、露光・現像された図９の層状基板の断面図である。
【図１１】はんだボールが下面上の導電ヴァイアへ付着
された図１０層状基板の断面図である。
【符号の説明】
１ セラミック・シート ２ グランド・ライン ２Ａ，３Ａ，４Ａ メタライズされたヴァイア ３ 電源ライン ４ 信号伝送ライン ５ ブランケット金属層 ６ 誘電体膜 ７ 感光性ポリイミド層 ８ シード層 ９ ＴＳＭ金属層 １０ パッシベーション・ポリイミド １１ 開口 １２ はんだボール １３ フォトレジスト・ステンシル １４ フォトレジスト １５′ Ｃｒ層 １６ Ｃｕ層 １７ 拡散バリア層 １８ Ｐｔ層 ２０ 多層セラミック構造
───────────────────────────────────────────────────── フロントページの続き (72)発明者 シャジ・ファルーク アメリカ合衆国 12533 ニューヨーク州 ホープウェル ジャンクション ダータ ントラ ドライブ ６ (72)発明者 ハーヴェイ・シー・ハメル アメリカ合衆国 12601 ニューヨーク州 ポウキープシー マーティン ロード 14 (72)発明者 ジョン・ユー・ニッカーボッカー アメリカ合衆国 12533 ニューヨーク州 ホープウェル ジャンクション クリー メリィ ロード 53 (72)発明者 ロバート・エイ・リタ アメリカ合衆国 12590 ニューヨーク州 ワッピンガーズ フォールズ シェアウ ッド フォレスト 49エフ (72)発明者 ハーバート・アイ・ストラー アメリカ合衆国 12590 ニューヨーク州 ワッピンガーズ フォールズ ソブラ レーン 26

Claims (47)

    【特許請求の範囲】
  1. 【請求項１】導電性リードを有する電子コンポーネント
    と、 上面を有する多層基板であって、内部にメタライズされ
    た回路を有する複数の層と、メタライズされた相互接続
    ヴァイアとを有する多層基板と、 上面と、その上面と反対側の下面と、メタライズされた
    相互接続ヴァイアとを有する薄膜構造であって、前記下
    面で前記ヴァイアが、前記多層基板の前記メタライズさ
    れた相互接続ヴァイアに電気的に接続され、前記上面で
    前記ヴァイアが、前記電子コンポーネントの導電性リー
    ドに電気的に接続されており、少なくとも１つのキャパ
    シタを有する薄膜構造と、を備え、 前記キャパシタは、 ０．５μｍよりも大きい厚さに付着される第１の導電材
    料からなる、前記薄膜構造の前記上面上の少なくとも１
    つのパターニングされた第１の下部構造層と、 薄膜誘電体層と、 第２の導電材料からなる、前記薄膜誘電体層上の第２の
    上部構造層と、 を有することを特徴とする電子コンポーネント構造。
  2. 【請求項２】前記パターニングされた第１の下部構造層
    は、２μｍ以上の厚さの金属層であることを特徴とする
    請求項１記載の電子コンポーネント構造。
  3. 【請求項３】前記パターニングされた第１の下部構造層
    は、Ｃｒ層と，Ｃｕ層と，拡散バリア層と，Ｐｔ層とを
    有することを特徴とする請求項１記載の電子コンポーネ
    ント構造。
  4. 【請求項４】前記パターニングされた第１の下部構造層
    は、接着力強化のために、Ｔｉ層を更に有することを特
    徴とする請求項３記載の電子コンポーネント構造。
  5. 【請求項５】前記薄膜誘電体層は、高誘電率材料からな
    ることを特徴とする請求項１記載の電子コンポーネント
    構造。
  6. 【請求項６】前記薄膜誘電体層は、バリウム・ストロン
    チウム・チタネート，バリウム・チタネート，バリウム
    ・ジルコネート・チタネート，鉛・ランタン・ジルコネ
    ート，鉛・ジルコネート・チタネート，およびタンタル
    ・オキサイドからなる群から選択されることを特徴とす
    る請求項１記載の電子コンポーネント構造。
  7. 【請求項７】導電性リードを有する電子コンポーネント
    と、 上面を有する多層基板であって、内部にメタライズされ
    た回路を有する複数の層と、メタライズされた相互接続
    ヴァイアとを有する多層基板と、 上面と、その上面と反対側の下面と、メタライズされた
    相互接続ヴァイアとを有する薄膜構造であって、前記下
    面で前記ヴァイアが、前記多層基板の前記メタライズさ
    れた相互接続ヴァイアに電気的に接続され、前記上面で
    前記ヴァイアが、前記電子コンポーネントの導電性リー
    ドに電気的に接続されており、少なくとも１つのキャパ
    シタを有する薄膜構造と、 を備え、 前記キャパシタは、 ０．５μｍより大きい厚さに付着される第１の導電材料
    からなる、前記薄膜構造の前記上面上の少なくとも１つ
    のパターニングされた第１の下部構造層と、 第２の導電材料からなる、少なくとも１つのパターニン
    グされた第２の上部構造層であって、前記第１の下部構
    造層よりも薄い第２の上部構造層と、 前記第１の下部構造層と第２の上部構造層との間の薄膜
    誘電体層と、 前記パターニングされた第１の下部構造層の開口間と、
    前記薄膜誘電体層の一部の上側と、前記パターニングさ
    れた第２の上部構造層の一部の下側とにある、前記薄膜
    構造の前記上面の一部上の硬化した第１のポリイミド層
    と、 前記パターニングされた第２の上部構造層の一部の上側
    にある硬化した第２のポリイミド層と、 前記薄膜構造の上面上の、前記薄膜構造のメタライズさ
    れた相互接続ヴァイアを前記電子コンポーネントの導電
    性リードの一部に接続し、前記薄膜構造の下面上の、前
    記薄膜構造のメタライズされた相互接続ヴァイアを、前
    記多層基板の相互接続ヴァイアの一部に接続する導電性
    リードと、 を備えることを特徴とする電子コンポーネント構造。
  8. 【請求項８】前記パターニングされた第１の下部構造層
    は、２μｍより大きい厚さの金属層であることを特徴と
    する請求項７記載の電子コンポーネント構造。
  9. 【請求項９】前記パターニングされた第１の下部構造層
    は、Ｃｒ層と，Ｃｕ層と，拡散バリア層と，Ｐｔ層とを
    有することを特徴とする請求項７記載の電子コンポーネ
    ント構造。
  10. 【請求項１０】前記パターニングされた第１の下部構造
    層は、接着力向上のために、Ｔｉ層を更に有することを
    特徴とする請求項９記載の電子コンポーネント構造。
  11. 【請求項１１】前記薄膜誘電体層は、高誘電率材料から
    なることを特徴とする請求項７記載の電子コンポーネン
    ト構造。
  12. 【請求項１２】前記薄膜誘電体層は、バリウム・ストロ
    ンチウム・チタネート，バリウム・チタネート，バリウ
    ム・ジルコネート・チタネート，鉛・ランタン・ジルコ
    ネート，鉛・ジルコネート・チタネート，およびタンタ
    ル・オキサイドからなる群から選択されることを特徴と
    する請求項７記載の電子コンポーネント構造。
  13. 【請求項１３】前記第１と第２のポリイミド層は、感光
    性ポリイミドからなることを特徴とする請求項７記載の
    電子コンポーネント構造。
  14. 【請求項１４】前記パターニングされた第２の上部構造
    層は、Ｐｔ，Ｃｒ，Ｃｕからなる層と、ＣｕおよびＮｉ
    の電気メッキ層と、Ａｕの無電界メッキ層とを有するこ
    とを特徴とする請求項７記載の電子コンポーネント構
    造。
  15. 【請求項１５】前記薄膜構造の前記上面と下面で露出さ
    れた前記ヴァイアは、前記薄膜構造を前記多層基板に接
    続するためのはんだボールを含むことを特徴とする請求
    項７記載の電子コンポーネント構造。
  16. 【請求項１６】前記第１の下部構造層は、前記薄膜構造
    の前記上面内のボイド，ピット，または起伏を充てんす
    ることを特徴とする請求項７記載の電子コンポーネント
    構造。
  17. 【請求項１７】ａ）上面と、その上面の反対側の下面
    と、前記上面と下面との間の導電性ヴァイアとを有する
    多層基板を設ける工程と、 ｂ）第１の金属層を前記上面上に、０．５μｍより大き
    い厚さになるように付着する工程と、 ｃ）薄膜誘電体層を前記第１の金属層上に付着する工程
    と、 ｄ）前記薄膜誘電体層をパターニングする工程と、 ｅ）第１のパターニングされたポリイミド層を、その一
    部が除去されたとき、ポリイミド誘電体構造が前記導電
    性ヴァイアに隣接する前記上面上に残るように設ける工
    程と、 ｆ）第２の金属層を付着する工程と、 を含むことを特徴とする薄膜多層キャパシタの製造方
    法。
  18. 【請求項１８】ｇ）パターニングされた第２のポリイミ
    ド層を設ける工程と、 ｈ）前記第２のポリイミド層を、前記ヴァイア上の領域
    で、レーザー・アブレーションする工程と、 ｉ）露出された前記ヴァイア上の前記多層基板の前記上
    面と、前記ヴァイア上の前記多層基板の前記下面とに、
    はんだボールを付着する工程と、 を更に含むことを特徴とする請求項１７記載の製造方
    法。
  19. 【請求項１９】第１の金属層を付着する前記工程（ｂ）
    は、厚さ２μｍ以上の金属層を付着する工程を更に含む
    ことを特徴とする請求項１７記載の製造方法。
  20. 【請求項２０】第１の金属層を付着する前記工程（ｂ）
    は、Ｃｒ層と，Ｃｕ層と，拡散バリア層と，Ｐｔ層との
    組み合わせを付着する工程を更に含むことを特徴とする
    請求項１７記載の製造方法。
  21. 【請求項２１】第１の金属層を付着する工程（ｂ）は、
    約２００Å厚のＣｒ層と、約０．５〜約１０μｍ厚のＣ
    ｕ層と、約１０００〜約５０００Å厚の拡散バリア層
    と、約１００〜約２５００Å厚のＰｔ層との組み合わせ
    を付着する工程を更に含む請求項２０記載の製造方法。
  22. 【請求項２２】第１の金属層を付着する工程（ｂ）は、
    薄いＴｉ層を、接着力強化のために前記Ｐｔ層の前また
    は後のいずれかに設けられるように付着する工程を更に
    含むことを特徴とする請求項２０記載の製造方法。
  23. 【請求項２３】薄膜誘電体層を付着する前記工程（ｃ）
    は、高誘電率誘電体を付着する工程を更に含むことを特
    徴とする請求項１７記載の製造方法。
  24. 【請求項２４】ａ）上面と、その上面と反対側の下面
    と、前記上面と前記下面の間の導電性ヴァイアとを有す
    る多層基板を設ける工程と、 ｂ）前記上面上に少なくとも０．５μｍの厚さのブラン
    ケット第１レベル金属構造を付着する工程と、 ｃ）薄膜誘電体膜を前記第１レベル金属構造上に付着す
    る工程と、 ｄ）前記第１レベル金属構造と前記薄膜誘電体膜を含む
    前記多層基板をアニーリングする工程と、 ｅ）第１のフォトレジスト・ステンシルを、前記多層基
    板の前記上面上の前記導電性ヴァイア上の領域をパター
    ニングするように、前記薄膜誘電体膜上に設ける工程
    と、 ｆ）前記多層基板の前記上面上の前記導電性ヴァイア上
    の、前記露出領域の前記薄膜誘電体膜の一部と前記第１
    レベル金属構造の一部とを除去する工程と、 ｇ）パターニングされた第１のポリイミド層を、その一
    部が除去されたときに、前記導電性ヴァイアに隣接する
    ポリイミド誘電体構造が前記上面上に残るように設ける
    工程と、 ｈ）第２レベル金属構造を付着する工程と、 ｉ）前記第２レベル金属構造の一部を除去する工程と、 ｊ）第２のポリイミド層を設ける工程と、 ｋ）前記第２のポリイミド層を、前記導電性ヴァイア上
    の領域にレーザー・アブレーションする工程と、 ｌ）はんだボールを前記露出導電性ヴァイア上の前記多
    層基板の上面と、前記導電性ヴァイア上の前記多層基板
    の下面に付着する工程と、 を含むことを特徴とする薄膜多層キャパシタの製造方
    法。
  25. 【請求項２５】多層基板を設ける前記工程（ａ）は、前
    記多層基板を研磨して前記上面を薄膜付着用に準備する
    工程を更に含むことを特徴とする請求項２４記載の製造
    方法。
  26. 【請求項２６】第１レベル金属構造を付着する前記工程
    （ｂ）は、厚さ２μｍ以上の金属層を付着する工程を更
    に含むことを特徴とする請求項２４記載の製造方法。
  27. 【請求項２７】第１レベル金属構造を付着する前記工程
    （ｂ）は、Ｃｒ層と，Ｃｕ層と，拡散層と，Ｐｔ層との
    組み合わせを付着する工程を更に含むことを特徴とする
    請求項２４記載の製造方法。
  28. 【請求項２８】第１レベル金属構造を付着する工程
    （ｂ）は、約２００Å厚のＣｒ層と、約０．５〜約１０
    μｍ厚のＣｕ層と、約１０００〜約５０００Å厚の拡散
    バリア層と、約１００〜約２５００Å厚のＰｔ層との組
    み合わせを付着する工程を更に含むことを特徴とする請
    求項２７記載の製造方法。
  29. 【請求項２９】第１レベル金属構造を付着する工程
    （ｂ）は、薄いＴｉ層を、接着力強化のために前記Ｐｔ
    層の前または後のいずれかに設けられるように付着する
    工程を更に含むことを特徴とする請求項２７記載の製造
    方法。
  30. 【請求項３０】薄膜誘電体膜を付着する前記工程（ｃ）
    は、高誘電率誘電体を付着する工程を更に含むことを特
    徴とする請求項２４記載の製造方法。
  31. 【請求項３１】薄膜誘電体膜を付着する前記工程（ｃ）
    は、バリウム・ジルコネート・チタネート（ＢＺＴ），
    バリウム・チタネート（ＢＴ），バリウム・ストロンチ
    ウム・チタネート（ＢＳＴ），鉛・ランタン・ジルコネ
    ート，鉛・ジルコネート・チタネート，およびタンタル
    ・オキサイドからなる群から選択される誘電体膜を付着
    させる工程を更に含むことを特徴とする請求項２４記載
    の製造方法。
  32. 【請求項３２】薄膜誘電体膜を付着する前記工程（ｃ）
    は、化学気相蒸着法またはプラズマ蒸着法を使用して、
    約５００〜約３０００Å厚の誘電体膜を付着する工程を
    更に含むことを特徴とする請求項２４記載の製造方法。
  33. 【請求項３３】前記多層基板をアニーリングする前記工
    程（ｄ）は、空気，酸素，または窒素の雰囲気のうちの
    １つの中で、１時間の間、約６５０〜約７５０℃の温度
    範囲でアニーリングする工程を更に含むことを特徴とす
    る請求項２４記載の製造方法。
  34. 【請求項３４】前記薄膜誘電体膜の一部と前記第１レベ
    ル金属構造の一部とを除去する前記工程（ｆ）は、前記
    薄膜誘電体膜，前記Ｐｔ層，および前記拡散バリア層が
    除去されるように、前記第１フォトレジスト・ステンシ
    ルをマスクとして、イオンビーム・ミリングを使用する
    工程を更に含むことを特徴とする請求項２７記載の製造
    方法。
  35. 【請求項３５】前記フォトレジストは、ストリッパまた
    はアセトンを含むウェット媒質を用いて剥離されること
    を特徴とする請求項３４記載の方法。
  36. 【請求項３６】前記フォトレジストは、Ｏ2 またはＡｒ
    のイオンビーム・ミリングを用いて剥離されることを特
    徴とする請求項３４記載の方法。
  37. 【請求項３７】パターニングされた第１のポリイミド層
    を設ける前記工程（ｇ）は、第２のフォトレジスト・ス
    テンシルを、露光され現像されたとき、前記導電性ヴァ
    イアに隣接する領域を露出するように使用する工程を含
    むことを特徴とする請求項２４記載の製造方法。
  38. 【請求項３８】パターニングされた第１のポリイミド層
    を設ける前記工程（ｇ）は、感光性ポリイミドを用い
    て、前記ポリイミド層をパターニングする工程を含むこ
    とを特徴とする請求項２４記載の製造方法。
  39. 【請求項３９】パターニングされた第１のポリイミド層
    を設ける前記工程（ｇ）は、非感光性ポリイミドと別個
    のレジスト処理とを使用する工程を含むことを特徴とす
    る請求項２４記載の製造方法。
  40. 【請求項４０】前記別個のレジスト処理は、ＲＩＥ，プ
    ラズマ・アッシング，ウェット化学エッチング，または
    イオンビーム・ミリングを含むパターニング工程を含む
    ことを特徴とする請求項３９記載の製造方法。
  41. 【請求項４１】第２レベル金属構造を付着する前記工程
    （ｈ）は、 １）上面金属シード層を付着する工程と、 ２）レジスト・ステンシルを設けて、前記上面金属シー
    ド層をパターニングする工程と、 ３）前記工程（２）の前記レジスト・ステンシルによっ
    て露出された領域上に、金属層を電気メッキする工程
    と、 を含むことを特徴とする請求項２４記載の製造方法。
  42. 【請求項４２】上面金属シード層を付着する前記工程
    （１）は、スパッタリング法または蒸着法を使用する工
    程を含むことを特徴とする請求項４１記載の製造方法。
  43. 【請求項４３】上面金属シード層を付着する前記工程
    （１）において、前記上面金属シード層は、Ｐｔ層，Ｃ
    ｒ層，およびＣｕ層を有することを特徴とする請求項４
    １記載の製造方法。
  44. 【請求項４４】金属層を電気メッキする前記工程（３）
    は、Ｃｕ層およびＮｉ層を電気メッキする工程を含むこ
    とを特徴とする請求項４１記載の製造方法。
  45. 【請求項４５】前記第２レベル金属構造の一部を除去す
    る前記工程（ｅ）は、前記上面金属シード層上にパター
    ニングされたレジスト・ステンシルを設け、前記上面金
    属シード層の前記Ｃｕ層およびＣｒ層をフラッシュ・エ
    ッチングし、前記Ｐｔ層をイオンビーム・ミリングする
    工程を含むことを特徴とする請求項３９記載の製造方
    法。
  46. 【請求項４６】前記第２レベル金属構造の一部を取り除
    く前記工程（ｅ）は、無電界メッキされたＡｕ層を前記
    上面金属シード層に設ける工程を更に含むことを特徴と
    する請求項４５記載の製造方法。
  47. 【請求項４７】金属層を電気メッキする前記工程（３）
    は、Ｃｕ層，Ｎｉ層，およびＡｕ層をメッキする工程を
    含むことを特徴とする請求項４１記載の製造方法。
JP11032904A 1998-02-26 1999-02-10 電子コンポーネント構造体およびその製造方法 Expired - Fee Related JP3098509B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/031,235 US6023407A (en) 1998-02-26 1998-02-26 Structure for a thin film multilayer capacitor
US09/031235 1998-02-26

Publications (2)

Publication Number Publication Date
JPH11274407A true JPH11274407A (ja) 1999-10-08
JP3098509B2 JP3098509B2 (ja) 2000-10-16

Family

ID=21858338

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11032904A Expired - Fee Related JP3098509B2 (ja) 1998-02-26 1999-02-10 電子コンポーネント構造体およびその製造方法

Country Status (2)

Country Link
US (2) US6023407A (ja)
JP (1) JP3098509B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105101682A (zh) * 2014-05-22 2015-11-25 严敏 一种物理气相淀积制备复合led积层无机电路板的方法

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6707680B2 (en) 1998-10-22 2004-03-16 Board Of Trustees Of The University Of Arkansas Surface applied passives
US6303423B1 (en) * 1998-12-21 2001-10-16 Megic Corporation Method for forming high performance system-on-chip using post passivation process
US8421158B2 (en) * 1998-12-21 2013-04-16 Megica Corporation Chip structure with a passive device and method for forming the same
US8178435B2 (en) 1998-12-21 2012-05-15 Megica Corporation High performance system-on-chip inductor using post passivation process
US6965165B2 (en) 1998-12-21 2005-11-15 Mou-Shiung Lin Top layers of metal for high performance IC's
US7531417B2 (en) * 1998-12-21 2009-05-12 Megica Corporation High performance system-on-chip passive device using post passivation process
JP3792445B2 (ja) * 1999-03-30 2006-07-05 日本特殊陶業株式会社 コンデンサ付属配線基板
US6339527B1 (en) * 1999-12-22 2002-01-15 International Business Machines Corporation Thin film capacitor on ceramic
US6801422B2 (en) * 1999-12-28 2004-10-05 Intel Corporation High performance capacitor
US6724611B1 (en) 2000-03-29 2004-04-20 Intel Corporation Multi-layer chip capacitor
US6606793B1 (en) * 2000-07-31 2003-08-19 Motorola, Inc. Printed circuit board comprising embedded capacitor and method of same
US6890629B2 (en) 2001-09-21 2005-05-10 Michael D. Casper Integrated thin film capacitor/inductor/interconnect system and method
AU2001296281A1 (en) 2000-09-21 2002-04-02 Michaeld. Casper Integrated thin film capacitor/inductor/interconnect system and method
US7327582B2 (en) * 2000-09-21 2008-02-05 Ultrasource, Inc. Integrated thin film capacitor/inductor/interconnect system and method
US6993669B2 (en) * 2001-04-18 2006-01-31 Gallitzin Allegheny Llc Low power clocking systems and methods
US6759275B1 (en) 2001-09-04 2004-07-06 Megic Corporation Method for making high-performance RF integrated circuits
US7425877B2 (en) * 2001-09-21 2008-09-16 Ultrasource, Inc. Lange coupler system and method
US6998696B2 (en) 2001-09-21 2006-02-14 Casper Michael D Integrated thin film capacitor/inductor/interconnect system and method
US6768650B2 (en) * 2002-02-07 2004-07-27 International Business Machines Corporation Method and structure for reduction of impedance using decoupling capacitor
JP4323137B2 (ja) * 2002-06-03 2009-09-02 新光電気工業株式会社 基板埋め込み用キャパシタ、基板埋め込み用キャパシタを埋め込んだ回路基板及び基板埋め込み用キャパシタの製造方法
JP4052111B2 (ja) * 2002-06-07 2008-02-27 ソニー株式会社 無線情報記憶媒体
US6791133B2 (en) * 2002-07-19 2004-09-14 International Business Machines Corporation Interposer capacitor built on silicon wafer and joined to a ceramic substrate
TWI236763B (en) * 2003-05-27 2005-07-21 Megic Corp High performance system-on-chip inductor using post passivation process
US6885541B2 (en) * 2003-06-20 2005-04-26 Ngk Spark Plug Co., Ltd. Capacitor, and capacitor manufacturing process
US7256980B2 (en) * 2003-12-30 2007-08-14 Du Pont Thin film capacitors on ceramic
US7027289B2 (en) * 2004-03-25 2006-04-11 Intel Corporation Extended thin film capacitor (TFC)
US20060000542A1 (en) * 2004-06-30 2006-01-05 Yongki Min Metal oxide ceramic thin film on base metal electrode
US8008775B2 (en) 2004-09-09 2011-08-30 Megica Corporation Post passivation interconnection structures
US7355282B2 (en) 2004-09-09 2008-04-08 Megica Corporation Post passivation interconnection process and structures
US7216406B2 (en) * 2004-09-29 2007-05-15 Intel Corporation Method forming split thin film capacitors with multiple voltages
US7290315B2 (en) * 2004-10-21 2007-11-06 Intel Corporation Method for making a passive device structure
US20060099803A1 (en) * 2004-10-26 2006-05-11 Yongki Min Thin film capacitor
US20060091495A1 (en) * 2004-10-29 2006-05-04 Palanduz Cengiz A Ceramic thin film on base metal electrode
KR100688743B1 (ko) * 2005-03-11 2007-03-02 삼성전기주식회사 멀티 레이어 커패시터 내장형의 인쇄회로기판의 제조방법
US8384189B2 (en) * 2005-03-29 2013-02-26 Megica Corporation High performance system-on-chip using post passivation process
US20060220177A1 (en) * 2005-03-31 2006-10-05 Palanduz Cengiz A Reduced porosity high-k thin film mixed grains for thin film capacitor applications
US7629269B2 (en) * 2005-03-31 2009-12-08 Intel Corporation High-k thin film grain size control
US7375412B1 (en) 2005-03-31 2008-05-20 Intel Corporation iTFC with optimized C(T)
US7453144B2 (en) * 2005-06-29 2008-11-18 Intel Corporation Thin film capacitors and methods of making the same
TWI305951B (en) * 2005-07-22 2009-02-01 Megica Corp Method for forming a double embossing structure
JP4997757B2 (ja) * 2005-12-20 2012-08-08 富士通株式会社 薄膜キャパシタ及びその製造方法、電子装置並びに回路基板
JP4916715B2 (ja) * 2005-12-21 2012-04-18 富士通株式会社 電子部品
US7670919B2 (en) * 2005-12-30 2010-03-02 Intel Corporation Integrated capacitors in package-level structures, processes of making same, and systems containing same
WO2017103973A1 (ja) * 2015-12-14 2017-06-22 三菱電機株式会社 合成開口レーダ装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2389420A (en) * 1943-10-04 1945-11-20 Du Pont Manufacture of capacttors
US4374159A (en) * 1981-07-27 1983-02-15 Bell Telephone Laboratories, Incorporated Fabrication of film circuits having a thick film crossunder and a thin film capacitor
JPS60253207A (ja) * 1984-05-30 1985-12-13 株式会社東芝 コンデンサの製造方法
DE3517631A1 (de) * 1984-11-07 1986-05-07 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen elektrischer plasmapolymerer vielschichtkondensatoren
US4954926A (en) * 1989-07-28 1990-09-04 E. I. Du Pont De Nemours And Company Thick film conductor composition
US5134246A (en) * 1990-05-07 1992-07-28 Kyocera America, Inc. Ceramic-glass integrated circuit package with integral ground and power planes
US5587870A (en) * 1992-09-17 1996-12-24 Research Foundation Of State University Of New York Nanocrystalline layer thin film capacitors
US5326016A (en) * 1993-04-15 1994-07-05 Cohen Marvin S Method for removing electrical components from printed circuit boards
US5534830A (en) * 1995-01-03 1996-07-09 R F Prime Corporation Thick film balanced line structure, and microwave baluns, resonators, mixers, splitters, and filters constructed therefrom
US5598131A (en) * 1995-11-16 1997-01-28 Emc Technology, Inc. AC coupled termination
US5936831A (en) * 1997-03-06 1999-08-10 Lucent Technologies Inc. Thin film tantalum oxide capacitors and resulting product

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105101682A (zh) * 2014-05-22 2015-11-25 严敏 一种物理气相淀积制备复合led积层无机电路板的方法

Also Published As

Publication number Publication date
JP3098509B2 (ja) 2000-10-16
US6216324B1 (en) 2001-04-17
US6023407A (en) 2000-02-08

Similar Documents

Publication Publication Date Title
JP3098509B2 (ja) 電子コンポーネント構造体およびその製造方法
JP3014383B2 (ja) インタ―ポ―ザ・キャパシタ構造
US6841862B2 (en) Semiconductor package board using a metal base
WO2019117073A1 (ja) ガラス配線基板、その製造方法及び半導体装置
CN1949952B (zh) 多层配线板、使用多层配线板的半导体器件及其制造方法
CN101013686B (zh) 互连衬底、半导体器件及其制造方法
US20110035939A1 (en) Multilayer wiring board and manufacture method thereof
JPH0837376A (ja) 多層回路基板の製造方法
TWI251920B (en) Circuit barrier structure of semiconductor package substrate and method for fabricating the same
WO2004017343A1 (ja) コンデンサ装置及びその製造方法
JPH08213758A (ja) 積層配線基板構造体、及びその製造方法
JPH02272737A (ja) 半導体の突起電極構造及び突起電極形成方法
JP2007227874A (ja) 薄膜キャパシタ及びその製造方法
JP2002083893A (ja) 半導体パッケージ基板及び半導体装置並びにそれらの製造方法
JP4584700B2 (ja) 配線基板の製造方法
CN110349927B (zh) 多层配线结构体及其制造方法
JP4447881B2 (ja) インターポーザの製造方法
US6278185B1 (en) Semi-additive process (SAP) architecture for organic leadless grid array packages
JP2005203680A (ja) インターポーザキャパシタの製造方法
JP4520665B2 (ja) プリント配線板及びその製造方法並びに部品実装構造
JPH09219587A (ja) 薄膜多層回路基板とその製造方法
JPH07240434A (ja) バンプ電極、およびその製造方法
JPH0496254A (ja) 薄膜多層回路基板とその製造方法
JP4454174B2 (ja) 薄膜コンデンサ
JPH0621651A (ja) 多層配線回路板及びその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees