JPH09219587A - 薄膜多層回路基板とその製造方法 - Google Patents
薄膜多層回路基板とその製造方法Info
- Publication number
- JPH09219587A JPH09219587A JP8022907A JP2290796A JPH09219587A JP H09219587 A JPH09219587 A JP H09219587A JP 8022907 A JP8022907 A JP 8022907A JP 2290796 A JP2290796 A JP 2290796A JP H09219587 A JPH09219587 A JP H09219587A
- Authority
- JP
- Japan
- Prior art keywords
- film
- high dielectric
- substrate
- wiring conductor
- oxide high
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【課題】 本発明は、電子機器に用いられる薄膜多層
回路基板に関し、層間樹脂膜に悪影響を与える基板加熱
を行うことなく基板内に高誘電体膜を形成する。 【解決手段】 ビアホールを有する樹脂製の層間絶縁
層１と配線導体層２とを交互に多層積層して構成された
薄膜多層回路基板において、樹脂製の層間絶縁層の一部
を複合酸化物高誘電体膜に置き換えて成膜し、レーザを
用いて複合酸化物高誘電体を選択的にアニールし、複合
酸化物高誘電体膜ならびに該複合酸化物高誘電体膜を挟
む上層配線導体層と下層配線導体層とでコンデンサを構
成する。
回路基板に関し、層間樹脂膜に悪影響を与える基板加熱
を行うことなく基板内に高誘電体膜を形成する。 【解決手段】 ビアホールを有する樹脂製の層間絶縁
層１と配線導体層２とを交互に多層積層して構成された
薄膜多層回路基板において、樹脂製の層間絶縁層の一部
を複合酸化物高誘電体膜に置き換えて成膜し、レーザを
用いて複合酸化物高誘電体を選択的にアニールし、複合
酸化物高誘電体膜ならびに該複合酸化物高誘電体膜を挟
む上層配線導体層と下層配線導体層とでコンデンサを構
成する。
Description
【０００１】
【発明の属する技術分野】本発明は、電子機器に用いら
れる多層回路基板に関する。近年、マルチチップモジュ
ール（ＭＣＭ）用の薄膜多層回路基板において、セラミ
ックス、金属等の支持基板上に銅／ポリイミド薄膜多層
回路を形成したＭＣＭ−Ｄ基板が主流となっている。
れる多層回路基板に関する。近年、マルチチップモジュ
ール（ＭＣＭ）用の薄膜多層回路基板において、セラミ
ックス、金属等の支持基板上に銅／ポリイミド薄膜多層
回路を形成したＭＣＭ−Ｄ基板が主流となっている。
【０００２】
【従来の技術】ＭＣＭにおける電源電圧変動の防止対策
として、現在、デカップリングコンデンサとしてチップ
コンデンサをＬＳＩチップの近くに実装を行っている。
として、現在、デカップリングコンデンサとしてチップ
コンデンサをＬＳＩチップの近くに実装を行っている。
【０００３】しかし、チップコンデンサの場合、ＬＳＩ
チップとコンデンサ間のリードインダクタンスの存在に
よって、電源電圧変動の防止効果が薄れてくる。また、
一つのモジュール上のＬＳＩチップ数が増加すると、チ
ップコンデンサの占める実装面積が増えて、ＭＣＭの小
型化の妨げになるという問題もある。
チップとコンデンサ間のリードインダクタンスの存在に
よって、電源電圧変動の防止効果が薄れてくる。また、
一つのモジュール上のＬＳＩチップ数が増加すると、チ
ップコンデンサの占める実装面積が増えて、ＭＣＭの小
型化の妨げになるという問題もある。
【０００４】そこで、ＭＣＭ基板に大容量の薄膜コンデ
ンサ（１００ｎＦ以上／ｃｍ2 ）を内蔵することが可能
となれば、以上の問題点が解消される。
ンサ（１００ｎＦ以上／ｃｍ2 ）を内蔵することが可能
となれば、以上の問題点が解消される。
【０００５】
【発明が解決しようとする課題】しかし、薄膜コンデン
サ材料として求められている高誘電率材料としては、複
合酸化物（例えばＳｒＴｉＯ3 ）が挙げられるが、複合
酸化物は高誘電率を達成するために一般的に５００℃以
上という高い形成温度が必要とされる。
サ材料として求められている高誘電率材料としては、複
合酸化物（例えばＳｒＴｉＯ3 ）が挙げられるが、複合
酸化物は高誘電率を達成するために一般的に５００℃以
上という高い形成温度が必要とされる。
【０００６】これらの材料はスパッタリング、ＣＶＤ等
の成膜方法で作製されるが、通常は基板加熱を行いなが
ら成膜を行っている。しかしながら、薄膜多層回路基板
の層間絶縁材料であるポリイミド等の樹脂は耐熱性に乏
しいものが多いため、基板加熱を必要とする従来の方法
では、ＭＣＭ−Ｄ基板（樹脂積層基板）内に高誘電率の
複合酸化物を成膜することが出来なかった。
の成膜方法で作製されるが、通常は基板加熱を行いなが
ら成膜を行っている。しかしながら、薄膜多層回路基板
の層間絶縁材料であるポリイミド等の樹脂は耐熱性に乏
しいものが多いため、基板加熱を必要とする従来の方法
では、ＭＣＭ−Ｄ基板（樹脂積層基板）内に高誘電率の
複合酸化物を成膜することが出来なかった。
【０００７】
【課題を解決するための手段】図１は本発明の原理説明
図であり、コンデンサ特性評価用試料の構成を示す。図
において、１は樹脂製の層間絶縁層、２は配線導体層、
３は複合酸化物高誘電体膜、４はクロム（Ｃｒ）膜、５
はチタン（Ｔｉ）膜、６は白金（Ｐｔ）膜、７は金（Ａ
ｕ）膜、８はシリコン（Ｓｉ）基板である。
図であり、コンデンサ特性評価用試料の構成を示す。図
において、１は樹脂製の層間絶縁層、２は配線導体層、
３は複合酸化物高誘電体膜、４はクロム（Ｃｒ）膜、５
はチタン（Ｔｉ）膜、６は白金（Ｐｔ）膜、７は金（Ａ
ｕ）膜、８はシリコン（Ｓｉ）基板である。
【０００８】本発明では、高誘電体の複合酸化物高誘電
体膜を基板上に低温成膜後に薄膜コンデンサの形成部分
のみを選択的に加熱することにより、層間絶縁層の樹脂
膜にダメージを与えずに薄膜多層回路基板中に大容量薄
膜コンデンサを形成することができる。
体膜を基板上に低温成膜後に薄膜コンデンサの形成部分
のみを選択的に加熱することにより、層間絶縁層の樹脂
膜にダメージを与えずに薄膜多層回路基板中に大容量薄
膜コンデンサを形成することができる。
【０００９】図１に示すように、コンデンサ特性評価試
料の基板としてＳｉ基板８を用い、Ｓｉ基板８上に樹脂
製の層間絶縁層１としてポリイミド樹脂を２０μｍの厚
さに被覆する。次いで、配線導体層２として、Ｃｒ膜
１，０００Å、Ｔｉ膜５００Å、Ｐｔ膜１、５００Åを
続いて積層する。
料の基板としてＳｉ基板８を用い、Ｓｉ基板８上に樹脂
製の層間絶縁層１としてポリイミド樹脂を２０μｍの厚
さに被覆する。次いで、配線導体層２として、Ｃｒ膜
１，０００Å、Ｔｉ膜５００Å、Ｐｔ膜１、５００Åを
続いて積層する。
【００１０】そして、配線導体層２をパターニングし、
その上に複合酸化物高誘電体膜３としてＳｒＴｉＯ3 膜
を５，０００Åの厚さに非加熱で成膜する。続いて、複
合酸化物高誘電体膜３をアニールするが、複合酸化物高
誘電体膜３の選択的な加熱の方法としては、レーザを用
いて照射する。レーザを薄膜の複合酸化物高誘電体膜３
の表面に照射することにより、薄膜の複合酸化物高誘電
体膜３を結晶化させ、比誘電率を向上させることができ
る。
その上に複合酸化物高誘電体膜３としてＳｒＴｉＯ3 膜
を５，０００Åの厚さに非加熱で成膜する。続いて、複
合酸化物高誘電体膜３をアニールするが、複合酸化物高
誘電体膜３の選択的な加熱の方法としては、レーザを用
いて照射する。レーザを薄膜の複合酸化物高誘電体膜３
の表面に照射することにより、薄膜の複合酸化物高誘電
体膜３を結晶化させ、比誘電率を向上させることができ
る。
【００１１】先ず、レーザアニールの効果について本発
明の結果を示す。図１の試料において用いた複合酸化物
高誘電体膜３のＳｒＴｉＯ3 膜の比誘電率は２０、誘電
損失は １．０％、リーク電流１０- 8 以下（５Ｖ）で
あった。
明の結果を示す。図１の試料において用いた複合酸化物
高誘電体膜３のＳｒＴｉＯ3 膜の比誘電率は２０、誘電
損失は １．０％、リーク電流１０- 8 以下（５Ｖ）で
あった。
【００１２】エキシマレーザ照射後の効果について、フ
ルエンス（レーザ強度）と比誘電率、誘電損失、リーク
電流の関係図を図２〜図４に示す。但しレーザ強度が２
００ｍＪ／ｃｍ2 ・ｐｕｌｓｅを超える領域では、Ｓｒ
ＴｉＯ3 膜がアブレーション（飛散）により破壊される
ため、条件として不適当である。レーザ強度が１００〜
２００ｍＪ／ｃｍ2 ・ｐｕｌｓｅでは、図２〜図４に示
すように、アニールによる比誘電率の向上等の良い結果
が得られ、薄膜コンデンサとして良好な特性を示してい
る。
ルエンス（レーザ強度）と比誘電率、誘電損失、リーク
電流の関係図を図２〜図４に示す。但しレーザ強度が２
００ｍＪ／ｃｍ2 ・ｐｕｌｓｅを超える領域では、Ｓｒ
ＴｉＯ3 膜がアブレーション（飛散）により破壊される
ため、条件として不適当である。レーザ強度が１００〜
２００ｍＪ／ｃｍ2 ・ｐｕｌｓｅでは、図２〜図４に示
すように、アニールによる比誘電率の向上等の良い結果
が得られ、薄膜コンデンサとして良好な特性を示してい
る。
【００１３】また、レーザの照射時間が短時間であるた
め、下地の樹脂層間絶縁層として用いたポリイミド樹脂
へのダメージは見られない。
め、下地の樹脂層間絶縁層として用いたポリイミド樹脂
へのダメージは見られない。
【００１４】
【発明の実施の形態】図５〜図６は本発明の一実施例の
工程順模式断面図である。の説明図である。
工程順模式断面図である。の説明図である。
【００１５】図において、11は窒化アルミニウム（Ａｌ
Ｎ）基板、12は電源及び接地層、13はポリイミド樹脂、
14はビアホール、15は埋込みプラグ、16は配線導体層、
17は接地層、18はＳｒＴｉＯ3 高誘電体膜、19は電極、
20は表面パッドである。
Ｎ）基板、12は電源及び接地層、13はポリイミド樹脂、
14はビアホール、15は埋込みプラグ、16は配線導体層、
17は接地層、18はＳｒＴｉＯ3 高誘電体膜、19は電極、
20は表面パッドである。
【００１６】本発明による薄膜多層回路基板作製の一実
施例を図５〜図６により説明する。先ず、図５（ａ）に
示すように、窒化アルミニウム基板11上にスパッタ法に
よりクロム（Ｃｒ）膜を５００Åの厚さに、その上に銅
（Ｃｕ）膜を１μｍの厚さに成膜し、フォトリソグラフ
ィ法でパターンを形成し、電源および接地層12を得る。
施例を図５〜図６により説明する。先ず、図５（ａ）に
示すように、窒化アルミニウム基板11上にスパッタ法に
よりクロム（Ｃｒ）膜を５００Åの厚さに、その上に銅
（Ｃｕ）膜を１μｍの厚さに成膜し、フォトリソグラフ
ィ法でパターンを形成し、電源および接地層12を得る。
【００１７】次に、図５（ｂ）に示すように、光硬化性
のポリイミド樹脂溶液をスピンコート法により成膜し、
８０℃で２時間のプリキュアを行う。そしてマスクを通
した露光、現像後、４００℃で３０分のキュアを行い、
ビアホール14が開口された厚さ２０μｍからなるポリイ
ミド樹脂13からなる層間絶縁層を得る。
のポリイミド樹脂溶液をスピンコート法により成膜し、
８０℃で２時間のプリキュアを行う。そしてマスクを通
した露光、現像後、４００℃で３０分のキュアを行い、
ビアホール14が開口された厚さ２０μｍからなるポリイ
ミド樹脂13からなる層間絶縁層を得る。
【００１８】次に、図５（ｃ）に示すように、ビアホー
ル14内にはＣｕを電解または無電解めっきによって埋込
み、埋込みプラグ15を形成する。続いて、図５（ｄ）に
示すように、前述の接地層と同じ構成で配線導体層16を
ポリイミド樹脂13上に形成する。
ル14内にはＣｕを電解または無電解めっきによって埋込
み、埋込みプラグ15を形成する。続いて、図５（ｄ）に
示すように、前述の接地層と同じ構成で配線導体層16を
ポリイミド樹脂13上に形成する。
【００１９】更に、図５（ｅ）に示すように、層間絶縁
層であるポリイミド樹脂13を配線導体層16を挟んで二層
重ねて形成する。そして、図６（ｆ）に示すように、Ｃ
ｒ膜１，０００Å、Ｔｉ膜５００Å、Ｐｔ膜１、５００
Åを続いて積層し、パターニングして接地層17を形成す
る。
層であるポリイミド樹脂13を配線導体層16を挟んで二層
重ねて形成する。そして、図６（ｆ）に示すように、Ｃ
ｒ膜１，０００Å、Ｔｉ膜５００Å、Ｐｔ膜１、５００
Åを続いて積層し、パターニングして接地層17を形成す
る。
【００２０】続いて、図６（ｇ）に示すように、接地層
17の上にレジストを用いたリフトオフ法及びスパッタ法
でＳｒＴｉＯ3 高誘電体膜18を５０００Åの厚さに形成
する。
17の上にレジストを用いたリフトオフ法及びスパッタ法
でＳｒＴｉＯ3 高誘電体膜18を５０００Åの厚さに形成
する。
【００２１】本発明においてはＳｒＴｉＯ3 高誘電体膜
18の成膜時の基板加熱は行わない。このＳｒＴｉＯ3 高
誘電体膜18の表面に限定して、選択的にＫｒＦエキシマ
レーザ光を１５０ｍＪ／ｃｍ2 ・ｐｕｌｓｅ、１００Ｈ
ｚで照射し、アニールを瞬間的に行う。この条件で１４
０ｎＦ／ｃｍ2 のコンデンサを作製することができた。
18の成膜時の基板加熱は行わない。このＳｒＴｉＯ3 高
誘電体膜18の表面に限定して、選択的にＫｒＦエキシマ
レーザ光を１５０ｍＪ／ｃｍ2 ・ｐｕｌｓｅ、１００Ｈ
ｚで照射し、アニールを瞬間的に行う。この条件で１４
０ｎＦ／ｃｍ2 のコンデンサを作製することができた。
【００２２】最後に、図６（ｈ）に示すように、Ａｕを
２，０００Åの厚さに堆積して電極19とし、ポリイミド
樹脂を被覆し、ポリイミド樹脂13に形成したビアホール
14内に埋込みプラグ15を作製、基板表面にＣｒ膜５００
Å、Ｎｉ膜２μｍ、Ａｕ膜２，０００Åが積層された表
面パッド20を形成して、本発明の薄膜多層回路を得る。
２，０００Åの厚さに堆積して電極19とし、ポリイミド
樹脂を被覆し、ポリイミド樹脂13に形成したビアホール
14内に埋込みプラグ15を作製、基板表面にＣｒ膜５００
Å、Ｎｉ膜２μｍ、Ａｕ膜２，０００Åが積層された表
面パッド20を形成して、本発明の薄膜多層回路を得る。
【００２３】なお、ＡｌＮ基板11はアルミナやガラス、
金属ベース絶縁基板などでも良い。また、ＳｒＴｉＯ3
高誘電体膜18は、他の複合酸化物ＢａＴｉＯ3 や（Ｂ
ａ、Ｓｒ）ＴｉＯ3 や、Ｐｂ（Ｚｒ、Ｔｉ）Ｏ3 等でも
良い。
金属ベース絶縁基板などでも良い。また、ＳｒＴｉＯ3
高誘電体膜18は、他の複合酸化物ＢａＴｉＯ3 や（Ｂ
ａ、Ｓｒ）ＴｉＯ3 や、Ｐｂ（Ｚｒ、Ｔｉ）Ｏ3 等でも
良い。
【００２４】更に、層間絶縁層としてのポリイミド樹脂
13は、弗素樹脂、オレフィン樹脂等でも良い。また誘電
体のアニールに用いるレーザは炭酸ガスレーザ等でも良
い。
13は、弗素樹脂、オレフィン樹脂等でも良い。また誘電
体のアニールに用いるレーザは炭酸ガスレーザ等でも良
い。
【００２５】
【発明の効果】以上の説明から明らかなように、本発明
の薄膜多層回路基板は、樹脂薄膜多層回路中に大容量の
高誘電率複合酸化物薄膜コンデンサを内蔵することがで
き、回路基板の小型化、高密度化の実現に寄与するとこ
ろが大きい。
の薄膜多層回路基板は、樹脂薄膜多層回路中に大容量の
高誘電率複合酸化物薄膜コンデンサを内蔵することがで
き、回路基板の小型化、高密度化の実現に寄与するとこ
ろが大きい。
【図１】 本発明の原理説明図
【図２】 レーザ強度と比誘電率の関係図
【図３】 レーザ強度と誘電損失の関係図
【図４】 レーザ強度とリーク電流の関係図
【図５】 本発明の一実施例の工程順模式断面図（その
１）
１）
【図６】 本発明の一実施例の工程順模式断面図（その
２）
２）
図において １ 樹脂製の層間絶縁層 ２ 配線導体層 ３ 複合酸化物高誘電体膜 ４ Ｃｒ膜 ５ Ｔｉ膜 ６ Ｐｔ膜 ７ Ａｕ膜 ８ Ｓｉ基板 11 ＡｌＮ基板 12 電源及び接地層 13 ポリイミド樹脂 14 ビアホール 15 埋込みプラグ 16 配線導体層 17 接地層 18 ＳｒＴｉＯ3 高誘電体膜 19 電極 20 表面パッド
Claims (4)
- 【請求項１】 ビアホールを有する樹脂製の層間絶縁層
と配線導体層とを交互に多層積層して構成された薄膜多
層回路基板の内部に、複合酸化物高誘電体膜を用いたコ
ンデンサを含むことを特徴とする薄膜多層回路基板。 - 【請求項２】 ビアホールを有する樹脂製の層間絶縁層
と配線導体層とを交互に多層積層して構成された薄膜多
層回路基板の製造方法において、該樹脂製の層間絶縁層
の一部を複合酸化物高誘電体膜に置き換えて成膜し、該
複合酸化物高誘電体膜ならびに該複合酸化物高誘電体膜
を挟む上層配線導体層と下層配線導体層とでコンデンサ
を構成することを特徴とする薄膜多層回路基板の製造方
法。 - 【請求項３】 前記複合酸化物高誘電体膜を成膜した
後、前記複合酸化物高誘電体膜を選択的にアニールする
ことを特徴とする請求項２記載の薄膜多層回路基板の製
造方法。 - 【請求項４】 前記アニールはレーザを用いて行うこと
を特徴とする請求項３記載の薄膜多層回路基板の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8022907A JPH09219587A (ja) | 1996-02-09 | 1996-02-09 | 薄膜多層回路基板とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8022907A JPH09219587A (ja) | 1996-02-09 | 1996-02-09 | 薄膜多層回路基板とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09219587A true JPH09219587A (ja) | 1997-08-19 |
Family
ID=12095718
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8022907A Pending JPH09219587A (ja) | 1996-02-09 | 1996-02-09 | 薄膜多層回路基板とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09219587A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007096232A (ja) * | 2005-09-30 | 2007-04-12 | Fujitsu Ltd | インターポーザ及び電子装置の製造方法 |
| JP2008028381A (ja) * | 2006-06-20 | 2008-02-07 | Tdk Corp | 金属酸化物膜の製造方法、積層体、及び、電子デバイス |
| JP2008218753A (ja) * | 2007-03-05 | 2008-09-18 | Fujitsu Ltd | 電子部品および電子部品の製造方法 |
| JP2009524259A (ja) * | 2006-03-27 | 2009-06-25 | インテル コーポレイション | 集積回路薄膜キャパシタの低温成長及び超高速アニーリング |
| US8557352B2 (en) | 2006-06-20 | 2013-10-15 | Tdk Corporation | Method of making a metal oxide film, laminates and electronic devices |
-
1996
- 1996-02-09 JP JP8022907A patent/JPH09219587A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007096232A (ja) * | 2005-09-30 | 2007-04-12 | Fujitsu Ltd | インターポーザ及び電子装置の製造方法 |
| JP4671829B2 (ja) * | 2005-09-30 | 2011-04-20 | 富士通株式会社 | インターポーザ及び電子装置の製造方法 |
| US7937830B2 (en) | 2005-09-30 | 2011-05-10 | Fujitsu Limited | Interposer and electronic device fabrication method |
| JP2009524259A (ja) * | 2006-03-27 | 2009-06-25 | インテル コーポレイション | 集積回路薄膜キャパシタの低温成長及び超高速アニーリング |
| JP2008028381A (ja) * | 2006-06-20 | 2008-02-07 | Tdk Corp | 金属酸化物膜の製造方法、積層体、及び、電子デバイス |
| US8557352B2 (en) | 2006-06-20 | 2013-10-15 | Tdk Corporation | Method of making a metal oxide film, laminates and electronic devices |
| JP2008218753A (ja) * | 2007-03-05 | 2008-09-18 | Fujitsu Ltd | 電子部品および電子部品の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3098509B2 (ja) | 電子コンポーネント構造体およびその製造方法 | |
| US7755166B2 (en) | Package substrate with built-in capacitor and manufacturing method thereof | |
| JP4234397B2 (ja) | チップモジュールエレメントおよび該チップモジュールエレメントを製造する方法 | |
| US7378326B2 (en) | Printed circuit board with embedded capacitors therein and manufacturing process thereof | |
| JP4166013B2 (ja) | 薄膜キャパシタ製造方法 | |
| US6507497B2 (en) | Interposer for semiconductor, method for manufacturing the same and semiconductor device using such interposer | |
| US8883606B2 (en) | Multi-level thin film capacitor on a ceramic substrate and method of manufacturing the same | |
| US8837160B2 (en) | High-dielectric sheet, a printed circuit board having the high-dielectric sheet and production methods thereof | |
| JP2007512688A (ja) | セラミック基板上の多層薄膜コンデンサおよびその製造方法 | |
| US20030086248A1 (en) | Interposer for semiconductor, method for manufacturing same, and semiconductor device using same | |
| US5196089A (en) | Multilayer ceramic substrate for mounting of semiconductor device | |
| JPH09219587A (ja) | 薄膜多層回路基板とその製造方法 | |
| JP4196351B2 (ja) | フィルム状コンデンサの製造方法 | |
| JP2001274036A5 (ja) | ||
| JP3284694B2 (ja) | 多層抵抗モジュール | |
| JP3709602B2 (ja) | 薄膜多層回路基板とその製造方法 | |
| JP2001250885A (ja) | キャパシタ内蔵回路基板及びそれを用いた半導体装置 | |
| JPH0888318A (ja) | 薄膜コンデンサー及び薄膜コンデンサー内蔵基板 | |
| JP2000306767A (ja) | 薄膜コンデンサ、多層積層実装基板、及び薄膜コンデンサの作製方法 | |
| JPH07297551A (ja) | 薄膜多層配線基板 | |
| JPH07283544A (ja) | 配線構造体とその製造法 | |
| JPH07307567A (ja) | 薄膜多層配線基板及び半導体装置 | |
| JP2000340744A (ja) | キャパシタおよびその製造方法 | |
| JPH07226589A (ja) | 薄膜多層配線基板の製造方法 | |
| JPH0832029A (ja) | 混成集積回路の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051019 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051025 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051226 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060221 |