CN110349927B - 多层配线结构体及其制造方法 - Google Patents

多层配线结构体及其制造方法 Download PDF

Info

Publication number
CN110349927B
CN110349927B CN201910271674.8A CN201910271674A CN110349927B CN 110349927 B CN110349927 B CN 110349927B CN 201910271674 A CN201910271674 A CN 201910271674A CN 110349927 B CN110349927 B CN 110349927B
Authority
CN
China
Prior art keywords
layer
main conductor
seed layer
conductor layer
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910271674.8A
Other languages
English (en)
Other versions
CN110349927A (zh
Inventor
桑岛一
西川朋永
大塚隆史
大桥武
奥山祐一郎
山谷学
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Publication of CN110349927A publication Critical patent/CN110349927A/zh
Application granted granted Critical
Publication of CN110349927B publication Critical patent/CN110349927B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0175—Inorganic, non-metallic layer, e.g. resist or dielectric for printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

一种防止籽晶层的破坏引起通孔导通不良的多层配线结构体，具备：导体图案(P1a)，设于配线层(L1)并包含主导体层(13)；层间绝缘膜(61)，覆盖配线层(L1)，具有露出导体图案(P1a)一部分的开口部(61a)；导体图案(P2a)，设于配线层(L2)并经开口部(61a)与导体图案(P1a)连接。导体图案(P2a)包含与层间绝缘膜(61)相接的籽晶层(21、22)和设于籽晶层(21、22)由与主导体层(13)相同的金属材料构成的主导体层(23)。籽晶层(21、22)在开口部(61a)的底部被部分地除去，由此在开口部(61a)的底部主导体层(13)和主导体层(23)不经籽晶层(21、22)相接。主导体层(13)和主导体层(23)具有直接接触的部分因而通孔不会导通不良。

Description

多层配线结构体及其制造方法
技术领域
本发明涉及多层配线结构体及其制造方法，特别是，涉及电子部件及电路基板等中包含的多层配线结构体及其制造方法。
背景技术
电子部件及电路基板有时包含经由层间绝缘膜层叠多个配线层而成的多层配线结构体。在多层配线结构体中，为了提高导体图案和层间绝缘膜的密接性，有时使用由铬(Cr)等构成的密接层。例如，专利文献1中所记载的电路基板通过在铜配线的上表面设置由铬(Cr)等构成的密接层，确保与覆盖铜配线的层间绝缘膜的密接性。
而且，在专利文献1中，通过在层间绝缘膜上形成导通孔而使铜配线露出，然后，通过无电解镀敷形成镀敷膜。但是，与电解镀敷相比，无电解镀敷不仅成膜率低，而且存在加工成本高的问题。因此，期望进行电解镀敷代替无电解镀敷，但该情况下需要用于供电的薄的籽晶层。
现有技术文献
专利文献
专利文献1：日本特开2001-127155号公报
发明内容
发明所要解决的技术问题
但是，当在导通孔内形成籽晶层时，在下层的配线层和上层的配线层之间残存籽晶层。籽晶层由铬(Cr)等金属材料构成，因为与作为主导体层的材料使用的铜(Cu)的热膨胀系数不同，所以当进行热冲击试验或吸湿回流测试或防潮动作试验等严酷的试验时，由于在籽晶层和主导体层的界面产生的应力籽晶层被破坏，由此，有时通孔会成为导通不良。另外，因为导体图案和层间绝缘膜的热膨胀系数及吸湿性不同，所以在将主导体层及层间绝缘膜设定的较厚的情况下，进行上述那样的严酷的试验时，由于在籽晶层和主导体层的界面产生的应力从而籽晶层被破坏，由此，有时通孔会成为导通不良。
因此，本发明的目的在于，提供一种能够防止籽晶层的破坏引起的通孔的导通不良的多层配线结构体及其制造方法。
用于解决技术问题的技术方案
本发明的多层配线结构体是层叠包含第一及第二配线层的多个配线层而成的多层配线结构体，其特征在于，具备：第一导体图案，其设置于第一配线层，包含第一主导体层；层间绝缘膜，其覆盖第一配线层，具有使第一导体图案的一部分露出的开口部；第二导体图案，其设置于第二配线层，经由开口部与第一导体图案连接，第二导体图案包含与层间绝缘膜相接的籽晶层、和设置在籽晶层上并由与第一主导体层相同的金属材料构成的第二主导体层，籽晶层在开口部的底部的至少一部分被除去，由此，在开口部的底部的至少一部分，第一主导体层和第二主导体层不经由籽晶层相接。
根据本发明，因为在开口部的底部的至少一部分除去籽晶层，所以在开口部的底部的至少一部分第一主导体层和第二主导体层直接接触。因此，假设即使产生了籽晶层的破坏，由于第一主导体层和第二主导体层具有直接接触的部分，所以不会成为导通不良。
在本发明中，也可以是，开口部的内壁面及底部的外周缘部由籽晶层覆盖，在由外周缘部包围的中央部，第一主导体层和第二主导体层不经由籽晶层相接。据此，由于能够经由籽晶层向第一主导体层供电，因此，能够不向第一主导体层进行另外给电，通过电解镀敷在开口部内形成第二主导体层。并且，因为开口部的外周缘部由籽晶层覆盖，所以也能够防止构成开口部的外周缘部的层间绝缘膜的边缘的剥离。
在本发明中，第一及第二主导体层也可以为由铜(Cu)构成的层。据此，能够降低第一及第二配线层的电阻值。
在本发明中，籽晶层也可以为由铬(Cr)、镍(Ni)、钛(Ti)、钨(W)、钽(Ta)或包含这些的任一种的合金或层叠体构成的层。据此，因为籽晶层作为密接层起作用，所以能够提高由铜(Cu)构成的主导体层和层间绝缘膜的密接性。
在第一主导体层和第二主导体层相接的部分，构成第一及第二主导体层的铜(Cu)的结晶也可以横切规定开口部的底部的界面而存在。据此，因为第一主导体层和第二主导体层的界面消失，且两者一体化，所以能够得到更高的密接性。
本发明的多层配线结构体的制造方法是层叠包含第一及第二配线层的多个配线层而成的多层配线结构体的制造方法，其特征在于，具备：第一工序，在第一配线层形成包含第一主导体层的第一导体图案；第二工序，形成覆盖第一配线层的层间绝缘膜；第三工序，在层间绝缘膜形成使第一主导体层的一部分露出的开口部；第四工序，在层间绝缘膜上及开口部内形成籽晶层；第五工序，通过除去形成于开口部的底部的籽晶层的至少一部分，使第一主导体层露出；第六工序，在籽晶层上及第一主导体层的露出的部分上形成由与第一主导体层相同的金属材料构成的第二主导体层。
根据本发明，因为除去形成于开口部的底部的籽晶层的至少一部分，所以在开口部的底部的至少一部分能够使第一主导体层和第二主导体层直接接触。因此，假设即使产生了籽晶层的破坏，因为第一主导体层和第二主导体层具有直接接触的部分，所以不会成为导通不良。
在第五工序中，也可以部分地除去形成于开口部的底部的籽晶层，使第一主导体层和籽晶层的接触部分残留。这样，在第六工序中，如果通过经由籽晶层的供电进行电解镀敷，则能够不向第一主导体层进行另外的供电，而通过电解镀敷在开口部内形成第二主导体层。
在本发明中，籽晶层也可以为包含由铬(Cr)、镍(Ni)、钛(Ti)、钨(W)、钽(Ta)或包含这些中的任一种的合金或层叠体构成的下层籽晶层和包含由铜(Cu)构成的上层籽晶层的层。据此，能够大幅降低籽晶层的电阻值。
发明效果
这样，根据本发明的多层配线结构体及其制造方法，能够防止籽晶层的破坏引起的通孔的导通不良。
附图说明
图1是用于说明本发明的第一实施方式的多层配线结构体1的结构的大致截面图。
图2是用于说明多层配线结构体1的制造方法的工序图。
图3是用于说明多层配线结构体1的制造方法的工序图。
图4是用于说明多层配线结构体1的制造方法的工序图。
图5是用于说明多层配线结构体1的制造方法的工序图。
图6是用于说明多层配线结构体1的制造方法的工序图。
图7是用于说明多层配线结构体1的制造方法的工序图。
图8是用于说明多层配线结构体1的制造方法的工序图。
图9是用于说明多层配线结构体1的制造方法的工序图。
图10是用于说明多层配线结构体1的制造方法的工序图。
图11是用于说明多层配线结构体1的制造方法的工序图。
图12是用于说明多层配线结构体1的制造方法的工序图。
图13是用于说明多层配线结构体1的制造方法的工序图。
图14是用于说明多层配线结构体1的制造方法的工序图。
图15是用于说明多层配线结构体1的制造方法的工序图。
图16是用于说明多层配线结构体1的制造方法的工序图。
图17是用于说明光致抗蚀剂R2的图案形状的大致俯视图。
图18是用于说明下层籽晶层21及上层籽晶层22的图案形状的大致俯视图。
图19是放大表示开口部61a的大致俯视图。
图20是用于说明本发明的第二实施方式的多层配线结构体2的结构的大致截面图。
图21是用于说明本发明的第三实施方式的多层配线结构体3的结构的大致截面图。
符号说明
1～3……多层配线结构体；6……基板；8……绝缘膜；11、14、21、31、41、51……下层籽晶层；12、15、22、32、42、52……上层籽晶层；13、16、23、33、43、53……主导体层；61～64……层间绝缘膜；61a～64a，61b……开口部；61c……中央部；71……结晶；72……界面；C……电容器；D……容量绝缘膜；L……感应器；L1～L5……配线层；P1a～P1c、P2a、P2b、P3a、P3b、P4a、P4b、P5a……导体图案；R1～R3……光致抗蚀剂；R2a、R2b……开口部。
具体实施方式
以下，参照附图，对本发明优选的实施方式进行详细地说明。
＜第一实施方式＞
图1是用于说明本发明的第一实施方式的多层配线结构体1的结构的大致截面图。
本实施方式的多层配线结构体1为集成了电容器C及感应器L等元件的芯片型电子部件、例如，滤波器、平衡-不平衡变换器、双工器、共振器、方向性耦合器等的一部分。但是，本发明的多层配线结构体的应用对象不限定于此，能够应用于各种电子部件、模块部件、电路基板等。
如图1所示，本实施方式的多层配线结构体1具备：基板6、形成于基板6上的绝缘膜8、层叠在绝缘膜8上的第一～第五配线层L1～L5。关于基板6的材料没有特别限定，除铁素体、玻璃、陶瓷等无机材料以外，能够使用树脂材料。另外，绝缘膜8为由SiO2、Al2O3等绝缘材料构成的平坦化用的膜。关于绝缘膜8除无机材料以外也能够使用树脂材料。在通过基板6的材料得到绝缘性的情况或充分得到表面的平坦性的情况下，也可以不形成绝缘膜8。
配线层L1具有由下层籽晶层11、上层籽晶层12及主导体层13构成的导体图案P1a、P1b。下层籽晶层11由铬(Cr)、镍(Ni)、钛(Ti)、钨(W)、钽(Ta)或包含这些的任一种的合金或层叠体构成，作为密接层起作用。下层籽晶层11的厚度没有特别限定，为0.01μm左右。上层籽晶层12由铜(Cu)构成，起到在后述的电解镀敷工序中降低供电线的电阻值的作用。上层籽晶层12的厚度没有特别限定，为0.2μm～0.4μm左右。主导体层13由铜(Cu)构成，其厚度没有特别限定，为5μm～70μm左右。
如图1所示，导体图案P1b被由Si3N4等绝缘材料构成的容量绝缘膜D完全覆盖，与此相对，导体图案P1a的上部从设置于容量绝缘膜D的开口部露出。导体图案P1b作为电容器C的下部容量电极发挥功能，在覆盖导体图案P1b的容量绝缘膜D的表面形成有作为上部容量电极发挥功能的导体图案P1c。导体图案P1c由下层籽晶层14、上层籽晶层15及主导体层16构成。
配线层L1由层间绝缘膜61覆盖，并在层间绝缘膜61上形成有配线层L2。关于层间绝缘膜61的材料没有特别限定，也可以为聚酰亚胺、苯并环丁烯、BT树脂、环氧树脂、丙烯等树脂材料，也可以为Al2O3、SiO2、Si3N4等无机材料。关于位于更上层的层间绝缘膜62～64，能够使用与层间绝缘膜61相同的材料。配线层L2具有由下层籽晶层21、上层籽晶层22及主导体层23构成的导体图案P2a、P2b。下层籽晶层21、上层籽晶层22及主导体层23的材料及厚度分别与上述的下层籽晶层11、上层籽晶层12及主导体层13相同。关于配线层L3～L5中所含的下层籽晶层31、41、51，能够设为与下层籽晶层11相同的材料及厚度，关于配线层L3～L5中所含的上层籽晶层32、42、52，能够设为与上层籽晶层12相同的材料及厚度，关于配线层L3～L5中所含的主导体层33、43、53，能够设为与主导体层13相同的材料及厚度。但是，各层的厚度也可以不相同，也可以适当不同。在层间绝缘膜61设置有分别使导体图案P1a、P1b露出的开口部61a、61b，导体图案P2a、P2b经由开口部61a、61b分别与导体图案P1a、P1c连接。
这里，在开口部61a、61b的底部的大致中央部，除去下层籽晶层21及上层籽晶层22，由此，在开口部61a、61b的底部的大致中央部，主导体层13、16和主导体层23不经由籽晶层相接。与此相对，在其它部分残有存下层籽晶层21及上层籽晶层22。即，层间绝缘膜61的上表面、开口部61a、61b的内壁面、以及开口部61a、61b的底部的外周缘部由下层籽晶层21及上层籽晶层22覆盖。
配线层L2由层间绝缘膜62覆盖，并在层间绝缘膜62上形成有配线层L3。配线层L3具有由下层籽晶层31、上层籽晶层32及主导体层33构成的导体图案P3a、P3b。在层间绝缘膜62设置有使导体图案P2a露出的开口部62a，导体图案P3a经由开口部62a与导体图案P2a连接。
而且，在开口部62a的底部的大致中央部，除去下层籽晶层31及上层籽晶层32，由此，在开口部62a的底部的大致中央部，主导体层23和主导体层33不经由籽晶层相接。与此相对，在其它部分残存有下层籽晶层31及上层籽晶层32。即，层间绝缘膜62的上表面、开口部62a的内壁面、以及开口部62a的底部的外周缘部由下层籽晶层31及上层籽晶层32覆盖。
配线层L3由层间绝缘膜63覆盖，并在层间绝缘膜63上形成有配线层L4。配线层L4具有由下层籽晶层41、上层籽晶层42及主导体层43构成的导体图案P4a、P4b。在层间绝缘膜63设置有使导体图案P3a露出的开口部63a，导体图案P4a经由开口部63a与导体图案P3a连接。
而且，在开口部63a的底部的大致中央部，除去下层籽晶层41及上层籽晶层42，由此，在开口部63a的底部的大致中央部，主导体层33和主导体层43不经由籽晶层相接。与此相对，在其它部分残存有下层籽晶层41及上层籽晶层42。即，层间绝缘膜63的上表面、开口部63a的内壁面、以及开口部63a的底部的外周缘部由下层籽晶层41及上层籽晶层42覆盖。
这里，导体图案P2a、P2b、P3b、P4b为构成感应器L或输送线路的一部分的要素。
配线层L4由层间绝缘膜64覆盖，并在层间绝缘膜64上形成有配线层L5。配线层L5具有由下层籽晶层51、上层籽晶层52及主导体层53构成的导体图案P5a。在层间绝缘膜64设置有使导体图案P4a露出的开口部64a，导体图案P5a经由开口部64a与导体图案P4a连接。
而且，在开口部64a的底部的大致中央部，除去下层籽晶层51及上层籽晶层52，由此，在开口部64a的底部的大致中央部，主导体层43和主导体层53不经由籽晶层相接。与此相对，在其它部分残存有下层籽晶层51及上层籽晶层52。即，层间绝缘膜64的上表面、开口部64a的内壁面、以及开口部64a的底部的外周缘部由下层籽晶层51及上层籽晶层52覆盖。
这里，导体图案P5a作为外部端子(例如接合焊盘)使用。在将导体图案P5a作为外部端子使用的情况下，能够在导体图案P5a的表面形成Ni/Au或Ni/Sn或Ni/Ag等电极构成LGA焊盘，或形成焊料球构成BGA焊盘以进行焊接安装。除此之外，还能够在导体图案P5a的表面通过形成Ni/Au或Ni/Pd/Au等电极，将导体图案P5a作为引线接合焊盘或凸点接合焊盘使用。
这样，因为本实施方式的多层配线结构体1在开口部61a～64a、61b的底部的大致中央部除去籽晶层，所以在该部分，位于下层的主导体层(例如主导体层13)和位于上层的主导体层(例如主导体层23)直接接触。即，因为在该部分没有夹装籽晶层，所以即使进行热冲击试验或吸湿回流测试或防潮动作试验等严酷的试验，也不会产生籽晶层的破坏引起的导通不良。
而且，开口部61a～64a、61b的内壁面及底部的外周缘部由籽晶层覆盖，因为在由外周缘部包围的中央部仅除去籽晶层，所以构成开口部61a～64a、61b的外周缘部的层间绝缘膜61～64的边缘由密接性高的下层籽晶层11、21、31、41、51覆盖。由此，防止层间绝缘膜61～64的边缘的剥离。
接下来，对本实施方式的多层配线结构体1的制造方法进行说明。
图2～图16是用于说明本实施方式的多层配线结构体1的制造方法的工序图。
首先，如图2所示，准备由陶瓷等构成的基板6，并在其表面通过溅射法等形成由Al2O3等绝缘材料构成的平坦化用绝缘膜8。而且，在绝缘膜8的表面通过溅射法等形成由铬(Cr)等构成的下层籽晶层11及由铜(Cu)等构成的上层籽晶层12。
接下来，如图3所示，在上层籽晶层12的整个面形成光致抗蚀剂R1后，通过使用光刻法进行曝光及显影，将光致抗蚀剂R1图案化。通过在该状态下进行电解镀敷，如图4所示，在没有被光致抗蚀剂R1覆盖的部分形成主导体层13。在进行电解镀敷时，经由下层籽晶层11及上层籽晶层12进行供电。此时，下层籽晶层11由铬(Cr)等电阻值比较高的材料构成，虽然其膜厚也非常薄，但是因为上层籽晶层12由电阻值低的铜(Cu)构成，其膜厚也比下层籽晶层11充分厚，所以能够降低供电时的电阻。
接着，如图5所示，剥离光致抗蚀剂R1，另外，如图6所示，除去没有被主导体层13覆盖的部分的下层籽晶层11及上层籽晶层12。由此，多个导体图案P1a、P1b电分离。下层籽晶层11及上层籽晶层12的除去能够通过湿蚀刻或干蚀刻进行。
接着，如图7所示，在整个面通过CVD法及溅射法形成由Si3N4等构成的容量绝缘膜D。进而，如图8所示，在容量绝缘膜D的表面依次层叠下层籽晶层14、上层籽晶层15及主导体层16，通过将这些图案化，经由容量绝缘膜D在导体图案P1b上形成导体图案P1c。进而，如图9所示，通过将容量绝缘膜D图案化，使导体图案P1a的上表面露出。而且，如图10所示，在整个面形成层间绝缘膜61后，通过将其图案化，形成使导体图案P1a、P1c的上表面露出的开口部61a、61b。层间绝缘膜61的形成通过在将紫外线固化型树脂涂布于整个面后，使用光刻法进行曝光及显影，进而进行固化而进行。
接着，如图11所示，在包含开口部61a、61b的内部的整个面通过溅射法等依次形成由铬(Cr)等构成的下层籽晶层21及由铜(Cu)等构成的上层籽晶层22。由此，开口部61a、61b的内壁面及底面(主导体层13的上表面)与下层籽晶层21相接。
接着，如图12所示，在上层籽晶层22的整个面形成光致抗蚀剂R2后，通过使用光刻法进行曝光及显影，将光致抗蚀剂R2图案化。光致抗蚀剂R2的平面的图案形状如图17所示，设为覆盖开口部61a、61b的内壁面，使开口部61a、61b的底面的中央部61c露出的形状。即，光致抗蚀剂R2的开口部R2a、R2b比层间绝缘膜61的开口部61a、61b的直径稍小。
在该状态下，将光致抗蚀剂R2作为掩膜并对上层籽晶层22及下层籽晶层21依次进行蚀刻。由此，如图13所示，除去没有被光致抗蚀剂R2覆盖的部分的上层籽晶层22及下层籽晶层21，使配线层L1的主导体层13露出。上层籽晶层22及下层籽晶层21的除去方法没有特别限定，能够使用干式蚀刻、湿式蚀刻等。另外，在将光致抗蚀剂R2作为掩膜并将上层籽晶层22图案化后，除去光致抗蚀剂R2，也可以将图案化的上层籽晶层22作为掩膜并将下层籽晶层21图案化。
然后，当除去光致抗蚀剂R2时，如作为俯视图的图18所示，开口部61a、61b的内壁面及底部的外周缘部由下层籽晶层21及上层籽晶层22覆盖，另一方面，由外周缘部包围的中央部61c没有被下层籽晶层21及上层籽晶层22覆盖，主导体层13成为露出的状态。
接着，如图14所示，在整个面形成光致抗蚀剂R3后，通过使用光刻法进行曝光及显影，将光致抗蚀剂R3图案化。通过在该状态下进行电解镀敷，如图15所示，在没有被光致抗蚀剂R3覆盖的部分形成主导体层23。在进行电解镀敷时，经由下层籽晶层21及上层籽晶层22进行供电。如上所述，在开口部61a、61b的底部的外周缘部残存有下层籽晶层21及上层籽晶层22，因为在该部分下层籽晶层21及上层籽晶层22和主导体层13接触，所以当经由下层籽晶层21及上层籽晶层22进行供电时，也向主导体层13供电。由此，在没有被下层籽晶层21及上层籽晶层22覆盖的开口部61a、61b的底部的中央部也能够使镀敷膜生长。
在主导体层13的表面直接形成镀敷的主导体层23随着镀敷生长与主导体层13一体化，两者的边界消失。即，构成主导体层13的铜(Cu)的结晶连续生长，如图19所示，在主导体层13和主导体层23相接的部分，构成主导体层13、23的铜(Cu)的结晶71横切规定开口部61a的底部的界面72而存在。
接着，如图16所示，剥离光致抗蚀剂R3，另外，通过湿式蚀刻或干式蚀刻除去没有被主导体层23覆盖的部分的下层籽晶层21及上层籽晶层22。由此，多个导体图案P2a、P2b电分离。
然后，通过反复图10～图16所示的工序，能够得到图1所示的多层配线结构体1。
这样，在本实施方式的多层配线结构体1的制造方法中，因为部分地除去形成于开口部的底部的上层籽晶层及下层籽晶层，能够在开口部的底部的中央部使下层的配线层的主导体层(例如主导体层13)和上层的配线层的主导体层(例如主导体层23)直接接触。
但是，因为在开口部的底部的外周缘部残存有下层籽晶层及上层籽晶层，所以在电解镀敷工序中，能够经由该部分向下层的配线层的主导体层进行供电。另外，因为开口部的底部的外周缘部由下层籽晶层覆盖，如图19的符号E所示，所以与主导体层13相接的层间绝缘膜61的边缘部分由下层籽晶层21覆盖。由此，能够防止层间绝缘膜61的边缘部分的剥离。
＜第二实施方式＞
图20是用于说明本发明的第二实施方式的多层配线结构体2的结构的大致截面图。
本实施方式的多层配线结构体2在下层籽晶层21、31、41、51及上层籽晶层22、32、42、52的除去范围扩大为开口部的底部整体的点上，与第一实施方式的多层配线结构体1不同。因为其它结构与第一实施方式的多层配线结构体1相同，所以对相同的要素标注相同的符号，并省略重复的说明。
在本实施方式中，因为下层的配线层的主导体层(例如主导体层13)和上层的配线层的主导体层(例如主导体层23)直接接触的面积更扩大，所以能够进一步降低通孔阻力。
＜第三实施方式＞
图21是用于说明本发明的第三实施方式的多层配线结构体3的结构的大致截面图。
本实施方式的多层配线结构体3中，下层籽晶层21、31、41、51及上层籽晶层22、32、42、52的除去范围扩大至位于开口部的内壁面及开口部的周围的层间绝缘膜的上表面，在这一点上与第二实施方式的多层配线结构体2不同。因为其它结构与第二实施方式的多层配线结构体2相同，所以对相同的要素标注相同的符号，并省略重复的说明。
在本实施方式中，因为全部除去在开口部内成膜的下层籽晶层21、31、41、51及上层籽晶层22、32、42、52，所以用于将这些图案化的光致抗蚀剂(例如光致抗蚀剂R2)的图案化变容易。
以上，对本发明优选的实施方式进行了说明，但本发明不限定于上述实施方式，在不脱离本发明的主旨的范围内可进行各种变更，显然这些也包含在本发明的范围内。
例如，在上述各实施方式中，籽晶层由下层籽晶层和上层籽晶层的层叠膜构成，但也可以为仅由下层籽晶层构成的单层结构。另外，各配线层中的主导体层的厚度在全部的配线层中也可以相同，在至少一部分的配线层中也可以不同。即，主导体层的厚度只要根据设计图案成为期望的值即可。

Claims (9)

1.一种多层配线结构体，其特征在于，
所述多层配线结构体通过层叠包含第一及第二配线层的多个配线层而成，具备：
第一导体图案，其设置于所述第一配线层，包含第一主导体层；
层间绝缘膜，其覆盖所述第一配线层，具有使所述第一导体图案的一部分露出的开口部；
第二导体图案，其设置于所述第二配线层，经由所述开口部与所述第一导体图案连接，
所述第二导体图案包含与所述层间绝缘膜相接的籽晶层和设置于所述籽晶层上且由与所述第一主导体层相同的金属材料构成的第二主导体层，
所述籽晶层在所述开口部的底部的至少一部分被除去，由此，在所述开口部的底部的至少一部分，所述第一主导体层和所述第二主导体层不经由所述籽晶层而相接。
2.根据权利要求1所述的多层配线结构体，其特征在于，
所述开口部的内壁面及底部的外周缘部由所述籽晶层覆盖，在由所述外周缘部包围的中央部，所述第一主导体层和所述第二主导体层不经由所述籽晶层而相接。
3.根据权利要求1所述的多层配线结构体，其特征在于，
所述第一及第二主导体层由铜构成。
4.根据权利要求3所述的多层配线结构体，其特征在于，
所述籽晶层由铬、镍、钛、钨、钽或包含这些的任一种的合金或层叠体构成。
5.根据权利要求3或4所述的多层配线结构体，其特征在于，
在所述第一主导体层和所述第二主导体层相接的部分，构成所述第一及第二主导体层的铜的结晶横切规定所述开口部的底部的界面而存在。
6.一种多层配线结构体的制造方法，其特征在于，
所述多层配线结构体层叠包含第一及第二配线层的多个配线层而成，
该制造方法具备：
第一工序，在所述第一配线层形成包含第一主导体层的第一导体图案；
第二工序，形成覆盖所述第一配线层的层间绝缘膜；
第三工序，在所述层间绝缘膜形成使所述第一主导体层的一部分露出的开口部；
第四工序，在所述层间绝缘膜上及所述开口部内形成籽晶层；
第五工序，通过除去形成于所述开口部的底部的籽晶层的至少一部分，使所述第一主导体层露出；以及
第六工序，在所述籽晶层上及所述第一主导体层的露出的部分上形成由与所述第一主导体层相同的金属材料构成的第二主导体层。
7.根据权利要求6所述的多层配线结构体的制造方法，其特征在于，
在所述第五工序中，部分地除去形成于所述开口部的底部的籽晶层以使所述第一主导体层和所述籽晶层的接触部分残留。
8.根据权利要求7所述的多层配线结构体的制造方法，其特征在于，
在所述第六工序中，通过经由所述籽晶层的供电的电解镀敷形成所述第二主导体层。
9.根据权利要求8所述的多层配线结构体的制造方法，其特征在于，
所述籽晶层包含下层籽晶层和上层籽晶层，所述下层籽晶层由铬、镍、钛、钨、钽或包含这些的任一种的合金或层叠体构成，所述上层籽晶层由铜构成。
CN201910271674.8A 2018-04-06 2019-04-04 多层配线结构体及其制造方法 Active CN110349927B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018073953A JP6747467B2 (ja) 2018-04-06 2018-04-06 多層配線構造体及びその製造方法
JP2018-073953 2018-04-06

Publications (2)

Publication Number Publication Date
CN110349927A CN110349927A (zh) 2019-10-18
CN110349927B true CN110349927B (zh) 2022-11-11

Family

ID=67988524

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910271674.8A Active CN110349927B (zh) 2018-04-06 2019-04-04 多层配线结构体及其制造方法

Country Status (3)

Country Link
US (1) US10426032B1 (zh)
JP (1) JP6747467B2 (zh)
CN (1) CN110349927B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102021100457B4 (de) 2021-01-08 2023-10-12 Taiwan Semiconductor Manufacturing Co. Ltd. Rückseiten- oder vorderseiten-substratdurchkontaktierungslandung (tsv-landung) auf metall
JP2023034656A (ja) * 2021-08-31 2023-03-13 Tdk株式会社 Ｌｃ複合電子部品
JP2023069390A (ja) * 2021-11-05 2023-05-18 イビデン株式会社 配線基板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001127155A (ja) * 1999-10-29 2001-05-11 Hitachi Ltd ビルドアップ基板、及びその製法
JP2005142330A (ja) * 2003-11-06 2005-06-02 Seiko Epson Corp 半導体装置の製造方法及び半導体装置
JP2005166757A (ja) * 2003-11-28 2005-06-23 Advanced Lcd Technologies Development Center Co Ltd 配線構造体、配線構造体の形成方法、薄膜トランジスタ、薄膜トランジスタの形成方法、及び表示装置
CN102164464A (zh) * 2010-02-16 2011-08-24 日本特殊陶业株式会社 多层布线基板的制造方法及多层布线基板
JP2012059801A (ja) * 2010-09-07 2012-03-22 Teramikros Inc 半導体装置及び半導体装置の製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8436252B2 (en) * 2009-06-30 2013-05-07 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001127155A (ja) * 1999-10-29 2001-05-11 Hitachi Ltd ビルドアップ基板、及びその製法
JP2005142330A (ja) * 2003-11-06 2005-06-02 Seiko Epson Corp 半導体装置の製造方法及び半導体装置
JP2005166757A (ja) * 2003-11-28 2005-06-23 Advanced Lcd Technologies Development Center Co Ltd 配線構造体、配線構造体の形成方法、薄膜トランジスタ、薄膜トランジスタの形成方法、及び表示装置
CN102164464A (zh) * 2010-02-16 2011-08-24 日本特殊陶业株式会社 多层布线基板的制造方法及多层布线基板
JP2012059801A (ja) * 2010-09-07 2012-03-22 Teramikros Inc 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
JP6747467B2 (ja) 2020-08-26
US20190313528A1 (en) 2019-10-10
CN110349927A (zh) 2019-10-18
JP2019186337A (ja) 2019-10-24
US10426032B1 (en) 2019-09-24

Similar Documents

Publication Publication Date Title
US6841862B2 (en) Semiconductor package board using a metal base
KR100647180B1 (ko) 반도체 장치 및 그 제조 방법, 캐패시터 구조체 및 그 제조방법
US20080041621A1 (en) Circuit board structure and method for fabricating the same
CN110349927B (zh) 多层配线结构体及其制造方法
US20110035939A1 (en) Multilayer wiring board and manufacture method thereof
KR101654820B1 (ko) 감소된 도전체 공간을 가진 마이크로전자 상호접속 소자, 및 그것을 형성하는 방법
US20040171190A1 (en) Circuit substrate device, method for producing the same, semiconductor device and method for producing the same
US20050251997A1 (en) Method for forming printed circuit board
WO2007046173A1 (ja) 薄膜キャパシタ
US20080122079A1 (en) Package substrate and manufacturing method thereof
JP2010157690A (ja) 電子部品実装用基板及び電子部品実装用基板の製造方法
JP2008085089A (ja) 樹脂配線基板および半導体装置
US11516911B2 (en) Glass circuit board and stress relief layer
US9332658B2 (en) Wiring board, semiconductor device, and method for manufacturing wiring board
JP2004311912A (ja) 回路基板モジュール及びその製造方法
WO2019111966A1 (ja) 配線基板、半導体装置、及び配線基板の製造方法
US20130025926A1 (en) Circuit substrate
US20060017133A1 (en) Electronic part-containing elements, electronic devices and production methods
JP2008159973A (ja) 電子部品モジュールおよびこれを内蔵した部品内蔵回路基板
US7135377B1 (en) Semiconductor package substrate with embedded resistors and method for fabricating same
JP4447881B2 (ja) インターポーザの製造方法
JP4687205B2 (ja) 電子部品
US20060094156A1 (en) Semiconductor package substrate with embedded resistors and method for fabricating the same
US20090102045A1 (en) Packaging substrate having capacitor embedded therein
US20050095746A1 (en) Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant