JP2005166757A - 配線構造体、配線構造体の形成方法、薄膜トランジスタ、薄膜トランジスタの形成方法、及び表示装置 - Google Patents
配線構造体、配線構造体の形成方法、薄膜トランジスタ、薄膜トランジスタの形成方法、及び表示装置Info
- Publication number
- JP2005166757A JP2005166757A JP2003400597A JP2003400597A JP2005166757A JP 2005166757 A JP2005166757 A JP 2005166757A JP 2003400597 A JP2003400597 A JP 2003400597A JP 2003400597 A JP2003400597 A JP 2003400597A JP 2005166757 A JP2005166757 A JP 2005166757A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- copper
- forming
- metal
- wiring structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【課題】配線構造体の本体部分が銅を主成分としているにもかかわらず、微細配線が可能であり、しかも、比抵抗が低く、周囲に銅が拡散し難く、且つ、基板への密着強度の高い配線構造体を提供する。
【解決手段】主成分としての銅に金属酸化物形成用金属を混入してなる金属材料により形成され、基板70の被処理面70aに設けられたシード層30と、金属材料に含まれる金属酸化物形成用金属を酸化して形成され、基板70とシード層30との間に設けられたバリア層32と、シード層30上に設けられた銅配線層33と、を具備する。
【選択図】 図2
【解決手段】主成分としての銅に金属酸化物形成用金属を混入してなる金属材料により形成され、基板70の被処理面70aに設けられたシード層30と、金属材料に含まれる金属酸化物形成用金属を酸化して形成され、基板70とシード層30との間に設けられたバリア層32と、シード層30上に設けられた銅配線層33と、を具備する。
【選択図】 図2
Description
本発明は、液晶表示装置に代表される表示装置やULSIに代表される半導体装置等に用いられる配線構造体、配線構造体の形成方法、薄膜トランジスタ、薄膜トランジスタの形成方法、及び、液晶表示装置等のような表示装置に関する。
液晶表示装置に代表される表示装置の分野においては、近年、表示面積の拡大により配線長が増加する傾向にある。また、駆動用ドライバ回路や画素内メモリ等といった付加機能の取り込みによる周辺回路部分のモノリシック化についての開発も進んできている。一方、LSI、ULSIに代表される半導体の分野においては、集積度を向上させるためのさらなる微細化への検討が進められている。また、動作スピードをさらに向上させたいという要求もある。このような背景から、表示装置の分野や半導体の分野では、比抵抗が低く、かつ、エレクトロマイグレーション耐性やストレスマイグレーション耐性が高い配線への関心が高まってきている。
ところで、銅(Cu)は、従来配線材料として一般的に用いられているアルミニウム(Al)よりも、比抵抗が低く、かつ、エレクトロマイグレーション耐性やストレスマイグレーション耐性が高いことが知られている。したがって、銅は、次世代の配線材料として期待されている。
電子デバイス上に形成される銅配線としては、銅により形成された本体と、この本体と電気デバイスとの間に挟まれて、これらの間のエレクトロマイグレーション抵抗力を改善する銅合金シード層とを備えたものが知られている。銅合金シード層は、銅と、錫(Su)、インジウム(In)、ジルコニウム(Zr)、チタン(Ti)、炭素(C)、窒素(N)、酸素(O)、塩素(Cl)、及び硫黄(S)からなる群から選択された少なくとも1つの要素とを含んでいる(例えば、特許文献1参照。)。
また、酸化シリコン中に拡散しやすい銅に対しては、マグネシウム(Mg)又はアルミニウム(Al)を含む銅合金を用いることにより、酸化シリコン中への銅の拡散を改善する検討が行われている。すなわち、Mg又はAlを含む銅合金膜を酸化シリコン層上に形成するとともに熱処理を行うと、銅合金膜と酸化シリコン層との界面に酸化マグネシウム又は酸化アルミニウムが生成される。酸化マグネシウム又は酸化アルミニウムは、銅の拡散を抑制する効果があるとされている。したがって、上述のような銅合金膜は、自己拡散阻止能を有していると考えられている(例えば、非特許文献1参照。)。
さらに、酸化シリコン(SiO2)層や窒化チタン(TiN)層上に銅配線層を形成する方法としては、Mgを含む銅合金膜を酸化シリコン層或いは窒化チタン層上に形成するとともにアニール処理を行うといった方法が知られている。これにより、MgO/Cu/MgO/SiO2や、MgO/Cu/MgO/TiNといった複合層が形成される(例えば、非特許文献2参照。)。
また、チタン(Ti)を含む銅合金を酸化シリコン上に形成するとともにアニール処理することで、銅合金と酸化シリコンとの界面に酸化チタン(TiOX)を生じさせ、この酸化チタンにより銅の拡散を抑制する試みもなされている(例えば、非特許文献3参照。)。
特開平11−340229号公報(段落0010〜段落0029、図1〜図10)
T.Suwwan de Felipe 他3名 Thin Solid Films 335 (1998) 49-53
W.H.Lee 他12名 Applied Physics Letters Volume77, Number14 (2 October 2000) p.2192〜p2194
C.J.Liu , J.S.Chen Applied Physics Letters Volume80, Number15 (15 April 2002) p.2678〜p.2680
しかしながら、特許文献1に記載の技術では、本体や銅合金シード層から電気デバイスに銅が拡散し易いという問題がある。
一方、非特許文献1乃至非特許文献3に記載の技術を配線や電極といった配線構造体に適用する場合には、以下のような問題がある。すなわち、銅合金は、銅単体と比べて比抵抗が大きい。したがって、MgやTi等を含む銅合金により配線構造体を形成することは、配線構造体の低抵抗化といった面ではメリットが少ない。しかも、銅合金におけるRIE等のドライエッチングの難しさは銅単体と同等であるため、微細配線形成が困難である。
本発明は、配線構造体の本体部分が銅を主成分としているにもかかわらず、微細配線形成が可能であり、しかも、比抵抗が低く、周囲に銅が拡散し難く、且つ、基板への密着強度の高い配線構造体、配線構造体の形成方法、薄膜トランジスタ、薄膜トランジスタの形成方法、及び、上記配線構造体或いは上記薄膜トランジスタを有する表示装置を提供することを目的とする。
本発明の1つの形態に係る配線構造体は、基板が有する被処理面上に設けられた配線構造体であって、主成分としての銅に金属酸化物形成用金属を混入してなる金属材料により形成され、前記基板の被処理面に設けられたシード層と、前記金属材料に含まれる金属酸化物形成用金属を酸化して形成され、前記基板と前記シード層との間に設けられたバリア層と、前記シード層上に設けられた配線構造体層と、を具備する。
本発明の他の形態に係る配線構造体は、基板が有する被処理面上に設けられた配線構造体であって、主成分としての銅に金属酸化物形成用金属を混入してなる金属材料により形成され、前記基板の被処理面に設けられたシード層と、このシード層上に設けられた銅を主成分とする配線構造体層と、前記金属材料に含まれる金属酸化物形成用金属を酸化して形成され、前記基板と前記シード層との間に設けられて前記配線構造体層からの銅の拡散を抑制するバリア層と、前記配線構造体層上に設けられ、この配線構造体層からの銅の拡散を抑制するキャッピング層と、を具備する。
配線構造体とは、配線、端子、及び電極等を含む。基板としては、少なくとも被処理面又はその近傍に酸素を含む基板を用いるのが好ましい。少なくとも被処理面又はその近傍に酸素を含む基板としては、例えば、基板全体が酸素を含む化合物により形成されたものを用いることができる。また、酸素を含まない基体上に、酸素を含む化合物からなる層を形成してなるものを基板として用いてもよい。この場合、酸素を含む化合物からなる層の露出面を被処理面とすれば、少なくとも被処理面又はその近傍に酸素を含むという条件を満たす。
基板としては、例えば、ガラス、石英ガラス、セラミックス、或いはシリコンウエハ等を単体で用いることができる。また、基板としては、例えば、ガラス、石英ガラス、セラミックス、シリコンウエハ、或いは樹脂等からなる基体上に、絶縁膜や半導体層を成膜してなるものを用いてもよい。さらに、基板としては、例えば、上記基体上に、絶縁層や半導体層を複数層積層させてなるものを用いてもよい。また、基板としては、上記基体上に、回路素子や回路素子の一部を形成してなるものを用いることもできる。なお、回路素子は、例えば、薄膜トランジスタ等を含む。
銅を主成分とする金属材料とは、金属材料全体に対して概ね80at%以上が銅である金属材料を指している。また、金属酸化物形成用金属の割合は、金属材料全体に対して、0.5at%乃至20at%とするのが好ましく、さらに好ましくは、2at%乃至10at%である。金属酸化物形成用金属は、マグネシウム、チタン、アルミニウム、及びクロムのうちの少なくとも1つを含むようにするのが好ましい。
銅を主成分とする配線構造体層とは、全体に対して概ね90at%以上が銅である金属材料を指している。好ましくは、配線構造体層は、銅単体により形成するとよい。
本発明の配線構造体によれば、シード層を備えており、且つ、このシード層上に配線構造体層を設けているため、配線構造体の本体部分(シード層及び配線構造体層)が銅を主成分としているにもかかわらず、微細配線の形成が可能である。しかも、前記本体部分は、銅を主成分としているため、比抵抗が低い。さらに、基板とシード層との間に、金属材料に含まれる金属酸化物形成用金属を酸化してなるバリア層が設けられているため、前記本体部分から周囲に銅が拡散し難く、且つ、前記本体部分の基板への密着強度を高めることができる。
また、本発明の他の形態に係る配線構造体のように、配線構造体層上にキャッピング層を設けることで、前記本体部分からの銅の拡散をさらに抑制することができる。
本発明の1つの形態に係る配線構造体の形成方法は、基板上に、主成分としての銅に金属酸化物形成用金属を混入してなる金属材料によって銅合金シード層を形成する工程と、前記銅合金シード層をシードとして、前記銅合金シード層上に銅を主成分とする配線構造体層を所定のパターンに形成する工程と、前記金属酸化物形成用金属を酸化して、前記基板上にバリア層を生成させる工程と、を含む。
本発明の他の形態に係る配線構造体の形成方法は、基板上に、銅の拡散を抑制可能なバリアメタル層を形成する工程と、前記バリアメタル層上に、主成分としての銅に金属酸化物形成用金属を混入してなる金属材料によって銅合金シード層を形成する工程と、前記銅合金シード層をシードとして、前記銅合金シード層上に銅を主成分とする配線構造体層を所定のパターンに形成する工程と、前記金属酸化物形成用金属を酸化して、前記バリアメタル層上にバリア層を生成させる工程と、を含む。
本発明の配線構造体の形成方法によれば、銅合金シード層をシードとして、この銅合金シード層上に配線構造体層を形成するため、微細配線の形成が可能である。しかも、銅合金シード層からバリア層を生成させた後の残りの層は、初期の銅合金シード層よりも金属酸化物形成用金属の濃度が低い。したがって、銅合金シード層からバリア層を生成させた後の残りの層は、初期の銅合金シード層よりも比抵抗も低い。銅合金シード層からバリア層を生成させた後の残りの層は、配線構造体層とともに配線構造体の本体部分をなすため、本発明の配線構造体の形成方法によれば、前記本体部分の比抵抗が低い配線構造体が得られる。さらに、基板上には、金属材料に含まれる金属酸化物形成用金属を酸化してなるバリア層が生成される。したがって、本発明により形成された配線構造体は、前記本体部分から周囲に銅が拡散し難く、且つ、前記本体部分の基板への密着強度が高い。
また、本発明の他の形態に係る配線構造体の形成方法のように、基板上にバリアメタル層を設けることで、前記本体部分からの銅の拡散をさらに抑制することができる。
本発明の薄膜トランジスタは、ソース領域、及び、このソース領域と離間して設けられたドレイン領域を有する導電型の半導体層と、前記ソース領域と電気的に接続するソース電極と、前記ドレイン領域と電気的に接続するドレイン電極と、ゲート絶縁膜と、前記ソース領域とドレイン領域との間の領域の上方に前記ゲート絶縁膜を介して設けられたゲート電極と、を具備する薄膜トランジスタであって、前記ソース領域及びドレイン領域のうちの少なくとも一方は、被処理面を有し、前記ソース領域及びドレイン領域のうちの少なくとも一方と接触するように設けられたバリアメタル層と、主成分としての銅に金属酸化物形成用金属を混入してなる金属材料により形成され、前記被処理面に設けられたシード層と、このシード層上に設けられた銅を主成分とする配線構造体層と、前記金属材料に含まれる金属酸化物形成用金属を酸化して形成され、前記バリアメタル層と前記シード層との間に設けられたバリア層と、前記配線構造体層上に設けられてこの配線構造体層からの銅の拡散を抑制するキャッピング層と、を備えている。
本発明の薄膜トランジスタによれば、シード層上に配線構造体層を設けることでソース電極及びドレイン電極を形成することが可能である。したがって、微細なソース電極や微細なドレイン電極を備えた薄膜トランジスタを得ることができる。しかも、シード層及び配線構造体層が銅を主成分としているため、ソース電極及びドレイン電極の比抵抗を低くすることが可能である。さらに、基板とシード層との間に、金属材料に含まれる金属酸化物形成用金属を酸化してなるバリア層が設けられているため、周囲に銅が拡散し難く、且つ、基板への密着強度が高いソース電極及びドレイン電極が得られる。しかも、半導体層上にバリアメタル層が設けられているとともに、配線構造体層上にキャッピング層が設けられているため、ソース電極やドレイン電極からの銅の拡散をさらに抑制することができる。また、バリアメタル層を介して、ソース領域とソース電極との電気的接触、或いは、ドレイン領域とドレイン電極との電気的接触が図れる。
本発明に係る薄膜トランジスタの形成方法は、半導体層を形成する工程と、前記半導体層上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に、主成分としての銅に金属酸化物形成用金属を混入してなる金属材料によって銅合金シード層を形成する工程と、
前記銅合金シード層上に、この銅合金シード層の一部を所定のパターンに露出させる溝を有する樹脂層を形成する工程と、前記銅合金シード層上の前記溝により露出されている領域に、周部を有し、且つ、銅を主成分とする配線構造体層を形成する工程と、前記配線構造体層上にエッチング保護層を形成する工程と、前記エッチング保護層形成後に前記樹脂層を除去する工程と、前記銅合金シード層を前記配線構造体層の周部に沿ってエッチングする工程と、前記エッチング保護層をマスクとして、前記半導体層に第1の不純物を注入する工程と、前記エッチング保護層を除去する工程と、前記エッチング保護層除去後に、前記配線構造体層をマスクとして、前記半導体層に前記第1の不純物よりも低濃度の第2の不純物を注入する工程と、前記配線構造体層上に、この配線構造体層からの銅の拡散を抑制可能なキャッピング層を形成する工程と、前記金属酸化物形成用金属を酸化して、前記ゲート絶縁膜上にバリア層を生成させる工程と、を含む。
前記銅合金シード層上に、この銅合金シード層の一部を所定のパターンに露出させる溝を有する樹脂層を形成する工程と、前記銅合金シード層上の前記溝により露出されている領域に、周部を有し、且つ、銅を主成分とする配線構造体層を形成する工程と、前記配線構造体層上にエッチング保護層を形成する工程と、前記エッチング保護層形成後に前記樹脂層を除去する工程と、前記銅合金シード層を前記配線構造体層の周部に沿ってエッチングする工程と、前記エッチング保護層をマスクとして、前記半導体層に第1の不純物を注入する工程と、前記エッチング保護層を除去する工程と、前記エッチング保護層除去後に、前記配線構造体層をマスクとして、前記半導体層に前記第1の不純物よりも低濃度の第2の不純物を注入する工程と、前記配線構造体層上に、この配線構造体層からの銅の拡散を抑制可能なキャッピング層を形成する工程と、前記金属酸化物形成用金属を酸化して、前記ゲート絶縁膜上にバリア層を生成させる工程と、を含む。
本発明の薄膜トランジスタの形成方法によれば、銅合金シード層をシードとして、この銅合金シード層上に配線構造体層を形成するため、ゲート電極を微細に形成することが可能である。しかも、銅合金シード層からバリア層を生成させた後の残りの層は、初期の銅合金シード層よりも金属酸化物形成用金属の濃度が低くなるため、これに伴い、比抵抗も低くなる。銅合金シード層からバリア層を生成させた後の残りの層は、配線構造体層とともにゲート電極の本体部分をなすこととなる。したがって、本発明によれば、比抵抗の低いゲート電極を備えた薄膜トランジスタを得ることができる。さらに、基板上に、金属材料に含まれる金属酸化物形成用金属を酸化してなるバリア層が生成されるため、前記本体部分から周囲に銅が拡散し難く、且つ、前記本体部分の基板への密着強度が高いゲート電極が得られる。しかも、エッチング保護層をマスクとして、半導体層に第1の不純物を注入することができるとともに、配線構造体層をマスクとして、半導体層に第2の不純物を注入することができる。したがって、半導体に第1及び第2の不純物を注入する際、マスクを形成する必要が無い。したがって、マスクを形成する工程を省くことができる。
以下、本発明の第1の実施形態を、図1〜図5を参照して説明する。本実施形態では、本発明の表示装置を液晶表示装置に適用した一形態、本発明の配線構造体を表示装置が備える走査線に適用した一形態、及び本発明の配線構造体の形成方法の一形態について説明する。
図1〜図3は、表示装置としての液晶表示装置1を開示している。なお、図1は、アクティブマトリックス型の液晶表示装置1の等価回路の一例を示している。液晶表示装置1は、一対の透明基体2,3、液晶層4、下地絶縁膜5、画素電極6、配線構造体としての走査線7、信号線8、対向電極9、薄膜トランジスタ(Thin Film Transistor、以下、TFTという)10、走査線駆動回路11、信号線駆動回路12、及び、液晶コントローラ13等を備えている。
一対の透明基体2,3としては、例えば、一対のガラス板を用いることができる。これら透明基体2,3は、図示しない枠状のシール材を介して接合されている。液晶層4は、一対の透明基体2,3間の前記シール材により囲まれた領域に設けられている。
一対の透明基体2,3のうちの一方、例えば後側(図2及び図3において下側)の透明基体3の内面には、下地絶縁膜5、複数の画素電極6、複数の走査線7、複数の信号線8、及び複数のTFT10等が設けられている。
下地絶縁膜5としては、例えば酸化シリコンや窒化シリコン等を用いることができる。画素電極6は、例えばITO等からなる。図2に示すように、TFT10は、下地絶縁膜5上に設けられている。TFT10は、配線構造体としてのゲート電極20、ゲート絶縁膜21、半導体層22、ソース電極23、及びドレイン電極24を備えている。各TFT10は、各画素電極6と1対1で対応するように設けられている。
複数の走査線7は、行方向および列方向にマトリックス状に設けられた画素電極6の行方向(図1において左右方向、図3において紙面手前側から紙面奥側に延びる方向)に沿うように、下地絶縁膜5上に設けられている。これら走査線7は、TFT10が備えるゲート電極20と電気的に接続している。また、これら走査線7の各一端は、走査線駆動回路11と電気的に接続している。
複数の信号線8は、行方向および列方向にマトリックス状に設けられた画素電極6の列方向(図1において上下方向)に沿うように、ゲート絶縁膜21上に設けられている。これら信号線8は、対応するTFT10が備えるソース電極23又はドレイン電極24のうちの一方と電気的に接続している。これら信号線8の各一端は、信号線駆動回路12と電気的に接続している。
TFT10としては、例えば、ボトムゲート型のアモルファスシリコンTFTを採用することができる。ゲート電極20は、下地絶縁膜5上に設けられている。ゲート絶縁膜21は、ゲート電極20、走査線7、及び下地絶縁膜5を覆うように設けられている。ゲート絶縁膜21としては、例えば酸化シリコン、窒化シリコン、もしくは酸化シリコンと窒化シリコンの積層膜等を用いることができる。半導体層22は、チャネル領域26aをなすノンドープアモルファスシリコン層(ノンドープa-Si層)22aと、コンタクト層としてのn+型アモルファスシリコン層(n+型a-Si層)22bとを有している。ノンドープa-Si層22aは、ゲート電極20の上方に位置して、ゲート絶縁膜21上に設けられている。n+型a-Si層22bは、ノンドープa-Si層22a上に設けられている。このn+型a-Si層22bは、ノンドープa-Si層22aを一部露出させる溝25を有している。このn+型a-Si層22bのうち、前記溝25で分断された一側がソース領域26b、他側がドレイン領域26cとなっている。
ソース電極23及びドレイン電極24は、n+型a-Si層22bのソース領域26b及びドレイン領域26cと各々接触するように、n+型a-Si層22b上に設けられている。ソース電極23及びドレイン電極24のうちの一方、例えば、ドレイン電極24は、対応する信号線8と電気的に接続している。
画素電極6は、ゲート絶縁膜21上に、ソース電極23及びドレイン電極24のうちの他方であるソース電極23と電気的に接続するように設けられている。画素電極6を露出させる開口27aを有するパシベーション層27は、ソース電極23、ドレイン電極24、信号線8、及びゲート絶縁膜21を覆うように設けられている。
図3に示すように、配線構造体としての走査線7は、シード層30と、バリア層32と、配線構造体層としての銅配線層33、キャッピング層35とを備えている。シード層30は、主成分としての銅に金属酸化物形成用金属を混入してなる金属材料からなり、下地絶縁膜5の上面(後述する基板70の被処理面70a)に設けられている。バリア層32は、前記金属材料に含まれる金属酸化物形成用金属を酸化してなるものであり、下地絶縁膜5とシード層30との間(後述する基板70とシード層30との界面)に設けられている。このバリア層32は、銅配線層33と下地絶縁膜5との密着性を向上させるようにも作用する。銅単体からなる銅配線層33は、シード層30上に設けられている。つまり、下地絶縁膜5上(後述する基板70上)には、バリア層32、シード層30、銅配線層33の順序でこれらが積層されている。銅配線層33上には、銅配線層33からの銅の拡散を抑制するキャッピング層35が設けられている。
走査線駆動回路11及び信号線駆動回路12は、夫々液晶コントローラ13に接続されている。液晶コントローラ13は、例えば外部から供給される画像信号及び同期信号を受け取り、画素映像信号Vpix、垂直走査制御信号YCT、及び水平走査制御信号XCTを発生する。
前側(図2及び図3において上側)の透明基体2の内面には、複数の画素電極6に対向する一枚膜状の透明な対向電極9が設けられている。対向電極9は、例えばITO等からなる。なお、前側の透明基体2,3の内面には、複数の画素電極6と対向電極9とが互いに対向する複数の画素領域に対応させてカラーフィルタを設けるとともに、前記画素領域の間の領域に対応させて遮光膜を設けてもよい。
一対の透明基体2,3の外面には、図示しない偏光板が設けられている。また、液晶表示装置1を透過型とする場合、後側の透明基体3の後方には、図示しない面光源が設けられている。なお、液晶表示装置1は、反射型或いは半透過反射型であってもよい。
以下、後側の透明基体3の内面への成膜工程について説明する。
まず、走査線7を形成する基板70を以下のようにして用意する。なお、走査線7を形成する基板70を用意する工程は、後側の透明基体3の内面への成膜工程の一部でもある。
まず、後側の透明基体3として、厚さ0.7mmのガラス板を用意する。この透明基体3上に、下地絶縁膜5としての酸化シリコン層を形成する。本実施形態では、下地絶縁膜5の層厚を400nmとしている。これは、CVD法(例えば、PE−CVD法(Plasma Enhanced Chemical Vapor Deposition))を用いて、酸化シリコンを厚さが400nmとなるように透明基体3上に堆積させることで実現できる。下地絶縁膜5上にゲート電極20を形成する。これは、ゲート電極20となる金属層を成膜するとともに、この金属層を所定のパターンにエッチングすることにより形成することができる。
走査線7及びゲート電極20は、互いに電気的に接続するように、下地絶縁膜5上に形成される。このように、透明基体3上に下地絶縁膜5を成膜したものが、走査線7及びゲート電極20を形成する基板70となる。すなわち、走査線7及びゲート電極20を形成する基板70は、透明基体3及び下地絶縁膜5を備えており、下地絶縁膜5の上面が基板70の被処理面70aとなる。本実施形態では、下地絶縁膜5が酸化シリコンにより形成されている。したがって、上記基板70は、被処理面70a及びその近傍(下地絶縁膜5中)に酸素を含んでいる。
次に、基板70上に走査線7を形成する。
まず、主成分としての銅に金属酸化物形成用金属を混入してなる金属材料を用意する。本実施形態では、前記金属材料として、銅に金属酸化物形成用金属としてのチタンを2at%含ませた銅合金金属材料を用いている。
まず、主成分としての銅に金属酸化物形成用金属を混入してなる金属材料を用意する。本実施形態では、前記金属材料として、銅に金属酸化物形成用金属としてのチタンを2at%含ませた銅合金金属材料を用いている。
図4(A)に示すように、基板70の被処理面70a上、すなわち、下地絶縁膜5上に、前記金属材料からなる銅合金シード層31を形成する。この銅合金シード層31は、前記金属材料をスパッタリング法により成膜することで形成することができる。本実施形態では、銅合金シード層31の層厚を30nmとしている。勿論、銅合金シード層31の形成は、スパッタリング法に限定されるものではなく、蒸着法等を用いてもよい。
次に、図4(B)に示すように、銅合金シード層31上に、PEPを利用して、樹脂層としての感光性樹脂マスク(以下、フォトレジストマスクと言う)34を形成する。このフォトレジストマスク34は、銅合金シード層31の一部を所定のパターンに露出させる溝34aを有している。この溝34aのパターンは、走査線7の配線パターンとする。
銅合金シード層31の上部31bのうちのフォトレジストマスク34の溝34aにより露出される領域に形成される酸化膜(自然酸化膜等)を除去する。
この後、図4(C)に示すように、銅合金シード層31の上部31bのうちのフォトレジストマスク34の溝34aにより露出される領域に、銅合金シード層31を核として、銅単体により銅配線層33を形成する。本実施形態では、銅配線層33の層厚を400nmとしている。なお、銅単体とは、実質的に純粋な銅であって、微量の不純物の混入は許容する。このようにすることにより、走査線7の本体部分となる銅配線層33を銅合金シード層31上に選択的に形成することができる。
前記銅配線層33は、例えばフォトレジストマスク34の溝34aを埋めるように、銅合金シード層31上に銅を無電解めっきすることで形成することができる。無電解めっき法では、銅は銅合金シード層31の上に選択的に堆積するため、触媒処理が不要であるといったメリットがある。また、無電解めっき法では、銅配線層33の膜厚が薄くても、液晶表示装置1のような大面積基板に適用した際に問題となる膜厚分布の不均一性を抑制することができ、しかも、走査線7の基板70への密着性を良好にすることができる。なお、無電解めっき法に代わり、電解めっき法を用いて銅配線層33を形成してもよい。
図4(D)に示すように、剥離液等を用いてフォトレジストマスク34を除去する。このフォトレジストマスク34の除去に際しては、ドライプロセスであるアッシング処理を併用してもよい。なお、このアッシング処理を行う場合、銅配線層33の露出部分や銅合金シード層31の露出部分が酸化される可能性がある。このような場合は、アッシング処理後に、前記露出部分に形成される酸化膜を除去する工程を追加するのが望ましい。
図5(E)に示すように、銅合金シード層31の銅配線層33と接合される領域以外の領域を銅配線層33の周部33aに沿ってエッチング除去する。エッチング方法としては、ウエットエッチングを用いる。ウエットエッチング溶液としては、例えば、塩化第二銅−塩酸系、塩化第二鉄系、硫酸−過酸化水素水系、ペルカオソ−硫酸−水素カリウム系等の溶液を用いることができる。
ところで、レジストマスクを用いて銅層をウエットエッチングすることにより銅からなる配線を形成する場合には、等方的なエッチングとなるためにサイドエッチが発生し微細配線形成が難しい。これに対し、本実施形態では、銅合金シード層31の銅配線層33と接合される領域以外の領域をエッチング除去する。上述のように、シード層30は、銅配線層33と比べて十分に薄く、しかも、銅配線層33の周部33aに沿ってエッチングするため、エッチングが容易である。したがって、本実施形態では、微細配線形成が可能である。
なお、銅合金シード層31をエッチングする際、銅配線層33の周部33a及び上部33bもこれと同時に一部エッチングされる。そのため、銅配線層33は、図4(D)の工程時に、銅合金シード層31のエッチング時に同時にエッチングされてしまう分を考慮して一回り大きく、かつ、厚く形成しておくのが好ましい。更には、銅合金シード層31と銅配線層33のエッチング速度の差を小さくするためにエッチング前にアニール処理を施しておくことが好ましい。
さらに、図5(F)に示すように、銅配線層33上及び銅合金シード層31上に、銅配線層33及び銅合金シード層31からの銅の拡散を抑制するキャッピング層35を形成する。本実施形態では、銅配線層33及び銅合金シード層31の露出面(銅配線層33の上部33b及び周部33a、並びに、銅合金シード層31の周部31a)を覆うように、例えばCo−W−B、Co−B、Ni−B等からなるキャッピング層35を形成している。本実施形態では、キャッピング層35の層厚を50nmとしている。このキャッピング層35は、例えば、無電解めっき法を用いて形成することができる。この時、キャッピング層35は、銅配線層33及びシード層30の露出している表面上のみに選択的に形成され、ゲート絶縁膜21上には形成されない。
なお、キャッピング層35は、ジメチルアミンボランを還元剤に用いることでPd触媒処理なしにめっきが可能なCo−W−B、Co−B、Co−P、Ni−B、Ni−P、Ni−W−P等のような金属材料を無電解めっき法で形成することが望ましいが、これに限定されるものではない。キャッピング層35は、銅配線層33上にめっき法により形成するためのめっきに適した金属材料を選べばよく、またPd等の触媒処理を行ってもよい。
次に、例えば350℃程度の熱処理(アニール処理)を行う。これにより、銅合金シード層31に含まれているチタンが拡散し、例えば、下地絶縁膜5に含まれる酸素や空気中の酸素ガス等により酸化され、図5(G)に示すように、下地絶縁膜5との界面に酸化チタン(TiOx)からなるバリア層32が形成される。また、これにより、銅合金シード層31は、実質的に銅からなり、銅配線層33とともに走査線7の本体部分となるシード層30と、このシード層30と下地絶縁膜5との界面に形成されて、シード層30や銅配線層33からの下地絶縁膜5への銅の拡散を抑制するバリア層32との2層に分かれる。以上により、走査線7が形成される。
続けて、ゲート電極20及び走査線7を覆うように、ゲート絶縁膜21を形成する。ゲート絶縁膜21上に、半導体層22を形成する。詳しくは、ゲート絶縁膜21上にノンドープa-Si層22aを成膜するとともに、このノンドープa-Si層22a上にn+型a-Si層22bを成膜する。ノンドープa-Si層22a及びn+型a-Si層22bをパターニングした後、n+型a-Si層22b上にソース電極23及びドレイン電極24を形成する。これは、ソース電極23及びドレイン電極24となるアルミニウム層を成膜するとともに、このアルミニウム層を所定のパターンにエッチングすることにより実現できる。その後、ソース電極23及びドレイン電極24をマスクし、これら電極23,24間のn+型a-Si層22bをエッチングする。以上により、TFT10が形成される。
ソース電極23及びドレイン電極24のうちの一方、例えば、ドレイン電極24と電気的に接続されるように、ゲート絶縁膜21上に信号線8を形成する。各TFT10のソース電極23と電気的に接続されるように画素電極6を形成する。TFT10、ゲート絶縁膜21、及び画素電極6を覆うようにパシベーション層27を成膜する。続けて、このパシベーション層27に画素電極6を露出させる開口27aを形成する。以上により、後側の透明基体3への成膜工程が完了する。
上記のように、本実施形態の走査線7は、基板70の被処理面70a上(下地絶縁膜5上)に設けられた配線構造体である。そして、本実施形態の走査線は、主成分としての銅に金属酸化物形成用金属を混入してなる金属材料により形成され、基板70の被処理面70aに設けられたシード層30と、このシード層30上に設けられた銅配線層33と、前記金属材料に含まれる金属酸化物形成用金属を酸化して形成され、基板70とシード層30との間に設けられて銅配線層33からの銅の拡散を抑制するバリア層32とを備えている。
また、本実施形態の走査線7の形成方法は、基板70上に、主成分としての銅に金属酸化物形成用金属を混入してなる金属材料によって銅合金シード層31を形成する工程と、銅合金シード層31をシードとして、銅合金シード層31上に銅配線層33を所定のパターンに形成する工程と、金属酸化物形成用金属を酸化して、基板70との界面にバリア層32を生成させる工程とを備えている。
したがって、本実施形態によれば、走査線7の本体部分となる銅配線層33及びシード層30が銅を主成分としているにもかかわらず、微細配線が可能であり、しかも、比抵抗が低く、周囲に銅が拡散し難く、且つ、基板への密着強度の高い走査線7、並びに、走査線7の形成方法が得られる。
すなわち、本実施形態では、銅合金シード層31上に銅配線層33を選択的に形成するとともに、銅合金シード層31の銅配線層33と接合される領域以外の領域をエッチング除去することで、走査線7を所望の形状に形成している。銅合金シード層31は、銅配線層33と比べて十分に薄く、しかも、銅配線層33の周部33aに沿ってエッチングすればよいため、エッチングが容易である。したがって、本実施形態では、銅配線層33程度の厚さを有する銅層をウエットエッチングすることでは形成が困難な1μm以下の微細配線を実現できる。
さらに、CMP工程を含むダマシン法を表示装置の配線構造体に適用する場合、プロセスのスループットが良好ではない。また、銅配線層33程度の厚さを有する銅層をウエットエッチングする方法を表示装置の配線構造体に適用する場合も同様に、銅層を基板全面に成膜した後に不要部分を除去する工程を含むため、微細配線形成が難しい。また、配線として利用される上記銅合金層や上記銅層の形成が必要な面積は基板全体の面積と比較して非常に小さいため、形成された銅合金層や銅層の大部分は除去・廃棄されることなる。この結果、原料としての銅の利用効率は非常に悪くなり、高コストになる影響で製品価格も高くなる。
これに対し、本実施形態では、銅合金シード層31上に所定のパターンの銅配線層33を選択的に形成することができるため、CMP工程が不要である。したがって、従来の技術や、銅配線層33程度の厚さを有する銅層をウエットエッチングする方法と比べて、銅の利用効率が高く、スループットが良好である。しかも、製造コストを抑制できるので、製品価格も安くすることができる。
また、従来、直径12インチ程度の大口径ウエハサイズに対応するCMP装置は開発されているが、上記ウエハよりも大面積でかつ平坦性等の精度が良好ではないガラス板を用いる表示装置の製造に対応するCMP装置は実用化されていない。したがって、従来の技術では、大面積のガラス基板にCMP装置による全面研磨を適用して銅配線を形成することは困難である。
これに対し、本実施形態では、CMP工程が不要であるので、基板の面積によらず、走査線7といった配線構造体を上記基板上に形成することができる。つまり、本実施形態は、大面積のガラス基板を用いる表示装置にも適用可能である。
また、本実施形態では、銅単体と比べて比抵抗が大きい銅合金シード層31と実質的に銅単体からなる銅配線層33とを別々に形成している。そのため、銅配線層33の銅合金シード層31に対する層厚比率を高くすることにより、走査線7の比抵抗を実質的に銅単体と同程度の比抵抗にまで低くすることができる。したがって、比抵抗が低い走査線7が得られる。しかも、バリア層32を析出させたのちの銅合金シード層31は、実質的に銅からなるシード層30となる。したがって、このシード層30は配線の一部(上記本体部分)として機能するため、銅合金シード層31を用いたことによる走査線7の比抵抗の上昇への寄与は小さくてすむ。
さらに、銅合金シード層31は、銅を含む合金からなる層であるため、銅配線層33を無電解めっきで形成する際に触媒処理が不要である。しかも、熱処理を施すことによって、基板70との界面に銅の拡散を抑制するバリア性を有する金属酸化物層であるバリア層32を生じさせることができる。したがって、このバリア層32により、シード層30及び銅配線層33からの基板70への銅の拡散を抑制することができる。
また、一般に、銅からなる層は、絶縁体層や半導体層への密着力が低いことが知られている。そのため、銅層を絶縁体層上や半導体層上に設ける場合、通常では、ニッケル、クロム、チタン、タンタル、モリブデン等といった絶縁体や半導体との密着性が比較的良好な金属により密着層を形成し、この密着層を介して、銅層を絶縁体層上や半導体層上に定着させている。
これに対し、本実施形態では、走査線7の本体部分(シード層30及び銅配線層33)と基板70との間に、金属、絶縁体、半導体との密着性が比較的良好な金属酸化物層、すなわち、バリア層32が介在している。そのため、上述のような密着層を省略しても、走査線7の本体部分(シード層30及び銅配線層33)を基板70上に良好に定着させることができる。このように、本実施形態によれば、基板70への密着強度の高い走査線7が得られる。
しかも、金属酸化物形成用金属としてチタンを用いているため、基板70とシード層30との界面にバリア層32となるTiOX層を生じさせることができる。TiOX層は、銅の拡散抑止を有しており、しかも、下地絶縁膜5との密着力及び銅(走査線7の本体部分)との密着力が良好である。
また、本実施形態の走査線7の形成方法では、銅配線層33からの銅の拡散を抑制するキャッピング層35を銅配線層33上に形成する工程をさらに備えている。そのため、銅配線層33からゲート絶縁膜21及びa−Si層22a側への銅の拡散を抑制することができる。また、これにより、銅配線層33は、銅拡散防止層として機能するバリア層32とキャッピング層35とで取り囲まれることとなるため、さらに信頼性の高い走査線7が得られる。
さらに、本実施形態の走査線7の形成方法では、基板70として、その表面のうちの少なくとも銅合金シード層31を形成する領域と対応する領域又はその近傍に酸素を含んでいるものを用意する工程をさらに備えている。そのため、基板70に含まれる酸素を用いて銅合金シード層31に含まれる金属酸化物形成用金属を酸化することができる。したがって、外部から酸素を供給しなくても、基板70上に良好にバリア層32を生成させることができる。
さらに、本実施形態の走査線7の形成方法では、バリア層32を生成させる工程は、アニール処理を行う工程を含むため、基板70上にバリア層32を良好に生成させることができる。
また、本実施形態の走査線7の形成方法では、銅合金シード層31上に銅配線層33を所定のパターンに形成する工程の後に、銅合金シード層31の銅配線層33と接合される領域以外の領域をエッチングする工程を含んでいる。上述のように、シード層30は、銅配線層33と比べて十分に薄く、しかも、銅配線層33の周部33aに沿ってエッチングすればよい。そのため、シード層30のエッチングは、銅配線層33のエッチングよりも容易である。このように、銅合金シード層31上に銅配線層33を所定のパターンに形成した後に、銅合金シード層31の銅配線層33と接合される領域以外の領域をエッチングすることで、走査線7を選択的且つ容易に形成することができる。
加えて、本実施形態の走査線7の形成方法では、銅合金シード層31上に、この銅合金シード層の一部を所定のパターンに露出させる溝34aを有する樹脂層としてのフォトレジストマスク34を形成する工程と、銅合金シード層31上の前記溝34aにより露出されている領域に、周部33aを有する銅配線層33を形成する工程とをさらに備えている。これにより、銅配線層33を銅合金シード層31上に所望のパターンで形成することができる。
また、フォトレジストマスク34を用いて銅合金シード層31上に銅配線層33を所定のパターンに形成する方法(本実施形態では、めっき法により銅配線層33を銅合金シード層31上に選択的に形成する方法と、ウエットエッチングによる銅合金シード層31のエッチングとを組み合わせて配線構造体を形成する方法としている)では、走査線7のパターンは、前記フォトレジストマスク34により定められる。したがって、本実施形態では、フォトレジストマスク34によりマスキングされていない領域により、走査線7のパターンを描画することができる。この方法を用いることにより、走査線7を比較的簡単な工程で選択的に形成することができる。
しかも、本実施形態の走査線7の形成方法では、いわゆるダマシン法で必要とされるCMP工程、基板とシード層との間に必要とされる銅拡散防止層の形成工程や、金属層を埋め込むための溝を形成するエッチング工程等が不要である。また、ダマシン法におけるCMP工程では、研磨剤(スラリー)を用いているため、研磨剤や被研磨物(金属イオンを含む)を洗浄する必要があるが、CMP工程が不要である本実施形態では、この洗浄工程も不要である。しかも、CPMの研磨時における異物混入もない。さらに、本実施形態の走査線7の形成方法では、ダマシン法に比べて工程数を低減することができるので、製造コストを削減できる。
なお、本実施形態は、配線構造体として走査線7を例にとって説明したが、本発明の配線構造体及び配線構造体の形成方法は、走査線7に限定されるものではなく、信号線やその他の種々の配線、電極、端子等に広く適用することができる。
上記の第1の実施形態では、キャッピング層35を有する配線構造体を用いたが、ゲート絶縁層に例えば窒化シリコン等の銅に対する拡散抑止性能を有する層で構成する、もしくは積層内の一つとすることでキャッピング層35を有しない配線構造体を適用することも可能である。
以下、本発明の第2の実施形態を、図6〜8を参照して説明する。
本実施形態では、本実施形態では、本発明の表示装置を液晶表示装置に適用した一形態、本発明の配線構造体を表示装置が備えるTFTのゲート電極に適用した一形態、本発明の配線構造体の形成方法の一形態、及び、本発明のTFTの形成方法の一形態について説明する。
TFT10は、トップゲート型のポリシリコンTFT(LDD構造を有するn型のTFT)であり、ゲート電極60、ゲート絶縁膜61、半導体層62、ソース電極63、及びドレイン電極64を備えている。図6に示すように、半導体層62は、下地絶縁膜5上に設けられている。半導体層62は、ポリシリコンからなるチャネル領域66aと、ポリシリコンに不純物をドーピングしてなり、このチャネル領域66aよりも低抵抗なソース領域66b及びドレイン領域66cを有している。ゲート絶縁膜61は、半導体層62及び下地絶縁膜5を覆うように設けられている。ゲート絶縁膜61としては、例えば酸化シリコン(SiO2)等を用いることができる。ゲート電極60は、ゲート絶縁膜61上に設けられている。走査線7はゲート電極60と一体に形成されている。
層間絶縁層67は、ゲート電極60、走査線7、及びゲート絶縁膜61を覆うように設けられている。層間絶縁層67は、例えば酸化シリコン(SiO2)、窒化シリコン(SiNx)等を用いることができる。ゲート絶縁膜61及び層間絶縁層67は、半導体層62のソース領域66b及びドレイン領域66cの一部を露出させるコンタクトホール61a,67aを有している。
ソース電極63は、コンタクトホール61a,67aを介してソース領域66bと電気的に接続するように、層間絶縁層67上に設けられている。ドレイン電極64は、コンタクトホール61a,67aを介してドレイン領域66cと電気的に接続するように、層間絶縁層67上に設けられている。ソース電極63及びドレイン電極64のうちの一方、例えば、ドレイン電極64は、対応する信号線8と電気的に接続している。すなわち、図6では図示していないが、信号線8は、対応するドレイン電極64と電気的に接続するように、層間絶縁層67上に設けられている。
パシベーション層68は、ソース電極63、ドレイン電極64、信号線8、及び層間絶縁層67を覆うように設けられている。パシベーション層68上には平坦化層69が設けられている。パシベーション層68及び平坦化層69には、画素電極6をソース電極63及びドレイン電極64のうちの他方であるソース電極63と電気的に接続させるためのコンタクトホール68a,69aを夫々有している。画素電極6は、コンタクトホール68a,69aを介してソース電極63と接触するように平坦化層69上に設けられている。
配線構造体としてのゲート電極60は、シード層30と、バリア層32と、配線構造体層としての銅配線層33と、キャッピング層35とを備えている。シード層30は、主成分としての銅に金属酸化物形成用金属を混入してなる金属材料からなり、ゲート絶縁膜61の上面に設けられている。バリア層32は、前記金属材料に含まれる金属酸化物形成用金属を酸化してなるものであり、ゲート絶縁膜61とシード層30との間に設けられている。銅単体からなる銅配線層33は、シード層30上に設けられている。つまり、ゲート絶縁膜61上には、バリア層32、シード層30、銅配線層33の順序でこれらが積層されている。なお、他の構成は、図示しない部分を含めて上述した第1の実施形態と同じであるから、重複する説明は図に同符号を付して省略する。
以下、後側の透明基体3の内面への成膜工程について説明する。
第1の実施形態と同様にして、透明基体3上に下地絶縁膜5を形成する。下地絶縁膜5上に、例えばPE−CVD法等により、活性層となるa−Si層(図示せず)を形成する。その後、温度500℃の雰囲気中でa-Si層にアニール処理を施し、a−Si層中の水素を脱離させる。さらに、ELA(Excimer Laser Anneal)法によって結晶化させることにより、半導体層62としてのポリシリコン層が形成される。半導体層62上にPEPによりレジストマスクを形成した後、CDE(Chemical Dry Etching)法を用いて、半導体層62を所定の島状に加工する。その後、PE−CVD法により、半導体層62を覆うように、半導体層62上及び下地絶縁膜5上に酸化シリコンからなるゲート絶縁膜61を形成する(図7(A)参照)。
このように、透明基体3上に、下地絶縁膜5、半導体層62、及びゲート絶縁膜61を形成したものが、ゲート電極60を形成する基板90となる。すなわち、ゲート電極60を形成する基板90は、透明基体3、下地絶縁膜5、半導体層62、及びゲート絶縁膜61を備えている。ゲート電極60は、半導体層62の上方に配設されるようにゲート絶縁膜61上に形成される。つまり、ゲート絶縁膜61の上面が、基板90の被処理面90aとなる。本実施形態では、ゲート絶縁膜61が酸化シリコンにより形成されている。したがって、基板90は、被処理面90a及びその近傍(ゲート絶縁膜61中)に酸素を含んでいる。
次に、基板90上にゲート電極60及び走査線7を形成する。図7及び図8では、ゲート電極60及び走査線7を形成するための工程を模式的に示している。まず、主成分としての銅に金属酸化物形成用金属を混入してなる金属材料を用意する。本実施形態では、前記金属材料として、銅に金属酸化物形成用金属としてのマグネシウムを2at%含ませた銅合金金属材料を用いている。
図7(A)に示すように、基板90の被処理面90a上、すなわち、ゲート絶縁膜61上に、前記金属材料からなる銅合金シード層31を形成する。銅合金シード層31を形成する工程は、第1の実施形態の図4(A)に示す工程と同様である。
銅合金シード層31上に、PEPを利用して、樹脂層としての感光性樹脂マスク(以下、フォトレジストマスクと言う)34を形成する。このフォトレジストマスク34は、銅合金シード層31の一部を所定のパターン(配線パターン)に露出させる溝34aを有している。フォトレジストマスク34を形成する工程は、第1の実施形態の図4(B)に示す工程と同様である。
図7(B)に示すように、銅合金シード層31の上部31bのうちのフォトレジストマスク34の溝34aにより露出される領域に形成される酸化膜を除去した後、この領域に銅配線層33を形成する。この工程は、第1の実施形態の図4(C)に示す工程と同様である。
図7(C)に示すように、銅配線層33上(銅配線層33の上部33b)に、この銅配線層33をエッチングから保護するためのエッチング保護層37を形成する。エッチング保護層37は、フォトレジストマスク34の溝34aを埋めるように、例えばニッケル(Ni)を主成分とする金属を無電解めっきすることで形成することができる。なお、エッチング保護層37は、銅配線層33の上部33bをエッチング処理から保護できるものであればよく、ニッケルに限定されない。
図7(D)に示すように、剥離液等を用いてフォトレジストマスク34を除去する。この工程は、第1の実施形態の図4(D)に示す工程と同様である。
図8(E)に示すように、銅合金シード層31の銅配線層33と接合される領域以外の領域を銅配線層33の周部33aに沿ってエッチング除去する。この時、銅合金シード層31の銅配線層33と接合される領域以外の領域とともに、銅配線層33の周部33aの一部はサイドエッチされるが、銅配線層33の上部33bはエッチング保護層37により保護されているため、銅配線層33の上部33bはエッチングされない。すなわち、銅配線層33は、厚さ方向にはエッチングされない。このエッチング保護層37は、銅配線層33の層厚減少を防ぐとともに、銅合金シード層31のウエットエッチング時において、粒界のエッチング速度が速いことにより生じる表面凹凸の増大を抑制することができる。
エッチング保護層37をマスクとし、半導体層62のソース領域66b及びドレイン領域66cとなる領域に、第1の不純物としてのリン(P)をイオンドーピングする。これにより、高濃度不純物領域としてのソース領域66b及びドレイン領域66cが形成される。
次に、図8(F)に示すように、エッチング保護層37のみをエッチング除去する。その後、銅配線層33をマスクとして、半導体層62の銅配線層33の両側に対応する領域に第2の不純物としてのリンをイオンドーピングする。第2の不純物としては、第1の不純物よりも低濃度とする。これにより、低濃度不純物領域66d,66e、及び、これら低濃度不純物領域66d,66eに挟まれるチャネル領域66aが形成される。これら低濃度不純物領域66d,66eは、エッチング保護層37の下に形成される銅配線層33のサイドエッチ部分に略相当する領域に形成される。
なお、エッチング保護層37をNiを主成分とする金属で形成した場合であって、銅配線層33を半導体層62に第2の不純物を注入する際のマスクとして採用しないときには、エッチング保護層37は除去しなくてもよい。この場合、エッチング保護層37は、配線構造体の一部となる。
その後、図8(G)に示すように、銅配線層33及び銅合金シード層31の露出面(銅配線層33の上部33b及び周部33a、並びに、銅合金シード層31の周部31a、すなわち、銅配線層33の外面及び銅合金シード層31の外面のうちの基板90と銅合金シード層31との接合面及び銅合金シード層31と銅配線層33との接合面を除く全外面)を覆うように、例えばCo−W−B、Co−B、Ni−B等からなるキャッピング層35を形成する。この工程は、第1の実施形態の図5(F)に示す工程と同様である。
次に、例えば350℃程度の熱処理(アニール処理)を行うことにより、下地絶縁膜5(酸化シリコン膜)に含まれる酸素を用いて、銅合金シード層31に含まれるマグネシウムを酸化する。これにより、図8(H)に示すように、下地絶縁膜5上に酸化マグネシウム(MgO)からなるバリア層32が形成される。この工程は、第1の実施形態の図5(G)に示す工程と同様である。また、以上により、ゲート電極60及び走査線7が形成される。なお、バリア層32を形成する工程は後工程で行っても良い。
さらに、ゲート電極60及び走査線7を覆うように、ゲート電極60、走査線7、及びゲート絶縁膜61上に層間絶縁層67を形成する。この層間絶縁層67上にPEPによりレジストマスクを形成した後、ゲート絶縁膜61及び層間絶縁層67をエッチングして、ソース領域66b及びドレイン領域66cの表面まで開口するコンタクトホール61a,67aを形成する。コンタクトホール61a,67a内を埋めるように層間絶縁層67上にソース電極63及びドレイン電極64となる金属層を成膜する。この金属層を所定のパターンにエッチングすることにより、ソース電極63及びドレイン電極64を形成する。対応するドレイン電極64と電気的に接続するように、層間絶縁層67上に信号線8を所定のパターンに形成する。
ソース電極63、ドレイン電極64、及び信号線8を覆うように、ソース電極63、ドレイン電極64、信号線8、及び層間絶縁層67上にパシベーション層68を形成する。続けて、パシベーション層68上に平坦化層69を形成する。パシベーション層68及び平坦化層69に、ソース電極63の表面を露出させるコンタクトホール68a、69aを形成する。コンタクトホール68a、69a内を埋めるように平坦化層69上に画素電極6となる透明電極層もしくは反射性金属層を成膜する。そして、透明電極層もしくは反射性金属層を所定のパターンにエッチングすることにより、画素電極6を形成する。以上により、後側の透明基体3への成膜工程が完了する。
本実施形態によれば、ゲート電極20の本体部分となる銅配線層33及びシード層30が銅を主成分としているにもかかわらず、微細配線形成が可能であり、しかも、比抵抗が低く、周囲に銅が拡散し難く、且つ、基板への密着強度の高いゲート電極20、並びに、ゲート電極20の形成方法が得られる。
また、銅合金シード層31を形成する金属材料は、金属酸化物形成用金属として、マグネシウムを含むので、酸化マグネシウム(MgO)からなるバリア層32が得られる。MgO層は、TiOX層と同様に銅の拡散抑止を有しており、しかも、ゲート絶縁膜61との密着力及び銅(ゲート電極60の本体部分)との密着力が良好である。したがって、この酸化マグネシウムからなるバリア層32により、銅配線層33からの銅の拡散を良好に抑制することができるとともに、ゲート電極60の本体部分(シード層30及び銅配線層33)を基板90上に良好に定着させることができる。
さらに、本実施形態のゲート電極60の形成方法では、銅合金シード層31の銅配線層33と接合される領域以外の領域をエッチングする工程は、銅合金シード層31をエッチングする前に、銅配線層33上にエッチング保護層37を形成する工程を含んでいる。したがって、銅配線層33の層厚減少を防ぐとともに、銅合金シード層31のウエットエッチング時において、粒界のエッチング速度が速いことにより生じる表面凹凸の増大を抑制することができる。
しかも、本実施形態のゲート電極60の形成方法では、銅合金シード層31の銅配線層33と接合される領域以外の領域をエッチングする工程は、銅合金シード層31をエッチングした後に、エッチング保護層37を除去する工程を含んでいる。したがって、このエッチング保護層37を用いても走査線7の物性には殆ど影響が無い。しかも、エッチング保護層37は除去されるので、エッチング保護層37としてニッケルやコバルト等を適用することができる。
また、本実施形態のTFT10の形成方法によれば、半導体層62を形成する工程と、半導体層62上に、ゲート絶縁膜61を形成する工程と、ゲート絶縁膜61上に、主成分としての銅に金属酸化物形成用金属を混入してなる金属材料によって銅合金シード層31を形成する工程と、銅合金シード層31上に、この銅合金シード層31の一部を所定のパターンに露出させる溝34aを有するフォトレジストマスク34を形成する工程と、銅合金シード層31上の前記溝34aにより露出されている領域に、周部33aを有する銅配線層33を形成する工程と、銅配線層33上に、この銅配線層33をエッチングから保護するエッチング保護層37を形成する工程と、エッチング保護層37形成後にフォトレジストマスク34を除去する工程と、銅合金シード層31を銅配線層33の周部33aに沿ってエッチングする工程と、エッチング保護層37をマスクとして、半導体層62に第1の不純物を注入する工程と、エッチング保護層37を除去する工程と、エッチング保護層37除去後に、銅配線層をマスクとして、半導体層62に前記第1の不純物よりも低濃度の第2の不純物を注入する工程と、銅配線層33上に、この銅配線層33からの銅の拡散を抑制可能なキャッピング層35を形成する工程と、ゲート絶縁膜61に含まれる酸素を用いて前記金属酸化物形成用金属を酸化して、ゲート絶縁膜61上にバリア層32を生成させる工程とを備えている。
本実施形態のTFT10の形成方法によれば、銅配線層33をエッチングから保護するために形成したエッチング保護層37を、半導体層62に第1の不純物を注入する工程においてマスクとしても適用することができる。したがって、配線構造体の本体部分が銅を主成分としているにもかかわらず、微細配線形成が可能であり、しかも、比抵抗が低く、周囲に銅が拡散し難く、且つ、基板への密着強度の高いゲート電極60を備えるトップゲート型のポリシリコンTFTを、工程数を抑制しつつ良好な品質で形成することができる。
以下、本発明の第3の実施形態を、図9〜図11を参照して説明する。本実施形態では、本発明の表示装置を液晶表示装置に適用した一形態、本発明のTFTをトップゲート型のポリシリコンTFTに適用した一形態、本発明の配線構造体を前記TFTのソース電極及びドレイン電極に適用した一形態、及び、本発明の配線構造体の形成方法の一形態について説明する。
配線構造体としてのソース電極63及びドレイン電極64は夫々、バリアメタル層38と、シード層30と、バリア層32と、配線構造体層としての銅配線層33と、キャッピング層35とを備えている。
バリアメタル層38は、銅の拡散を抑制可能な金属層であって、層間絶縁層67の上面、コンタクトホール67aを規定する壁面、コンタクトホール61aを規定する壁面、及び、コンタクトホール61a,67aにより露出されている導電型の半導体層62の上面(後述する基板100の第1の被処理面100a上)に設けられている。シード層30は、主成分としての銅に金属酸化物形成用金属を混入してなる金属材料からなり、バリアメタル層38の第2の被処理面38aとしての上面に設けられている。バリア層32は、前記金属材料に含まれる金属酸化物形成用金属を酸化してなるものであり、バリアメタル層38とシード層30との間に設けられている。銅配線層33は、シード層30上に設けられている。銅配線層33上には、銅配線層33からの銅の拡散を抑制するキャッピング層35が設けられている。
図9に示すように、本実施形態では、ゲート電極60を単一の金属層からなる電極としているが、第2の実施形態で説明したような配線構造体としてもよい。なお、他の構成は、図示しない部分を含めて上述した第3の実施形態と同じであるから、重複する説明は図に同符号を付して省略する。
以下、後側の透明基体3の内面への成膜工程について説明する。
第1の実施形態と同様にして、透明基体3上に下地絶縁膜5を形成する。第3の実施形態と同様にして、下地絶縁膜5上に半導体層62を形成する。半導体層62上及び下地絶縁膜5上に酸化シリコンからなるゲート絶縁膜61を形成する。ゲート絶縁膜61上にゲート電極60及び走査線7を形成する。ゲート電極60、走査線7、及びゲート絶縁膜61上に層間絶縁層67を形成する。ゲート絶縁膜61及び層間絶縁層67にコンタクトホール61a,67aを形成する。このように、透明基体3上に、下地絶縁膜5、半導体層62、コンタクトホール61aを有するゲート絶縁膜61、ゲート電極60、走査線7、コンタクトホール67aを有する層間絶縁層67を形成したものが、ソース電極63及びドレイン電極64を形成する基板100となる。また、層間絶縁層67の上面、コンタクトホール67aを規定する壁面、コンタクトホール61aを規定する壁面、及び、コンタクトホール61a,67aにより露出されている半導体層62の上面が、基板100の第1の被処理面100aとなる。したがって、基板100は、被処理面100a及びその近傍(層間絶縁層67中及び半導体層62中)に酸素を含んでいる。
基板100上にソース電極23及びドレイン電極64を形成する。図10及び図11では、ソース電極63及びドレイン電極64を形成するための工程を模式的に示している。
図10(A)に示すように、基板100の第1の被処理面100a上に、銅の拡散を抑制可能なバリアメタル層38を形成する。このバリアメタル層38は、例えば、TiN、Ti、TaN、Ta、Ni合金、Co合金等を形成することができる。本実施形態では、バリアメタル層38の層厚を50nmとしている。
次に、主成分としての銅に金属酸化物形成用金属を混入してなる金属材料を用意する。本実施形態では、前記金属材料として、金属酸化物形成用金属としてのアルミニウムを2at%含む銅合金金属材料を用いている。バリアメタル層38の第2の被処理面38a、すなわち、上面に、前記金属材料からなる銅合金シード層31を形成する。この銅合金シード層31は、前記金属材料をスパッタリング法や蒸着法等により成膜することで形成することができる。
図10(B)に示すように、層間絶縁層67上に、PEPを利用して、樹脂層としてのフォトレジストマスク34を形成する。このフォトレジストマスク34は、コンタクトホール67aに対応する溝34aを有している。フォトレジストマスク34を形成する工程は、第1の実施形態の図4(B)に示す工程と同様である。
さらに、銅合金シード層31上のフォトレジストマスク34の溝34aにより露出される領域に銅配線層33を形成する。この工程は、第1の実施形態の図4(C)に示す工程と同様である。
図10(C)に示すように、剥離液等を用いてフォトレジストマスク34を除去する。この工程は、第1の実施形態の図4(D)に示す工程と同様である。
図11(D)に示すように、銅合金シード層31を銅配線層33の周部33aに沿ってエッチングする。この工程は、第1の実施形態の図5(E)に示す工程と同様である。
図11(E)に示すように、銅配線層33をマスクにしてバリアメタル層38をエッチングする。
図11(F)に示すように、銅配線層33及び銅合金シード層31の露出面(銅配線層33の上部33b及び周部33a、並びに、銅合金シード層31の周部31a)を覆うように、例えばCo−W−B、Co−B、NiB等からなるキャッピング層35を形成する。この工程は、第1の実施形態の図5(F)に示す工程と同様である。以上によりソース電極63及びドレイン電極64が形成される。
次に、例えば350℃程度の熱処理(アニール処理)を行うことにより、下地絶縁膜5(酸化シリコン膜)に含まれる酸素を用いて、銅合金シード層31に含まれるアルミニウムを酸化する。下地絶縁膜5上に酸化アルミニウム(Al2O3)からなるバリア層32が形成される。この工程は、第1の実施形態の図5(G)に示す工程と同様である。
ところで、ソース電極63及びドレイン電極64は、半導体層62のソース領域66b及びドレイン領域66cと夫々電気的に接続している必要がある。本実施形態では、ソース電極63及びドレイン電極64は、半導体層62との界面に導電性を有するバリアメタル層38を有している。すなわち、シード層30及び銅配線層33は、夫々導電性を有するバリアメタル層38及びキャッピング層35により囲まれている。したがって、ソース電極63の銅配線層33と半導体層62との間、及び、ドレイン電極64の銅配線層33と半導体層62の間は、夫々電気的に接続されている。
上記のように、本実施形態のソース電極63及びドレイン電極64は、ソース領域66b、及び、このソース領域66bと離間して設けられたドレイン領域66cを有する導電型の半導体層62と、ソース領域66bと電気的に接続するソース電極63と、ドレイン領域66cと電気的に接続するドレイン電極64と、ゲート絶縁膜61と、ソース領域66bとドレイン領域66cとの間の領域の上方にゲート絶縁膜61を介して設けられたゲート電極60と、を具備するTFT10である。また、ソース領域66b及びドレイン領域66cは、第1の被処理面100aを有している。そして、ソース電極63及びドレイン電極64は、第2の被処理面を有し38a、第1の被処理面100a上に設けられたバリアメタル層38と、主成分としての銅に金属酸化物形成用金属を混入してなる金属材料により形成され、第2の被処理面38bに設けられたシード層30と、このシード層30上に設けられた銅を主成分とする銅配線層33と、前記金属材料に含まれる金属酸化物形成用金属を酸化して形成され、バリアメタル層38とシード層30との間に設けられたバリア層32と、銅配線層33上に設けられてこの銅配線層33からの銅の拡散を抑制するキャッピング層35と、を有している。
つまり、本実施形態のソース電極63及びドレイン電極64では、シード層30と基板100との間に、バリア層32とバリアメタル層38とが設けられることとなる。バリア層32及びバリアメタル層38は、夫々銅拡散防止層として機能するため、第1の実施形態の配線構造体よりも、シード層30及び銅配線層33からの基板100への銅の拡散をさらに良好に抑止することができる。しかも、本実施形態のソース電極63及びドレイン電極64は、半導体層62との界面に導電性を有するバリアメタル層38を有しているため、半導体層62と銅配線層33とをバリアメタル層38を介して電気的に接続させることができる。
また、銅合金シード層31を形成する金属材料は、金属酸化物形成用金属として、ありミニウムを含むので、酸化アルミニウム(Al2O3)からなるバリア層32が得られる。Al2O3層は、TiOX層やMgO層と同様に銅の拡散抑止を有しており、しかも、基板100との密着力が良好である。したがって、この酸化アルミニウムからなるバリア層32により、銅配線層33からの銅の拡散を良好に抑制することができるとともに、ソース電極63及びドレイン電極64の本体部分(シード層30及び銅配線層33)を基板100上に良好に定着させることができる。
本実施形態のソース電極63及びドレイン電極64の形成方法では、基板100上に、銅の拡散を抑制可能なバリアメタル層38を形成する工程と、バリアメタル層38上に、主成分としての銅に金属酸化物形成用金属を混入してなる金属材料によって銅合金シード層31を形成する工程と、銅合金シード層31をシードとして、銅合金シード層31上に銅配線層33を所定のパターンに形成する工程と、金属酸化物形成用金属を酸化することで、バリアメタル層38上にバリア層32を生成させる工程とを備えている。したがって、ソース電極63及びドレイン電極64の比抵抗を低く抑えることができる。しかも、周囲に拡散し難く信頼性が高いソース電極63及びドレイン電極64を基板100上に選択的に形成することができる。さらに、バリア層32とバリアメタル層38とを有する積層体が銅拡散防止層として機能するため、第1の実施形態の配線構造体よりも、シード層30及び銅配線層33から基板100への銅の拡散をさらに良好に抑止することができるソース電極63及びドレイン電極64が得られる。
このように、本実施形態によれば、配線構造体の本体部分が銅を主成分としているにもかかわらず、微細配線形成が可能であり、しかも、比抵抗が低く、周囲に銅が拡散し難く、且つ、基板への密着強度の高いソース電極63及びドレイン電極64を備えたTFT10が得られるとともに、このようなTFT10を備えた表示装置1が得られる。
なお、バリアメタル層38を有する配線構造体は、ソース電極63及びドレイン電極64への適用に限定されるものではない。バリアメタル層38を有する配線構造体は、ゲート電極20,60、走査線7、信号線8といった配線構造体に適用してもよい。
また、本実施形態では、エッチング保護層37を形成することなく銅合金シード層31のエッチングを行ったが、第2の実施形態で説明したようにしてエッチング保護層37を形成した後に、銅合金シード層31のエッチングを行ってもよい。
なお、上記第1〜第3の実施形態では、銅配線層33を銅合金シード層31上に所定のパターンで形成する方法として、樹脂層としてのフォトレジストマスク34を用いて、めっき法により金属層を選択的に形成する方法と、ウエットエッチング等による金属層のエッチングとを組み合わせて形成する方法を一例として挙げたが、銅配線層33を銅合金シード層31上に所定のパターンで形成する方法はこれに限定されるものではない。
さらに、樹脂層材料としては、感光性樹脂に限らず、除去可能であり、且つ、基板の被処理面及び形成される配線構造体に電気的及び化学的に実質的に作用を及ぼさない材料であればよい。
また、金属酸化物形成用金属は、処理雰囲気中に含まれる酸素を用いて酸化させるようにしてもよい。
さらに、第1の実施形態では、金属酸化物形成用金属としてチタンを採用し、第2の実施形態では、金属酸化物形成用金属としてマグネシウムを採用し、第3の実施形態では、金属酸化物形成用金属としてアルミニウムを採用しているが、金属酸化物形成用金属としては、マグネシウム、チタン、アルミニウム、及びクロムのうちの1つを含むように任意に選択することができる。チタンを選択することにより、酸化チタンからなるバリア層32を得ることができる。マグネシウムを選択することにより、酸化マグネシウムからなるバリア層32を得ることができる。アルミニウムを選択することにより、酸化アルミニウムからなるバリア層32を得ることができる。クロムを選択することにより、酸化クロムからなるバリア層32を得ることができる。チタン、マグネシウム、アルミニウム、及びクロムのうちの2つ以上を含ませることで、複数の金属酸化物の混合体からなるバリア層32を得ることができる。いずれを選択しても、銅合金シード層31及び銅配線層33からの銅の拡散を抑制することができる。
本発明は、液晶表示装置に限定されるものではなく、無機ELD装置或いは有機ELD装置等の表示装置にも適用することができる。
1…液晶表示装置(表示装置)、 7…走査線(配線構造体)、 10…TFT、 20,60…ゲート電極(配線構造体)、 21,61…ゲート絶縁膜21,62…半導体層、 23,63…ソース電極(配線構造体)、 24,64…ドレイン電極(配線構造体)、 30…シード層、 31…銅合金シード層31…バリア層、 33…銅配線層(配線構造体層)、 34…フォトレジストマスク(樹脂層)、 35…キャッピング層、 37…エッチング保護層、 38…バリアメタル層、38a…第2の被処理面 70,90,100…基板、 70a,90a…被処理面、 100a…第1の被処理面
Claims (10)
- 基板が有する被処理面上に設けられた配線構造体であって、
主成分としての銅に金属酸化物形成用金属を混入してなる金属材料により形成され、前記基板の被処理面に設けられたシード層と、前記金属材料に含まれる金属酸化物形成用金属を酸化して形成され、前記基板と前記シード層との間に設けられたバリア層と、前記シード層上に設けられた配線構造体層と、を具備することを特徴とする配線構造体。 - 基板が有する被処理面上に設けられた配線構造体であって、
主成分としての銅に金属酸化物形成用金属を混入してなる金属材料により形成され、前記基板の被処理面に設けられたシード層と、
このシード層上に設けられた銅を主成分とする配線構造体層と、
前記金属材料に含まれる金属酸化物形成用金属を酸化して形成され、前記基板と前記シード層との間に設けられて前記配線構造体層からの銅の拡散を抑制するバリア層と、
前記配線構造体層上に設けられ、この配線構造体層からの銅の拡散を抑制するキャッピング層と、を具備することを特徴とする配線構造体。 - 前記金属酸化物形成用金属は、マグネシウム、チタン、アルミニウム、及びクロムのうちの少なくとも1つを含むことを特徴とする請求項1又は2に記載の配線構造体。
- 基板上に、主成分としての銅に金属酸化物形成用金属を混入してなる金属材料によって銅合金シード層を形成する工程と、
前記銅合金シード層をシードとして、前記銅合金シード層上に銅を主成分とする配線構造体層を所定のパターンに形成する工程と、
前記金属酸化物形成用金属を酸化して、前記基板上にバリア層を生成させる工程と、を含むことを特徴とする配線構造体の形成方法。 - 基板上に、銅の拡散を抑制可能なバリアメタル層を形成する工程と、
前記バリアメタル層上に、主成分としての銅に金属酸化物形成用金属を混入してなる金属材料によって銅合金シード層を形成する工程と、
前記銅合金シード層をシードとして、前記銅合金シード層上に銅を主成分とする配線構造体層を所定のパターンに形成する工程と、
前記金属酸化物形成用金属を酸化して、前記バリアメタル層上にバリア層を生成させる工程と、を含むことを特徴とする配線構造体の形成方法。 - 前記配線構造体層上に、この配線構造体層からの銅の拡散を抑制するキャッピング層を形成する工程をさらに含むことを特徴とする請求項4又は5に記載の配線構造体の形成方法。
- ソース領域、及び、このソース領域と離間して設けられたドレイン領域を有する導電型の半導体層と、前記ソース領域と電気的に接続するソース電極と、前記ドレイン領域と電気的に接続するドレイン電極と、ゲート絶縁膜と、前記ソース領域とドレイン領域との間の領域の上方に前記ゲート絶縁膜を介して設けられたゲート電極と、を具備する薄膜トランジスタであって、
前記ソース電極及びドレイン電極のうちの少なくとも一方は、
被処理面を有し、前記ソース領域及びドレイン領域のうちの少なくとも一方と接触するように設けられたバリアメタル層と、主成分としての銅に金属酸化物形成用金属を混入してなる金属材料により形成され、前記被処理面に設けられたシード層と、このシード層上に設けられた銅を主成分とする配線構造体層と、前記金属材料に含まれる金属酸化物形成用金属を酸化して形成され、前記バリアメタル層と前記シード層との間に設けられたバリア層と、前記配線構造体層上に設けられてこの配線構造体層からの銅の拡散を抑制するキャッピング層と、を備えていることを特徴とする薄膜トランジスタ。 - 半導体層を形成する工程と、
前記半導体層上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に、主成分としての銅に金属酸化物形成用金属を混入してなる金属材料によって銅合金シード層を形成する工程と、
前記銅合金シード層上に、この銅合金シード層の一部を所定のパターンに露出させる溝を有する樹脂層を形成する工程と、
前記銅合金シード層上の前記溝により露出されている領域に、周部を有し、且つ、銅を主成分とする配線構造体層を形成する工程と、
前記配線構造体層上にエッチング保護層を形成する工程と、
前記エッチング保護層形成後に前記樹脂層を除去する工程と、
前記銅合金シード層を前記配線構造体層の周部に沿ってエッチングする工程と、
前記エッチング保護層をマスクとして、前記半導体層に第1の不純物を注入する工程と、
前記エッチング保護層を除去する工程と、
前記エッチング保護層除去後に、前記配線構造体層をマスクとして、前記半導体層に前記第1の不純物よりも低濃度の第2の不純物を注入する工程と、
前記配線構造体層上に、この配線構造体層からの銅の拡散を抑制可能なキャッピング層を形成する工程と、
前記金属酸化物形成用金属を酸化して、前記ゲート絶縁膜上にバリア層を生成させる工程と、を含むことを特徴とする薄膜トランジスタの形成方法。 - マトリックス状に設けられた複数の薄膜トランジスタを具備する表示装置であって、前記複数の薄膜トランジスタの各々は、請求項7に記載の薄膜トランジスタであることを特徴とする表示装置。
- マトリックス状に設けられた複数の薄膜トランジスタと、前記薄膜トランジスタを駆動するための複数の走査線及び複数の信号線と、を具備する表示装置であって、
前記走査線及び前記信号線のうちの少なくとも一方が、請求項1乃至3のいずれか1項に記載の配線構造体からなることを特徴とする表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003400597A JP2005166757A (ja) | 2003-11-28 | 2003-11-28 | 配線構造体、配線構造体の形成方法、薄膜トランジスタ、薄膜トランジスタの形成方法、及び表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003400597A JP2005166757A (ja) | 2003-11-28 | 2003-11-28 | 配線構造体、配線構造体の形成方法、薄膜トランジスタ、薄膜トランジスタの形成方法、及び表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005166757A true JP2005166757A (ja) | 2005-06-23 |
Family
ID=34724828
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003400597A Abandoned JP2005166757A (ja) | 2003-11-28 | 2003-11-28 | 配線構造体、配線構造体の形成方法、薄膜トランジスタ、薄膜トランジスタの形成方法、及び表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005166757A (ja) |
Cited By (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008007732A1 (en) * | 2006-07-14 | 2008-01-17 | Ulvac, Inc. | Method for manufacturing semiconductor device |
WO2008126914A1 (ja) * | 2007-04-06 | 2008-10-23 | Sanyo Electric Co., Ltd. | 電極構造及び半導体装置 |
JP2008281932A (ja) * | 2007-05-14 | 2008-11-20 | Hitachi Displays Ltd | 液晶表示装置 |
JP2009088443A (ja) * | 2007-10-03 | 2009-04-23 | Hitachi Ltd | 半導体装置およびその製造方法 |
US7626665B2 (en) | 2004-08-31 | 2009-12-01 | Tohoku University | Copper alloys and liquid-crystal display device |
US7633164B2 (en) | 2007-04-10 | 2009-12-15 | Tohoku University | Liquid crystal display device and manufacturing method therefor |
US7642552B2 (en) | 2007-01-12 | 2010-01-05 | Tohoku University | Liquid crystal display device and manufacturing method therefor |
JPWO2008018490A1 (ja) * | 2006-08-10 | 2010-01-07 | 株式会社アルバック | 導電膜形成方法、薄膜トランジスタ、薄膜トランジスタ付パネル、及び薄膜トランジスタの製造方法 |
WO2010018864A1 (ja) * | 2008-08-14 | 2010-02-18 | 株式会社神戸製鋼所 | 表示装置、これに用いるCu合金膜およびCu合金スパッタリングターゲット |
JP2010141230A (ja) * | 2008-12-15 | 2010-06-24 | Renesas Electronics Corp | 半導体装置及び半導体装置の製造方法 |
WO2010082637A1 (ja) * | 2009-01-16 | 2010-07-22 | 株式会社神戸製鋼所 | 表示装置 |
US7782413B2 (en) | 2007-05-09 | 2010-08-24 | Tohoku University | Liquid crystal display device and manufacturing method therefor |
US7902670B2 (en) | 2006-07-07 | 2011-03-08 | Au Optronics Corporation | Display panel structure and manufacture method thereof |
WO2011052471A1 (ja) * | 2009-10-27 | 2011-05-05 | 株式会社アルバック | 配線層、半導体装置、半導体装置を有する液晶表示装置 |
US7940361B2 (en) | 2004-08-31 | 2011-05-10 | Advanced Interconnect Materials, Llc | Copper alloy and liquid-crystal display device |
US7943933B2 (en) | 2007-06-20 | 2011-05-17 | Kobe Steel, Ltd. | Thin film transistor substrate and display device with oxygen-containing layer |
US7956950B2 (en) | 2006-11-24 | 2011-06-07 | Samsung Electronics Co., Ltd. | Liquid crystal displays and methods of fabricating the same |
CN102169905A (zh) * | 2010-02-19 | 2011-08-31 | 株式会社神户制钢所 | 薄膜晶体管基板及显示器件 |
US8164701B2 (en) | 2008-08-19 | 2012-04-24 | Advanced Interconnect Materials, LLC. | Liquid crystal display device |
CN102956505A (zh) * | 2012-11-19 | 2013-03-06 | 深圳市华星光电技术有限公司 | 开关管的制作方法、阵列基板的制作方法 |
WO2013111533A1 (ja) * | 2012-01-23 | 2013-08-01 | シャープ株式会社 | 薄膜トランジスタ基板の製造方法及びその方法により製造された薄膜トランジスタ基板 |
US8535997B2 (en) | 2008-07-03 | 2013-09-17 | Kobe Steel, Ltd. | Wiring structure, thin film transistor substrate, method for manufacturing thin film transistor substrate, and display device |
US8658009B2 (en) | 2009-03-11 | 2014-02-25 | Mitsubishi Materials Corporation | Thin film transistor having a barrier layer as a constituting layer and Cu-alloy sputtering target used for sputter film formation of the barrier layer |
US8853695B2 (en) | 2006-10-13 | 2014-10-07 | Kobe Steel, Ltd. | Thin film transistor substrate including source-drain electrodes formed from a nitrogen-containing layer or an oxygen/nitrogen-containing layer |
US8866140B2 (en) | 2010-07-02 | 2014-10-21 | Advanced Interconnect Materials, Llc | Thin-film transistor |
US8895978B2 (en) | 2010-07-02 | 2014-11-25 | Advanced Interconnect Materials, Llc | Semiconductor device |
JP2016152403A (ja) * | 2015-02-19 | 2016-08-22 | 東京エレクトロン株式会社 | 遮光体を含む光学装置の製造方法、および記憶媒体 |
CN110310960A (zh) * | 2018-03-20 | 2019-10-08 | 夏普株式会社 | 有源矩阵基板 |
CN110349927A (zh) * | 2018-04-06 | 2019-10-18 | Tdk株式会社 | 多层配线结构体及其制造方法 |
JP7496455B2 (ja) | 2012-02-09 | 2024-06-06 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
-
2003
- 2003-11-28 JP JP2003400597A patent/JP2005166757A/ja not_active Abandoned
Cited By (58)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
USRE44817E1 (en) | 2001-08-31 | 2014-03-25 | Altiam Services Ltd. Llc | Copper alloy and liquid-crystal display device |
US7782433B2 (en) | 2004-08-31 | 2010-08-24 | Tohoku University | Copper alloy and liquid-crystal display device |
US7626665B2 (en) | 2004-08-31 | 2009-12-01 | Tohoku University | Copper alloys and liquid-crystal display device |
US7940361B2 (en) | 2004-08-31 | 2011-05-10 | Advanced Interconnect Materials, Llc | Copper alloy and liquid-crystal display device |
US8062917B2 (en) | 2006-07-07 | 2011-11-22 | Au Optronics Corporation | Display panel structure and manufacture method thereof |
US7902670B2 (en) | 2006-07-07 | 2011-03-08 | Au Optronics Corporation | Display panel structure and manufacture method thereof |
WO2008007732A1 (en) * | 2006-07-14 | 2008-01-17 | Ulvac, Inc. | Method for manufacturing semiconductor device |
KR101059709B1 (ko) | 2006-07-14 | 2011-08-29 | 가부시키가이샤 알박 | 반도체 장치의 제조 방법 |
JPWO2008018490A1 (ja) * | 2006-08-10 | 2010-01-07 | 株式会社アルバック | 導電膜形成方法、薄膜トランジスタ、薄膜トランジスタ付パネル、及び薄膜トランジスタの製造方法 |
JP5247448B2 (ja) * | 2006-08-10 | 2013-07-24 | 株式会社アルバック | 導電膜形成方法、薄膜トランジスタの製造方法 |
US8853695B2 (en) | 2006-10-13 | 2014-10-07 | Kobe Steel, Ltd. | Thin film transistor substrate including source-drain electrodes formed from a nitrogen-containing layer or an oxygen/nitrogen-containing layer |
US7956950B2 (en) | 2006-11-24 | 2011-06-07 | Samsung Electronics Co., Ltd. | Liquid crystal displays and methods of fabricating the same |
US7642552B2 (en) | 2007-01-12 | 2010-01-05 | Tohoku University | Liquid crystal display device and manufacturing method therefor |
WO2008126914A1 (ja) * | 2007-04-06 | 2008-10-23 | Sanyo Electric Co., Ltd. | 電極構造及び半導体装置 |
US8154129B2 (en) | 2007-04-06 | 2012-04-10 | Sanyo Semiconductor Co., Ltd. | Electrode structure and semiconductor device |
US8089158B2 (en) | 2007-04-10 | 2012-01-03 | Advanced Interconnect Materials, Llc | Liquid crystal display device and manufacturing method therefor |
US8084860B2 (en) | 2007-04-10 | 2011-12-27 | Advanced Interconnect Materials, Llc | Liquid crystal display device and manufacturing method therefor |
US7633164B2 (en) | 2007-04-10 | 2009-12-15 | Tohoku University | Liquid crystal display device and manufacturing method therefor |
US8451394B2 (en) | 2007-05-09 | 2013-05-28 | Altiam Services Ltd. Llc | Liquid crystal display device and manufacturing method therefor |
US7782413B2 (en) | 2007-05-09 | 2010-08-24 | Tohoku University | Liquid crystal display device and manufacturing method therefor |
JP4496237B2 (ja) * | 2007-05-14 | 2010-07-07 | 株式会社 日立ディスプレイズ | 液晶表示装置 |
JP2008281932A (ja) * | 2007-05-14 | 2008-11-20 | Hitachi Displays Ltd | 液晶表示装置 |
US7943933B2 (en) | 2007-06-20 | 2011-05-17 | Kobe Steel, Ltd. | Thin film transistor substrate and display device with oxygen-containing layer |
TWI425640B (zh) * | 2007-06-20 | 2014-02-01 | Kobe Steel Ltd | 薄膜電晶體基板,及顯示元件 |
JP2009088443A (ja) * | 2007-10-03 | 2009-04-23 | Hitachi Ltd | 半導体装置およびその製造方法 |
US8535997B2 (en) | 2008-07-03 | 2013-09-17 | Kobe Steel, Ltd. | Wiring structure, thin film transistor substrate, method for manufacturing thin film transistor substrate, and display device |
WO2010018864A1 (ja) * | 2008-08-14 | 2010-02-18 | 株式会社神戸製鋼所 | 表示装置、これに用いるCu合金膜およびCu合金スパッタリングターゲット |
US8164701B2 (en) | 2008-08-19 | 2012-04-24 | Advanced Interconnect Materials, LLC. | Liquid crystal display device |
US9256110B2 (en) | 2008-08-19 | 2016-02-09 | Xenogenic Development Limited Liability Company | Liquid crystal display device |
US8681282B2 (en) | 2008-08-19 | 2014-03-25 | Altiam Services Ltd. Llc | Liquid crystal display device |
US9754816B2 (en) | 2008-12-15 | 2017-09-05 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing semiconductor device |
JP2010141230A (ja) * | 2008-12-15 | 2010-06-24 | Renesas Electronics Corp | 半導体装置及び半導体装置の製造方法 |
US9312394B2 (en) | 2008-12-15 | 2016-04-12 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing semiconductor device |
US8482189B2 (en) | 2009-01-16 | 2013-07-09 | Kobe Steel, Ltd. | Display device |
KR101230758B1 (ko) * | 2009-01-16 | 2013-02-06 | 가부시키가이샤 고베 세이코쇼 | 표시 장치용 구리 합금막 |
JP2011048323A (ja) * | 2009-01-16 | 2011-03-10 | Kobe Steel Ltd | 表示装置用Cu合金膜および表示装置 |
JP4567091B1 (ja) * | 2009-01-16 | 2010-10-20 | 株式会社神戸製鋼所 | 表示装置用Cu合金膜および表示装置 |
WO2010082637A1 (ja) * | 2009-01-16 | 2010-07-22 | 株式会社神戸製鋼所 | 表示装置 |
CN102265323A (zh) * | 2009-01-16 | 2011-11-30 | 株式会社神户制钢所 | 显示装置 |
US8658009B2 (en) | 2009-03-11 | 2014-02-25 | Mitsubishi Materials Corporation | Thin film transistor having a barrier layer as a constituting layer and Cu-alloy sputtering target used for sputter film formation of the barrier layer |
US8373832B2 (en) | 2009-10-27 | 2013-02-12 | Ulvac, Inc. | Wiring layer, semiconductor device, and liquid crystal display device using semiconductor device |
JP4913267B2 (ja) * | 2009-10-27 | 2012-04-11 | 株式会社アルバック | 配線層、半導体装置、半導体装置を有する液晶表示装置 |
CN102576675B (zh) * | 2009-10-27 | 2014-12-24 | 株式会社爱发科 | 布线层、半导体装置、具有半导体装置的液晶显示装置 |
WO2011052471A1 (ja) * | 2009-10-27 | 2011-05-05 | 株式会社アルバック | 配線層、半導体装置、半導体装置を有する液晶表示装置 |
TWI382541B (zh) * | 2009-10-27 | 2013-01-11 | Ulvac Inc | 配線層、半導體裝置、具備有半導體裝置之液晶顯示裝置 |
CN102576675A (zh) * | 2009-10-27 | 2012-07-11 | 株式会社爱发科 | 布线层、半导体装置、具有半导体装置的液晶显示装置 |
CN102169905A (zh) * | 2010-02-19 | 2011-08-31 | 株式会社神户制钢所 | 薄膜晶体管基板及显示器件 |
CN102169905B (zh) * | 2010-02-19 | 2014-07-30 | 株式会社神户制钢所 | 薄膜晶体管基板及显示器件 |
US8895978B2 (en) | 2010-07-02 | 2014-11-25 | Advanced Interconnect Materials, Llc | Semiconductor device |
US8866140B2 (en) | 2010-07-02 | 2014-10-21 | Advanced Interconnect Materials, Llc | Thin-film transistor |
WO2013111533A1 (ja) * | 2012-01-23 | 2013-08-01 | シャープ株式会社 | 薄膜トランジスタ基板の製造方法及びその方法により製造された薄膜トランジスタ基板 |
JP7496455B2 (ja) | 2012-02-09 | 2024-06-06 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
CN102956505B (zh) * | 2012-11-19 | 2015-06-17 | 深圳市华星光电技术有限公司 | 开关管的制作方法、阵列基板的制作方法 |
CN102956505A (zh) * | 2012-11-19 | 2013-03-06 | 深圳市华星光电技术有限公司 | 开关管的制作方法、阵列基板的制作方法 |
JP2016152403A (ja) * | 2015-02-19 | 2016-08-22 | 東京エレクトロン株式会社 | 遮光体を含む光学装置の製造方法、および記憶媒体 |
CN110310960A (zh) * | 2018-03-20 | 2019-10-08 | 夏普株式会社 | 有源矩阵基板 |
CN110349927A (zh) * | 2018-04-06 | 2019-10-18 | Tdk株式会社 | 多层配线结构体及其制造方法 |
CN110349927B (zh) * | 2018-04-06 | 2022-11-11 | Tdk株式会社 | 多层配线结构体及其制造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2005166757A (ja) | 配線構造体、配線構造体の形成方法、薄膜トランジスタ、薄膜トランジスタの形成方法、及び表示装置 | |
US7626125B2 (en) | Wiring, display device and method of manufacturing the same | |
JP5111790B2 (ja) | エッチング液及びこれを用いた配線形成方法 | |
US7982215B2 (en) | TFT substrate and method for manufacturing TFT substrate | |
JP4969001B2 (ja) | 半導体装置及びその作製方法 | |
TWI307171B (en) | Method for manufacturing bottom substrate of liquid crystal display device | |
TWI376808B (en) | Thin film transistor, display device using thereof and method of manufacturing the thin film transistor and the display device | |
US7138715B2 (en) | Interconnect, interconnect forming method, thin film transistor, and display device | |
JP2008098611A (ja) | 表示装置 | |
JP2004273614A (ja) | 半導体装置およびその製造方法 | |
JP2007258675A (ja) | Tft基板及び反射型tft基板並びにそれらの製造方法 | |
TW201128779A (en) | Thin film transistor and method of forming the same | |
JP4728170B2 (ja) | 半導体デバイスおよびアクティブマトリクス型表示装置 | |
JPH07326756A (ja) | 薄膜トランジスタおよびその製造方法 | |
JP2012064953A (ja) | 配線の形成方法及びその配線を有する表示装置の形成方法 | |
WO2017010342A1 (ja) | 酸化物半導体膜のエッチング方法および半導体装置の製造方法 | |
JP2007227440A (ja) | Tft基板及びその製造方法 | |
JP4434644B2 (ja) | 薄膜トランジスタの製造方法と、この薄膜トランジスタを備える表示装置の製造方法 | |
JP4495428B2 (ja) | 薄膜トランジスタの形成方法 | |
TWI819592B (zh) | 半導體裝置及其製作方法 | |
JP4442189B2 (ja) | 半導体装置、平面表示装置およびそれらの製造方法 | |
US20080188042A1 (en) | Method of manufacturing thin film transistor panel | |
JP2004342759A (ja) | 配線構造体、薄膜半導体装置、表示装置、及びこれらの形成方法 | |
JP2006339666A (ja) | アルミニウム合金膜形成用スパッタリングターゲット | |
JP2005012012A (ja) | 薄膜トランジスタ、表示装置、及びこれらの形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060905 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090224 |
|
A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20090408 |