JP2009088443A - 半導体装置およびその製造方法 - Google Patents

Abstract

【課題】高耐圧の半導体装置に対する小型化要求と電極配線の信頼性確保を両立するため、高温封止工程に耐えうる電極配線を持った半導体装置を提供する。
【解決手段】本発明の半導体装置は、シリコン単結晶基板の主表面に形成された１つ以上の半導体素子と、シリコン単結晶基板の前記主表面上に形成された層間絶縁層と、前記層間絶縁層上に形成され前記半導体素子に電力を供給する電極配線を有する半導体装置であって、前記電極配線は前記層間絶縁層に形成されたコンタクトホールを介して前記半導体素子に接続されており、酸化アルミニウム保護層が前記電極配線の表面に形成されており、パシベーション膜が前記電極配線を被覆するように形成されている。
【選択図】図２

Description

本発明は、半導体装置に関し、特に、小型で高耐圧の集積回路装置（例えば、パワーIC）の製造に有効な耐熱性能およびそれによる信頼性の向上に寄与する電極配線部の構造に関する。

半導体素子間の絶縁耐圧が数10〜数100Ｖである高耐圧の集積回路装置（例えば、パワーIC）では、小型化の要求に対応して、論理回路部とパワースイッチ部をワンチップに搭載する技術が開発されている。現在では電力容量が100Ｗを超える製品も実用化されている。これらの半導体装置は電力容量が大きいことから、特に、集積化する半導体素子を接続する電極配線には低い電気抵抗と良好な電気的接続性が求められている。

アルミニウム系電極配線は、「電気抵抗が低い」、「半導体素子との間で良好なオーミックコンタクトを形成する」、「酸化膜(例えば、SiO₂膜)上にも密着性良く形成される」、「微細な配線パターンを形成し得る」などの理由により、従来から半導体素子集積回路に広く用いられている。また、コンタクトホール径の微細化に伴い、レジストパターン精度の向上や半導体素子とのコンタクト抵抗のばらつきを低減することを目的として、チタン/タングステン系材料とアルミニウム系材料を積層した電極配線構造が開示されている（例えば、特許文献１，２参照）。

特開平６−６９１２２号公報 特開平９−２１９４５０号公報

ここで、アルミニウム系電極配線の場合を例として、従来の半導体装置を説明する。図１は、従来の半導体装置を製造する工程の概略を示す断面模式図である。

はじめに、シリコン単結晶基板１の主表面に半導体素子２が形成され、その上に層間絶縁層３が形成される。つぎに、ホトリソグラフ法にて層間絶縁層３上に半導体素子２と電極配線を接続するためのコンタクトホールがパターニングされた後、エッチングにより所定の箇所の層間絶縁膜３が除去されコンタクトホール４が形成される。

つぎに、電極配線となるアルミニウム系材料をスパッタリング法などによりコンタクトホール４を含む層間絶縁層３上に成膜した後、ホトリソグラフ法とエッチングを経て、各半導体素子２と接続するためのパターニングされた電極配線５が形成される。電極配線５には、高純度アルミニウムを主成分としシリコン含有量が0.5〜2.0質量％、銅含有量が0.1〜1.0質量％である材料がしばしば用いられている。電極配線５を形成した後、半導体素子２と電極配線５とのコンタクト抵抗を下げる目的で400〜450℃の熱処理が行われる。この接続熱処理は、一般的に水素（H₂）や窒素（N₂）などの酸素（O₂）の無い雰囲気中で行われる。

電極配線形成後、該配線電極や半導体素子を機械的損傷、化学的損傷、および電気的損傷から保護する目的で電極配線上にパシベーション膜６が形成される。パシベーション膜６は、特にプラスチック封止デバイスにおいて、その信頼性（耐久性）を左右する重要な膜である。パシベーション膜６の成膜には、プラズマCVD（Chemical Vapor Deposition）法が一般的に用いられ、プラズマSi-N膜（シリコン窒化膜）を形成することが多い。その後、パシベーション膜６の不要な箇所をホトリソグラフ法とエッチングにより除去して、半導体パッケージと半導体チップを接続するためのワイヤボンディング用パッド等が作製される。

一方、半導体装置の用途拡大や小型化のニーズにより、半導体装置の実装方法もますます多様化の傾向にある。従来では、レジン材を用いたプラスチック封止が主流であり、半導体装置を実装する際のプロセス最高温度は、半田の融点温度程度である200〜300℃が一般的であった。しかしながら、近年、機械的強度や電気的耐圧性を考慮してセラミックス封止する方法が広まってきており、実装する際のプロセス最高温度が500℃近傍まで上昇してきている。

ここにおいて、従来の半導体装置では、実装時の高温環境下でアルミニウム系材料の電極配線３に部分的な欠損が生じる問題が発生するようになった。これは、該温度環境下において電極配線のアルミニウム（Al）成分がパシベーション膜の窒素（N）成分と化学反応し、窒化アルミニウムを生成するためと考えらた。そして、そのような部分的な欠損が生じると、最悪の場合、エレクトロマイグレーション現象による電極配線の断線が発生することが懸念される。すなわち、電極配線寿命の低下により、半導体装置全体の信頼性（耐久性）が著しく低下する問題があった。

本発明者らは、小型・高耐圧の半導体装置において、封止工程における電極配線とパシベーション膜の挙動を詳細に検討したところ、電極配線が部分的に欠損する現象（例えば、高温環境下における電極配線のアルミニウム成分とパシベーション膜の窒素成分との化学反応）が約480℃以上で生じることを見出した。また、該現象は、特許文献２に記載の電極配線構造においても発生することが確認された。

これに対し、前記問題を解決する手段として、高温環境下でプラズマSi-N膜と化学反応を起こさない電極配線（例えば、金）を用いることも考えられるが、原料コストが大幅に増大する問題がある。また、半導体装置の封止において、プラスチック封止する部分とセラミック封止する部分を分けて別々に封止し、最後に各々のユニットを１つの基板上で接合する方法も考えられるが、製造工程が煩雑になる上、半導体装置の小型化が困難になるという問題がある。

従って、本発明の目的は、高耐圧の半導体装置に対する小型化要求と電極配線の信頼性確保を両立するため、高温封止工程（例えば、環境温度：500〜530℃）に耐えうる電極配線を持った半導体装置を提供することにある。また、コストの低い製造方法を提供することにある。

本発明者らは、電極配線の適切な部位に酸化アルミニウム保護層を設けることにより、最小限のコスト負担で上記現象を抑制できることを見出したことに基づき、本発明を完成した。

本発明は、上記目的を達成するため、シリコン単結晶基板の主表面に形成された１つ以上の半導体素子と、シリコン単結晶基板の前記主表面上に形成された層間絶縁層と、前記層間絶縁層上に形成され前記半導体素子に電力を供給する電極配線を有する半導体装置であって、
前記電極配線は前記層間絶縁層に形成されたコンタクトホールを介して前記半導体素子に接続されており、酸化アルミニウム保護層が前記電極配線の表面に形成されており、パシベーション膜が前記電極配線を被覆するように形成されていることを特徴とする半導体装置を提供する。

また、本発明は、上記目的を達成するため、上記の本発明に係る半導体装置において、前記酸化アルミニウム保護層の平均厚さが２nm以上50 nm以下であることを特徴とする半導体装置を提供する。

また、本発明は、上記目的を達成するため、上記の本発明に係る半導体装置において、前記電極配線は、第１乃至第３の層が順に積層された３層構造であり、第１層および第３層の電極配線材料がチタン/タングステン系材料で、第２層の電極配線材料がアルミニウム系材料であることを特徴とする半導体装置を提供する。

また、本発明は、上記目的を達成するため、上記の本発明に係る半導体装置において、前記酸化アルミニウム保護層は、前記電極配線の少なくとも側面部分に形成されていることを特徴とする半導体装置を提供する。

また、本発明は、上記目的を達成するため、上記の本発明に係る半導体装置において、前記パシベーション膜は、第１および第２の膜が順に積層された２層構造であり、第１のパシベーション膜がシリコン酸化物を主成分とし、第２のパシベーション膜がシリコン窒化物を主成分とすることを特徴とする半導体装置を提供する。

また、本発明は、上記目的を達成するため、上記の本発明に係る半導体装置において、前記第１のパシベーション膜が平坦化加工されていることを特徴とする半導体装置を提供する。

また、本発明は、上記目的を達成するため、シリコン単結晶基板の主表面に形成された１つ以上の半導体素子と、シリコン単結晶基板の前記主表面上に形成された層間絶縁層と、前記層間絶縁層上に形成され前記半導体素子に電力を供給する電極配線とを有する半導体装置の製造方法であって、
前記電極配線をパターニングする電極配線形成工程と、前記電極配線上にパシベーション膜を形成するパシベーション膜成膜工程との間に、前記電極配線の表面に酸化アルミニウム保護層を形成する保護層形成熱処理が行われることを特徴とする半導体装置の製造方法を提供する。

また、本発明は、上記目的を達成するため、上記の本発明に係る半導体装置の製造方法において、前記保護層形成熱処理は、100〜400℃の温度で、かつ酸素（O₂）を含む雰囲気中で行われることを特徴とする半導体装置の製造方法を提供する。

本発明によれば、半導体装置の封止工程における高温環境下（例えば、環境温度：500〜530℃）に耐えうる電極配線を持った半導体装置を提供することができる。それにより半導体装置に対する小型化要求と電極配線の信頼性確保を両立することができる。また、該半導体装置を低いコストで製造する製造方法を提供することができる。

以下に、図を参照しながら、本発明に係る実施の形態を説明する。ただし、本発明はここで取り上げた実施の形態に限定されることはない。

〔本発明の第１の実施形態〕
図２は、本発明の第１の実施形態に係る半導体装置の１例を示す断面模式図である。本実施の形態は、シリコン単結晶基板１の主表面に形成された１つ以上の半導体素子２と、シリコン単結晶基板１の前記主表面上に形成された層間絶縁層３と、前記層間絶縁層上に形成され前記半導体素子に電力を供給する電極配線５を有する半導体装置であって、
前記電極配線５は前記層間絶縁層３に形成されたコンタクトホール４を介して前記半導体素子２に接続されており、酸化アルミニウム保護層７が前記電極配線５の表面に形成されており、パシベーション膜６が前記電極配線５を被覆するように形成されていることを特徴とする。

本実施の形態では、アルミニウム系材料の電極配線５の表面（図２における上部と側面）に酸化アルミニウム保護層７を形成することにより、高温環境下（例えば、500℃）で電極配線５中のAl成分とその周囲のパシベーション膜６（例えば、プラズマSi-N膜）中のN成分が反応して、窒化アルミニウムが生成されることを防ぐ構造とした。酸化アルミニウムは、優れた化学的安定性と耐熱衝撃性を有しており、従来技術で問題となっていた電極配線の部分的な欠損現象を防ぐことができる。

本実施の形態により、従来の半導体装置と同等の配線抵抗を有し、高温封止工程にも対応した半導体装置を提供することができる。本発明者らの実験によれば、本実施の形態に係る電極配線構造を有する半導体装置は、530℃までの耐熱性能（「電極配線に部分的な欠損が生じない」および/または「窒化アルミニウムが生成しない」）を有することが確認されている。

（半導体装置の製造方法）
図３を用いて製造工程の概略を説明する。図３は、第１の実施の形態に係る半導体装置を製造する工程の概略を示す断面模式図である。はじめに、シリコン単結晶基板１の主表面にｎ型又はｐ型の半導体素子２を形成する（半導体素子形成工程）。半導体素子２としては、例えば、ダイオード、抵抗、コンデンサ、MOSFET、サイリスタ、IGBT等が挙げられる。その後、半導体素子２を含むシリコン単結晶基板１の主表面上に層間絶縁層３を形成する（層間絶縁層形成工程）。つぎに、ホトリソグラフ法等にて層間絶縁層３上に半導体素子２と電極配線を接続するためのコンタクトホールをパターニングした後、エッチングにより所定の箇所の層間絶縁膜３を除去してコンタクトホール４を形成する（コンタクトホール形成工程）。

つぎに、電極配線となるアルミニウム系材料をスパッタリング法などによりコンタクトホール４を含む層間絶縁層３上に成膜する（電極配線材料成膜工程）。その後、ホトリソグラフ法とエッチングを経て、各半導体素子２と接続するためのパターニングされた電極配線５を形成する（電極配線形成工程）。アルミニウム系材料には、高純度アルミニウムを主成分としシリコン含有量が0.5〜2.0質量％、銅含有量が0.1〜1.0質量％である材料を用いてもよい。

電極配線５を形成した後、半導体素子２と電極配線５とのコンタクト抵抗を下げる目的で400〜450℃の熱処理を行う（接続熱処理）。この熱処理は、水素（H₂）や窒素（N₂）などの酸素（O₂）の無い雰囲気中で行われる。つぎに、酸素（O₂）を含む雰囲気中で100〜400℃の熱処理を行い、電極配線５の表面（図３における上部と側面）に酸化アルミニウム保護層７を形成する（保護層形成熱処理）。酸素（O₂）を含む雰囲気としては、例えば、酸素（O₂）と窒素（N₂）の混合雰囲気などが好ましい。

このとき酸化アルミニウム保護層７の平均厚さは、２〜50 nmであることが好ましい。より好ましくは５〜40 nmであり、更に好ましくは10〜30 nmである。酸化アルミニウム保護層13の平均厚さが２nm未満であると、該保護層に欠損部分が生じやすく、電極配線保護の機能が不十分となる。また、酸化アルミニウム保護層７の平均厚さが50 nmより大きくても、電極配線保護の機能に特段の差異が無く、製造工程上の（例えば時間的な）ロスになる。

前記接続熱処理と前記保護層形成熱処理は、別々の熱処理であっても、連続一体的な熱処理であってもかまわない。また、上述した工程順のほかに「電極配線材料成膜工程」、「接続熱処理」、「電極配線形成工程」、「保護層形成熱処理」の順であってもよい。熱処理の結果として、半導体素子２と電極配線５とのコンタクト抵抗が低減され、電極配線５の適切な表面に酸化アルミニウム保護層７が形成されればよい。

電極配線形成後、該配線電極や半導体素子を機械的損傷、化学的損傷、および電気的損傷から保護する目的で電極配線５上にパシベーション膜６を形成する（パシベーション膜成膜工程）。パシベーション膜６の成膜方法に特段の制約はないが、プラズマCVD（Chemical Vapor Deposition）法を用いることは好ましい。また、パシベーション膜６としてプラズマSi-N膜（シリコン窒化膜）を形成することも好ましい。その後、パシベーション膜６の不要な箇所をホトリソグラフ法とエッチングにより除去して、パシベーション膜を整形する（パシベーション膜整形工程）。

〔本発明の第２の実施形態〕
図４は、本発明の第２の実施形態に係る半導体装置の１例を示す断面模式図である。本実施の形態は、前記第１の実施の形態における電極配線５が第１乃至第３の層を順に積層した３層構造であり、電極配線の第１層51および第３層53がチタン/タングステン系材料で、電極配線の第２層52がアルミニウム系材料であり、前記第２層52の側面に酸化アルミニウム保護層７が形成されていることを特徴とする。

本実施の形態においては、前記第１の実施の形態と同様の作用・効果を有するとともに、電極配線の第１層51および第３層53が存在することにより、レジストパターン精度の向上や半導体素子とのコンタクト抵抗のばらつきを低減することが可能となる。

（半導体装置の製造方法）
図４を参照しながら、第２の実施の形態に係る半導体装置の製造工程の概略を説明する。なお、第１の実施の形態と重複する部分の詳細な説明は省略する。

コンタクトホール形成工程の後、まずコンタクトホール４を含む層間絶縁層３上に配線電極の第１層51となるチタン/タングステン系材料(例えば、TiやTiWなど)を成膜する。配線電極の第１層51の材料として、タングステン（W）にチタン（Ti）が５〜15質量％含有したものを用いることは好ましい。続いて、配線電極の第１層51の上に配線電極の第２層52となるアルミニウム系材料を成膜する。配線電極の第２層52の材料として、第１の実施形態と同様のアルミニウム合金（例えば、高純度アルミニウムを主成分としシリコン含有量が0.5〜2.0質量％、銅含有量が0.1〜1.0質量％の合金）を用いることは好ましい。続いて、配線電極の第２層52の上に配線電極の第３層53となるチタン/タングステン系材料(例えば、TiやTiWなど)を成膜する。配線電極の第３層53の材料として、配線電極の第１層51の材料と同じ材料を用いてもよい。

配線電極の第１層51〜第３層53を成膜した後、ホトリソグラフ法とエッチングを経て、各半導体素子２と接続するためのパターニングされた電極配線５を形成する。電極配線５を形成した後、半導体素子２と電極配線５とのコンタクト抵抗を下げる目的で400〜450℃の熱処理を行う。この熱処理は、水素（H₂）や窒素（N₂）などの酸素（O₂）の無い雰囲気中で行われる。

引き続き、酸素（O₂）と窒素（N₂）の混合雰囲気中で100〜400℃の熱処理を行い、電極配線の第２層52の側面に酸化アルミニウム保護層７を形成する。このとき酸化アルミニウム保護層７の平均厚さは、２〜50 nmであることが好ましい。より好ましくは５〜40 nmであり、更に好ましくは10〜30 nmである。他の行程（半導体素子形成工程、層間絶縁層形成工程、コンタクトホール形成工程、パシベーション膜成膜工程、パシベーション膜整形工程）は、第１の実施形態と同様に行うことができる。

〔本発明の第３の実施形態〕
図５は、本発明の第３の実施形態に係る半導体装置の１例を示す断面模式図である。本実施の形態は、前記第１または前記第２の実施の形態におけるパシベーション膜６が第１および第２の膜を順に積層した２層構造であり、第１のパシベーション膜61がシリコン酸化物を主成分とし、第２のパシベーション膜62がシリコン窒化物を主成分とすることを特徴とする。また、第１のパシベーション膜61が電極配線５を覆い、かつ平坦化加工されていることを特徴とする。なお、図５においては、電極配線として第２の実施形態の場合を示したが、第１の実施形態と同様の構造であってもよい。

本実施の形態においては、前記第１の実施の形態と同様の作用・効果を有するとともに、小さい誘電率を有するシリコン酸化物を主成分とする第１のパシベーション膜61が存在することにより、隣接する電極配線間の電気容量が低減して配線間相互の影響が小さくなることで、半導体装置の動作速度向上に寄与する利点がある。また、第１のパシベーション膜61を平坦化することにより、次工程以降での微細加工（例えば、レジストパターン精度の向上）が容易となり、半導体素子の集積度を向上させることが可能となる。

（半導体装置の製造方法）
図５を参照しながら、第３の実施の形態に係る半導体装置の製造工程の概略を説明する。なお、前述の実施形態と重複する部分の詳細な説明は省略する。

配線電極形成工程の後、半導体素子２と電極配線５とのコンタクト抵抗を下げる目的で400〜450℃の熱処理を行う。この熱処理は、水素（H₂）や窒素（N₂）などの酸素（O₂）の無い雰囲気中で行われる。つぎに、酸素（O₂）と窒素（N₂）の混合雰囲気中で100〜400℃の熱処理を行い、電極配線の第２層52の側面に酸化アルミニウム保護層７を形成する。このとき酸化アルミニウム保護層７の平均厚さは、２〜50 nmであることが好ましい。より好ましくは５〜40 nmであり、更に好ましくは10〜30 nmである。

つぎに、電極配線５全体を覆うように、シリコン酸化物を主成分とする第１のパシベーション膜61を成膜する（第１のパシベーション膜成膜工程）。第１のパシベーション膜61の成膜方法に特段の制約はないが、プラズマCVD法を用いることは好ましい。また、第１のパシベーション膜成膜工程の後、化学機械的研磨（Chemical mechanical polishing）により第１のパシベーション膜を平坦化加工することは望ましい。

その後、第１のパシベーション膜61上に、シリコン窒化物を主成分とする第２のパシベーション膜62を成膜する（第２のパシベーション膜成膜工程）。他の行程（半導体素子形成工程、層間絶縁層形成工程、コンタクトホール形成工程、電極配線材料成膜工程、電極配線形成工程、パシベーション膜整形工程）は、第１または第２の実施形態と同様に行うことができる。

〔本発明の第４の実施形態〕
図６は、本発明の第４の実施形態に係る半導体装置の１例を示す断面模式図である。本実施の形態は、前述の実施形態における電極配線５，８が多段に積層されていることを特徴とする。なお、図６においては、第２の実施形態を基本構造として２段に積層した例を示したが、第１や第３の実施形態を基本構造としても良いし、第１〜第３の実施形態を組み合わせても良い。

本実施の形態においては、前記第１の実施の形態と同様の作用・効果を有するとともに、電極配線５，８を多段に積層することにより、半導体素子の集積度を向上させることが可能となる。なお、積層する段数に特段の制限はない。

（半導体装置の製造方法）
図６を参照しながら、第４の実施の形態に係る半導体装置の製造工程の概略を説明する。なお、前述の実施形態と重複する部分の詳細な説明は省略する。

第２の実施形態と同様に、第１段目の配線電極５を形成した後、半導体素子２と電極配線５とのコンタクト抵抗を下げる目的で400〜450℃の熱処理を行う。この熱処理は、水素（H₂）や窒素（N₂）などの酸素（O₂）の無い雰囲気中で行われる。つぎに、酸素（O₂）と窒素（N₂）の混合雰囲気中で100〜400℃の熱処理を行い、電極配線の第２層52の側面に酸化アルミニウム保護層７を形成する。このとき酸化アルミニウム保護層７の平均厚さは、２〜50 nmであることが好ましい。より好ましくは５〜40 nmであり、更に好ましくは10〜30 nmである。

つぎに、第１段目の電極配線５全体を覆うように、シリコン酸化物を主成分とする第１のパシベーション膜611を成膜する。第１のパシベーション膜611の成膜方法に特段の制約はないが、プラズマCVD法を用いることは好ましい。また、第１のパシベーション膜成膜工程の後、化学機械的研磨により第１のパシベーション膜を平坦化加工することは望ましい。つぎに、ホトリソグラフ法等にて第１のパシベーション膜611上に第１段目の配線電極５と第２段目の電極配線８を接続するためのコンタクトホールをパターニングした後、エッチングにより所定の箇所の第１パシベーション膜611を除去してコンタクトホール42を形成する。

コンタクトホール42を形成した後、まずコンタクトホール42を含む第１パシベーション膜61上に第２段目の配線電極の第１層81となるチタン/タングステン系材料(例えば、TiやTiWなど)を成膜する。続いて、第２段目の配線電極の第１層81の上に第２段目の配線電極の第２層82となるアルミニウム系材料を成膜する。続いて、第２段目の配線電極の第２層82の上に第２段目の配線電極の第３層83となるチタン/タングステン系材料(例えば、TiやTiWなど)を成膜する。第２段目の配線電極の材料としては、第１段目の配線電極と同じ材料を用いてもよいし、異なる材料を用いてもよい。

つぎに、第１段目の配線電極５と同様に、電極配線形成工程、接続熱処理および保護層形成熱処理を経て第２段目の配線電極８を作製する。その後、第２段目の電極配線８全体を覆うように、シリコン酸化物を主成分とする第１のパシベーション膜612を成膜する。また、第１のパシベーション膜612を成膜した後、化学機械的研磨により平坦化加工することは望ましい。

つぎに、第１のパシベーション膜612上に、シリコン窒化物を主成分とする第２のパシベーション膜62を成膜する。他の行程（半導体素子形成工程、層間絶縁層形成工程、パシベーション膜整形工程）は、前述の実施形態と同様に行うことができる。

〔実施の形態の効果〕
上記の本発明の実施の形態によれば、下記の効果を奏する。
（１）電極配線のアルミニウム系材料部分の表面に、優れた化学的安定性と耐熱衝撃性を有する酸化アルミニウム保護層を設けることにより、高温封止工程（例えば、環境温度：500〜530℃）においても電極配線の部分的な欠損現象が生じない半導体装置を提供することができる。
（２）電極配線のアルミニウム系材料部分の表面に、優れた化学的安定性と耐熱衝撃性を有する酸化アルミニウム保護層を設けた電極配線は、部分的な欠損現象が生じないことから電極配線寿命の低下を抑制でき、半導体装置全体の信頼性（耐久性）向上に寄与できる。
（３）電極配線の耐熱性（プロセスの許容温度）が従来よりも高まることから、封止工程における制約が軽減され、半導体装置に対する小型化要求に対応可能となる。
（４）本発明に係る半導体装置の製造方法は、最小限のコスト負担で電極配線の適切な部位に酸化アルミニウム保護層を設けることが可能であることから、低いコストで半導体装置を製造することができる。
（５）電極配線を３層構造（アルミニウム系材料コアの両面（下面と上面）にチタン/タングステン系材料を形成）とすることにより、レジストパターン精度の向上や半導体素子とのコンタクト抵抗のばらつきを低減することができる。
（６）パシベーション膜に小さい誘電率を有するシリコン酸化物を用いることにより、隣接する電極配線間の電気容量が低減して配線間相互の影響が小さくなることで、半導体装置の動作速度向上に寄与できる。
（７）パシベーション膜を平坦化することにより、次工程以降での微細加工（例えば、レジストパターン精度の向上）が容易となり、半導体素子の集積度向上に寄与できる。

従来の半導体装置を製造する工程の概略を示す断面模式図である。 本発明の第１の実施形態に係る半導体装置の１例を示す断面模式図である。 第１の実施の形態に係る半導体装置を製造する工程の概略を示す断面模式図である。 本発明の第２の実施形態に係る半導体装置の１例を示す断面模式図である。 本発明の第３の実施形態に係る半導体装置の１例を示す断面模式図である。 本発明の第４の実施形態に係る半導体装置の１例を示す断面模式図である。

符号の説明

１…シリコン単結晶基板、２…半導体素子、３…層間絶縁層、
４，41，42…コンタクトホール、
５，８…電極配線、
51，81…電極配線の第１層、52，82…電極配線の第２層、53，83…電極配線の第３層、
６…パシベーション膜、
61，611，612…第１のパシベーション膜、62…第２のパシベーション膜、
７…酸化アルミニウム保護層。

Claims (8)

1. シリコン単結晶基板の主表面に形成された１つ以上の半導体素子と、シリコン単結晶基板の前記主表面上に形成された層間絶縁層と、前記層間絶縁層上に形成され前記半導体素子に電力を供給する電極配線とを有する半導体装置であって、
   前記電極配線は前記層間絶縁層に形成されたコンタクトホールを介して前記半導体素子に接続されており、
   酸化アルミニウム保護層が前記電極配線の表面に形成されており、
   パシベーション膜が前記電極配線を被覆するように形成されていることを特徴とする半導体装置。
2. 請求項１に記載の半導体装置において、
   前記酸化アルミニウム保護層の平均厚さが２nm以上50 nm以下であることを特徴とする半導体装置。
3. 請求項１または請求項２に記載の半導体装置において、
   前記電極配線は、第１乃至第３の層が順に積層された３層構造であり、第１層および第３層の電極配線材料がチタン/タングステン系材料で、第２層の電極配線材料がアルミニウム系材料であることを特徴とする半導体装置。
4. 請求項３に記載の半導体装置において、
   前記酸化アルミニウム保護層は、前記電極配線の少なくとも側面部分に形成されていることを特徴とする半導体装置。
5. 請求項１乃至請求項４のいずれか１項に記載の半導体装置において、
   前記パシベーション膜は、第１および第２の膜が順に積層された２層構造であり、第１のパシベーション膜がシリコン酸化物を主成分とし、第２のパシベーション膜がシリコン窒化物を主成分とすることを特徴とする半導体装置。
6. 請求項５に記載の半導体装置において、
   前記第１のパシベーション膜が平坦化加工されていることを特徴とする半導体装置。
7. シリコン単結晶基板の主表面に形成された１つ以上の半導体素子と、シリコン単結晶基板の前記主表面上に形成された層間絶縁層と、前記層間絶縁層上に形成され前記半導体素子に電力を供給する電極配線とを有する半導体装置の製造方法であって、
   前記電極配線をパターニングする電極配線形成工程と、前記電極配線上にパシベーション膜を形成するパシベーション膜成膜工程との間に、前記電極配線の表面に酸化アルミニウム保護層を形成する保護層形成熱処理が行われることを特徴とする半導体装置の製造方法。
8. 請求項７に記載の半導体装置の製造方法において、
   前記保護層形成熱処理は、100〜400℃の温度で、かつ酸素（O₂）を含む雰囲気中で行われることを特徴とする半導体装置の製造方法。

Images