JPH0521611A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0521611A JPH0521611A JP19709391A JP19709391A JPH0521611A JP H0521611 A JPH0521611 A JP H0521611A JP 19709391 A JP19709391 A JP 19709391A JP 19709391 A JP19709391 A JP 19709391A JP H0521611 A JPH0521611 A JP H0521611A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- metal wiring
- insulating film
- interlayer insulating
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 間に少なくとも１層のメタル配線層を挾んだ
状態で上下のメタル配線層間に配線を施す際に、スルー
ホールの面積を小さくするとともに、その間のメタル層
に影響されないようにする。 【構成】 メタル配線６上に２層目の層間絶縁膜８が形
成され、その上に２層目のメタル配線１０が形成され、
その上に３層目の層間絶縁膜１２が形成され、その上に
３層目のメタル配線１４が形成されている。層間絶縁膜
８と１２にはスルーホール１８が設けられ、そのスルー
ホール１８を経て１層目のメタル配線６と３層目のメタ
ル配線１４が接続され、スルーホール１８では２層目の
メタル配線１０は絶縁物２０によって１層目と３層目の
メタル配線と絶縁されている。絶縁物２０はアルミニウ
ム酸化物である。
状態で上下のメタル配線層間に配線を施す際に、スルー
ホールの面積を小さくするとともに、その間のメタル層
に影響されないようにする。 【構成】 メタル配線６上に２層目の層間絶縁膜８が形
成され、その上に２層目のメタル配線１０が形成され、
その上に３層目の層間絶縁膜１２が形成され、その上に
３層目のメタル配線１４が形成されている。層間絶縁膜
８と１２にはスルーホール１８が設けられ、そのスルー
ホール１８を経て１層目のメタル配線６と３層目のメタ
ル配線１４が接続され、スルーホール１８では２層目の
メタル配線１０は絶縁物２０によって１層目と３層目の
メタル配線と絶縁されている。絶縁物２０はアルミニウ
ム酸化物である。
Description
【０００１】
【産業上の利用分野】本発明は多層メタル構造を有する
半導体装置に関するものである。
半導体装置に関するものである。
【０００２】
【従来の技術】多層メタル配線を有する半導体装置で、
例えば第１層目のメタル配線と第３層目のメタル配線と
の間に接続を施す場合、スルーホール部に第２層目のメ
タル配線層を介し、１層目と３層目のメタル配線を接続
している。メタル配線層の間には層間絶縁膜が形成され
るが、層間絶縁膜としてはＰＳＧ膜やＢＰＳＧ膜などの
シリコン酸化膜が堆積されている。
例えば第１層目のメタル配線と第３層目のメタル配線と
の間に接続を施す場合、スルーホール部に第２層目のメ
タル配線層を介し、１層目と３層目のメタル配線を接続
している。メタル配線層の間には層間絶縁膜が形成され
るが、層間絶縁膜としてはＰＳＧ膜やＢＰＳＧ膜などの
シリコン酸化膜が堆積されている。
【０００３】
【発明が解決しようとする課題】例えば第１層メタル配
線層と第３層メタル配線層の間のスルーホール部に第２
層目のメタル配線層が介在することにより、スルーホー
ル部の面積が大きくなり、集積度を上げるうえで妨げと
なる。そこで、本発明の第１の目的は、間に少なくとも
１層のメタル配線層を挾んだ状態で上下のメタル配線層
間に配線を施す際に、スルーホールの面積を小さくする
とともに、その間のメタル層が電源ラインやグラウンド
ラインであっても支障なく接続を施すことのできる半導
体装置を提供することである。
線層と第３層メタル配線層の間のスルーホール部に第２
層目のメタル配線層が介在することにより、スルーホー
ル部の面積が大きくなり、集積度を上げるうえで妨げと
なる。そこで、本発明の第１の目的は、間に少なくとも
１層のメタル配線層を挾んだ状態で上下のメタル配線層
間に配線を施す際に、スルーホールの面積を小さくする
とともに、その間のメタル層が電源ラインやグラウンド
ラインであっても支障なく接続を施すことのできる半導
体装置を提供することである。
【０００４】メタル配線層間の層間絶縁膜としてＰＳＧ
膜やＢＰＳＧ膜などの絶縁膜を堆積すると、そのような
絶縁膜を堆積するための工程が必要になる。また、メタ
ル配線上に層間絶縁膜を堆積し、その層間絶縁膜にスル
ーホールを形成する際、スルーホールをドライエッチン
グ法で形成した場合には、スルーホールの側壁に反応生
成物の層が付着する。そのスルーホールを経て下層のメ
タル配線と接続するために上層のメタル配線を形成する
と、この反応生成物の層が上層メタル配線の断線などの
原因となり、メタル配線の信頼性を低下させる。この反
応生成物の層は、層間絶縁膜をドライエッチングする
際、エッチング終了時はオーバーエッチング状態になる
ようにエッチング条件が設定されるので、層間絶縁膜の
下のメタル配線のＡｌ−Ｓｉ−Ｃｕなどのアルミニウム
系配線材料と層間絶縁膜用のエッチングガス（例えばＣ
2Ｆ6＋ＣＨＦ3など）との反応によりスルーホール側壁
にアルミニウムフッ化物が付着したものである。この反
応生成物の層はレジストを除去した後もスルーホールに
側壁状に残る。そこで、本発明の第２の目的は、層間絶
縁膜の堆積工程をなくして製造工数を削減するととも
に、スルーホール側壁に反応生成物の層が形成されるの
を防いでメタル配線の信頼性を高めることである。
膜やＢＰＳＧ膜などの絶縁膜を堆積すると、そのような
絶縁膜を堆積するための工程が必要になる。また、メタ
ル配線上に層間絶縁膜を堆積し、その層間絶縁膜にスル
ーホールを形成する際、スルーホールをドライエッチン
グ法で形成した場合には、スルーホールの側壁に反応生
成物の層が付着する。そのスルーホールを経て下層のメ
タル配線と接続するために上層のメタル配線を形成する
と、この反応生成物の層が上層メタル配線の断線などの
原因となり、メタル配線の信頼性を低下させる。この反
応生成物の層は、層間絶縁膜をドライエッチングする
際、エッチング終了時はオーバーエッチング状態になる
ようにエッチング条件が設定されるので、層間絶縁膜の
下のメタル配線のＡｌ−Ｓｉ−Ｃｕなどのアルミニウム
系配線材料と層間絶縁膜用のエッチングガス（例えばＣ
2Ｆ6＋ＣＨＦ3など）との反応によりスルーホール側壁
にアルミニウムフッ化物が付着したものである。この反
応生成物の層はレジストを除去した後もスルーホールに
側壁状に残る。そこで、本発明の第２の目的は、層間絶
縁膜の堆積工程をなくして製造工数を削減するととも
に、スルーホール側壁に反応生成物の層が形成されるの
を防いでメタル配線の信頼性を高めることである。
【０００５】
【課題を解決するための手段】スルーホールの面積を小
さくするとともに、その間のメタル層が電源ラインやグ
ラウンドラインであっても支障なく接続を施すことがで
きるようにする目的を達成するために、本発明では、間
に少なくとも１層のメタル配線層を挾んだ上下のメタル
配線層の間にスルーホールを形成し、そのスルーホール
を間に挾まれたメタル配線層と絶縁するとともに、その
間に挾まれたメタル配線層を介在させずにそのスルーホ
ールを経て上下のメタル配線層を互いに接続する。
さくするとともに、その間のメタル層が電源ラインやグ
ラウンドラインであっても支障なく接続を施すことがで
きるようにする目的を達成するために、本発明では、間
に少なくとも１層のメタル配線層を挾んだ上下のメタル
配線層の間にスルーホールを形成し、そのスルーホール
を間に挾まれたメタル配線層と絶縁するとともに、その
間に挾まれたメタル配線層を介在させずにそのスルーホ
ールを経て上下のメタル配線層を互いに接続する。
【０００６】層間絶縁膜の堆積工程をなくし、スルーホ
ール側壁に反応生成物の層が形成されるのを防ぐ目的を
達成するために、本発明では、アルミニウム系配線を少
なくとも１層有し、かつ、この配線上に形成される層間
絶縁膜としてこの配線の酸化により形成された酸化アル
ミニウム膜を用いる。この場合、層間絶縁膜の信頼性を
高めるために、第２の目的は達成されなくなるが、酸化
アルミニウム膜上に更に他の絶縁膜を堆積してもよい。
ール側壁に反応生成物の層が形成されるのを防ぐ目的を
達成するために、本発明では、アルミニウム系配線を少
なくとも１層有し、かつ、この配線上に形成される層間
絶縁膜としてこの配線の酸化により形成された酸化アル
ミニウム膜を用いる。この場合、層間絶縁膜の信頼性を
高めるために、第２の目的は達成されなくなるが、酸化
アルミニウム膜上に更に他の絶縁膜を堆積してもよい。
【０００７】
【実施例】図１は請求項１に対応した実施例を表わす。
２はシリコン基板であり、ＭＯＳトランジスタその他の
素子が形成されている。基板２上には層間絶縁膜４が形
成され、その上に１層目のメタル配線６が形成されてい
る。メタル配線６と基板２との間は層間絶縁膜４のコン
タクトホールを経て接続がなされている。メタル配線６
上には２層目の層間絶縁膜８が形成されており、層間絶
縁膜８上には２層目のメタル配線１０が形成されてい
る。メタル配線１０上には３層目の層間絶縁膜１２が形
成され、その上に３層目のメタル配線１４が形成されて
いる。１６はパッシベーション膜である。
２はシリコン基板であり、ＭＯＳトランジスタその他の
素子が形成されている。基板２上には層間絶縁膜４が形
成され、その上に１層目のメタル配線６が形成されてい
る。メタル配線６と基板２との間は層間絶縁膜４のコン
タクトホールを経て接続がなされている。メタル配線６
上には２層目の層間絶縁膜８が形成されており、層間絶
縁膜８上には２層目のメタル配線１０が形成されてい
る。メタル配線１０上には３層目の層間絶縁膜１２が形
成され、その上に３層目のメタル配線１４が形成されて
いる。１６はパッシベーション膜である。
【０００８】層間絶縁膜８と１２にはスルーホール１８
が設けられており、そのスルーホール１８を経て１層目
のメタル配線６と３層目のメタル配線１４が接続されて
いる。スルーホール部分では２層目のメタル配線１０は
絶縁物２０によって１層目と３層目のメタル配線に接続
されているスルーホールのメタル層と絶縁されている。
この実施例ではメタル配線６，１０，１４はアルミニウ
ム又はアルミニウムに僅かのシリコンなどを含んだアル
ミニウム合金であり、絶縁物２０はアルミニウム酸化物
やアルミニウム水酸化物である。
が設けられており、そのスルーホール１８を経て１層目
のメタル配線６と３層目のメタル配線１４が接続されて
いる。スルーホール部分では２層目のメタル配線１０は
絶縁物２０によって１層目と３層目のメタル配線に接続
されているスルーホールのメタル層と絶縁されている。
この実施例ではメタル配線６，１０，１４はアルミニウ
ム又はアルミニウムに僅かのシリコンなどを含んだアル
ミニウム合金であり、絶縁物２０はアルミニウム酸化物
やアルミニウム水酸化物である。
【０００９】図２により図１の実施例を製造する方法を
説明する。 （Ａ）基板２上の層間絶縁膜４上に１層目のメタル配線
６がパターン化されて形成され、その上に２層目の層間
絶縁膜８を介して２層目のメタル配線１０がパターン化
されて形成され、さらにその上に３層目の層間絶縁膜１
２が形成されている。層間絶縁膜１２上にレジスト膜２
２が形成され、ベーキングされた後、写真製版によって
スルーホールを設ける部分に開口を有する形状にパター
ン化されている。 （Ｂ）レジスト２２をマスクとして層間絶縁膜１２にス
ルーホールを開け、次いで２層目のメタル配線１０にも
エッチングにより開口を設ける。
説明する。 （Ａ）基板２上の層間絶縁膜４上に１層目のメタル配線
６がパターン化されて形成され、その上に２層目の層間
絶縁膜８を介して２層目のメタル配線１０がパターン化
されて形成され、さらにその上に３層目の層間絶縁膜１
２が形成されている。層間絶縁膜１２上にレジスト膜２
２が形成され、ベーキングされた後、写真製版によって
スルーホールを設ける部分に開口を有する形状にパター
ン化されている。 （Ｂ）レジスト２２をマスクとして層間絶縁膜１２にス
ルーホールを開け、次いで２層目のメタル配線１０にも
エッチングにより開口を設ける。
【００１０】（Ｃ）基板を温純水に浸す、いわゆる純水
ボイルと称される方法などの方法により、開口部に露出
した２層目のメタル配線１０の露出部を酸化アルミニウ
ムや水酸化アルミニウムなどの絶縁物２０に変化させ
る。その後、レジスト２２をマスクとしてさらに２層目
の層間絶縁膜８をエッチングし、１層目のメタル配線６
を露出させる。レジスト２２を除去し、全体にメタル膜
を堆積し、写真製版とエッチングによりそのメタル膜に
パターン化を施せば、３層目のメタル配線が１層目のメ
タル配線と接続された３層構造の配線が完成する。最後
にパッシベーション膜を形成すれば図１の実施例とな
る。
ボイルと称される方法などの方法により、開口部に露出
した２層目のメタル配線１０の露出部を酸化アルミニウ
ムや水酸化アルミニウムなどの絶縁物２０に変化させ
る。その後、レジスト２２をマスクとしてさらに２層目
の層間絶縁膜８をエッチングし、１層目のメタル配線６
を露出させる。レジスト２２を除去し、全体にメタル膜
を堆積し、写真製版とエッチングによりそのメタル膜に
パターン化を施せば、３層目のメタル配線が１層目のメ
タル配線と接続された３層構造の配線が完成する。最後
にパッシベーション膜を形成すれば図１の実施例とな
る。
【００１１】具体的な例として、本発明を３層アルミニ
ウム配線構造で層間絶縁膜がＳｉＯ2膜であるものに適
用した実施例を図３に示す。 （Ａ）既知の工程により２層目のメタル配線１０上にシ
リコン酸化膜を堆積した状態である。１層目と２層目の
メタル配線は２層目の層間絶縁膜８のスルーホール２４
を経て接続されている。 （Ｂ）層間絶縁膜１２上にレジスト膜２６を塗布し、ベ
ーキングを施した後、写真製版によって、後で２層目メ
タル配線１０を突き抜けるスルーホール部２８と２層目
メタル配線１０と３層目メタル配線を接続するスルーホ
ール部３０に開口を有するようにパターン化を施す。こ
の写真製版では開口部２８と３０のデータの入ったレテ
ィクルを用いる。
ウム配線構造で層間絶縁膜がＳｉＯ2膜であるものに適
用した実施例を図３に示す。 （Ａ）既知の工程により２層目のメタル配線１０上にシ
リコン酸化膜を堆積した状態である。１層目と２層目の
メタル配線は２層目の層間絶縁膜８のスルーホール２４
を経て接続されている。 （Ｂ）層間絶縁膜１２上にレジスト膜２６を塗布し、ベ
ーキングを施した後、写真製版によって、後で２層目メ
タル配線１０を突き抜けるスルーホール部２８と２層目
メタル配線１０と３層目メタル配線を接続するスルーホ
ール部３０に開口を有するようにパターン化を施す。こ
の写真製版では開口部２８と３０のデータの入ったレテ
ィクルを用いる。
【００１２】（Ｃ）レジスト膜２６をマスクにして層間
絶縁膜１２をエッチングし、開口部２８，３０に穴を開
けて２層目のメタル配線１０を露出させる。 （Ｄ）次に、レジスト膜２６の上にさらにレジスト膜３
２を塗布し、ベーキングを行なった後、開口部２８のみ
のデータの入ったレティクルを用いて写真製版を行な
い、レジスト３２をパターン化する。 （Ｅ）このレジスト３２をマスクとして２層目のメタル
配線１０をエッチングし、その下の第２層目の層間絶縁
膜８を露出させる。 （Ｆ）温純水に基板を浸す純水ボイルなどの方法によ
り、開口部２８に露出した第２層目メタル配線１０の露
出部の側壁に酸化アルミニウムや水酸化アルミニウムな
どの絶縁物２０を反応により生成させる。
絶縁膜１２をエッチングし、開口部２８，３０に穴を開
けて２層目のメタル配線１０を露出させる。 （Ｄ）次に、レジスト膜２６の上にさらにレジスト膜３
２を塗布し、ベーキングを行なった後、開口部２８のみ
のデータの入ったレティクルを用いて写真製版を行な
い、レジスト３２をパターン化する。 （Ｅ）このレジスト３２をマスクとして２層目のメタル
配線１０をエッチングし、その下の第２層目の層間絶縁
膜８を露出させる。 （Ｆ）温純水に基板を浸す純水ボイルなどの方法によ
り、開口部２８に露出した第２層目メタル配線１０の露
出部の側壁に酸化アルミニウムや水酸化アルミニウムな
どの絶縁物２０を反応により生成させる。
【００１３】（Ｇ）レジスト３２をマスクとしてさらに
２層目の層間絶縁膜８をエッチングして１層目のメタル
配線６を露出させる。 （Ｈ）レジスト３２と２６を除去する。 （Ｉ）全面に３層目のメタル膜を堆積し、写真製版とエ
ッチングによりパターン化を施して３層目メタル配線１
４を形成する。それ以降は既知の工程に従う。図３
（Ｉ）に示されるように、スルーホール３０は２層目と
３層目のメタル配線を接続するスルーホールとなり、ス
ルーホール２８は１層目と３層目のメタル配線を接続す
るスルーホールとなる。
２層目の層間絶縁膜８をエッチングして１層目のメタル
配線６を露出させる。 （Ｈ）レジスト３２と２６を除去する。 （Ｉ）全面に３層目のメタル膜を堆積し、写真製版とエ
ッチングによりパターン化を施して３層目メタル配線１
４を形成する。それ以降は既知の工程に従う。図３
（Ｉ）に示されるように、スルーホール３０は２層目と
３層目のメタル配線を接続するスルーホールとなり、ス
ルーホール２８は１層目と３層目のメタル配線を接続す
るスルーホールとなる。
【００１４】層間絶縁膜として酸化アルミニウム膜を用
いた実施例を図４に示す。シリコン基板４０には例えば
半導体素子としてＭＯＳトランジスタが形成されてい
る。４２はソース・ドレイン用の拡散領域であり、両領
域４２，４２間のチャネル領域上にはゲート酸化膜４４
を介してゲート電極４６が形成されている。この素子を
含んで基板４０上にはＢＰＳＧ膜などの層間絶縁膜４８
が形成されている。層間絶縁膜４８上にはアルミニウム
又はアルミニウムに僅かのシリコンなどを含んだアルミ
ニウム合金などのアルミニウム系メタル配線５０が形成
され、メタル配線５０は層間絶縁膜４８のコンタクトホ
ールを介して拡散領域４２と接続されている。
いた実施例を図４に示す。シリコン基板４０には例えば
半導体素子としてＭＯＳトランジスタが形成されてい
る。４２はソース・ドレイン用の拡散領域であり、両領
域４２，４２間のチャネル領域上にはゲート酸化膜４４
を介してゲート電極４６が形成されている。この素子を
含んで基板４０上にはＢＰＳＧ膜などの層間絶縁膜４８
が形成されている。層間絶縁膜４８上にはアルミニウム
又はアルミニウムに僅かのシリコンなどを含んだアルミ
ニウム合金などのアルミニウム系メタル配線５０が形成
され、メタル配線５０は層間絶縁膜４８のコンタクトホ
ールを介して拡散領域４２と接続されている。
【００１５】メタル配線５０上には層間絶縁膜として酸
化アルミニウムの絶縁膜５２が形成されており、層間絶
縁膜５２上には２層目のメタル配線５４が形成されて、
層間絶縁膜５２から露出した１層目メタル配線５０と２
層目メタル配線５４が接続されている。さらに、酸化ア
ルミニウムの層間絶縁膜を介して多層配線構造にされた
り、パッシベーション膜が形成されるが、それらの図示
は省略されている。アルミニウム系配線を酸化すること
により層間絶縁膜が得られるが、その層間絶縁膜の絶縁
特性の信頼性を高めるためには、図５に示されるよう
に、酸化アルミニウム絶縁膜５２上にさらにＢＰＳＧ膜
やＰＳＧ膜などの層間絶縁膜５６を積層してもよい。
化アルミニウムの絶縁膜５２が形成されており、層間絶
縁膜５２上には２層目のメタル配線５４が形成されて、
層間絶縁膜５２から露出した１層目メタル配線５０と２
層目メタル配線５４が接続されている。さらに、酸化ア
ルミニウムの層間絶縁膜を介して多層配線構造にされた
り、パッシベーション膜が形成されるが、それらの図示
は省略されている。アルミニウム系配線を酸化すること
により層間絶縁膜が得られるが、その層間絶縁膜の絶縁
特性の信頼性を高めるためには、図５に示されるよう
に、酸化アルミニウム絶縁膜５２上にさらにＢＰＳＧ膜
やＰＳＧ膜などの層間絶縁膜５６を積層してもよい。
【００１６】次に、図６により図５の実施例の製造方法
を説明する。 （Ａ）既知のプロセスに従って層間絶縁膜４８上に１層
目のメタル配線５０を形成する。すなわち、この工程ま
でに基板４０に素子の一例として拡散領域４２、ゲート
酸化膜４４及びゲート電極４６をもつＭＯＳトランジス
タが形成され、層間絶縁膜４８のコンタクトホールを介
して１層目メタル配線５０と拡散領域４２が接続された
状態である。メタル配線５２はアルミニウムに微量のシ
リコンと銅を含んだアルミニウム系配線とし、パターン
化されている。
を説明する。 （Ａ）既知のプロセスに従って層間絶縁膜４８上に１層
目のメタル配線５０を形成する。すなわち、この工程ま
でに基板４０に素子の一例として拡散領域４２、ゲート
酸化膜４４及びゲート電極４６をもつＭＯＳトランジス
タが形成され、層間絶縁膜４８のコンタクトホールを介
して１層目メタル配線５０と拡散領域４２が接続された
状態である。メタル配線５２はアルミニウムに微量のシ
リコンと銅を含んだアルミニウム系配線とし、パターン
化されている。
【００１７】（Ｂ）メタル配線５０上からレジスト６０
を塗布し、ベーキングを施す。 （Ｃ）レジスト６０に写真製版によりスルーホール用の
パターン化を施す。このパターン化では正転レティクル
を用いて、将来スルーホールとなる部分にレジスト６０
ａを残す。 （Ｄ）次に、基板を純水ボイルなどの方法によりレジス
ト６０ａから露出しているメタル配線５０の表面を酸化
させて酸化アルミニウム層５２を形成する。 （Ｅ）レジスト６０ａを除去する。 （Ｆ）全面に２層目のメタル層５４ａを堆積する。その
後、写真製版とエッチングによりメタル層５４ａにパタ
ーン化を施せば図４の実施例となる。
を塗布し、ベーキングを施す。 （Ｃ）レジスト６０に写真製版によりスルーホール用の
パターン化を施す。このパターン化では正転レティクル
を用いて、将来スルーホールとなる部分にレジスト６０
ａを残す。 （Ｄ）次に、基板を純水ボイルなどの方法によりレジス
ト６０ａから露出しているメタル配線５０の表面を酸化
させて酸化アルミニウム層５２を形成する。 （Ｅ）レジスト６０ａを除去する。 （Ｆ）全面に２層目のメタル層５４ａを堆積する。その
後、写真製版とエッチングによりメタル層５４ａにパタ
ーン化を施せば図４の実施例となる。
【００１８】
【発明の効果】請求項１の発明によれば、間に少なくと
も１層のメタル配線層を挾んだ上下のメタル配線層間に
スルーホールが形成されており、そのスルーホールでは
間のメタル配線層との間が絶縁化されているので、中間
にメタル配線を介在させずにスルーホールで直接上下の
メタル配線層を接続することができ、スルーホールの占
有面積が小さくなる。また、接続される上下のメタル配
線層の間に広い面積にわたって存在する電源ラインやグ
ラウンドラインなどのメタル層が存在している場合で
も、その中間メタル層に影響されずに設計することがで
きる。
も１層のメタル配線層を挾んだ上下のメタル配線層間に
スルーホールが形成されており、そのスルーホールでは
間のメタル配線層との間が絶縁化されているので、中間
にメタル配線を介在させずにスルーホールで直接上下の
メタル配線層を接続することができ、スルーホールの占
有面積が小さくなる。また、接続される上下のメタル配
線層の間に広い面積にわたって存在する電源ラインやグ
ラウンドラインなどのメタル層が存在している場合で
も、その中間メタル層に影響されずに設計することがで
きる。
【００１９】請求項２の発明によればアルミニウム系配
線を酸化して層間絶縁膜とするので、シリコン酸化膜な
どの層間絶縁膜を堆積する工程を省略することができて
工程数を削減することができる。メタル配線を酸化して
得た層間絶縁膜は堆積されたＢＰＳＧ膜などの層間絶縁
膜より薄く形成できるためスルーホールのカバレッジが
よくなる。また、層間絶縁膜のドライエッチング工程が
なくなるため、スルーホール側壁に反応生成物の層が発
生せず、スルーホールでの接続の信頼性が高まる。請求
項３の発明によれば工程数は増えるけれども層間絶縁膜
の信頼性が高まる。
線を酸化して層間絶縁膜とするので、シリコン酸化膜な
どの層間絶縁膜を堆積する工程を省略することができて
工程数を削減することができる。メタル配線を酸化して
得た層間絶縁膜は堆積されたＢＰＳＧ膜などの層間絶縁
膜より薄く形成できるためスルーホールのカバレッジが
よくなる。また、層間絶縁膜のドライエッチング工程が
なくなるため、スルーホール側壁に反応生成物の層が発
生せず、スルーホールでの接続の信頼性が高まる。請求
項３の発明によれば工程数は増えるけれども層間絶縁膜
の信頼性が高まる。
【図１】第１の実施例を示す断面図である。
【図２】図１の実施例の製造方法を示す工程断面図であ
る。
る。
【図３】図１の実施例を具体的な装置に適用した実施例
の製造方法を示す工程断面図である。
の製造方法を示す工程断面図である。
【図４】第２の実施例を示す断面図である。
【図５】第３の実施例を示す断面図である。
【図６】図４の実施例の製造方法を示す工程断面図であ
る。
る。
２，４０ シリコン基板
４，８，１２ 層間絶縁膜
６，１０，１４，５０，５４ メタル配線
１８ スルーホール
２０ 絶縁物
５２ 酸化アルミニウム絶縁層
５６ シリコン酸化膜の層間絶縁層
Claims (3)
- 【請求項１】 ３層以上の多層メタル配線を有する半導
体装置において、間に少なくとも１層のメタル配線層を
挾んだ上下のメタル配線層の間にスルーホールが形成さ
れ、そのスルーホールでは間に挾まれた前記メタル配線
層と絶縁されているとともに、その間に挾まれた前記メ
タル配線層を介在させずに前記スルーホールを経て前記
上下のメタル配線層が互いに接続されている半導体装
置。 - 【請求項２】 アルミニウム系配線を少なくとも１層有
し、かつ、この配線上に形成されている絶縁膜はこの配
線の酸化により形成された酸化アルミニウム膜である半
導体装置。 - 【請求項３】 前記酸化アルミニウム膜上には他の絶縁
膜が堆積されている請求項２に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19709391A JPH0521611A (ja) | 1991-07-10 | 1991-07-10 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19709391A JPH0521611A (ja) | 1991-07-10 | 1991-07-10 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0521611A true JPH0521611A (ja) | 1993-01-29 |
Family
ID=16368613
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19709391A Pending JPH0521611A (ja) | 1991-07-10 | 1991-07-10 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0521611A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009016400A (ja) * | 2007-06-29 | 2009-01-22 | Toshiba Corp | 積層配線構造体及びその製造方法並びに半導体装置及びその製造方法 |
| JP2009088443A (ja) * | 2007-10-03 | 2009-04-23 | Hitachi Ltd | 半導体装置およびその製造方法 |
-
1991
- 1991-07-10 JP JP19709391A patent/JPH0521611A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009016400A (ja) * | 2007-06-29 | 2009-01-22 | Toshiba Corp | 積層配線構造体及びその製造方法並びに半導体装置及びその製造方法 |
| US8664108B2 (en) | 2007-06-29 | 2014-03-04 | Kabushiki Kaisha Toshiba | Stacked multilayer structure and manufacturing method thereof |
| US8742586B2 (en) | 2007-06-29 | 2014-06-03 | Kabushiki Kaisha Toshiba | Stacked multilayer structure and manufacturing method thereof |
| US9257388B2 (en) | 2007-06-29 | 2016-02-09 | Kabushiki Kaisha Toshiba | Stacked multilayer structure and manufacturing method thereof |
| US9640547B2 (en) | 2007-06-29 | 2017-05-02 | Kabushiki Kaisha Toshiba | Stacked multilayer structure and manufacturing method thereof |
| US10056333B2 (en) | 2007-06-29 | 2018-08-21 | Toshiba Memory Corporation | Stacked multilayer structure and manufacturing method thereof |
| US10535604B2 (en) | 2007-06-29 | 2020-01-14 | Toshiba Memory Corporation | Stacked multilayer structure and manufacturing method thereof |
| US10861789B2 (en) | 2007-06-29 | 2020-12-08 | Toshiba Memory Corporation | Manufacturing method of stacked multilayer structure |
| JP2009088443A (ja) * | 2007-10-03 | 2009-04-23 | Hitachi Ltd | 半導体装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4728627A (en) | Method of making multilayered interconnects using hillock studs formed by sintering | |
| JP2000100938A (ja) | 半導体装置の多層配線構造 | |
| JPH0521611A (ja) | 半導体装置 | |
| JP2845828B2 (ja) | 多層配線半導体装置とその製造方法 | |
| KR940002757B1 (ko) | 바이폴라형 반도체장치 | |
| JP3463961B2 (ja) | 半導体装置 | |
| JPS63211672A (ja) | 半導体集積回路装置 | |
| EP0834915A1 (en) | Fabrication method of multi-layered wiring | |
| JPS58213449A (ja) | 半導体集積回路装置 | |
| JPH0551182B2 (ja) | ||
| JPH04313256A (ja) | 半導体集積回路装置及びその形成方法 | |
| JP2555755B2 (ja) | 半導体装置およびその製造方法 | |
| JPH06204345A (ja) | 半導体装置 | |
| JPH06310610A (ja) | 半導体装置及びその製造方法 | |
| JPH0621234A (ja) | 薄膜多層配線及びその製造方法 | |
| JP2000174128A (ja) | 半導体薄膜装置とその製造方法 | |
| JPH0653328A (ja) | 半導体装置 | |
| JP2758765B2 (ja) | 半導体装置の製造方法 | |
| JPH05267297A (ja) | 半導体装置の製造方法 | |
| JP2538245Y2 (ja) | 半導体装置 | |
| JPS60177652A (ja) | 半導体装置の製造方法 | |
| JPH04369853A (ja) | 半導体装置 | |
| JPH03109736A (ja) | 半導体装置の製造方法 | |
| JPH0750739B2 (ja) | 半導体集積回路の多層配線構造 | |
| JPH09283619A (ja) | 半導体集積回路装置の製造方法 |