JP2000174128A - 半導体薄膜装置とその製造方法 - Google Patents

半導体薄膜装置とその製造方法

Info

Publication number
JP2000174128A
JP2000174128A JP35086198A JP35086198A JP2000174128A JP 2000174128 A JP2000174128 A JP 2000174128A JP 35086198 A JP35086198 A JP 35086198A JP 35086198 A JP35086198 A JP 35086198A JP 2000174128 A JP2000174128 A JP 2000174128A
Authority
JP
Japan
Prior art keywords
layer
insulating film
layer wiring
barrier metal
interlayer insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP35086198A
Other languages
English (en)
Other versions
JP3216124B2 (ja
Inventor
Toshiaki Takada
稔秋 高田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP35086198A priority Critical patent/JP3216124B2/ja
Publication of JP2000174128A publication Critical patent/JP2000174128A/ja
Application granted granted Critical
Publication of JP3216124B2 publication Critical patent/JP3216124B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【目的】 エッチング量を減らしてレジスト形状を維持
し、正確なプロフィールを有する半導体薄膜装置とその
製法を提供することを目的とする。 【構成】 2層配線4に形成されるスルーホールに、水
平方向に2層配線−バリアメタル層5−透明導体膜8の
3層構造を実現させて、確実な導通を確保する。3層以
上の厚い積層部分のエッチングがないため、エッチング
操作中にレジスト形状が維持され、所望のプロフィール
を有する半導体薄膜装置が得られる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体薄膜装置及
びその製造方法に関し、より詳細には使用するレジスト
の損傷によるピンホール生成等を生じさせることなく、
正確なプロフィールを有する積層が成できる半導体薄膜
装置及びその製造方法に関する。
【0002】
【従来の技術】一般に半導体装置では、素子の高密度化
及び高速化が進行し、多層配線構造が汎用されている。
図10に多層配線構造である従来のライトバルブ画素の
断面図を示す。この多層配線構造では、第1層のTi/
Alと第3層のITOを接続するため、1−3層間の絶
縁膜として、平坦化膜/窒化膜/窒化膜の合計1.6μ
mを一気にエッチングして、尚且つ、1層の500・−
1000・のTiを残すエッチングを行う。エッチング
開口後、その上にITOの3層配線を形成する。
【0003】
【発明が解決しようとする課題】ライトバルブの画素に
おいて、3層ITO−1層Ti/Al接続のためのスル
ホールのエッチングが深いためにエッチ量が多く、膜
厚、エッチレート等のバラツキを考慮するとTiを残し
て、エッチングすることが難しく、通常、それぞれ10
%程ばらついてしまう。また、エッチ時間が長くなるこ
とから、マスクとして用いていたレジストが先になくな
り、マスク材としての役割をなさなくなるという問題が
あり、容易に接続することができなかった(図11)。
【0004】また図12の構造では、1−3層間スルー
ホールを一度で開口しようとするとホトレジストが形状
を維持できず、その下の2−3層間絶縁膜もエッチング
されて2層配線上にピンホールが発生して2層配線と3
層配線がショートしてしまう。更に図13の構造でも、
2層配線と3層配線が2−3層間絶縁膜のピンホールで
ショートすることがある。図13の構造では、1−2層
間絶縁膜と2−3層間絶縁膜の合計の厚さをエッチング
開口しなければならないため、上述の通りレジスト形状
が維持出来ないか、エッチング不足になり、たとえ開口
出来ても図14に示すようにバリアメタル層を残すこと
が難しくなる。これらの問題点が生ずる理由は上述の通
り、1−3層間の、例えば絶縁膜の平坦化膜/窒化膜/
窒化膜(合計1.6μm)を一気にエッチングするた
め、エッチング時間が長く、レジストの形状が維持出来
なくなるからである。更に、SiNとTiの選択比が2
0くらい大きくても、ばらつきを考慮するとTiがなく
なることがある。
【0005】
【課題を解決するための手段】本発明に係る半導体薄膜
装置は、1層配線表面の一部に形成された1−2層間絶
縁膜、該1−2層間絶縁膜表面及び前記1層配線の残表
面上に被覆された2層配線、該2層配線に穿設されたス
ルーホールの内側壁面に形成されたバリアメタル層、及
び少なくとも前記スルーホール底面の2層配線と前記バ
リアメタル層に接触して該スルーホール層及び2−3層
間絶縁膜を被覆している透明導体膜を含んでなることを
特徴とする半導体薄膜装置であり、この積層構造は後述
する本発明方法により製造できる。
【0006】
【発明の実施の形態】以下に、本発明を詳細に説明す
る。本発明の特徴は、バリアメタル層及び該層を挟む2
層を横方向に積層接続することにより、エッチング量を
少なくして、長時間のエッチングによりレジストが損傷
しないようにし、これによりレジスト損傷によるピンホ
ール形成等の問題点が解消できる。具体的には、溝のあ
る下地配線、例えばAlの溝を利用する。スルーホール
形成で露出したAl溝の側面にバリアメタルのTiを残
し、全面に透明電極のITOを乗せると、溝側面でAl
−Ti−ITOの構成となる。図1に具体的な断面図を
示したプロジェクター用ライトバルブの画素は、開口率
を上げるために、画素周辺に素子、配線を配置し、最後
に透明電極としてITOを用いている。ITOは、3層
目にあり、1層目の配線と接続して電極としている。
【0007】1層配線のAlと3層目のITOを接続す
る場合に、AlとITOを直接に接続するとITOの酸
素によって、Al表面が酸化しアルミナになるため、導
通がとれなくなる。そのため、間にTiを挟み、ITO
からの酸素のバリアとすることで、導通をとることは、
一般に良く知られている。しかし、2−3層間絶縁膜と
1−2層間絶縁膜を合わせた非常に厚い絶縁膜を1Al
上にバリアメタルのTiを残して、エッチング開口する
ことは難しい。また、段差も大きく、急峻なため、3層
目のITOも断線する。
【0008】本発明は、このライトバルブ配線系の異層
間における配線接続の問題点を改善する提案であり、以
下に、本発明の実施形態例を説明する。図2は、本発明
の代表例について示した断面図であり、この代表例の製
造方法について、図3〜7を用いて説明する。1層配線
1上の1−2層間絶縁膜2を異方性エッチングで開口
し、1−2層間スル−ホール(開口部)3を形成して凹
部とする(図3)。その上に、孤立パターンの2層メタ
ルを2層配線4形成時に、前記開口部3を覆うように乗
せる。このとき、前記孤立パターンのAl2層配線4上
にTiやCr製のバリアメタル層5を形成しておき(図
4)、この際に前記1−2層間スルーホール3の形状に
対応して2層配線4の開口部の内壁にもバリアメタル層
5が形成される。
【0009】次に、その上に、2−3層間絶縁膜6を形
成する(図5)。この2−3層間絶縁膜6は上面を平坦
化するため必然的に使用量が多くなる。次いで1−2層
間スルーホール3と、ほぼ同一の大きさで異方性エッチ
ング(RIE)し、2−3層間スルーホール7を開口す
る(図6)。このとき、1−2層間スルーホール3の段
に沿って、2層配線のAlとTiも形成されており、異
方性エッチングのオーバーエッチで、底部のTiが無く
なっても、前記段の側面にTiが残り、プロセスマージ
ンを大きくとることが出来る。バリアメタル層5のTi
の膜厚は、コンタクト抵抗の関係から300−1000
・程度と薄く形成してある。次に、3層目のITO8を
形成すると前記段の側面でAl−Ti−ITOの構造が
出来上がり、良好な導通が得られるようになる。(図
7)。
【0010】本実施例によると、工程を増やさず、1−
2層間膜2と2−3層間膜6の積層の厚い膜の開口を容
易にし、プロセスマージンを増やすことができる。ま
た、接続に側面を利用するため、断切れなどの不具合も
防止できる。そのため、層間接続間の不具合が改善さ
れ、歩留まりが向上する。具体的な実施例として挙げた
プロジェクタ用ライトバルブの例では、ITO電極8と
1Al1の接続が良くなることにより、画素が正常に動
作し、画素が動作していない状況(点欠陥)が解消さ
れ、欠陥のない画像を得ることが出来る。通常、1−2
層間膜2と2−3層間膜6が合わさったような厚い絶縁
膜(1−2μm)をTiのような薄いバリアメタル5
(500−1000A)を残して開口することは、プロ
セスマージンを考慮するとTiとの選択比を20−40
以上確保しなければならない。しかし、ガラス基板のよ
うな広い基板を高選択比でエッチングすることは、不可
能であり、せいぜい15までである。
【0011】本発明は、1−2層間膜2のスルーホール
開口工程を利用して形成した開口部に上部にTi(バリ
アメタル層5)を堆積した2Al(2層配線4)を乗
せ、その上部に形成した2−3層間膜6を1−2層間膜
スルーホール2とほぼ同じ大きさで開口する。このと
き、開口の深さは、1−2層間膜スルーホール開口と2
−3層間膜スルーホール開口に分けて垂直に異方性エッ
チングしているため、エッチング深さが浅くなり、Ti
との選択比が従来の半分程度で良いことになる。さら
に、1−2層間膜スル−ホール2の段により形成された
側面の2Al4上のTi5は、異方性エッチングのサイ
ドウォール形成と同じ原理で側面に残る。2−3層間膜
スル−ホール6のオーバーエッチで底部のTiがなくな
っても、垂直の高さ分だけの厚みがあるのと同じで確実
に残すことが出来る。そのため、その上部に透明電極の
ITO8を形成しても段側面では、確実に、Al−Ti
−ITOの構造が出来上がりAlがITOの酸素によっ
て、酸化して接続不良となることがなくなる。この酸化
は、上部にだけ影響を及ぼすため、側面でAl−Ti−
ITOの構造が出来ていれば、確実に導通させることが
できる。そのため、プロセスマージンを大きくとること
ができ、画素歩留まりを確実に向上できる。
【0012】次に本発明の層間接続の応用として他の実
施例について、簡単に述べる。1−2層間配線の接続で
あっても、絶縁膜が厚くて接続が難しい場合には本発明
が有効である。下地の段を利用して、層間接続する部分
に第1配線を通るようにパターンを設計しておくと、そ
の下地の段で転写された第1配線の段の側面にもバリア
メタル又は、緩衝メタルがある。そして、次のスルーホ
ール工程で、その上部の層間絶縁膜を異方性(RIE)
でエッチングすると、たとえ、オーバーエッチしても側
面にバリアメタル又は、緩衝メタルが残り、第2配線と
の接続が容易にできる。図8は、2−3層間の接続につ
いて示した断面図で、どの層間でも適用できる。図9
は、下地パターンと層間接続スルーホールの一関係を示
す平面図で、下地の段のパターンは、四角形でもストラ
イプ状でも良く、上部のスルーホールパターンがこの段
にかかっていれば、段の側面にバリアメタルが残り、確
実に接続することができる。また、段の形状も階段状で
も良く、垂直面にバリアメタルまたは、緩衝メタルが残
るような構造であれば良いことになる。
【0013】
【発明の効果】本発明は、1層配線表面の一部に形成さ
れた1−2層間絶縁膜、該1−2層間絶縁膜表面及び前
記1層配線の残表面上に被覆された2層配線、該2層配
線に穿設されたスルーホールの内側壁面に形成されたバ
リアメタル層、及び少なくとも前記スルーホール底面の
2層配線と前記バリアメタル層に接触して該スルーホー
ル層及び2−3層間絶縁膜を被覆している透明導体膜を
含んでなることを特徴とする半導体薄膜装置(請求項
1)である。この半導体薄膜装置は、2層配線にスルー
ホールが形成され、この部分で水平方向に2層配線−バ
リアメタル層−透明導体膜の3層構造が実現されるた
め、導通が確実になる。しかも接続に側面を利用するた
め、断切れなどの不具合も防止でき、そのため層間接続
間の不具合が改善され、歩留まりが向上する。
【0014】前記3層構造の材質は、2層配線の材質が
Al、バリアメタル層の材質がTi、透明導体膜の材質
がITOとなるように(請求項2)選択することが最適
である。又前記半導体薄膜装置を製造するプロセス(請
求項3)を使用すると、3層に跨がるような大きなエッ
チングが不要になり、従ってエッチング操作間にレジス
トの形状が保持されて正確なプロフィールを有する素子
が形成できる。
【図面の簡単な説明】
【図1】本発明で使用可能なプロジェクター用ライトバ
ルブの画素断面図。
【図2】本発明の代表的な半導体薄膜装置を例示する断
面図。
【図3】図2の半導体薄膜装置を製造するプロセスの第
1段階を示す断面図。
【図4】同じく第2段階を示す断面図。
【図5】同じく第3段階を示す断面図。
【図6】同じく第4段階を示す断面図。
【図7】同じく第5段階を示す断面図。
【図8】本発明の代表的な半導体薄膜装置の他の例を示
す断面図。
【図9】下地パターンと層間接続スルーホールの一関係
を示す平面図。
【図10】従来のプロジェクター用ライトバルブを例示
する画素断面図。
【図11】従来の半導体薄膜装置の第1の欠点を示す断
面図。
【図12】従来の半導体薄膜装置の第2の欠点を示す断
面図。
【図13】従来の半導体薄膜装置の第3の欠点を示す断
面図。
【図14】従来の半導体薄膜装置の第4の欠点を示す断
面図。
【図15】従来の半導体薄膜装置の第5の欠点を示す断
面図。
【符号の説明】
1 1層配線 2 1−2層間絶縁膜 3 1−2層間スルーホール 4 2層配線 5 バリアメタル層 6 2−3層間絶縁膜7 2−3層間スルーホール 8 透明導体膜

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 1層配線表面の一部に形成された1−2
    層間絶縁膜、該1−2層間絶縁膜表面及び前記1層配線
    の残表面上に被覆された2層配線、該2層配線に穿設さ
    れたスルーホールの内側壁面に形成されたバリアメタル
    層、及び少なくとも前記スルーホール底面の2層配線と
    前記バリアメタル層に接触して該スルーホール層及び2
    −3層間絶縁膜を被覆している透明導体膜を含んでなる
    ことを特徴とする半導体薄膜装置。
  2. 【請求項2】 2層配線の材質がAl、バリアメタル層
    の材質がTi、透明導体膜の材質がITOである、請求
    項1に記載の半導体薄膜装置。
  3. 【請求項3】 1層配線上に1−2層間絶縁膜を被覆
    し、該1−2層間絶縁膜に1−2層間スルーホールを形
    成し、該1−2層間絶縁膜表面及び前記スルーホール内
    壁表面に2層配線を被覆し続いて該2層配線表面にバリ
    アメタル層を被覆し、該バリアメタル層表面に2−3層
    間絶縁膜を被覆し、該2−3層間絶縁膜及びバリアメタ
    ル層を、1−2層間絶縁膜の前記1−2層間スルーホー
    ルに対応する開口側壁に形成されている少なくとも下部
    のバリアメタル層が残るようにエッチングし、前記2層
    配線、バリアメタル層及び2−3層間絶縁膜を被覆する
    ように透明導体膜を形成することを特徴とする半導体薄
    膜装置の製造方法。
JP35086198A 1998-12-10 1998-12-10 半導体薄膜装置とその製造方法 Expired - Lifetime JP3216124B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP35086198A JP3216124B2 (ja) 1998-12-10 1998-12-10 半導体薄膜装置とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35086198A JP3216124B2 (ja) 1998-12-10 1998-12-10 半導体薄膜装置とその製造方法

Publications (2)

Publication Number Publication Date
JP2000174128A true JP2000174128A (ja) 2000-06-23
JP3216124B2 JP3216124B2 (ja) 2001-10-09

Family

ID=18413393

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35086198A Expired - Lifetime JP3216124B2 (ja) 1998-12-10 1998-12-10 半導体薄膜装置とその製造方法

Country Status (1)

Country Link
JP (1) JP3216124B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013073495A1 (ja) * 2011-11-18 2013-05-23 シャープ株式会社 アクティブマトリクス基板、液晶表示装置およびアクティブマトリクス基板の製造方法
CN104380189A (zh) * 2012-06-25 2015-02-25 夏普株式会社 有源矩阵基板、液晶显示装置和有源矩阵基板的制造方法
US9837449B2 (en) 2014-01-31 2017-12-05 Japan Display Inc. Display device with contact between an electrode of a thin film transistor and a pixel electrode
JP2022084777A (ja) * 2012-01-20 2022-06-07 株式会社半導体エネルギー研究所 発光装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013073495A1 (ja) * 2011-11-18 2013-05-23 シャープ株式会社 アクティブマトリクス基板、液晶表示装置およびアクティブマトリクス基板の製造方法
CN103946741A (zh) * 2011-11-18 2014-07-23 夏普株式会社 有源矩阵基板、液晶显示装置以及有源矩阵基板的制造方法
JPWO2013073495A1 (ja) * 2011-11-18 2015-04-02 シャープ株式会社 アクティブマトリクス基板、液晶表示装置およびアクティブマトリクス基板の製造方法
US9164341B2 (en) 2011-11-18 2015-10-20 Sharp Kabushiki Kaisha Active matrix substrate, liquid crystal display device and method for manufacturing active matrix substrate
JP2022084777A (ja) * 2012-01-20 2022-06-07 株式会社半導体エネルギー研究所 発光装置
JP7191258B2 (ja) 2012-01-20 2022-12-16 株式会社半導体エネルギー研究所 発光装置
JP2023029970A (ja) * 2012-01-20 2023-03-07 株式会社半導体エネルギー研究所 発光装置
JP7401636B2 (ja) 2012-01-20 2023-12-19 株式会社半導体エネルギー研究所 発光装置
CN104380189A (zh) * 2012-06-25 2015-02-25 夏普株式会社 有源矩阵基板、液晶显示装置和有源矩阵基板的制造方法
US9837449B2 (en) 2014-01-31 2017-12-05 Japan Display Inc. Display device with contact between an electrode of a thin film transistor and a pixel electrode

Also Published As

Publication number Publication date
JP3216124B2 (ja) 2001-10-09

Similar Documents

Publication Publication Date Title
JP3216124B2 (ja) 半導体薄膜装置とその製造方法
KR940002757B1 (ko) 바이폴라형 반도체장치
JPH0713962B2 (ja) 多層配線構造を有する半導体装置
JP3270863B2 (ja) 半導体装置
JPH0837181A (ja) 半導体装置及びその製造方法
JP2001024056A (ja) 半導体装置の多層配線装置及びその製造方法
JPH11251433A (ja) 半導体装置およびその製法
JPH04109654A (ja) 半導体装置及びその製造方法
JPH0415926A (ja) 半導体装置の製造方法
JP2770390B2 (ja) 半導体装置
JPH10154878A (ja) 薄膜コンデンサ内蔵基板及びその製造法
JPH07283306A (ja) 半導体装置およびその製造方法
JPS6148940A (ja) 半導体装置の電極形成方法
JPH05275543A (ja) 半導体装置の製造方法
JP3256977B2 (ja) 半導体装置
JPS60192348A (ja) 半導体集積回路の多層配線の形成方法
JPH1041299A (ja) 半導体装置の製造方法
JPH079933B2 (ja) 半導体装置の製造方法
JP2002261160A (ja) 半導体装置及びその製造方法
JPH0521611A (ja) 半導体装置
JPH0542139B2 (ja)
JPS60124950A (ja) 多層配線構造を有する半導体装置
JPS62290148A (ja) 半導体装置の製造方法
JPH05206283A (ja) 半導体装置の製造方法
JPH02137328A (ja) 多層配線形成方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070803

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080803

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080803

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090803

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090803

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100803

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110803

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110803

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120803

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130803

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130803

Year of fee payment: 12

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130803

Year of fee payment: 12

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term