JP7401636B2 - 発光装置 - Google Patents

発光装置 Download PDF

Info

Publication number
JP7401636B2
JP7401636B2 JP2022194691A JP2022194691A JP7401636B2 JP 7401636 B2 JP7401636 B2 JP 7401636B2 JP 2022194691 A JP2022194691 A JP 2022194691A JP 2022194691 A JP2022194691 A JP 2022194691A JP 7401636 B2 JP7401636 B2 JP 7401636B2
Authority
JP
Japan
Prior art keywords
conductive layer
wiring
layer
electrode
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022194691A
Other languages
English (en)
Other versions
JP2023029970A (ja
Inventor
英樹 松倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2023029970A publication Critical patent/JP2023029970A/ja
Priority to JP2023206613A priority Critical patent/JP2024037814A/ja
Application granted granted Critical
Publication of JP7401636B2 publication Critical patent/JP7401636B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

技術分野は、発光装置、表示装置（ＥＬ表示装置、液晶表示装置等）、半導体装置等に
関する。
特許文献１には、画素回路に用いられる配線上に、絶縁層を介して画素電極を配置した
発光装置が開示されている。
特開２００３－２５７６５７号公報
特許文献１のような構造を採用すると、絶縁層上に接する導電層が画素電極のみとなる
ので、画素電極が形成されていない領域には導電層を配置可能なスペースが存在すること
になる。
そこで、画素電極が形成されていない領域に存在するスペースを有効利用することを第
１の課題とする。
また、配線同士の交差部に形成される寄生容量を低減することを第２の課題とする。
なお、以下に開示する発明は第１の課題又は第２の課題のいずれか一方を解決できれば
良い。
画素電極が形成されていない領域に、補助配線（補助電極）、一のトランジスタと他の
トランジスタとを接続する接続配線、容量電極等を形成することによって、第１の課題を
解決することができる。
一方、第１の配線と第２の配線とが交差する場合において、第１の配線に第１の開口部
を設け、第２の配線に第２の開口部を設ける。
そして、第１の開口部及び第２の開口部を第１の配線と第２の配線の交差部に配置し、
且つ、第１の開口部の一部又は全部が第２の開口部と重ならないようにすることによって
、第２の課題を解決することができる。
例えば、半導体層と、前記半導体層上の第１の絶縁層と、前記第１の絶縁層上のゲート
電極及び第１の導電層と、前記ゲート電極上及び前記第１の導電層上の第２の絶縁層と、
前記第２の絶縁層上のソース電極、ドレイン電極、及び第２の導電層と、前記ソース電極
上、前記ドレイン電極上、及び前記第２の導電層上の第３の絶縁層と、前記第３の絶縁層
上の第１の電極及び第３の導電層と、前記第１の電極の端部を覆う平坦化膜と、前記第１
の電極上のエレクトロルミネッセンス層と、前記エレクトロルミネッセンス層上及び前記
平坦化膜上の第２の電極と、を有し、前記第２の電極は、前記平坦化膜に設けられた開口
部を介して前記第３の導電層と電気的に接続されており、前記開口部は、前記第１の導電
層、前記第２の導電層、及び前記第３の導電層と重なることを特徴とする発光装置を提供
することができる。
例えば、ゲート電極及び第１の導電層と、前記ゲート電極上及び前記第１の導電層上の
第１の絶縁層と、前記第１の絶縁層上の半導体層及び第２の導電層と、前記半導体層上の
ソース電極及びドレイン電極と、前記ソース電極上、前記ドレイン電極上、及び前記第２
の導電層上の第２の絶縁層と、前記第２の絶縁層上の第１の電極及び第３の導電層と、前
記第１の電極の端部を覆う平坦化膜と、前記第１の電極上のエレクトロルミネッセンス層
と、前記エレクトロルミネッセンス層上及び前記平坦化膜上の第２の電極と、を有し、前
記第２の電極は、前記平坦化膜に設けられた開口部を介して前記第３の導電層と電気的に
接続されており、前記開口部は、前記第１の導電層、前記第２の導電層、及び前記第３の
導電層と重なることを特徴とする発光装置を提供することができる。
上記発光装置において、前記第１の導電層又は前記第２の導電層の一方は、ダミー電極
であり、前記第１の導電層又は前記第２の導電層の他方は、配線であると好ましい。
上記発光装置において、前記第１の導電層又は前記第２の導電層の一方は、第１のダミ
ー電極であり、前記第１の導電層又は前記第２の導電層の他方は、第２のダミー電極であ
ると好ましい。
上記発光装置において、前記第１の導電層又は前記第２の導電層の一方は、第１の配線
であり、前記第１の導電層又は前記第２の導電層の他方は、第２の配線であり、前記開口
部は、前記第１の配線と前記第２の配線との交差部に設けられていると好ましい。
上記発光装置において、前記第１の導電層には第１の開口部が設けられており、前記第
１の開口部は、前記開口部の内側に設けられていると好ましい。
上記発光装置において、前記第２の導電層には第２の開口部が設けられており、前記第
２の開口部は、前記開口部の内側に設けられていると好ましい。
上記発光装置において、前記第１の導電層には第１の開口部が設けられており、前記第
２の導電層には第２の開口部が設けられており、前記第１の開口部及び前記第２の開口部
は、前記開口部の内側に設けられていると好ましい。
上記発光装置において、前記第１の導電層は、前記ゲート電極と同層であり、前記第２
の導電層は、前記ソース電極及びドレイン電極と同層であり、前記第３の導電層は、前記
第１の電極と同層であると好ましい。
例えば、第１及び第２のトランジスタと、第１乃至第３の配線と、画素電極と、を有し
、前記第１及び前記第２のトランジスタは、逆スタガ構造のトランジスタであり、前記第
１の配線には、前記第１のトランジスタのソース又はドレインの一方が電気的に接続され
ており、前記第２の配線には、前記第１のトランジスタのゲートが電気的に接続されてお
り、前記第３の配線には、前記第２のトランジスタのソース又はドレインの一方が電気的
に接続されており、前記画素電極には、前記第２のトランジスタのソース又はドレインの
他方が電気的に接続されており、前記第１のトランジスタのソース又はドレインの他方と
、前記第２のトランジスタのゲートと、が前記画素電極と同層の接続配線を介して電気的
に接続されていることを特徴とする表示装置を提供することができる。
上記表示装置において、容量素子を有し、前記第２のトランジスタのゲート電極は、前
記容量素子の一方の電極と兼用されており、前記第３の配線は、前記容量素子の他方の電
極と兼用されていると好ましい。
上記表示装置において、前記画素電極と同層の導電層を有し、前記導電層は、前記第３
の配線と重なり、前記導電層は、前記第２のトランジスタのゲート電極と電気的に接続さ
れていると好ましい。
上記表示装置において、前記導電層は、前記第３の配線に設けられた開口部の内側にお
いて、前記第２のトランジスタのゲート電極と電気的に接続されていると好ましい。
例えば、トランジスタと、第１及び第２の配線と、を有し、前記第１の配線は、前記ト
ランジスタのソース又はドレインの一方と電気的に接続されており、前記第２の配線は、
前記トランジスタのゲートと電気的に接続されており、前記第１の配線は第１の開口部を
有し、前記第２の配線は第２の開口部を有し、前記第１及び前記第２の開口部は、前記第
１の配線と前記第２の配線の交差部に設けられており、前記交差部において、前記第１の
開口部は前記第２の開口部と重ならない領域を有することを特徴とする半導体装置を提供
することができる。
例えば、トランジスタと、第１乃至第３の配線と、容量素子を有し、前記第１の配線は
、前記トランジスタのソース又はドレインの一方と電気的に接続されており、前記第２の
配線は、前記トランジスタのゲートと電気的に接続されており、前記第３の配線は、前記
容量素子の一方の電極と電気的に接続されており、前記トランジスタのソース又はドレイ
ンの他方と、前記容量素子の他方の電極と、は電気的に接続されており、前記第１の配線
は第１の開口部を有し、前記第３の配線は第３の開口部を有し、前記第１及び前記第３の
開口部は、前記第１の配線と前記第３の配線の交差部に設けられており、前記交差部にお
いて、前記第１の開口部は前記第３の開口部と重ならない領域を有することを特徴とする
半導体装置を提供することができる。
例えば、トランジスタと、第１乃至第３の配線と、容量素子を有し、前記第１の配線は
、前記トランジスタのソース又はドレインの一方と電気的に接続されており、前記第２の
配線は、前記トランジスタのゲートと電気的に接続されており、前記第３の配線は、前記
容量素子の一方の電極と電気的に接続されており、前記トランジスタのソース又はドレイ
ンの他方と、前記容量素子の他方の電極と、は電気的に接続されており、前記第１の配線
は第１の開口部を有し、前記第２の配線は第２の開口部を有し、前記第３の配線は第３の
開口部を有し、前記第１の配線は第４の開口部を有し、前記第１及び前記第２の開口部は
、前記第１の配線と前記第２の配線の第１の交差部に設けられており、前記第３及び前記
第４の開口部は、前記第１の配線と前記第３の配線の第２の交差部に設けられており、前
記第１の交差部において、前記第１の開口部は前記第２の開口部と重ならない領域を有し
、前記第２の交差部において、前記第３の開口部は前記第４の開口部と重ならない領域を
有することを特徴とする半導体装置を提供することができる。
なお、本明細書において、ダミー電極（電気的に孤立した電極、フローティング電極）
とは、電流又は電圧が供給されない電気的に浮遊状態（フローティング状態）の電極を意
味する。
また、本明細書において、ダミー半導体層（電気的に孤立した半導体層、フローティン
グ半導体層）とは、電流又は電圧が供給されない電気的に浮遊状態（フローティング状態
）の半導体層を意味する。
また、本明細書において「ＡとＢが同層」とは、「ＡとＢとを同一工程で形成した」又
は「ＡとＢとを同一材料で形成した」ことを意味する。
例えば、「ＡとＢとを同一工程で形成した」又は「ＡとＢとを同一材料で形成した」と
は、所定の膜（出発膜）をパターン加工してＡとＢと形成したことを意味する。
なお、パターン加工は、例えば、所定の膜（出発膜）上にマスクを形成し、マスクを用
いて所定の膜（出発膜）を所定の形状に加工し、マスクを除去すること等を意味する。
よって、「ＡとＢとを同一工程で形成した」又は「ＡとＢとを同一材料で形成した」と
いう概念には「ＡとＢは同じ出発膜を用いて形成した」という概念が含まれる。
また、別の例として、印刷法（インクジェット法、凸版印刷法等）を用いてＡとＢとを
形成する場合は、「ＡとＢとを同一工程で形成した」又は「ＡとＢとを同一材料で形成し
た」とは、Ａ及びＢの双方がパターン形成されるように印刷を行ったことを意味する。
第１の課題を解決することによって、画素電極が形成されていない領域に存在するスペ
ースを有効利用することができる。
第２の課題を解決することによって、配線同士の交差部に形成される寄生容量を低減す
ることができる。
発光装置の一例。 発光装置の一例。 発光装置の一例。 発光装置の一例。 発光装置の一例。 発光装置の一例。 発光装置の一例。 発光装置の一例。 発光装置の一例。 発光装置の一例。 発光装置の一例。 発光装置の一例。 発光装置の一例。 発光装置の一例。 発光装置の一例。 発光装置の一例。 発光装置の一例。 発光装置の一例。 発光装置の一例。 発光装置の一例。 発光装置の一例。 発光装置の一例。 発光装置の一例。 発光装置の一例。 発光装置の一例。 発光装置の一例。 発光装置の一例。 発光装置の一例。 発光装置の一例。 発光装置の一例。 半導体装置の一例。 半導体装置の一例。
実施の形態について、図面を用いて詳細に説明する。
但し、発明の趣旨から逸脱することなくその形態及び詳細を様々に変更し得ることは、
当業者であれば容易に理解される。
従って、発明の範囲は以下に示す実施の形態の記載内容に限定して解釈されるものでは
ない。
なお、以下に説明する構成において、同一部分又は同様な機能を有する部分には同一の
符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
また、以下の実施の形態は、一部又は全部を適宜組み合わせて実施することができる。
（実施の形態１）
図１に発光装置の一例を示す。
絶縁表面を有する基板１０５０上に半導体層１１１０が形成されている。
半導体層１１１０上に絶縁層１１１１が形成されている。
半導体層１１１０は、少なくとも、チャネル形成領域、ソース領域、ドレイン領域を有
する。
絶縁層１１１１は、トランジスタ１１００のゲート絶縁膜に対応する。
絶縁層１１１１上には、導電層１１１２が形成されている。
導電層１１１２は、トランジスタ１１００のゲート電極に対応し、チャネル形成領域と
重なる位置に形成されている。
導電層１１１２上には、絶縁層１１１３が形成されている。
絶縁層１１１３は、層間絶縁膜に対応する。
絶縁層１１１３上には、導電層１１１４及び導電層１１１５が形成されている。
導電層１１１４は、トランジスタ１１００のソース電極又はドレイン電極の一方に対応
する。
そして、導電層１１１４は、絶縁層１１１１及び絶縁層１１１３に形成されたコンタク
トホールを介して半導体層のソース領域又はドレイン領域の一方に電気的に接続されてい
る。
導電層１１１５は、トランジスタ１１００のソース電極又はドレイン電極の他方に対応
する。
そして、導電層１１１５は、絶縁層１１１１及び絶縁層１１１３に形成されたコンタク
トホールを介して半導体層のソース領域又はドレイン領域の他方に電気的に接続されてい
る。
導電層１１１４上及び導電層１１１５上には、絶縁層１１２０が形成されている。
絶縁層１１２０は、層間絶縁膜に対応する。
絶縁層１１２０上には、導電層１２１１及び導電層１２１２が形成されている。
導電層１２１１は、発光素子の第１の電極（画素電極、下部電極）に対応する。
導電層１２１１は、絶縁層１１２０に形成されたコンタクトホールを介して導電層１１
１５に電気的に接続されている。
導電層１２１２は、発光素子の第２の電極（対向電極、上部電極）に対応する導電層１
２３０と電気的に接続され、導電層１２３０の補助配線（補助電極）として機能する。
なお、工程数削減のため、導電層１２１１と導電層１２１２とを同一工程で形成するこ
とが好ましい。即ち、導電層１２１１と導電層１２１２とが同層であることが好ましい。
もちろん、導電層１２１１と導電層１２１２とを異なる工程で形成しても良い。
導電層１２１１上及び導電層１２１２上には、絶縁層１１３０が形成されている。
絶縁層１１３０は、隔壁層に対応する。
絶縁層１１３０には、導電層１２１１の表面の一部を露出させるための開口部と、導電
層１２１２の表面の一部を露出させるための開口部と、が設けられている。
つまり、絶縁層１１３０は、導電層１２１１の端部及び導電層１２１２の端部を覆って
いる。
導電層１２１１上及び絶縁層１１３０上には、エレクトロルミネッセンス層１２２０（
ＥＬ層、電界発光層）が形成されている。
エレクトロルミネッセンス層１２２０上、絶縁層１１３０上、及び導電層１２１２上に
は、導電層１２３０が形成されている。
つまり、導電層１２３０は、絶縁層１１３０に設けられた開口部（コンタクトホール）
を介して導電層１２１２と電気的に接続されている。
導電層１２３０は、発光素子の第２の電極（対向電極、上部電極）に対応する。
図１のような構成とすることによって、導電層１２１１が形成されていない領域に形成
された導電層１２１２を導電層１２３０の補助配線として用いることができる。
よって、画素電極が形成されていない領域のスペースを有効利用することができる。
なお、図１において基板１０５０上に設けられたトランジスタ１１００はトップゲート
型ＴＦＴを図示しているが、トランジスタ１１００をボトムゲート型ＴＦＴとしても良い
し、シリコンウェハ、ＳＯＩ基板等を用いて形成したトランジスタとしても良い。
本実施の形態に記載された構成の一部又は全部は、他の実施の形態に記載された構成の
一部又は全部と適宜組み合わせて実施することができる。
（実施の形態２）
隔壁層として平坦化膜を用いた場合について説明する。
平坦化膜とは表面に平坦性を有する絶縁膜である。
平坦化膜の代表例は、例えば、液状の原材料を基板上に吐出した後に硬化して形成した
絶縁膜等である。
液状の原材料を基板上に吐出した後に硬化して形成した絶縁膜としては、例えば、有機
絶縁膜等がある。
有機絶縁膜としては、例えば、ポリイミド膜、アクリル膜、シロキサン膜等がある。
有機絶縁膜は原材料が液状であるので、膜の下層に形成された構造物の高さが高いほど
、構造物と膜表面との間の距離が短くなる。
よって、膜の下層に形成された構造物の高さが高いほど、開口部の底面と表面との間の
距離が短くなる。
なお、平坦化膜の代わりに、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏ
ｌｉｓｈｉｎｇ）等を用いて表面を研磨して平坦化した絶縁膜等を用いても良い。
表面が研磨された絶縁膜は、下層の構造物の凹凸を反映した表面を有する絶縁膜が形成
された後に研磨を行うことによって表面を平坦化して形成するため、液状の原材料を用い
て形成した絶縁膜と類似する形状となる。
そこで、開口部の底面を底上げした構成の一例を図２、図３に示す。
図２は図１の構成に導電層１３００を追加した構成である。
工程数削減のため、導電層１３００は、トランジスタ１１００のゲート電極と同一工程
で形成された導電層であると好ましい。
図３は図１の構成に導電層１４００を追加した構成である。
工程数削減のため、導電層１４００は、トランジスタ１１００のソース電極及びドレイ
ン電極と同一工程で形成された導電層であると好ましい。
導電層１３００又は導電層１４００は、例えば、発光装置に用いる配線又はダミー電極
（電気的に孤立した電極、フローティング電極）等である。
発光装置に用いる配線としては、例えば、ゲート配線、容量配線、信号線、電源線、消
去線等を用いることができる。
ダミー電極（電気的に孤立した電極、フローティング電極）は、発光装置に用いられる
配線又は電極と電気的に分離された電極である。
そして、導電層１３００又は導電層１４００は、導電層１２１２と導電層１２３０とを
電気的に接続するために絶縁層１１３０に設けられた開口部と重なる位置に形成されてい
る。
なお、少なくとも開口部の縁（端、外周）が導電層１３００又は導電層１４００と重な
る位置に形成されていれば良い。
以上のように、開口部と重なる位置に導電層を配置することによって、導電層１２３０
が断線する確率を低減することができる。
即ち、開口部の下に導電層を設けることにより、開口部の底面が底上げされるので、開
口部の段差が小さくなる。
そして、開口部の段差が小さくなれば、導電層１２３０が断線する確率を低減すること
ができる。
なお、図２、図３において開口部と重なる位置に、ダミー半導体層（電気的に孤立した
半導体層、フローティング半導体層）を配置すると、導電層１２３０が断線する確率がよ
り低減するので好ましい。
ダミー半導体層は、トランジスタの有する半導体層と同一工程で形成することが好まし
い。
本実施の形態に記載された構成の一部又は全部は、他の実施の形態に記載された構成の
一部又は全部と適宜組み合わせて実施することができる。
（実施の形態３）
図４は、図１において導電層１３００及び導電層１４００の双方を追加した構成の一例
である。なお、図４では隔壁層として平坦化膜を用いている。
工程数削減のため、導電層１３００は、トランジスタ１１００のゲート電極と同一工程
で形成された導電層であると好ましい。
工程数削減のため、導電層１４００は、トランジスタ１１００のソース電極及びドレイ
ン電極と同一工程で形成された導電層であると好ましい。
図４のように導電層１３００及び導電層１４００の双方を有することによって、図２、
図３よりも導電層１２３０が断線する確率を低減することができるので好ましい。
導電層１３００又は導電層１４００は、例えば、発光装置に用いる配線又はダミー電極
（電気的に孤立した電極、フローティング電極）等である。
発光装置に用いる配線としては、例えば、ゲート配線、容量配線、信号線、電源線、消
去線等を用いることができる。
ダミー電極（電気的に孤立した電極、フローティング電極）は、発光装置に用いられる
配線又は電極と電気的に分離された電極である。
例えば、２つの配線の交差部に開口部を設ける構成では、導電層１３００が第１の配線
に対応し、導電層１４００が第２の配線に対応する。
例えば、１つの配線とダミー電極と開口部とを重ねる構成では、導電層１３００が配線
又はダミー電極の一方に対応し、導電層１４００が配線又はダミー電極の他方に対応する
。
例えば、２つのダミー電極と開口部とを重ねる構成では、導電層１３００が第１のダミ
ー電極に対応し、導電層１４００が第２のダミー電極に対応する。
なお、図４において開口部と重なる位置に、ダミー半導体層（電気的に孤立した半導体
層、フローティング半導体層）を配置すると、導電層１２３０が断線する確率がより低減
するので好ましい。
ダミー半導体層は、トランジスタの有する半導体層と同一工程で形成することが好まし
い。
本実施の形態に記載された構成の一部又は全部は、他の実施の形態に記載された構成の
一部又は全部と適宜組み合わせて実施することができる。
（実施の形態４）
隔壁層として平坦化膜を用いる場合、発光領域における断線の確率を低減するために、
画素電極の下にダミー電極又はダミー半導体層を配置しても良い。
もちろん、画素電極の下にダミー電極及びダミー半導体層の双方を配置しても良い。
ダミー半導体層は、トランジスタの有する半導体層と同一工程で形成することが好まし
い。
ダミー電極は、トランジスタの有するゲート電極と同一工程で形成することが好ましい
。
ダミー電極は、トランジスタの有するソース電極及びドレイン電極と同一工程で形成す
ることが好ましい。
本実施の形態に記載された構成の一部又は全部は、他の実施の形態に記載された構成の
一部又は全部と適宜組み合わせて実施することができる。
（実施の形態５）
図５、図６、図７に逆スタガ構造のＴＦＴの一種であるチャネルエッチ型ＴＦＴを用い
た発光装置の一例を示す。
図５は、図６及び図７に示す発光装置に用いられている画素回路の回路図である。
図５に示す画素回路は、トランジスタＴｒ１、トランジスタＴｒ２、配線Ｇ、配線Ｓ、
配線Ｖ、発光素子ＥＬ（ＥＬ素子）を有する。
トランジスタＴｒ１は、トランジスタＴｒ２の導通、非導通を制御する機能を有する。
トランジスタＴｒ１は、スイッチング用トランジスタと呼ばれることもある。
トランジスタＴｒ２は、発光素子ＥＬに供給される電流の制御を行う機能を有する。
トランジスタＴｒ２は、駆動用トランジスタと呼ばれることもある。
配線Ｇは、例えば、ゲート線に対応する。
ゲート線は、トランジスタＴｒ１のゲートに電気的に接続され、トランジスタＴｒ１の
導通、非導通を制御する信号を供給する機能を有する。
配線Ｓは、例えば、信号線に対応する。
信号線は、映像信号を供給する機能を有する。
配線Ｖは、例えば、電源線に対応する。
電源線は、電流又は電圧を供給する機能を有する。
配線ＧはトランジスタＴｒ１のゲートに電気的に接続されている。
配線ＳはトランジスタＴｒ１のソース又はドレインの一方に電気的に接続されている。
配線ＶはトランジスタＴｒ２のソース又はドレインの一方に電気的に接続されている。
発光素子ＥＬはトランジスタＴｒ２のソース又はドレインの他方に電気的に接続されて
いる。
トランジスタＴｒ１のソース又はドレインの他方と、トランジスタＴｒ２のゲートと、
は電気的に接続されている。
図６のＡ－Ｂ断面の断面図が図７（Ａ）に対応する。
また、図７（Ａ）は図５のトランジスタＴｒ２の断面図に対応する。
図６のＣ－Ｄ断面の断面図が図７（Ｂ）に対応する。
また、図７（Ｂ）は、図５のトランジスタＴｒ１のソース又はドレインの他方とトラン
ジスタＴｒ２のゲートとの接続部の断面図に対応する。
図６のＥ－Ｆ断面の断面図が図７（Ｃ）に対応する。
また、図７（Ｃ）は図５のトランジスタＴｒ１の断面図に対応する。
そして、図６及び図７において、絶縁表面を有する基板５０上には導電層１０１、導電
層１０２が形成されている。
導電層１０１は、トランジスタＴｒ２のゲート電極に対応する。
また、導電層１０１は、トランジスタＴｒ１のソース又はドレインの他方とトランジス
タＴｒ２のゲートとを電気的に接続するための接続配線の一部としての機能も有する。
導電層１０２は、トランジスタＴｒ１のゲート電極に対応する。
また、導電層１０２は、配線Ｇ（ゲート線）としての機能も有する。
導電層１０１上及び導電層１０２上には、絶縁層２００が形成されている。
絶縁層２００は、トランジスタＴｒ１のゲート絶縁膜としての機能と、トランジスタＴ
ｒ２のゲート絶縁膜としての機能と、を有する。
絶縁層２００上には、半導体層３０１及び半導体層３０２が形成されている。
半導体層３０１は、トランジスタＴｒ２の半導体層に対応する。
半導体層３０２は、トランジスタＴｒ１の半導体層に対応する。
半導体層３０１上には、導電層４０１と導電層４０２とが形成されている。
導電層４０１は、トランジスタＴｒ２のソース電極又はドレイン電極の一方に対応する
。
また、導電層４０１は、画素電極である導電層６０１との接続配線としての機能も有す
る。
導電層４０２は、トランジスタＴｒ２のソース電極又はドレイン電極の他方に対応する
。
また、導電層４０２は、配線Ｖ（電源線）としての機能も有する。
半導体層３０２上には、導電層４０３と導電層４０４とが形成されている。
導電層４０３は、トランジスタＴｒ１のソース電極又はドレイン電極の一方に対応する
。
また、導電層４０３は、トランジスタＴｒ１のソース又はドレインの他方とトランジス
タＴｒ２のゲートとを電気的に接続するための接続配線の一部としての機能も有する。
導電層４０４は、トランジスタＴｒ１のソース電極又はドレイン電極の他方に対応する
。
また、導電層４０４は、配線Ｓ（信号線）としての機能も有する。
導電層４０１上、導電層４０２上、導電層４０３上、及び導電層４０４上には、絶縁層
５００が形成されている。
絶縁層５００は、層間絶縁膜に対応する。
絶縁層５００上には、導電層６０１、導電層６０２が形成されている。
導電層６０１は、発光素子の第１の電極（画素電極、下部電極）に対応する。
導電層６０１は、絶縁層５００に形成されたコンタクトホールを介して導電層４０１に
電気的に接続されている。
導電層６０２は、トランジスタＴｒ１のソース又はドレインの他方とトランジスタＴｒ
２のゲートとを電気的に接続するための接続配線の一部としての機能を有する。
導電層６０２は、絶縁層５００に形成された第１のコンタクトホールを介して導電層４
０３に電気的に接続され、且つ、絶縁層２００及び絶縁層５００に形成された第２のコン
タクトホールを介して導電層１０１に電気的に接続されている。
なお、図６に示すように、上下の導電層が重なり合う領域の長手方向とコンタクトホー
ルの長手方向とが平行になるようにすると、コンタクトホールの面積を大きくすることが
できるので好ましい。
よって、図６では第１のコンタクトホールの長手方向と第２のコンタクトホールの長手
方向とが交差している。
工程数削減のために、第１のコンタクトホールと第２のコンタクトホールとを同一工程
で形成し、且つ、導電層６０１と導電層６０２とを同一工程で形成することが好ましい。
仮に、トランジスタＴｒ１のソース又はドレインの他方とトランジスタＴｒ２のゲート
とを電気的に接続するために、導電層４０３を導電層１０１と接触させようとした場合、
絶縁層２００を形成した後であって絶縁層５００を形成する前にコンタクトホール作製工
程が必要となる。
一方、図６、図７のように、導電層６０２を、トランジスタＴｒ１のソース又はドレイ
ンの他方とトランジスタＴｒ２のゲートとを電気的に接続するための接続配線の一部とし
て用いることによって、絶縁層２００を形成した後であって絶縁層５００を形成する前に
コンタクトホール作製工程が不要となる。
つまり、図６、図７の構造は、第１のコンタクトホールと第２のコンタクトホールとを
同時に形成することができる構造であるため、絶縁層２００を形成した後であって絶縁層
５００を形成する前にコンタクトホール作製工程を行う必要がなくなる構造であるといえ
る。
したがって、図６、図７の構造はコンタクトホール作製工程を一回分削減できる構造で
あるといえる。
導電層６０１上及び導電層６０２上には、絶縁層７００が形成されている。
絶縁層７００は、隔壁層に対応する。
絶縁層７００には、導電層６０１の表面の一部を露出させるための開口部が設けられて
いる。
つまり、絶縁層７００は、導電層６０１の端部を覆っている。
導電層６０１上及び絶縁層７００上には、エレクトロルミネッセンス層８０１（ＥＬ層
、電界発光層）が形成されている。
エレクトロルミネッセンス層８０１上及び絶縁層７００上には、導電層９００が形成さ
れている。
導電層９００は、発光素子の第２の電極（対向電極、上部電極）に対応する。
以上のように、導電層６０２を接続配線として用いることにより、工程数を削減できる
構造とすることができる。
そして、導電層６０２は画素電極が存在しないスペースに形成されるので、画素電極が
存在しないスペースを有効利用することができる。
本実施の形態ではチャネルエッチ型ＴＦＴとしたがチャネルストップ型ＴＦＴとしても
良い。
なお、本実施の形態の発光素子を他の表示素子（液晶素子、電気泳動素子等）に置換し
ても良い。
つまり、本実施の形態は表示装置全般に適用可能である。
本実施の形態に記載された構成の一部又は全部は、他の実施の形態に記載された構成の
一部又は全部と適宜組み合わせて実施することができる。
（実施の形態６）
図５～図７において、容量素子を追加した構成の一例を図８～図９に示す。
図８は図９の画素回路の回路図に対応する。
図８は、図５において容量素子Ｃを追加した例である。
容量素子Ｃの一方の端子（一方の電極）は、トランジスタＴｒ２のゲートと電気的に接
続されている。
容量素子Ｃの他方の端子（他方の電極）は、配線Ｖ（電源線）と電気的に接続されてい
る。
本実施の形態では、容量素子Ｃの一方の電極とトランジスタＴｒ２のゲート電極とを兼
用する。
また、容量素子Ｃの他方の電極と配線Ｖ（電源線）とを兼用する。
ここで、図９は図６において、導電層１０１を導電層４０２の下に延在させた構成であ
る。
容量素子Ｃの一方の電極とトランジスタＴｒ２のゲート電極とを兼用させ、且つ、容量
素子Ｃの他方の電極と配線Ｖ（電源線）とを兼用することによって、開口率を低減させる
ことなく容量素子を作製することができる。
なお、本実施の形態の発光素子を他の表示素子（液晶素子、電気泳動素子等）に置換し
ても良い。
つまり、本実施の形態は表示装置全般に適用可能である。
本実施の形態に記載された構成の一部又は全部は、他の実施の形態に記載された構成の
一部又は全部と適宜組み合わせて実施することができる。
（実施の形態７）
容量素子の容量を増加させる構成を図１０に示す。
図１０（Ａ）は図９において導電層６０３を追加した構成である。
図１０（Ｂ）は、図１０（Ａ）のＧ－Ｈ断面の断面図に対応する。
なお、図１０の画素回路の回路図は図８のようになる。
導電層６０３は、容量素子Ｃの他方の電極の一部を構成している。
導電層６０３を画素電極となる導電層６０１と同一工程で形成すると工程数が増加しな
いため好ましい。
導電層６０３は、絶縁層５００に設けられたコンタクトホールを介して導電層４０２と
電気的に接続されている。
なお、導電層６０３と導電層４０２との接触抵抗を低減するためにコンタクトホールを
複数設けると好ましい。
以上のような構成とすることによって、容量素子Ｃの他方の電極の幅を大きくすること
ができるので、容量素子Ｃの容量を大きくすることができる。
そして、導電層６０３は画素電極が存在しないスペースに形成されるので、画素電極が
存在しないスペースを有効利用することができる。
なお、図１０において、導電層４０３と導電層１０１とを直接接触させても良い。
なお、本実施の形態の発光素子を他の表示素子（液晶素子、電気泳動素子等）に置換し
ても良い。
つまり、本実施の形態は表示装置全般に適用可能である。
本実施の形態に記載された構成の一部又は全部は、他の実施の形態に記載された構成の
一部又は全部と適宜組み合わせて実施することができる。
（実施の形態８）
容量素子の容量を増加させる構成を図１１に示す。
図１１（Ａ）は図９において導電層６０４を追加した構成である。
図１１（Ｂ）は、図１１（Ａ）のＩ－Ｊ断面の断面図に対応する。
なお、図１１の画素回路の回路図は図８のようになる。
導電層６０４は、容量素子Ｃの一方の電極の一部を構成している。
導電層６０４を画素電極となる導電層６０１と同一工程で形成すると工程数が増加しな
いため好ましい。
導電層６０４は、絶縁層２００及び絶縁層５００に設けられたコンタクトホールを介し
て導電層１０１と電気的に接続されている。
なお、導電層６０４と導電層１０１との接触抵抗を低減するためにコンタクトホールを
複数設けると好ましい。
以上のような構成とすることによって、容量素子Ｃの他方の電極を容量素子の一方の電
極で挟み込む構造となるため、容量素子Ｃの容量を大きくすることができる。
また、図１１の導電層６０４の面積と図１０の導電層６０３の面積とが同じ場合、図１
１では容量素子Ｃの他方の端子（他方の電極）を容量素子の一方の端子（一方の電極）で
挟み込む構造であるため、図１１の容量素子Ｃの容量は図１０の容量素子Ｃの容量よりも
大きくなる。
そして、導電層６０４は画素電極が存在しないスペースに形成されるので、画素電極が
存在しないスペースを有効利用することができる。
なお、図１１において、導電層４０３と導電層１０１とを直接接触させても良い。
なお、本実施の形態の発光素子を他の表示素子（液晶素子、電気泳動素子等）に置換し
ても良い。
つまり、本実施の形態は表示装置全般に適用可能である。
本実施の形態に記載された構成の一部又は全部は、他の実施の形態に記載された構成の
一部又は全部と適宜組み合わせて実施することができる。
（実施の形態９）
容量素子の容量を増加させる構成を図１２に示す。
図１２（Ａ）は図９において導電層６０４を追加した構成である。
図１２（Ｂ）は、図１２（Ａ）のＩ２－Ｊ２断面の断面図に対応する。
なお、図１２の画素回路の回路図は図８のようになる。
導電層６０４は、容量素子Ｃの一方の電極の一部を構成している。
導電層６０４を画素電極となる導電層６０１と同一工程で形成すると工程数が増加しな
いため好ましい。
導電層６０４は、絶縁層２００及び絶縁層５００に設けられたコンタクトホールを介し
て導電層１０１と電気的に接続されている。
ここで、図１２において導電層４０２（配線Ｖ（電源線））には開口部が設けられてい
る。
そして、図１２において絶縁層２００及び絶縁層５００に設けられたコンタクトホール
は、導電層４０２（配線Ｖ（電源線））に設けられた開口部の内側に設けられている。
つまり、導電層６０４と導電層１０１とは導電層４０２に設けられた開口部の内側にお
いて電気的に接続している。
なお、導電層６０４と導電層１０１との接触抵抗を低減するためにコンタクトホールを
複数設けると好ましい。
また、絶縁層２００及び絶縁層５００にコンタクトホールを複数設ける場合は、導電層
４０２に複数のコンタクトホールに対応する開口部を複数設けると好ましい。
以上のような構成とすることによって、容量素子Ｃの他方の電極を容量素子の一方の電
極で挟み込む構造となるため、容量素子Ｃの容量を大きくすることができる。
また、図１２において導電層４０２（配線Ｖ（電源線））には開口部が設けられている
ため、図１１と比較して導電層６０４の大きさを小さくすることができる。
したがって、図１２は図１１と比較して開口率を大きくすることができる。
そして、導電層６０４は画素電極が存在しないスペースに形成されるので、画素電極が
存在しないスペースを有効利用することができる。
なお、図１２において、導電層４０３と導電層１０１とを直接接触させても良い。
また、本実施の形態の発光素子を他の表示素子（液晶素子、電気泳動素子等）に置換し
ても良い。
つまり、本実施の形態は表示装置全般に適用可能である。
本実施の形態に記載された構成の一部又は全部は、他の実施の形態に記載された構成の
一部又は全部と適宜組み合わせて実施することができる。
（実施の形態１０）
逆スタガ構造のＴＦＴを用いる場合において、発光素子の第２の電極（対向電極、上部
電極）の補助配線（補助電極）を設けるとより好ましい。
例えば、図１３に、図６において導電層６０５を追加した構成を例示する。
図１３（Ｂ）は図１３（Ａ）のＫ－Ｌ断面の断面図に対応する。
導電層６０５は、発光素子の第２の電極となる導電層９００の補助配線としての機能を
有する。
導電層６０５は、絶縁層７００に設けられた開口部（コンタクトホール）を介して導電
層９００と電気的に接続されている。
なお、図１３の導電層６０５の形状は複数の開口部を有する形状（格子状、網目状）で
ある。
図１３においては、一つの開口部に一つの画素電極が配置される構成としたが、一つの
開口部に複数の画素電極が配置される構造としても良い。
また、絶縁層７００として平坦化膜を用いる場合、絶縁層７００に設けられた開口部（
コンタクトホール）を導電層１０２（配線Ｇ（ゲート線））と重なる位置に形成している
ため、導電層９００が断線する確率を低減することができる。
また、トランジスタに用いる半導体層と同一工程で形成したダミー半導体層（電気的に
孤立した半導体層、フローティング半導体層）を、絶縁層７００に設けられた開口部（コ
ンタクトホール）と重なる位置に配置することによって、導電層９００が断線する確率を
低減することができる。
そして、導電層６０５は画素電極が存在しないスペースに形成されるので、画素電極が
存在しないスペースを有効利用することができる。
なお、図１３において、導電層４０３と導電層１０１とを直接接触させても良い。
本実施の形態に記載された構成の一部又は全部は、他の実施の形態に記載された構成の
一部又は全部と適宜組み合わせて実施することができる。
（実施の形態１１）
図１３において、絶縁層７００に設けられた開口部（コンタクトホール）と重なる位置
に導電層４０５を配置した構成を図１４に示す。
導電層４０５はダミー電極（電気的に孤立した電極、フローティング電極）である。
導電層４０５はトランジスタに用いるソース電極及びドレイン電極と同一工程で形成す
ると工程数が増加しないため好ましい。
導電層４０５を設けることによって、導電層９００が断線する確率を低減することがで
きる。
また、トランジスタに用いる半導体層と同一工程で形成したダミー半導体層（電気的に
孤立した半導体層、フローティング半導体層）を、絶縁層７００に設けられた開口部（コ
ンタクトホール）と重なる位置に配置することによって、導電層９００が断線する確率を
低減することができる。
そして、導電層６０５は画素電極が存在しないスペースに形成されるので、画素電極が
存在しないスペースを有効利用することができる。
なお、図１４において、導電層４０３と導電層１０１とを直接接触させても良い。
本実施の形態に記載された構成の一部又は全部は、他の実施の形態に記載された構成の
一部又は全部と適宜組み合わせて実施することができる。
（実施の形態１２）
図１５及び図１６は、図１３において絶縁層７００に設けられた開口部（コンタクトホ
ール）を配線同士の交差部に配置した構成である。
図１５は配線Ｇ（ゲート線）に対応する導電層１０２と配線Ｖ（電源線）に対応する導
電層４０２との交差部に開口部（コンタクトホール）を設けた構成である。
図１６は配線Ｇ（ゲート線）に対応する導電層１０２と配線Ｓ（信号線）に対応する導
電層４０４との交差部に開口部（コンタクトホール）を設けた構成である。
図１５及び図１６は図１３と比較して導電層９００が断線する確率を低減することがで
きる。
また、トランジスタに用いる半導体層と同一工程で形成したダミー半導体層（電気的に
孤立した半導体層、フローティング半導体層）を、絶縁層７００に設けられた開口部（コ
ンタクトホール）と重なる位置に配置することによって、導電層９００が断線する確率を
低減することができる。
そして、導電層６０５は画素電極が存在しないスペースに形成されるので、画素電極が
存在しないスペースを有効利用することができる。
なお、図１５及び図１６において、導電層４０３と導電層１０１とを直接接触させても
良い。
本実施の形態に記載された構成の一部又は全部は、他の実施の形態に記載された構成の
一部又は全部と適宜組み合わせて実施することができる。
（実施の形態１３）
図１７、図１８は、図１３において絶縁層７００に設けられた開口部（コンタクトホー
ル）を導電層４０４（配線）と重なる位置に配置した構成である。
絶縁層７００として平坦化膜を用いる場合、開口部（コンタクトホール）を導電層４０
４（配線）と重なる位置に配置した構成とすることによって、導電層９００が断線する確
率を低減することができる。
図１８は、図１７において、絶縁層７００に設けられた開口部（コンタクトホール）と
重なる位置に導電層１０３を配置した構成である。
なお、図１７（Ｂ）は、図１７（Ａ）のＯ－Ｐ断面の断面図である。
また、図１８（Ｂ）は、図１８（Ａ）のＱ－Ｒ断面の断面図である。
導電層１０３はダミー電極（電気的に孤立した電極、フローティング電極）である。
導電層１０３はトランジスタに用いるゲート電極と同一工程で形成すると工程数が増加
しないため好ましい。
導電層１０３を設けることによって、導電層９００が断線する確率を低減することがで
きる。
また、トランジスタに用いる半導体層と同一工程で形成したダミー半導体層（電気的に
孤立した半導体層、フローティング半導体層）を、絶縁層７００に設けられた開口部（コ
ンタクトホール）と重なる位置に配置することによって、導電層９００が断線する確率を
低減することができる。
そして、導電層６０５は画素電極が存在しないスペースに形成されるので、画素電極が
存在しないスペースを有効利用することができる。
なお、図１７及び図１８において、導電層４０３と導電層１０１とを直接接触させても
良い。
また、本実施の形態では、絶縁層７００に設けられた開口部（コンタクトホール）及び
導電層１０３を導電層４０４と重ねて配置したが、導電層４０２と重ねて配置しても良い
。
本実施の形態に記載された構成の一部又は全部は、他の実施の形態に記載された構成の
一部又は全部と適宜組み合わせて実施することができる。
（実施の形態１４）
図１９、図２０は、図１３において絶縁層７００に設けられた開口部（コンタクトホー
ル）を導電層１０４及び導電層４０６と重ねて配置した構成である。
導電層１０４はダミー電極（電気的に孤立した電極、フローティング電極）である。
導電層１０４はトランジスタに用いるゲート電極と同一工程で形成すると工程数が増加
しないため好ましい。
導電層１０４を設けることによって、導電層９００が断線する確率を低減することがで
きる。
導電層４０６はダミー電極（電気的に孤立した電極、フローティング電極）である。
導電層４０６はトランジスタに用いるソース電極及びドレイン電極と同一工程で形成す
ると工程数が増加しないため好ましい。
導電層４０６を設けることによって、導電層９００が断線する確率を低減することがで
きる。
なお、本実施の形態では導電層１０４及び導電層４０６の双方を形成したが、導電層１
０４及び導電層４０６の一方だけを形成する構成としても良い。
なお、図２０のように画素電極に切欠け部を設け、切欠け部にダミー電極を設けると、
図１９と比較して画素電極の面積を大きくすることができるので、開口率を向上させるこ
とができる。
また、トランジスタに用いる半導体層と同一工程で形成したダミー半導体層（電気的に
孤立した半導体層、フローティング半導体層）を、絶縁層７００に設けられた開口部（コ
ンタクトホール）と重なる位置に配置することによって、導電層９００が断線する確率を
低減することができる。
なお、ダミー電極を形成せずにダミー半導体層のみを形成しても良い。
そして、導電層６０５は画素電極が存在しないスペースに形成されるので、画素電極が
存在しないスペースを有効利用することができる。
なお、図１９及び図２０において、導電層４０３と導電層１０１とを直接接触させても
良い。
本実施の形態に記載された構成の一部又は全部は、他の実施の形態に記載された構成の
一部又は全部と適宜組み合わせて実施することができる。
（実施の形態１５）
導電層６０５の形状は複数の開口部を有する形状（格子状、網目状）のみに限定されず
、さまざまな形状とすることができる。
例えば、図２１に示すように導電層１０２（配線Ｇ（ゲート線））に沿うような線状と
しても良い。
例えば、図２２に示すように導電層４０４（配線Ｓ（信号線））に沿うような線状とし
ても良い。
もちろん、導電層４０２（配線Ｖ（電源線））に沿うような線状としても良い。
導電層６０５を複数設けても良い。
本実施の形態に記載された構成の一部又は全部は、他の実施の形態に記載された構成の
一部又は全部と適宜組み合わせて実施することができる。
（実施の形態１６）
絶縁層７００に設けられた開口部（コンタクトホール）を複数個形成すると導電層６０
５と導電層９００との電気的な接続が確実になるので好ましい。
この場合、他の複数の実施形態にまたがって記載されている複数種類の形成位置を組み
合わせて実施しても良い（例えば、配線Ｇ（ゲート線）と重なる位置に第１の開口部を設
け、且つ、配線Ｖ（電源線）と重なる位置に第２の開口部を設ける等）。
本実施の形態に記載された構成の一部又は全部は、他の実施の形態に記載された構成の
一部又は全部と適宜組み合わせて実施することができる。
（実施の形態１７）
発光装置の画素回路はどのような回路でも適用することができる。
例えば、図２３に発光装置の画素回路の一例を示す。
図２３は図５において、トランジスタＴｒ３、配線Ｇ２、及び配線Ｒを追加した回路で
ある。
トランジスタＴｒ３は、リセット用トランジスタ又は消去用トランジスタと呼ばれるこ
ともある。
配線Ｇ２はトランジスタＴｒ３の導通、非導通を制御する信号を供給する機能を有する
。
配線Ｒは、リセット線（消去線）に対応する。
リセット線（消去線）は、画素回路に保持された電圧をリセットするための信号を供給
する機能を有する。
トランジスタＴｒ３のゲートは配線Ｇ２に電気的に接続されている。
トランジスタＴｒ３のソース又はドレインの一方は配線Ｒに電気的に接続されている。
トランジスタＴｒ３のソース又はドレインの他方はトランジスタＴｒ２のゲートに電気
的に接続されている。
なお、図２３において配線Ｒと配線Ｖを共有しても良い。
即ち、図２３において配線Ｒを設けずに、トランジスタＴｒ３のソース又はドレインの
一方を配線Ｖと電気的に接続しても良い。
本実施の形態に記載された構成の一部又は全部は、他の実施の形態に記載された構成の
一部又は全部と適宜組み合わせて実施することができる。
（実施の形態１８）
発光装置の画素回路はどのような回路でも適用することができる。
例えば、図２４に発光装置の画素回路の一例を示す。
図２４に示した発光装置の画素回路は、トランジスタＴｒ１～トランジスタＴｒ６、配
線Ｓ（信号線）、配線Ｇ１～配線Ｇ３（ゲート線）、配線Ｒ（リセット線）、配線Ｖ（電
源線）、容量素子Ｃ１、容量素子Ｃ２、発光素子ＥＬ（ＥＬ素子）を有する。
トランジスタＴｒ１～トランジスタＴｒ６は、ｎチャネル型トランジスタでもｐチャネ
ル型トランジスタでもどちらでもよい。
そして、配線Ｓは、トランジスタＴｒ１のソース又はドレインの一方に電気的に接続さ
れている。
配線Ｇ１は、トランジスタＴｒ２のゲートと、トランジスタＴｒ５のゲートと、に電気
的に接続されている。
配線Ｇ２は、トランジスタＴｒ１のゲートと、トランジスタＴｒ４のゲートと、容量素
子Ｃ２の一方の端子（一方の電極）と、に電気的に接続されている。
配線Ｇ３は、トランジスタＴｒ６のゲートに電気的に接続されている。
配線Ｒは、トランジスタＴｒ６のソース又はドレインの一方に電気的に接続されている
。
配線Ｖは、トランジスタＴｒ２のソース又はドレインの一方と、容量素子Ｃ１の一方の
端子（一方の電極）と、に電気的に接続されている。
発光素子ＥＬは、トランジスタＴｒ５のソース又はドレインの一方に電気的に接続され
ている。
容量素子Ｃ１の他方の端子（他方の電極）と、トランジスタＴｒ６のソース又はドレイ
ンの他方と、トランジスタＴｒ３のゲートと、トランジスタＴｒ４のソース又はドレイン
の一方と、容量素子Ｃ２の他方の端子（他方の電極）と、は電気的に接続されている。
トランジスタＴｒ１のソース又はドレインの他方と、トランジスタＴｒ２のソース又は
ドレインの他方と、トランジスタＴｒ３のソース又はドレインの一方と、は電気的に接続
されている。
トランジスタＴｒ３のソース又はドレインの他方と、トランジスタＴｒ４のソース又は
ドレインの他方と、トランジスタＴｒ５のソース又はドレインの他方と、は電気的に接続
されている。
図２４の回路の動作について説明する。
第１の期間（リセット期間）において、配線Ｇ３が選択され、トランジスタＴｒ６を導
通状態として画素回路のリセットを行う。
なお、第１の期間において配線Ｇ１と配線Ｇ２は選択されない。
第２の期間（書き込み期間）において、配線Ｇ２が選択され、トランジスタＴｒ１、ト
ランジスタＴｒ４が導通状態となり、配線Ｓから映像信号が書き込まれる。
なお、第２の期間において配線Ｇ１と配線Ｇ３は選択されない。
第３の期間（表示期間）において、配線Ｇ１が選択され、トランジスタＴｒ２、トラン
ジスタＴｒ３、トランジスタＴｒ５を介して配線Ｖから発光素子ＥＬに電流が供給される
。
なお、第３の期間において配線Ｇ２と配線Ｇ３は選択されない。
要するに、配線Ｇ３、配線Ｇ２、配線Ｇ１を順次選択する動作を繰り返すのである。
本実施の形態に記載された構成の一部又は全部は、他の実施の形態に記載された構成の
一部又は全部と適宜組み合わせて実施することができる。
（実施の形態１９）
発光装置の画素回路はどのような回路でも適用することができる。
例えば、図２５に発光装置の画素回路の一例を示す。
図２５に示した発光装置の画素回路は、トランジスタＴｒ１～トランジスタＴｒ６、配
線Ｓ（信号線）、配線Ｇ１～配線Ｇ３（ゲート線）、配線Ｖ１～配線Ｖ２（電源線）、容
量素子Ｃ、発光素子ＥＬ（ＥＬ素子）を有する。
そして、配線Ｓは、トランジスタＴｒ１のソース又はドレインの一方と電気的に接続さ
れている。
配線Ｇ１は、トランジスタＴｒ１のゲートと、トランジスタＴｒ２のゲートと、に電気
的に接続されている。
配線Ｇ２は、トランジスタＴｒ４のゲートと、トランジスタＴｒ５のゲートと、に電気
的に接続されている。
配線Ｇ３は、トランジスタＴｒ６のゲートに電気的に接続されている。
配線Ｖ１は、トランジスタＴｒ３のソース又はドレインの一方に電気的に接続されてい
る。
配線Ｖ２は、トランジスタＴｒ５のソース又はドレインの一方と、トランジスタＴｒ６
のソース又はドレインの一方と、に電気的に接続されている。
なお、トランジスタＴｒ１～トランジスタＴｒ６が全てｐチャネル型トランジスタの場
合は、配線Ｖ１に印加される第１の電圧は配線Ｖ２に印加される第２の電圧よりも高くす
る。
例えば、第１の電圧をＶｄｄ（基準電位より高い電圧）とし、第２の電圧をＶｓｓ（基
準電位より低い電圧）とする。
一方、トランジスタＴｒ１～トランジスタＴｒ６が全てｎチャネル型トランジスタの場
合は、配線Ｖ１に印加される第１の電圧は配線Ｖ２に印加される第２の電圧よりも低くす
る。
例えば、第１の電圧をＶｓｓ（基準電位より低い電圧）とし、第２の電圧をＶｄｄ（基
準電位より高い電圧）とする。
発光素子ＥＬは、トランジスタＴｒ４のソース又はドレインの一方と、トランジスタＴ
ｒ６のソース又はドレインの他方と、に電気的に接続されている。
トランジスタＴｒ１のソース又はドレインの他方と、トランジスタＴｒ５のソース又は
ドレインの他方と、容量素子Ｃの一方の端子（一方の電極）と、は電気的に接続されてい
る。
トランジスタＴｒ２のソース又はドレインの一方と、トランジスタＴｒ３のゲートと、
容量素子Ｃの他方の端子（他方の電極）と、は電気的に接続されている。
トランジスタＴｒ２のソース又はドレインの他方と、トランジスタＴｒ３のソース又は
ドレインの他方と、トランジスタＴｒ４のソース又はドレインの他方と、は電気的に接続
されている。
図２５の回路の動作について説明する。
第１の期間において、配線Ｇ１及び配線Ｇ３が選択され、トランジスタＴｒ１、トラン
ジスタＴｒ２、トランジスタＴｒ６を導通状態とする。
よって、配線Ｇ１及び配線Ｇ３は電気的に接続されていることが好ましい。
なお、第１の期間において配線Ｇ２は選択されない。
第２の期間において、配線Ｇ２が選択され、トランジスタＴｒ４、トランジスタＴｒ５
を導通状態として表示を行う。
なお、第２の期間において配線Ｇ１と配線Ｇ３は選択されない。
上記動作を行う場合は以下の構成が回路を簡略化する上で好ましい。
配線Ｇ１及び配線Ｇ３を第１の端子と電気的に接続し、配線Ｇ２を第２の端子と電気的
に接続する。
そして、第１の端子又は第２の端子の一方には入力信号をそのまま入力し、第１の端子
又は第２の端子の他方には入力信号を反転させた信号を入力する。
この場合、入力信号を入力するための入力端子と第１の端子又は第２の端子の一方とを
電気的に接続し、入力端子と第１の端子又は第２の端子の他方とをインバータ回路を介し
て電気的に接続することによって、回路を簡略化できるので好ましい。
本実施の形態に記載された構成の一部又は全部は、他の実施の形態に記載された構成の
一部又は全部と適宜組み合わせて実施することができる。
（実施の形態２０）
画素部の外側において画素電極が形成されていない領域のスペースを有効利用する構成
の一例を示す。
図２６は図４の変形例である。
図２６において、導電層１２１２は、ＦＰＣ１７００（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔ
ｅｄ ｃｉｒｃｕｉｔ）と導電層１２３０との接続配線として用いられている。
即ち、導電層１２１２を介して、ＦＰＣ１７００から導電層１２３０へ電流又は電圧が
供給される。
また、導電層１２１２と導電層１２３０は絶縁層１１３０の端部において電気的に接続
されている。
絶縁層１１３０の端部は画素部の外側に配置されている。
なお、画素部の外側に開口部を設け、画素部の外側の開口部を介して導電層１２１２と
導電層１２３０とを電気的に接続させても良い。
また、絶縁層１１３０の端部とＦＰＣ１７００の取付け部との間に封止材１５００が配
置されている。
封止材１５００上には封止体１６００が設けられている。
封止材としては樹脂シール材、ガラスフリット等を用いることができる。
封止体としては基板（例えば、ガラス基板、金属基板、プラスティック基板等）、封止
缶等を用いることができる。
また、導電層１２１２の下には、導電層１３００、導電層１４００が配置されている。
工程数削減のため、導電層１３００は、トランジスタのゲート電極と同一工程で形成さ
れた導電層であると好ましい。
工程数削減のため、導電層１４００は、トランジスタのソース電極及びドレイン電極と
同一工程で形成された導電層であると好ましい。
導電層１３００又は導電層１４００は、例えば、発光装置に用いる配線又はダミー電極
（電気的に孤立した電極、フローティング電極）等である。
ダミー電極（電気的に孤立した電極、フローティング電極）は、発光装置に用いられる
配線又は電極と電気的に分離された電極である。
そして、絶縁層１１３０が平坦化膜の場合、導電層１３００及び導電層１４００を絶縁
層１１３０の端部と重なる位置に配置すると、絶縁層１１３０の端部において導電層１２
３０が断線する確率を低減できるので好ましい。
また、絶縁層１１３０の端部とＦＰＣ１７００の取付け部との間の領域において、導電
層１３００、導電層１４００、及び導電層１２１２を重ねることによって、導電層１２１
２の下層に凹凸が形成されないため、導電層１２１２の断線を防止することができる。
なお、図２６において絶縁層１１３０の端部と重なる位置に、ダミー半導体層（電気的
に孤立した半導体層、フローティング半導体層）を配置すると、導電層１２３０が断線す
る確率がより低減するので好ましい。
ダミー半導体層は、トランジスタの有する半導体層と同一工程で形成することが好まし
い。
本実施の形態に記載された構成の一部又は全部は、他の実施の形態に記載された構成の
一部又は全部と適宜組み合わせて実施することができる。
（実施の形態２１）
図２７は、図２６において導電層１２１２と導電層１４００とをコンタクトホールを介
して電気的に接続した構成である。
図２８は、図２７において導電層１３００と導電層１４００とをコンタクトホールを介
して電気的に接続した構成である。
図２７の構成によって、導電層１４００を補助配線として用いることができる。
図２８の構成によって、導電層１３００及び導電層１４００を補助配線として用いるこ
とができる。
なお、コンタクトホールは、絶縁層１１３０の端部と近い位置に設けることが好ましい
。
即ち、絶縁層１１３０の端部とコンタクトホールの位置を近くすることによって、導電
層１２１２の一層のみを接続配線として用いる距離が短くなるので、導電層１２３０とＦ
ＰＣ１７００の間に存在する抵抗を下げることができる。
したがって、封止材１５００と絶縁層１１３０の端部の間にコンタクトホールを一つ又
は複数設けることが好ましい。
また、コンタクトホールは、ＦＰＣ１７００の取付け部と近い位置に設けることが好ま
しい。
即ち、ＦＰＣ１７００の取付け部とコンタクトホールの位置を近くすることによって、
導電層１２１２の一層のみを配線として用いる距離が短くなるので、導電層１２３０とＦ
ＰＣ１７００の間に存在する抵抗を下げることができる。
したがって、ＦＰＣ１７００の取付け部と重なる位置にコンタクトホールを一つ又は複
数設けることが好ましい。
また、ＦＰＣ１７００と導電層１２１２とは導電性粒子を含む樹脂（例えば異方性導電
膜）等を用いて固着される。
ここで、ＦＰＣ１７００の取付け部に凹凸を設けることによって固着が確実になる。
したがって、ＦＰＣ１７００の取付け部と重なる位置にコンタクトホールを一つ又は複
数設けることは、ＦＰＣ１７００と導電層１２１２との固着を確実にする観点でも好まし
い。
ＦＰＣ１７００と導電層１２１２との固着をより確実にする観点からすれば、ＦＰＣ１
７００の取付け部と重なる位置にコンタクトホールを複数設けることが好ましい。
本実施の形態に記載された構成の一部又は全部は、他の実施の形態に記載された構成の
一部又は全部と適宜組み合わせて実施することができる。
（実施の形態２２）
隔壁層下の導電層と、隔壁層上の導電層と、を電気的に接続するコンタクト構造の変形
例を示す。
図２９、図３０において、基板４００１上に導電層４００２が形成されている。
工程数削減のため、導電層４００２はトランジスタのゲート電極と同一工程で形成する
ことが好ましい。
導電層４００２上に絶縁層４００３が形成されている。
絶縁層４００３上に導電層４００４が形成されている。
工程数削減のため、導電層４００４はトランジスタのソース電極及びドレイン電極と同
一工程で形成することが好ましい。
導電層４００４上に絶縁層４００５が形成されている。
絶縁層４００５上に導電層４００６が形成されている。
工程数削減のため、導電層４００６は画素電極と同一工程で形成することが好ましい。
導電層４００６上に絶縁層４００７が形成されている。
絶縁層４００７は隔壁層に対応し、平坦化膜を用いて形成されている。
絶縁層４００７上に導電層４００８が形成されている。
導電層４００８は発光素子の上部電極に対応する。
また、絶縁層４００７には開口部が設けられている。
さらに、導電層４００２及び導電層４００４が、絶縁層４００７に設けられた開口部と
重なるように配置されていることによって、絶縁層４００７に設けられた開口部において
導電層４００８が断線する確率を低減している。
ここで、図２９（Ａ）は、導電層４００４に開口部を設けた例である。
導電層４００４に設けられた開口部は、絶縁層４００７に設けられた開口部と重なるよ
うに配置されている。
図２９（Ａ）において、導電層４００４に設けられた開口部は、絶縁層４００７に設け
られた開口部よりも小さく、絶縁層４００７に設けられた開口部の内側に配置されている
。
図２９（Ａ）のような構成とすることによって、絶縁層４００７に設けられた開口部の
内側に凹凸が生じるので、導電層４００６と導電層４００８との接触面積を大きくするこ
とができる。
導電層４００６と導電層４００８との接触面積を大きくすることによって、導電層４０
０６と導電層４００８とのコンタクト抵抗が低減する。
なお、絶縁層４００７に設けられた開口部の内側に凹凸を生じさせればよいので、導電
層４００４に設けられた開口部の一部が、絶縁層４００７に設けられた開口部からはみ出
していても良い。
すなわち、絶縁層４００７に設けられた開口部は、少なくとも導電層４００４に設けら
れた開口部の外周と重なる領域を有する。
図２９（Ｂ）は、導電層４００２に開口部を設けた例である。
導電層４００２に設けられた開口部は、絶縁層４００７に設けられた開口部と重なるよ
うに配置されている。
図２９（Ｂ）において、導電層４００２に設けられた開口部は、絶縁層４００７に設け
られた開口部よりも小さく、絶縁層４００７に設けられた開口部の内側に配置されている
。
図２９（Ｂ）のような構成とすることによって、絶縁層４００７に設けられた開口部の
内側に凹凸が生じるので、導電層４００６と導電層４００８との接触面積を大きくするこ
とができる。
導電層４００６と導電層４００８との接触面積を大きくすることによって、導電層４０
０６と導電層４００８とのコンタクト抵抗が低減する。
なお、絶縁層４００７に設けられた開口部の内側に凹凸を生じさせればよいので、導電
層４００２に設けられた開口部の一部が、絶縁層４００７に設けられた開口部からはみ出
していても良い。
すなわち、絶縁層４００７に設けられた開口部は、少なくとも導電層４００２に設けら
れた開口部の外周と重なる領域を有する。
図２９（Ｃ）は、導電層４００２及び導電層４００４に開口部を設けた例である。
導電層４００２及び導電層４００４に設けられた開口部は、絶縁層４００７に設けられ
た開口部と重なるように配置されている。
図２９（Ｃ）において、導電層４００２及び導電層４００４に設けられた開口部は、絶
縁層４００７に設けられた開口部よりも小さく、絶縁層４００７に設けられた開口部の内
側に配置されている。
図２９（Ｃ）のような構成とすることによって、絶縁層４００７に設けられた開口部の
内側に凹凸が生じるので、導電層４００６と導電層４００８との接触面積を大きくするこ
とができる。
導電層４００６と導電層４００８との接触面積を大きくすることによって、導電層４０
０６と導電層４００８とのコンタクト抵抗が低減する。
なお、絶縁層４００７に設けられた開口部の内側に凹凸を生じさせればよいので、導電
層４００２及び導電層４００４に設けられた開口部の一部が、絶縁層４００７に設けられ
た開口部からはみ出していても良い。
すなわち、絶縁層４００７に設けられた開口部は、少なくとも導電層４００２及び導電
層４００４に設けられた開口部の外周とそれぞれ重なる領域を有する。
一方、導電層４００８の断線を防止する観点に基づけば、図２９（Ｃ）のように、絶縁
層４００７に設けられた開口部の内側に導電層４００４に設けられた開口部を配置し、且
つ、導電層４００４に設けられた開口部の内側に導電層４００２に設けられた開口部を配
置することが好ましい。
つまり、絶縁層４００７に設けられた開口部は導電層４００４に設けられた開口部より
大きくし、且つ、導電層４００４に設けられた開口部は導電層４００２に設けられた開口
部より大きくする。
上記構成によって、階段形状が形成されるので、導電層４００８が断線する確率を低減
することができる。
また、図３０（Ａ）に図２９（Ｃ）の変形例を示す。
図３０（Ａ）において、絶縁層４００７には開口部４００９が設けられており、導電層
４００４には開口部４０１０が設けられており、導電層４００２には開口部４０１１が設
けられている。
そして、開口部４０１０の一部又は全部が、開口部４０１１と重ならないように配置さ
れている。
図３０（Ａ）の構成とすることによって、凹凸を増やすことができるので、図２９（Ａ
）及び（Ｂ）と比較してコンタクト抵抗を低減することができる。
図３０（Ａ）の構成とすることによって、開口部４００９内に開口部４０１０及び開口
部４０１１が重なる領域（溝の深い領域）が形成されない、若しくは、開口部４００９内
に開口部４０１０及び開口部４０１１が重なる領域（溝の深い領域）の面積を小さくでき
るので、導電層４００８が断線する確率を低減することができる。
導電層４００２又は導電層４００４は、例えば、発光装置に用いる配線又はダミー電極
（電気的に孤立した電極、フローティング電極）等である。
発光装置に用いる配線としては、例えば、ゲート配線、容量配線、信号線、電源線、消
去線等を用いることができる。
ダミー電極（電気的に孤立した電極、フローティング電極）は、発光装置に用いられる
配線又は電極と電気的に分離された電極である。
なお、絶縁層４００７に設けられた開口部と重なる位置に、ダミー半導体層（電気的に
孤立した半導体層、フローティング半導体層）を配置すると、導電層４００８が断線する
確率がより低減するので好ましい。
ダミー半導体層は、トランジスタの有する半導体層と同一工程で形成することが好まし
い。
また、絶縁層４００７に設けられた開口部を配線の交差部に設ける場合（導電層４００
２及び導電層４００４の双方が配線である場合）において、図３０（Ａ）が特に好ましい
。
ここで、図３０（Ｂ）は、絶縁層４００７に設けられた開口部を配線の交差部に設ける
場合において、図３０（Ａ）を採用した場合を示している。
配線の交差部には寄生容量が発生するが、寄生容量は２つの配線が互いに重なり合う領
域に発生する。
よって、図３０（Ａ）及び図３０（Ｂ）のように開口部４０１０と開口部４０１１とを
ずらして配置することによって、交差部において導電層４００２（第１の配線）と導電層
４００４（第２の配線）とが互いに重なり合う領域の面積が減少する。
したがって、配線の交差部における寄生容量を低減することができる。
本実施の形態に記載された構成の一部又は全部は、他の実施の形態に記載された構成の
一部又は全部と適宜組み合わせて実施することができる。
（実施の形態２３）
配線の交差部における寄生容量の低減という技術的思想は半導体装置全般に適用可能で
ある。
半導体装置はトランジスタを有する装置全般が含まれ、例えば、発光装置、液晶表示装
置、記憶装置、ＣＰＵ、ＲＦＩＤ等がある。
図３１に半導体装置の一例を示す。
図３１（Ａ）は配線の交差部の断面図を示し、図３１（Ｂ）は配線の交差部の上面図を
示している。
即ち、基板４００１上に導電層４００２が形成されている。
導電層４００２は第１の配線に対応する。
工程数削減のため、導電層４００２はトランジスタのゲート電極と同一工程で形成する
ことが好ましい。
導電層４００２上に絶縁層４００３が形成されている。
絶縁層４００３上に導電層４００４が形成されている。
導電層４００４は第２の配線に対応する。
工程数削減のため、導電層４００４はトランジスタのソース電極及びドレイン電極と同
一工程で形成することが好ましい。
導電層４００４上に絶縁層４００５が形成されている。
配線の交差部には寄生容量が発生するが、寄生容量は２つの配線が互いに重なり合う領
域に発生する。
よって、図３１のように開口部４０１０と開口部４０１１とをずらして配置することに
よって、交差部において導電層４００２（第１の配線）と導電層４００４（第２の配線）
とが互いに重なり合う領域の面積が減少する。
したがって、配線の交差部における寄生容量を低減することができる。
なお、配線同士が互いに重なり合う領域の面積が減少すれば良いので、交差部において
、開口部４０１０と開口部４０１１とが重なる領域と、開口部４０１０と開口部４０１１
とが重ならない領域と、の双方を有していても良い。
図３２に発光装置以外の半導体装置の例を示す。
図３２（Ａ）は液晶表示装置の画素回路の一例である。
図３２（Ａ）の回路は、トランジスタＴｒ、容量素子Ｃ、液晶素子ＬＣ、配線Ｇ（ゲー
ト線）、配線Ｓ（信号線）、配線ＣＬ（容量線）を有する。
配線Ｇは、トランジスタＴｒのゲートに電気的に接続されている。
配線Ｓは、トランジスタＴｒのソース又はドレインの一方に電気的に接続されている。
配線ＣＬは、容量素子Ｃの一方の端子（一方の電極）に電気的に接続されている。
トランジスタＴｒのソース又はドレインの他方と、容量素子Ｃの他方の端子（他方の電
極）と、液晶素子ＬＣと、は電気的に接続されている。
ここで、図３２（Ａ）において、図３１の構成を適用可能な２つの配線の組み合わせと
しては、例えば、配線Ｇと配線Ｓ、配線Ｇと配線ＣＬ等がある。
なお、工程数削減のため、配線ＳはトランジスタＴｒのソース電極及びドレイン電極と
同一工程で形成することが好ましい。
また、工程数削減のため、配線Ｇ及び配線ＣＬはトランジスタＴｒのゲート電極と同一
工程で形成することが好ましい。
図３２（Ｂ）は記憶装置のセル回路の一例である。
図３２（Ｂ）はＤＲＡＭの一例を示している。
図３２（Ｂ）の回路は、トランジスタＴｒ、容量素子Ｃ、配線Ｗ（ワード線）、配線Ｂ
（ビット線）、配線ＣＬ（容量線）を有する。
配線Ｗは、トランジスタＴｒのゲートに電気的に接続されている。
配線Ｂは、トランジスタＴｒのソース又はドレインの一方に電気的に接続されている。
配線ＣＬは、容量素子Ｃの一方の端子（一方の電極）に電気的に接続されている。
トランジスタＴｒのソース又はドレインの他方と、容量素子Ｃの他方の端子（他方の電
極）と、は電気的に接続されている。
ここで、図３２（Ｂ）において、図３１の構成を適用可能な２つの配線の組み合わせと
しては、例えば、配線Ｇと配線Ｓ、配線Ｇと配線ＣＬ等がある。
なお、工程数削減のため、配線ＳはトランジスタＴｒのソース電極及びドレイン電極と
同一工程で形成することが好ましい。
また、工程数削減のため、配線Ｇ及び配線ＣＬはトランジスタＴｒのゲート電極と同一
工程で形成することが好ましい。
なお、図３１、図３２に基づく構成の例を示すと以下のようになる。
構成Ａとして、少なくとも、トランジスタと、第１の配線と、第２の配線と、を有する
。
第１の配線は、第１の開口部を有し、トランジスタのゲートに電気的に接続されている
。
第２の配線は、第２の開口部を有し、トランジスタのソース又はドレインの一方に電気
的に接続されている。
第２の配線は、絶縁層を介して第１の配線上又は第１の配線下に形成されているととも
に、第１の配線と交差する。
第１の開口部及び第２の開口部は、第１の配線と第２の配線の交差部と一部又は全部が
重なる位置に配置されている。即ち、第１の開口部及び第２の開口部は交差部からはみ出
していても良い。
第１の開口部と第２の開口部は交差部において重ならない領域を有する。
但し、寄生容量低減のためには、第１の開口部と第２の開口部は交差部において完全に
重ならない形態がもっとも好ましい。
構成Ｂとして、少なくとも、トランジスタと、第１の配線と、第２の配線と、第３の配
線と、容量素子と、を有する。
第１の配線は、第１の開口部を有し、トランジスタのゲートに電気的に接続されている
。
第２の配線は、トランジスタのソース又はドレインの一方に電気的に接続されている。
第３の配線は、第３の開口部を有し、容量素子の一方の端子（一方の電極）に電気的に
接続されている。
トランジスタのソース又はドレインの他方と、容量素子の他方の端子（他方の電極）と
、は電気的に接続されている。
第３の配線は、絶縁層を介して第１の配線上又は第１の配線下に形成されているととも
に、第１の配線と交差する。
第１の開口部及び第３の開口部は、第１の配線と第３の配線の交差部と一部又は全部が
重なる位置に配置されている。即ち、第１の開口部及び第３の開口部は交差部からはみ出
していても良い。
第１の開口部と第３の開口部は交差部において重ならない領域を有する。
但し、寄生容量低減のためには、第１の開口部と第３の開口部は交差部において完全に
重ならない形態がもっとも好ましい。
なお、構成Ａと構成Ｂを組み合わせても良い。
また、本実施の形態に記載のトランジスタ、容量素子、配線等には、他の実施の形態に
記載された構成を適用することが可能である。
本実施の形態に記載された構成の一部又は全部は、他の実施の形態に記載された構成の
一部又は全部と適宜組み合わせて実施することができる。
（実施の形態２４）
各層の材料について説明する。
基板は、ガラス基板、石英基板、金属基板（ステンレス基板等）、半導体基板等を用い
ることができるがこれらに限定されない。
基板上に下地絶縁膜を形成しても良い。
絶縁層は、絶縁性を有していればどのような材料でも用いることができる。例えば、無
機絶縁膜（酸化シリコン膜、窒化シリコン膜、窒素を含む酸化シリコン膜、酸素を含む窒
化シリコン膜、窒化アルミニウム膜、酸化アルミニウム膜、酸化ハフニウム膜）、有機絶
縁膜（ポリイミド膜、アクリル膜、シロキサン膜）等を用いることができるがこれらに限
定されない。絶縁層は、単層構造でも積層構造でも良い。
なお、発光素子に用いられるアルカリ金属等の不純物がトランジスタに侵入することを
防止するため、隔壁層より下方の絶縁層（層間絶縁膜、ゲート絶縁膜等）を全て無機絶縁
膜とすることが好ましい。
導電層は、導電性を有していればどのような材料でも用いることができる。例えば、ア
ルミニウム膜、チタン膜、モリブデン膜、タングステン膜、金膜、銀膜、銅膜、ドナー元
素又はアクセプター元素を含有するシリコン膜、様々な合金からなる膜、透明導電膜（イ
ンジウム錫酸化物等）等を用いることができるがこれらに限定されない。導電層は、単層
構造でも積層構造でも良い。
半導体層は、半導体であればどのような材料でも用いることができる。シリコンを含有
する半導体膜、酸化物半導体膜、有機半導体膜等を用いることができるがこれらに限定さ
れない。半導体層は、単層構造でも積層構造でも良い。なお、ＴＦＴの場合は素子分離さ
れた半導体膜（島状の半導体膜）が半導体層となる。ＳＯＩ基板を用いて形成したトラン
ジスタはＴＦＴに含まれるものとする。また、シリコンウェハを用いて形成したトランジ
スタの場合は、シリコンウェハ自体が半導体層に該当する。
また、半導体層のソース領域及びドレイン領域に、ドナー元素又はアクセプター元素を
含有させておくと、ソース領域及びドレイン領域の抵抗を下げることができるので好まし
い。
シリコンを含有する半導体膜としては、シリコン（Ｓｉ）、シリコンゲルマニウム（Ｓ
ｉＧｅ）、シリコンカーバイト（ＳｉＣ）等があるがこれらに限定されない。
酸化物半導体としては、インジウム（Ｉｎ）又は亜鉛（Ｚｎ）とを含むことが好ましい
。特にＩｎ及びＺｎの双方を含むことが好ましい。
また、酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすためのスタビ
ライザーとして、ガリウム（Ｇａ）、スズ（Ｓｎ）、ハフニウム（Ｈｆ）、アルミニウム
（Ａｌ）、又はランタノイドから選ばれた一種又は複数種を含むことが好ましい。
ランタノイドとして、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、
ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）
、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅ
ｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）がある。
例えば、一元系金属の酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛等を
用いることができる。
また、例えば、二元系金属の酸化物半導体として、Ｉｎ－Ｚｎ系酸化物、Ｓｎ－Ｚｎ系
酸化物、Ａｌ－Ｚｎ系酸化物、Ｚｎ－Ｍｇ系酸化物、Ｓｎ－Ｍｇ系酸化物、Ｉｎ－Ｍｇ系
酸化物、Ｉｎ－Ｇａ系酸化物等を用いることができる。
また、例えば、三元系金属の酸化物半導体として、Ｉｎ－Ｇａ－Ｚｎ系酸化物（ＩＧＺ
Ｏとも表記する）、Ｉｎ－Ｓｎ－Ｚｎ系酸化物、Ｓｎ－Ｇａ－Ｚｎ系酸化物、Ｉｎ－Ａｌ
－Ｚｎ系酸化物、Ｉｎ－Ｈｆ－Ｚｎ系酸化物、Ｉｎ－Ｌａ－Ｚｎ系酸化物、Ｉｎ－Ｃｅ－
Ｚｎ系酸化物、Ｉｎ－Ｐｒ－Ｚｎ系酸化物、Ｉｎ－Ｎｄ－Ｚｎ系酸化物、Ｉｎ－Ｓｍ－Ｚ
ｎ系酸化物、Ｉｎ－Ｅｕ－Ｚｎ系酸化物、Ｉｎ－Ｇｄ－Ｚｎ系酸化物、Ｉｎ－Ｔｂ－Ｚｎ
系酸化物、Ｉｎ－Ｄｙ－Ｚｎ系酸化物、Ｉｎ－Ｈｏ－Ｚｎ系酸化物、Ｉｎ－Ｅｒ－Ｚｎ系
酸化物、Ｉｎ－Ｔｍ－Ｚｎ系酸化物、Ｉｎ－Ｙｂ－Ｚｎ系酸化物、Ｉｎ－Ｌｕ－Ｚｎ系酸
化物、Ａｌ－Ｇａ－Ｚｎ系酸化物、Ｓｎ－Ａｌ－Ｚｎ系酸化物等を用いることができる。
また、例えば、四元系金属の酸化物半導体として、Ｉｎ－Ｓｎ－Ｇａ－Ｚｎ系酸化物、
Ｉｎ－Ｈｆ－Ｇａ－Ｚｎ系酸化物、Ｉｎ－Ａｌ－Ｇａ－Ｚｎ系酸化物、Ｉｎ－Ｓｎ－Ａｌ
－Ｚｎ系酸化物、Ｉｎ－Ｓｎ－Ｈｆ－Ｚｎ系酸化物、Ｉｎ－Ｈｆ－Ａｌ－Ｚｎ系酸化物等
を用いることができる。
なお、ここで、例えば、Ｉｎ－Ｇａ－Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを含有する
酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ
以外の金属元素を含有させても良い。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）あるいはＩｎ：
Ｇａ：Ｚｎ＝２：２：１（＝２／５：２／５：１／５）の原子比のＩｎ－Ｇａ－Ｚｎ系酸
化物やその組成の近傍の酸化物を用いることができる。
あるいは、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｓｎ
：Ｚｎ＝２：１：３（＝１／３：１／６：１／２）あるいはＩｎ：Ｓｎ：Ｚｎ＝２：１：
５（＝１／４：１／８：５／８）の原子比のＩｎ－Ｓｎ－Ｚｎ系酸化物やその組成の近傍
の酸化物を用いても良い。
しかし、これらに限られず、必要とする半導体特性（移動度、しきい値、ばらつき等）
に応じて適切な組成のものを用いればよい。また、必要とする半導体特性を得るために、
キャリア濃度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等
を適切なものとすることが好ましい。
半導体層は単結晶でも、非単結晶でもよい。
非単結晶の場合、非晶質でも、多結晶でもよい。また、非晶質中に結晶性を有する部分
を含む構造でもよい。なお、アモルファスは欠陥が多いため、非アモルファスが好ましい
。
なお、逆スタガ構造のトランジスタを形成する場合、半導体層とソース電極の間、並び
に、半導体層とドレイン電極の間にそれぞれ、ドナー元素又はアクセプター元素を含有す
る不純物半導体層（バッファ層）を介在させても良い。
なお、シリコンを含有する半導体のドナー元素は例えばリン等があり、シリコンを含有
する半導体のアクセプター元素は例えばボロン等がある。
有機ＥＬ素子を形成する場合、エレクトロルミネッセンス層は少なくとも有機化合物を
含む発光層を有する発光ユニットを有するようにする。
有機ＥＬ素子を形成する場合、発光ユニットは、発光層の他に電子注入層、電子輸送層
、正孔注入層、正孔輸送層等を有していても良い。
また、有機ＥＬ素子を形成する場合、複数の発光ユニットと、複数の発光ユニットを仕
切る複数の電荷発生層と、を有する構造とすることにより輝度を向上させることができる
。
電荷発生層としては、金属、酸化物導電物、金属酸化物と有機化合物との積層構造、金
属酸化物と有機化合物との混合物等を用いることができる。
電荷発生層として、金属酸化物と有機化合物との積層構造、金属酸化物と有機化合物と
の混合物等を用いると、電圧印加時において、陰極方向にホールを注入し、陽極方向に電
子を注入することができるので好適である。
電荷発生層に用いると好適な金属酸化物は、酸化バナジウム、酸化ニオブ、酸化タンタ
ル、酸化クロム、酸化モリブデン、酸化タングステン、酸化マンガン、酸化レニウム等の
遷移金属酸化物である。
そして、電荷発生層に用いる有機化合物として、アミン系化合物（特に、アリールアミ
ン化合物）、カルバゾール誘導体、芳香族炭化水素、Ａｌｑ等を用いると遷移金属酸化物
と電荷移動錯体を形成するので好ましい。
無機ＥＬ素子を形成する場合、エレクトロルミネッセンス層は少なくとも無機化合物を
含む発光層を有する発光ユニットを有するようにする。
また、無機化合物を含む発光層を一対の誘電体層で挟むと好ましい。
本実施の形態に記載された構成の一部又は全部は、他の実施の形態に記載された構成の
一部又は全部と適宜組み合わせて実施することができる。
（実施の形態２５）
トップゲート型ＴＦＴを有する発光装置の作製方法の一例を示す。
まず、基板上に半導体膜を形成し、半導体膜をパターン加工して島状の半導体層を形成
する。
基板表面に下地絶縁膜を形成した後に半導体膜を形成しても良い。
また、半導体膜をパターン加工する際に島状のダミー半導体層を形成しても良い。
次に、半導体層上にゲート絶縁膜を形成する。
次に、ゲート絶縁膜上に導電膜を形成し、導電膜をパターン加工してゲート電極、配線
、島状のダミー電極等を形成する。
なお、パターン加工は、例えば、所定の膜（出発膜）上にマスクを形成し、マスクを用
いて所定の膜（出発膜）を所定の形状に加工し、マスクを除去すること等を意味する。
次に、必要に応じて半導体層にドナー元素又はアクセプター元素を添加する。
次に、ゲート電極上に第１の層間絶縁膜を形成する。
次に、第１の層間絶縁膜及びゲート絶縁膜にコンタクトホールを形成する。
次に、第１の層間絶縁膜上に導電膜を形成し、導電膜をパターン加工して、ソース電極
、ドレイン電極、配線、島状のダミー電極等を形成する。
次に、ソース電極上及びドレイン電極上に第２の層間絶縁膜を形成する。
次に、第２の層間絶縁膜にコンタクトホールを形成する。
次に、第２の層間絶縁膜上に導電膜を形成し、導電膜をパターン加工して第１の電極、
補助配線等を形成する。
次に、第１の電極上及び補助配線上に平坦化膜を形成する。
次に、平坦化膜に開口部を形成する。
なお、平坦化膜が感光性の場合は、平坦化膜に露光、現像を行うことにより開口部を形
成することができる。
平坦化膜が、非感光性の場合はパターン加工を行うことにより開口部を形成することが
できる。
次に、第１の電極上にエレクトロルミネッセンス層を形成する。
次に、エレクトロルミネッセンス層上、平坦化膜上、及び補助配線上に第２の電極を形
成する。
なお、蒸着法を用いてエレクトロルミネッセンス層及び第２の電極を形成する場合、蒸
着マスクを用いることにより、所定の形状のエレクトロルミネッセンス層及び第２の電極
を形成することができる。
本実施の形態に記載された構成の一部又は全部は、他の実施の形態に記載された構成の
一部又は全部と適宜組み合わせて実施することができる。
（実施の形態２６）
ボトムゲート型ＴＦＴを有する発光装置の作製方法の一例を示す。
本実施形態では、逆スタガ構造でチャネルエッチ型のＴＦＴを有する発光装置の一例を
示す。
まず、基板上に導電膜を形成し、導電膜をパターン加工してゲート電極、配線、島状の
ダミー電極等を形成する。
基板表面に下地絶縁膜を形成した後に導電膜を形成しても良い。
次に、ゲート電極上にゲート絶縁膜を形成する。
ソース電極及びドレイン電極と同層の導電層と、ゲート電極と同層の導電層と、を直接
接続する場合は、ゲート絶縁膜にコンタクトホールを形成する。
一方、第１の電極（画素電極）と同一工程で形成される接続配線を形成する場合は、ゲ
ート絶縁膜にコンタクトホールを形成する工程は不要になる。
次に、ゲート絶縁膜上に半導体膜を形成し、半導体膜をパターン加工して島状の半導体
層を形成する。
なお、半導体膜上にドナー元素又はアクセプター元素を含有する不純物半導体膜を形成
し、半導体膜及び不純物半導体膜をパターン加工して島状の半導体層及び島状の不純物半
導体層を形成しても良い。
また、半導体膜をパターン加工する際に島状のダミー半導体層を形成しても良い。
さらに、不純物半導体膜をパターン加工する際に島状のダミー不純物半導体層を形成し
ても良い。
次に、半導体層上及びゲート絶縁膜上に導電膜を形成し、導電膜をパターン加工して、
ソース電極、ドレイン電極、配線、島状のダミー電極等を形成する。
なお、不純物半導体層を形成した場合は、ソース電極とドレイン電極の間の不純物半導
体層をエッチングして除去する。
また、導電膜をパターン加工する工程、若しくは、ソース電極とドレイン電極の間の不
純物半導体層をエッチングして除去する工程によって、ソース電極とドレイン電極の間の
半導体層の表面がエッチングされる。
次に、ソース電極上及びドレイン電極上に層間絶縁膜を形成する。
次に、層間絶縁膜に第１のコンタクトホールを形成し、且つ、層間絶縁膜及びゲート絶
縁膜に第２のコンタクトホールを形成する。
工程数削減のため、第１のコンタクトホールと第２のコンタクトホールとは同時に形成
することが好ましい。
次に、層間絶縁膜上に導電膜を形成し、導電膜をパターン加工して第１の電極、接続配
線、補助配線、容量電極等を形成する。
次に、第１の電極上及び補助配線上に平坦化膜を形成する。
次に、平坦化膜に開口部を形成する。
なお、平坦化膜が感光性の場合は、平坦化膜に露光、現像を行うことにより開口部を形
成することができる。
平坦化膜が、非感光性の場合はパターン加工を行うことにより開口部を形成することが
できる。
次に、第１の電極上にエレクトロルミネッセンス層を形成する。
次に、エレクトロルミネッセンス層上、平坦化膜上、及び補助配線上に第２の電極を形
成する。
なお、蒸着法を用いてエレクトロルミネッセンス層及び第２の電極を形成する場合、蒸
着マスクを用いることにより、所定の形状のエレクトロルミネッセンス層及び第２の電極
を形成することができる。
本実施の形態に記載された構成の一部又は全部は、他の実施の形態に記載された構成の
一部又は全部と適宜組み合わせて実施することができる。
（実施の形態２７）
他の実施の形態に記載の発光装置、半導体装置は、例えば、電子機器の表示部に搭載す
ることが可能である。
電子機器としては、テレビ、コンピュータ、カメラ、電話（固定電話、携帯電話）、携
帯端末等があるがこれらに限定されない。
本実施の形態に記載された構成の一部又は全部は、他の実施の形態に記載された構成の
一部又は全部と適宜組み合わせて実施することができる。
５０ 基板
１０１ 導電層
１０２ 導電層
１０３ 導電層
１０４ 導電層
２００ 絶縁層
３０１ 半導体層
３０２ 半導体層
４０１ 導電層
４０２ 導電層
４０３ 導電層
４０４ 導電層
４０５ 導電層
４０６ 導電層
５００ 絶縁層
６０１ 導電層
６０２ 導電層
６０３ 導電層
６０４ 導電層
６０５ 導電層
７００ 絶縁層
８０１ エレクトロルミネッセンス層
９００ 導電層
１０５０ 基板
１１００ トランジスタ
１１１０ 半導体層
１１１１ 絶縁層
１１１２ 導電層
１１１３ 絶縁層
１１１４ 導電層
１１１５ 導電層
１１２０ 絶縁層
１１３０ 絶縁層
１２１１ 導電層
１２１２ 導電層
１２２０ エレクトロルミネッセンス層
１２３０ 導電層
１３００ 導電層
１４００ 導電層
１５００ 封止材
１６００ 封止体
１７００ ＦＰＣ
４００１ 基板
４００２ 導電層
４００３ 絶縁層
４００４ 導電層
４００５ 絶縁層
４００６ 導電層
４００７ 絶縁層
４００８ 導電層
４００９ 開口部
４０１０ 開口部
４０１１ 開口部
Ｔｒ トランジスタ
Ｔｒ１ トランジスタ
Ｔｒ２ トランジスタ
Ｔｒ３ トランジスタ
Ｔｒ４ トランジスタ
Ｔｒ５ トランジスタ
Ｔｒ６ トランジスタ
Ｃ 容量素子
Ｃ１ 容量素子
Ｃ２ 容量素子
Ｓ 配線
Ｒ 配線
Ｖ 配線
Ｖ１ 配線
Ｖ２ 配線
Ｇ 配線
Ｇ１ 配線
Ｇ２ 配線
Ｇ３ 配線
ＣＬ 配線
Ｂ 配線
Ｗ 配線
ＥＬ 発光素子
ＬＣ 液晶素子

Claims (2)

  1. 画素部を有する発光装置であって、
    前記画素部は、発光素子を有し、
    第１の導電層と、
    前記第１の導電層上の第１の絶縁層と、
    前記第１の絶縁層上の第２の導電層と、
    前記第２の導電層上の第２の絶縁層と、
    前記第２の絶縁層上の第３の導電層と、
    前記第３の導電層上の第３の絶縁層と、
    前記第３の絶縁層上の第４の導電層と、を有し、
    前記第１の導電層には第１の開口部が設けられており、
    前記第２の導電層には第２の開口部が設けられており、
    前記第３の絶縁層には第３の開口部が設けられており、
    前記第２の導電層の前記第２の開口部を含む領域は、前記第１の絶縁層を介して、前記第１の導電層の前記第１の開口部を含む領域と重なり、
    前記第２の開口部は、前記第１の開口部と重なる領域を有し、
    前記第２の開口部は、前記第１の開口部と重ならない領域を有し、
    前記第３の開口部は、前記第１の開口部及び前記第２の開口部と重なる領域を有し、
    前記第１の開口部は、前記第３の開口部と重ならない領域を有し、
    前記第３の導電層と前記第４の導電層とは、前記第３の開口部を介して重なり且つ接する領域を有し、
    前記第４の導電層は、前記発光素子の対向電極として機能する領域を有する発光装置。
  2. 画素部を有する発光装置であって、
    前記画素部は、発光素子を有し、
    第１の導電層と、
    前記第１の導電層上の第１の絶縁層と、
    前記第１の絶縁層上の第２の導電層と、
    前記第２の導電層上の第２の絶縁層と、
    前記第２の絶縁層上の第３の導電層と、
    前記第３の導電層上の第３の絶縁層と、
    前記第３の絶縁層上の第４の導電層と、を有し、
    前記第１の導電層には第１の開口部が設けられており、
    前記第２の導電層には第２の開口部が設けられており、
    前記第３の絶縁層には第３の開口部が設けられており、
    前記第２の導電層の前記第２の開口部を含む領域は、前記第１の絶縁層を介して、前記第１の導電層の前記第１の開口部を含む領域と重なり、
    前記第２の開口部は、前記第１の開口部と重なる領域を有し、
    前記第２の開口部は、前記第１の開口部と重ならない領域を有し、
    前記第３の開口部は、前記第１の開口部及び前記第２の開口部と重なる領域を有し、
    前記第２の開口部は、前記第３の開口部と重ならない領域を有し、
    前記第３の導電層と前記第４の導電層とは、前記第３の開口部を介して重なり且つ接する領域を有し、
    前記第４の導電層は、前記発光素子の対向電極として機能する領域を有する発光装置。
JP2022194691A 2012-01-20 2022-12-06 発光装置 Active JP7401636B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023206613A JP2024037814A (ja) 2012-01-20 2023-12-07 発光装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012010155 2012-01-20
JP2012010155 2012-01-20
JP2022043395A JP7191258B2 (ja) 2012-01-20 2022-03-18 発光装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2022043395A Division JP7191258B2 (ja) 2012-01-20 2022-03-18 発光装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023206613A Division JP2024037814A (ja) 2012-01-20 2023-12-07 発光装置

Publications (2)

Publication Number Publication Date
JP2023029970A JP2023029970A (ja) 2023-03-07
JP7401636B2 true JP7401636B2 (ja) 2023-12-19

Family

ID=48796523

Family Applications (9)

Application Number Title Priority Date Filing Date
JP2013004466A Active JP6067381B2 (ja) 2012-01-20 2013-01-15 発光装置
JP2015103568A Active JP6089063B2 (ja) 2012-01-20 2015-05-21 表示装置の作製方法
JP2017019271A Active JP6280999B2 (ja) 2012-01-20 2017-02-06 発光装置
JP2018008009A Active JP6541810B2 (ja) 2012-01-20 2018-01-22 半導体装置
JP2019108708A Active JP6775639B2 (ja) 2012-01-20 2019-06-11 半導体装置
JP2020169097A Active JP7045433B2 (ja) 2012-01-20 2020-10-06 半導体装置
JP2022043395A Active JP7191258B2 (ja) 2012-01-20 2022-03-18 発光装置
JP2022194691A Active JP7401636B2 (ja) 2012-01-20 2022-12-06 発光装置
JP2023206613A Pending JP2024037814A (ja) 2012-01-20 2023-12-07 発光装置

Family Applications Before (7)

Application Number Title Priority Date Filing Date
JP2013004466A Active JP6067381B2 (ja) 2012-01-20 2013-01-15 発光装置
JP2015103568A Active JP6089063B2 (ja) 2012-01-20 2015-05-21 表示装置の作製方法
JP2017019271A Active JP6280999B2 (ja) 2012-01-20 2017-02-06 発光装置
JP2018008009A Active JP6541810B2 (ja) 2012-01-20 2018-01-22 半導体装置
JP2019108708A Active JP6775639B2 (ja) 2012-01-20 2019-06-11 半導体装置
JP2020169097A Active JP7045433B2 (ja) 2012-01-20 2020-10-06 半導体装置
JP2022043395A Active JP7191258B2 (ja) 2012-01-20 2022-03-18 発光装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023206613A Pending JP2024037814A (ja) 2012-01-20 2023-12-07 発光装置

Country Status (2)

Country Link
US (1) US8912547B2 (ja)
JP (9) JP6067381B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102100880B1 (ko) * 2013-06-26 2020-04-14 엘지디스플레이 주식회사 유기발광 다이오드 표시장치
US9117785B2 (en) * 2013-11-22 2015-08-25 Samsung Display Co., Ltd. Display device and method of manufacturing the same
JP6349739B2 (ja) * 2014-01-21 2018-07-04 株式会社リコー 発光装置及びその製造方法並びに露光ヘッド
TWI657488B (zh) * 2014-03-20 2019-04-21 日商半導體能源研究所股份有限公司 半導體裝置、具有該半導體裝置的顯示裝置、具有該顯示裝置的顯示模組以及具有該半導體裝置、該顯示裝置和該顯示模組的電子裝置
KR102360783B1 (ko) * 2014-09-16 2022-02-10 삼성디스플레이 주식회사 디스플레이 장치
KR101610901B1 (ko) 2014-11-12 2016-04-08 현대오트론 주식회사 차량의 전자 제어 장치
US10186618B2 (en) * 2015-03-18 2019-01-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102377794B1 (ko) * 2015-07-06 2022-03-23 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
WO2018043472A1 (ja) * 2016-09-02 2018-03-08 シャープ株式会社 アクティブマトリクス基板およびその製造方法
KR102473069B1 (ko) * 2018-01-02 2022-12-01 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
JP7256622B2 (ja) * 2018-09-26 2023-04-12 株式会社ジャパンディスプレイ 表示装置
KR20210086441A (ko) 2019-12-30 2021-07-08 엘지디스플레이 주식회사 표시패널과 그 리페어 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000174128A (ja) 1998-12-10 2000-06-23 Nec Corp 半導体薄膜装置とその製造方法
US20060274012A1 (en) 2005-05-23 2006-12-07 Samsung Electronics Co., Ltd. Thin film transistor substrate and display apparatus having the same
JP2007241289A (ja) 2006-03-08 2007-09-20 Samsung Electronics Co Ltd 表示装置及びその製造方法
JP2009170395A (ja) 2007-12-18 2009-07-30 Sony Corp 表示装置およびその製造方法
WO2011132440A1 (ja) 2010-04-22 2011-10-27 シャープ株式会社 アクティブマトリクス基板及び表示装置

Family Cites Families (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5881565U (ja) * 1981-11-28 1983-06-02 シャープ株式会社 液晶表示装置
JP2592600B2 (ja) * 1987-03-11 1997-03-19 株式会社フロンテック 薄膜トランジスタマトリツクスアレイ
JPH01274456A (ja) * 1988-04-26 1989-11-02 Nec Corp 半導体装置
JPH0561069A (ja) * 1991-09-04 1993-03-12 Mitsubishi Electric Corp マトリクス形液晶表示装置
US5422307A (en) * 1992-03-03 1995-06-06 Sumitomo Electric Industries, Ltd. Method of making an ohmic electrode using a TiW layer and an Au layer
JP3455995B2 (ja) * 1993-11-11 2003-10-14 株式会社デンソー 高周波回路装置のエアブリッジ配線
US6576926B1 (en) 1999-02-23 2003-06-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
JP4627822B2 (ja) 1999-06-23 2011-02-09 株式会社半導体エネルギー研究所 表示装置
JP4667587B2 (ja) 2000-12-01 2011-04-13 株式会社日立製作所 液晶表示装置
TWI257496B (en) 2001-04-20 2006-07-01 Toshiba Corp Display device and method of manufacturing the same
JP2002343953A (ja) * 2001-05-11 2002-11-29 Canon Inc 半導体装置および光電変換装置
JP2003257657A (ja) 2001-12-28 2003-09-12 Semiconductor Energy Lab Co Ltd 発光装置およびその作製方法、および製造装置
US6815723B2 (en) 2001-12-28 2004-11-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, method of manufacturing the same, and manufacturing apparatus therefor
JP3922374B2 (ja) 2002-09-25 2007-05-30 セイコーエプソン株式会社 電気光学装置、マトリクス基板、及び電子機器
CN100449779C (zh) 2002-10-07 2009-01-07 株式会社半导体能源研究所 半导体器件及其制造方法
JP4413779B2 (ja) 2002-12-10 2010-02-10 株式会社半導体エネルギー研究所 発光装置およびその作製方法
JP4089544B2 (ja) 2002-12-11 2008-05-28 ソニー株式会社 表示装置及び表示装置の製造方法
TW583767B (en) * 2003-03-31 2004-04-11 Au Optronics Corp Pixel structure
US7221095B2 (en) 2003-06-16 2007-05-22 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method for fabricating light emitting device
US7161184B2 (en) 2003-06-16 2007-01-09 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
JP4682295B2 (ja) 2004-02-10 2011-05-11 奇美電子股▲ふん▼有限公司 液晶表示装置
JP4027914B2 (ja) 2004-05-21 2007-12-26 株式会社半導体エネルギー研究所 照明装置及びそれを用いた機器
US7733441B2 (en) 2004-06-03 2010-06-08 Semiconductor Energy Labortory Co., Ltd. Organic electroluminescent lighting system provided with an insulating layer containing fluorescent material
JP2006019455A (ja) * 2004-06-30 2006-01-19 Nec Electronics Corp 半導体装置およびその製造方法
JP4216270B2 (ja) * 2004-06-30 2009-01-28 三星エスディアイ株式会社 電子装置、薄膜トランジスタ構造体及びそれを備える平板ディスプレイ装置
JP2006054111A (ja) * 2004-08-12 2006-02-23 Sony Corp 表示装置
JP4754798B2 (ja) 2004-09-30 2011-08-24 株式会社半導体エネルギー研究所 表示装置の作製方法
KR100712111B1 (ko) * 2004-12-14 2007-04-27 삼성에스디아이 주식회사 보조 전극 라인을 구비하는 유기전계발광소자 및 그의제조 방법
CN100481156C (zh) 2004-12-16 2009-04-22 夏普株式会社 有源矩阵衬底及其制造方法、显示装置、液晶显示装置及电视接收装置
US20070002199A1 (en) 2005-06-30 2007-01-04 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
KR100683791B1 (ko) * 2005-07-30 2007-02-20 삼성에스디아이 주식회사 박막 트랜지스터 기판 및 이를 구비한 평판 디스플레이장치
JP4599336B2 (ja) * 2005-11-16 2010-12-15 キヤノン株式会社 表示装置及びカメラ
TWI339442B (en) * 2005-12-09 2011-03-21 Samsung Mobile Display Co Ltd Flat panel display and method of fabricating the same
JP2007287354A (ja) * 2006-04-12 2007-11-01 Hitachi Displays Ltd 有機ｅｌ表示装置
JP4869789B2 (ja) 2006-05-31 2012-02-08 株式会社 日立ディスプレイズ 表示装置
KR101251349B1 (ko) 2006-08-18 2013-04-05 삼성디스플레이 주식회사 박막 트랜지스터 표시판, 이의 제조 방법 및 이를포함하는 표시 장치.
KR100805154B1 (ko) * 2006-09-15 2008-02-21 삼성에스디아이 주식회사 유기 발광 표시 장치 및 그 제조 방법
JP5090745B2 (ja) 2007-01-17 2012-12-05 株式会社ジャパンディスプレイイースト 表示装置および表示装置の製造方法
TW200904232A (en) * 2007-07-05 2009-01-16 Tpo Displays Corp Organic light emitting device, and methods of forming the same and electronic devices having the same
JP4506810B2 (ja) * 2007-10-19 2010-07-21 ソニー株式会社 表示装置
JP2009128577A (ja) * 2007-11-22 2009-06-11 Hitachi Ltd 有機発光表示装置
US7999335B2 (en) 2007-12-05 2011-08-16 Semiconductor Energy Laboratory Co., Ltd. Micromachine and method for manufacturing the same
JP5409024B2 (ja) * 2008-02-15 2014-02-05 株式会社半導体エネルギー研究所 表示装置
WO2009116177A1 (ja) * 2008-03-21 2009-09-24 株式会社島津製作所 光マトリックスデバイス
JP2009237508A (ja) * 2008-03-28 2009-10-15 Sony Corp 表示装置
JP2009277616A (ja) * 2008-05-19 2009-11-26 Nippon Seiki Co Ltd 有機ｅｌディスプレイ
JP2010003723A (ja) * 2008-06-18 2010-01-07 Toppan Printing Co Ltd 薄膜トランジスタ及び薄膜トランジスタアレイ並びに画像表示装置
JP4870729B2 (ja) * 2008-07-09 2012-02-08 東邦テナックス株式会社 織物の開繊方法，織物及び複合材料
JP2010062003A (ja) * 2008-09-04 2010-03-18 Hitachi Displays Ltd 表示装置
JP5169688B2 (ja) * 2008-09-26 2013-03-27 カシオ計算機株式会社 発光装置及び発光装置の製造方法
JP5285502B2 (ja) * 2009-05-19 2013-09-11 スタンレー電気株式会社 液晶表示装置
JP2011040328A (ja) * 2009-08-17 2011-02-24 Sony Corp 表示装置およびその製造方法
EP2506306A4 (en) * 2009-11-25 2017-10-11 Sharp Kabushiki Kaisha Shift register and display apparatus
JP5691167B2 (ja) * 2009-12-24 2015-04-01 カシオ計算機株式会社 発光装置の製造方法
JP2011192941A (ja) * 2010-03-17 2011-09-29 Casio Computer Co Ltd 薄膜トランジスタ基板及び薄膜トランジスタ基板の製造方法
JP2012009420A (ja) 2010-05-21 2012-01-12 Semiconductor Energy Lab Co Ltd 発光装置及び照明装置
US9305496B2 (en) 2010-07-01 2016-04-05 Semiconductor Energy Laboratory Co., Ltd. Electric field driving display device
WO2012014759A1 (en) 2010-07-26 2012-02-02 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, lighting device, and manufacturing method of light-emitting device
JP5829070B2 (ja) 2010-07-26 2015-12-09 株式会社半導体エネルギー研究所 発光装置、照明装置、及び発光装置の作製方法
JP5827885B2 (ja) 2010-12-24 2015-12-02 株式会社半導体エネルギー研究所 発光装置及び照明装置
KR20120092019A (ko) 2011-02-09 2012-08-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치
KR20140048087A (ko) 2011-02-10 2014-04-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 그 제작 방법, 조명 장치 및 표시 장치
KR102004305B1 (ko) 2011-02-11 2019-07-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 그 제작 방법, 그리고 조명 장치 및 표시 장치
WO2012124258A1 (en) 2011-03-11 2012-09-20 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element, light-emitting device, and manufacturing method of light-emitting element
KR101890876B1 (ko) 2011-03-23 2018-08-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 발광 장치의 제작 방법
JP6034035B2 (ja) 2011-03-30 2016-11-30 株式会社半導体エネルギー研究所 発光装置
TWI555436B (zh) 2011-04-08 2016-10-21 半導體能源研究所股份有限公司 發光裝置及其製造方法
TWI565119B (zh) 2011-05-27 2017-01-01 半導體能源研究所股份有限公司 發光裝置的製造方法及發光裝置
KR101811027B1 (ko) * 2011-07-07 2017-12-21 삼성디스플레이 주식회사 유기 발광 디스플레이 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000174128A (ja) 1998-12-10 2000-06-23 Nec Corp 半導体薄膜装置とその製造方法
US20060274012A1 (en) 2005-05-23 2006-12-07 Samsung Electronics Co., Ltd. Thin film transistor substrate and display apparatus having the same
JP2007241289A (ja) 2006-03-08 2007-09-20 Samsung Electronics Co Ltd 表示装置及びその製造方法
JP2009170395A (ja) 2007-12-18 2009-07-30 Sony Corp 表示装置およびその製造方法
WO2011132440A1 (ja) 2010-04-22 2011-10-27 シャープ株式会社 アクティブマトリクス基板及び表示装置

Also Published As

Publication number Publication date
JP2018109771A (ja) 2018-07-12
JP6067381B2 (ja) 2017-01-25
JP2013167871A (ja) 2013-08-29
JP2024037814A (ja) 2024-03-19
JP2023029970A (ja) 2023-03-07
JP2021047408A (ja) 2021-03-25
JP2019194712A (ja) 2019-11-07
JP6089063B2 (ja) 2017-03-01
US20130187187A1 (en) 2013-07-25
JP2022084777A (ja) 2022-06-07
JP2017139466A (ja) 2017-08-10
US8912547B2 (en) 2014-12-16
JP6280999B2 (ja) 2018-02-14
JP6541810B2 (ja) 2019-07-10
JP7045433B2 (ja) 2022-03-31
JP6775639B2 (ja) 2020-10-28
JP7191258B2 (ja) 2022-12-16
JP2015213072A (ja) 2015-11-26

Similar Documents

Publication Publication Date Title
JP7401636B2 (ja) 発光装置
CN107293567B (zh) 显示装置和制造显示装置的方法
TWI552333B (zh) 具有矽及半導電性氧化物薄膜電晶體之顯示器
JP6302110B2 (ja) 半導体装置
US9917115B2 (en) Semiconductor device having an effective use of the conductive layer formed in the same process as one electrode
TW201705574A (zh) 有機發光顯示裝置及製造有機發光顯示裝置之方法
US8124544B2 (en) Method for manufacturing semiconductor device
US20170179212A1 (en) Organic light-emitting display device
US9224988B2 (en) Method for manufacturing display device
JP6806956B1 (ja) 薄膜トランジスタ基板および表示装置
JP6678830B1 (ja) 薄膜トランジスタ基板、その製造方法及びそれを備えた液晶表示装置
KR102655208B1 (ko) 다층의 게이트 절연막을 갖는 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
KR102519947B1 (ko) 표시장치용 어레이기판 및 그 제조방법
KR20150075733A (ko) 박막 트랜지스터 및 그를 구비하는 평판표시장치
US20140141577A1 (en) Method of manufacturing thin film transistor array panel

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230829

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230830

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231026

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231207

R150 Certificate of patent or registration of utility model

Ref document number: 7401636

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150