CN100449779C - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN100449779C
CN100449779C CNB031326587A CN03132658A CN100449779C CN 100449779 C CN100449779 C CN 100449779C CN B031326587 A CNB031326587 A CN B031326587A CN 03132658 A CN03132658 A CN 03132658A CN 100449779 C CN100449779 C CN 100449779C
Authority
CN
China
Prior art keywords
dielectric film
auxiliary electrode
semiconductor device
film
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB031326587A
Other languages
English (en)
Other versions
CN1494164A (zh
Inventor
荒尾达也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1494164A publication Critical patent/CN1494164A/zh
Application granted granted Critical
Publication of CN100449779C publication Critical patent/CN100449779C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明的目的是在同一衬底上形成：压缩截至电流的同时重视高耐压性能的TFT；增大导通电流的同时重视高耐压性能的TFT；重视短沟道结构以及因短沟道结构引起的门栏值降低的TFT。本发明的特征在于使栅绝缘膜具有多层结构的同时，在半导体膜上形成不同于栅电极的辅助电极从而在同一衬底上制作具有不同厚度栅绝缘膜的TFT。

Description

半导体器件及其制造方法
技术领域
本发明涉及包含由薄膜晶体管(下文中简称为TFT)构成的电路的半导体器件以及这种半导体器件的制作方法。确切地说，本发明涉及用TFT制作的以有源矩阵型液晶模块和EL模块为代表的显示模块，以及其上装备有类似的显示模块作为其部件的电子设备。
背景技术
近几年，具有用TFT形成的大规模集成电路的半导体器件有了长足的发展。这些TFT包括在有绝缘表面的衬底上形成的半导体薄膜(膜的厚度在几nm-几百nm左右)。有源矩阵型液晶显示器件，EL显示器件，以及密耦合型图像传感器已知为这些半导体器件的典型例子。而且，还提出了屏载系统，其中，除了像素部分和驱动电路部分以外，中央处理器(下文中简称为CPU)，动态随机存取存储器(下文中间称为DRAM)，图像处理电路，声音处理电路等也提供在同一衬底上。特别是用晶质硅膜作活性层的TFT，因其具有高电子场效应迁移率，所以能够用来形成具有各种功能的电路。
例如，在液晶显示器件中安装的液晶模块中，在一张衬底上形成在各个功能块显示图像的像素电路、控制该像素电路的驱动电路、以及功能电路。其中驱动电路包括以CMOS电路为基本电路的移位寄存器电路，电平位移电路，缓冲电路，取样电路等等，像素电路，驱动电路以外的功能电路包括CPU，DRAM，图像处理电路，声音处理电路等等。
像素区域的TFT(下文中简称为像素TFT)由n沟道型TFT构成，该像素TFT通过象开关元件一样对液晶施加电压以驱动液晶。因液晶是靠交流电驱动，所以大多采用一种被称为帧反向驱动(frame reversion drive)的系统。关于该系统，像素TFT被要求具有保持截至电流值(TFT在截至电流操作时流过的漏电流)充分低的性能以便抑制耗电量。
轻掺杂漏极(LDD)结构是已知的作为降低截至电流值的TFT的结构。在这个结构中，在沟道形成区和源区之间或沟道形成区和漏区之间提供用低浓度杂质元素掺杂的区域，该区域称作LDD区。LDD结构缓减临近漏极的电场，因而有防止因热载流子的注入而引起退化的效果。
用于驱动像素TFT的驱动电路(缓冲电路，电平位移电路，取样电路等)以CMOS电路为基本电路。用于驱动电路的TFT的结构优选为导通电流比截至电流包含更重要的信息。在这种结构栅电极的下方提供LDD区域。LDD结构有减小截至电流和导通电流的弊病，然而，该结构通过缓减漏极附近的电场，能够减小因热载流子而引起的导通电流的退化。
对于驱动电路来说，缓冲电路，电平位移电路，取样电路等是对像素区域中的栅极引线施加电压的电路，驱动电路和像素区域同样，被施加的电压相当高。因此，栅极绝缘膜就要求有一定厚度。
另外，除了像素电路以及驱动电路以外的功能电路，包括CPU，DRAM，图像处理电路，声音处理电路等，需要高速操作，所以优选短沟道。但是，短沟道的TFT使得门槛电压降低，从而引起截至电流容易流动的问题。所以，用于CPU，DRAM，图像处理电路，声音处理电路等的TFT优选沟道长度短并且栅极绝缘膜的厚度薄。
这样，要在同一衬底上制作具有不同结构的TFT，工艺程序就变得相当复杂。具体地说，制作短沟道的TFT时，只需要更改掩膜的设计，但在衬底的每个区域使栅极绝缘膜的膜厚度不同的情况下，就需要引进与常规工艺程序不同的工艺程序。具体为以下程序步骤，即只对驱动电路的TFT的栅极绝缘膜进行蚀刻，然后用高温加热，形成热氧化膜；再减少驱动电路TFT的栅极绝缘膜的厚度；并且增加像素TFT的栅绝缘膜的厚度。(见参考文件1：日本专利公开2000-284722)
发明内容
同时能够满足以下TFT的结构现实中还没有：要求降低截至电流的同时，具有高耐压性能的像素TFT；要求增大导通电流的同时，具有高耐压性能的驱动电路的TFT，该驱动电路包括缓冲电路，移位寄存器电路，电平位移电路，以及取样电路等；或者用于例如CPU，DRAM，图像处理电路，声音处理电路等的要重视短沟道结构以及因短沟道结构引起的门槛电压降低功能电路的TFT。
此外，在制作具有LDD结构的TFT以及中间夹栅极绝缘膜的LDD区域与栅电极重叠的TFT时，其制造程序变得相当复杂，并使工艺步骤增加。很明显，增加工艺步骤不仅会提高成本，而且会降低生产成品率。
本发明提供解决上述的问题的技术。具体地说，在具有用TFT构成电路的半导体器件，以及用TFT制作的以有源矩降型液晶显示器件为代表的电光学器件和以EL显示器件为代表的发光器件中，本发明提出利用和常规相同的工艺程序，在同一衬底上分开制作不同结构的TFT的方法。也就是，本发明建议了一种TFT，其中在使栅极绝缘膜多层化的同时，在半导体膜上提供具有与栅电极不同的电极(下文中称为辅助电极)。本发明的目的之一是在同一衬底上，制作具有不同厚度的栅绝缘膜的TFT，根据该结构的TFT，可以提高半导体器件的操作性能及可靠性，并实现低功率消耗。本发明的另一目的在于提供一种TFT的结构，该TFT可以利用常规的工艺程序来制造，因此减少了制造成本并提高了成品率。
另外，随着高清晰度(像素数量的增大)以及小尺寸化，每个显示像素间距的微小化也在日新月异。当制作微小化后的TFT时，掩膜对准相当重要，如果掩膜的位置错开，就会出现成品率降低的问题。本发明还提供一种TFT的结构，根据该结构，在用TFT制作的以有源矩阵型液晶显示器件为代表的电光学器件和以EL显示器件为代表的发光器件中，可以实现产品率的提高。
本技术说明书中公开的本发明的结构具体为：一种半导体器件层，包含：具有沟道形成区域的半导体层；在所述半导体层上形成的第一绝缘膜；在所述半导体层上形成的第一辅助电极，其中间夹有所述第一绝缘膜；形成在所述第一绝缘膜和第一辅助电极上的第二绝缘膜；以及在所述沟道形成区域上形成的栅电极，其中间夹所述第一绝缘膜和第二绝缘膜，其中，所述第一辅助电极形成在所述沟道形成区的外侧。
本技术说明书中公开的本发明的另一结构具体包括：具有沟道形成区的半导体层；在所述半导体层上形成的第一绝缘膜；控制所述半导体层的源区，漏区以及沟道形成区之间的载流子浓度的第一辅助电极；在所述第一绝缘膜和第一辅助电极上形成的第二绝缘膜；以及在所述半导体层的沟道形成区域上形成的，中间夹由所述第一绝缘膜和第二绝缘膜形成的栅电极。
本发明的上述结构中，所述第一绝缘膜的膜的厚度为1-100nm，优选5-100nm，所述第二绝缘膜的膜的厚度为5-100nm。
当一个TFT只有一个辅助电极时，该辅助电极形成在半导体层的沟道形成区和漏区之间。另一方面，当一个TFT有两个辅助电极时，其中一个辅助电极提供在半导体层的源区和沟道形成区之间，另一个辅助电极提供在半导体层的漏区和沟道形成区之间。
辅助电极和栅电极各自与不同的引线连接。
辅助电极的一部分可以与栅电极重叠，中间夹有第二绝缘膜。
通过第一绝缘膜，和辅助电极相对的半导体层的区域中可以掺杂杂质元素。也就是说，在半导体层中，在源区或漏区中至少其中之一和沟道形成区之间可以有低浓度杂质区，这种情况下，这个低浓度杂质区形成在辅助电极的下面。
本技术说明书中公开的本发明的另一结构具体包含：在衬底上的第一薄膜晶体管，该第一薄膜晶体管包括第一半导体层，第一栅极绝缘膜和第一栅电极；在同一衬底上的第二薄膜晶体管，该第二薄膜晶体管包括第二半导体层，具有叠加薄膜的第二栅极绝缘膜，和第二栅电极；以及形成在所述第一膜和第二膜之间的第一辅助电极。其中所述第一辅助电极形成在所述第二半导体层的沟道形成区的外侧，并且，所述第一栅极绝缘膜比所述第二栅极绝缘膜薄。
公开在本技术说明书中的本发明的另一结构具体包含：在衬底上的第一薄膜晶体管，该第一薄膜晶体管包括第一半导体层，第一栅极绝缘膜和第一栅电极；在同一衬底上的第二薄膜晶体管，该第二薄膜晶体管包括第二半导体层，具有叠加薄膜的第二栅绝缘膜，和第二栅电极；控制所述第二半导体层的源区或漏区和沟道形成区之间的载流子浓度的第一辅助电极。其中，所述第一辅助电极形成在所述第一膜和第二膜之间，并且，所述第一栅极绝缘膜比所述第二栅极绝缘膜薄。
本发明的上述结构中，所述第一栅极绝缘膜的膜的厚度为1-100nm，最好为5-50nm，所述第二栅绝缘膜的膜的厚度为6-200nm。
叠加薄膜之一与第一栅极绝缘膜是同一薄膜。
第一辅助电极，第一栅电极，以及第二栅电极各自与不同的引线连接。
当一个TFT只有一个辅助电极时，该辅助电极形成在半导体层的沟道形成区和漏区之间。另一方面，当一个TFT有两个辅助电极时，其中一个辅助电极提供在半导体层的源区和沟道形成区之间，另一个辅助电极提供在半导体层的漏区和沟道形成区之间。
第一薄膜晶体管可以进一步包括覆盖第一栅电极以及第一栅绝缘膜的绝缘膜，以及在该绝缘膜上形成的第二辅助电极。
这种情况下，第二辅助电极具有弯曲表面或倾斜表面。
通过第一绝缘膜，和第一辅助电极相对的半导体层的区域中可以掺杂杂质元素。也就是说，在半导体层中，在源区或漏区中至少其中之一和沟道形成区之间可以有低浓度杂质区，这种情况下，这个低浓度杂质区形成在辅助电极的下方。
本技术说明书中公开的本发明的另一结构具体为一种半导体器件的制作方法，包括以下步骤：在绝缘表面上形成第一半导体层以及第二半导体层；在该第一半导体层和第二半导体层上形成第一绝缘膜；在该第一绝缘膜上形成第一栅电极和第一辅助电极；在所述第一栅电极，第一辅助电极和第一绝缘膜上形成第二绝缘膜；在该第二绝缘膜上形成第二栅电极。其中，所述第一栅电极在所述第一半导体层上形成，中间夹有所述第一绝缘膜；所述第一辅助电极形成在所述第二半导体层上，中间夹有所述第一绝缘膜；以及所述第二栅电极形成在所述第二半导体层上，中间夹有所述第一和第二绝缘膜。
本发明的上述结构中，对所述第一辅助电极，第一栅电极，和第二栅电极实施蚀刻以便使这些电极各自与不同的引线连接。
在形成第二栅电极的同时也可以在第二绝缘膜上形成第二辅助电极。这种情况下，用不同于上述引线的引线连接第二辅助电极。
该第二电极形成在第二半导体层以及第一辅助电极之上。
由于本发明的上述结构使得不必形成LDD，就能够控制源区或漏区和沟道形成区之间的载流子浓度，所以避免了在形成LDD区工序中可能发生的掩膜错位的问题，由此抑制了产品率降低的问题。
根据本发明的上述结构，不需要特别的工艺程序，就可以在同一衬底上制作多个栅极绝缘膜厚度不同的TFT。而且，即使不形成LDD区，通过对第一辅助电极以及第二辅助电极施加任意的电压就可以改变位于各个辅助电压下的半导体层中的载流子浓度。
另外，通过将具有厚度厚的栅极绝缘膜的TFT用作例如移位寄存器电路，电平位移电路，缓冲电路，取样电路等驱动电路的TFT以及像素TFT，可以制作耐压高，功率消耗少，并且可靠性高的TFT。进一步，通过将沟道长度短并且栅极绝缘膜厚度薄的TFT用作包括CPU，DRAM，图像处理电路，声音处理电路等功能电路的TFT，可以改善操作特性以及可靠性。
附图说明
图1A-1D是说明本发明的实施方案模式1的视图；
图2A-2D是说明本发明的实施方案模式2的视图；
图3A-3D是说明本发明的实施方案模式3的视图；
图4A-4D是说明本发明的实施方案模式4的视图；
图5是说明本发明的实施例1的液晶显示器件的横截面图；
图6是说明本发明的实施例2的EL显示器件的横截面图；
图7A-7D是说明本发明的实施例3的视图；
图8A-8D是说明本发明的实施例4的视图；
图9A-9C是说明本发明的实施例5的视图；
图10是说明本发明的实施例6的视图；
图11A-11G是应用本发明的电子设备实例的视图；
图12A-12D是应用本发明的电子设备实例的视图；
图13是说明液晶模块的视图；
具体实施方式
实施方案模式1
下面参考附图1A-1D描述本发明的一个实例。本实施方案模式示出了同时形成以下TFT的工艺程序。其中之一的TFT是具有厚度薄的栅极绝缘膜和第一辅助电极的P-TFT和N-TFT(即图1A-1D中包含栅极绝缘膜G1的TFT)，另一TFT是具有厚度厚的栅极绝缘膜和第一辅助电极，第二辅助电极的P-TFT和N-TFT(即图1A-1D中包含栅绝缘膜G1以及G2的TFT)。
如图1A所示，在衬底101上，通过作为基层膜的绝缘膜102，形成晶质半导体膜，然后，按所希望的图形对该晶质半导体膜实施蚀刻，从而形成分离开的晶质半导体膜103~106。然后，形成第一栅极绝缘膜(在以下的本实施方案模式以及图1A-1D中简称为G1)107。第一栅绝缘膜(G1)107作为驱动电路等要求快速操作的TFT的栅极绝缘膜，其膜的厚度薄，优选在1~100nm的范围内，更优选在5~50nm的范围内。如果膜的厚度比这个范围还薄时，会形成寄生电容，从而产生不能快速操作的问题。
接下来，沉积第一导电膜，然后用光刻技术形成掩膜(图中没有示出)，然后用众所周知的蚀刻方法除掉第一导电膜的不要的部分，按所希望的图形形成第一栅电极108，109以及第一辅助电极110a，110b，111a，111b。在具有厚度薄的栅极绝缘膜的TFT中形成作为栅电极的电极(在以下的本实施方案中表示为第一栅电极)，在具有厚度厚的栅极绝缘膜的TFT中形成作为辅助电极的电极(在以下的本实施方案模式中表示为第一辅助电极)。在一个TFT中，优选的是，以可选的间距安置第一辅助电极。典型的是，以大约等于沟道长度的间隔(4~12μm，优选的是6~10μm)来安置第一辅助电极。
然后，如图1B所示，形成第二栅极绝缘膜120(在以下的本实施方案以及图1中表示为G2)。第一栅极绝缘膜(G1)以及第二栅极绝缘膜(G2)是具有厚度厚的栅极绝缘膜的TFT(即图1A-1D中的栅极绝缘膜为G1以及G2的TFT)的栅极绝缘膜，这样的栅极绝缘膜典型的是作为像素TFT，缓冲电路等要求耐电压的TFT的栅极绝缘膜。所以，最好第二栅绝缘膜的厚度(G2)比第一栅绝缘膜的厚度厚，优选在5~100nm的范围内。
接下来，第二导电膜121形成后，用光刻技术形成掩膜122、123，然后用众所周知的蚀刻方法除掉第二导电膜的不要的部分，按所希望的图形形成第二栅电极以及第二辅助电极。在具有厚度薄的栅极绝缘膜的TFT(即图1中包含栅绝缘膜G1的TFT)中形成作为辅助电极的电极，在具有厚度厚的栅绝缘膜的TFT中(即图1包含栅绝缘膜G1以及G2的TFT)形成作为栅电极以及辅助电极的电极。
当蚀刻第二导电膜时，首先，在形成第二栅电极的区域形成抗蚀掩膜122，123。之后，如图1C所示，蚀刻第二导电膜，从而形成第二辅助电极131a~134a，131b~134b。在这种情况下，通过适当地调整条件，形成有弯曲面的第二辅助电极，也就是说，倾斜于在半导体层103~106上形成的第一栅极绝缘膜107以及第二栅极绝缘膜120的第二辅助电极131a~134a，131b~134b。
在图1A-1D中，为了方便，将晶质半导体膜和第一栅电极的膜表示为几乎相同的厚度，然而实际上，晶质半导体膜的厚度为25~70nm，栅电极的膜厚度为120~500nm。因此，尽管辅助电极可以形成在厚度差大的栅电极的侧面，但不能形成在晶质半导体的膜的侧面。然后，除掉抗蚀掩膜来形成第二栅电极135，136。
然后，如图1D所示，用第一栅电极108，109，第二辅助电极131a~134a，131b~134b，第二栅电极135，136，第一辅助电极110a，110b，111a，111b作为掩膜，进行掺杂，从而通过添加杂质来形成源区以及漏区。在1×1020~1×1021/cm3的浓度范围内掺杂属于n型或p型的杂质到P沟道型TFT的源区或漏区141，143，以及N沟道型TFT的源区或漏区140，142。
可以给第一辅助电极110a，110b，111a，111b下方的晶质半导体膜掺杂杂质从而提供LDD区域。
虽在n沟道型TFT152以及p沟道型TFT153中形成了一对第一辅助电极，这个辅助电极也可以是一个。形成一个辅助电极的情形中，这个辅助电极提供在漏区和栅电极之间。
根据以上的工艺程序，同时形成了栅极绝缘膜厚度薄的n沟道型TFT150或p沟道型TFT151，以及栅绝缘膜厚度厚的n沟道型TFT152或p沟道型TFT153。
在本实施方案中，第一栅电极，第一辅助电极，第二栅电极，以及第二辅助电极各自独立形成图形，所以可以对各个的电极施加任意的电压。由此，根据各个TFT所需要的功能，通过对第一辅助电极以及第二辅助电极施加任意的电压，从而能够控制位于各个辅助电极下面的晶质半导体膜中的载流子的浓度。也就是说，能够发挥和LDD区域相同的功能，即减少热载流子的影响。典型的是，对于导通电流低的TFT，可以控制施加到辅助电极的电压，增大载流子的浓度从而降低晶质半导体膜中的电阻。对于截至电流高的TFT，可以控制施加到辅助电极的电压，降低载流子的浓度，从而增大晶质半导体膜中的电阻。第二栅电极和第二辅助电极也可以连接在一起，不分开。
另外，没有必要固定第一辅助电极以及第二辅助电极的电位，可以根据各个TFT所需要的功能，随时间改变其电位。也就是说，在一个TFT中，通过调节施加到辅助电极的电压，可以增大导通电流或降低截至电流。这种情况下，可以根据所需要的截至电流或导通电流适当地控制施加到辅助电极的电压。
根据上述工艺程序，不需要特别的工艺步骤，就可以实现在同一衬底上制作具有不同厚度的栅极绝缘膜的TFT。而且，即使不形成LDD区，通过对第一辅助电极以及第二辅助电极施加任意的电压，也可以改变位于各个辅助电极下的晶质半导体膜中的载流子浓度。因此，可以限制产生在沟道形成区和源区或漏区的结界面中的热载流子的影响。所以，将具有厚度厚的栅极绝缘膜的TFT应用于驱动电路的TFT比如移位寄存器电路，电平位移电路，缓冲电路，取样电路等，以及像素TFT，可以实现制作耐压功能高，功率消耗低，并且可靠性高的TFT。进一步，将具有沟道长度短，厚度薄的栅极绝缘膜的TFT应用于包括CPU，DRAM，图像处理电路，声音处理电路等功能电路的TFT，就可以提高操作特性以及可靠性。
实施方案模式2
下面参考附图2A-2D描述本发明的一个实例。本实施方案模式具体描述在实施方案模式1中提到的在有源矩阵衬底上形成具有LDD区域的TFT的工艺程序。
如图2A所示，在衬底201上，通过作为基层薄膜的绝缘膜202形成晶质半导体膜，然后，按所希望的图形对该晶质半导体膜实施蚀刻，从而形成分离开的晶质半导体膜203~206。然后，形成第一栅极绝缘膜(在以下的本实施方案模式以及图2A-2D中表示为G1)207。第一栅极绝缘膜(G1)207厚度薄，具体厚度优选在1~100nm的范围内，更优选在5~50nm范围内。
接下来，沉积第一导电膜，然后用光刻方式形成掩膜(没有图示出)，然后用众所周知的方法除掉第一导电膜的不要的部分，按所希望的图形形成第一栅电极208，209以及第一辅助电极210a，210b，211a，211b。在具有厚度薄的栅极绝缘膜的TFT中形成作为栅电极(在以下的本实施方案模式中表示为第一栅电极)的电极，在具有厚度厚的栅绝缘膜的TFT中形成辅助电极(在以下的本实施方案模式中表示为第一辅助电极)的电极。在一个TFT中，优选的是，以可选的间距安置第一辅助电极。典型的是，以大约等于沟道长度的间隔(4~12μm，优选的是6~10μm)来安置第一辅助电极。
然后，对沟道形成区以外的晶质半导体膜执行掺杂。虽然没有在图2A表示出来，但在具有厚度厚的栅极绝缘膜的TFT(图2A-2D中包含栅极绝缘膜G1以及G2的TFT)中，掺杂是在第一辅助电极之间(即图2A的区域210a和210b之间，以及区域211a和211b之间)的晶质半导体膜用抗蚀掩膜覆盖以后执行的，从而这部分不被掺杂。通过执行掺杂就形成了LDD区域。在1×1017~1×1018/cm3的浓度范围内添加属于n型或p型的杂质到P沟道型TFT的LDD区域216，218和N沟道型TFT的LDD区域215，217。
然后，如图2B所示，形成第二栅极绝缘膜220(在以下的本实施方案以及图2A-2D中表示为G2)。第一栅极绝缘膜(G1)以及第二栅绝缘膜(G2)是具有厚度厚的栅绝缘膜的TFT(即图2A-2D中包含栅绝缘膜G1以及G2的TFT)的栅绝缘膜。优选的是，第二栅极绝缘膜的厚度(G2)比第一栅绝缘膜厚，具体厚度优选在5~100nm的范围内。
接下来，如图2C所示，在第二导电膜221形成后，用光刻技术形成掩膜222，223，然后用众所周知的方法除掉第二导电膜中不要的部分，按所希望的图形形成第二栅电极以及第二辅助电极。在具有厚度薄的栅极绝缘膜的TFT(图2A-2D中包含栅极绝缘膜G1的TFT)处形成第二辅助电极，在具有厚度厚的栅极绝缘膜的TFT(图2A-2D中包含栅极绝缘膜G1以及G2的TFT)处形成第二辅助电极以及第二栅电极。
当蚀刻第二导电膜时，首先，在形成第二栅电极的区域形成抗蚀掩膜222，223。之后，蚀刻第二导电膜，形成第二辅助电极231a~234a，231b~234b。在该情况下，通过适当地调整条件，形成有弯曲面的第二辅助电极，也就倾斜于在任意形状的半导体层203~206上形成的第一栅极绝缘膜207以及第二栅极绝缘膜220的第二辅助电极231a~234a，231b~234b。
然后，除掉抗蚀掩膜来形成第二栅电极235，236。
然后，如图2D所示，用第一栅电极208，209，第二辅助电极231a~234a，231b～234b，第二栅电极235，236，第一辅助电极210a，210b，211a，211b作为掩膜，通过执行掺杂来形成源区以及漏区。在1×1020～1×1021/cm3的浓度范围内添加属于n型或p型的杂质到P沟道型TFT的源区或漏区241，243，以及N沟道型TFT的源区或漏区240，242。也可以对第一辅助电极210a，210b，211a，211b的下方的晶质半导体膜执行掺杂，以提供LDD区域。
根据以上的工艺程序，在同一衬底上同时形成了栅极绝缘膜薄的n沟道型TFT250和p沟道型TFT251，以及栅极绝缘膜厚的n沟道型TFT252和p沟道型TFT253。
在本实施方案中，由于第一栅电极，第一辅助电极，第二栅电极，以及第二辅助电极各自独立形成图形，所以可以对各个的电极施加任意的电压。由此，根据各个TFT所需要的功能，可以对第一辅助电极以及第二辅助电极施加任意的电压，从而能够控制位于各个辅助电极下面的晶质半导体膜中的载流子的浓度。也就是说，能够发挥和LDD区域相同的功能，即限制热载流子的影响。在导通电流低的TFT中，可以控制施加到辅助电极的电压，增大载流子的浓度，从而降低晶质半导体膜中的电阻。在截至电流高的TFT中，可以控制施加到辅助电极的电压，降低载流子的浓度，从而增大晶质半导体膜中的电阻。
没有必要固定第一辅助电极以及第二辅助电极的电位，可以根据各个TFT所需要的功能，随时间改变其电位。也就是说，在一个TFT中，通过调节施加到辅助电极的电压，可以增大导通电流或降低截至电流。这种情况下，可以根据所需要的截至电流或导通电流适当地调节施加到辅助电极的电压。第二栅电极和第二辅助电极也可以连接在一起，不分开。
根据上述工艺程序，不需要特别的工艺步骤，只是应用常规的工艺程序，就可以实现在同一衬底上制作具有不同厚度的栅极绝缘膜和LDD区域的TFT。另外，第一辅助电极以及第二辅助电极在LDD区域和沟道形成区附近形成。所以，通过对第一辅助电极以及第二辅助电极施加任意的电压，可以改变位于各个辅助电极下的晶质半导体膜中的载流子浓度。因此，可以限制热载流子的影响。所以，将厚度薄的栅极绝缘膜的TFT应用于功能电路的TFT，将厚度厚的栅极绝缘膜的TFT应用于驱动电路和像素区的TFT，可以提高半导体器件的操作特性和可靠性，并且，还能实现低功率消耗。
实施方案模式3
下面参考附图3A-3D描述本发明的另一个实例。本实施方案模式中，在实施方案模式1中提到的在有源矩阵衬底上仅在具有薄栅绝缘膜的TFT(图3A-3D中包含栅绝缘膜G1的TFT)中形成第二辅助电极。
如图3A所示，在衬底301上，通过作为基层薄膜的绝缘膜302形成晶质半导体膜，然后，按所希望的图形对该晶质半导体膜实施蚀刻，从而形成分离开的晶质半导体膜303~306。然后，沉积第一栅极绝缘膜(在以下的本实施方案以及图3A-3D中表示为G1)307。第一栅极绝缘膜(G1)307的膜的厚度薄，具体厚度优选在1~100nm的范围内，更优选在5~50nm范围内。
接下来，沉积第一导电膜，然后用光刻技术形成掩膜(没有图示出)，然后用众所周知的蚀刻方法除掉第一导电膜的不要的部分，按所希望的图形形成第一栅电极308，309以及第一辅助电极310a，310b，311a，311b。在具有厚度薄的栅绝缘膜的TFT中形成作为栅电极(在以下的本实施方案模式中表示为第一栅电极)的电极，在具有厚度厚的栅绝缘膜的TFT中形成作为辅助电极(在以下的本实施方案模式中表示为第一辅助电极)的电极。在一个TFT中，优选以任意的间距安置第一辅助电极。典型的是，以大约等于沟道长度的间隔(4~12μm，优选的是6~10μm)来安置第一辅助电极。
然后，如图3B所示，形成第二栅极绝缘膜320(在以下的本实施方案以及图3A-3D中表示为G2)。第一栅极绝缘膜(G1)以及第二栅极绝缘膜(G2)是具有厚度厚的栅极绝缘膜的TFT(即图3A-3D中的栅绝缘膜为G1以及G2的TFT)的栅极绝缘膜。优选的是，第二栅极绝缘膜的膜的厚度(G2)比第一栅极绝缘膜厚，第二栅极绝缘膜的膜的厚度具体优选在5~100nm的范围内。然后，形成第二导电膜321后用抗蚀掩膜覆盖第二导电膜321的一部分。
然后，用众所周知的蚀刻方法除掉第二导电膜中不要的部分，按所希望的图形形成第二辅助电极331a，331b，332a，332b。在该情况下，通过适当地调整条件，形成有弯曲面的第二辅助电极，也就是说，形成倾斜于在任意形状的半导体层303~306上形成的第一栅极绝缘膜302的第二辅助电极331a，331b，332a，332b。然后，形成抗蚀掩膜333，335，336(图3C)。
然后，按所希望的图形蚀刻第二导电膜，从而形成第二栅电极。这之后，通过除掉抗蚀掩膜333，335，336来形成第二栅电极337，338。
在本实施方案模式中，首先形成第二辅助电极331a，331b，332a，332b，然后形成第二栅电极337，338。但是，这个步骤颠倒过来也无妨，也就是说，也可以首先形成第二栅电极然后形成第二辅助电极。
然后，用第一栅电极308，309，第二辅助电极331a，331b，332a，332b，第二栅电极337，338，第一辅助电极310a，310b，311a，311b作为掩膜，执行掺杂来形成源区以及漏区。在1×1020~1×1021/cm3的浓度范围内添加属于n型或p型的杂质到P沟道型TFT的源区或漏区341，343，以及N沟道型TFT的源区或漏区340，342(图3D)。
可以给第一辅助电极310a，310b，311a，311b下方的晶质半导体膜掺杂，从而提供LDD区域。根据上述的结构，通过施加任意的电压到第一辅助电极上，可以实现对位于各个辅助电极下方的晶质半导体膜中的载流子浓度的精确调节。
根据以上的工艺程序，同时形成了栅极绝缘膜薄的n沟道型TFT350和p沟道型TFT351，以及栅极绝缘膜厚的n沟道型TFT352和p沟道型TFT353。
在本实施方案模式中，因第一栅电极，第二辅助电极，第二栅电极，以及第一辅助电极各自独立形成图形，所以可以对各个的电极施加任意的电压。由此，根据各个TFT所需要的功能，通过对第一辅助电极以及第二辅助电极施加任意的电压，从而能够控制位于各个辅助电极下面的晶质半导体膜中的载流子的浓度。也就是说，能够发挥和LDD区域相同的功能，即减少了热载流子的影响。典型的是，在导通电流低的TFT中，可以控制施加到辅助电极的电压，增大载流子的浓度，从而降低晶质半导体膜中的电阻。在截至电流高的TFT，可以控制施加到辅助电极的电压，降低载流子的浓度，从而增大晶质半导体膜中的电阻。
没有必要固定第一辅助电极以及第二辅助电极的电位，可以根据各个TFT所需要的功能，随时间改变其电位。也就是说，在一个TFT中，通过调节施加到辅助电极的电压，可以增大导通电流或降低截至电流。这种情况下，根据所需的截至电流或导通电流可以适当地调节施加到辅助电极的电压。
根据上述工艺程序，不需要特别的工艺步骤，只是应用常规的工艺程序，就可以实现在同一衬底上制作具有不同厚度的栅极绝缘膜的TFT。而且，即使不形成LDD区，通过对第一辅助电极以及第二辅助电极施加任意的电压，也可以改变位于各个辅助电压下的晶质半导体膜中的载流子浓度。因此，可以减少产生在沟道形成区和源区或漏区的结界面中的热载流子的影响。所以，将具有厚度厚的栅绝缘膜的TFT应用于比如移位寄存器电路，电平位移电路，缓冲电路，取样电路等驱动电路的TFT以及像素TFT，就能实现制作耐压功能高，功率消耗少，并且可靠性高的TFT。进一步，将具有沟道长度短，厚度薄的栅极绝缘膜的TFT用作包括CPU，DRAM，图像处理电路，声音处理电路等功能电路的TFT，就可以改善操作功能以及可靠性。
实施方案模式4
下面参考附图4A-4D描述本发明的另一个实例。本实施方案模式中，不形成第二辅助电极而制作实施方案模式2中提到的有源矩阵衬底。
如图4A所示，在衬底401上，通过作为基层薄膜的绝缘膜402形成晶质半导体膜，然后，按所希望的图形对该晶质半导体膜实施蚀刻，从而形成分离开的晶质半导体膜403~406。然后，沉积第一栅绝缘膜(在以下的本实施方案模式以及图4A-4D中表示为G1)407。第一栅极绝缘膜(G1)407的厚度薄，具体厚度优选在1~100nm的范围内，更优选在5~50nm范围内。
接下来，沉积第一导电膜后，用光刻技术形成掩膜(没有图示出)，然后用众所周知的蚀刻方法除掉第一导电膜的不要的部分，按所希望的图形形成第一栅电极408，409以及第一辅助电极410a，410b，411a，411b。在具有厚度薄的栅绝缘膜的TFT中形成作为栅电极(在以下的本实施方案模式中表示为第一栅电极)的电极，在具有厚度厚的栅绝缘膜的TFT中形成作为辅助电极(在以下的本实施方案模式中表示为第一辅助电极)的电极。在一个TFT中，优选以任意的间距安置第一辅助电极。典型的是，以大约等于沟道长度的间隔(4~12μm，优选的是6~10μm)来安置第一辅助电极。
然后，在沟道形成区以外的晶质半导体膜中执行掺杂。虽然没有在图4A表示出来，但在具有厚度厚的栅极绝缘膜的TFT(图4A-4D中包含栅绝缘膜G1以及G2的TFT)中，掺杂是在第一辅助电极之间(即图4A的区域410a和410b之间，以及区域411a和411b之间的区域)的晶质半导体膜用抗蚀掩膜覆盖后执行的，以便这部分不被掺杂。通过执行掺杂就形成了LDD区域。在1×1017~1×1018/cm3的浓度范围内添加属于n型或p型的杂质到P沟道型TFT的LDD区域416，418和N沟道型TFT的LDD区域415，417。
然后，如图4B所示，形成第二栅极绝缘膜420(在以下的本实施方案模式以及图4A-4D中简称为G2)。第一栅极绝缘膜(G1)以及第二栅极绝缘膜(G2)是具有厚度厚的栅极绝缘膜的TFT(即图4A-4D中包含栅极绝缘膜G1以及G2的TFT)的栅极绝缘膜。优选的是，第二栅绝缘膜的厚度(G2)比第一栅绝缘膜厚，第二栅绝缘膜的厚度具体优选在5~100nm的范围内。然后，在形成第二导电膜421后，用光刻方式形成掩膜(422，423)。
然后，如图4C所示，用众所周知的蚀刻方法除掉第二导电膜中不要的部分，按所希望的图形形成第二栅电极435，436。
然后，在n沟道型TFT上形成用于形成源区以及漏区的抗蚀掩膜431，。然后，用第一栅电极408，409，第二栅电极435，436，第一辅助电极410a，410b，411a，411b作抗蚀掩膜，执行掺杂，来形成源区以及漏区。在1×1020~1×1021/cm3的浓度范围内添加属于n型或p型的杂质到P沟道型TFT的源区或漏区441，443，以及N沟道型TFT的源区或漏区440，442。在1×1017~1×1018/cm3的浓度范围内添加属于n型的杂质到n沟道型TFT450的LDD区域。
可以给第一辅助电极410a，410b，411a，411b的下方的晶质半导体膜掺杂，从而提供LDD区域。根据上述的结构，通过施加任意的电压到第一辅助电极上，可以实现对位于各个辅助电极下方的晶质半导体膜中的载流子浓度的精确调节。
可以用以下工艺代替用抗蚀掩膜形成LDD区的工艺，即：在形成图4A所示的第一电极408，409后，在第一电极的侧面形成诸如氧化硅等绝缘膜，并对这个绝缘膜实施蚀刻，使其成为形成在第一栅电极侧面的具有弯曲面并且其截面的形状大约为三角形的绝缘膜。这之后，用该具有弯曲面并且其截面的形状大约为三角形的绝缘膜作为掩膜，通过掺杂可以形成LDD区域。
根据以上的工艺程序，同时形成了具有厚度薄的栅极绝缘膜并有LDD区的n沟道型TFT450和单漏区的p沟道型TFT451，以及具有厚度厚的栅极绝缘膜并有辅助电极的n沟道型TFT452，p沟道型TFT453。
根据上述工艺程序，不需要特别的工艺步骤，只是应用常规的工艺程序，就可以在同一衬底上制作具有不同厚度的栅极绝缘膜的TFT。通过对第一辅助电极施加任意的电压，可以改变位于各个辅助电极下的晶质半导体膜中的载流子浓度。据此，可以进一步限制热载流子。所以，将具有厚度厚的栅极绝缘膜的TFT应用于驱动电路例如移位寄存器电路，电平位移电路，缓冲电路，取样电路等的TFT以及像素TFT，就能实现制作耐压功能高，功率消耗少，并且可靠性高的TFT。进一步，将具有沟道长度短，厚度薄的栅绝缘膜的TFT应用于包括CPU，DRAM，图像处理电路，声音处理电路等的功能电路的TFT，就可以提高操作功能以及可靠性。
实施例1
下面参考图5描述使用有源矩阵衬底制作液晶显示器件的方法，其中有源矩阵衬底具有功能电路区和像素区。
用TFT作为开关元件的有源矩阵型液晶显示器件的结构为：像素电极安置成矩阵状的衬底(有源矩阵衬底)和其上形成有反电极的对面衬底相对，二者中间有一个液晶层。用间隔物等控制两个衬底之间以一定的间距隔开。像素部的外周用密封材料将液晶层密封在衬底之间。
下文中将说明制作具有功能电路区和像素区的有源矩阵衬底的方法。在实施方案模式1描述的TFT的结构适用于本实施例。因图5中的像素区n沟道型TFT542和TFT543具有相同的结构，这里只举例说明n沟道型TFT542。
首先，用众所周知的方法在衬底501上形成例如氧化硅膜、氮化硅膜或氮氧化硅膜等绝缘膜制成的基层502。基层可以是单层结构也可以是2层以上的叠层结构。本实施例中形成2层结构的基层。首先在衬底表面上用等离子CVD法形成10nm~100nm厚的氮氧化硅膜作为第一基层，然后在第一基层上用等离子CVD法形成50nm~150nm厚的氮氧化硅膜作为第二基层。注意，在本实施例中，衬底使用的是钡硼硅玻璃衬底，但本发明并不限于此，铝硼硅玻璃衬底，合成石英玻璃衬底，硅衬底，金属衬底，不锈钢衬底，或者能够耐受本实施例中的处理温度的耐热性塑料衬底也是可接受的。
然后，在第二基层上形成25nm~70nm(最好30nm~50nm)厚的半导体膜，用光刻技术形成掩膜(没有图示)后，用已知的蚀刻技术除掉不要的部分按所希望的图形形成半导体膜。注意，半导体膜的形成方法可以采用已知的方法(通过固相析出法，激光结晶法，或使用金属的热结晶法将用溅射法，LPCVD法，或等离子CVD法等形成的非晶质硅膜加工成晶质硅膜)。虽然在半导体膜的材料上没有限制，但优选使用硅或硅锗(SiGe)合金。本实例中具体先形成50nm的非晶质硅膜，然后对非晶质硅膜照射激光形成晶质硅膜，最后实施蚀刻工序从而形成半导体膜。
当用上述的激光束结晶法制作晶质硅膜时，可以采用脉冲振荡型或连续波型的准分子激光器，YAG激光器或YVO4激光器。当使用这些激光器其中之一时，从激光振荡器照射的激光束可以被光学系统压缩成直线形状，然后照射在半导体膜上。晶化的条件可以由操作人员适当进行选择，但当使用准分子激光器时，设定脉冲振荡频率为30Hz，激光能亮密度为100~400mJ/cm2(典型的是200~300mJ/cm2)。另外，使用YAG激光器时，设定使用其第二谐波的脉冲振荡频率为1~10kHz，激光能亮密度为300~600mJ/cm2(典型的是350~500mJ/cm2)。然后，被压缩成幅宽100~1000μm比如400μm的直线形状的激光束照射在衬底的整个表面上，这时的线性激光束的重合度为50~90％。
另外，在形成半导体膜后，可掺杂少量的杂质元素(硼或磷)以控制TFT的门槛电压。(没有图示出)
然后，在底基膜表面以及半导体层上用已知的技术形成厚1~100nm，最好厚5~50nm的第一栅绝缘膜503。本实施例中，用等离子CVD法从厚50nm的氮氧化硅膜形成栅绝缘膜503。注意，第一栅绝缘膜并不局限于氮氧化硅膜，其它的绝缘膜(例如氧化硅膜、氮化硅膜或氮化硅膜等)也可作为第一栅绝缘膜使用。
然后，用已知的技术形成第一导电膜。本实施例中第一导电膜通过首先在第一栅极绝缘膜上层叠厚30nm的氮化钽膜，然后在其上层叠厚370nm的钨膜而形成，其中的氮化钽膜和钨膜用溅射法形成。
注意，本实施例中，第一导电膜虽采用氮化钽膜和钨膜的叠层构成，但是第一导电膜的材料并不限于此，其它的比如选自钽(Ta)，钨(W)，钛(Ti)，钼(Mo)，铝(Al)，铜(Cu)，铬(Cr)，钕(Nd)的元素或者以这些元素为主要成分的合金材料或化合物材料都可以利用，还有，银-铜-钯合金(AgPdCu合金)也可行。
然后，用光刻技术形成掩膜(没有图示)后，用已知的蚀刻的方法(RIE法或ECR法)除掉第一导电膜不要的部分形成第一栅电极505，504以及第一辅助电极506a，506b。
然后在第一栅极绝缘膜，第一栅电极以及第一辅助电极上用已知的方法形成厚5nm~100nm的第二栅极绝缘膜507。
本实施例中，用等离子CVD法沉积厚60nm的氮氧化硅膜。注意，第二栅绝缘膜的材料并不限于氮氧化硅膜，其它的绝缘膜(例如氧化硅膜或氮化硅膜等)也可采用。
然后，形成第二导电膜。本实施例中，第二导电膜采用厚30nm的钽膜和厚370nm的钨膜构成的叠层结构。
然后，用已知的蚀刻方法(RIE法或ECR法)除掉第二导电膜不要的部分，这样，第二导电膜就形成了第二栅电极以及第二辅助电极。首先用抗蚀掩膜覆盖将成为第二栅电极的部分，然后对第二导电膜实施蚀刻可以同时形成第二辅助电极509a，509b，510a，510b，512a，512b。
用第一栅电极505，504，第二栅电极508，第一辅助电极506a，506b以及第二辅助电极509a，509b，510a，510b，512a，512b当作掩膜，使用已知技术(离子参杂技术，离子注入技术)掺杂杂质元素到半导体膜，这样就形成了源区以及漏区。本实施例中，掺杂n型杂质时，杂质的剂量设定为1×1015/cm2，加速电压设定为80keV。注意，n型杂质元素通常采用属于周期表15族的元素，通常是磷(P)或砷(As)。本实施例中，采用含有磷(P)的化合物作为杂质。在该情况下，用抗蚀掩膜覆盖p沟道型TFT，以防止n型杂质混入其中。
然后，在掺杂p型杂质时，剂量设定为3×1015/cm2，加速电压设定为30keV。注意，通常用属于周期表13族的元素，典型的是硼(B)，作为p型杂质元素。在该情况下，用抗蚀掩膜覆盖n沟道型TFT，以防止p型杂质混入其中。
通过以上程序步骤，形成了表现n型的源区和漏区515，517以及表现p型的源区和漏区516。
接着，实施热处理来恢复半导体膜的结晶度，并激活掺杂在各个半导体膜中的杂质。可以采用炉内退火的热退火法，激光退火法，或快速热退火(RTA)法来执行热处理。本实施例中，热处理是采用热退火法，在氮氛中以550℃加热4小时执行的。
接着，形成第一层间绝缘膜520和第二层间绝缘膜521。第一层间绝缘膜520可以采用单层或叠层结构。本实施例的第一层间绝缘膜520采用用等离子CVD法形成的厚50nm的氮化硅膜。然后，也可实施热处理(300~550℃，1~12小时的热处理)使半导体层氢化。这一步骤是利用第一层间绝缘薄膜520中所含的氢来去除半导体层中的悬挂键。注意，氢化也可以通过等离子体氢化(采用等离子体激发的氢气)和另一种热处理，即在温度为300～450℃，在含3～100％氢气的氛围中进行1～12小时的热处理来执行氢化。本实施例采用在氮氛中以410℃的温度加热1小时的热处理法。
接着，包含无机材料或有机材料的薄膜可以形成第二层间绝缘膜。本实施例中，在形成厚800nm的氧化硅膜521后，实施反复蚀刻从而实现平坦化。
接着，形成到达源区和漏区515～517的接触孔，并形成各自与源区和漏区电连接的引线522-525。
注意，这些引线是通过对由厚100nm的钛膜，厚350nm的合金膜(典型的是铝和硅的合金膜)，以及厚100nm的钛膜构成的叠层膜进行蚀刻而形成的。引线的材料不限于Ti，Al和Si的合金，其他的低电阻材料也可被使用。
接着，形成第三层间绝缘膜530。本实施例中，形成厚530nm的丙烯酸树脂膜。注意，第三层间绝缘膜530要采用叠层结构，并可以在层间绝缘膜之间通过将包括Al，Ti，W，Cr，黑色树脂的具有高遮光特性的薄膜蚀刻为期望的形状而形成遮光膜。该遮光膜以网眼状分布在像素的开口部分以外的部分以便遮光。
接着，形成在像素区中和漏区的引线连接的接触孔，形成100nm厚的导电膜，按所希望的形状蚀刻该导电膜从而形成像素电极531。注意，要获得反射型液晶显示器件，可以采用光反射率高的金属膜，典型的是以铝或银为主要成分的膜，或者这些膜层叠的叠层膜作为栅电极。要获得透射型的液晶显示器件时，透光性导电薄膜可以用，有代表性的有ITO(氧化铟锡)，氧化铟和氧化锌的合金(In2O3-ZnO)，以及氧化锌(ZnO)。
这样，可以在同一衬底上形成n沟道型TFT540和p沟道型TFT541构成的功能电路554，以及包含像素TFT542，543的像素部分555。这样就完成了有源矩阵衬底。
如以上所述，将具有厚度薄的栅极绝缘膜的TFT应用于功能电路的TFT(典型的包括CPU，DRAM，图像处理电路，声音处理电路等)，将具有厚度厚的栅极绝缘膜的TFT应用于像素部分的TFT或者驱动电路的TFT(典型的包括缓冲电路，移位寄存器电路，电平位移电路，取样电路等)。这可以提高半导体器件的可靠性和操作特性，而且可以实现低功率消耗。注意，虽然在本实施例中关于驱动电路(移位寄存器电路，电平位移电路，取样电路等)的TFT没有描述，但可以应用根据实施方案模式1～4的分别具有厚度厚的栅极绝缘膜的n沟道型TFT以及p沟道型TFT。
注意，根据实施方案模式1的TFT适用于本实施例的功能电路以及像素部分的TFT，但是本实施例的功能电路以及像素部分的TFT的并不局限于实施方案模式1的TFT，实施方案模式2～实施方案模式4中描述的TFT也适应于本实施例的功能电路以及像素部分的TFT。
实施例2
下面参考附图6说明EL显示器件的制作方法，其中EL显示器件使用具有像素部分以及功能电路部分的有源矩阵衬底制作。
用TFT作为开关元件的EL显示器件由其像素电极按矩阵状安置的衬底(有源矩阵衬底)和密封件构成，在像素电极上的EL层上形成反电极。衬底和密封件通过粘接材料被密封。
下文中将描述有源矩阵衬底的制作实例。
根据和实施例1相同的步骤，在功能电路部分中形成n沟道型TFT640和p沟道型TFT641，在像素部分中形成由p沟道型TFT制成的电流控制TFT642和由n沟道型TFT制成的开关TFT643。注意，实施方案模式1中描述的TFT适用于本实施例。也就是说，功能电路部分中的n沟道型TFT640和p沟道型TFT641具有第一栅电极611，612，以及第二辅助电极613a，613b，614a，614b。像素部分中的电流控制TFT642和开关TFT643具有第二栅电极615，616，以及第一辅助电极617a，617b，618a，618b，第二辅助电极635a，635b，636a，636b。
接着，在n沟道型TFT640，p沟道型TFT641，电流控制TFT642，以及开关TFT643的第二栅极绝缘膜，第二辅助电极，第二栅电极上形成由氮化硅膜制成的厚100nm的第一层间绝缘膜620。然后，实施300~550℃，1~12小时的热处理使半导体层氢化。本实施例中，在氮氛中以410℃的温度加热1小时。这一步骤是利用第一层间绝缘膜620中所含的氢来去除各个TFT的半导体层中的悬挂键。
这之后，在第一层间绝缘膜上形成包含有机绝缘材料的第二层间绝缘膜621。正型光敏有机树脂或负型光敏有机树脂可以作为有机绝缘材料。采用光敏型有机树脂时，用光刻进行曝光处理，并对光敏型有机树脂实施蚀刻，以形成有曲率的第一开口部分。象这样形成有曲率的开口部分，允许将要形成的电极的被覆盖率较高。本实施例中，第二层间绝缘膜用厚度1.05μm的光敏丙烯酸树脂膜形成。之后，对第二层间绝缘膜实施图案化以及蚀刻，以形成具有平滑内壁的第一开口部分。
注意，因正型光敏有机树脂带有褐色，所以在使用正型光敏性有机树脂作为第二层间绝缘膜621时，在蚀刻后，有必要对正型光敏性树脂实施脱色处理。
接着，形成第三层间绝缘膜622来覆盖第一开口部分以及第二层间绝缘膜621，该第三层间绝缘膜包含氮化绝缘膜(典型的是氮化硅膜或氮氧化硅膜)。本实施例中，第三层间绝缘膜采用氮化硅膜。用氮化绝缘膜形成第三层间绝缘膜可以减少从第二层间绝缘膜产生的脱气。
实施光刻工艺的曝光处理后，对第三层间绝缘膜622，第二层间绝缘膜621，第一层间绝缘膜620，第二栅绝缘膜638以及第一栅绝缘膜639依次进行蚀刻，从而形成第二开口部分。这里的蚀刻可以是干式蚀刻也可以是湿式蚀刻。本实施例采用干式蚀刻来形成第二开口部分。
形成第二开口部分后，在第三层间绝缘膜上以及第二开口部分处形成金属膜，实施光刻工艺的曝光处理后，形成源电极和漏电极623~629，以及引线(没有图示出)。金属膜采用铝(Al)，钛(Ti)，钼(Mo)，钨(W)，或者硅(Si)等元素制成的膜或者使用这些元素的合金膜。本实施例采用层叠钛膜/铝-硅合金膜/钛膜(Ti/Al-Si/Ti)并使各个膜的厚度为100/350/100nm而形成的膜，然后形成所希望的图形并对该金属膜实施蚀刻以便形成源电极和漏电极623~629以及引线(没有图示出)。
接着，形成第一电极631后，形成第四层间绝缘膜，和第三开口部分。第四层间绝缘膜可以采用无机材料或有机材料。本实施例中第四层间绝缘膜采用光敏丙烯酸树脂膜，对第四层间绝缘膜实施图案形成以及湿式蚀刻后形成具有平滑内壁的第三开口部分。
在第一电极631以及第四层间绝缘膜630之上是供含有发光物质的层632，作为阴极的第二电极633以及钝化膜(没有图示出)。第一电极631，含有发光物质的层632，以及第二电极633三者重叠的部分实际上构成发光元件。
含有发光物质的层632的构成可以采用众所周知的结构。在第一电极631和第二电极633之间提供的含有发光物质的层包括发光层，空穴注入层，电子注入层，空穴传输层和电子传输层等，含有发光物质的层可以是层叠这些层而获得的层叠结构，或是形成这些层的部分或全部材料混合的结构。特别地，含有发光物质的层包括发光层，空穴注入层，电子注入层，空穴传输层和电子传输层。EL元件的结构通常是阳极、发光层、阴极顺序层叠。可选地，其它结构包括按阳极、空穴注入层、发光层和阴极这样顺序层叠，或者按阳极、空穴注入层、发光层、电子传输层和阴极这种顺序层。
发光层一般包括有机化合物。通常，发光层可包含选自以其分子数区分的低分子有机化合物，诸如低聚物和树枝状合成高聚合物(Dendrimer)等的中分子系统有机化合物，以及聚合有机化合物中一种或者多种的层。另外，也可以由具有电子注入传输特性或空穴注入传输特性的无机化合物形成的电子注入传输层或空穴注入传输层组合而构成发光层。
构成发光层主体的发光材料包括以下的材料：可以应用的低分子有机化合物包括三-8-喹啉铝(tris-8-quinolinolate alumium)络合物或双(苯并喹啉(benzoquinolinorate))铍络合物等的金属络合物，以及苯基蒽衍生物，四芳基二胺衍生物和联苯乙烯苯衍生物。另外，用以上材料其中之一作为主物质，通过施加掺杂物比如香豆素衍生物，DCM，喹吖啶酮和红荧烯等，可以提高量子效率，实现高亮度，高效率。
聚合体分子有机化合物可以选自如下：聚对亚苯基1，2-亚乙烯基(polyparaphenylene vinylenes)，聚对亚苯基(polyparaphenylens)，聚噻吩和聚芴，例如聚(p-亚苯基1，2亚乙烯基)：(PPV)，聚(2，5-二烷氧基-1，4-亚苯基1，2亚乙烯基)：(RO-PPV)，聚[2-2′-乙基己氧基(ethylhexoxy)]-5-甲氧基-1，4-亚苯基1，2亚乙烯基]：(MEH-PPV)，聚[2-(二烷氧基苯)-1，4-亚苯基1，2亚乙烯基]：(ROPh-PPV)，聚(p-亚苯基)：(PPP)，聚(2，5-二烷氧基-1，4-亚苯基)：(RO-PPP)，聚(2，5-二己氧基(dihexoxy)-1，4-亚苯基)，聚噻吩：(PT)，聚(3-烷基噻吩)：(PAT)，聚(3-己基噻吩)：(PHT)，聚(3-环己基噻吩)：(PCHT)，聚(3-环己基-4-甲基噻吩)：(PCHMT)，聚(3，4-二环己基噻吩)；(PDCHT)，聚[3-(4-辛基苯)-噻吩]：(POPT)，聚[3-(4-辛基苯)-2，2-并噻吩)：(PTOPT)，聚芴：(PF)，聚(9，9-二烷基芴)：(PDAF)，聚(9，9-二辛基芴)：(PDOF)等。
电子注入传输层可使用的无机化合物除了类金刚石碳(DLC)，Si，Ge，CN和其氧化物或氮化物以外，还可以使用在以上材料中适当掺杂有P、B或N等而得到的材料。此外，可以采用碱金属或碱土金属的氧化物、氮化物或氟化物，甚至可以采用该金属和Zn、Sn、V、Ru、Sm或In中至少一种的化合物或合金。
此外，还可形成将这些层混合起来形成混合连接的结构。
注意，EL发光元件发两种类型的光，即：在从单重激发态移回到基态时发射的光(荧光)，和从三重激发态移回到基态时发射的光(磷光)。根据本发明的EL发光元件可以使用其中一种光或两种光都使用。
由金属成分和包含碱金属和碱土金属中任一种或所有两种成分组成的多成分合金或化合物用于第二电极633。Al，Au，Fe，V和Pd是这些金属成分的示例。碱金属或碱土金属的具体示例包括Li(锂)、Na(钠)、K(钾)、Rb(铷)、Cs(铯)、Mg(镁)、Ca(钙)、Sr(锶)和Ba(钡)等。此外，可以使用Yb(镱)、Lu(镥)、Nd(钕)、Tm(铥)等。第二电极的组成具体定义为：其金属成分含有0.01到10％重量份的功函数为3eV或更小的碱金属或碱土金属的合金或化合物。为了使第二电极用作阴极，第二电极的厚度可以适当设定。第二电极可以通过电子束蒸发法形成，其厚度范围在大约0.01到1μm之内。
钝化膜(没有图示出)，可以采用氮化硅膜，氮化铝膜，类金刚石碳膜和其他对水和氧气具有高阻挡性的绝缘膜。
根据以上步骤，可以形成用于EL显示器件的有源矩阵衬底，并在同一衬底上形成包括n沟道型TFT640和p沟道型TFT641的功能电路650，以及由p沟道型TFT制成的电流控制用TFT642和n沟道型TFT制成的开关TFT643构成的像素区651。注意，本实施例中没有说明关于驱动电路(移位寄存器电路，解码器电路，存储电路，电平位移电路，取样电路等)的TFT，但是实施方案模式1~4中描述的具有厚度厚的栅极绝缘膜的n沟道型TFT和p沟道型TFT适用于驱动电路的TFT。
进一步，实施方案模式1中描述的TFT适用于本实施例的TFT，但是本实施例的TFT并不只限于此，也可采用实施方案模式2~4中描述的TFT。
象这样，将具有厚度薄的栅极绝缘膜的TFT应用于功能电路(典型的包括CPU，DRAM，图像处理电路，声音处理电路等)的TFT，将具有厚度厚的栅极绝缘膜的TFT应用于像素区的TFT或者驱动电路(典型的包括缓冲电路，移位寄存器电路，电平位移电路，取样电路等)的TFT。这些TFT可以提高EL显示器件的操作功能以及可靠性，同时，可以实现低功率消耗。
实施例3
本实施例中将参考附图7A-7D说明半导体层的制造方法的一个实例，其中实施方案模式1~实施方案模式4，实施例1以及实施例2描述的TFT适用于该半导体层。在本实施例中，连续振荡激光束扫描形成在绝缘表面上的非晶硅膜，从而使其结晶。
如图7A所示，包括厚度100nm的氮氧化硅膜的基层702形成在玻璃衬底701上。在基层702上，通过等离子CVD方法形成厚54nm的非晶硅膜703。
接着，如图7B所示，对半导体层照射激光束。照射在半导体层的激光束是从Nd:YVO4激光器发出的连续光束，该光束是通过波长转换元件所得到的二次谐波(532nm)。所述连续波束被为学系统聚焦为椭圆形，并且衬底701与激光束705的照射位置相对移动，使非晶硅膜703结晶，形成晶体硅膜704。可以采用F20的圆柱形透镜作为光学系统，其可以在照射的表面上将直径2.5mm的激光束变换成长轴2.5mm、短轴20μm的椭圆形形状。
自然，同样可使用其它激光器。利用包括用Cr、Nd、Er、Ho、Ce、Co、Ti或Tm掺杂的YAG、YVO4、YLF或YAlO3的晶体的激光器可以用作连续波固态激光设备。
另外，也可以利用紫外激光束，该之外激光束是通过首先用非线性光学元件将从固态激光器发出的红外激光束转换成绿色激光束，然后进一步通过其他的非线性光学元件转换该束而获得的。
当用Nd:YVO4激光器的二次谐波(532nm)时，由于激光束通过玻璃衬底701和基层702，所以，如图7C所示，可以从玻璃衬底701侧照射激光束706。
这样，如图7D所示，在照射激光束705或706的区域发生结晶过程，从而形成晶体硅膜704。激光束扫描不仅可以是单向扫描，也可以是反复扫描。当反复扫描时，每次扫描可以改变激光能量密度，以引起逐渐晶体生长。此外，结晶也可以与脱氢处理结合，这在非晶硅膜被结晶时通常是必要的。在此情况下，以低的能量密度执行第一次扫描，接着，在脱氢之后，以较高的能量密度执行第二次扫描，从而完成结晶。通过这种制作方法，也可同样获得晶粒在激光束扫描的方向上延伸的晶质硅膜。然后，将半导体层象岛一样分隔，这可用于实施例1。
该实施例所示的结构仅是示例性的。只要能获得类似的效果，也可使用其它的激光振荡器、其它的光学系统及组合。
这样，通过将本实施例的半导体层的制作方法应用于实施例1和实施例2，可以进一步提高半导体器件的操作功能以及可靠性，同时，可以实现低功率消耗。
实施例4
下面参考图8A-8D说明半导体层制造方法的一个实施例，其中所述半导体层适用于实施例1和实施例2中的TFT。在本实施例中，事先晶化形成在绝缘表面上的非晶硅膜，然后，通过连续激光束来扩展晶粒的尺寸。
如图8A所示，和实施例1相同地，在玻璃衬底801上形成基层802和非晶硅膜803。为了添加Ni作为金属元素以便促进结晶温度的降低和晶体生长，旋涂乙酸镍5ppm的水溶液，形成含有催化剂元素的层804。
然后，如图8B所示，通过在580℃加热4个小时的热处理晶化非晶硅膜。通过Ni的作用，在非晶硅膜中形成并扩散硅化物，同时发生晶体的成长。这样形成的晶体硅膜806包括条形或针形晶体，从宏观角度看时，每个晶体在特定方向上成长，这样，薄膜具有均一的结晶度。并且，还具有表面高定向比(110)的特征。
接着，如图8C所示，通过连续波激光束808执行扫描，从而提高晶体硅膜806的结晶度，从而获得如图8D所示的晶体硅膜807。通过照射激光束，晶体硅膜熔化并再结晶。在该再结晶中，晶体生长方式为晶粒在激光束的扫描方向上延伸。在该情况下，由于形成其中晶体表面实现安排为均匀的晶体硅膜，因此能防止不同结晶平面的分离和错位的形成。在这些工序之后，半导体层被分离成岛的形状，这可适用于实施例1或实施例2。
这样，通过将本实施例的半导体层的制作方法适用于实施例1和实施例2，可以进一步提高半导体器件的操作功能以及可靠性，同时，可以实现低功率消耗。
实施例5
下面参考图9A-9C说明半导体层的制造方法的一个实例，其中半导体层适用于实施例1或实施例2中的TFT。
如图9A所示，和实施例3相同地，在玻璃衬底911上形成基层912和非晶硅膜913。用等离子CVD法以绝缘膜914作为掩模形成厚100nm的氧化硅膜，然后形成开口915。然后，为了添加Ni作为催化剂元素，旋涂乙酸镍5ppm的水溶液916。Ni在开口915处和非晶硅膜接触。
然后，如图9B所示，通过在580℃加热4个小时的热处理晶化非晶硅膜。通过催化剂元素的作用，晶体从开口915向平行于衬底表面的方向上成长。这样得到的晶体硅膜917包括条形或针形晶体，从宏观角度看时，每个晶体在特定方向上成长，这样，晶体硅膜的结晶度是均一的。并且，还具有表面高定向比的特征。
加热处理后，通过蚀刻去除掩模绝缘膜914，获得图9C所示的晶体硅膜917。在这些工序之后，半导体层象岛一样被分离，这可适用于实施例1或实施例2。
实施例6
在实施例4或实施例5的半导体层的制作方法中，在形成晶体硅膜1007之后，可增加一道工序，即通过吸杂法去除留在膜中的浓度等于1019/cm3或更高的催化剂元素。本实施例将详细描述吸杂法工序。
如图10所示，在晶体硅膜1007上形成包括氧化硅薄膜的阻挡层1009，然后，通过溅射在阻挡层上形成掺杂有1×1020/cm3~1×1021/cm3的氩或磷的非晶硅膜，作为吸杂位置1010。
然后，利用炉内退火炉在600℃下加热12小时，或者以用灯光或加热气体的RTA在650~800℃下加热30~60分钟，作为催化剂元素添加的Ni可被分离到吸杂位置1010。该过程可以将晶体硅膜1007的催化剂元素浓度降低到等于1017/cm3或更小。
在类似条件下进行的吸杂对在实施例3中形成的晶体硅膜也是有效的。通过这种吸杂，可以去除包含在晶体硅膜中的少量金属元素，所述晶体硅膜是通过向非晶硅膜照射激光束而形成的。
这样，将本实施例的吸杂法应用于实施例3~实施例5的半导体层的制作方法，可以进一步提高半导体器件的操作性能以及可靠性，同时，可以实现低功率消耗。
实施例7
本实施例将参考图13说明利用实施例1的有源矩阵衬底制作有源矩阵型液晶模块的工序。
像素部分1101放在有源矩阵衬底1105的中心。用于驱动源极信号线的源驱动电路1102放在像素部分1101的上方。用于驱动栅极信号线的栅驱动电路1103放在像素部分1101的左边。尽管本实施方案中栅驱动电路1103只设在像素部分的单侧，但是，栅驱动电路1103可以左右对称地设在像素部分的两侧。从上述两个选项中，设计者可以根据液晶模块的尺寸或类似的因素来选择更适合的排列。但是，根据电路运行可靠性、驱动效率及类似的因素，栅驱动电路的左右对称排列是优选的。另外，平板上提供有功能电路1104，从这里输出的各种信号供应给像素部分1101，源极驱动电路1102，和栅极驱动电路1103。常规上，利用FPC等连接在屏外部的功能电路1104在有源矩阵衬底上形成，从而可以实现液晶显示器件的小尺寸化。
进一步，通过FPC1109，从外部提供的的电源电路(在图中没有示出)输出的供电电压供应给屏内的像素部1101，源极驱动电路1102，以及栅极驱动电路1103。
密封剂1107沿着衬底周边围绕驱动电路和像素部分涂敷到衬底上。在用预先形成于有源矩阵衬底上的间隔物保持两个衬底之间的距离为常数(衬底1105和相对衬底1106之间的距离)的状态下，用密封剂1107将相对衬底1106粘接到衬底1105上。液晶材料经过没有被密封剂1107涂敷的衬底区域被注入。然后用密封剂1108密封衬底。液晶模块通过上述步骤完成。
多个IC还可以用于驱动电路或者功能电路的一部分电路中。
另外，和本实施例相同，通过实施本发明而形成的有源矩阵衬底能用于各种模块的制作中(有源矩阵型EL模块、有源矩阵型EC模块，等等)。
实施例8
通过实施本发明而形成的TFT能用于完成各种模块(有源矩阵型液晶模块、有源矩阵型EL模块和有源矩阵型EC模块)。这就是说，本发明能在所有在其显示部分包含这些膜块的电子设备中应用。
这些电子设备的例子包括便携式信息终端(电子记事本、移动计算机、移动电话等)、视频摄像机、数码相机、个人计算机、电视接收机、手提电话、投影机等。这些电子设备的具体例子示于图11A-11G和12A-12D。
图11A是电视机，它包括外壳3001，支座3002和显示部分3003等。根据本发明制造的TFT衬底用于显示部分3003中可以完成更薄，清晰度更高的电视机。
图11B是摄像机，它包括机体3011、显示部分3012、音频输入3013、操作开关3014、电池3015、图像接收部分3016等。根据本发明制造的TFT衬底用于显示部分3012可以完成小尺寸，高清晰度的视频摄像机。
图11C是笔记本型个人计算机，它包括机体3021、外壳3022、显示部分3023和键盘3024。根据本发明制造的TFT衬底用于显示部分3023可以完成小尺寸，低功率消耗的个人计算机。
图11D是PDA(个人数字助理)，它包括机体3031、输入笔3032、显示部分3033、操作按钮3034和外部接口3035。根据本发明制造的TFT衬底用于显示部分3033可以完成小尺寸，高清晰度，高功能的PDA。
图11E是音频播放器，具体地说是汽车音响系统，它包括机体3041、显示部分3042、操作开关3043和3044。根据本发明制造的TFT衬底用于显示单元3042可以完成具有小尺寸，高清晰度的显示器的汽车音响系统。
图11F是数字照相机，它包括机体3051、显示部分(A)3052、目镜3053、操作开关3054、显示部分(B)3055和电池3056。根据本发明制造的TFT衬底用于显示部分(A)3052和(B)3055中可以完成具有小尺寸，高清晰度的显示器的数字照相机。
图11G是移动电话，它包括机体3061、语音输出部分3062、语音输入部分3063、显示部分3064、操作开关3065和天线3066。根据本发明制造的TFT衬底用于显示部分3064中可以完成具有小尺寸，高清晰度的显示器的手提电话。
图12A所示的为正投影机，包括投影设备2601，屏幕2602等。
图12B所示的为背投影机，包括主体2701，投影设备2702，反射镜2703，屏幕2704等。
图12C所示的为图12A和图12B中的投影设备2601和2702的结构示例。投影设备2601或2702包括光源光学系统2801，反射镜2802，2804至2806，分光镜2803，棱镜2807，液晶显示器2808，相差板2809和投影光学系统2810。投影光学系统2810由包括一个投影透镜的光学系统组成。尽管示例中给出了三平板型的例子，但光源光学系统并不只限于此，例如可以为单一平板型。此外，这一示例的操作者可以沿图12C中箭头所指示的光路径适当提供光学系统，该光学系统包括比如光学透镜，具有偏振作用的胶片，用来调整相差的胶片，红外(IR)胶片等。
图12D所示的为图12C中光源光学系统2801的结构示例图。根据这一示例，光源光学系统2801包括反射器2811、光源2812、透镜阵列2813和2814、偏振扰频器2815和聚焦透镜2816。此外，图12D中所示的光源光学系统只是一个示例，光源光学系统并不仅限于此。例如，这一示例的操作者可以适当提供光学系统包括比如光学透镜，具有偏振作用的胶片，用来调整相差的胶片，IR胶片等。
注意，图12A和12B所示的投影机只给出了采用透射型有源矩阵型液晶模块的例子，而没有给出采用反射型有源矩阵型液晶模块的例子，但是，反射型有源矩阵型液晶模块也适用于图12A和12B所示的投影机。
这里说明的电子设备只是本发明的应用例中的一小部分。根据本发明制作的TFT并不限于这些应用例。
根据上述工艺程序，不需要特别的工艺步骤，就可以实现在同一衬底上制作具有不同厚度的栅绝缘膜的TFT。而且，即使不形成LDD区，通过对第一辅助电极以及第二辅助电极施加任意的电压，也可以改变位于各个辅助电极下的晶质半导体膜中的载流子浓度。因此，可以减少产生在沟道形成区和源区或漏区的结界面中的热载流子的影响。所以，通过将具有厚度薄的栅极绝缘膜的TFT应用于功能电路(典型的包括CPU，DRAM，图像处理电路，声音处理电路等)的TFT，以及将具有厚度厚的栅极绝缘膜的TFT应用于像素TFT或应用于驱动电路(典型的包括移位寄存器电路，电平位移电路，缓冲电路，取样电路等)的TFT，可以提高半导体的操作特性以及可靠性。并且能实现低功率消耗。进一步地说，能够在同一衬底上提供像素部分，驱动电路，功能电路，就意味着能够使常规的应用于显示器件的模块诸如液晶模块，EL模块小尺寸化，也就是能够使装备显示器件的电子设备成为便于携带的形状。

Claims (69)

1.一种半导体器件，包含：
在绝缘表面上形成的半导体层，所述半导体层具有沟道形成区；
在所述半导体层上形成的第一绝缘膜；
在所述半导体层上形成的第一辅助电极，二者之间夹有所述第一绝缘膜；
形成在所述第一绝缘膜和第一辅助电极上，并与所述第一绝缘膜和第一辅助电极接触的第二绝缘膜；和
在所述沟道形成区上形成的栅电极，二者之间夹有所述第一绝缘膜和第二绝缘膜；
其中，所述第一辅助电极形成在所述沟道形成区的外侧。
2.根据权利要求1的半导体器件，其中，所述第一绝缘膜的厚度为1-100nm，所述第二绝缘膜的厚度为5-100nm。
3.根据权利要求1的半导体器件，其中，所述第一绝缘膜的厚度为5-50nm，所述第二绝缘膜的厚度为5-100nm。
4.根据权利要求1的半导体器件，其中，所述第一辅助电极的一部分与所述栅电极叠加，中间夹有第二绝缘膜。
5.根据权利要求1的半导体器件，其中，所述第一辅助电极形成在所述半导体层的沟道形成区和漏区之间。
6.根据权利要求1的半导体器件，其中，第二辅助电极在所述半导体层上形成，中间夹有第一绝缘膜，并且，第二辅助电极形成在所述半导体层的源区和沟道形成区之间。
7.根据权利要求1的半导体器件，其中，一种杂质元素包括在通过所述第一绝缘膜与所述第一辅助电极相对的所述半导体层的一部分中。
8.根据权利要求1的半导体器件，其中，第三辅助电极形成在所述第二绝缘膜上。
9.根据权利要求8的半导体器件，其中，所述第三辅助电极具有弯曲表面或者倾斜表面。
10.如权利要求1所述的半导体器件，其中所述栅电极与半导体层之间的第一距离大于所述第一辅助电极与半导体层之间的第二距离。
11.一种半导体器件，包含：
具有沟道形成区的半导体层；
在所述半导体层上形成的第一绝缘膜；
控制所述半导体层的源区，或漏区以及沟道形成区之间的载流子浓度的第一辅助电极；
在所述第一绝缘膜和第一辅助电极上形成的第二绝缘膜；和
在所述半导体层的沟道形成区上形成的栅电极，中间夹有所述第一绝缘膜和第二绝缘膜。
12.根据权利要求11的半导体器件，其中，所述第一绝缘膜的厚度为1-100nm，所述第二绝缘膜的厚度为5-100nm。
13.根据权利要求11的半导体器件，其中，所述第一绝缘膜的厚度为5-50nm，所述第二绝缘膜的厚度为5-100nm。
14.根据权利要求11的半导体器件，其中，所述第一辅助电极的一部分与所述栅电极叠加，中间夹有第二绝缘膜。
15.根据权利要求11的半导体器件，其中，所述第一辅助电极形成在所述半导体层的沟道形成区和漏区之间。
16.根据权利要求11的半导体器件，其中，所述第二辅助电极形成在所述半导体层上，中间夹有所述第一绝缘膜，并且，该第二辅助电极形成在所述半导体层的源区和沟道形成区之间。
17.根据权利要求11的半导体器件，其中，一种杂质元素包括在通过所述第一绝缘膜与所述第一辅助电极相对的所述半导体层的区域中。
18.根据权利要求11的半导体器件，其中，第三辅助电极形成在所述第二绝缘膜上。
19.根据权利要求18的半导体器件，其中，所述第三辅助电极具有弯曲表面或者倾斜表面。
20.如权利要求11所述的半导体器件，其中所述栅电极与半导体层之间的第一距离大于所述第一辅助电极与半导体层之间的第二距离。
21.一种半导体器件，包含：
在衬底上的第一薄膜晶体管，该第一薄膜晶体管包括第一半导体层，第一栅极绝缘膜和第一栅电极；
在同一衬底上的第二薄膜晶体管，该第二薄膜晶体管包括第二半导体层，具有第一膜和第二膜的第二栅极绝缘膜，和第二栅电极；
以及形成在所述第一膜和第二膜之间的第一辅助电极，
其中所述第一辅助电极形成在所述第二半导体层的沟道形成区的外侧，
并且，所述第一栅极绝缘膜比所述第二栅极绝缘膜薄。
22.根据权利要求21的半导体器件，其中，所述第一膜和第二膜中之一是所述第一栅极绝缘膜。
23.根据权利要求21的半导体器件，其中，所述第一薄膜晶体管进一步包括：
覆盖所述第一栅电极和所述第一栅极绝缘膜的绝缘膜；
以及在该绝缘膜上形成的第二辅助电极。
24.根据权利要求23的半导体器件，其中，所述第二辅助电极具有弯曲表面或倾斜表面。
25.根据权利要求24的半导体器件，其中，所述第一辅助电极，第二辅助电极，第一栅电极和第二栅电极各自连接在不同的引线上。
26.根据权利要求21的半导体器件，其中，所述第一栅极绝缘膜的厚度为1-100nm，所述第二栅极绝缘膜的厚度为6-200nm。
27.根据权利要求21的半导体器件，其中，所述第一栅极绝缘膜的厚度为5-50nm，所述第二栅极绝缘膜的厚度为6-200nm。
28.根据权利要求21的半导体器件，其中，所述第一辅助电极形成在所述第二半导体层的漏区和沟道形成区之间。
29.根据权利要求21的半导体器件，其中，第三辅助电极形成在所述第二栅极绝缘膜中的第一膜和第二膜之间，该第三辅助电极形成在所述第二半导体层的源区和沟道形成区之间。
30.根据权利要求21的半导体器件，其中，所述第一辅助电极的一部分与所述第二栅电极叠加。
31.根据权利要求21的半导体器件，其中，所述第一辅助电极，第一栅电极和第二栅电极各自连接在不同的引线上。
32.根据权利要求21的半导体器件，其中，一种杂质元素包括在通过所述第二栅极绝缘膜与所述第一辅助电极相对的所述半导体层的区域中。
33.如权利要求21所述的半导体器件，其中所述第二栅电极与第二半导体层之间的第一距离大于所述第一辅助电极与第二半导体层之间的第二距离。
34.一种半导体器件，包含：
在衬底上的第一薄膜晶体管，该第一薄膜晶体管包括第一半导体层，第一栅绝缘膜和第一栅电极；
在同一衬底上的第二薄膜晶体管，该第二薄膜晶体管包括第二半导体层，具有第一膜和第二膜的第二栅绝缘膜，和第二栅电极；
控制所述第二半导体层中的源区或漏区和沟道形成区之间的载流子浓度的第一辅助电极，
其中，所述第一辅助电极形成在所述第一膜和第二膜之间，
并且，所述第一栅绝缘膜比所述第二栅绝缘膜薄。
35.根据权利要求34的半导体器件，其中，所述第一膜和第二膜中之一是所述第一栅绝缘膜。
36.根据权利要求34的半导体器件，其中，所述第一薄膜晶体管进一步包括：
覆盖所述第一栅电极和所述第一栅绝缘膜的绝缘膜；
以及在该绝缘膜上形成的第二辅助电极。
37.根据权利要求36的半导体器件，其中，所述第二辅助电极具有弯曲表面或倾斜表面。
38.根据权利要求37的半导体器件，其中，所述第一辅助电极，第二辅助电极，第一栅电极和第二栅电极各自连接在不同的引线上。
39.根据权利要求34的半导体器件，其中，所述第一栅绝缘膜的厚度为1-100nm，所述第二栅绝缘膜的厚度为6-200nm。
40.根据权利要求34的半导体器件，其中，所述第一栅绝缘膜的厚度为5-50nm，所述第二栅绝缘膜的厚度为6-200nm。
41.根据权利要求34的半导体器件，其中，所述第一辅助电极形成在所述第二半导体层的漏区和沟道形成区之间。
42.根据权利要求34的半导体器件，其中，第三辅助电极形成在所述第二半导体层的源区和沟道形成区之间。
43.根据权利要求34的半导体器件，其中，所述第一辅助电极的一部分与所述第二栅电极叠加。
44.根据权利要求34的半导体器件，其中，所述第一辅助电极，第一栅电极和第二栅电极各自连接在不同的引线上。
45.根据权利要求34的半导体器件，其中，一种杂质元素包括在通过所述第二栅绝缘膜与所述第一辅助电极相对的所述半导体层的区域中。
46.如权利要求34所述的半导体器件，其中所述第二栅电极与第二半导体层之间的第一距离大于所述第一辅助电极与第二半导体层之间的第二距离。
47.一种半导体器件，包含：
在绝缘表面上形成的半导体层，所述半导体层具有第一区，至少一个第二区，源区和漏区；
形成在该半导体层上的第一绝缘膜；
在所述半导体层上形成的第一辅助电极，中间夹有所述第一绝缘膜；
形成在所述第一绝缘膜和第一辅助电极上，并与该第一绝缘膜和第一辅助电极接触的第二绝缘膜；
以及在所述第一区上形成的栅电极，中间夹所述第一和第二绝缘膜，
其中，所述第一区形成在所述源区和漏区之间，所述第二区形成在所述第一区以及源区和漏区中至少其中之一之间；
以及其中所述第一辅助电极形成在所述第二区上，中间夹有所述第一绝缘膜。
48.根据权利要求47的半导体器件，其中，所述第一绝缘膜的厚度为1-100nm，所述第二绝缘膜的厚度为5-100nm。
49.根据权利要求47的半导体器件，其中，所述第一绝缘膜的厚度为5-50nm，所述第二绝缘膜的厚度为5-100nm。
50.根据权利要求47的半导体器件，其中，所述第一辅助电极的一部分与所述栅电极叠加，中间夹有所述第二绝缘膜。
51.根据权利要求47的半导体器件，其中，所述第二区包含有杂质元素。
52.根据权利要求47的半导体器件，其中，第二辅助电极形成在所述第二绝缘膜上。
53.根据权利要求52的半导体器件，其中，所述第二辅助电极具有弯曲表面或者倾斜表面。
54.根据权利要求47的半导体器件，其中，所述第一辅助电极控制所述源区，漏区和第一区之间的载流子浓度。
55.如权利要求47所述的半导体器件，其中所述栅电极与半导体层之间的第一距离大于所述第一辅助电极与半导体层之间的第二距离。
56.一种半导体器件，包含：
具有第一区，第一源区和第一漏区的第一半导体层；
具有第二区，至少一个第三区，第二源区和第二漏区的第二半导体层；
形成在该第一和第二半导体层上的第一绝缘膜；
在所述第二半导体层上形成的第一辅助电极，中间夹有所述第一绝缘膜；
在所述第一半导体层上形成的第一栅电极，中间夹所述第一绝缘膜；
形成在所述第一绝缘膜，第一辅助电极和第一栅电极上的第二绝缘膜；
以及在所述第二区上形成的第二栅电极，中间夹有所述第一和第二绝缘膜，
其中，所述第二区形成在所述第二源区和第二漏区之间，所述第三区形成在所述第二区以及所述第二源区和漏区中至少其中之一之间；
以及所述第一辅助电极形成在所述第三区上，中间夹有所述第一绝缘膜。
57.根据权利要求56的半导体器件，其中，所述第一绝缘膜的厚度为1-100nm，所述第二绝缘膜的厚度为5-100nm。
58.根据权利要求56的半导体器件，其中，所述第一绝缘膜的厚度为5-50nm，所述第二绝缘膜的厚度为5-100nm。
59.根据权利要求56的半导体器件，其中，所述第一辅助电极的一部分与所述第二栅电极重叠，中间夹所述第二绝缘膜。
60.根据权利要求的56半导体器件，其中，所述第三区包含有杂质元素。
61.根据权利要求56的半导体器件，其中，第二辅助电极形成在所述第二绝缘膜上。
62.根据权利要求61的半导体器件，其中，所述第二辅助电极具有弯曲表面或者倾斜表面。
63.根据权利要求56的半导体器件，其中，所述第一辅助电极控制所述第二源区，第二漏区和第三区之间的载流子浓度。
64.如权利要求56所述的半导体器件，其中所述第二栅电极与第二半导体层之间的第一距离大于所述第一辅助电极与第二半导体层之间的第二距离。
65.一种半导体器件的制作方法，包括以下步骤：
在绝缘表面上形成第一半导体层以及第二半导体层；
在该第一半导体层和第二半导体层上形成第一绝缘膜；
在该第一绝缘膜上形成第一栅电极和第一辅助电极；
在所述第一栅电极，第一辅助电极和第一绝缘膜上形成第二绝缘膜；
在该第二绝缘膜上形成第二栅电极，
其中，所述第一栅电极在所述第一半导体层上形成，中间夹有所述第一绝缘膜；
所述第一辅助电极在所述第二半导体层上形成，中间夹有所述第一绝缘膜；
以及所述第二栅电极在所述第二半导体层上形成，中间夹有所述第一和第二绝缘膜。
66.根据权利要求65的半导体器件的制作方法，其中对所述第一辅助电极，第二栅电极，以及第一栅电极实施蚀刻以便使这些电极各自与不同的引线连接。
67.根据权利要求65的半导体器件的制作方法，其中在第二绝缘膜上形成一个第二辅助电极，该第二绝缘膜在第一半导体层上形成，并且同时形成第二辅助电极和第二栅电极。
68.根据权利要求67的半导体器件的制作方法，其中对所述第一辅助电极，第二辅助电极，第一栅电极，以及第二栅电极实施蚀刻以便使这些电极各自与不同的引线连接。
69.根据权利要求65的半导体器件的制作方法，其中所述第二栅电极部分地与第一辅助电极重叠，中间夹有所述第二绝缘膜。
CNB031326587A 2002-10-07 2003-09-30 半导体器件及其制造方法 Expired - Fee Related CN100449779C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP293499/02 2002-10-07
JP2002293499 2002-10-07
JP293499/2002 2002-10-07

Publications (2)

Publication Number Publication Date
CN1494164A CN1494164A (zh) 2004-05-05
CN100449779C true CN100449779C (zh) 2009-01-07

Family

ID=32089169

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031326587A Expired - Fee Related CN100449779C (zh) 2002-10-07 2003-09-30 半导体器件及其制造方法

Country Status (2)

Country Link
US (1) US7189994B2 (zh)
CN (1) CN100449779C (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7221095B2 (en) * 2003-06-16 2007-05-22 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method for fabricating light emitting device
US7161184B2 (en) 2003-06-16 2007-01-09 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US7224118B2 (en) 2003-06-17 2007-05-29 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic apparatus having a wiring connected to a counter electrode via an opening portion in an insulating layer that surrounds a pixel electrode
KR101026807B1 (ko) * 2004-06-09 2011-04-04 삼성전자주식회사 표시 장치용 구동 장치 및 표시판
JP4939809B2 (ja) 2005-01-21 2012-05-30 株式会社半導体エネルギー研究所 発光装置
US7968932B2 (en) * 2005-12-26 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP4277874B2 (ja) * 2006-05-23 2009-06-10 エプソンイメージングデバイス株式会社 電気光学装置の製造方法
KR100882909B1 (ko) 2007-06-27 2009-02-10 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조 방법, 이를 포함하는유기전계발광표시장치, 및 그의 제조 방법
JP2009151293A (ja) 2007-11-30 2009-07-09 Semiconductor Energy Lab Co Ltd 表示装置及び表示装置の作製方法、並びに電子機器
KR101476367B1 (ko) * 2008-01-29 2014-12-26 삼성전자주식회사 이미지 센서의 제조 방법
CN102655088A (zh) * 2011-03-04 2012-09-05 中芯国际集成电路制造(上海)有限公司 修复离子注入损伤的方法
US8912547B2 (en) 2012-01-20 2014-12-16 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, display device, and semiconductor device
US9105728B2 (en) 2012-07-24 2015-08-11 Qualcomm Mems Technologies, Inc. Multi-gate thin-film transistor
KR102138280B1 (ko) * 2013-04-30 2020-07-28 삼성디스플레이 주식회사 표시 패널 및 이를 구비하는 표시 장치
CN110660814A (zh) * 2019-09-29 2020-01-07 合肥京东方卓印科技有限公司 一种阵列基板、显示面板和阵列基板的制作方法
KR20220037888A (ko) * 2020-09-18 2022-03-25 엘지디스플레이 주식회사 표시 장치
KR20220117971A (ko) * 2021-02-17 2022-08-25 삼성디스플레이 주식회사 표시 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000058849A (ja) * 1998-08-17 2000-02-25 Nec Corp 薄膜半導体装置
US6255166B1 (en) * 1999-08-05 2001-07-03 Aalo Lsi Design & Device Technology, Inc. Nonvolatile memory cell, method of programming the same and nonvolatile memory array

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60242354A (ja) * 1984-05-16 1985-12-02 Sharp Corp Ｆｅｔ型センサ
US5164805A (en) * 1988-08-22 1992-11-17 Massachusetts Institute Of Technology Near-intrinsic thin-film SOI FETS
JP3070062B2 (ja) 1990-03-29 2000-07-24 ソニー株式会社 液晶表示装置及びその製造方法
JP2618534B2 (ja) 1990-12-20 1997-06-11 シャープ株式会社 アクティブマトリクス表示装置の製造方法
JPH0590586A (ja) * 1991-09-30 1993-04-09 Nec Corp 薄膜トランジスタ
JPH05251702A (ja) 1992-03-05 1993-09-28 Fujitsu Ltd 薄膜トランジスタ及びそれを用いた液晶表示装置
JPH0817238A (ja) 1994-07-01 1996-01-19 Mitsubishi Denki Shomei Kk システム天井用照明器具
TW334581B (en) * 1996-06-04 1998-06-21 Handotai Energy Kenkyusho Kk Semiconductor integrated circuit and fabrication method thereof
KR100219117B1 (ko) * 1996-08-24 1999-09-01 구자홍 박막트랜지스터 액정표시장치 및 그 제조방법
JPH10163501A (ja) * 1996-11-29 1998-06-19 Semiconductor Energy Lab Co Ltd 絶縁ゲイト型トランジスタ
KR100251229B1 (ko) * 1998-01-19 2000-04-15 윤종용 노아형 마스크 롬의 개선된 구조 및 그 제조방법
JP3102412B2 (ja) 1998-06-02 2000-10-23 日本電気株式会社 高耐圧薄膜トランジスタ
JP4076648B2 (ja) * 1998-12-18 2008-04-16 株式会社半導体エネルギー研究所 半導体装置
JP4202502B2 (ja) * 1998-12-28 2008-12-24 株式会社半導体エネルギー研究所 半導体装置
US6639244B1 (en) * 1999-01-11 2003-10-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
EP1020920B1 (en) * 1999-01-11 2010-06-02 Sel Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a driver TFT and a pixel TFT on a common substrate
US6590229B1 (en) * 1999-01-21 2003-07-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and process for production thereof
US6593592B1 (en) * 1999-01-29 2003-07-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having thin film transistors
JP4514871B2 (ja) 1999-01-29 2010-07-28 株式会社半導体エネルギー研究所 半導体装置および電子機器
US6639265B2 (en) * 2000-01-26 2003-10-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
TW463384B (en) * 2000-06-15 2001-11-11 Shr Min Thin film transistor having subgate and Schottky source/drain and the manufacturing method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000058849A (ja) * 1998-08-17 2000-02-25 Nec Corp 薄膜半導体装置
US6255166B1 (en) * 1999-08-05 2001-07-03 Aalo Lsi Design & Device Technology, Inc. Nonvolatile memory cell, method of programming the same and nonvolatile memory array

Also Published As

Publication number Publication date
US7189994B2 (en) 2007-03-13
CN1494164A (zh) 2004-05-05
US20040075092A1 (en) 2004-04-22

Similar Documents

Publication Publication Date Title
US11063102B2 (en) Light emitting device
CN100449779C (zh) 半导体器件及其制造方法
US20210082967A1 (en) Metal Wiring and Method of Manufacturing the Same, and Metal Wiring Substrate and Method of Manufacturing the Same
US7682949B2 (en) Laser treatment device, laser treatment method, and semiconductor device fabrication method
US10516010B2 (en) Light emitting apparatus and method for manufacturing the same
US6903377B2 (en) Light emitting apparatus and method for manufacturing the same
KR20040045354A (ko) 반도체 디바이스, 디스플레이 디바이스, 및 발광디바이스와 그 제조 방법
JP4409231B2 (ja) 半導体装置の作製方法
JP2002353141A (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090107

Termination date: 20180930