JPS60242354A - Ｆｅｔ型センサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈発明の技術分野〉 本発明は、ＭＯＳ型或はＭＩＳ型等の電界効果型トラン
ジスタ（以下単にＦＥＴと略す）素子のゲート絶縁膜上
に外的要因によって電気的特性の変化する感応体を形成
し、該感応体で外的要因の変化をＦＥＴのゲート作用変
化として把えるいわゆる電界効果型センサ（以下ＦＥＴ
型センサと称す）に関するものである。

〈発明の技術的背景とその問題点〉 検出しようとする物理量との化学的或は物理的相互作用
によって静電容量や電気伝導度或は静電電位等の電気的
変化を生ずる感応体とＦＥＴ素子とを組み合せて、検出
しようとする物理量をＦＥＴ素子のゲート作用変化とし
て把えるいわゆるＦＥＴ型センサは、ＦＥＴ素子の有す
る高い入力インピーダンスとその増幅作用を巧みに利用
することによシ高出力でかつ小形のセンサとなるもので
あり、実用上好ましいセンサである。

特に、ＦＥＴ素子のゲート絶縁膜の上に感応体を形成し
た構造からなるＦＥＴ型センサは、素子寸法も小さく設
定することができ、かつ同一基板上に極めて多くの素子
を形成することが可能であるため、実用上も、コスト面
でも好ましい形態である。

しかしこの場合通常の単体ＦＥＴ素子の場合以上にＦＥ
Ｔ素子の動作安定性ひいてはＦＥＴ型センサとしての出
力の安定性や特性の再現性の確保に留意する必要がある
。

即ち、目的とするセンサの種類によって、感応体の材料
は勿論作製方法も大きく異なるために、通常の単体ＦＥ
Ｔ素子の形体とは違った配慮が必要であり、ＦＥＴ素子
の動作特性も感応体材料及びその作製方法によって大幅
に変化する。

特に、感応体材料によっては、多量の不純物やイオンを
含有していること、あるいはＦＥＴ素子」二に感応体を
形成する工程において、感応体とゲート絶縁膜等の界面
に不純物やイオンが混入する可能性が通常の単体ＦＥＴ
素子を形成する場合に比べて極めて高いことなどが原因
となって、ＦＥＴ素子の動作特性更にはＦＥＴ型センサ
の出力特性が不安定となり易い。

更に、ガスセンサや湿度センサ等のいわゆる雰から、外
雰囲気からの不純物の混入や拡散によっても、ＦＦ、Ｔ
特性の変動や劣化を招く。このように感応体材料中の不
純物やイオン或は作製工程中もしくは使用中に混入する
不純物やイオンがＦＥＴ素子の動作特性やセンサ出力に
与える影醤を抑制し、長期間安定した出力特性を呈する
ＦＥＴ型センサとすることは、ガスセンサ、湿度センサ
、イオンセンサ、バイオセンサまたは赤外線センサ等々
の各種センサのＦＥＴ化における共通課題である。特に
、ＦＥＴ型のガスセンサ、湿度センサ、イオンセンサ及
びバイオセンサにおいては、感応体と被検知体との直接
的な相互作用が必要であるためパッケージ等によってセ
ンサ素子を覆うことができないだけに、上訂間雇の解決
は極めて重要である。

上記問題の解決策の１つとしてイオンや水分の拡散係数
の小さい窒化シリコン膜をグー１−絶縁膜として使用し
たりＦＥＴ素子表面を窒化シリコン膜で被覆する等の素
子構造が開発されているが、長期間の安定性の点で問題
があり、必ずしも充分ではない。

以上のよう々問題点を解決するために、本出願人は先に
二重ゲート電極構造のＦＥＴ型センサを特願昭５９−２
３５９８号「電界効果型センサ」として提案している。

本出願人の先に提案した二重ゲート電極構造のＦＥＴ型
センサは長期間にわたる安定性の面で、特に優れている
が、次の二つの問題点は依然として残されていることが
判明した。

即ち、一つはＦＥＴ素子特性にばらつきがあるため、セ
ンサ出力にばらつきがあり、これを補正するために素子
の選別あるいは回路の調整を必要とする点である。また
もう一つはＦＥ’Ｔ素子特性が温度に依存するため、出
方が温度によって変動し、これを補正するための回路が
必要であるという点である。

これらの点の理解のため本出願人が先に提案したＦＥＴ
型センサの動作原理について、やや詳しい説明を次に行
う。

第５図は本出願人が先に提案した二重ゲート電極構造を
有するＦ　Ｅ　Ｔ型温度センサの構造断面図であシ、第
６図は同センサの動作原理を説明するための等価回路図
である。

第５図におけるＦＥＴ素子は、ＭＯＳ型のｎチャンネル
ＦＥＴで、ｐ型のシリコン基板１表面付近に燐を拡散す
ることによってｎ型のソース２とドレイン３を並設して
形成している。シリコン基板１上にはソース２及びドレ
イン３でスルホールを有する二酸化シリコン膜５が被覆
されている。

ゲート絶縁膜は、ソース２とドレイン３を結ぶシリコン
基板１上に堆積された二酸化シリコン膜（ＳｉＯ２）５
と窒化シリコン膜（Ｓ　ｉ　３Ｎ４）　７との２重積層
膜からなり、窒化シリコン膜７は更にソース２及びドレ
イン３に片端が接触してシリコン基板１及び二酸化シリ
コン膜５上に堆積された電極用導体膜６の上面をも被覆
し、ＦＥＴ素子の保護膜としての機能も兼ねている。

ゲート絶縁膜５，７上には感湿体９と透湿性のゲート電
極膜１０が積層されるが、ここで感湿体９と窒化シリコ
ン膜７との界面には導電性膜から成不プロソキング膜（
補助電極膜）８を挿入した構造となっている。ブロッキ
ング膜８は感湿体９に対してドリフト解除用の電圧を印
加する補助電極となるものである。

次に第６図の等価回路図に従って上記構成を有するＦＥ
Ｔ型湿度センサの動作原理を説明する。

等価回路図に於いて、容量Ｃｓ及びＣｉは夫々第５図に
於ける感湿体９と２層ゲート絶縁膜５゜７の静電容量を
示す。又、ＲＬはドレイン電極６と直列に結合したロー
ド抵抗を示し、ＲＢはブロッキング膜８と直列に結合し
た抵抗を示す。

まず、ＦＥＴ型湿度センサの基本動作に関する説明を容
易にするために、ブロッキング膜８が無く感湿体９が直
接ゲート絶縁膜５，７に接して形成されている場合、即
ち等価回路図に於いて抵抗体ＲＢがない場合について述
べる。

噌　透湿性のゲート電極膜１０に印加する電圧を鳳とし
、ＦＥＴ素子の閾値電圧をｖｔｈとすると、ドレイン電
ｆｆＬ　Ｉ　Ｄは次式によって与えられる。

但し、（１）式に於いてμ。はキャリア移動度、Ｌ及び
Ｗは夫々ＦＥＴ素子のチャンネル長及びチャンネル幅を
示す。また、Ｃはゲート絶縁膜の静電容量Ｃｉ　と感湿
体９の静電容量Ｃｓを直列結合した場合の静電容量であ
り、 と書き表わされる。

従って、感湿体９の静電容量Ｃｓが外界囲気中の湿度に
応じて変化することによって、ゲート電圧ＶＡが一定の
条件下で、ドレイン電流ＩＤの変化として湿度を検知す
ることができる。

次にブロッキング膜（補助電極膜）８と抵抗ＲＢの役割
について述べる。

第６図の等価回路図に示すようにブロッキング膜８と感
湿体９の表面に被着した透湿性ゲート電極膜１０とを抵
抗ＲＢを介して結合し、印加電圧ＶＡを直流電圧ｖＡ（
ＤＣ）とこれに重畳する周波数ｆの交流電圧ＶＡ（ＡＣ
）とすることによって、ＦＥＴ素子の駆動を行なう。直
流の印加電圧ｖＡ（ＤＣ）がゲート絶縁膜の耐圧よシ充
分小さく、ゲート絶縁膜によるリーク電流がない場合に
は、ブロッキング膜８にかかる実効的なゲート電圧ｖＧ
の直流成分ｖＧ（ＤＣ）はＶＡ（ＤＣ）と等しくなって
感湿体９の両面に直流的な電位差は生じない。そして直
流印加電圧ＶＡ（ＤＣ）は、ＦＥＴ素子のｒＤ−ｖ（１
，特性において最適バイアヌ電圧を与える機能を朱子よ
うに設定し、湿度センサとして駆動するため、即ち感湿
体の静電容量Ｃｓの湿度による変化を検知するために交
流の印加電圧ＶＡ（ＡＣ）を与える。

この場合の交流電圧は次の通りである。

周波数ｆにおける感湿体のインピーダンス；（２７１，
ｆＣｓ）　’に比べて充分大きな抵抗値を有する抵抗Ｒ
Ｂをブロッキング膜８と透湿性ゲート電極膜１０との間
に結合した場合には、ＲＢは無視することができ、ｖＧ
の交流成分ＶＧ（ＡＣ）は次式によって与えられる。

即ち、一定の振幅をもったＶＡ（ＡＣ）の印加条件下に
於いて、Ｖ６（ＡＣ）は、感湿体の静電容量ＣｓＯ値に
よって変化するため、湿度センサとしての出力信号をド
レイン電流■。の交流振幅として取り出すことができる
。

以上より、ゲート電極膜１０にｖＡ（ＡＣ）を印加した
状態でソース２からドレイン３に流れる電流の変調を電
極用導体膜６よシ検出信号として得ることが出来る。

この時、ドレイン３から取シ出ず出力信号は次式で表わ
される。

この第４式から明らかな様に、出力信号は、ＦＥＴ素子
の相互コンダクタンヌｇｍに依存する。

ここで、ｔｍは一般に温度の上昇に伴って減少する事が
知られている。またＪｍは、素子間において若干のばら
つきを有する。

以上の事より、本出願人が先に提案したＦＥＴ型湿度セ
ンサにおいても、素子間のばらつきの回路による調整、
及び出力信号の温度補償を必要とし、信号処理回路が複
雑かつ高価なものになるという問題点が見出された。

〈発明の目的及び構成〉 本発明は、以上のような背景に基づいてなされたもので
あり、ＦＥＴ素子特性のばらつき、あるいは温度依存の
出力に与える変動を大幅に抑制して安定した出力特性を
得ることの出来るＦＥＴ型センサを提供することを目的
として成されたものであり、この目的を達成するため、
本発明は、被検知体との物理的または化学的相互作用に
よって電気的変化を生ずる感応体を電界効果型トランジ
スタ素子のゲート絶縁膜とゲート電極間に配置しで成る
ＦＥＴ型センサにおいて、前記のゲと一ト絶縁膜と感応
体との間に補助電極膜を介在せしめ、この補助電極膜が
前記の電界効果型トランシヌタ素子のドレイン領域に重
なる部分を有するように構成されている。

〈発明の実施例〉 以下、図面を参照して本発明の一実施例を詳細に説明す
る。

第１図は本発明の一実施例を示すＦＥＴ型湿度センサの
構造断面図であり、第２図は同センサの動作原理を説明
するための等価回路図である。

第１図に示す本実施例におけるＦＥＴ素子は、ＭＯＳ型
のｎチャンネ／ｌ／ＦＥＴで、ｐ型のシリコン基板１表
面付近に燐を拡散することによってｎ型のソース２とド
レイン３を並設して形成している。シリコン基板１上に
はソース２及びドレイン３でヌルホールを有する二酸化
シリコン膜５が被覆されている。ゲート絶縁膜は、ソー
ス２とドレイン３を結ぶシリコン基板１上に堆積された
二酸化シリコン膜（Ｓ１０□　）５と窒化シリコン膜（
ＳＩ３Ｎ４）７との２重積層膜からなり、窒化シリコン
膜７は更にソース２及びドレイン３に片端が接触してシ
リコン基板１及び二酸化シリコン膜５上に堆積された電
極用導体膜６の上面をも被覆し、ＦＥＴ素子の保護膜と
しての機能も兼ねている。

ゲート絶縁膜５，７上には感湿体９と透湿性のゲート電
極膜１０が積層されるが、ここで感湿体９と窒化シリコ
ン膜７との界面には導電性膜から成るブロッキング膜（
補助電極膜）８を挿入した構造となっている。

本発明における特徴は、上記のブロッキング膜８をドレ
イン領域３の上部にまで延設して、プロシキング膜８と
ドレイン領域３との間に適度な静電容量が得られるよう
に成した点にある。

このブロッキング膜８は感湿体９に対して後述するドリ
フト解除用の電圧を印加する補助電極となるものである
。

本実施例の湿度センサに於いては感湿体９を熱焼成によ
って結晶化したポリビニルアルコール膜又はアセチルセ
ルローヌ膜で形成したが有機若しンで無機の固体電解質
膜または酸化アルミニウム等の金属酸化膜を用いてもよ
い。また透湿性ゲート電極膜１０としては厚さ約１０Ｏ
Ａの金蒸着膜を、またブロッキング膜８としては厚さ約
２，０００λの金又はアルミニウム蒸着膜を用いた。但
し、これらの素子構造材料は必ずしも上述のものに限定
されるものでは々く、その他の適当な材料に代替するこ
とは当然に可能である。また感湿体９以外にも感ガス体
、感イオン体、その他化学物質や熱・光等に感応するも
のを使用できＦＥＴ素子はＭＯ５型以外のＭＩＳ型等を
使用することもできる。

また、ブロッキング膜８の位置は必ずしも窒化シリコン
膜７と感湿体９との間である必要はなく、例えば二酸化
シリコン膜５と窒化シリコン膜７との間であっても良い
。

次に第２図の等価回路図に従って上記構成を有するＦＥ
Ｔ型湿度センサの動作原理と特徴を説明する。

等価回路図に於いて、容量Ｃｓ及びＣ１は夫々第１図に
於ける感湿体９と２層ゲート絶縁膜５゜７の静電容量を
示す。又、ＲＬはドレイン電極６と直列に結合したロー
ド抵抗を示し、ＲＢはプロンキング膜８と直列に結合し
た抵抗を示す。

更に、容量Ｃｇｄはブロッキング膜８とドレイン領域３
との重なりによって形成される静電容量であって、本発
明に係るＦＥＴ型センサの特徴構造部分である。

ブロッキング膜８における交流信号電圧Ｖ６（ＡＣ）と
・出力Ｖｏｕｔ　（Ａ　Ｃ）との関係は次式で表わされ
る。

ここで、ｑｍはＦＥＴ素子の相互コンダクタンスであっ
て、（ｍＲＬを十分大きくなる様に設定すれば、Ｖｏｕ
ｔ（Ａ　Ｃ）にほとんどＶｃ（ＡＣ）に等しくなり、出
力がｑｍに依存しなくなる。

以上が第２図の等価回路における動作の出力安定化の原
理である。

しかし、従来型の素子では、この動作を行った場合、出
力信号Ｖｏｕｔ　（ＡＣ）が感応膿容量Ｃｓ嗜　に依存
しなくなり、センサとして作動しないとい・つ根本的な
問題点を有していた。

これば、ゲート絶縁膜容量Ｃｉが等価的に非常に小さな
ものとなるためである。

この事を式で表わすと、次の様になる。

ただし、ここでＡｖはＦＥＴ素子の電圧増幅率である。

この２式から明らかな様に、出力安定化のため３ｍＲＬ
を十分大きな値に設定すれば、ＦＥＴの電圧増幅率Ａｖ
がほぼ１となシ、これを第６式に代入すると、ＣｓＯ値
によらず　Ｖｃ（ＡＣ）　＝ＶＡ（ＡＣ）という結果が
得られる。

以上の事より、従来のＦＥＴＥ七ンサでは、出力を相互
コンダクタンス・１ｍに依存しない様にすれば、出力信
号の変化分も減少するという矛盾を有していた。

以上の問題を解決するため、本発明になるＦＥＴ？７す
においては、ブロッキング膜８とドレイン領域３の間に
静電容量Ｃｇｄを意図的に増やしである。

この場合、第６式に代わるｖＡ（Ａ　Ｃ）とＶＧ（ＡＣ
）の関係は次の式で表わされる ただしここで、ＦＥＴ素子の電圧増幅率は十分１に近い
ものとした。このことは、第２図におけるＲＬを定電流
回路に置きかえる事によって容易に達成できる。

第７式から明らかな様に、静電容量ＣｓＯ値が変化する
とＶｃ（ＡＣ）　、ひいてはＶＯＵＴ（ＡＣ）が変化す
る事から、センサとして動作する事が言える。

しかも、ＶＯＵＴ　（Ａ　Ｃ）とＶＧ（ＡＣ）との値が
等しくなるため、本発明になるＦＥＴ型センサは泥のば
らつき、または温度依存による変化に対して出力が変化
しないことになる。

ただしここで最適感度を得るためには、Ｃｇｄの値を状
況に応じて以下の値に設定する事が望ましい。感応体の
容量Ｃｓが最小値Ｃｓ（ｍｉｎ）をと−Ｖｏｕｔ（ｍｉ
ｎ）が最大値をとるためには　Ｃｇｄ　＝ＦＴ都−丁じ
青ｔａｘ）でなければならない。

これが竜大感度量を与える条件である。

またＶｏｕｔ’　（ｍａｘ）　／　Ｖｏｕｔ（ｍｉｎ）
が最大になるためには、ＣｇｄがＣｓより十分大きけれ
ばよい。

これが最大感度比を与える条件である。

従って感応体の性質あるいは信号処理の必要性に応じて
、ＣｇｄがＪ石Ｔ品宜Ｗシロπ−’ａｘ）−あるいはそ
れよりも適度に大きい値をとる様にＦＥＴ型センサを設
計する事が望ましい。

なお、本発明になる素子の駆動例として、第３図に示す
ようなものも可能である。

この場合、出力Ｖｏｕｔは次式で表わす事ができる。

Ａｖ＝９ｍＲＬ この場合も９ｍＲＬを十分大きくした場答には出力はｔ
ｉ？？！　（Ｃｓ／Ｃｇｄ　）　ＶＧ（ＡＣ）となり７
ｍの値の変動に対して安定化される事がわかる。

第４図に、上記実施例になる湿度センサの第２図の回路
における出力の温度依存性をＡ、また先に提案したＦＥ
Ｔ型センサの第６図の回路における出力の温度依存性を
Ｂとして示す。

ただし、縦軸は、２５℃における出力を１０とした時の
交流出力の相対値を示す。

尚、第牟図は感湿体９として熱焼成したアセチルセルロ
ース膜を用い、相対湿度６０％における出力を実測した
ものである。まだ、実施例の出力Ａにおいては、第２図
における負荷抵抗ＲＬを、１００μＡの定電流回路に置
きかえて測定を行った。第４図よシ明らかなように、本
実施例において、出力の温度依存性が顕著に抑制される
事が実証された。

〈発明の効果〉 以上のように本発明のＦＥＴ型センサはゲート絶縁膜と
感応体との間に補助電極膜を介在せしめると共に、この
補助電極膜をＦＥＴ素子のドレイン領域に重なるように
延設せしめるように成して補助デー１フ 積極的な利用する事によってセンサ動作の安定化を実現
するものである。

また、上記のような構成によりＦＥＴ素子のばらつきや
温度依存性によらず一定の出力が得られる事は、処理回
路の大幅な簡素化及びＦＥＴ型センサの低価格化につ々
がるものであシ、ＦＥＴ型湿度センサのみならず、ガス
、イオン、赤外線。

圧力，バイオセンサ等、考えられるあらゆる型のＦＥＴ
型センサに対して多大の効果をもたらすものである。

【図面の簡単な説明】

第１図は本発明の一実施例を示すＦＥＴ型湿度センサの
構造断面図、第２図は同ＦＥＴ型湿度センザの等価回路
図、第３図は第１図に示した本発明の一実施例のＦＥＴ
型湿度センサの他の駆動例になる等価回路図、第４図は
センサ出力の温度依存性を示す特性図、第５図は本出願
人が先に提案したＦＥＴ型湿度センサの構造断面図、第
６図はその等価ｑ図である。 １・　シリコン基板、　２＝−ソース、３・・・ドレイ
ン、　５・・・二酸化シリコン膜、　７・・・窒化シリ
コン膜、　８・・・ブロッキング膜、　９・・・感湿体
、１０・・・ゲート電極膜。 代理人　弁理士　福　士　愛　彦（他２名）第１図 第２０ 欧 Ｏｆｏ　２Ｑ　３０　４０　５Ｑ 偏度（０Ｃ）

Claims (1)

1. 【特許請求の範囲】 １、　被検知体との物理的または化学的相互作用によっ
   て電気的変化を生ずる感応体を電界効果型トランジスタ
   素子のゲート絶縁膜とゲート電極間に配置して成るＦＥ
   Ｔ型センサにおいて、前記ゲート絶縁膜と感応体との間
   に補助電極膜を介在せしめ、該補助電極膜が前記電界効
   果型トランジスタ素子のドレイン領域に重なる部分を有
   するように成したことを特徴とするＦＥＴ型センサ。 ２　前記補助電極膜と前記ドレイン領域との重なす。