JPH0210146A - 感湿素子およびその動作回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、感湿素子およびその動作回路に関する。更に
詳しくは、ＭＯ５形ＦＥＴを基本とし、それの感湿特性
の向上を図った感湿素子およびその動作回路に関する。

〔従来の技術〕

空気中の相対湿度の制御は、精密工業、食品工業、繊維
工業、ビル管理上などで大変重要であり、それを検知す
る感湿素子としては、従来金属、半導体、（多孔質）金
属酸化物、電解質塩、高分子膜などの材料を用いたもの
が知られている。

しかしながら、これらの各種材料を用いた感湿素子は、
いずれも保守が大変であったり、あるいは信頼性や応答
性に問題があるなど、満足される状態にはない。

本発明者は先に、このような問題点のない感湿素子とし
て、絶縁性基板上に形成させた下部電極の表面に、有機
アミン化合物またはこれとハロゲン化炭化水素またはハ
ロゲン化シランとの混合物のプラズマ重合膜を形成させ
、このプラズマ重合膜上面に透湿性を有する上部電極を
設置した薄膜感湿素子を提案している（特願昭６２−２
６６．２２１号、同６２−２７８．２２４号）。ここで
形成されるプラズマ重合膜は、これを誘電体とするコン
デンサの静電容量、即ち重合膜の誘電率が広範囲にわた
る相対湿度の変化に対応して変化するという作用がみら
れる。

従来は、この種の静電容量の変化を検出する方法として
、ＣＲ発振回路と感湿素子とを組み合せ、感湿素子の静
電容量の変化を発振周波数の変化に変換する手法がとら
れている。しかしながら、将来的にはセンサの小型化、
多機能化を図る上において、信号変換素子としてトラン
ジスタなどの半導体素子と組み合せる方法が有効である
と考えられる。

かかる手法として、感湿膜を誘電体とするコンデンサを
ＭＯ３形ＦＥＴのゲート部に直接形成させた構造をとり
、ゲート電圧の交流成分が感湿膜の誘電率に対応して変
化することを利用したものが提案され、このため感湿部
材と半導体信号変換素子とを一体化することができ、感
湿素子の小型化に成功したものが知られている（電子材
料１９８４年８月号第１２７頁）。

図面の第４図には、それの等価回路が示されており、こ
の回路においては、感湿膜を誘電体とするコンデンサの
静電容量Ｃｓとゲート電圧の交流成分νＧとの関係は下
記（１）式の如くに示され、Ｃ８に対応するＶｃの変化
をソース−ドレイン間の電流変化として検出する原理と
なっている。

ｖＯ ｖＧ”　　１＋Ｃｉ／Ｃｓ　　　　　””・（１）ｖＯ
：駆動電圧の交流成分 Ｃ１：ゲート絶縁膜の静電容量 しかるに、このような手法では、次のような問題点がみ
られる。即ち、上記（１）式からＣｓとＶＧとの関係を
示すと第５図のグラフのようになるが、ここに示される
如く、Ｃｓの変化に対してＶＧが線形的に対応して変化
するのは、Ｃｓの値が１０ｎ（Ｆ）を中心とする１桁の
範囲内にとどまっている。そのため、感湿素子の静電容
量が広い領域にわたって変化する場合には、このような
測定回路では十分な応答が得られない。

一方、本発明者が先に提案した前述のプラズマ重合膜を
感湿膜とする薄膜感湿素子は、その静電＝３ 容量変化が２桁以上と大きいので、かがる測定回路を適
用することができない。

〔発明が解決しようとする課題〕

本発明の目的は、プラズマ重合膜などを感湿膜とし、従
って感湿特性の向上を図ったＭＯ３形ＦＥＴを基本とす
る感湿素子を提供することにある。

本発明の他の目的は、向上した感湿特性の測定にも十分
に適用し得る上記感湿素子用動作回路を提供することに
ある。

〔課題を解決するための手段〕

上記目的を達成させる本発明の感湿素子は、ソース拡散
層およびドレイン拡散層を設けたＭＯ５形ＦＥＴにおい
て、ゲート電極を透湿性電極で形成し、それをソース電
極と直接接続すると共に、該透湿性ゲート電極と絶縁層
との間に感湿性薄膜層を設置した構造を有している。

更に、かかる感湿素子の動作回路は、ソース拡散層、ド
レイン拡散層およびゲート電極によって構成される電界
効果トランジスタの動作態が、ゲート電極−ソース電極
間の電圧が０■のときにも電流が流わるデプレッシミン
型であるように構成される。

図面の第１図は、本発明に係る感湿素子の一態様の縦断
面図であり、半導体基板１、絶縁層２゜２　’、　２　
”、ソース電極３、ドレイン電極４およびゲート電極５
よりなり、ソース拡散層６およびドレイン拡散層７を設
けたＭＯ８形ＦＥＴにおいて、ゲート電極５を透湿性電
極で形成し、それをソース電極３と直接接続すると共に
、この透湿性ゲート電極５と絶縁層２との間には感湿性
薄膜層８が設けられている。

半導体基板上へのソース拡散層およびドレイン拡散層の
形成は、熱拡散またはイオン注入法により、半導体基板
内に不純物を拡散させることによって行われる。このと
き、半導体基板の伝導型の種類によって、不純物として
次のようなものが選択される。

Ｎ型基板：ボロン、アルミニウム、ガリウム、インジウ
ム Ｐ型基板ニリン、ひ素、アンチモン かかるソース拡散層およびドレイン拡散層を形成させた
半導体基板の表面には、ソース電極−ソース拡散層およ
びドレイン電極−ドレイン拡散層の各接触面を除いて、
絶縁層の形成が行われる。

絶縁層は、絶縁性、化学的安定性などにすぐれた窒化け
い素などの無機窒化物あるいは酸化けい素、酸化アルミ
ニウム、酸化タンタルなどの無機酸化物の薄膜として形
成される。これらの薄膜の形成は、従来から用いられて
いる各種ＣＶＤ法、スパッタリング法などいずれの方法
を用いても行なうことができる。

しかしながら、いずれの場合にも、ゲート電極表面と絶
縁層との界面を電気的に安定なものとするためには、基
板−絶縁層間に薄い酸化膜（膜厚約１００〜１０００人
）を形成させておく必要がある。このような酸化膜の形
成は、通常熱酸化法によって行われる。即ち、乾燥酸素
雰囲気中で基板を約８００〜１０００℃に加熱すること
で、容易に酸化膜を形成させることができる。

一般に、ＭＯ５形ＦＥＴの動作態をデプレッション型と
するためには、ゲート部表面に予めチャネルを形成させ
ておく必要がある。ただし、基板の伝導系がＰ型の場合
には、酸化膜中の金属イオンやダングリングボンド（未
結合手）の存在により、ゲート電極表面にＮ型の反転層
即ちＮチャネルが形成され、ＦＥＴの動作態はデプレッ
ション型となる。また、Ｎ型基板の場合には、ゲート電
極表面にＰチャネルを形成させるために、ソース、ドレ
イン拡散層の形成に用いられたのと同じ不純物を極くゎ
ずか注入しなければならない。このように、酸化膜を形
成させる際に、同時にＮチャネルも形成させることので
きるＰ型基板を用いた方が工程上は有利である。

上記のようにして約５００〜１００００人の厚さに形成
される絶縁性無機薄膜は、基板面全体を覆うように一旦
は形成されるが、上記電極−拡散層接触部分を露出させ
るためには、通常のフォトリソグラフ法によりその部分
の絶縁膜を除去する。

即ち、基板面にフォトレジストをコーティングし、上記
接触部分のみが露出するような陽画または陰画を重ねて
密着露光を行ない、現像処理した後、接触部分の絶縁膜
をエツチング除去する。エツチングは、湿式、乾式のい
ずれの方法によっても行なうことができる。例えば、乾
式エツチングとしては、一般的に用いられているプラズ
マエツチング法、反応性イオンエツチング法などが用い
られる。プラズマエツチングの場合には、例えば約５〜
１０％の酸素を含有するＣＦ４をエツチングガスとして
用い、圧力約０．１〜１ＯＴｏｒｒ、電力約５０〜４０
０Ｗの高周波（１３，５６ＭＨ７）を用いて行われ、そ
のエツチング速度は相手材によっても異なるが、相手材
がＳｉＮやＳｉＯの場合には、一般に約５０〜２０人／
分である。

次いで、常法によりソース電極およびドレイン電極をそ
れぞれの拡散層と接触させた状態で形成させた後、ソー
ス電極およびドレイン電極の間の絶縁層上に感湿層の形
成が行われる。

感湿層は、相対湿度に応じた吸着水分量の変化と共に膜
の誘電率が変化する材料から、湿度変化に対する応答速
度を速くするため一般に約１μｍ以下の膜厚で形成され
る。かかる材料としては、例えば多孔質の酸化アルミニ
ウム、酢酸セルロース、ポリイミド、ポリビニルアルコ
ール、あるいは前述の本発明者提案のプラズマ重合物な
どが用いられる。

かかる感湿層の上面には、ゲート電極が形成される。ゲ
ート電極は、耐食性にすぐれた金または白金から形成さ
れることが好ましいが、それは感湿膜に空気中などの水
蒸気が到達できるように透湿性を有することが要求され
る。このため、ゲート電極は真空蒸着法によって形成さ
れ、その膜厚も約２５０人より薄くなるとポーラスな状
態を示すようになるので、約５０〜２５０人の範囲内に
設定することが望ましい。なお、このようなポーラスな
電極を形成させる場合、真空蒸着雰囲気中にアルゴン、
窒素などの不活性ガスを微量導入する方法も、有効な手
段として採られる。

この蒸着法によるゲート電極形成の際、ソース電極３の
感湿層８側表面部分に開口蒸着窓を有するような蒸着マ
スクを用いることにより、ゲート電極５とソース電極３
とを短絡９させることができる。

以上の如くに構成される本発明の感湿素子は、ソース拡
散層、ドレイン拡散層およびゲート電極によって構成さ
れる電界効果トランジスタの動作態が、ゲート電極−ソ
ース電極間の電圧がＯｖのときにもその間に電流が流れ
るデプレッション型のものとして使用される。

図面の第２図には、この感湿素子の等価回路が示されて
いる。

この等価回路においては、ゲート電極とソース電極とは
直接接続され、ソース電極−ドレイン電極間には、ＦＥ
Ｔが飽和領域で動作するように（２）式をみたす電圧Ｖ
ｏｓを印加しておく。

ＩＶＤＳＩ＞ＩＶＧｓ−Ｖｃｓ（ｔｈ＞１　　　　”・
（２）ＶＧＳ：ゲートーソース間電圧 ＶＧｓ（ｔｈｌ　：デプレッション型ＭＯ３形ＦＥＴに
おいては、ＩＤＳ（ソー スードレイン電流）弁０とす るのに必要なしきい値であ り、≠０である ＭＯ５形ＦＥＴの飽和動作領域においては、ＶＧｓとＩ
ＤＳとの関係を示す伝達特性は、次の（３）式のように
近似できる。

β：素子による定数でゲート部の 幾何学的構造で決まり、（４）式 μ：電子またはホールの移動度 ε：誘電率 Ｖ：チャンネル（ゲート部）幅 ＴＯ＝ゲート部絶縁膜の厚さ 上記（４）式において、μ以外はゲート部絶縁膜の静電
容量Ｃｉを決定する値であり、次の（５）式の如くに示
される。

１ｌ− （４）および（５）式から、次の（６）式が導かれる。

一方、Ｖｃｓはゲート−ソース間が短絡されているため
、Ｖｃｓ　＝　Ｏであり、従って（３）および（６）式
から、（７）式が導かれる。

また、感湿層８がゲート部の絶縁層２上に直接設置され
ているため、感湿膜の静電容量Ｃ８の変化は、ゲート部
絶縁膜Ｃｉの変化とみなすことができる。従って、上記
（７）式は、次の（８）式の如くに表わすことができる
。

ここで、μ、し、ＶＧｓ（ｔｈｌはＦＥＴ固有の定数で
あるので、（８）式においてＩＤＳとＣｓとは比例関係
となり、Ｃｓの広範囲な変化に対してＩｎｓの十分な応
答を得ることができる。

〔作用〕および〔発明の効果〕 本発明に係る感湿素子の動作回路においては、感湿素子
のゲート電極とソース電極とが電気的に直接接続されて
おり、ソース電極−ドレイン電極間に一定電圧を与える
と、ゲート−ソース間が短絡されているため、ソース−
ドレイン間の電圧はＯｖとなるが、ＭＯ３形ＦＥＴの動
作態がデプレッション型であるため、ＦＥＴ固有の伝達
特性に応じた電流がソース−ドレイン間を流れるように
なる。

この状態においては、感湿膜の静電容量をゲート部の絶
縁膜の静電容量の一部としてみなすことができるため、
相対湿度の変化に応じて感湿膜の静電容量が変化すると
、ＦＥＴの伝達特性に応じてゲート絶縁膜のみかけ上の
静電容量が変化し、これによりソース−ドレイン間の電
流が変化するようになる。このときの電流値が、ゲート
部の静電容量に対し比例して変化するため、静電容量の
広範囲にわたる変化に対しても十分なる応答性を得るこ
とができる。

また、かかる動作回路においては、感湿素子のゲート電
極−ソース電極間を短絡しているため回路構成が単純と
なり、特にその間に直流あるいは交流の電源を必要とし
なくなり、測定装置の簡略化をも図ることができる。

〔実施例〕

次に、実施例について本発明を説明する。

実施例 Ｐ型シリコン半導体基板に、ｎ型のソース拡散層および
ドレイン拡散層を有し、デプレッシ旦ン型動作態を有す
るＭＯ５形ＦＥＴを形成させた。絶縁層は、膜厚５００
０人のＳｉＯ□薄膜から形成されている。

ゲート部の絶縁膜上には、Ｎ、Ｎ、Ｎ’、Ｎ’−テトラ
メチルエチレンジアミン（０，０７Ｔｏｒｒ）−臭化メ
チル（０，０ＩＴｏｒｒ）混合ガスを用い、電力４０Ｉ
Ｊ、時間３０分間の放電条件下でプラズマ重合させた、
膜厚５０００人のプラズマ重合膜を感湿膜として形成さ
せた。

この感湿膜上に、ステンレス鋼板（厚さ０．２ｍｍ）に
ゲート電極パターンと同一形状、同一寸法の蒸着窓をあ
けた蒸着マスクを重ね、マスクごしに金を真空蒸着し、
膜厚２００人の金蒸着膜を形成させ、ゲート電極とした
。なお、ゲート電極は、基板上でソース電極と接続する
ようなパターン形状となっている。

このようにして作製された感湿素子を用い、その動作回
路に従って感湿特性を測定した、なお、ソース電極−ド
レイン電極間の電圧は、ＦＥＴが飽和領域で駆動するの
に十分な電圧（１２Ｖ）を印加した。

得られた結果は、第３図のグラフに示されており、この
結果から相対湿度約１０〜８０％の広い領域にわたって
十分な応答が得られることが明らがである。

【図面の簡単な説明】

第１図は、本発明に係る感湿素子の一態様の縦断面図で
あり、第２図はその動作回路である。第３図は、実施例
における相対湿度と出力との関係を示すグラフである。 第４図は、従来公知の感湿素子の等何回路であり、第５
図はそれの感湿特性を示すグラフである。 （符号の説明） １・・・・・半導体基板 ２・・・・・絶縁層 ３・・・・・ソース電極 ４・・・・・ドレイン電極 ５・・・・・ゲート電極 ６・・・・・ソース拡散層 ７・・・・・ドレイン拡散層 ８・・・・・感湿層 ９・・・・・ゲート電極−ソース電極間短絡第 図

Claims (2)

【特許請求の範囲】
1. 　１．ソース拡散層およびドレイン拡散層を設けたＭＯ
   Ｓ形ＦＥＴにおいて、ゲート電極を透湿性電極で形成し
   、それをソース電極と直接接続すると共に、該透湿性ゲ
   ート電極と絶縁層との間に感湿性薄膜層を設置してなる
   感湿素子。
2. 　２．請求項１記載の感湿素子の動作回路において、ソ
   ース拡散層、ドレイン拡散層およびゲート電極によって
   構成される電界効果トランジスタの動作態が、ゲート電
   極−ソース電極間の電圧が０Ｖのときにも電流が流れる
   デプレッション型である動作回路。