KR20220037888A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20220037888A
KR20220037888A KR1020200120896A KR20200120896A KR20220037888A KR 20220037888 A KR20220037888 A KR 20220037888A KR 1020200120896 A KR1020200120896 A KR 1020200120896A KR 20200120896 A KR20200120896 A KR 20200120896A KR 20220037888 A KR20220037888 A KR 20220037888A
Authority
KR
South Korea
Prior art keywords
layer
electrode
light emitting
auxiliary wiring
organic
Prior art date
Application number
KR1020200120896A
Other languages
English (en)
Inventor
김용일
이영욱
신나라
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020200120896A priority Critical patent/KR20220037888A/ko
Priority to US17/367,312 priority patent/US11832488B2/en
Publication of KR20220037888A publication Critical patent/KR20220037888A/ko
Priority to US18/373,008 priority patent/US20240016016A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H01L27/3276—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H01L27/3246—
    • H01L27/3258—
    • H01L27/3272—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H01L51/5225—
    • H01L51/5246—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H10K59/80521—Cathodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H10K59/80522—Cathodes combined with auxiliary electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/302—Details of OLEDs of OLED structures
    • H10K2102/3023—Direction of light emission
    • H10K2102/3026—Top emission
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/818—Reflective anodes, e.g. ITO combined with thick metallic layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80518—Reflective anodes, e.g. ITO combined with thick metallic layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H10K59/80524—Transparent cathodes, e.g. comprising thin metal layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 표시 장치는 캐소드의 전압 강하를 방지하고, 장치 내 박막 트랜지스터에 수소에 의한 영향을 방지할 수 있는 것으로, 패시베이션막 구조를 복층화하고 언더컷을 구비하여, 상기 패시베이션막 구조 내의 언더컷에서 캐소드와 보조 배선과의 접속을 형성하여, 캐소드의 전압 강하를 방지하고 신뢰성 있는 표시 장치를 구현할 수 있다.

Description

표시 장치 {Display Device}
본 발명은 표시 장치에 관한 것으로, 특히 고반사 특성을 위해 반사성 전극을 애노드로 사용하며, 패시베이션막 구조에서 보조 배선과 캐소드의 접속을 확보함과 동시에 박막 트랜지스터로의 수소 침투를 방지할 수 있는 표시 장치에 관한 발명이다.
최근 본격적인 정보화 시대로 접어듦에 따라 전기적 정보신호를 시각적으로 표현하는 디스플레이(display) 분야가 급속도로 발전해 왔고, 이에 부응하여 박형화, 경량화, 저소비전력화의 우수한 성능을 지닌 여러 가지 다양한 표시장치(Display Device)가 개발되어 기존의 브라운관(Cathode Ray Tube: CRT)을 빠르게 대체하고 있다.
이 중, 별도의 광원을 요구하지 않으며 장치의 컴팩트화 및 선명한 컬러 표시를 위해 별도 광원을 구비하지 않고, 발광 소자를 표시 패널 내에 갖는 자발광 표시 장치가 경쟁력 있는 어플리케이션(application)으로 고려되고 있다.
한편, 표시 장치에 각 서브 화소에 구비된 발광 소자는 그 중 일 전극을 전체 액티브 영역에서 일체형으로 구비하기 때문에, 복수개의 서브 화소들에 걸쳐 일체형으로 형성되는 전극은 대면적화된다. 이러한 대면적화된 전극은, 전압이 인가되는 부위로부터 먼 영역에 전압 강하가 일어나기 때문에, 이를 방지하기 위해 보조 접속부가 요구되는 실정이다.
본 발명은 패시베이션막 구조에서 보조 접속부의 구성을 포함하여 캐소드(cathode)의 전압 강하를 방지하고, 동시에 수소 침투를 방지할 수 있는 표시 장치에 관한 발명이다.
본 발명의 표시 장치는 패시베이션막 구조를 복층화하고 복층화된 패시베이션막 구조에서 언더컷을 구비하여, 패시베이션막 구조 내의 언더컷에서 캐소드와 보조 배선과의 접속을 형성하여, 캐소드의 전압 강하를 방지하고 신뢰성 있는 표시 장치를 구현할 수 있다. 패시베이션막 구조는 다른 성분의 무기 절연막 복층화하며 상부의 저온 공정에서 형성된 봉지막에서 발생되는 수소가 패시베이션막 구조 하부로 침투되지 않도록 할 수 있다.
본 발명의 일 실시예에 따른 표시 장치는, 기판 상의 보조 배선과, 상기 보조 배선 상에 제 1 층과 제 2 층이 적층되어 이루어지며, 상기 보조 배선에 대해 상기 제 1 층의 오픈 영역이 상기 제 2 층의 오픈 영역보다 큰 패시베이션막 구조와, 상기 패시베이션막 상에 구비되며, 상기 보조 배선에 대해 상기 제 1 층의 오픈 영역보다 크게 제 1 홀을 갖고, 발광부에 대응하여 제 2 홀을 갖는 뱅크 및 상기 발광부에, 반사성 금속을 갖는 제 1 전극, 적어도 하나의 발광층을 포함한 유기층 및 제 2 전극을 포함한 발광 소자를 포함하고, 상기 제 2 전극은 상기 뱅크의 제 2홀 내의 상기 보조 배선 상으로 연장되어 상기 제 2 층 하부의 상기 제 1층의 오픈 영역에서 상기 보조 배선과 직접 접속될 수 있다.
또한, 다른 실시예에 따른 본 발명의 표시 장치는 발광부, 투과부 및 보조 접속부를 갖는 기판과, 상기 기판의 보조 접속부에 구비된 보조 배선과, 상기 보조 배선 상에 제 1 층과 제 2 층이 적층되어 이루어지며, 상기 보조 배선에 대해 상기 제 1 층의 오픈 영역이 상기 제 2 층의 오픈 영역보다 큰 패시베이션막 구조와, 상기 패시베이션막 상에 구비되며, 상기 보조 접속부에 상기 제 1층의 오픈 영역보다 큰 제 1 홀, 상기 발광부 및 투과부에 각각 제 2홀 및 제 3 홀을 갖는 뱅크 및 상기 발광부에, 반사성 금속을 갖는 제 1 전극, 적어도 하나의 발광층을 포함한 유기층 및 제 2 전극으로 이루어진 발광 소자를 포함하고, 상기 제 2 전극은 상기 제 2 층 하부의 상기 제 1층의 오픈 영역에서 상기 보조 배선과 직접 접속될 수 있다.
본 발명의 표시 장치는 다음과 같은 효과가 있다.
첫째, 본 발명의 표시 장치는 박막 트랜지스터를 보호하는 패시베이션막 구조가 복층으로 형성되고, 보조 배선 일부 혹은 보조 배선의 연장부 상부에 대응하여 패시베이션막 구조의 하부의 제 1 층이 상대적으로 제 2 층보다 더 큰 오픈 영역을 갖는 언더컷 구조(UC)를 구비하여, 상기 언더컷 구조에서, 유기층의 분리가 발생되고, 이어 형성되는 제 2 전극과 보조 배선의 직접 접속이 가능하며, 동시에 다른 재질로 복층화되어 이루어진 패시베이션막 구조로 박막 트랜지스터의 특성 변화가 가능하다.
둘째, 패시베이션막 구조의 다층화로 박막 트랜지스터를 이루는 금속층의 두께 변화없이 봉지층 내부 수소나 박막 트랜지스터 어레이 내의 수소 확산을 차단할 수 있어, 마스크의 추가없이, 언더컷을 정의하는 공정을 패시베이션막 구조에서 적용하여, 박막 트랜지스터의 문턱 전압 변화나 타 특성의 변화를 방지할 수 있다. 따라서, 수율 저하를 방지할 수 있다.
셋째, 투과부를 구비하여 작은 면적을 갖는 발광부에서 발광 효율을 높이기 위해 고반사성 금속을 사용하는 구조에서, 보조 배선과의 접속부에서 고반사성 금속의 노출을 방지하여, 고반사성 금속의 변화를 방지하고 장치의 신뢰성을 향상시킬 수 있다.
넷째, 표시 장치가 점차 슬림화되며 유연성이 요구되며 박막화된 봉지층 구조가 적용될 때, 저온 공정으로 형성된 봉지층 구조의 수소의 이동을 박막 트랜지스터 어레이 구조에서 형성된 복층화된 패시베이션막 구조가 차단하여 박막 트랜지스터의 문턱 전압 변화를 최소화하며 경시적으로 소자 안정성을 확보할 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타낸 평면도이다.
도 2는 도 1의 I~I' 선상의 단면도이다.
도 3은 도 1의 A 영역에서 Ⅱ~Ⅱ'선상의 단면도이다.
도 4a 내지 도 4f는 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 나타낸 공정 단면도이다.
도 5a는 제 1 실험예에 따른 언더컷 구조 적용시 SEM 도이다.
도 5b는 제 2 실험예에 따라 단일 패시베이션막 적용시 발생되는 표면 얼룩을 나타낸 사진이다.
도 6은 제 2 실험예 및 제 3 실험예의 고온 NBTS 특성을 나타낸 그래프이다.
도 7은 제 4 실험예에 따라 복수층 패시베이션막 구조의 언더컷 평가 구조를 나타낸 단면도이다.
도 8은 제 4 실험예에 따라 도 7의 복수층 패시베이션막 구조의 건식각 후를 나타낸 SEM도이다.
도 9는 본 발명의 다른 실시예에 따른 표시 장치를 나타낸 단면도이다.
도 10a 내지 도 10f는 도 9의 표시 장치의 제조 방법을 나타낸 단면도이다.
도 11은 본 발명의 표시 장치의 언더컷 구조를 나타낸 제 5 실험예에 따른 SEM도이다.
명세서 전체에 걸쳐서 동일한 참조 번호들은 실질적으로 동일한 구성 요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 기술 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다. 또한, 이하의 설명에서 사용되는 구성요소 명칭은 명세서 작성의 용이함을 고려하여 선택된 것으로, 실제 제품의 부품 명칭과 상이할 수 있다.
본 발명의 다양한 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도면에 도시된 사항에 한정되는 것은 아니다. 본 명세서 전체에 걸쳐 동일한 도면 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급한 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
본 발명의 다양한 실시예에 포함된 구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
본 발명의 다양한 실시예를 설명함에 있어, 위치 관계에 대하여 설명하는 경우에, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
본 발명의 다양한 실시예를 설명함에 있어, '제 1~', '제 2~' 등이 다양한 구성 요소를 서술하기 위해서 사용될 수 있지만, 이러한 용어들은 서로 동일 유사한 구성 요소 간에 구별을 하기 위하여 사용될 따름이다. 따라서, 본 명세서에서 '제 1~'로 수식되는 구성 요소는 별도의 언급이 없는 한, 본 발명의 기술적 사상 내에서 '제 2~' 로 수식되는 구성 요소와 동일할 수 있다.
본 발명의 여러 다양한 실시예의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 다양한 실시예가 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시 가능할 수도 있다.
구체적으로 도면을 참조하여 본 발명의 표시 장치에 대해 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타낸 평면도이다. 또한, 도 2는 도 1의 I~I' 선상의 단면도이며, 도 3은 도 1의 A 영역에서 Ⅱ~Ⅱ'선상의 단면도이다.
도 1 내지 도 3과 같이, 본 발명의 일 실시예에 따른 표시 장치는, 기판(100) 상의 보조 배선(130)과, 보조 배선(130) 상에 제 1 층(140)과 제 2 층(150)이 적층되어 이루어지며, 보조 배선의 연장부(130a)에 대해 언더컷(UC)을 갖는 패시베이션막 구조(1400)와, 언더컷(UC) 구조를 포함하여 패시베이션막 구조(1400)의 상기 제 1 층(140)의 오픈 영역(140H)보다 크게 제 1 홀(170H1)을 갖고, 발광부(E)에 대응하여 발광 소자(OLED)를 포함한다.
본 발명의 표시 장치에서, 발광 소자(OLED)는 반사성 금속을 갖는 제 1 전극(145), 적어도 하나의 발광층을 포함한 유기층(180) 및 제 2 전극(190)을 포함하는 것이다. 제 2 전극(190)은 투명 전극으로 이용하여, 제 2 전극(190) 측으로 광이 통과하도록 발광이 이루어질 수 있다.
보조 배선의 연장부(130a)는 보조 배선(130)과 일체형으로 보조 배선(130)에 인가된 접지 전압 또는 일정 전압 값의 VSS 전압을 동일하게 인가받으며, 제 2 전극(190)과 전기적으로 접속되어 제 2 전극(190)에 전달한다. 보조 배선의 연장부(130a)의 특정 영역에 패턴화되어 있어 보조 전극이라고도 칭하며, 또는 보조 배선(130)과 동일한 VSS 전압을 인가받기 때문에 보조 배선과 등가적으로 고려하기도 한다. 경우에 따라 제 2 전극(190)과 접속을 갖는 보조 접속부를 보조 배선의 연장부없이 보조 배선(130)에 직접 형성할 수도 있다.
본 발명의 표시 장치에 있어서, 보조 배선의 연장부(130a)와 제 2 전극(190)과 접속이 이루어지는 영역은 하나 이상의 화소마다 배치된다. 보조 배선의 연장부(130A)와 제 2 전극(190)간 접속 구조로, 액티브 영역(AA)에서 제 2 전극(190)이 일체형으로 대면적으로 형성되더라도 영역별 편차없이 균일하게 VSS 전압이 제 2 전극(190)에 인가되도록 한다. 이 경우, 하나의 화소에는 복수개의 발광부(E)와 하나 또는 복수개의 투과부(T)를 포함할 수 있다. 보조 배선(130)은 제 1 방향에서 복수개의 발광부(E)와 적어도 하나의 투과부(T)를 포함한 영역마다 배치될 수 있으며, 보조 배선의 연장부(130a)는 제 2 방향에서 2개 이상의 발광부(E)마다 또는 적어도 하나의 투과부(T)마다 배치될 수 있다.
도 1에는 투과부(T)들 사이에 보조 배선의 연장부(130a)가 배치되어 제 2 전극(190)과의 접속이 이루어짐을 나타낸다. 그러나, 이에 한하지 않고, 보조 배선의 연장부(130a)는 발광부(E)와 투과부(T) 사이에서도 형성될 수도 있고, 경우에 따라 발광부(E)들 사이에도 배치될 수 있다. 보조 배선(130)과 인접한 영역에 보조 배선 연장부(130a)를 구비하는 것이 라인 저항을 낮추는 점에서 바람직할 수 있다. 도 1에서 하나의 투과부(T)에 인접하여 보조 배선 연장부(130a)를 구비하는 것을 나타내는데, 이 구조는, 보조 배선 연장부(130a) 상부의 패시베이션막 구조(1400) 내 언더컷(UC)에서 유기층(180)의 분리가 발생하는데, 발광부(E)에서 유기층(180)의 분리로 인한 영향을 방지하기 위해 발광부(E)와 이격하여 보조 배선 연장부(130a)를 구비하고, 상기 보조 배선 연장부(130a) 상에 보조 배선 접속부를 구비한 의의가 있다.
본 발명의 표시 장치에서, 패시베이션막 구조(1400)는 박막 트랜지스터를 보호하기 위해 구비하는 것으로, 언더컷(UC) 구조에 의한 하측의 보조 배선(130)과 상측의 제 2 전극(190)과의 접속을 행할 뿐 아니라, 패시베이션막 구조(1400) 하부의 박막 트랜지스터로 수소가 침투 또는 확산을 방지하여 박막 트랜지스터의 특성 변화를 방지할 수 있다. 따라서, 본 발명의 패시베이션막 구조(1400)는 적어도 2층 구조 이상을 포함하며, 언더컷(UC) 부위의 보조 배선의 연장부(130a)를 제외한 게이트 라인 및 데이터 라인 등의 배선과 박막 트랜지스터들을 덮는다.
상기 패시베이션막 구조(1400)는 제 1 층(140)과 제 2 층(150)의 적층을 포함하며, 상기 보조 배선의 연장부(130a)에 대해 상기 제 1 층(140)의 제 1 오픈 영역(140H)이 상기 제 2 층(150)의 제 2 오픈 영역(150H)보다 적어도 일측에서 크다. 도 1에서는 제 1 오픈 영역(140H)이 사각형의 제 2 오픈 영역(150H)보다 세변에서 더 큰 폭을 갖는 점을 나타내고 그 세변에서 언더컷(UC)이 형성됨을 나타내었다. 이에 한하지 않으며, 제 2 오픈 영역(150H)이 사각형 외의 다른 다각형일 경우에도, 제 2 오픈 영역(150H)의 한변을 제외한 나머지 변들에서는 제 1 오픈 영역(140H)을 더 돌출시켜 형성할 수 있다. 여기서, 제 2 오픈 영역(150H)의 일변을 제 1 오픈 영역(140H)보다 외측에 위치시킨 것은 이 부위에 언더컷이 발생되지 않게 하기 위함이다. 만일 제 1 오픈 영역(140H)이 제 2 오픈 영역(150H)의 모든 변보다 더 크게 하면, 언더컷이 제 2 오픈 영역(150H)의 모든 변에 발생되는데, 제 2 층(150)의 측부에 위치한 제 2 전극(190)과 보조 배선의 연장부(130a) 상에 위치한 제 2 전극(190)의 물질간의 분리가 발생되어 제 2 전극(190)으로 보조 배선(130)의 신호 인가가 불가능하기 때문이다. 따라서, 제 2 오픈 영역(150H)이 n개의 변을 갖는 다각형일 때, 1 개 내지 (n-1)개의 변에서 제 1 오픈 영역(140H)을 크게 하여, 크기 차를 갖는 부위에서 언더컷(UC)을 형성하고, 나머지 변에서는 제 2 오픈 영역(150H)보다 제 1 오픈 영역(140H)을 크지 않게 형성하여 도 3의 우측과 같이, 제 2 전극(190)이 제 2층(150)의 상부로부터의 제 2층(150) 및 제 1층(140)의 측부를 타고 내려와 보조 배선의 연장부(130a) 상에 평탄하게 형성되며, 도3의 좌측과 같이, 언더컷(UC) 영역에서 유기층(180)보다 더 제 1층(140)에 가깝도록 연장되어 상기 보조 배선의 연장부(130a)와 직접 접속된다.
도 1에 도시된 예와 다른 실시예의 예로, 제 2 오픈 영역(150H)이 예를 들어, 육각형일 경우, 제 2 오픈 영역(150H)의 한변을 제외한 5개의 변들에서 모두 제 1 오픈 영역(140H)을 돌출시킬 수도 있고, 4개의 변들, 혹은 3개의 변들, 혹은 2개의 변들, 혹은 1개의 변에서만 제 2 오픈 영역(150H)보다 제 1 오픈 영역(140H)을 돌출시켜 형성할 수도 있다. 제 1 오픈 영역(140H)이 제 2 오픈 영역(150H)보다 더 돌출된 영역에 언더컷(UC)이 정의되어, 도 3과 같이, 패시베이션막 구조(1400)에서의 제 2 층(150)이 제 1 층(140)보다 뱅크(170)의 제 1 홀(170H1)의 안쪽으로 더 들어와 있다. 그리고, 제 2 층(150) 대비 제 1 층(140)이 제거된 영역이 언더컷(UC) 으로 정의된다.
상기 제 1 층의 제 1 오픈 영역(140H)이 상기 제 2 층의 제 2 오픈 영역(150H)보다 돌출된 영역에서 돌출된 폭은 0.4㎛ 내지 2.0㎛일 수 있다. 이는 만일 제 1 오픈 영역(140H)이 돌출된 영역에서 돌출된 폭이 0.4㎛ 보다 작을 경우, 제 2 전극(190)이 보조 배선 연장부(130a)와 충분히 접속될 수 있을 정도의 언더컷(UC) 영역이 확보되기 어려울 수 있으며, 제 1 오픈 영역(140H)이 돌출된 영역에서 돌출된 폭이 2.0㎛보다 클 경우, 후속 공정에서 제 2층(150)이 무너질 수 있기 때문이다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 평면도로, 표시가 이루어지는 액티브 영역(AA)의 일부를 나타낸다. 상기 액티브 영역(AA)에는 복수개의 발광부(E)와 복수개의 투과부(T)가 배치되어 있다. 발광부(E)는 각각 소정 색을 발광하며, 투과부(T)는 하부의 광을 그대로 투과시킨다. 각 발광부(E)와 투과부(T)를 노출시키도록 뱅크(170)가 구비된다. 그리고, 뱅크(170)는 제 2 전극(190)과 접속이 이루어지는 보조 배선 연장부(130a)를 제외하여 보조 배선(130)을 덮는다. 즉, 뱅크(170)는 보조 배선 연장부(130a)에 제 1 홀(170H1)을, 발광부(E)에 대응하여 제 2 홀(170H2)을 투과부(T)에 대응하여 제 3 홀(170H3)을 구비한다.
한편, 뱅크(170)와 패시베이션막 구조(1400)의 층간에는 유기 절연막(160)이 배치될 수 있으며, 상기 유기 절연막(160)은 패시베이션막 구조(1400)가 갖는 표면의 단차를 평탄화할 수 있다. 유기 절연막(160)은 기능면에서 오버코트층(overcoat layer) 또는 평탄화층(planarization layer)이라고 한다. 경우에 따라, 유기 절연막(160)을 생략할 수도 있다.
패시베이션막 구조(1400)의 제 1, 제 2 층(140, 150)이 갖는 각각의 제 1, 제 2 오픈 영역(140H, 150H)은 보조 배선의 연장부(130a) 상부에 갖는다. 패시베이션막 구조(1400)의 제 1, 제 2 오픈 영역(140H, 150H)은 유기 절연막(160)의 홀(160H) 및 뱅크(170)의 제 1 홀(170H1) 내부에 있는 것으로, 패시베이션막 구조(1400)의 복수층 모두(140, 150) 뱅크(170)의 제 1 홀(170H1) 및 유기 절연막(160)의 홀(160H) 안쪽으로도 일부 들어와 보조 배선의 연장부(130a)의 일부를 덮으며, 제 1층(140)이 제 2 층(150)의 제 2 오픈 영역(150H)보다 상대적으로 더 큰 제 1 오픈 영역(140H)을 가지도록, 언더컷(UC)이 정의된다. 제 2 층(150)에 대해 언더컷(UC)을 갖는 제 1 층(140)은 언더컷(UC)을 가지며, 제 2 오픈 영역(150H)보다 큰 제 1 오픈 영역(140H)에서 보조 배선의 연장부(130a)와 제 2 전극(190)의 접속이 이루어진다.
상기 패시베이션막 구조(1400)에는 무기 절연막들만이 포함될 수 있으며, 적어도 보조 배선의 연장부(130a)에 접한 제 1층(140)과 제 1 층(140) 상에 접한 제 2 층(150)은 서로 다른 식각 특성을 갖는다. 따라서, 패시베이션막 구조(1400)는 일차적으로 동일 폭 또는 유사 폭으로 제 1, 제 2 층(140, 150)의 제 1, 제 2 오픈 영역을 형성 후, 이후 이차 공정을 거쳐 상대적으로 제 2층(150)에 비해 제 1 층(140)에 식각 공정을 더 진행하여, 제 1 오픈 영역(140H)을 제 2 오픈 영역(150H)보다 크게 형성하고, 제 2층(150)에 비해 더 제거된 제 1 층(140)의 부위가 언더컷(UC) 부위로 적용된다.
본 발명의 표시 장치에서, 상기 제 1 층(140)이 제 2 층(150)에 비해 더 제거된 영역이 언더컷(UC) 부위로 적용되기 때문에, 제 1 층(140)의 두께는 상기 유기층(180) 및 제 2 전극(190)을 합한 두께보다 같거나 큰 두께로 하여, 유기층(180) 증착시 언더컷(UC) 제 2층(150)의 오픈 영역(150H) 쌓이는 유기층(180)이 언더컷(UC)의 측부를 막지 않도록 한다. 즉, 언더컷(UC) 외측에 노출된 보조 배선의 연장부(130a) 상에 유기층(180)은 직진성을 갖고 증착되어 거의 제 2층(150)의 제 2오픈 영역(150H) 내로 쌓인다. 유기층(180)의 증착시 일부 쉐도잉 현상에 의해 상기 유기층(180)이 언더컷(UC) 부위의 일부에 대응되는 보조 배선의 연장부(130a) 상에 쌓이더라도 언더컷(UC) 부위에서 유기층(180)의 두께는 제 2 오픈 영역(150H)의 평탄부에 쌓이는 유기층(180) 두께 미만에 해당할 것이다. 또한, 가려진 부위에서 유기층(180)의 스텝 커버리지는 좋지 않기 때문에 언더컷(UC) 부위에서 유기층(180)은 불연속적으로 남아있을 수 있으며, 유기층(180)에 이어 증착되는 제 2 전극(190)을 구성하는 금속 물질이 상대적으로 유기층(180)에 비해 스텝 커리지 특성이 우수하여 유기층(180)의 상부 및 측부를 덮으며, 언더컷(UC) 내부로 들어와 상기 보조 배선의 연장부(130a)와 직접 접속된다.
제 1층(140)과 제 2 층(150)은 서로 다른 무기 절연막들로, 예를 들어, 제 1 층(140)은 실리콘 산화막(SiOx) 또는 산화 알루미늄막(Al2O3) 등의 산화막이고, 제 2 층(150)은 실리콘 질화막(SiNx) 등의 질화막일 수 있다. 혹은 반대의 실시예로 제 1 층(140)은 실리콘 질화막(SiNx)이고, 제 1 층(150)은 실리콘 산화막(SiOx) 또는 산화알루미늄막일 수 있다. 경우에 따라, 제 1 층(140)과 제 2 층(150) 중 어느 하나가 산화막 또는 질화막이고, 나머지 하나가 산질화막(SiONx)일 수도 있다. 상술한 예 외에도 제 1 층(140)과 제 2층(150)은 산소와 질소의 성분 비를 달리한 무기 절연막을 적용하여, 제 1, 제 2층(140, 150)이 다른 식각액 또는 식각 가스에 반응성을 갖도록 하여 각각 제 1 오픈 영역(140H)과 제 2 오픈 영역(150H)의 면적 차를 달리할 수 있다.
본 발명의 표시 장치에서, 제 1층(140)이 제 2 층(150)에 대비하여 더 제거된 부위에서 언더컷(UC)이 정의되므로, 제 1 층(140)은 제 2 층(190)이 안정적으로 보조 배선의 연장부(130a)와 접속되도록 하기 위해, 유기층(180)과 제 2 전극(190)을 더한 두께보다 같거나 큰 두께로 할 수 있다. 제 1 층(140) 및 제 2 층(150)은 각각 혹은 어느 하나가 동일 물질로 복수층일 수 있다. 혹은 제 1 층(140) 및 제 2 층(150)은 각각 어느 하나가 동일 식각성을 갖는 재료로 복수층일 수 있다.
한편, 제 1층(140)의 경우, 언더컷 부위의 두께에 상당하도록 동일 성분의 무기 절연막을 복수층으로 형성할 수도 있다.
본 발명의 표시 장치의 패시베이션막 구조(1400)는 산소와 질소의 성분비가 상이한 제 1층(140)과 제 2 층(150)이 이용되어 단일층의 패시베이션막 대비 발광 소자(OLED) 상부에서 들어오는 수소의 침투를 방지하는 기능이 우수하다. 특히, 유기층(180)의 형성 전까지 성막 공정은 200℃를 넘는 고온 공정으로 형성이 가능하다. 따라서, 패시베이션막 구조(1400)의 제 1, 제 2 층(140, 150)은 각각 치밀도가 우수하며 수소(Hydrogen)의 하방 이동을 차단하며, 박막 트랜지스터의 반도체층의 특성을 변화시킴을 방지할 수 있다. 예를 들어, 산화물 반도체층을 포함하는 박막 트랜지스터의 경우, 수소 함량에 따라 문턱 전압 변동이 크게 좌우될 수 있는데, 본 발명의 표시 장치에서는 박막 트랜지스터를 보호하는 패시베이션막 구조(1400)를 산소 및 질소 성분비가 상이한 다른 재질의 막을 복층화하여 박막 트랜지스터의 보호 특성을 강화할 수 있다.
발광 소자(OLED)는 보호를 위해 봉지층(300)에 상부에 형성될 수 있다.
한편, 유기층(180)은 열에 의해 변성되기 쉽고, 광학적 특성에 변화를 일으킬 수 있기 때문에, 유기층(180) 이후에 형성되는 제 2 전극(190), 봉지층 구조(300)는 200℃ 미만, 바람직하게는 110℃ 이하, 보다 바람직하게는 80℃ 이하의 저온 공정에서 제조되어야 한다. 따라서, 봉지층(300) 구조에, 수분 투습 방지를 위해 무기 봉지층(310, 330)을 포함하더라도, 성막 공정이 저온 공정으로 이루어져 무기 봉지층(310, 330)에 이용되는 막의 치밀도가 낮아 무기 봉지층(310, 330)에 함유된 수소는 하방으로 이동되기 쉽다. 본 발명의 표시 장치의 박막 트랜지스터를 포함하는 패시베이션막 구조(1400)가 치밀도가 상대적으로 높아 무기 봉지층(310, 330)에 포함되어 이동하는 수소의 이동을 방지하고 패시베이션막 구조(1400) 하방의 박막 트랜지스터로 수소 확산을 저지할 수 있다. 이 경우, 무기 봉지층(310, 330)이 실리콘 질화막(SiNx)이나 실리콘 산질화막(SiONx)로 형성되더라도 저온 공정에서 형성되는 것으로, 무기 봉지층(310, 330)의 밀도는 유기층(180) 하측에 위치하여 고온 공정에서 형성할 수 있는 패시베이션막 구조(1400)의 제 1층(140) 및/또는 제 2층(150)에 포함한 실리콘 질화막 또는 실리콘 산질화막의 밀도보다 낮다. 따라서, 패시베이션막 구조(1400)가 무기 봉지층(310, 330)에서 발생되는 수소의 확산을 저지할 수 있다.
뱅크(170) 하측에 구비된 보조 배선(130)은 보조 배선의 연장부(130a)를 통해 발광부(E)에 구비된 발광 소자(OLED)의 제 2 전극(190)과 접속을 가지며, 이를 통해 제 2전극(190)의 전압 강하를 방지하고, 제 2 전극(190)이 형성된 전체 영역에서 균일한 전압 특성을 가질 수 있다.
보조 배선(130)은 도 1에 도시된 바와 같이, 투과부(T)에 인접하도록 일측으로 보조 배선 연장부(130a)를 가져, 제 2 전극(190)과의 접속부를 가질 수 있다. 여기서, 뱅크(170)는 상기 보조 배선 연장부(130a)에 대해 제 1 홀(170H1)을 갖고, 상기 발광부(E)와 투과부(T)에 대해 각각 제 2 홀(170H2) 및 제 3홀(170H3)을 가질 수 있다.
한편, 발광부(E)에는 각각 발광 소자(OLED)가 구비되며, 발광 소자(OLED)는 패턴화된 제 1 전극(145)과, 유기층(180) 및 제 2 전극(190)이 적층되어 이루어진다. 제 1 전극(145)은 발광부(E) 각각에 대해 발광부 보다 약간 크게 구비되는 것으로, 일측이 상대적으로 연장부를 가져 하부의 박막 트랜지스터와 접속되는 제 1 접속부(CT1)를 가질 수 있다. 상기 발광부(E)보다 각각 크게 형성된 제 1 전극(145)의 부위는 뱅크(170)와 중첩되며, 뱅크(170)에 의해 가려질 수 있다. 상기 제 1 전극(145)에 대해 뱅크(170)가 갖는 제 2 홀(170H2)의 부위에 발광부(E)가 정의되며, 발광부에서 수직한 방향으로 적층된 제 1 전극(145), 유기층(180) 및 제 2 전극(190)이 발광 소자(OLED)로 기능한다.
본 발명의 표시 장치에서, 유기층(180) 및 제 2 전극(190)은 미세 금속 마스크(FMM: Fine Metal Mask)를 이용하지 않고 기판(100) 상에 형성할 수 있다. 이 때, 박막 트랜지스터를 보호하는 패시베이션막 구조(1400)가 복층으로 형성되고, 보조 배선의 연장부(130a) 상부에 대응하여 패시베이션막 구조(1400)의 하부의 제 1 층(140)이 상대적으로 제 2 층(150)보다 더 큰 오픈 영역을 갖는 언더컷 구조(UC)를 구비하여, 상기 언더컷 구조(UC)에서, 유기층(180)의 분리가 발생된다. 또한, 유기층(180) 상측에 형성되는 제 2 전극(190)은 유기층(180)에 비해 스텝 커버리지 특성이 우수하여, 상기 언더컷 구조(UC) 내로 들어와 직접 보조 배선의 연장부(130a)와 접속된다. 따라서, 상기 보조 배선의 연장부(130a)와 상기 제 2 전극(190)의 접속이, 유기층(180) 및 제 2 전극(190)을 패터닝하는 미세 금속 마스크없이도, 가능한다. 이는 하부 패시베이션막 구조(1400)의 언더컷 구조(UC)의 형성 이후 유기층(180) 및 제 2 전극(190)이 각각 유기물과 전극에 기인한 증착 특성이 상이하기 때문에 가능하다. 상대적으로 전극을 포함하는 제 2 전극(190)의 스텝 커버리지 특성이 우수하다.
발광 소자(OLED)를 이루는 제 1 전극(145)의 가장 자리는 뱅크(170)에 의해 덮여져 보호되고, 상부는 유기층(180) 및 제 2 전극(190)에 이어 형성되는 봉지층 구조(300)에 의해 보호될 수 있다. 봉지층 구조(300)은 적어도 하나의 유기 봉지층(320)과 유기 봉지층(320)과 교번되어 형성되는 무기 봉지층(310, 330)을 포함할 수 있다. 무기 봉지층(310, 330)은 외부의 습기 또는 외기의 투입을 방지하고, 유기 봉지층(320)은 표시 장치 내부에서 발생되는 파티클의 유동을 커버할 수 있을 정도로 두꺼운 두께로 형성하며, 파티클이 봉지층 구조(300) 하방에 영향을 미침을 차단한다. 봉지층(300) 구조는 모두 저온 공정에서 형성될 수 있다.
본 발명의 표시 장치에서 발광 소자의 제 1 전극(145)은 반사성 금속(1412)을 포함하여 형성할 수 있으며, 특히, 은(Ag), 은 합금(Ag Alloy), APC(Ag-Pd-Cu) 등과 같이, 고반사율 특성의 금속 또는 금속 합금을 포함시 유기층(180)에서 제 1 전극(145)으로 향하는 광을 다시 상측으로 반사시켜 출사에 이용시킴으로 발광 효율을 향상시킬 수 있다. 제 1 전극(145)은 반사성 금속의 성막 안정성과 계면 접합성을 유지하기 위해 도 2와 같이, 반사성 금속(1412)의 하부 및 상부에 ITO(Indium Tin Oxide) 성분 등으로 제 1 투명 도전막(1411) 및 제 2 투명 도전막(1413)을 형성할 수 있다.
도 1과 같이, 본 발명의 표시 장치는 발광부(E) 외에 투과부(T)를 구비할 수 있기 때문에, 미세 금속 마스크 없이 유기층(180) 및 제 2 전극(190)이 형성되어, 투과부(T)에 유기층(180)과 제 2 전극(190)이 남아있을 수 있다. 따라서, 발광부(E)를 상부 발광 방식으로 할 때, 발광부(E)의 발광 소자(OLED)와 함께 구성되는 투과부(T)의 구성들 중 제 2 전극(190)은 투과율을 높이기 위해 ITO(Indium Tin Oxide)나 IZO(Indium Zinc Oxide) 등과 같이, 투명 전극으로 형성할 수 있다. 또한, 투과부(T)의 면적이 늘게 되면 상대적으로 발광부(E)의 면적이 줄게 되어 발광부(E) 각각의 발광 효율을 높이기 위해 제 1 전극(145)에 더욱 더 고반사율을 갖는 반사 전극의 이용이 필요한 실정이다. 본 발명의 표시 장치는 패시베이션막 구조(1400)를 통해 언더컷을 형성하여 보조 배선의 연장부(130a)와 제 2 전극(190)과의 접속을 가능하게 하여 발광부(E) 외의 제 1 전극(145) 또는 제 1 전극(145)과 동일층의 제 1 전극 더미 패턴의 노출을 방지하여 외부에 노출시 산화 경향이 있는 제 1 전극(145)의 반사 전극을 보호할 수 있다.
발광부(E)에 구비되는 유기층(180)은 발광층을 포함하는데, 발광층은 유기 발광층일 수도 있고, 양자점을 포함한 무기 발광층일 수도 있고, 혹은 유기 재료와 무기 재료를 포함한 하이브리드 발광층일 수 있다. 유기층(180)에는 발광층 외에 발광층 하부에 정공 주입층, 정공 수송 보조층, 정공 수송층, 전자 저지층 등이 적어도 하나 더 구비될 수 있으며, 발광층 상부에 정공 저지층, 전자 수송층, 전자 주입층이 적어도 하나 더 구비될 수 있다. 경우에 따라 상기 유기층(180)은 전하 생성층으로 구분된 복수개의 스택을 포함하여 이루어질 수도 있다. 이 경우, 각 스택에는 정공 수송층, 발광층 및 전자 수송층을 포함할 수 있다. 상기 유기층(180)을 이루는 하나 이상의 층들을 기판(100)의 액티브 영역(AA)에서 영역을 구분하는 마스크없이 형성할 수 있다. 액티브 영역(AA)은 실제 표시가 이루어지는 영역이다. 복수개의 층상 구조를 갖는 유기층(180) 중 적어도 어느 하나, 예를 들어, 발광층은 미세 금속 마스크를 통해 각 발광부(E)에 선택적으로 개구부를 구비하여 영역을 구분하여 형성될 수도 있다.
뱅크(170) 형성 이후에는 적어도 정공 주입층, 정공 수송층, 전자 수송층 및 전자 주입층을 포함한 유기층(180) 및 제 2 전극(190)이 액티브 영역에서 공통적으로 형성될 수 있다. 유기층(180)을 이루는 일부 혹은 전체 층들에 대해 각 발광부의 크기로 미세한 개구부를 갖는 미세 금속 마스크(Fine Metal Mask)가 요구되지 않을 수 있으며, 따라서, 미세 금속 마스크없이 유기층(180) 및 제 2 전극(190)을 형성시 유기층(180)의 일부 혹은 전체 층들은 인접한 발광부(E) 및 투과부(T) 사이에 분리없이 연속적으로 형성될 수 있다. 이 경우, 유기층(180)뿐만 아니라 제 2 전극(190)도 미세 금속 마스크없이 형성되기 때문에, 제 2 전극(190) 하측에 위치한 유기층(180)의 존재로, 제 2 전극(190)과, 보조 배선과의 직접 접속이 어려우므로 본 발명의 표시 장치는, 유기층(180) 형성 전 언더컷(UC)을 뱅크(170)가 갖는 제 1 홀(170H1) 하측에 위치한 패시베이션막 구조(1400) 내부에 마련하여, 상기 언더컷(UC)을 갖는 제 1 층(140)에 대해 제 2 층(150)이 상대적인 돌출을 갖도록 하여, 제 2 전극(190)과 보조 배선의 연장부(130a)와의 전기적 연결을 꾀한 것이다.
즉, 본 발명의 표시 장치는 별도의 증착 마스크의 변경이나 미세 금속 마스크(Fine Metal Mask) 사용없이 패시베이션막 구조(1400)의 제 1층(140)에 비해 상대적으로 돌출된 제 2 층(150)의 관계로 정의되는 언더컷(UC)에 대해, 상대적으로 제 2 전극(190)이 유기층(180)보다 언더컷(UC) 부위로 더 들어와 제 2 전극(190)이 유기층(180)은 덮으며, 하부의 보조 배선의 연장부(130a)와 직접 접속될 수 있다. 이 때, 유기층(180)은 발광부(E)의 제 1 전극(145) 상부 뿐만이 아니라 뱅크(170), 유기 절연막(160)의 측부 및 유기 절연막(160) 대비 노출된 제 2 층(150)의 상부 표면에도 형성될 수 있다.
발광 소자(OLED)의 제 2 전극(190) 상부에는 광의 추출을 향상시키고 발광 소자(OLED)를 보호하기 위해 캐핑층(미도시)이 더 형성될 수 있다. 캐핑층이 더 형성될 경우, 봉지층 구조(300)는 캐핑층 형성 후 구비된다.
봉지층 구조(300)은 가장 하측의 제 1 무기 봉지층(310)은 언더컷(UC)에 들어와 채울 수 있으며, 이 경우, 제 1 무기 봉지층(310)에서 발생된 수소는 제 1층(140)의 수소 포집 기능을 통해 발광부(E) 혹은 비발광부에서 형성되는 박막 트랜지스터에 영향을 미치지 않을 수 있다. 또한, 보조 배선(130) 및 보조 배선 연장부(130a)에 MoTi 등과 같은 수소 포집 기능이 있는 금속을 이용하여 수소 확산 방지 기능을 높일 수 있다.
본 발명의 표시 장치는 일정 면적 이상의 투과부(T)를 구비하여 유리처럼 기판(100)의 배면측의 구성이 보일 수 있는 것으로, 투과부(T)는 일종의 투명 필름과 같이 광을 투과시킬 수 있다. 투과부(T)를 구비할 경우 투명 표시의 이점이 있다. 한편, 본 발명의 표시 장치는 투과부(T)를 구비하지 않는 경우에도 반사성 금속을 포함한 제 1 전극(145)을 구비하고, 패시베이션막 구조(1400)로 언더컷을 확보하여 제 1 전극(145)의 신뢰성 확보 및 박막 트랜지스터로의 수소 확산의 보호와 함께, 패시베이션막 구조(1400) 내의 언더컷(UC) 확보로 제 2 전극(190)과 보조 배선의 연장부(130a)의 접속을 꾀할 수 있다.
발광 소자(OLED)는, 구비된 제 1 전극(145)에 박막 트랜지스터(TFT)를 전기적으로 연결시켜 박막 트랜지스터(TFT)의 온/오프에 따라 선택적으로 표시가 이루어질 수 있다. 즉, 본 발명의 표시 장치는 투과부(T)와 발광부(E) 구비로 광 투과와 발광 표시가 동시에 이루어질 수 있다. 여기서, 발광부(E)는 각각 녹색, 백색, 청색 및 적색을 발광하는 영역을 포함할 수 있으며, 각 발광부(E)에 선택적으로 각 색을 발광할 수 있는 색 발광층이 구비될 수도 있고, 혹은 봉지층 구조(300) 상부나 대향 기판(미도시) 측에 컬러 필터층(미도시)을 구비하여 색 표시를 구현할 수 있다. 후자의 경우, 각 서브 화소들의 발광부들(E)에 구비된 발광 소자(OLED)는 공통적으로 백색을 발광할 수도 있고, 혹은 경우에 따라 광의 캐비티 특성을 향상시키기 위해 각 컬러 필터층에 상당한 색의 광을 발광하는 색 발광층을 포함할 수도 있다. 발광부(E)에는 백색 발광부를 포함할 수 있으며, 백색 발광부를 포함할 경우, 백색 발광부에 대응하여서는 컬러 필터층이 구비되지 않을 수 있다. 발광부(E)에 연결된 박막 트랜지스터를 통해 전압이 인가되었을 때, 각 발광부(E)의 발광부별 색표시가 이루어지며 영상을 구현한다.
도 2 및 도 3에서 설명하지 않은 110은 제 1 층간 절연막을 나타내며, 120은 제 2 층간 절연막을 나타내는 것으로, 박막 트랜지스터를 이루는 전극들간의 층간에 형성되거나 다른 배선과의 층간에 형성되는 절연막들이다. 이들 절연막들은 실리콘 산화막 또는 실리콘 질화막 또는 실리콘 산질화막 등으로 이루어질 수 있다.
이하, 도 1의 Ⅱ~Ⅱ' 선상에서 이루어지는 공정을 참조하여 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 설명한다.
도 4a 내지 도 4f는 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 나타낸 공정 단면도이다.
도 4a 내지 도 4f에는 박막 트랜지스터의 구성이 생략되어 있는데, 도 9의 박막 트랜지스터(TFT)를 참조한다. 도시된 박막 트랜지스터의 보조 배선(130) 및 보조 배선의 연장부(130a)는 박막 트랜지스터의 소스 전극 및 드레인 전극과 동일층에 형성된다.
도 4a와 같이, 기판(100) 상에 광차단층(도 9의 210, 211, 213 참조)을 형성한 후, 제 1 층간 절연막(110)을 형성한다.
이어, 제 1 층간 절연막(110) 상에 반도체층(도 9의 214 참조)을 형성하고, 반도체층 상의 소정 부위에 게이트 절연막(도 9의 209 참조) 및 게이트 전극(227)을 형성한다. 게이트 전극(227)과 동일층에 도 1의 제 1 방향으로 게이트 라인(미도시)이 형성될 수 있다.
이어, 상기 게이트 전극(227)을 덮는 제 2 층간 절연막(120)을 형성한다.
이어, 상기 제 2 층간 절연막(120) 상에 보조 배선(130) 및 보조 배선의 연장부(130a)를 형성한다. 보조 배선(130) 및 보조 배선의 연장부(130a)은 도전율이 높은 중심금속층(1312)과 상기 중심 금속층(1312)의 하면과 상면에 각각 계면 접착성을 향상시키고 수소 확산 방지 기능을 갖는 제 1, 제 2 기능층(1311, 1313)을 더 구비하여 삼중층으로 형성할 수 있다. 혹은 도전율이 중심 금속층(1312)과 중심 금속층(1312)의 하면에 계면 접착성을 향상시키고 수소 확산 방지 기능을 갖는 제 1 기능층(1311)의 이중층으로 형성할 수도 있다. 상기 중심 금솜층(1312)은 예를 들어, 알루미늄(Al), 크롬(Cr), 구리(Cu), 티타늄(Ti), 몰리브덴(Mo), 텅스텐(W)과 같은 도전률이 높은 금속 또는 이들 금속을 적어도 하나 포함한 합금으로 형성할 수 있고, 제 1, 제 2 기능층(1311, 1313)은 MoTi, Ti, ITO 등과 같이 수소 포집 기능이 있는 금속 또는 투명 금속이거나 이들 중 적어도 하나를 포함한 합금으로 형성할 수 있다.
이어, 질소와 산소의 비가 각각 상이한 제 1 층(140a)과 제 2 층(150)을 차례로 증착 후, 제 1 개구부(P1에 상당)를 갖는 마스크(미도시)를 통해 제 1 층(140a) 및 제 2 층(150)을 선택적으로 제거하여, 오픈 영역(P1)을 형성한다. 도 4a에는 습식각(wet etch)의 예로, 습식액에 대한 접촉 면적이 큰 상부가 상대적으로 더 큰 면적으로 제거되고 하부에서는 작은 면적으로 제거됨을 나타낸다. 즉, 제 2 층(150)의 상측부로부터 제 1층(140a)의 하측부로 가며 정테이퍼를 갖는 형태로 측벽이 형성됨을 나타내었다. 이 경우, 제 1 층(140a)의 하측부가 갖는 오픈 영역(P1)보다 상부에 위치하는 제 2 층(150)의 하측부가 갖는 제 2 오픈 영역(150H)이 더 클 수 있다.
도 4a에 도시된 예는 일예이며, 예를 들어, 제 1, 제 2 층(140, 150)의 오픈 영역을 형성하는 식각 공정시 건식각(dry etch) 공정을 이용시 제 1층(140a)과 제 2 층(150)은 동일 폭을 갖는 오픈 영역(P1)을 가질 수 있다. 이 경우, 오픈 영역(P1)과 제 2 층(150)의 오픈 영역(150H)은 동일 크기일 수 있다.
이어, 상기 제 2 층(150) 상부에 포토 아크릴, BCB(Benzocyclobuten) 등과 같이 유기 재료로 표면을 평탄화할 수 있는 유기 절연막(160)을 형성하고, 상기 유기 절연막(160)을 패터닝하여 상기 보조 배선의 연장부(130a) 상부의 제 2 층(150)의 오픈 영역(150H)보다 크게 유기 절연막 홀(160H)을 형성할 수 있다. 투과부(T)를 구비하는 표시 장치의 경우, 상기 유기 절연막 홀(160H) 형성시 투과부(T)에 상당하는 영역에 유기 절연막(160)을 제거하여 투과부(T)의 투과율을 높일 수 있다.
도 1 및 도 2와 같이, 상기 유기 절연막(160) 상에 제 1 투명전극층(1411), 반사성 금속층(1412) 및 제 2 투명전극층(1413)을 차례로 증착 후, 이를 선택적으로 제거하여 제 1 전극(145)을 형성한다. 제 1 전극(145)은 발광부(E)보다 약간 크게 형성하여 발광부(E)에서 제 1 전극(145)을 통한 상측으로 상부 반사가 효율적으로 이루어지며, 발광부(E)의 외측에서 하부 박막 트랜지스터와 제 1 접속부(CT1)를 통해 접속이 이루어질 수 있다.
도 4b와 같이, 유기 절연막(160) 상에 뱅크 물질을 도포하고, 이를 선택적으로 제거하여, 보조 배선 연장부(130a)에 상당한 부위에 제 1 홀(170H1)과 발광부(E)와 투과부(T)에 상당한 영역에 제 2 홀(170H2) 및 제 3 홀(170H3)을 구비한 뱅크(170)를 형성한다.
도 4c와 같이, 제 1층(140a)의 선택적인 제거를 위해 제 1, 제 2 층(140, 150)의 일측은 가리고 제 1, 제 2 층(140, 150)의 나머지 측부는 오픈하는 오픈 영역(P2)을 갖는 포토 레지스트 패턴(175)을 형성한다. 상기 제 1, 제 2 층(140, 150)의 일측을 가리는 포토 레지스트 패턴(175)의 일측변은 하부의 보조 배선의 연장부(130a)까지 포토 레지스트 패턴이 남아있으며, 포토 레지스트 패턴(175)의 타측변은 제 2 층(150)의 상부 일부와 제 1, 제 2 층(140, 150)의 측부를 오픈하도록 상기 제 2 층(150) 상에 남아있다. 상기 포토 레지스트 패턴(175)이 갖는 오픈 영역(P2)은 도 4a의 과정에서 형성된 제 1 층(140)의 오픈 영역(P1)으로부터 대략 언더컷의 길이(a)만큼 일측으로 쉬프트될 수 있다.
이어, 상기 포토 레지스트 패턴(175)이 형성된 상태에서 도 4d와 같이, 제 2층(150) 물질에 대해 식각 반응성이 없고 제 1 층(140) 물질에 대해 식각 반응성이 있는 식각액 또는 식각 가스를 이용하여 측부에서 노출된 상기 제 1 층(140)을 제거하여 언더컷(UC)을 형성한다. 여기서, 제 2층(150)은 제 1 층(140)의 선택적인 식각시 반응성이 없으므로, 도 4a에서 갖는 제 2층(150)의 오픈 영역(150H)을 유지할 수 있다. 반면, 제 1층(140)은 상대적으로 측부가 노출된 제 1 층(140)이 식각액 또는 식각 가스에 의해 더 제거되어 제 2층(150)보다 일정 폭(a) 제거되어 언더컷(UC)이 정의될 수 있다.
이와 같이, 언더컷(UC)이 정의된 제 1 층(140) 및 제 2 층(150)을 포함하여 패시베이션막 구조(1400)라 한다.
이어, 도 4e와 같이, 유기층(180) 및 제 2 전극(190)을 차례로 형성한다. 유기층(180)은 미세 금속 마스크를 구비하지 않고 형성하더라도 오픈 영역의 차이를 갖는 제 1층(140) 및 제 2 층(150)에 의해 언더컷(UC) 부위에서 분리될 수 있다. 즉, 언더컷(UC) 상측의 제 2층(150)은 제 1 층(140)에 대해 돌출되어 있는데, 제 2층(150)이 유기층(180)이 증착시 가림막 기능을 하여 제 2층(150) 하측의 제 1 층(140)이 제거된 부위에서 유기층(180)이 증착되지 않을 수 있다. 제 2 전극(190)은 인듐(indium), 아연(zinc), 티타늄(titanium) 등의 금속 물질을 포함하는 것으로 상대적으로 유기층(180) 보다 스텝 커버리지 특성이 좋아 언더컷(UC) 부위로 들어오도록 증착될 수 있으며, 이에 따라, 제 2 전극(190)의 증착 후 제 2 전극(190)이 보조 배선 연장부(130a)에서 접속을 가질 수 있다.
상기 제 2 전극(190)의 형성 후 제 2 전극(190) 상에 캐핑층(미도시)을 더 형성할 수 있다.
발광 소자에 형성된 제 1 전극(145)과 유기층(180) 및 제 2 전극(190)은 발광 소자(OLED)를 이룬다.
이어, 도 4f와 같이, 상기 제 2 전극(190) 상에 차례로 제 1 무기 봉지층(310), 유기 봉지층(320) 및 제 2 무기 봉지층(330)을 형성하여 봉지층 구조(300)를 형성한다.
이상과 같이 본 발명의 일 실시예의 표시 장치의 제조 방법을 따르면, 박막 트랜지스터를 보호하는 패시베이션막 구조(1400)가 복층으로 형성되고, 보조 배선의 연장부(130a) 상부에 대응하여 패시베이션막 구조(1400)의 하부의 제 1 층(140)이 상대적으로 제 2 층(150)보다 더 큰 오픈 영역을 갖는 언더컷 구조(UC)를 구비하여, 상기 언더컷 구조(UC)에서, 유기층(180)의 분리가 발생되고, 제 2 전극(190)과 보조 배선의 연장부(130a)의 직접 접속이 가능하며, 동시에 복층화된 패시베이션막 구조로 박막 트랜지스터의 특성 변화가 가능하다.
이하에서는 상술한 본 발명의 표시 장치의 패시베이션막 구조 내 언더컷 구조와 비교하여, 반사성 전극을 포함한 제 1 전극과 동일층에 동일 금속으로 제 1 전극 더미 패턴을 형성하고, 제 1 전극 더미 패턴 하부의 오버코트층과의 폭 차로 언더컷을 형성한 제 1 실험예에 대해 살펴본다.
도 5a는 제 1 실험예에 따른 언더컷 구조 적용시 SEM 도이다.
제 1 실험예는 도 5a와 같이, 제 1 전극 더미 패턴(anode dummy)을 Ag 합금(Ag alloy)과 같이, 고반사 특성의 Ag를 포함하는 경우, 제 1 전극 더미 패턴을 상대적으로 하측 오버코트층(OC) 대비 돌출시켜 제 1 전극 더미 패턴과 오버코트층 사이에 언더컷 구조를 형성하기 때문에, 상부에 위치하여 돌출하는 제 1 전극 더미 패턴(Anode dummy)이 고반사 금속의 Ag가 산화하며 부풀어 올라 뭉쳐지는 불량이 발생되고, 이어 형성되는 유기층(EL) 및 캐소드(Cathode)에도 형상의 변경을 일으켜 보조 배선(S/D)과 제 2 전극(Cathode)의 접속 불량을 일으키게 된다.
그런데, 투과부를 포함하는 표시 장치에서 투과부의 구비로 발광부 면적이 줄어들고, 이에 따라 각 발광부의 고효율이 요구되어 고반사성 금속의 사용이 필수적인 상황에서 고반사성 금속을 포함한 제 1 전극(애노드)의 더미 패턴으로 돌출되는 팁(tip) 형상을 구비시, 도 5a의 제 1 실험예와 같이, 고반사성의 제 1 전극 더미 패턴이 후속 공정에서 부풀어 오르는 불량이 나타날 수 있는 것이다. 이에 따라 본 발명의 발명자들은 형성시 제 1 전극(145)의 측부는 뱅크(170)로 보호하되, 제 1 전극(145)과 다른 층, 특히 패시베이션막 구조(1400)의 변경을 통해, 언더컷(공극부)의 부위를 형성한 것이다.
이를 통해 반사성 금속층을 포함한 보조 접속 패턴의 측부의 외측 노출을 방지하여, 반사성 금속을 사용하는 제 1 전극의 변성을 방지하여 보조 배선과 제 2 전극간의 신뢰성 있는 접속 구조를 구현할 수 있다.
도 5b는 제 2 실험예에 따라 단일 패시베이션막 적용시 발생되는 표면 얼룩을 나타낸 사진이다.
도 5b는 제 2 실험예에 따라 산화물 반도체층을 형성한 박막 트랜지스터를 포함하는 경우 패시베이션막을 단일의 산화막(SiOx)로 형성 후의 표시 장치의 표면을 나타낸 사진이다. 그런데, 산화막의 패시베이션막으로 박막 트랜지스터 어레이 자체 내부 수소 발생은 차단할 수 있지만, 박막 트랜지스터 상부 발광 소자 상측에 저온 공정으로 봉지층 구조를 형성시 봉지층 구조에 포함된 무기 봉지층이 치밀도가 낮아 수소 이온의 함량이 높으며, 제 2 실험예에 따른 표시 장치에서 무기 봉지층 내부의 수소 이온이 봉지층 구조 하방으로 이동할 위험이 있다. 도 5b는, 무기 봉지층에 발생된 수소 이온이 하방의 박막 트랜지스터로 이동하여 박막 트랜지스터의 채널을 도체화하며 이에 의한 명암 얼룩을 일으키는 점을 나타낸다.
최근 표시 장치는 점차 슬림화되며 플렉서블화의 요구가 있으며, 이를 위해 기판(100)을 플렉서블 재질로 형성하고, 기판(100) 상부의 구성들은 두께를 줄여 형성하는 실정이다. 이에 따라 기판(100)과 대향하는 봉지기판을 생략하고, 상술한 바와 같이, 봉지층 구조(300)로 무기 봉지층(310, 330)과 유기 봉지층(320)을 교번 성막하여 발광 소자를 외기로부터 보호하고 수분 투습을 방지할 수 있다.
또한, 표시 장치는 박막 트랜지스터 어레이 형성 공정이 가해지는 열에 의해 플렉서블 재질의 기판(100)의 변형을 방지하도록 400℃ 이상의 고온 공정이 요구되는 폴리 실리콘을 이용하는 반도체층 대신 이보다 낮은 온도에서 제조되는 산화물 반도체로 반도체층(액티브층)을 형성할 수 있다.
한편, 산화물 반도체는 In(indium), Ga(Gallium), Zn(Zinc) 중 적어도 하나를 포함한 산화막으로 형성되는 것으로, 산화물 반도체에 채널이 형성되는데, 채널에 수소 이온과 같은 극성 이온이 들어올 때 문턱 전압 특성 변동이 심해 이를 방지하고자 수소 확산 방지 기능이 있는 패시베이션막을 형성한다.
도 6은 제 2 실험예 및 제 3 실험예의 고온 NBTS 특성을 나타낸 그래프이다.
제 2 실험예는 박막 트랜지스터를 보호하기 위해 단일 패시베이션막을 사용한 것이고, 제 3 실험예는 박막 트랜지스터를 보호하기 위해 도 1 내지 도 3의 설명과 같이, 제 1, 제 2 층 구조의 이중막으로 패시베이션막 구조를 적용한 것이다. 패시베이션막 외의 다른 구성은 제 2 실험예와 제 3 실험예에서 같다.
고온 NBTS(Negative Bias Thermal Stress) 특성은 표시 장치의 봉지층 구조 형성을 완료한 후에 대략 110℃ 수준의 가속 조건에서 박막 트랜지스터의 문턱 전압 변화를 관찰한 것이다. 여기서, 봉지층 구조의 무기 봉지층은 저온 성막한 질화막이다.
제 3 실험예에서, 이중 패시베이션막 이용은 도 1 내지 도 3에서 설명한 본 발명의 일 실시예의 표시 장치와 같이, 제 1층과 제 2 층의 복층화한 패시베이션막 구조를 적용한 것으로, 제 1 층은 SiO2의 산화막으로 형성하였고, 제 2 층은 SiNx의 질화막으로 형성한 것이다. 제 1, 제 2 층 모두 200℃ 이상의 고온 성막한 것이며, 박막 트랜지스터의 소스 전극과 드레인 전극과 제 1층과 직접 닿으며, 그 두께는 제 2층의 두께보다 두껍게 하였다.
제 2 실험예는 제 1 층의 산화막만 형성한 것이다.
제 2 실험예는 고온 NBTS의 실험에서 105 sec 경과 후 -14V의 문턱 전압 쉬프트가 발생하나 제 3 실험예는 고온 NBTS의 실험에서 105 sec 경과 후 -4V의 문턱 전압 쉬프트가 발생한 것으로, 복층화한 패시베이션막을 적용시 수소 확산 방지에 따라 박막 트랜지스터의 특성 변화를 현저히 방지할 수 있음을 확인할 수 있다. 제 3 실험예의 복층화한 패시베이션막 구조에서 추가로 형성되는 제 2층은 제 1 층보다 낮은 두께더라도 질소와 산소의 성분비를 달리한 복수층 구조로, 동일 재료로 제 2층, 제 1층을 합산한 두께만큼 패시베이션막을 형성한 구조 대비 문턱 전압 변화를 배 이상 방지할 수 있다.
그리고, 제 2, 제 3 실험예를 비교시 동일한 -4V의 문턱 전압의 쉬프트가 발생한 것이 제 2 실험예는 104 sec인데 반해 제 3 실험예는 105 sec인 것으로, 제 3 실험예의 경시적인 안정성을 확인할 수 있다.
도 7은 제 4 실험예에 따라 복수층 패시베이션막 구조의 언더컷 평가 구조를 나타낸 단면도이며, 도 8은 제 4 실험예에 따라 도 7의 복수층 패시베이션막 구조의 실제 건식각 후를 나타낸 SEM도이다.
도 7의 제 4 실험예는 성분이 상이한 산화막과 질화막에서 다른 폭의 오픈 영역을 갖는 구조의 타겟 구조를 나타낸다.
제 4 실험예의 타겟 구조는, 기저막(410) 상에 구분막(420)을 형성하고, 제 1 산화막(431), 제 1 질화막(441), 제 2 질화막(442) 및 제 2 산화막(432)을 차례로 형성한 후, 1차로 제 1 조건에서 제 1 산화막(431), 제 1 질화막(441), 제 2 질화막(442) 및 제 2 산화막(432)을 동일 폭으로 제거하고, 2차로 제 2 조건에서 질화막 성분의 제 1, 제 2 질화막(441, 442)만을 더 제거하여, 제 1, 제 2 산화막(431, 432)과 다른 폭을 갖고자 한 것이다.
일예로 제 1 조건에서는 식각 가스로 SF6:Ar를 1:3의 비율로 하고, 제 2 조건에서는 식각 가스로 SF6:Ar를 3:1의 비율로 하였다.
상술한 SF6:Ar의 비율을 달리한 식각 가스로 건식각을 완료한 후 8과 같이, 구분막(420) 상의 식각 상태를 살펴보면, 제 1, 제 2 질화막(441, 442)가 상대적으로 제 1, 제 2 산화막(431, 432)보다 더 제거된 점을 확인할 수 있다. 이는 산화막과 질화막과 같이 성분비를 달리한 층상 구조에서 두 막을 동일 또는 유사 폭의 오픈 영역을 갖도록 패터닝한 후 이어 하측의 위치하는 막에 대해 선택적으로 반응성이 있는 반응 가스 혹은 식각액에 의해 하측막의 선택적 제거가 가능하다. 이 경우, 도 8과 같이, 제 1, 제 2 질화막(441, 442)이 일부 제거되더라도 제 1, 제 2 질화막(441, 442) 상에 남아있는 제 2 산화막(431)과 제거된 제 1, 제 2 질화막(441, 442) 사이에 높이 h의 길이 a에 상당한 언더컷이 형성된 것을 확인할 수 있다. 높이는 제 1, 제 2 질화막(441, 442)을 합산한 두께에 상당한 것으로, 제 1, 제 2 질화막(441, 442)의 증착 두께를 조정하여 언더컷에 필요한 두께를 조정할 수 있다. 길이 a는 대략 0.4㎛ 이상 2㎛ 이하로 조정 가능하다.
한편, 도 7 및 도 8에서 실험된 예는 일예로, 식각 가스 또는 식각액을 달리하여 상대적으로 더 식각되는 막을 산화막으로 하고, 산화막 상부에 돌출 구조를 갖는 막을 질화막으로 할 수도 있다.
제 4 실험예는 다른 성분비를 갖는 무기막들의 적층에서 언더컷 구조를 확보하는 것이 가능한 점을 확인한 것이다.
이와 다른 실시예에 따른 표시 장치에 대해 설명한다.
도 9는 본 발명의 다른 실시예에 따른 표시 장치를 나타낸 단면도이다.
도 9와 같이, 본 발명의 다른 실시예에 따른 표시 장치는 발광부(E), 투과부(T) 및 보조 접속부(CTA)를 갖는 기판(200)과, 상기 기판(200)의 보조 접속부(CTA)에 구비된 보조 배선(230)과, 상기 보조 배선(230) 상에 제 1 층(240)과 제 2 층(250)이 적층되어 이루어지며, 상기 보조 배선(230)에 대해 상기 제 1 층(240)의 오픈 영역이 상기 제 2 층(250)의 오픈 영역보다 큰 패시베이션막 구조(2400)와, 상기 패시베이션막 구조(2400) 상에 구비되며, 상기 보조 접속부(CTA)에 상기 제 1층(240)의 오픈 영역보다 큰 홀을 갖고, 상기 발광부 및 투과부에 각각 홀을 갖는 뱅크(270) 및 상기 발광부(E)에, 반사성 금속(2511)을 갖는 제 1 전극(255), 적어도 하나의 발광층을 포함한 유기층(280) 및 제 2 전극(290)으로 이루어진 발광 소자(OLED)를 포함하고, 상기 제 2 전극(290)은 상기 제 2 층(250) 하부의 상기 제 1층(240)의 오픈 영역에서 상기 보조 배선(230)과 직접 접속될 수 있다.
도 9는 패드 전극(238)을 비액티브 영역(NA)과, 스토리지 캐패시터 형성부(Cst), 발광부(E), 투과부(T), 접속부(CTA)를 포함한 액티브 영역(AA)을 함께 나타낸 것이다. 도 1 내지 도 3의 구조에서 설명한 구조와 중복되는 설명을 생략하고 부가된 구성에 대해 상술한다.
기판(200) 상에는 산화물 반도체층(214)의 하부로부터 들어오는 광을 차단하기 위해 광차단층(211)을 형성하고, 상기 광차단층(211)과 동일층에 광차단층 패턴(210, 213)을 형성할 수 있다. 광차단층 패턴(210, 213)은 각각 보조 배선(230)과 제 1 스토리지 전극(235)으로 전압을 인가하는 라인으로 기능할 수 있다.
상기 기판(200)과 광차단층 패턴(210, 213) 및 광차단층(211)의 층간에는 버퍼층(미도시)이 더 형성되어, 기판(200)의 불순물이 상측에 형성되는 박막 트랜지스터 어레이 구성에 침투됨을 방지할 수 있다.
상기 광차단층 패턴(210, 213) 및 광차단층(211)은 도시된 바와 같이, 제 1 금속층(2111) 및 제 2 금속층(2112)으로 이루어질 수도 있다. 그러나, 이에 한하지 않으며 단일층 또는 복수층으로 모두 가능하다. 제 1, 제 2 금속층(2111, 2112)은 알루미늄(Al), 크롬(Cr), 구리(Cu), 티타늄(Ti), 몰리브덴(Mo), 텅스텐(W)과 같은 도전률이 높은 금속 또는 이들 금속을 적어도 하나 포함한 합금으로 형성할 수 있다. 특히, 제 1, 제 2 금속층(2111, 2112)에 MoTi 등과 같이, 수소를 포집할 수 있는 금속 또는 금속 합금을 이용시 기판(200) 혹은 제 1 층간 절연막(205)에 포함된 수소 등이 산화물 반도체층(214)에 영향을 주어 변성되는 점을 방지할 수 있다.
상기 광차단층 패턴(210, 213) 및 광차단층(211)을 덮으며 제 1 층간 절연막(205)이 형성될 수 있다.
그리고, 제 1 층간 절연막(205) 상부의 상기 광차단층(211) 상부에 대응하여, 산화물 반도체층(214)이 더 형성될 수 있다. 산화물 반도체층(214)은 폴리 실리콘 등의 다른 재질의 반도체층으로 형성될 수도 있다. 그런데, 산화물 반도체층(214)을 형성하고, 본 발명의 패시베이션막 구조(2400)를 적용한 경우, 산화물 반도체층(214)의 특성 변화를 보다 효과적으로 방지할 수 있다.
박막 트랜지스터(TFT)는 산화물 반도체층(214)과, 상기 반도체층(214)의 채널과 게이트 절연막(209)을 개재하여 중첩한 게이트 전극(227)과, 상기 게이트 전극(227)과 이격하여 상기 반도체층(214)의 양측과 접속한 소스 전극(232) 및 드레인 전극(234)을 포함한다.
스토리지 캐패시터 형성부(Cst)에 게이트 전극(227)과 동일층에 제 2 스토리지 전극(229)이 더 형성되고, 보조 접속부(CTA)에 보조 접속 패턴(225)이 형성될 수 있다. 상기 보조 접속 패턴(225)은 생략될 수 있다.
게이트 전극(227), 제 2 스토리지 전극(229) 및 보조 접속 패턴(225)은 도시된 바와 같이, 제 3 금속층(2211) 및 제 4 금속층(2212)으로 이루어질 수도 있다. 그러나, 이에 한하지 않으며 단일층 또는 복수층으로 모두 가능하다. 제 3, 제 4 금속층(2211, 2212)은 알루미늄(Al), 크롬(Cr), 구리(Cu), 티타늄(Ti), 몰리브덴(Mo), 텅스텐(W)과 같은 도전률이 높은 금속 또는 이들 금속을 적어도 하나 포함한 합금으로 형성할 수 있다. 특히, 제 3, 제 4 금속층(2211, 2212)에 MoTi 등과 같이, 수소를 포집할 수 있는 금속 또는 금속 합금을 이용시 장치 내부에 발생된 수소 혹은 타층에서 이동된 수소 등이 산화물 반도체층(214)에 영향을 주어 변성되는 점을 방지할 수 있다.
상기 게이트 전극(227), 제 2 스토리지 전극(229) 및 보조 접속 패턴(225)을 덮으며 제 2 층간 절연막(220)이 형성된다.
보조 배선(230), 소스 전극(232), 드레인 전극(234) 및 제 1 스토리지 전극(235)은 제 2 층간 절연막(220) 상에 형성된다. 동일 공정에서, 비액티브 영역(NA)에 패드 전극(238)이 형성될 수 있다.
상기 제 1 스토리지 전극(235)과 보조 배선(230)의 일측은 제 1, 제 2 층간 절연막(205, 220)에 관통홀을 마련하여, 각각 하부의 광차단층 패턴(213, 210)과 접속될 수 있다. 그리고, 상기 보조 접속 패턴(225)의 일부를 노출시키도록 제 2 층간 절연막(220)을 선택적으로 제거한 접속 홀을 형성하여, 상기 보조 접속 패턴(225)과 보조 배선(230)을 접속시킬 수 있다.
패드 전극(238), 보조 배선(230), 소스 전극(232), 드레인 전극(234) 및 제 1 스토리지 전극(235)은 제 5 금속층(2311) 및 제 6 금속층(2312)으로 이루어질 수도 있다. 그러나, 이에 한하지 않으며 단일층 또는 복수층으로 모두 가능하다. 도 2 및 도 3의 보조 배선(130)과 같이, 패드 전극(238), 보조 배선(230), 소스 전극(232), 드레인 전극(234) 및 제 1 스토리지 전극(235)을 삼중층으로 형성할 수도 있다.
제 5, 제 6 금속층(2311, 2312)은 알루미늄(Al), 크롬(Cr), 구리(Cu), 티타늄(Ti), 몰리브덴(Mo), 텅스텐(W)과 같은 도전률이 높은 금속 또는 이들 금속을 적어도 하나 포함한 합금으로 형성할 수 있다. 특히, 제 5, 제 6 금속층(2311, 2312)에 MoTi 등과 같이, 수소를 포집할 수 있는 금속 또는 금속 합금을 이용시 장치 내부에 발생된 수소 혹은 타층에서 이동된 수소 등이 산화물 반도체층(214)에 영향을 주어 변성되는 점을 방지할 수 있다.
상기 패드 전극(238), 보조 배선(230), 소스 전극(232), 드레인 전극(234) 및 제 1 스토리지 전극(235) 상부에는 적어도 서로 다른 재질의 무기 절연막 성분의 제 1 층(240) 및 제 2 층(250)을 형성하여 패시베이션막 구조(2400)를 형성하고, 도 3에서 설명한 바와 같이, 보조 배선(230)의 일부를 노출시키되, 상기 제 2층(250)보다 제 1 층(240)이 일부 폭 더 제거하여 언더컷 구조를 형성한다.
상기 패시베이션막 구조(2400) 상부에는 보조 접속부(CTA) 및 투과부(T)를 제외하여, 액티브 영역(AA)에 평탄화를 위한 유기 절연막(260)을 구비한다.
드레인 전극(234)의 일부를 노출하는 접속 홀(도 1의 CT1 참조)을 유기 절연막(260)에 형성하여, 예를 들어, 제 1 투명 전극층(2512), 반사성 금속층(2511) 및 제 2 투명 전극층(2513)이 적층되며, 상기 접속홀(CT1)을 통해 드레인 전극(234)과 접속되며 발광부(E)보다 큰 크기로 제 1 전극(255)이 구비된다. 제 1 전극(255)의 형성과 동시에 패드 전극(238) 상에 패드 보호 전극(257)을 형성할 수 있다. 상기 패드 보호 전극(257)은 제 1 전극(255)을 이루는 복수층의 금속층(2512, 2511, 2513) 중 하나 혹은 2개의 금속층만으로도 형성할 수 있다.
제 1 전극(255)의 가장 자리를 덮으며 발광부(E), 투과부(T), 보조 접속부(CTA)를 오픈시키는 뱅크(270)가 구비된다.
뱅크(270) 및 발광부(E)와 투과부(T) 상에 유기층(280), 제 2 전극(290)이 차례로 구비된다.
제 1 전극(255)과 유기층(280) 및 제 2 전극(290)의 적층으로 발광 소자(OLED)가 형성된다.
유기층(280) 및 제 2 전극(290)을 형성시 각 발광부(E)의 영역별로 구분된 개구부를 갖는 미세 금속 마스크없이 적어도 액티브 영역에 전체적으로 개구부를 갖는 오픈 마스크로 형성할 수 있다. 이 경우, 유기층(280)은 패시베이션막 구조(2400)에서 발생된 언더컷(UC)으로 언더컷(UC) 부위에서 유기층(280)의 형성이 제한되고, 상대적으로 제 2 전극(290)이 스텝 커버리지 특성이 우수하여 언더컷(UC) 내 보조 배선(230)과 접속될 수 있다. 유기층(280)을 형성하는 오픈 마스크와 제 2 전극(290)을 형성하는 오픈 마스크의 개구부는 상이할 수 있으며, 제 2 전극(290)으로 외측에서 전압 인가를 위해 제 2 전극(290)을 형성을 위한 오픈 마스크의 개구부가 유기층(280)의 형성을 위한 오픈 마스크의 개구부보다 더 클 수 있다.
상기 발광 소자(OLED) 상에는 예를 들어, 제 1 무기 봉지층(310), 유기 봉지층(320) 및 제 2 무기 봉지층(330)의 순서로 봉지층 구조(300)가 형성될 수 있다. 봉지층 구조(300)에는 2개의 무기 봉지층과 하나의 유기 봉지층을 최소 구조로 하여 무기 봉지층과 유기 봉지층이 교번 형성한 형태로 더 많은 봉지층을 포함할 수 있다.
외측에서 수분 투습을 방지하기 위해 제 1, 제 2 무기 봉지층(310, 330)이 유기 봉지층(320)보다 비액티브 영역(NA)으로 연장하여 형성할 수 있다.
한편, 상기 봉지층 구조(300)의 상부에는 도 9에 도시된 바와 같이, 컬러 필터층(400) 혹은 터치 전극 어레이 등의 구성을 더 포함할 수도 있다. 이 경우, 기판(200)과 대면하는 봉지 기판을 생략하여 표시 장치의 전체 두께를 줄일 수 있다. 컬러 필터층(400)은 투과부(T)를 제외하여 적어도 발광부(E)에 대응시켜 형성하며, 발광부(E)가 나타내고자 하는 광의 파장에 대해서만 투과성을 갖는 안료를 이용하여 형성한다. 서로 다른 색의 발광부(E)에 다른 색의 컬러 필터층(400)이 적용될 수 있다.
이하, 본 발명의 다른 실시예에 따른 표시 장치의 제조 방법에 대해 살펴본다.
도 10a 내지 도 10fe는 도 9의 실시예에 따른 표시 장치의 제조 방법을 나타낸 단면도이다.
도 10a와 같이, 기판(200) 상에는 광차단층(211)을 형성하고, 상기 광차단층(211)과 동일층에 광차단층 패턴(210, 213)을 형성할 수 있다. 상기 기판(200)과 광차단층 패턴(210, 213) 및 광차단층(211)의 층간에는 버퍼층(미도시)이 더 형성되어, 기판(200)의 불순물이 상측에 형성되는 박막 트랜지스터 어레이 구성에 침투됨을 방지할 수 있다.
상기 광차단층 패턴(210, 213) 및 광차단층(211)은 도시된 바와 같이, 제 1 금속층(2111) 및 제 2 금속층(2112)으로 이루어질 수도 있다. 그러나, 이에 한하지 않으며 단일층 또는 복수층으로 모두 가능하다. 제 1, 제 2 금속층(2111, 2112)은 알루미늄(Al), 크롬(Cr), 구리(Cu), 티타늄(Ti), 몰리브덴(Mo), 텅스텐(W)과 같은 도전률이 높은 금속 또는 이들 금속을 적어도 하나 포함한 합금으로 형성할 수 있다.
상기 광차단층 패턴(210, 213) 및 광차단층(211)을 덮으며 제 1 층간 절연막(205)이 형성될 수 있다.
그리고, 제 1 층간 절연막(205) 상부의 상기 광차단층(211) 상부에 대응하여, 산화물 반도체층(214)이 형성될 수 있다.
산화물 반도체층(214) 의 채널에 대응하여 게이트 절연막(209)을 개재하여 중첩한 게이트 전극(227)을 형성하고, 스토리지 캐패시터 형성부(Cst)에 게이트 전극(227)과 동일층에 제 2 스토리지 전극(229)을 형성하고, 보조 접속부(CTA)에 보조 접속 패턴(225)을 형성할 수 있다. 상기 보조 접속 패턴(225)은 생략될 수도 있다. 동일 공정에서, 게이트 라인을 형성할 수 있다.
이어, 게이트 전극(227), 제 2 스토리지 전극(229) 및 보조 접속 패턴(225)을 덮으며 제 2 층간 절연막(220)이 형성될 수 있다.
이어, 상기 광차단층 패턴(210, 213) 각각의 일부가 노출되도록 제 1, 제 2 층간 절연막(205, 220)에 관통홀을 마련하고, 상기 산화물 반도체층(214)의 양측과 상기 보조 접속 패턴(225)의 일부를 노출시키도록 제 2 층간 절연막(220)에 접속홀을 마련한다.
각각의 관통홀 및 접속홀을 매립하여 상기 제 2 층간 절연막(220) 상에 제 5 금속층(2311) 및 제 6 금속층(2312)을 적층하고 이를 선택적으로 제거하여, 스토리지 캐패시터 형성부에서 광차단층 패턴(213)과 접속된 제 1 스토리지 전극(235), 산화물 반도체층(214)의 양측과 각각 접속된 소스 전극(232) 및 드레인 전극(234)과 상기 광차단층 패턴(210)에 일측과 타측이 각각 접속된 보조 배선(230)을 형성할 수 있다. 동일 공정에서, 데이터 라인을 형성하고, 비액티브 영역(NA)에 패드 전극(238)을 형성할 수 있다.
이어, 질소와 산소의 비가 각각 상이한 제 1 층(240a)과 제 2 층(250)을 차례로 증착 후, 보조 배선(230)의 평탄부의 일부 및 드레인 전극(234)의 일부 및 패드 전극(238)과 투과부에 상당하여 개구부를 갖는 마스크(미도시)를 통해 상기 제 2 층(250)과 제 1 층(240a)을 함께 패터닝한다. 이러한 패터닝에서 적용되는 식각 가스 혹은 식각액은 제 1층(240a)과 제 2 층(250)에 동일 또는 유사하게 반응성이 있는 것으로, 제 1 층(240a)과 제 2 층(250)은 동일 폭 또는 유사 폭으로 제거되어 측부의 테이퍼는 발생되지만 제 1층(240a)과 제 2 층(250)의 계면에서의 폭 차는 발생되지 않을 수 있다.
여기서, 투과부(T)에 상당하여 제 1층(240a)과 제 2 층(250)을 모두 제거하여 투과부(T)에서 투과율을 향상시킬 수 있다.
이어, 상기 제 2층(250) 상부에 유기 절연막 물질을 도포하고, 드레인 전극(234)에 상당하여 제 1 접속부(CT1)를 갖고, 보조 배선(230)에 상당하여 홀(260H)을 가지며, 투과부(T)에 대해 제거되도록 패터닝하여 유기 절연막(260)을 형성한다.
도 10b와 같이, 상기 유기 절연막(260) 상에 제 1 투명전극층(2512), 반사성 금속층(2511) 및 제 2 투명전극층(2513)을 차례로 증착 후, 이를 선택적으로 제거하여 제 1 전극(255)을 형성한다. 제 1 전극(255)은 발광부(E)보다 약간 크게 형성하여 발광부(E)에서 제 1 전극(255)을 통한 상측으로 상부 반사가 효율적으로 이루어지며, 발광부(E)의 외측에서 하부 박막 트랜지스터의 드레인 전극(234)과 유기 절연막(260) 내 제 1 접속부(CT1)를 통해 접속이 이루어질 수 있다.
이어, 유기 절연막(260) 상에 뱅크 물질을 도포하고, 이를 선택적으로 제거하여, 보조 배선(230)에 상당한 부위와 투과부(T) 및 발광부(E)에 상당한 영역에 홀을 구비한 뱅크(270)를 형성한다.
이어, 도 10c와 같이, 기판(200) 상에 상기 보조 배선(230) 상의 제 1층(240)의 일측부가 노출되고 타측부는 가려지도록 포토 레지스트 패턴(275)을 형성한다.
이어, 상기 포토 레지스트 패턴(275)에 의해 노출된 제 1층(240)의 폭을 도 10d와 같이, 제 2 층(250) 대비 더 제거하여 언더컷(UC)을 형성한다. 이어, 포토 레지스트 패턴(275)을 제거한다.
도 10d의 공정을 통해 오픈 영역의 폭 차를 갖는 제 1층(240)과 제 2 층(250)을 포함하여 패시베이션막 구조(도 10f의 2400 참조)라 한다.
이어, 도 10e와 같이, 유기층(280) 및 제 2 전극(290)을 형성한다.
유기층(180)은 미세 금속 마스크를 구비하지 않고 형성하더라도 오픈 영역의 차이를 갖는 제 1층(240) 및 제 2 층(250)에 의해 언더컷(UC) 부위에서 분리될 수 있다. 즉, 언더컷(UC) 상측의 제 2층(250)은 제 1 층(240)에 대해 돌출되어 있는데, 제 2층(250)이 유기층(280)이 증착시 가림막 기능을 하여 제 2층(250) 하측의 제 1 층(240)이 제거된 부위에서 유기층(280)이 증착되지 않을 수 있다. 제 2 전극(290)은 인듐(indium), 아연(zinc), 티타늄(titanium) 등의 금속 물질을 포함하는 것으로 상대적으로 유기층(280) 보다 스텝 커버리지 특성이 좋아 언더컷(UC) 부위로 들어오도록 증착될 수 있으며, 이에 따라, 제 2 전극(290)의 증착 후 제 2 전극(290)이 보조 배선(230)에서 접속을 가질 수 있다.
유기층(280) 및 제 2 전극(290)을 형성시 각 발광부(E)의 영역별로 구분된 개구부를 갖는 미세 금속 마스크없이 적어도 액티브 영역에 전체적으로 개구부를 갖는 오픈 마스크로 형성할 수 있다. 이 경우, 유기층(280)은 패시베이션막 구조(2400)에서 발생된 언더컷(UC)으로 언더컷(UC) 부위에서 유기층(280)의 형성이 제한되고, 상대적으로 제 2 전극(290)이 스텝 커버리지 특성이 우수하여 언더컷(UC) 내 보조 배선(230)과 접속될 수 있다. 유기층(280)을 형성하는 오픈 마스크와 제 2 전극(290)을 형성하는 오픈 마스크의 개구부는 상이할 수 있으며, 제 2 전극(290)으로 외측에서 전압 인가를 위해 제 2 전극(290)을 형성을 위한 오픈 마스크의 개구부가 유기층(280)의 형성을 위한 오픈 마스크의 개구부보다 더 클 수 있다.
상기 제 2 전극(290)의 형성 후 제 2 전극(290) 상에 캐핑층(미도시)을 더 형성할 수 있다.
발광 소자에 형성된 제 1 전극(145)과 유기층(180) 및 제 2 전극(190)은 발광 소자(OLED)를 이룬다.
도 10f와 같이, 상기 제 2 전극(290) 상에 차례로 제 1 무기 봉지층(310), 유기 봉지층(320) 및 제 2 무기 봉지층(330)을 형성하여 봉지층 구조(300)를 형성한다.
상기 발광 소자(OLED) 상에는 예를 들어, 제 1 무기 봉지층(310), 유기 봉지층(320) 및 제 2 무기 봉지층(330)의 순서로 봉지층 구조(300)가 형성될 수 있다. 봉지층 구조(300)에는 2개의 무기 봉지층과 하나의 유기 봉지층을 최소 구조로 하여 무기 봉지층과 유기 봉지층이 교번 형성한 형태로 더 많은 봉지층을 포함할 수 있다.
외측에서 수분 투습을 방지하기 위해 제 1, 제 2 무기 봉지층(310, 330)이 유기 봉지층(320)보다 비액티브 영역(NA)으로 연장하여 형성할 수 있다.
상기 봉지층 구조(300)의 상부에는 컬러 필터층(400) 혹은 터치 전극 어레이 등의 구성을 더 포함할 수도 있다. 이 경우, 기판(200)과 대면하는 봉지 기판을 생략하여 표시 장치의 전체 두께를 줄일 수 있다. 컬러 필터층(400)은 투과부(T)를 제외하여 적어도 발광부(E)에 대응시켜 형성하며, 발광부(E)가 나타내고자 하는 광의 파장에 대해서만 투과성을 갖는 안료를 이용하여 형성한다. 서로 다른 색의 발광부(E)에 다른 색의 컬러 필터층(400)이 적용될 수 있다.
이상과 같이 본 발명의 일 실시예의 표시 장치의 제조 방법을 따르면, 박막 트랜지스터를 보호하는 패시베이션막 구조(2400)가 복층으로 형성되고, 보조 배선(230) 상부에 대응하여 패시베이션막 구조(2400)의 하부의 제 1 층(240)이 상대적으로 제 2 층(250)보다 더 큰 오픈 영역을 갖는 언더컷 구조(UC)를 구비하여, 상기 언더컷 구조(UC)에서, 유기층(280)의 분리가 발생되고, 제 2 전극(290)과 보조 배선(230)의 직접 접속이 가능하며, 동시에 복층화된 패시베이션막 구조로 박막 트랜지스터의 특성 변화 방지가 가능하다.
도 11은 본 발명의 표시 장치의 언더컷 구조를 나타낸 제 5 실험예에 따른 SEM도이다.
도 11은, 도 3 및 도 9의 보조 접속부와 같이, 제 5 실험예로, 보조 배선 상에 형성된 제 1층 및 제 2 층에 대해, 제 1 층이 제 2 층보다 더 식각되도록 하여 언더컷을 형성한 예를 나타낸다. 즉, 제 1, 제 2층을 다른 물질로 하며 서로의 식각비를 달리할 때, 제 2층의 무너짐없이 제 1 층에서의 언더컷이 확보됨을 알 수 있다.
상술한 본 발명의 표시 장치는, 박막 트랜지스터를 보호하는 패시베이션막 구조가 복층으로 형성되고, 보조 배선 상부에 대응하여 패시베이션막 구조의 하부의 제 1 층이 상대적으로 제 2 층보다 더 큰 오픈 영역을 갖는 언더컷 구조를 구비하여, 상기 언더컷 구조에서, 유기층의 분리가 발생되고, 제 2 전극과 보조 배선의 직접 접속이 가능하며, 동시에 복층화된 패시베이션막 구조로 박막 트랜지스터의 특성 변화 방지가 가능하다.
본 발명의 표시 장치는 또한, 패시베이션막 구조의 다층화로 박막 트랜지스터를 이루는 금속층의 두께 변화없이 봉지층 내부 수소나 박막 트랜지스터 어레이 내의 수소 확산을 차단할 수 있어, 마스크의 추가없이, 언더컷을 정의하는 공정을 패시베이션막 구조에서 적용하여, 박막 트랜지스터의 문턱 전압 변화나 타 특성의 변화를 방지할 수 있다. 따라서, 수율 저하를 방지할 수 있다.
또한, 본 발명의 표시 장치는 투과부를 구비하여 작은 면적을 갖는 발광부에서 발광 효율을 높이기 위해 고반사성 금속을 사용하는 구조에서, 보조 배선과의 접속부에서 고반사성 금속의 노출을 방지하여, 고반사성 금속의 변화를 방지하고 장치의 신뢰성을 향상시킬 수 있다.
그리고, 본 발명의 표시 장치는, 표시 장치가 점차 슬림화되며 유연성이 요구되며 박막화된 봉지층 구조가 적용될 때, 저온 공정으로 형성된 봉지층 구조의 수소의 이동을 박막 트랜지스터 어레이 구조에서 형성된 복층화된 패시베이션막 구조가 차단하여 박막 트랜지스터의 문턱 전압 변화를 최소화하며 경시적으로 소자 안정성을 확보할 수 있다.
본 발명의 일 실시예에 따른 표시 장치는, 기판 상의 보조 배선과, 상기 보조 배선 상에 제 1 층과 제 2 층이 적층되어 이루어지며, 상기 보조 배선에 대해 상기 제 1 층의 오픈 영역이 상기 제 2 층의 오픈 영역보다 큰 패시베이션막 구조와, 상기 패시베이션막 상에 구비되며, 상기 보조 배선에 대해 상기 제 1 층의 오픈 영역보다 크게 제 1 홀을 갖고, 발광부에 대응하여 제 2 홀을 갖는 뱅크 및 상기 발광부에, 반사성 금속을 갖는 제 1 전극, 적어도 하나의 발광층을 포함한 유기층 및 제 2 전극을 포함한 발광 소자를 포함하고, 상기 제 2 전극은 상기 뱅크의 제 2홀 내의 상기 보조 배선 상으로 연장되어 상기 제 2 층 하부의 상기 제 1층의 오픈 영역에서 상기 보조 배선과 직접 접속될 수 있다.
상기 제 1층과 제 2 층은 각각 무기막이며, 상기 제 1층과 제 2 층은 산소와 질소의 함량비가 서로 상이할 수 있다.
상기 제 1층과 제 2층 중 어느 하나는 산화막이며, 다른 하나는 질화막일 수 있다.
상기 제 1 층의 두께는 상기 발광 소자의 유기층과 제 2 전극의 두께보다 두꺼울 수 있다.
상기 제 1 층의 오픈 영역이 상기 제 2 층의 오픈 영역보다 0.4㎛ 내지 2.0㎛의 폭만큼 더 클 수 있다.
상기 보조 배선은 상기 발광 소자의 상기 제 1 전극과 접속된 박막 트랜지스터의 일 전극과 동일층에 구비되며, 상기 패시베이션막 구조는 상기 박막 트랜지스터를 덮을 수 있다.
상기 박막 트랜지스터는 산화물 반도체층, 상기 산화물 반도체층과 일부 중첩된 게이트 전극, 상기 산화물 반도체층의 양단과 각각 접속한 소스 전극 및 드레인 전극을 포함하고, 상기 게이트 전극, 소스 전극 및 드레인 전극은 복수의 금속층으로 이루어지며, 상기 복수층의 금속층 중 적어도 어느 하나의 층은 수소를 포집할 수 있는 금속 또는 금속 합금을 포함할 수 있다.
상기 제 1 전극은 제 1 투명 도전층, 상기 반사성 금속 및 제 2 투명 도전층의 적층 구조를 갖고, 상기 제 1 투명 도전층은 상기 박막 트랜지스터의 드레인 전극에 클래드 접합될 수 있다.
상기 산화물 반도체층 하부에 수소를 포집할 수 있는 금속층을 포함한 광차단층을 더 포함하며, 상기 광차단층과 동일층에 상기 보조 배선과 접속된 접속 패턴을 더 포함할 수 있다.
상기 발광 소자의 상부를 덮도록 봉지층이 더 구비되며, 상기 봉지층은 적어도 하나의 유기층과 상기 유기층의 상하부에 접하여 구비된 무기층을 포함하고, 상기 봉지층의 적어도 최하부 무기층이 상기 제 1 홀 내로 들어올 수 있다.
상기 제 1, 제 2 층 중 질화막은 상기 봉지층의 최하부 무기층보다 밀도가 클 수 있다.
상기 패시베이션막 구조와 상기 뱅크의 층간에 유기 절연층을 더 포함하며, 상기 뱅크는 제 3 홀을 더 구비하고, 상기 뱅크 하측의 상기 유기 절연층, 상기 패시베이션막 구조는 상기 제 3 홀에 대응하여 제거부를 가질 수 있다.
또한, 다른 실시예에 따른 본 발명의 표시 장치는 발광부, 투과부 및 보조 접속부를 갖는 기판과, 상기 기판의 보조 접속부에 구비된 보조 배선과, 상기 보조 배선 상에 제 1 층과 제 2 층이 적층되어 이루어지며, 상기 보조 배선에 대해 상기 제 1 층의 오픈 영역이 상기 제 2 층의 오픈 영역보다 큰 패시베이션막 구조와, 상기 패시베이션막 상에 구비되며, 상기 보조 접속부에 상기 제 1층의 오픈 영역보다 큰 제 1 홀, 상기 발광부 및 투과부에 각각 제 2홀 및 제 3 홀을 갖는 뱅크 및 상기 발광부에, 반사성 금속을 갖는 제 1 전극, 적어도 하나의 발광층을 포함한 유기층 및 제 2 전극으로 이루어진 발광 소자를 포함하고, 상기 제 2 전극은 상기 제 2 층 하부의 상기 제 1층의 오픈 영역에서 상기 보조 배선과 직접 접속될 수 있다.
상기 제 1층과 제 2 층은 각각 무기막이며, 상기 제 1층과 제 2 층은 산소와 질소의 함량비가 서로 상이할 수 있다.
상기 제 1 층의 두께는, 상기 발광 소자의 유기층과 제 2 전극의 두께의 합보다 두꺼울 수 있다.
상기 발광 소자의 상부를 덮도록 봉지층이 더 구비되며, 상기 봉지층은 적어도 하나의 유기층과 상기 유기층의 상하부에 접하여 구비된 무기층을 포함하고, 상기 봉지층의 적어도 최하부 무기층이 상기 제 1 홀 내로 들어올 수 있다.
상기 패시베이션막의 상기 제 1 층 및 상기 제 2 층은 모두 상기 봉지층의 최하부 무기층보다 밀도가 클 수 있다.
상기 패시베이션막 구조는, 산화물 반도체층, 상기 산화물 반도체층과 일부 중첩된 게이트 전극, 상기 산화물 반도체층의 양단과 각각 접속한 소스 전극 및 드레인 전극을 포함하는 박막 트랜지스터를 덮으며, 상기 게이트 전극, 소스 전극 및 드레인 전극은 복수의 금속층으로 이루어지며, 상기 복수층의 금속층 중 적어도 어느 하나의 층은 수소를 포집할 수 있는 금속 또는 금속 합금을 포함하고, 상기 보조 배선은, 상기 소스 전극 또는 드레인 전극에 접속될 수 있다.
상기 투과부에서 상기 패시베이션막 구조의 적어도 일층이 제거될 수 있다.
상기 제 1 전극은 제 1 투명 도전층, 상기 반사성 금속 및 제 2 투명 도전층의 적층 구조를 갖고, 상기 제 1 투명 도전층은 상기 드레인 전극에 클래드 접합될 수 있다.
한편, 이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
E: 발광부 T: 투과부
100: 기판 110, 205: 제 1 층간 절연막
120, 220: 제 2 층간 절연막 130, 230: 보조 배선
130a: 보조 배선의 연장부 214: 산화물 반도체층
209: 게이트 절연막 221: 광차단층
227: 게이트 전극 140, 240: 제 1층
150, 250: 제 2 층 1400, 2400: 패시베이션막 구조
160, 260: 유기 절연막 170, 270: 뱅크
180, 280: 유기층 190, 290: 제 2 전극
145, 255: 제 1 전극 OLED: 발광 소자
300: 봉지층 구조 310: 제 1 무기 봉지층
320: 유기 봉지층 330: 제 2 무기 봉지층
400: 컬러필터층

Claims (20)

  1. 기판 상의 보조 배선;
    상기 보조 배선 상에 제 1 층과 제 2 층이 적층되어 이루어지며, 상기 보조 배선에 대해 상기 제 1 층의 오픈 영역이 상기 제 2 층의 오픈 영역보다 큰 패시베이션막 구조;
    상기 패시베이션막 구조 상에 구비되며, 상기 보조 배선에 대해 상기 제 1 층의 오픈 영역보다 크게 제 1 홀을 갖고, 발광부에 대응하여 제 2 홀을 갖는 뱅크; 및
    상기 발광부에, 반사성 금속을 갖는 제 1 전극, 적어도 하나의 발광층을 포함한 유기층 및 제 2 전극을 포함한 발광 소자를 포함하고,
    상기 제 2 전극은 상기 뱅크의 제 2홀 내의 상기 보조 배선 상으로 연장되어 상기 제 2 층 하부의 상기 제 1층의 오픈 영역에서 상기 보조 배선과 직접 접속된 표시 장치.
  2. 제 1항에 있어서,
    상기 제 1층과 제 2 층은 각각 무기막이며, 상기 제 1층과 제 2 층은 산소와 질소의 함량비가 서로 상이한 표시 장치.
  3. 제 1항에 있어서,
    상기 제 1층과 제 2층 중 어느 하나는 산화막이며, 다른 하나는 질화막인 표시 장치.
  4. 제 1항에 있어서,
    상기 제 1 층의 두께는, 상기 발광 소자의 유기층과 제 2 전극의 두께의 합보다 두꺼운 표시 장치.
  5. 제 1항에 있어서,
    상기 제 1 층의 오픈 영역이 상기 제 2 층의 오픈 영역보다 0.4㎛ 내지 2.0㎛의 폭만큼 더 큰 표시 장치.
  6. 제 1항에 있어서,
    상기 보조 배선은 상기 발광 소자의 상기 제 1 전극과 접속된 박막 트랜지스터의 일 전극과 동일층에 구비되며,
    상기 패시베이션막 구조는 상기 박막 트랜지스터를 덮는 표시 장치.
  7. 제 1항에 있어서,
    상기 박막 트랜지스터는 산화물 반도체층, 상기 산화물 반도체층과 일부 중첩된 게이트 전극, 상기 산화물 반도체층의 양단과 각각 접속한 소스 전극 및 드레인 전극을 포함하고,
    상기 게이트 전극, 소스 전극 및 드레인 전극은 복수의 금속층으로 이루어지며, 상기 복수층의 금속층 중 적어도 어느 하나의 층은 수소를 포집할 수 있는 금속 또는 금속 합금을 포함한 표시 장치.
  8. 제 7항에 있어서,
    상기 제 1 전극은 제 1 투명 도전층, 상기 반사성 금속 및 제 2 투명 도전층의 적층 구조를 갖고, 상기 제 1 투명 도전층은 상기 박막 트랜지스터의 드레인 전극에 클래드 접합되는 표시 장치.
  9. 제 7항에 있어서,
    상기 산화물 반도체층 하부에 수소를 포집할 수 있는 금속층을 포함한 광차단층을 더 포함하며,
    상기 광차단층과 동일층에 상기 보조 배선과 접속된 접속 패턴을 더 포함한 표시 장치.
  10. 제 1항에 있어서,
    상기 발광 소자의 상부를 덮도록 봉지층이 더 구비되며,
    상기 봉지층은 적어도 하나의 유기층과 상기 유기층의 상하부에 접하여 구비된 무기층을 포함하고,
    상기 봉지층의 적어도 최하부 무기층이 상기 제 1 홀 내로 들어오는 표시 장치.
  11. 제 10항에 있어서,
    상기 제 1, 제 2 층 중 질화막은 상기 봉지층의 최하부 무기층보다 밀도가 큰 표시 장치.
  12. 제 1항에 있어서,
    상기 패시베이션막 구조와 상기 뱅크의 층간에 유기 절연층을 더 포함하며,
    상기 뱅크는 제 3 홀을 더 구비하고,
    상기 뱅크 하측의 상기 유기 절연층, 상기 패시베이션막 구조는 상기 제 3 홀에 대응하여 제거부를 갖는 표시 장치.
  13. 발광부, 투과부 및 보조 접속부를 갖는 기판;
    상기 기판의 보조 접속부에 구비된 보조 배선;
    상기 보조 배선 상에 제 1 층과 제 2 층이 적층되어 이루어지며, 상기 보조 배선에 대해 상기 제 1 층의 오픈 영역이 상기 제 2 층의 오픈 영역보다 큰 패시베이션막 구조;
    상기 패시베이션막 구조 상에 구비되며, 상기 보조 접속부에 상기 제 1층의 오픈 영역보다 큰 제 1 홀, 상기 발광부 및 투과부에 각각 제 2홀 및 제 3 홀을 갖는 뱅크; 및
    상기 발광부에, 반사성 금속을 갖는 제 1 전극, 적어도 하나의 발광층을 포함한 유기층 및 제 2 전극으로 이루어진 발광 소자를 포함하고,
    상기 제 2 전극은 상기 제 2 층 하부의 상기 제 1층의 오픈 영역에서 상기 보조 배선과 직접 접속된 표시 장치.
  14. 제 13항에 있어서,
    상기 제 1층과 제 2 층은 각각 무기막이며, 상기 제 1층과 제 2 층은 산소와 질소의 함량비가 서로 상이한 표시 장치.
  15. 제 13항에 있어서,
    상기 제 1 층의 두께는, 상기 발광 소자의 유기층과 제 2 전극의 두께의 합보다 두꺼운 표시 장치.
  16. 제 14항에 있어서,
    상기 발광 소자의 상부를 덮도록 봉지층이 더 구비되며,
    상기 봉지층은 적어도 하나의 유기층과 상기 유기층의 상하부에 접하여 구비된 무기층을 포함하고,
    상기 봉지층의 적어도 최하부 무기층이 상기 제 1 홀 내로 들어오는 표시 장치.
  17. 제 16항에 있어서,
    상기 패시베이션막의 상기 제 1 층 및 상기 제 2 층은 모두 상기 봉지층의 최하부 무기층보다 밀도가 큰 표시 장치.
  18. 제 13항에 있어서,
    상기 패시베이션막 구조는, 산화물 반도체층, 상기 산화물 반도체층과 일부 중첩된 게이트 전극, 상기 산화물 반도체층의 양단과 각각 접속한 소스 전극 및 드레인 전극을 포함하는 박막 트랜지스터를 덮으며,
    상기 게이트 전극, 소스 전극 및 드레인 전극은 복수의 금속층으로 이루어지며, 상기 복수층의 금속층 중 적어도 어느 하나의 층은 수소를 포집할 수 있는 금속 또는 금속 합금을 포함하고,
    상기 보조 배선은, 상기 소스 전극 또는 드레인 전극에 접속된 표시 장치.
  19. 제 13항에 있어서,
    상기 투과부에서 상기 패시베이션막 구조의 적어도 일층이 제거된 표시 장치.
  20. 제 18항에 있어서,
    상기 제 1 전극은 제 1 투명 도전층, 상기 반사성 금속 및 제 2 투명 도전층의 적층 구조를 갖고, 상기 제 1 투명 도전층은 상기 드레인 전극에 클래드 접합되는 표시 장치.
KR1020200120896A 2020-09-18 2020-09-18 표시 장치 KR20220037888A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200120896A KR20220037888A (ko) 2020-09-18 2020-09-18 표시 장치
US17/367,312 US11832488B2 (en) 2020-09-18 2021-07-02 Display device having auxiliary wiring
US18/373,008 US20240016016A1 (en) 2020-09-18 2023-09-26 Display device having auxiliary wiring

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200120896A KR20220037888A (ko) 2020-09-18 2020-09-18 표시 장치

Publications (1)

Publication Number Publication Date
KR20220037888A true KR20220037888A (ko) 2022-03-25

Family

ID=80740820

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200120896A KR20220037888A (ko) 2020-09-18 2020-09-18 표시 장치

Country Status (2)

Country Link
US (2) US11832488B2 (ko)
KR (1) KR20220037888A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114141826B (zh) * 2021-11-16 2023-08-01 深圳市华星光电半导体显示技术有限公司 显示面板及其制备方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100449779C (zh) * 2002-10-07 2009-01-07 株式会社半导体能源研究所 半导体器件及其制造方法
WO2007148540A1 (ja) * 2006-06-19 2007-12-27 Sony Corporation 発光表示装置およびその製造方法
KR100768715B1 (ko) 2006-06-29 2007-10-19 주식회사 대우일렉트로닉스 유기 전계 발광 소자 및 그 제조방법
KR101135740B1 (ko) * 2006-08-29 2012-04-16 파나소닉 주식회사 발광 광원 및 그 제조 방법
US9178174B2 (en) * 2012-03-27 2015-11-03 Sony Corporation Display device and method of manufacturing the same, method of repairing display device, and electronic apparatus
KR102056466B1 (ko) * 2013-06-04 2019-12-17 삼성디스플레이 주식회사 유기 발광 표시장치 및 그 제조방법
US9570471B2 (en) * 2014-08-05 2017-02-14 Lg Display Co., Ltd. Organic light emitting display device and method of manufacturing the same
KR102374833B1 (ko) * 2014-11-25 2022-03-15 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102637151B1 (ko) * 2015-02-06 2024-02-15 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR102699551B1 (ko) 2016-10-27 2024-08-26 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법

Also Published As

Publication number Publication date
US20220093721A1 (en) 2022-03-24
US11832488B2 (en) 2023-11-28
US20240016016A1 (en) 2024-01-11

Similar Documents

Publication Publication Date Title
US11424315B2 (en) Display panel, and display device including the same
US11462717B2 (en) Display device
EP1606848B1 (en) Light-emitting device, method of manufacturing the same, and display unit
US7173373B2 (en) Organic light emitting device, manufacturing method thereof, and display unit
JP4832781B2 (ja) 有機エレクトロルミネッセンス表示装置
KR20180068549A (ko) 유기발광 표시장치와 그의 제조방법
KR20180025024A (ko) 유기발광표시장치와 그의 제조방법
KR20180054983A (ko) 유기 발광 표시 장치 및 그 제조 방법
KR100651936B1 (ko) 탑 에미션 방식의 유기 ｅｌ 소자 및 그 제조 방법
US20210343811A1 (en) Display apparatus and method of manufacturing the same
US10665813B2 (en) Display device and manufacturing method thereof
JP2011014870A (ja) 有機電界発光表示装置及びその製造方法
KR20210158617A (ko) 표시 장치
TW202125195A (zh) 觸控顯示器裝置
US20240016016A1 (en) Display device having auxiliary wiring
KR20210132787A (ko) 표시 장치 및 이의 제조방법
US12063817B2 (en) Display apparatus and method of manufacturing the same
US12002821B2 (en) Display apparatus and method of manufacturing the same
KR20190058742A (ko) 표시 장치 및 그 제조 방법
KR20220081128A (ko) 발광 표시 장치
KR20220005276A (ko) 표시 장치
KR20180036320A (ko) 유기발광표시장치 및 그의 제조방법
WO2020179033A1 (ja) 表示装置、表示装置の製造方法
KR20170033968A (ko) 유기 발광 소자
US20240040835A1 (en) Display panel and display device including the same