KR20190058742A - 표시 장치 및 그 제조 방법 - Google Patents

표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20190058742A
KR20190058742A KR1020170155035A KR20170155035A KR20190058742A KR 20190058742 A KR20190058742 A KR 20190058742A KR 1020170155035 A KR1020170155035 A KR 1020170155035A KR 20170155035 A KR20170155035 A KR 20170155035A KR 20190058742 A KR20190058742 A KR 20190058742A
Authority
KR
South Korea
Prior art keywords
insulating film
interlayer insulating
capping layer
light emitting
organic light
Prior art date
Application number
KR1020170155035A
Other languages
English (en)
Other versions
KR102503816B1 (ko
Inventor
김준기
변진수
정양호
정의석
최선화
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020170155035A priority Critical patent/KR102503816B1/ko
Priority to US16/171,486 priority patent/US10811641B2/en
Publication of KR20190058742A publication Critical patent/KR20190058742A/ko
Application granted granted Critical
Publication of KR102503816B1 publication Critical patent/KR102503816B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H01L51/5237—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H01L27/3258—
    • H01L27/3262—
    • H01L51/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K50/865—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K59/8792—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. black layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

실시예에 따른 표시 장치 및 표시 장치의 제조 방법에 따르면, 기판, 상기 기판 위에 위치하는 박막 트랜지스터, 상기 박막 트랜지스터 위에 위치하고 유기 물질을 포함하는 층간 절연막, 상기 층간 절연막 위에 위치하고 무기 물질을 포함하는 캐핑층, 그리고 상기 캐핑층 위에 위치하는 유기 발광 소자를 포함하고, 상기 층간 절연막은 감광성을 가지지 않고 황(sulfur)을 포함하지 않고, 상기 층간 절연막과 상기 캐핑층은 상기 박막 트랜지스터의 드레인 전극과 중첩하는 접촉 구멍을 가지고, 상기 접촉 구멍은 하나의 노광 마스크를 이용하여 형성한다.

Description

표시 장치 및 그 제조 방법{DISPLAY DEVICE AND MANUFACTURING METHOD THEREOF}
본 개시는 표시 장치 및 그 제조 방법에 관한 것으로서, 보다 구체적으로 유기 발광층의 발광 특성 저하를 방지할 수 있는 표시 장치 및 그 제조 방법에 관한 것이다.
유기 발광 표시 장치는 두 개의 전극과 그 사이에 위치하는 유기 발광층을 포함하며, 하나의 전극으로부터 주입된 전자(electron)와 다른 전극으로부터 주입된 정공(hole)이 유기 발광층에서 결합하여 여기자(exciton)를 형성한다. 여기자가 여기 상태(exited state)로부터 기저 상태(ground state)로 변하면서 에너지를 방출하여 발광한다.
이러한 유기 발광 표시 장치는 자발광 소자인 유기 발광 다이오드를 포함하는 복수의 화소를 포함하며, 각 화소에는 유기 발광 다이오드를 구동하기 위한 복수의 트랜지스터가 형성되어 있다. 복수의 트랜지스터는 기본적으로 스위칭 트랜지스터 및 구동 트랜지스터를 포함한다.
이러한 트랜지스터와 전극들 사이에는 층간 절연막이 위치한다. 층간 절연막은 유기 물질로 이루어지고, 이러한 유기 물질을 베이킹하는 과정에서 층간 절연막 내부에 기체가 발생한다. 발생한 기체는 층간 절연막의 상부 면으로 이동하고, 층간 절연막 위에 위치하는 전극에 의해 차폐되어 배출되지 않을 수 있다. 이에 의해, 유기 발광층이 열화되거나, 유기 소자의 전극층이 변색되어 유기 발광층의 발광 특성이 저하될 수 있다.
실시예들은 이러한 문제점을 해결하기 위한 것으로, 유기 발광층의 발광 특성 저하를 방지할 수 있는 표시 장치 및 그 제조 방법을 제공하기 위한 것이다.
실시예에 따른 표시 장치는 기판, 상기 기판 위에 위치하는 박막 트랜지스터, 상기 박막 트랜지스터 위에 위치하고 유기 물질을 포함하는 층간 절연막, 상기 층간 절연막 위에 위치하고 무기 물질을 포함하는 캐핑층, 그리고 상기 캐핑층 위에 위치하는 유기 발광 소자를 포함하고, 상기 층간 절연막은 감광성을 가지지 않고 황(sulfur)을 포함하지 않는다.
상기 층간 절연막과 상기 캐핑층은 상기 박막 트랜지스터의 드레인 전극과 중첩하는 제1 접촉 구멍을 가지 수 있고, 상기 층간 절연막의 상기 제1 접촉 구멍과 상기 캐핑층의 상기 제1 접촉 구멍은 상하 정렬될 수 있다.
상기 층간 절연막은 상기 박막 트랜지스터의 드레인 전극과 중첩하는 제2 접촉 구멍을 가질 수 있고, 상기 상기 캐핑층은 상기 층간 절연막의 상기 제2 접촉 구멍의 측면을 덮을 수 있고, 상기 박막 트랜지스터의 드레인 전극과 중첩하는 제3 접촉 구멍을 가질 수 있고, 상기 제3 접촉 구멍은 상기 제2 접촉 구멍 내에 위치할 수 있다.
상기 층간 절연막은 상기 캐핑층의 상기 개구부와 중첩하는 홈을 가질 수 있다.
상기 층간 절연막은 검은색 안료나 염료를 포함할 수 있다.
실시예에 따른 표시 장치의 제조 방법은 기판 위에 박막 트랜지스터를 형성하는 단계, 상기 박막 트랜지스터 위에 유기 물질을 포함하는 층간 절연막을 형성하는 단계, 상기 층간 절연막 위에 무기 물질을 포함하는 캐핑층을 적층하는 단계, 상기 캐핑층 위에 제1 감광막 패턴을 형성하는 단계, 상기 제1 감광막 패턴을 마스크로 상기 캐핑층을 식각하는 단계, 상기 캐핑층을 마스크로 하여, 상기 층간 절연막을 식각하는 단계, 그리고 상기 캐핑층 위에 유기 발광 소자를 형성하는 단계를 포함하고, 상기 층간 절연막은 감광성을 가지지 않고, 상기 층간 절연막을 형성하는 단계는 상기 유기 물질을 베이킹하는 단계를 포함하고, 상기 캐핑층을 식각하는 단계와 상기 층간 절연막을 식각하는 단계를 통해, 상기 층간 절연막과 상기 캐핑층에 상기 박막 트랜지스터의 드레인 전극과 중첩하는 접촉 구멍을 형성한다.
상기 캐핑층을 식각하는 단계에서, 상기 캐핑층에 상기 유기 발광 소자와 중첩하지 않는 위치에 위치하는 개구부를 형성하는 단계를 더 포함할 수 있고, 상기 층간 절연막을 식각하는 단계에서, 상기 층간 절연막에 상기 개구부와 중첩하는 홈을 형성하는 단계를 더 포함할 수 있다.
다른 실시예에 따른 표시 장치의 제조 방법은 기판 위에 박막 트랜지스터를 형성하는 단계, 상기 박막 트랜지스터 위에 유기 물질을 포함하는 층간 절연막을 형성하는 단계, 상기 층간 절연막 위에 무기 물질을 포함하는 캐핑층을 적층하는 단계, 상기 캐핑층 위에 위치에 따라 높이가 다른 제1 감광막 패턴을 형성하는 단계, 상기 제1 감광막 패턴을 마스크로 상기 캐핑층과 상기 층간 절연막을 제1 식각하는 단계, 상기 제1 감광막 패턴의 높이를 낮춰 제2 감광막 패턴을 형성하는 단계, 상기 제2 감광막 패턴을 마스크로 상기 캐핑층을 제2 식각하는 단계, 그리고 상기 캐핑층 위에 유기 발광 소자를 형성하는 단계를 포함하고, 상기 제1 식각 단계를 통해 상기 층간 절연막과 상기 캐핑층에 상기 박막 트랜지스터의 드레인 전극과 중첩하는 접촉 구멍을 형성하고, 상기 제2 식각 단계를 통해, 상기 캐핑층에 상기 유기 발광 소자와 중첩하지 않는 개구부를 형성한다.
상기 층간 절연막은 감광성을 가지지 않을 수 있고, 상기 층간 절연막을 형성하는 단계는 상기 유기 물질을 베이킹하는 단계를 포함할 수 있다.
상기 층간 절연막은 검은색 안료나 염료를 포함할 수 있다.
실시예들에 따르면 유기 발광층의 발광 특성 저하를 방지할 수 있다.
도 1은 한 실시예에 따른 표시 장치의 단면도이다.
도 2 내지 도 5는 도 1의 표시 장치를 제조하는 방법을 도시한 단면도이다.
도 6은 다른 한 실시예에 따른 표시 장치의 단면도이다.
도 7 및 도 8은 도 6의 표시 장치를 제조하는 방법을 도시한 단면도이다.
도 9는 다른 한 실시예에 따른 표시 장치의 단면도이다.
도 10 내지 도 13은 도 9의 표시 장치를 제조하는 방법을 도시한 단면도이다.
도 14는 다른 한 실시예에 따른 표시 장치의 단면도이다.
도 15 내지 도 16은 도 14의 표시 장치를 제조하는 방법을 도시한 단면도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다.
또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한, 기준이 되는 부분 "위에" 또는 "상에" 있다고 하는 것은 기준이 되는 부분의 위 또는 아래에 위치하는 것이고, 반드시 중력 반대 방향 쪽으로 "위에" 또는 "상에" 위치하는 것을 의미하는 것은 아니다.
또한, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
또한, 명세서 전체에서, "평면상"이라 할 때, 이는 대상 부분을 위에서 보았을 때를 의미하며, "단면상"이라 할 때, 이는 대상 부분을 수직으로 자른 단면을 옆에서 보았을 때를 의미한다.
도 1을 참고로, 한 실시예에 따른 표시 장치에 대하여 설명한다. 도 1은 한 실시예에 따른 표시 장치의 단면도이다.
본 실시예에 따른 표시 장치는 기판(110)을 포함하고, 기판(110)은 플렉시블(flexible)할 수 있다.
기판(110) 위에는 버퍼층(120)이 위치한다. 버퍼층(120)은 실리콘 질화물(SiNx)과 실리콘 산화물(SiOx)과 같은 절연막의 단일막 또는 실리콘 질화물(SiNx)과 실리콘 산화물(SiOx)이 적층된 복수의 다층막을 포함할 수 있다. 버퍼층(120)은 불순물 또는 수분과 같이 불필요한 성분의 침투를 방지한다.
버퍼층(120) 위에는 반도체층(135)이 위치한다. 반도체층(135)은 폴리 실리콘 또는 산화물 반도체를 포함할 수 있다. 이때, 산화물 반도체는 티타늄(Ti), 하프늄(Hf), 지르코늄(Zr), 알루미늄(Al), 탄탈륨(Ta), 게르마늄(Ge), 아연(Zn), 갈륨(Ga), 주석(Sn) 또는 인듐(In)을 기본으로 하는 산화물, 또는 이들의 복합 산화물 중 어느 하나를 포함할 수 있다.
반도체층(135)은 채널 영역(1355)과 채널 영역(1355)의 양측에 각각 위치하는 소스 영역(1356) 및 드레인 영역(1357)을 포함한다. 반도체층(135)의 제1 채널 영역(1355)은 불순물이 도핑되지 않은 영역이고, 반도체층(135)의 소스 영역(1356) 및 드레인 영역(1357)은 도전성 불순물이 도핑된 영역일 수 있다.
반도체층(135) 위에는 게이트 절연막(140)이 위치한다. 게이트 절연막(140)은 테트라에톡시실란(tetra ethyl ortho silicate, TEOS), 실리콘 산화물(SiOx), 실리콘 질화물(SiNx)을 포함하는 단일막 또는 이들이 적층된 다층막일 수 있다.
게이트 절연막(140) 위에는 게이트 전극(155)이 위치한다. 게이트 전극(155)은 채널 영역(1355)과 중첩한다. 게이트 전극(155)은 알루미늄(Al), 티타늄(Ti), 몰리브덴(Mo), 구리(Cu), 니켈(Ni) 또는 이들의 합금과 같은 저저항 물질 또는 부식이 강한 물질을 포함하는 단층 또는 복수층일 수 있다.
게이트 전극(155) 위에는 제1 층간 절연막(160)이 위치한다. 제1 층간 절연막(160)은 테트라에톡시실란(tetra ethyl ortho silicate, TEOS), 실리콘 산화물(SiOx), 실리콘 질화물(SiNx)을 포함하는 단일막 또는 이들이 적층된 다층막일 수 있다.
제1 층간 절연막(160) 및 게이트 절연막(140)은 소스 영역(1356) 및 드레인 영역(1357)과 중첩하는 소스 접촉 구멍(166) 및 드레인 접촉 구멍(167)을 가진다.
제1 층간 절연막(160) 위에는 소스 전극(173) 및 드레인 전극(175)이 위치한다.
소스 전극(173) 및 드레인 전극(175)은 소스 접촉 구멍(166) 및 드레인 접촉 구멍(167)을 통해서, 반도체층(135)의 소스 영역(1356) 및 드레인 영역(1357)에 연결된다.
소스 전극(173) 및 드레인 전극(175)은 알루미늄(Al), 티타늄(Ti), 몰리브덴(Mo), 구리(Cu), 니켈(Ni) 또는 이들의 합금과 같은 저저항 물질 또는 부식이 강한 물질을 포함하는 단층 또는 복수층일 수 있다.
반도체층(135), 게이트 전극(155), 소스 전극(173) 및 드레인 전극(175)은 화소의 구동 박막 트랜지스터를 이룬다.
도 1에 도시한 표시 장치의 화소의 구조는 일 예로써, 본 발명의 실시예에 따른 표시 장치의 화소 구조가 이에 한정되는 것은 아니다. 도시한 실시예에서는 화소의 구동 박막 트랜지스터만을 도시하였지만, 화소에 포함되어 있는 신호선 및 유기 발광 소자는 해당 기술 분야의 전문가가 용이하게 변형 실시할 수 있는 범위 내에서 다양한 구조로 형성될 수 있다. 따라서, 표시 장치는 박막 트랜지스터의 개수, 축전 소자의 개수 및 배선의 개수가 이에 한정되지 않는다.
소스 전극(173) 및 드레인 전극(175) 위에는 제2 층간 절연막(180a)이 위치한다.
제2 층간 절연막(180a)은 유기 물질을 포함한다. 제2 층간 절연막(180a)은 황(sulfur)을 포함하지 않고, 감광성을 가지지 않는다. 유기 물질로 제2 층간 절연막(180a)을 형성하는 공정에는 베이킹 공정이 포함된다. 베이킹 공정을 통해 유기 물질이 경화되면서 기체가 발생할 수 있다. 특히 베이킹 공정에서 발생하는 황 산화물은 유기 발광 소자의 열화에 영향을 주는 성분이다. 본 실시예에 따른 표시 장치에 따르면, 제2 층간 절연막(180a)은 황을 포함하지 않음으로써, 표시 장치의 표시 품질 저하를 가져오는 기체 발생 원인을 줄이게 된다. 이에 따라, 베이킹 시 기체가 발생하더라도 유기 발광 소자의 열화에 주는 영향을 줄일 수 있다. 또한, 제2 층간 절연막(180a)이 감광성을 가지지 않음으로써, 제2 층간 절연막(180a)에 접촉 구멍을 형성할 때, 제2 층간 절연막(180a)에 직접 노광하지 않고, 식각 마스크를 이용하여 식각한다. 만일 제2 층간 절연막(180a)이 감광성을 가져, 직접 노광하여 접촉 구멍을 형성하게 되면, 접촉 구멍 주변에서 제2 층간 절연막(180a)의 일부가 유동성을 가져 접촉 구멍 내에 남을 수 있다. 따라서, 제2 층간 절연막(180a)에 접촉 구멍을 원하는 크기보다 크게 형성하게 되고, 표시 장치의 개구율을 감소하게 된다. 그러나, 본 실시예에 따른 표시 장치에 따르면, 제2 층간 절연막(180a)이 감광성을 가지지 않음으로써, 직접 노광으로 인해 유동성을 가지지 않게 되고, 표시 장치의 개구율 감소를 방지할 수 있다. 제2 층간 절연막(180a)에 접촉 구멍을 형성하는 단계는 뒤에서 보다 구체적으로 설명한다.
제2 층간 절연막(180a)은 투명하거나, 검은색 안료나 염료를 포함할 수 있다. 제2 층간 절연막(180a)이 검은색 안료나 염료를 포함하는 경우, 외부로부터 입사하는 빛이 반사되는 것을 방지하여, 외광 간섭에 따른 표시 품질 저하를 방지할 수 있다.
예를 들어, 제2 층간 절연막(180a)은 아크릴(Acryl), 폴리이미드(Polyimide), 실록산(Siloxane)계 바인더(Binder) 중 적어도 하나를 포함할 수 있다.
제2 층간 절연막(180a)위에는 캐핑층(180b)이 위치한다. 캐핑층(180b)은 무기 물질을 포함한다. 예를 들어, 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 산화질소(SiON), 실리콘 옥시카바이드(SiOC)를 포함할 수 있다. 캐핑층(180b)의 유전율은 약 1-10일 수 있다.
앞서 설명한 바와 같이, 제2 층간 절연막(180a)은 유기 물질을 포함하고, 제2 층간 절연막(180a)을 형성하는 공정에 베이킹 공정이 포함된다. 베이킹 공정을 통해 유기 물질이 경화되면서 기체가 발생할 수 있다. 이러한 기체는 모두 배출되지 못한 후, 뒤에서 설명할 유기 발광 소자(70)를 형성할 때까지 남아 있을 수 있다. 이러한 기체는 뒤에서 설명할 유기 발광 소자(70) 쪽으로 배출될 수 있고, 이에 의해 유기 발광 소자(70)가 열화될 수 있다. 이처럼, 유기 발광 소자(70)의 열화에 의해 발광 특성이 저하될 수 있다.
그러나, 본 실시예에 따른 표시 장치는 유기 물질을 포함하는 제2 층간 절연막(180a) 위에 위치하고 무기 물질을 포함하는 캐핑층(180b)을 포함한다. 캐핑층(180b)은 제2 층간 절연막(180a) 형성 시 발생한 기체가 유기 발광 소자(70)로 배출되는 것을 방지할 수 있다. 따라서, 유기 물질로 이루어진 절연막 형성 시 발생할 수 있는 기체에 따라 유기 발광 소자(70)가 열화되는 것을 방지하여, 유기 발광 소자(70)의 열화에 따른 발광 특성 저하를 방지할 수 있다.
제2 층간 절연막(180a) 및 캐핑층(180b)은 드레인 전극(175)과 중첩하는 접촉 구멍(82)을 가진다. 캐핑층(180b)의 접촉 구멍(82)과 제2 층간 절연막(180a)의 접촉 구멍(82)은 상하 정렬되어 있다. 예를 들어, 캐핑층(180b)에 접촉 구멍(82)을 형성한 후, 캐핑층(180b)을 마스크로 하여, 제2 층간 절연막(180a)을 식각하여, 캐핑층(180b)의 접촉 구멍(82)과 상하 정렬된 접촉 구멍(82)을 형성한다. 이러한 제조 방법에 대해서는 뒤에서 보다 구체적으로 설명한다.
캐핑층(180b) 위에는 화소 전극(710)이 위치한다. 화소 전극(710)은 접촉 구멍(82)을 통해 드레인 전극(175)과 연결된다. 화소 전극(710)은 유기 발광 소자의 애노드 전극일 수 있다.
화소 전극(710) 위에는 격벽(190)이 위치한다. 격벽(190)은 화소 전극(710)과 중첩하는 제1 개구부(195)를 가진다. 격벽(190)은 폴리아크릴계(polyacrylates) 또는 폴리이미드계(polyimides) 등의 수지와 실리카 계열의 무기물 등을 포함할 수 있다.
격벽(190)의 제1 개구부(195)에는 유기 발광층(720)이 위치한다.
유기 발광층(720)은 발광층과 정공 수송층(hole-injection layer, HIL), 정공 수송층(hole-transporting layer, HTL), 전자 수송층(electron-transporting layer, ETL) 및 전자 주입층(electron-injection layer, EIL) 중 하나 이상을 포함하는 복수층일 수 있다. 유기 발광층(720)이 이들 모두를 포함할 경우 정공 주입층이 애노드 전극인 화소 전극(710) 위에 위치하고 그 위로 정공 수송층, 발광층, 전자 수송층, 전자 주입층이 차례로 적층될 수 있다.
격벽(190) 및 유기 발광층(720) 위에는 공통 전극(730)이 위치한다. 공통 전극(730)은 유기 발광 소자의 캐소드 전극이 된다. 따라서 화소 전극(710), 유기 발광층(720) 및 공통 전극(730)은 유기 발광 소자(70)를 이룬다.
유기 발광 소자(70)가 빛을 방출하는 방향에 따라서 유기 발광 표시 장치는 전면 표시형, 배면 표시형 및 양면 표시형 중 어느 한 구조를 가질 수 있다.
전면 표시형일 경우 화소 전극(710)은 반사막이고 공통 전극(730)은 반투과막 또는 투과막일 수 있다. 반면, 배면 표시형일 경우 화소 전극(710)은 반투과막이고, 공통 전극(730)은 반사막일 수 있다. 그리고 양면 표시형일 경우 화소 전극(710) 및 공통 전극(730)은 투명막 또는 반투과막일 수 있다. 반사막 및 반투과막은 마그네슘(Mg), 은(Ag), 금(Au), 칼슘(Ca), 리튬(Li), 크롬(Cr) 및 알루미늄(Al) 중 하나 이상의 금속 또는 이들의 합금일 수 있다. 반사막과 반투과막은 두께로 결정되며, 반투과막은 200nm 이하의 두께로 형성될 수 있다. 두께가 얇아질수록 빛의 투과율이 높아지나, 너무 얇으면 저항이 증가한다. 투명막은 인듐주석산화물(ITO; indium tin oxide), 인듐아연산화물(IZO; indium zinc oxide), 산화아연(ZnO) 또는 인듐산화물(indium oxide) 등을 포함할 수 있다.
공통 전극(730)은 기판(110) 전면에 위치할 수 있다.
앞서 설명한 바와 같이, 유기 발광 소자(70) 아래에 위치하는 제2 층간 절연막(180a)은 유기 물질을 포함한다. 유기 물질로 제2 층간 절연막(180a)을 형성하는 공정에는 베이킹 공정이 포함된다. 베이킹 공정을 통해 유기 물질이 경화되면서 기체가 발생할 수 있다. 이러한 기체는 제2 층간 절연막(180a) 위에 유기 발광 소자(70)를 형성하기 전까지 모두 배출되지 못할 수 있다. 모두 배출되지 않고 남아 있는 기체에 의해, 제2 층간 절연막(180a) 형성 시 발생한 기체가 유기 발광 소자(70)로 배출될 수 있고, 유기 발광 소자(70)의 유기 발광층(720) 또는 화소 전극(710)이 열화될 수 있다. 이처럼, 유기 발광 소자(70)의 열화에 의해 발광 특성이 저하될 수 있다.
그러나, 본 실시예에 따른 표시 장치는 유기 물질을 포함하는 제2 층간 절연막(180a)과 유기 발광 소자(70) 사이에 무기 물질을 포함하는 캐핑층(180b)을 포함한다. 캐핑층(180b)은 제2 층간 절연막(180a) 형성 시 발생한 기체가 유기 발광 소자(70)로 배출되는 것을 방지할 수 있다.
도시하지는 않았지만, 공통 전극(730) 위에는 봉지층(도시하지 않음)이 위치할 수 있다. 봉지층은 하나 이상의 무기층과 하나 이상의 유기층이 상호 교번하여 적층 형성될 수 있고, 무기층 또는 상기 유기층은 각각 복수 개일 수 있다.
그러면, 도 1과 함께 도 2 내지 도 5를 참고하여, 한 실시예에 따른 표시 장치의 제조 방법에 대하여 설명한다. 도 2 내지 도 5는 도 1의 표시 장치를 제조하는 방법을 도시한 단면도이다.
도 2를 참고하면, 기판(110) 위에 버퍼층(120)을 적층하고, 버퍼층(120) 위에 채널 영역(1355)과 채널 영역(1355)의 양측에 각각 위치하는 소스 영역(1356) 및 드레인 영역(1357)을 포함하는 반도체층(135)을 형성하고, 반도체층(135) 위에 게이트 절연막(140)을 형성하고, 게이트 절연막(140) 위에 게이트 전극(155)을 형성하고, 게이트 전극(155) 위에 제1 층간 절연막(160)을 형성하고, 제1 층간 절연막(160) 위에 소스 전극(173) 및 드레인 전극(175)을 형성하고, 소스 전극(173) 및 드레인 전극(175) 위에 제2 층간 절연막(180a)을 형성하고, 제2 층간 절연막(180a) 위에 캐핑층(180b)을 적층하고, 캐핑층(180b) 위에 감광층(80)을 적층한다.
도 3에 도시한 바와 같이, 감광층(80)을 노광 마스크를 이용하여 노광하여 드레인 전극(175)과 중첩하는 접촉 구멍(82)이 형성될 위치에 제2 개구부(81)가 형성되어 있는 제1 감광막 패턴(80a)을 형성한다.
도 4를 참고하면, 제1 감광막 패턴(80a)을 마스크로 하여, 캐핑층(180b)을 노광하여, 캐핑층(180b)에 제1 구멍(82a)을 형성한다.
다음으로, 제1 구멍(82a)을 캐핑층(180b)을 마스크로 하여, 제2 층간 절연막(180a)을 식각하여, 제2 층간 절연막(180a)에 제1 구멍(82a)과 상하 정렬되도록 구멍을 형성함으로써, 도 5에 도시한 바와 같이, 제2 층간 절연막(180a) 및 캐핑층(180b)에 드레인 전극(175)과 중첩하는 접촉 구멍(82)을 형성하고, 감광층(80)을 제거한다.
다음으로, 도 1에 도시한 바와 같이, 캐핑층(180b) 위에 화소 전극(710)을 형성하고, 화소 전극(710) 위에 격벽(190)을 형성하고, 유기 발광층(720) 및 공통 전극(730)을 형성한다.
이처럼, 본 실시예에 따른 표시 장치의 제조 방법에 따르면, 유기 물질로 이루어진 제2 층간 절연막(180a)을 형성한 후에, 그 위에 캐핑층(180b)을 적층하고, 감광막 패턴을 이용하여, 캐핑층(180b)을 식각한 후, 캐핑층(180b)을 식각 마스크로 하여, 제2 층간 절연막(180a)을 식각한다. 이처럼, 제2 층간 절연막(180a)을 형성한 후에 제2 층간 절연막(180a)을 덮는 캐핑층(180b)을 적층하고, 하나의 노광 마스크를 이용하여 캐핑층(180b)을 식각한 후, 제2 층간 절연막(180a)을 식각함으로써, 노광 마스크의 추가 없이 캐핑층(180b)을 형성할 수 있다. 또한, 제2 층간 절연막(180a)의 형성 시 필요한 베이킹 공정을 완료한 후에, 제2 층간 절연막(180a) 위에 캐핑층(180b)을 적층함으로써, 제2 층간 절연막(180a)의 베이킹 공정 시 발생하는 기체가 외부로 배출된 후에 추가적으로 캐핑층(180b)으로 덮어 보호하게 된다. 이에 의해, 제2 층간 절연막(180a) 형성 시 발생할 수 있는 기체가 화소 전극(710)과 유기 발광층(720) 등으로 배출되는 것을 방지할 수 있다. 또한, 유기 물질로 이루어진 제2 층간 절연막(180a)을 베이킹으로 경화한 후에, 캐핑층(180b)을 마스크로 하여 식각하여 접촉 구멍(82)을 형성함으로써, 접촉 구멍(82)을 작게 형성할 수 있고, 이에 따라 표시 장치의 개구율 저하를 방지할 수 있다. 일반적으로 유기 물질이 감광성을 가질 경우, 노광으로 접촉 구멍을 형성한 후 베이킹할 때, 유기 물질이 접촉 구멍 주변으로 흐를 수 있어, 접촉 구멍의 크기를 유지하기 위하여, 유기막에 형성하고자 하는 크기보다 더 크게 접촉 구멍을 형성한 후 베이킹 하는데, 이 경우, 접촉 구멍의 크기가 커서 표시 장치의 개구율이 감소될 수 있다.
도 6을 참고하여, 다른 한 실시예에 따른 표시 장치에 대하여 설명한다. 도 6은 다른 한 실시예에 따른 표시 장치의 단면도이다. 도 6을 참고하면, 본 실시예에 따른 표시 장치는 도 1을 참고로 설명한 실시예에 따른 표시 장치와 유사하다. 동일한 구성 요소에 대한 구체적인 설명은 생략한다.
본 실시예에 따른 표시 장치는 기판(110) 위에 버퍼층(120)이 위치한다.
버퍼층(120) 위에 채널 영역(1355)과 채널 영역(1355)의 양측에 각각 위치하는 소스 영역(1356) 및 드레인 영역(1357)을 포함하는 반도체층(135)이 위치한다.
반도체층(135) 위에 게이트 절연막(140)이 위치하고, 게이트 절연막(140) 위에 게이트 전극(155)이 위치하고, 게이트 전극(155) 위에 제1 층간 절연막(160)이 위치한다. 제1 층간 절연막(160) 및 게이트 절연막(140)은 소스 영역(1356) 및 드레인 영역(1357)과 중첩하는 소스 접촉 구멍(166) 및 드레인 접촉 구멍(167)을 가진다.
제1 층간 절연막(160) 위에 소스 전극(173) 및 드레인 전극(175)이 위치하고, 소스 전극(173) 및 드레인 전극(175) 위에 제2 층간 절연막(180a)이 위치한다. 제2 층간 절연막(180a)은 드레인 전극(175)과 중첩하는 제1 접촉 구멍(82b)을 가진다. 제2 층간 절연막(180a)은 유기 물질을 포함한다. 제2 층간 절연막(180a)은 황(sulfur)을 포함하지 않고, 감광성을 가지지 않는다. 예를 들어, 제2 층간 절연막(180a)은 아크릴(Acryl), 폴리이미드(Polyimide), 실록산(Siloxane)계 바인더(Binder) 중 적어도 하나를 포함할 수 있다. 제2 층간 절연막(180a)은 투명하거나, 검은색 안료나 염료를 포함할 수 있다.
제2 층간 절연막(180a) 위에 캐핑층(180b)이 위치한다. 캐핑층(180b)은 드레인 전극(175)과 중첩하는 제2 접촉 구멍(82c)을 가진다. 캐핑층(180b)은 제2 층간 절연막(180a)의 제1 접촉 구멍(82b)의 측면에도 위치하고, 캐핑층(180b)의 제2 접촉 구멍(82c)은 제2 층간 절연막(180a)의 제1 접촉 구멍(82b) 내에 위치한다. 캐핑층(180b)은 무기 물질을 포함한다. 예를 들어, 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 산화질소(SiON), 실리콘 옥시카바이드(SiOC)를 포함할 수 있다. 캐핑층(180b)의 유전율은 약 1-10일 수 있다.
캐핑층(180b) 위에는 화소 전극(710)이 위치하고, 화소 전극(710) 위에는 격벽(190)이 위치한다. 격벽(190)은 화소 전극(710)과 중첩하는 제1 개구부(195)를 가진다. 격벽(190)의 제1 개구부(195)에는 유기 발광층(720)이 위치한다. 격벽(190) 및 유기 발광층(720) 위에는 공통 전극(730)이 위치한다. 화소 전극(710), 유기 발광층(720) 및 공통 전극(730)은 유기 발광 소자(70)를 이룬다.
앞서 설명한 바와 같이, 유기 발광 소자(70) 아래에 위치하는 제2 층간 절연막(180a)은 유기 물질을 포함한다. 유기 물질로 제2 층간 절연막(180a)을 형성하는 공정에는 베이킹 공정이 포함된다. 베이킹 공정을 통해 유기 물질이 경화되면서 기체가 발생할 수 있다. 이러한 기체는 제2 층간 절연막(180a) 위에 유기 발광 소자(70)를 형성하기 전까지 모두 배출되지 못할 수 있다. 모두 배출되지 않고 남아 있는 기체에 의해, 제2 층간 절연막(180a) 형성 시 발생한 기체가 유기 발광 소자(70)로 배출될 수 있고, 유기 발광 소자(70)의 유기 발광층(720) 또는 화소 전극(710)이 열화될 수 있다. 이처럼, 유기 발광 소자(70)의 열화에 의해 발광 특성이 저하될 수 있다.
그러나, 본 실시예에 따른 표시 장치는 유기 물질을 포함하는 제2 층간 절연막(180a)과 유기 발광 소자(70) 사이에 무기 물질을 포함하는 캐핑층(180b)을 포함한다. 제2 층간 절연막(180a)은 황을 포함하지 않음으로써, 표시 장치의 표시 품질 저하를 가져오는 기체 발생 원인을 줄이게 된다. 이에 따라, 베이킹 시 기체가 발생하더라도 유기 발광 소자의 열화에 주는 영향을 줄일 수 있다. 또한, 제2 층간 절연막(180a)이 감광성을 가지지 않음으로써, 제2 층간 절연막(180a)에 접촉 구멍을 형성할 때, 제2 층간 절연막(180a)에 직접 노광하지 않고, 식각 마스크를 이용하여 식각함으로써, 표시 장치의 개구율 감소를 방지할 수 있다. 또한, 캐핑층(180b)은 제2 층간 절연막(180a) 형성 시 발생한 기체가 유기 발광 소자(70)로 배출되는 것을 방지할 수 있다. 또한, 본 실시예에 따른 표시 장치에 따르면, 캐핑층(180b)은 제2 층간 절연막(180a)의 제1 접촉 구멍(82b)의 측면에도 위치함으로써, 제2 층간 절연막(180a) 형성 시 발생한 기체가 접촉 구멍을 통해 배출되는 것을 방지할 수도 있다.
그러면, 도 6과 함께 도 7 및 도 8을 참고하여, 다른 한 실시예에 따른 표시 장치의 제조 방법에 대하여 설명한다. 도 7 및 도 8은 도 6의 표시 장치를 제조하는 방법을 도시한 단면도이다.
도 7을 참고하면, 기판(110) 위에 버퍼층(120)을 적층하고, 버퍼층(120) 위에 채널 영역(1355)과 채널 영역(1355)의 양측에 각각 위치하는 소스 영역(1356) 및 드레인 영역(1357)을 포함하는 반도체층(135)을 형성하고, 반도체층(135) 위에 게이트 절연막(140)을 형성하고, 게이트 절연막(140) 위에 게이트 전극(155)을 형성하고, 게이트 전극(155) 위에 제1 층간 절연막(160)을 형성하고, 제1 층간 절연막(160) 위에 소스 전극(173) 및 드레인 전극(175)을 형성하고, 소스 전극(173) 및 드레인 전극(175) 위에 드레인 전극(175)과 중첩하는 제1 접촉 구멍(82b)을 가지는 제2 층간 절연막(180a)을 형성한다. 구체적으로, 소스 전극(173) 및 드레인 전극(175) 위에 유기 물질층을 적층하고, 베이킹하여 유기 물질층을 경화시킨 후, 식각하여 제1 접촉 구멍(82b)을 가지는 제2 층간 절연막(180a)을 형성한다.
다음으로, 도 8에 도시한 바와 같이, 제2 층간 절연막(180a) 위에 제1 접촉 구멍(82b) 내에 위치하는 제2 접촉 구멍(82c)을 가지는 캐핑층(180b)을 형성한다.
캐핑층(180b)은 제2 층간 절연막(180a)의 제1 접촉 구멍(82b)의 측면에도 위치하도록 형성되고, 캐핑층(180b)의 제2 접촉 구멍(82c)은 제2 층간 절연막(180a)의 제1 접촉 구멍(82b) 내에 위치하도록 형성된다.
다음으로, 도 6에 도시한 바와 같이, 캐핑층(180b) 위에 화소 전극(710)을 형성하고, 화소 전극(710) 위에 격벽(190)을 형성하고, 유기 발광층(720) 및 공통 전극(730)을 형성한다.
이처럼, 본 실시예에 따른 표시 장치의 제조 방법에 따르면, 제2 층간 절연막(180a)을 형성한 후에 제2 층간 절연막(180a)을 덮는 캐핑층(180b)을 형성함으로써, 제2 층간 절연막(180a)의 형성 시 필요한 베이킹 공정을 완료한 후에, 제2 층간 절연막(180a) 위에 캐핑층(180b)을 형성한다. 이에 의해, 제2 층간 절연막(180a)의 베이킹 공정 시 발생하는 기체가 외부로 배출된 후에 추가적으로 캐핑층(180b)으로 덮어 보호하여, 제2 층간 절연막(180a) 형성 시 발생할 수 있는 기체가 화소 전극(710)과 유기 발광층(720) 등으로 배출되는 것을 방지할 수 있다.
그러면, 도 9를 참고하여, 다른 한 실시예에 따른 표시 장치에 대하여 설명한다. 도 9는 다른 한 실시예에 따른 표시 장치의 단면도이다. 도 9를 참고하면, 본 실시예에 따른 표시 장치는 도 1을 참고로 설명한 실시예에 따른 표시 장치와 유사하다. 동일한 구성 요소에 대한 구체적인 설명은 생략한다.
본 실시예에 따른 표시 장치는 기판(110) 위에 버퍼층(120)이 위치한다.
버퍼층(120) 위에 채널 영역(1355)과 채널 영역(1355)의 양측에 각각 위치하는 소스 영역(1356) 및 드레인 영역(1357)을 포함하는 반도체층(135)이 위치한다.
반도체층(135) 위에 게이트 절연막(140)이 위치하고, 게이트 절연막(140) 위에 게이트 전극(155)이 위치하고, 게이트 전극(155) 위에 제1 층간 절연막(160)이 위치한다. 제1 층간 절연막(160) 및 게이트 절연막(140)은 소스 영역(1356) 및 드레인 영역(1357)과 중첩하는 소스 접촉 구멍(166) 및 드레인 접촉 구멍(167)을 가진다.
제1 층간 절연막(160) 위에 소스 전극(173) 및 드레인 전극(175)이 위치하고, 소스 전극(173) 및 드레인 전극(175) 위에 제2 층간 절연막(180a)이 위치한다. 제2 층간 절연막(180a)은 유기 물질을 포함한다. 제2 층간 절연막(180a)은 황(sulfur)을 포함하지 않고, 감광성을 가지지 않는다. 예를 들어, 제2 층간 절연막(180a)은 아크릴(Acryl), 폴리이미드(Polyimide), 실록산(Siloxane)계 바인더(Binder) 중 적어도 하나를 포함할 수 있다. 제2 층간 절연막(180a)은 투명하거나, 검은색 안료나 염료를 포함할 수 있다.
제2 층간 절연막(180a) 위에 캐핑층(180b)이 위치한다. 캐핑층(180b)은 무기 물질을 포함한다. 예를 들어, 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 산화질소(SiON), 실리콘 옥시카바이드(SiOC)를 포함할 수 있다. 캐핑층(180b)의 유전율은 약 1-10일 수 있다.
제2 층간 절연막(180a) 및 캐핑층(180b)은 드레인 전극(175)과 중첩하는 접촉 구멍(82)을 가지고, 캐핑층(180b)의 접촉 구멍(82)과 제2 층간 절연막(180a)의 접촉 구멍(82)은 상하 정렬되어 있다. 캐핑층(180b)은 유기 발광 소자(70)와 중첩하지 않는 위치에 위치하는 제3 개구부(84)를 가진다.
캐핑층(180b) 위에는 화소 전극(710)이 위치하고, 화소 전극(710)은 접촉 구멍(82)을 통해 드레인 전극(175)과 연결된다.
화소 전극(710) 위에는 격벽(190)이 위치한다. 격벽(190)은 화소 전극(710)과 중첩하는 제1 개구부(195)를 가진다.
격벽(190)의 제1 개구부(195)에는 유기 발광층(720)이 위치한다.
격벽(190) 및 유기 발광층(720) 위에는 공통 전극(730)이 위치한다. 화소 전극(710), 유기 발광층(720) 및 공통 전극(730)은 유기 발광 소자(70)를 이룬다.
앞서 설명한 바와 같이, 유기 발광 소자(70) 아래에 위치하는 제2 층간 절연막(180a)은 유기 물질을 포함한다. 유기 물질로 제2 층간 절연막(180a)을 형성하는 공정에는 베이킹 공정이 포함된다. 베이킹 공정을 통해 유기 물질이 경화되면서 기체가 발생할 수 있다. 이러한 기체는 제2 층간 절연막(180a) 위에 유기 발광 소자(70)를 형성하기 전까지 모두 배출되지 못할 수 있다. 모두 배출되지 않고 남아 있는 기체에 의해, 제2 층간 절연막(180a) 형성 시 발생한 기체가 유기 발광 소자(70)로 배출될 수 있고, 유기 발광 소자(70)의 유기 발광층(720) 또는 화소 전극(710)이 열화될 수 있다. 이처럼, 유기 발광 소자(70)의 열화에 의해 발광 특성이 저하될 수 있다.
그러나, 본 실시예에 따른 표시 장치는 유기 물질을 포함하는 제2 층간 절연막(180a)과 유기 발광 소자(70) 사이에 무기 물질을 포함하는 캐핑층(180b)을 포함한다. 본 실시예에 따른 표시 장치는 유기 물질을 포함하는 제2 층간 절연막(180a)과 유기 발광 소자(70) 사이에 무기 물질을 포함하는 캐핑층(180b)을 포함한다. 제2 층간 절연막(180a)은 황을 포함하지 않음으로써, 표시 장치의 표시 품질 저하를 가져오는 기체 발생 원인을 줄이게 된다. 이에 따라, 베이킹 시 기체가 발생하더라도 유기 발광 소자의 열화에 주는 영향을 줄일 수 있다. 또한, 제2 층간 절연막(180a)이 감광성을 가지지 않음으로써, 제2 층간 절연막(180a)에 접촉 구멍을 형성할 때, 제2 층간 절연막(180a)에 직접 노광하지 않고, 식각 마스크를 이용하여 식각함으로써, 표시 장치의 개구율 감소를 방지할 수 있다.
캐핑층(180b)은 제2 층간 절연막(180a) 형성 시 발생한 기체가 유기 발광 소자(70)로 배출되는 것을 방지할 수 있다. 또한, 본 실시예에 따른 표시 장치에 따르면, 캐핑층(180b)은 유기 발광 소자(70)와 중첩하지 않는 위치에 위치하는 제3 개구부(84)를 가짐으로써, 제2 층간 절연막(180a) 형성 시 발생한 기체 중 남아 있는 기체가 제3 개구부(84)를 통해 배출될 수 있고, 이에 의해, 제2 층간 절연막(180a) 형성 시 발생한 기체가 유기 발광 소자(70)로 배출되지 않도록 도울 수 있다.
그러면, 도 9와 함께 도 10 내지 도 13을 참고하여, 다른 한 실시예에 따른 표시 장치의 제조 방법에 대하여 설명한다. 도 10 내지 도 13은 도 9의 표시 장치를 제조하는 방법을 도시한 단면도이다.
도 10을 참고하면, 기판(110) 위에 버퍼층(120)을 적층하고, 버퍼층(120) 위에 채널 영역(1355)과 채널 영역(1355)의 양측에 각각 위치하는 소스 영역(1356) 및 드레인 영역(1357)을 포함하는 반도체층(135)을 형성하고, 반도체층(135) 위에 게이트 절연막(140)을 형성하고, 게이트 절연막(140) 위에 게이트 전극(155)을 형성하고, 게이트 전극(155) 위에 제1 층간 절연막(160)을 형성하고, 제1 층간 절연막(160) 위에 소스 전극(173) 및 드레인 전극(175)을 형성하고, 소스 전극(173) 및 드레인 전극(175) 위에 제2 층간 절연막(180a)을 형성하고, 제2 층간 절연막(180a) 위에 캐핑층(180b)을 적층하고, 노광 마스크를 이용하여 노광하여 캐핑층(180b) 위에 제2 감광막 패턴(80b)을 형성한다. 제2 감광막 패턴(80b)은 드레인 전극(175)과 중첩하는 접촉 구멍(82)이 형성될 위치에 형성된 제2 개구부(81)를 가지고, 제1 두께를 가지는 제1 부분(8A)과 제1 두께보다 작은 제2 두께를 가지는 제2 부분(8B)을 포함한다. 제2 감광막 패턴(80b)의 제2 두께를 가지는 제2 부분(8B)은 캐핑층(180b)의 제3 개구부(84)가 형성될 위치에 배치된다.
도 11에 도시한 바와 같이, 제2 감광막 패턴(80b)을 마스크로 하여 캐핑층(180b)과 제2 층간 절연막(180a)을 노광하여, 제2 감광막 패턴(80b)의 제2 개구부(81)와 중첩하는 접촉 구멍(82)을 형성한다.
다음으로 도 12를 참고하면, 에치백(etch back) 공정을 이용하여 제2 감광막 패턴(80b)의 높이를 낮춰, 캐핑층(180b)의 제3 개구부(84)가 형성될 위치에 배치되는 제2 감광막 패턴(80b)을 제거하여, 캐핑층(180b)의 제3 개구부(84)가 형성될 위치에 형성된 제4 개구부(84a)를 가지는 제3 감광막 패턴(8C)을 형성한다.
캐핑층(180b)의 제3 개구부(84)가 형성될 위치에 형성된 제4 개구부(84a)를 가지는 제3 감광막 패턴(8C)을 마스크로 하여, 캐핑층(180b)을 식각하여, 도 13에 도시한 바와 같이, 캐핑층(180b)에 제3 개구부(84)를 형성하고, 제3 감광막 패턴(8C)을 제거한다.
다음으로, 도 9에 도시한 바와 같이, 캐핑층(180b) 위에 화소 전극(710)을 형성하고, 화소 전극(710) 위에 격벽(190)을 형성하고, 유기 발광층(720) 및 공통 전극(730)을 형성한다.
본 실시예에 따른 표시 장치의 제조 방법에 따르면, 제2 층간 절연막(180a)을 형성한 후에 제2 층간 절연막(180a)을 덮는 캐핑층(180b)을 형성함으로써, 제2 층간 절연막(180a)의 형성 시 필요한 베이킹 공정을 완료한 후에, 제2 층간 절연막(180a) 위에 캐핑층(180b)을 형성한다. 이에 의해, 제2 층간 절연막(180a)의 베이킹 공정 시 발생하는 기체가 외부로 배출된 후에 추가적으로 캐핑층(180b)으로 덮어 보호하여, 제2 층간 절연막(180a) 형성 시 발생할 수 있는 기체가 화소 전극(710)과 유기 발광층(720) 등으로 배출되는 것을 방지할 수 있다.
또한, 두께가 다른 감광막 패턴을 이용하여, 캐핑층(180b) 및 제2 층간 절연막(180a)에 드레인 전극(175)과 중첩하는 접촉 구멍(82)을 형성함과 동시에 캐핑층(180b)에 유기 발광 소자(70)와 중첩하지 않는 위치에 위치하는 제3 개구부(84)를 형성함으로써, 노광 마스크를 추가하지 않고, 접촉 구멍과 함께, 캐핑층(180b)에 기체가 배출될 수 있는 제3 개구부(84)를 형성할 수 있다.
이처럼, 노광 마스크의 추가 없이, 캐핑층(180b)에 유기 발광 소자(70)와 중첩하지 않는 위치에 위치하는 제3 개구부(84)를 형성함으로써, 비용 증가 없이 제2 층간 절연막(180a) 형성 시 발생한 기체 중 남아 있는 기체가 제3 개구부(84)를 통해 배출되어, 제2 층간 절연막(180a) 형성 시 발생한 기체가 유기 발광 소자(70)로 배출되지 않도록 도울 수 있다.
그러면, 도 14를 참고하여, 다른 한 실시예에 따른 표시 장치에 대하여 설명한다. 도 14는 다른 한 실시예에 따른 표시 장치의 단면도이다. 도 14를 참고하면, 본 실시예에 따른 표시 장치는 도 1을 참고로 설명한 실시예에 따른 표시 장치 및 도 9를 참고로 설명한 실시예에 따른 표시 장치와 유사하다. 동일한 구성 요소에 대한 구체적인 설명은 생략한다.
본 실시예에 따른 표시 장치는 기판(110) 위에 버퍼층(120)이 위치한다.
버퍼층(120) 위에 채널 영역(1355)과 채널 영역(1355)의 양측에 각각 위치하는 소스 영역(1356) 및 드레인 영역(1357)을 포함하는 반도체층(135)이 위치한다.
반도체층(135) 위에 게이트 절연막(140)이 위치하고, 게이트 절연막(140) 위에 게이트 전극(155)이 위치하고, 게이트 전극(155) 위에 제1 층간 절연막(160)이 위치한다. 제1 층간 절연막(160) 및 게이트 절연막(140)은 소스 영역(1356) 및 드레인 영역(1357)과 중첩하는 소스 접촉 구멍(166) 및 드레인 접촉 구멍(167)을 가진다.
제1 층간 절연막(160) 위에 소스 전극(173) 및 드레인 전극(175)이 위치하고, 소스 전극(173) 및 드레인 전극(175) 위에 제2 층간 절연막(180a)이 위치한다. 제2 층간 절연막(180a)은 유기 물질을 포함한다. 제2 층간 절연막(180a)은 황(sulfur)을 포함하지 않고, 감광성을 가지지 않는다. 예를 들어, 제2 층간 절연막(180a)은 아크릴(Acryl), 폴리이미드(Polyimide), 실록산(Siloxane)계 바인더(Binder) 중 적어도 하나를 포함할 수 있다. 제2 층간 절연막(180a)은 투명하거나, 검은색 안료나 염료를 포함할 수 있다.
제2 층간 절연막(180a) 위에 캐핑층(180b)이 위치한다. 캐핑층(180b)은 무기 물질을 포함한다. 예를 들어, 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 산화질소(SiON), 실리콘 옥시카바이드(SiOC)를 포함할 수 있다. 캐핑층(180b)의 유전율은 약 1-10일 수 있다.
제2 층간 절연막(180a) 및 캐핑층(180b)은 드레인 전극(175)과 중첩하는 접촉 구멍(82)을 가지고, 캐핑층(180b)의 접촉 구멍(82)과 제2 층간 절연막(180a)의 접촉 구멍(82)은 상하 정렬되어 있다. 캐핑층(180b)은 유기 발광 소자(70)와 중첩하지 않는 위치에 위치하는 제3 개구부(84)를 가지고, 제2 층간 절연막(180a)은 캐핑층(180b)의 제3 개구부(84)과 중첩하는 홈(85)을 가진다.
캐핑층(180b) 위에는 화소 전극(710)이 위치하고, 화소 전극(710)은 접촉 구멍(82)을 통해 드레인 전극(175)과 연결된다.
화소 전극(710) 위에는 격벽(190)이 위치한다. 격벽(190)은 화소 전극(710)과 중첩하는 제1 개구부(195)를 가진다.
격벽(190)의 제1 개구부(195)에는 유기 발광층(720)이 위치한다.
격벽(190) 및 유기 발광층(720) 위에는 공통 전극(730)이 위치한다. 화소 전극(710), 유기 발광층(720) 및 공통 전극(730)은 유기 발광 소자(70)를 이룬다.
앞서 설명한 바와 같이, 유기 발광 소자(70) 아래에 위치하는 제2 층간 절연막(180a)은 유기 물질을 포함한다. 유기 물질로 제2 층간 절연막(180a)을 형성하는 공정에는 베이킹 공정이 포함된다. 베이킹 공정을 통해 유기 물질이 경화되면서 기체가 발생할 수 있다. 이러한 기체는 제2 층간 절연막(180a) 위에 유기 발광 소자(70)를 형성하기 전까지 모두 배출되지 못할 수 있다. 모두 배출되지 않고 남아 있는 기체에 의해, 제2 층간 절연막(180a) 형성 시 발생한 기체가 유기 발광 소자(70)로 배출될 수 있고, 유기 발광 소자(70)의 유기 발광층(720) 또는 화소 전극(710)이 열화될 수 있다. 이처럼, 유기 발광 소자(70)의 열화에 의해 발광 특성이 저하될 수 있다.
그러나, 본 실시예에 따른 표시 장치는 유기 물질을 포함하는 제2 층간 절연막(180a)과 유기 발광 소자(70) 사이에 무기 물질을 포함하는 캐핑층(180b)을 포함한다. 본 실시예에 따른 표시 장치는 유기 물질을 포함하는 제2 층간 절연막(180a)과 유기 발광 소자(70) 사이에 무기 물질을 포함하는 캐핑층(180b)을 포함한다. 제2 층간 절연막(180a)은 황을 포함하지 않음으로써, 표시 장치의 표시 품질 저하를 가져오는 기체 발생 원인을 줄이게 된다. 이에 따라, 베이킹 시 기체가 발생하더라도 유기 발광 소자의 열화에 주는 영향을 줄일 수 있다. 또한, 제2 층간 절연막(180a)이 감광성을 가지지 않음으로써, 제2 층간 절연막(180a)에 접촉 구멍을 형성할 때, 제2 층간 절연막(180a)에 직접 노광하지 않고, 식각 마스크를 이용하여 식각함으로써, 표시 장치의 개구율 감소를 방지할 수 있다.
캐핑층(180b)은 제2 층간 절연막(180a) 형성 시 발생한 기체가 유기 발광 소자(70)로 배출되는 것을 방지할 수 있다. 또한, 본 실시예에 따른 표시 장치에 따르면, 캐핑층(180b)은 유기 발광 소자(70)와 중첩하지 않는 위치에 위치하는 제3 개구부(84)를 가짐으로써, 제2 층간 절연막(180a) 형성 시 발생한 기체 중 남아 있는 기체가 제3 개구부(84)를 통해 배출될 수 있고, 이에 의해, 제2 층간 절연막(180a) 형성 시 발생한 기체가 유기 발광 소자(70)로 배출되지 않도록 도울 수 있다.
그러면, 도 14와 함께, 도 15 및 도 16을 참고하여, 다른 한 실시예에 따른 표시 장치의 제조 방법에 대하여 설명한다. 도 15 내지 도 16은 도 14의 표시 장치를 제조하는 방법을 도시한 단면도이다.
도 15를 참고하면, 기판(110) 위에 버퍼층(120)을 적층하고, 버퍼층(120) 위에 채널 영역(1355)과 채널 영역(1355)의 양측에 각각 위치하는 소스 영역(1356) 및 드레인 영역(1357)을 포함하는 반도체층(135)을 형성하고, 반도체층(135) 위에 게이트 절연막(140)을 형성하고, 게이트 절연막(140) 위에 게이트 전극(155)을 형성하고, 게이트 전극(155) 위에 제1 층간 절연막(160)을 형성하고, 제1 층간 절연막(160) 위에 소스 전극(173) 및 드레인 전극(175)을 형성하고, 소스 전극(173) 및 드레인 전극(175) 위에 제2 층간 절연막(180a)을 형성하고, 제2 층간 절연막(180a) 위에 캐핑층(180b)을 적층하고, 노광 마스크를 이용하여 노광하여 캐핑층(180b) 위에 제4 감광막 패턴(80c)을 형성한다. 제4 감광막 패턴(80c)은 드레인 전극(175)과 중첩하는 접촉 구멍(82)이 형성될 위치에 형성된 제2 개구부(81)를 가지고, 캐핑층(180b)의 제3 개구부(84)가 형성될 위치에 형성된 제4 개구부(84a)를 가진다.
제4 감광막 패턴(80c)을 마스크로 하여, 캐핑층(180b) 및 제2 층간 절연막(180a)을 식각하여, 도 16에 도시한 바와 같이, 캐핑층(180b) 및 제2 층간 절연막(180a)에 드레인 전극(175)과 중첩하는 접촉 구멍(82)을 형성하고, 캐핑층(180b)에 유기 발광 소자(70)와 중첩하지 않는 위치에 위치하는 제3 개구부(84)를 형성하고, 제4 감광막 패턴(80c)을 제거한다. 이 때, 제3 개구부(84)와 중첩하는 제2 층간 절연막(180a)의 일부분도 제거되어, 제2 층간 절연막(180a)에 캐핑층(180b)의 제3 개구부(84)과 중첩하는 홈(85)이 형성된다. 위치에 따라 제2 층간 절연막(180a)의 두께가 다르고, 구체적으로 접촉 구멍(82)이 형성되는 부분의 제2 층간 절연막(180a)의 두께보다 제3 개구부(84)가 형성되는 부분의 제2 층간 절연막(180a)의 두께보다 작다. 이러한 두께 차이에 의해, 제2 층간 절연막(180a)의 식각 시, 상대적으로 두께가 작은 접촉 구멍(82)이 형성되는 부분의 제2 층간 절연막(180a)이 모두 제거되는 반면, 상대적으로 두께가 두꺼운 제3 개구부(84)가 형성되는 부분과 중첩하는 제2 층간 절연막(180a)은 다 제거되지 않고 일부 남게 된다.
다음으로, 도 14에 도시한 바와 같이, 캐핑층(180b) 위에 화소 전극(710)을 형성하고, 화소 전극(710) 위에 격벽(190)을 형성하고, 유기 발광층(720) 및 공통 전극(730)을 형성한다.
본 실시예에 따른 표시 장치의 제조 방법에 따르면, 제2 층간 절연막(180a)을 형성한 후에 제2 층간 절연막(180a)을 덮는 캐핑층(180b)을 형성함으로써, 제2 층간 절연막(180a)의 형성 시 필요한 베이킹 공정을 완료한 후에, 제2 층간 절연막(180a) 위에 캐핑층(180b)을 형성한다. 이에 의해, 제2 층간 절연막(180a)의 베이킹 공정 시 발생하는 기체가 외부로 배출된 후에 추가적으로 캐핑층(180b)으로 덮어 보호하여, 제2 층간 절연막(180a) 형성 시 발생할 수 있는 기체가 화소 전극(710)과 유기 발광층(720) 등으로 배출되는 것을 방지할 수 있다.
또한, 하나의 감광막 패턴을 이용하여, 캐핑층(180b) 및 제2 층간 절연막(180a)에 드레인 전극(175)과 중첩하는 접촉 구멍(82)을 형성함과 동시에 캐핑층(180b)에 유기 발광 소자(70)와 중첩하지 않는 위치에 위치하는 제3 개구부(84), 그리고 제2 층간 절연막(180a)에 캐핑층(180b)의 제3 개구부(84)과 중첩하는 홈(85)을 형성함으로써, 노광 마스크를 추가하지 않고, 접촉 구멍과 함께, 캐핑층(180b)에 기체가 배출될 수 있는 제3 개구부(84)를 형성할 수 있다.
이처럼, 노광 마스크의 추가 없이, 캐핑층(180b)에 유기 발광 소자(70)와 중첩하지 않는 위치에 위치하는 제3 개구부(84)를 형성함으로써, 비용 증가 없이 제2 층간 절연막(180a) 형성 시 발생한 기체 중 남아 있는 기체가 제3 개구부(84)를 통해 배출되어, 제2 층간 절연막(180a) 형성 시 발생한 기체가 유기 발광 소자(70)로 배출되지 않도록 도울 수 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
110: 기판
120: 버퍼층
135: 반도체층
140: 게이트 절연막
160: 제1 층간 절연막
173: 소스 전극
175: 드레인 전극
180a: 제2 층간 절연막
180b: 캐핑층
190: 격벽
710: 화소 전극
720: 유기 발광층
730: 공통 전극

Claims (18)

  1. 기판,
    상기 기판 위에 위치하는 박막 트랜지스터,
    상기 박막 트랜지스터 위에 위치하고 유기 물질을 포함하는 층간 절연막,
    상기 층간 절연막 위에 위치하고 무기 물질을 포함하는 캐핑층, 그리고
    상기 캐핑층 위에 위치하는 유기 발광 소자를 포함하고,
    상기 층간 절연막은 감광성을 가지지 않고 황(sulfur)을 포함하지 않는 표시 장치.
  2. 제1항에서,
    상기 층간 절연막과 상기 캐핑층은 상기 박막 트랜지스터의 드레인 전극과 중첩하는 제1 접촉 구멍을 가지고,
    상기 층간 절연막의 상기 제1 접촉 구멍과 상기 캐핑층의 상기 제1 접촉 구멍은 상하 정렬된 표시 장치.
  3. 제2항에서,
    상기 층간 절연막은 검은색 안료나 염료를 포함하는 표시 장치.
  4. 제1항에서,
    상기 층간 절연막은 상기 박막 트랜지스터의 드레인 전극과 중첩하는 제2 접촉 구멍을 가지고,
    상기 상기 캐핑층은 상기 층간 절연막의 상기 제2 접촉 구멍의 측면을 덮고, 상기 박막 트랜지스터의 드레인 전극과 중첩하는 제3 접촉 구멍을 가지고,
    상기 제3 접촉 구멍은 상기 제2 접촉 구멍 내에 위치하는 표시 장치.
  5. 제4항에서,
    상기 층간 절연막은 검은색 안료나 염료를 포함하는 표시 장치.
  6. 제1항에서,
    상기 층간 절연막과 상기 캐핑층은 상기 박막 트랜지스터의 드레인 전극과 중첩하는 제1 접촉 구멍을 가지고,
    상기 캐핑층은 상기 유기 발광 소자와 중첩하지 않는 개구부를 가지는 표시 장치.
  7. 제6항에서,
    상기 층간 절연막은 검은색 안료나 염료를 포함하는 표시 장치.
  8. 제6항에서,
    상기 층간 절연막은 상기 캐핑층의 상기 개구부와 중첩하는 홈을 가지는 표시 장치.
  9. 제8항에서,
    상기 층간 절연막은 검은색 안료나 염료를 포함하는 표시 장치.
  10. 기판 위에 박막 트랜지스터를 형성하는 단계,
    상기 박막 트랜지스터 위에 유기 물질을 포함하는 층간 절연막을 형성하는 단계,
    상기 층간 절연막 위에 무기 물질을 포함하는 캐핑층을 적층하는 단계,
    상기 캐핑층 위에 제1 감광막 패턴을 형성하는 단계,
    상기 제1 감광막 패턴을 마스크로 상기 캐핑층을 식각하는 단계,
    상기 캐핑층을 마스크로 하여, 상기 층간 절연막을 식각하는 단계, 그리고
    상기 캐핑층 위에 유기 발광 소자를 형성하는 단계를 포함하고,
    상기 층간 절연막은 감광성을 가지지 않고, 상기 층간 절연막을 형성하는 단계는 상기 유기 물질을 베이킹하는 단계를 포함하고,
    상기 캐핑층을 식각하는 단계와 상기 층간 절연막을 식각하는 단계를 통해, 상기 층간 절연막과 상기 캐핑층에 상기 박막 트랜지스터의 드레인 전극과 중첩하는 접촉 구멍을 형성하는 표시 장치의 제조 방법.
  11. 제10항에서,
    상기 캐핑층을 식각하는 단계에서, 상기 캐핑층에 상기 유기 발광 소자와 중첩하지 않는 위치에 위치하는 개구부를 형성하는 단계를 더 포함하고,
    상기 층간 절연막을 식각하는 단계에서, 상기 층간 절연막에 상기 개구부와 중첩하는 홈을 형성하는 단계를 더 포함하는 표시 장치의 제조 방법.
  12. 제11항에서,
    상기 층간 절연막은 검은색 안료나 염료를 포함하는 표시 장치의 제조 방법.
  13. 제10항에서,
    상기 층간 절연막은 검은색 안료나 염료를 포함하는 표시 장치의 제조 방법.
  14. 기판 위에 박막 트랜지스터를 형성하는 단계,
    상기 박막 트랜지스터 위에 유기 물질을 포함하는 층간 절연막을 형성하는 단계,
    상기 층간 절연막 위에 무기 물질을 포함하는 캐핑층을 적층하는 단계,
    상기 캐핑층 위에 위치에 따라 높이가 다른 제1 감광막 패턴을 형성하는 단계,
    상기 제1 감광막 패턴을 마스크로 상기 캐핑층과 상기 층간 절연막을 제1 식각하는 단계,
    상기 제1 감광막 패턴의 높이를 낮춰 제2 감광막 패턴을 형성하는 단계,
    상기 제2 감광막 패턴을 마스크로 상기 캐핑층을 제2 식각하는 단계, 그리고
    상기 캐핑층 위에 유기 발광 소자를 형성하는 단계를 포함하고,
    상기 제1 식각 단계를 통해 상기 층간 절연막과 상기 캐핑층에 상기 박막 트랜지스터의 드레인 전극과 중첩하는 접촉 구멍을 형성하고,
    상기 제2 식각 단계를 통해, 상기 캐핑층에 상기 유기 발광 소자와 중첩하지 않는 개구부를 형성하는 표시 장치의 제조 방법.
  15. 제14항에서,
    상기 층간 절연막은 감광성을 가지지 않고, 상기 층간 절연막을 형성하는 단계는 상기 유기 물질을 베이킹하는 단계를 포함하는 표시 장치의 제조 방법.
  16. 제15항에서,
    상기 층간 절연막은 황(sulfur)을 포함하지 않는 표시 장치의 제조 방법.
  17. 제16항에서,
    상기 층간 절연막은 검은색 안료나 염료를 포함하는 표시 장치의 제조 방법.
  18. 제14항에서,
    상기 층간 절연막은 검은색 안료나 염료를 포함하는 표시 장치의 제조 방법.
KR1020170155035A 2017-11-20 2017-11-20 표시 장치 및 그 제조 방법 KR102503816B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020170155035A KR102503816B1 (ko) 2017-11-20 2017-11-20 표시 장치 및 그 제조 방법
US16/171,486 US10811641B2 (en) 2017-11-20 2018-10-26 Display device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170155035A KR102503816B1 (ko) 2017-11-20 2017-11-20 표시 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20190058742A true KR20190058742A (ko) 2019-05-30
KR102503816B1 KR102503816B1 (ko) 2023-02-24

Family

ID=66533311

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170155035A KR102503816B1 (ko) 2017-11-20 2017-11-20 표시 장치 및 그 제조 방법

Country Status (2)

Country Link
US (1) US10811641B2 (ko)
KR (1) KR102503816B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111937159A (zh) * 2018-03-28 2020-11-13 堺显示器制品株式会社 有机el显示装置及有机el显示装置的制造方法
US20200152918A1 (en) * 2018-11-14 2020-05-14 Int Tech Co., Ltd. Light emitting device and manufacturing method thereof
CN113161396B (zh) * 2021-03-19 2023-05-02 京东方科技集团股份有限公司 一种显示基板、其制作方法及显示装置
WO2024013806A1 (ja) * 2022-07-11 2024-01-18 シャープディスプレイテクノロジー株式会社 表示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040246432A1 (en) * 2002-12-27 2004-12-09 Kaoru Tsuchiya Method of manufacturing a display device
US20130168648A1 (en) * 2011-12-30 2013-07-04 Lg Display Co., Ltd. Organic Light Emitting Display Device and Manufacturing Method Thereof

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001175198A (ja) * 1999-12-14 2001-06-29 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US6717181B2 (en) 2001-02-22 2004-04-06 Semiconductor Energy Laboratory Co., Ltd. Luminescent device having thin film transistor
US6852997B2 (en) 2001-10-30 2005-02-08 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US8058176B2 (en) 2007-09-26 2011-11-15 Samsung Electronics Co., Ltd. Methods of patterning insulating layers using etching techniques that compensate for etch rate variations
KR20120049512A (ko) 2010-11-09 2012-05-17 엘지디스플레이 주식회사 발광 표시 소자의 제조 방법
KR101889748B1 (ko) * 2011-01-10 2018-08-21 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR101859479B1 (ko) 2011-12-06 2018-05-18 엘지디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR102485707B1 (ko) * 2016-01-29 2023-01-09 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20180083469A (ko) * 2017-01-12 2018-07-23 삼성디스플레이 주식회사 유기발광 표시장치
KR102014179B1 (ko) * 2017-12-08 2019-08-26 엘지디스플레이 주식회사 유기발광 표시장치와 그의 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040246432A1 (en) * 2002-12-27 2004-12-09 Kaoru Tsuchiya Method of manufacturing a display device
US20130168648A1 (en) * 2011-12-30 2013-07-04 Lg Display Co., Ltd. Organic Light Emitting Display Device and Manufacturing Method Thereof

Also Published As

Publication number Publication date
US20190157628A1 (en) 2019-05-23
US10811641B2 (en) 2020-10-20
KR102503816B1 (ko) 2023-02-24

Similar Documents

Publication Publication Date Title
US11264587B2 (en) Display apparatus having a larger display region and moisture impermeability
US11527594B2 (en) Organic light emitting display device and method of manufacturing organic light emitting display device
KR102315094B1 (ko) 고 개구율 유기발광 다이오드 표시장치 및 그 제조방법
US11011590B2 (en) Display device having a groove in a blocking region and an auxiliary pattern overlapping the groove
KR101002663B1 (ko) 유기 발광 표시 장치
US9755009B2 (en) Organic light-emitting display apparatus and method of manufacturing the same
EP2207219A2 (en) Organic light emitting diode display and method of manufacturing the same
US10505145B2 (en) Display device
KR102503816B1 (ko) 표시 장치 및 그 제조 방법
TW201002143A (en) Display element, manufacturing method of the same and display device
US9640761B2 (en) Organic light-emitting diode display and method of manufacturing the same
KR20190066648A (ko) 표시 장치 및 그 제조 방법
KR102471021B1 (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
US20200286973A1 (en) Light emitting diode display device
JP2006228570A (ja) エレクトロルミネッセンス素子及びエレクトロルミネッセンスパネル
KR20200062464A (ko) 디스플레이 장치 및 이의 제조 방법
KR20200042752A (ko) 발광 소자를 포함하는 디스플레이 장치
KR102376094B1 (ko) 멀티 모드 캐비티 구조를 갖는 유기발광 다이오드 표시장치
KR20160059071A (ko) 유기 발광 표시 장치
KR102367250B1 (ko) 유기 발광 소자
US9461270B2 (en) Method for manufacturing organic light emitting diode display device
CN116210364A (zh) 显示基板、显示装置及显示基板的制备方法
US20240040835A1 (en) Display panel and display device including the same
KR20150030063A (ko) 초고해상도 유기발광 다이오드 표시장치 및 그 제조 방법
JP5117553B2 (ja) 表示装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant