KR20120049512A - 발광 표시 소자의 제조 방법 - Google Patents

발광 표시 소자의 제조 방법 Download PDF

Info

Publication number
KR20120049512A
KR20120049512A KR1020100110799A KR20100110799A KR20120049512A KR 20120049512 A KR20120049512 A KR 20120049512A KR 1020100110799 A KR1020100110799 A KR 1020100110799A KR 20100110799 A KR20100110799 A KR 20100110799A KR 20120049512 A KR20120049512 A KR 20120049512A
Authority
KR
South Korea
Prior art keywords
electrode
forming
layer
imprint
substrate
Prior art date
Application number
KR1020100110799A
Other languages
English (en)
Inventor
박동식
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020100110799A priority Critical patent/KR20120049512A/ko
Publication of KR20120049512A publication Critical patent/KR20120049512A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K50/865—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Abstract

본 발명은 원가를 절감할 수 있는 발광 표시 소자의 제조 방법을 제공하는 것이다.
본 발명에 따른 발광 표시 소자의 제조 방법은 기판 상에 박막트랜지스터를 형성하는 단계와; 상기 박막트랜지스터가 형성된 기판 상에 제1 임프린트용 몰드를 이용하여 평탄화층을 형성하는 단계와; 상기 평탄화층이 형성된 기판 상에 상기 박막트랜지스터와 접속되는 제1 전극을 형성하는 단계와; 상기 제1 전극이 형성된 기판 상에 제2 임프린트용 몰드를 이용하여 뱅크 절연막을 형성하는 단계와; 상기 뱅크 절연막이 형성된 기판 상에 유기층을 형성하는 단계와; 상기 유기층이 형성된 기판 상에 제2 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.

Description

발광 표시 소자의 제조 방법{METHOD OF FABRICATING LUMINESCENCE DISPALY}
본 발명은 원가를 절감할 수 있는 발광 표시 소자의 제조 방법에 관한 것이다.
종래 유기 전계 발광 표시 장치는 스스로 발광하는 자발광 소자로서 백라이트가 불필요하므로 경량박형이 가능할 뿐만 아니라 공정이 단순하며, 넓은 시야각, 고속 응답성, 고 콘트라스트비(contrast ratio) 등의 뛰어난 특징이 있어 차세대 평면 디스플레이로서 적합하다.
특히, 유기 전계 발광 표시 장치는 애노드 전극으로부터의 정공과 캐소드 전극으로부터의 전자가 유기 발광층 내에서 결합되어 생성된 여기자가 다시 바닥상태로 돌아오면서 발생하는 에너지에 의해 발광하게 된다.
이러한 유기 전계 발광 표시 장치 중 상부 유기 발광 방식의 전계 발광 표시 장치의 발광셀에서 발광된 광은 상부 및 하부 모든 방향으로 나오게 되므로 발광 효율은 약 50%에 지나지 않는다. 따라서, 하부로 유실되는 광을 상부로 반사시켜 발광 효율을 향상시키기 위해 반사판 또는 원형 편광판을 구비한다.
종래 유기 전계 발광 표시 장치에 반사판을 적용하게 되면, 외부로부터 입사되는 광까지 반사되어 시각적으로 화면 밝기가 저하된다. 또한, 유기 전계 발광 표시 장치에 원형 편광판을 적용하게 되면, 외부로부터 입사되는 광이 반사되는 것을 방지할 수 있으나, 내부에서 발광된 광까지 차단되어 발광 효율이 저하되는 문제점이 있다.
또한, 종래 유기 전계 발광 표시 장치는 반사판 및 원형 편광판을 구비함으로써 재료비 및 공정수가 증가하는 문제점이 있다.
상기와 같은 문제점을 해결하기 위하여, 본 발명은 원가 절감할 수 있는 발광 표시 소자의 제조 방법을 제공하는 것이다.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 발광 표시 소자의 제조 방법은 기판 상에 박막트랜지스터를 형성하는 단계와; 상기 박막트랜지스터가 형성된 기판 상에 제1 임프린트용 몰드를 이용하여 평탄화층을 형성하는 단계와; 상기 평탄화층이 형성된 기판 상에 상기 박막트랜지스터와 접속되는 제1 전극을 형성하는 단계와; 상기 제1 전극이 형성된 기판 상에 제2 임프린트용 몰드를 이용하여 뱅크 절연막을 형성하는 단계와; 상기 뱅크 절연막이 형성된 기판 상에 유기층을 형성하는 단계와; 상기 유기층이 형성된 기판 상에 제2 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 발광 표시 소자의 제조 방법은 박막트랜지스터 형성시 상기 박막트랜지스터의 게이트 전극과 접속되는 게이트 패드 하부 전극과, 상기 박막트랜지스터의 소스 전극과 접속되는 데이터 패드 하부 전극을 형성하는 단계와; 상기 애노드 전극 형성시 상기 게이트 패드 하부 전극과 접속되는 게이트 패드 상부 전극과, 상기 데이터 패드 하부 전극과 접속되는 데이터 패드 상부 전극을 형성하는 단계를 추가로 포함하는 것을 특징으로 한다.
상기 제1 임프린트용 몰드를 이용하여 평탄화층을 형성하는 단계는 상기 박막트랜지스터가 형성된 기판 상에 제1 임프린트용 수지를 형성하는 단계와; 상기 제1 임프린트용 수지가 형성된 기판 상부에 상기 제1 임프린트용 몰드를 정렬하는 단계와; 상기 제1 임프린트용 수지를 상기 제1 임프린트용 몰드를 이용하여 가압함으로써 상기 평탄화층을 형성함과 동시에 상기 박막트랜지스터의 드레인 전극 상의 보호막을 노출시키는 화소 컨택홀과, 상기 게이트 패드 하부 전극 상의 상기 보호막을 노출시키는 게이트 컨택홀을 형성과, 상기 데이터 패드 하부 전극 상의 상기 보호막을 노출시키는 데이터 컨택홀을 형성하는 단계와; 상기 평탄화층을 마스크로 상기 보호막과, 상기 보호막 하부의 게이트 절연막을 식각하여 상기 드레인 전극, 게이트 패드 하부 전극 및 데이터 패드 하부 전극을 노출시키는 단계를 포함하는 것을 특징으로 한다.
상기 제2 임프린트용 몰드를 이용하여 상기 뱅크 절연막을 형성하는 단계는 상기 제1 전극이 형성된 기판 상에 제2 임프린트용 수지를 형성하는 단계와; 상기 제2 임프린트용 수지가 형성된 상기 기판 상부에 상기 제2 임프린트용 몰드를 정렬하는 단계와; 상기 제2 임프린트용 수지를 상기 제2 임프린트용 몰드를 이용하여 가압함으로써 상기 제1 전극을 노출시키는 뱅크홀을 가지는 상기 뱅크 절연막을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 평탄화층은 아크릴계 수지와 카본계 블랙 수지를 포함하는 상기 제1 임프린트용 수지로 형성되어 블랙매트릭스 역할을 하는 것을 특징으로 한다.
상기 제2 임프린트용 몰드를 이용하여 상기 뱅크 절연막을 형성하는 단계는 상기 제1 전극이 형성된 기판 상에 제2 임프린트용 수지를 형성하는 단계와; 상기 제2 임프린트용 수지가 형성된 상기 기판 상부에 상기 제2 임프린트용 몰드를 정렬하는 단계와; 상기 제2 임프린트용 수지를 상기 제2 임프린트용 몰드를 이용하여 가압함으로써 상기 제1 전극을 노출시키는 뱅크홀을 가지는 상기 뱅크 절연막과 스페이서를 동시에 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 뱅크 절연막은 아크릴계 수지와 카본계 블랙 수지를 포함하는 상기 제2 임프린트용 수지로 형성되어 블랙매트릭스 역할을 하는 것을 특징으로 한다.
본 발명에 따른 유기 전계 발광 표시 소자는 카본계 블랙 수지를 포함하는 평탄화층 및 뱅크 절연막 중 적어도 어느 하나가 블랙매트릭스 역할을 함으로써 반사판 및 원형 편광판 없이도 외부광의 반사를 차단하여 내부광의 효율을 높힐 수 있다. 또한, 본 발명에 따른 유기 전계 발광 표시 소자는 평탄화층 및 뱅크 절연막 각각이 임프린트 공정을 통해 형성됨으로써 종래 포토리소그래피 공정에 비해 공정을 간소화할 수 있어 공정 시간 및 비용을 절감할 수 있다. 또한, 본 발명에 따른 유기 전계 발광 표시 소자는 뱅크 절연막과 스페이서가 임프린트 공정을 통해 동시에 형성됨으로써 공정을 간소화할 수 있어 공정 시간 및 비용을 절감할 수 있다. 뿐만 아니라, 본 발명에 따른 발광 표시 소자는 임프린트 공정을 통해 평탄한 평탄화층을 형성함으로써 기판 상에 개구율에 영향을 받지 않고 보상 박막트랜지스터와 같은 보상 회로를 형성할 수 있어 고효율 및 저전력과 고수명을 얻을 수 있다.
도 1은 본 발명의 제1 실시 예에 따른 유기 전계 발광 표시 소자를 나타내는 단면도이다.
도 2a 내지 도 2i는 도 1에 도시된 유기 전계 발광 표시 소자의 제조 방법을 나타내는 단면도들이다.
도 3a 내지 도 3d는 도 2e에 도시된 게이트 컨택홀, 화소 컨택홀 및 데이터 컨택홀을 가지는 평탄화층 및 보호막의 제조 방법을 구체적으로 설명하기 위한 단면도들이다.
도 4a 내지 도 4c는 도 2g에 도시된 뱅크 절연막의 제조 방법을 구체적으로 설명하기 위한 단면도들이다.
도 5는 본 발명의 제2 실시 예에 따른 유기 전계 발광 표시 소자를 나타내는 단면도이다.
도 6a 내지 도 6f는 도 5에 도시된 유기 전계 발광 표시 소자의 제조 방법을 나타내는 단면도들이다.
이하, 첨부된 도면 및 실시 예를 통해 본 발명의 실시 예를 구체적으로 살펴보면 다음과 같다.
도 1은 본 발명의 제1 실시 예에 따른 유기 전계 발광 표시 장치는 박막트랜지스터와, 발광셀과, 스토리지 캐패시터와, 게이트 패드와, 데이터 패드를 구비한다.
박막 트랜지스터는 게이트 전극(106), 발광셀의 제1 전극(122)과 접속된 드레인 전극(110), 드레인 전극(110)과 마주하는 소스 전극(108), 게이트 절연막(112)을 사이에 두고 게이트 전극(106)과 중첩되게 형성되어 소스 전극(108)과 드레인 전극(110) 사이에 채널을 형성하는 활성층(114), 소스 전극(108) 및 드레인 전극(110)과의 오믹접촉을 위하여 채널부를 제외한 활성층(114) 사이에 형성된 오믹접촉층(116)을 구비한다.
발광셀은 평탄화층(118) 위에 형성된 제1 전극(122)과, 제1 전극(122) 위에 형성된 발광층을 포함하는 유기층(130)과, 유기층(130) 위에 형성된 제2 전극(132)으로 구성된다.
유기층(130)은 제1 전극(122) 위에 적층된 정공 관련층, 발광층, 전자 관련층 순으로 또는 역순으로 구성된다.
제1 전극(122)은 박막트랜지스터의 드레인 전극(110)과 전기적으로 접속된다. 이러한 제1 전극(122)은 알루미늄(Al) 등과 같은 불투명한 도전 물질 또는 인듐 틴 옥사이드(ITO) 등과 같은 투명한 도전 물질로 형성된다.
제2 전극(132)은 유기층(130) 상에 형성된다. 이러한 제2 전극(132)은 ITO등과 같은 투명한 도전 물질로 형성됨으로써 유기층(130)에서 생성된 광이 제2 전극(132)을 통해 상부로 방출된다.
평탄화층(118)은 광경화형 아크릴계 수지와 카본계 블랙 수지를 포함하는 제1 임프린트용 수지를 임프린트 공정을 통해 형성된다. 이 경우, 임프린트 공정시 이용되는 임프린트 몰드에 의해 가해지는 압력에 의해 평탄화층(118)의 평탄도가 종래보다 높아진다. 이에 따라, 평탄화층(118)은 박막 트랜지스터의 단차를 보상하므로 박막트랜지스터가 형성된 기판(101)의 최상면은 평탄하게 형성됨과 아울러 고개구율을 얻을 수 있다. 또한, 카본계 블랙 수지를 포함하는 평탄화층(118)은 블랙매트릭스 역할을 함으로써 반사판 및 원형 편광판 없이도 외부광의 반사를 차단하여 내부광의 효율을 높힐 수 있다.
뱅크 절연막(124)은 발광 영역을 제외한 나머지 영역에 임프린트 공정을 통해 형성된다. 이에 따라, 뱅크 절연막(124)은 발광영역과 대응되는 제1 전극(122)을 노출시키는 뱅크홀을 가진다.
스토리지 캐패시터는 보호막(104) 및 평탄화층(118)을 사이에 두고 제1 전극(122)과 스토리지 상부 전극(146)이 중첩됨으로써 형성된다. 스토리지 상부 전극(146)은 게이트 절연막(112)을 관통하는 스토리지 컨택홀(144)을 통해 스토리지 하부 전극(142)과 전기적으로 접속된다.
게이트 패드는 게이트 구동 집적 회로(도시하지 않음)와 접속되어 게이트 라인에 스캔 신호를 공급한다. 이를 위해, 게이트 패드는 게이트 라인으로부터 연장되는 게이트 패드 하부 전극(152)과, 게이트 패드 하부 전극(152)과 접속된 게이트 패드 상부전극(156)으로 구성된다. 여기서, 게이트 패드 상부 전극(156)은 게이트 절연막(112) 및 보호막(104)과 평탄화층(118)을 관통하는 게이트 컨택홀(154)을 통해 게이트 패드 하부 전극(152)과 접속된다. 또한, 게이트 패드 상부 전극(156)은 뱅크 절연막(118)을 관통하는 제2 뱅크홀(158)을 통해 외부로 노출되어 게이트 구동 집적 회로가 실장된 게이트 전송 필름과 접속된다.
데이터 패드는 데이터 구동 집적 회로(도시하지 않음)와 접속되어 데이터 라인에 데이터 신호를 공급한다. 이를 위해, 데이터 패드는 데이터 라인으로부터 연장되는 데이터 패드 하부 전극(162)과, 데이터 패드 하부 전극(162)과 접속된 데이터 패드 상부 전극(166)으로 구성된다. 여기서, 데이터 패드 상부 전극(166)은 보호막(104) 및 평탄화층(118)을 관통하는 데이터 컨택홀(164)을 통해 노출된 데이터 패드 하부 전극(162)과 접속된다. 또한, 데이터 패드 상부 전극(166)은 뱅크 절연막(118)을 관통하는 제3 뱅크홀(168)을 통해 외부로 노출되어 데이터 구동 집적 회로가 실장된 데이터 전송 필름과 접속된다.
이에 따라, 본 발명의 제1 실시 예에 따른 유기 전계 발광 표시 소자는 카본계 블랙 수지를 포함하는 평탄화층(118)이 블랙매트릭스 역할을 함으로써 반사판 및 원형 편광판 없이도 외부광의 반사를 차단하여 내부광의 효율을 높힐 수 있다. 또한, 본 발명에 따른 유기 전계 발광 표시 소자는 평탄화층(118) 및 뱅크 절연막(124) 각각이 임프린트 공정을 통해 형성됨으로써 종래 포토리소그래피 공정에 비해 공정을 간소화할 수 있어 공정 시간 및 비용을 절감할 수 있다.
도 2a 내지 도 2i는 도 3에 도시된 유기 전계 발광 표시 소자의 제조 방법을 설명하기 위한 단면도들이다.
도 2a를 참조하면, 기판(101) 상에 게이트 전극(106), 스토리지 하부 전극(142) 및 게이트 패드 하부 전극(152)을 포함하는 제1 도전 패턴군이 형성된다.
구체적으로, 기판(101) 상에 스퍼터링 방법 등의 증착 방법을 통해 게이트 금속층이 순차적으로 형성된다. 여기서, 게이트 금속층은 알루미늄계 금속(Al, AlNd), 구리(Cu), 티타늄(Ti), 몰리브덴(Mo), 텅스텐(W)등과 같은 금속으로 형성된다. 이어서, 제1 마스크를 이용한 포토리소그래피 공정 및 식각 공정으로 게이트 금속층이 패터닝됨으로써 게이트 전극(106), 스토리지 하부 전극(142) 및 게이트 패드 하부 전극(152)을 포함하는 제1 도전 패턴군이 형성된다.
도 2b를 참조하면, 제1 도전 패턴군이 형성된 기판(101) 상에 스토리지 컨택홀(144)을 가지는 게이트 절연막(112)이 형성된다.
구체적으로, 제1 도전 패턴군이 형성된 기판(101) 상에 산화 실리콘(SiOx) 또는 질화 실리콘(SiNx) 등의 무기 절연 물질이 전면 형성된다. 그런 다음, 제2 마스크를 이용한 포토리소그래피 공정 및 식각 공정으로 게이트 절연막(112)이 패터닝됨으로써 스토리지 하부 전극(142)을 노출시키는 스토리지 컨택홀(144)이 형성된다.
도 2c를 참조하면, 게이트 절연막(112)이 형성된 기판(101) 상에 활성층(114) 및 오믹 접촉층(116)을 포함하는 반도체 패턴이 형성된다.
구체적으로, 게이트 절연막(112)이 형성된 기판(101) 상에 비정질 실리콘층 및 불순물(n+ 또는 p+)이 도핑된 비정질 실리콘층이 순차적으로 형성된다. 이어서, 제3 마스크를 이용한 포토리소그래피 공정 및 식각 공정으로 비정질 실리콘층 및 불순물(n+ 또는 p+)이 도핑된 비정질 실리콘층이 패터닝됨으로써 활성층(114) 및 오믹 접촉층(116)을 포함하는 반도체 패턴이 형성된다.
도 2d를 참조하면, 반도체 패턴이 형성된 기판(101) 상에 소스 전극(108), 드레인 전극(110), 스토리지 상부 전극(146) 및 데이터 패드 하부 전극(162)을 포함하는 제2 도전 패턴군이 형성된다.
구체적으로, 반도체 패턴이 형성된 기판(101) 상에 스퍼터링 방법 등의 증착 방법을 통해 데이터 금속층이 순차적으로 형성된다. 여기서, 데이터 금속층으로는 티타늄(Ti), 텅스텐(W), 알루미늄(Al)계 금속, 몰리브덴(Mo), 구리(Cu) 등이 이용된다. 이어서, 제4 마스크를 이용한 포토리소그래피 공정 및 식각 공정으로 데이터 금속층이 패터닝됨으로써 소스 전극(108), 드레인 전극(110), 스토리지 상부 전극(146) 및 데이터 패드 하부 전극(162)을 포함하는 제2 도전 패턴군이 형성된다. 그런 다음, 소스 전극(108) 및 드레인 전극(110)을 마스크로 이들(108,110) 사이에 위치하는 오믹접촉층(116)이 제거됨으로써 활성층(114)이 노출된다.
전술한 바와 같이 반도체 패턴 및 데이터 금속 패턴 각각은 개별적인 마스크를 이용해 형성되므로 이들을 형성하기 위해서는 2개의 마스크가 필요하다. 이외에도 마스크수를 줄이기 위해 반도체 패턴 및 데이터 금속 패턴은 회절 마스크 또는 반투과 마스크와 같은 마스크를 이용하여 한 번의 마스크 공정을 통해, 즉 동시에 형성가능하다.
도 2e를 참조하면, 제2 도전 패턴군이 형성된 기판(101) 상에 게이트 컨택홀(154), 데이터 컨택홀(164) 및 화소 컨택홀(120)을 가지는 보호막(104) 및 평탄화층(118)이 형성된다. 이에 대해 도 3a 내지 도 3d를 결부하여 상세히 설명하기로 한다.
도 3a에 도시된 바와 같이 제2 도전 패턴군이 형성된 기판(101) 상에 산화 실리콘(SiOx) 또는 질화 실리콘(SiNx) 등의 무기 절연 물질이 전면 형성됨으로써 보호막(104)이 형성된다. 그런 다음, 보호막(104) 상에 광경화형 아크릴계 수지와 카본계 블랙 수지를 포함하는 제1 임프린트(imprint)용 수지(117)가 형성된다. 이어서, 제1 임프린트용 수지(117) 상부에 제1 임프린트용 몰드(182)가 정렬된다. 제1 임프린트용 몰드(182)는 탄성이 큰 고무 재료, 예를 들어 폴리디메틸실록산(PDMS)으로 형성된다. 이러한 제1 임프린트용 몰드(182)는 제1 내지 제3 돌출부(182a,182b,182c)와, 홈(182d)을 가진다.
제1 돌출부(182a)는 화소 컨택홀이 형성될 영역과 대응되며, 제2 돌출부(182b)는 게이트 컨택홀이 형성될 영역과 대응되며, 제3 돌출부(182c)는 데이터 컨택홀이 형성될 영역과 대응되며, 홈(182d)은 평탄화층이 형성될 영역과 대응된다.
이러한 임프린트용 몰드(160)는 도 3b에 도시된 바와 같이 제1 내지 제3 돌출부(182a,182b,182c)의 최상면이 보호막(104)과 접촉되도록 제1 임프린트용 수지(117)를 가압한다. 이와 동시에 제1 임프린트용 수지(117)는 자외선 등과 같은 광에 의해 경화된다. 그러면, 제1 임프린트용 수지(117)가 제1 임프린트용 몰드(182)의 홈(182d) 내로 이동한다. 이에 따라, 제1 임프린트용 몰드(182)의 홈(182d)과 반전 전사된 형태의 평탄화층(118)과, 제1 돌출부(182a)와 대응되는 영역에 화소 컨택홀(120)과, 제2 돌출부(182b)와 대응되는 영역에 게이트 컨택홀(154)과, 제3 돌출부(182c)와 대응되는 영역에 데이터 컨택홀(164)이 형성된다.
평탄화층(118), 화소 컨택홀(120), 데이터 컨택홀(164) 및 게이트 컨택홀(154)이 형성된 후, 제1 임프린트용 몰드(182)은 도 3c에 도시된 바와 같이 기판(101)으로부터 분리된다.
그런 다음, 화소 컨택홀(120), 데이터 컨택홀(164) 및 게이트 컨택홀(154)을 통해 노출된 무기 절연 물질로 형성되는 고상 형태의 보호막(104) 및 게이트 절연막(112)은 임프린트용 몰드(160)를 통해 패터닝되지 않으므로 도 3d에 도시된 바와 같이 평탄화층(118)을 마스크로 이용한 건식 식각 공정을 통해 식각된다. 따라서, 게이트 컨택홀(154)은 보호막(104) 및 게이트 절연막(112)을 관통하여 게이트 패드 하부 전극(152)을 노출시키게 되며, 데이터 컨택홀(164)은 보호막(104)을 관통하여 데이터 패드 하부 전극(162)을 노출시키게 되며, 화소 컨택홀(120)은 보호막(104)을 관통하여 드레인 전극(110)을 노출시키게 된다.
도 2f를 참조하면, 평탄화층(118)이 형성된 기판(101) 상에 제1 전극(122), 게이트 패드 상부 전극(156) 및 데이터 패드 상부 전극(166)을 포함하는 제3 도전 패턴군이 형성된다.
구체적으로, 평탄화층(118)이 형성된 기판(101) 상에 스퍼터링 방법 등의 증착 방법을 통해 투명 도전층 또는 불투명 도전층이 형성된다. 이어서, 제5 마스크를 이용한 포토리소그래피 공정 및 식각 공정으로 투명 도전층 또는 불투명 도전층이 패터닝됨으로써 제1 전극(122), 게이트 패드 상부 전극(156) 및 데이터 패드 상부 전극(166)을 포함하는 제3 도전 패턴군이 형성된다.
도 2g를 참조하면, 제3 도전 패턴군이 형성된 기판(101) 상에 제1 내지 제3 뱅크홀(128,158,168)을 가지는 뱅크 절연막(124)이 형성된다. 이에 대해 도 4a 내지 도 4c를 결부하여 상세히 설명하기로 한다.
도 4a에 도시된 바와 같이 제3 도전 패턴군이 형성된 기판(101) 상에 아크릴계 수지를 포함하는 액상 형태의 제2 임프린트용 수지(123)가 전면 도포된다. 이어서, 제2 임프린트용 수지(123) 상부에 제2 임프린트용 몰드(184)가 정렬된다. 제2 임프린트용 몰드(184)는 탄성이 큰 고무 재료, 예를 들어 폴리디메틸실록산(PDMS)으로 형성된다. 이러한 제2 임프린트용 몰드(184)는 제1 내지 제3 돌출부(184a,184b,184c)와, 홈(184d)을 가진다.
제1 돌출부(184a)는 제1 뱅크홀(128)이 형성될 영역과 대응되며, 제2 돌출부(184b)는 제2 뱅크홀(158)이 형성될 영역과 대응되며, 제3 돌출부(184c)는 제3 뱅크홀(168)이 형성될 영역과 대응되며, 홈(182d)은 뱅크 절연막이 형성될 영역과 대응된다.
이러한 제2 임프린트용 몰드(184)는 도 4b에 도시된 바와 같이 제1 내지 제3 돌출부(184a,184b,184c)의 최상면 각각이 제1 전극(122), 게이트 상부 전극(154) 및 데이터 상부 전극(164)과 접촉되도록 제2 임프린트용 수지(123)를 가압한다. 이와 동시에 제2 임프린트용 수지(123)는 자외선 등과 같은 광에 의해 경화된다. 그러면, 제2 임프린트용 수지(123)는 제2 임프린트용 몰드(184)의 홈(184d) 내로 이동한다. 이에 따라, 제2 임프린트용 몰드(184)의 홈(184d)과 반전 전사된 형태의 뱅크 절연막(124)과, 제2 임프린트용 몰드(184)의 돌출부들(184a,184b,184c)과 반전 전사된 형태의 제1 내지 제3 뱅크홀(128,158,168)이 형성된다. 여기서, 제1 뱅크홀(128)은 제1 전극(122)을, 제2 뱅크홀(158)은 게이트 패드 상부 전극(154)을, 제3 뱅크홀(168)은 데이터 패드 상부 전극(166)을 노출시킨다. 그런 다음, 제2 임프린트용 몰드(184)는 도 4c에 도시된 바와 같이 뱅크 절연막(124)이 형성된 기판(101)으로부터 분리된다.
도 2h를 참조하면, 뱅크 절연막(124)이 형성된 기판(101) 상에 유기층(130) 및 제2 전극(132)이 순차적으로 형성된다.
구체적으로, 뱅크 절연막(124)에 의해 노출된 제1 전극(122) 상에는 전자 관련층, 발광층, 정공 관련층이 포함된 유기층(130)이 열증착 방법, 스퍼터링 방법 또는 그의 조합 방법으로 순차적으로 형성된다. 이후, 유기층(130)이 형성된 기판(101) 상에 투명 도전막이 도포됨으로써 제2 전극(132)이 형성된다. 투명 도전막으로는 인듐 주석 산화물(Indium Tin Oxide : ITO)이나 주석 산화물(Tin Oxide : TO), 인듐 아연 산화물(Indium Zinc Oxide : IZO), SnO2 , 아몰퍼스-인듐 주석 산화물(a-ITO)등이 이용된다.
도 2i를 참조하면, 제2 전극(132)이 형성된 기판(101) 상에는 산소 또는 수분으로부터 유기층(130)을 보호하기 위한 밀봉캡(170)이 형성된다. 이 때, 밀봉캡(170)은 유리로 이루어진 유리캡 또는 무기막과 유기막이 교번적으로 적층된 박막캡이 이용된다.
도 5는 본 발명의 제2 실시 예에 따른 유기 전계 발광 표시 소자를 나타내는 단면도이다.
도 5는 도 1에 도시된 유기 전계 발광 표시 장치와 대비하여 뱅크 절연막과 일체화된 스페이서를 추가로 구비하는 것을 제외하고는 동일한 구성요소를 구비한다. 이에 따라, 동일한 구성요소에 대한 상세한 설명은 생략하기로 한다.
평탄화층(118)은 광경화형 아크릴계 수지를 포함하는 제1 임프린트용 수지를 임프린트 공정을 통해 형성된다. 이 경우, 임프린트 공정시 이용되는 제1 임프린트 몰드에 의해 가해지는 압력에 의해 평탄화층(118)의 평탄도가 종래보다 높아진다. 이에 따라, 평탄화층(118)은 박막 트랜지스터의 단차를 보상하므로 박막트랜지스터가 형성된 기판(101)의 최상면은 평탄하게 형성됨과 아울러 고개구율을 얻을 수 있다.
뱅크 절연막(124)은 발광 영역을 제외한 나머지 영역에 형성된다. 이에 따라, 뱅크 절연막(124)은 발광영역과 대응되는 제1 전극(122)을 노출시키는 화소홀을 가진다.
스페이서(126)는 기판(101)과 밀봉캡(170) 간의 셀갭을 일정하게 유지하는 역할을 한다. 이에 따라, 기판(101)이 대면적화되었을 경우, 스페이서(126)는 밀봉캡(170)이 휘어지는 것을 방지하게 된다.
스페이서(126)는 뱅크 절연막(124)과 동일 재질로 일체화되게 형성된다. 즉, 스페이서(126) 및 뱅크 절연막(124)은 광경화형 아크릴계 수지와 카본계 블랙 수지를 포함하는 제2 임프린트용 수지를 임프린트 공정으로 패터닝함으로써 동시에 형성된다.
이에 따라, 본 발명에 따른 유기 전계 발광 표시 소자는 카본계 블랙 수지를 포함하는 뱅크 절연막(124)이 블랙매트릭스 역할을 함으로써 반사판 및 원형 편광판 없이도 외부광의 반사를 차단하여 내부광의 효율을 높힐 수 있다. 또한, 본 발명에 따른 유기 전계 발광 표시 소자는 스페이서(126) 및 뱅크 절연막(124)이 임프린트 공정을 통해 동시에 형성됨으로써 공정을 간소화할 수 있어 공정 시간 및 비용을 절감할 수 있다.
도 6a 내지 도 6f는 도 5에 도시된 유기 전계 발광 표시 소자의 제조 방법을 설명하기 위한 단면도들이다.
도 6a를 참조하면, 기판(101) 상에 도 2a 내지 도 2f의 제조 방법으로 박막트랜지스터의 게이트 전극(106), 게이트 패드의 게이트 패드 하부 전극(152) 및 스토리지 하부 전극(142)을 포함하는 제1 도전 패턴군과; 스토리지 컨택홀(144)을 가지는 게이트 절연막(112)과; 활성층 및 오믹접촉층을 포함하는 반도체 패턴과; 박막트랜지스터의 소스 전극(108) 및 드레인 전극(101), 스토리지 상부 전극(146) 및 데이터 패드 하부 전극(162)을 포함하는 제2 도전 패턴군과; 보호막(104)과; 평탄화층(118)과; 제1 전극(122), 게이트 패드 상부 전극(156) 및 데이터 패드 상부 전극(166)을 포함하는 제3 도전 패턴군이 형성된다.
도 6b를 참조하면, 제3 도전 패턴군이 형성된 기판(101) 상에 광경화형 아크릴계 수지와 카본계 블랙 수지를 포함하는 액상의 제2 임프린트용 수지(125)가 전면 도포된다. 이어서, 제2 임프린트용 수지(125)(125) 상부에 제2 임프린트용 몰드(186)가 정렬된다. 제2 임프린트용 몰드(186)는 탄성이 큰 고무 재료, 예를 들어 폴리디메틸실록산(PDMS)으로 형성된다. 이러한 제2 임프린트용 몰드(186)는 제1 및 제2 홈(186a,186b)과, 제1 내지 제3 돌출부(186c,186d,186e)를 구비한다.
제1 홈(186a)은 스페이서가 형성될 영역과 대응되며, 제2 홈(186b)은 뱅크 절연막이 형성될 영역과 대응되며, 제1 돌출부(186c)는 뱅크홀(128)이 형성될 영역과 대응되며, 제2 돌출부(186d)는 게이트 패드가 형성된 영역과 대응되며, 제3 돌출부(186e)는 데이터 패드가 형성된 영역과 대응된다.
이러한 제2 임프린트용 몰드(186)는 도 6c에 도시된 바와 같이 제1 내지 제3 돌출부(186c,186d,186e)의 최상면 각각이 제1 전극(122), 게이트 패드 상부 전극(154) 및 데이터 패드 상부 전극(164)과 접촉되도록 제2 임프린트용 수지(125)를 가압한다. 이와 동시에 제2 임프린트용 수지(125)는 자외선 등과 같은 광에 의해 경화된다. 그러면, 제2 임프린트용 수지(125)는 제2 임프린트용 몰드(186)의 제1 및 제2 홈(186a,186b) 내로 이동한다. 이에 따라, 제2 임프린트용 몰드(186)의 제1 홈(186a)과 반전 전사된 형태의 스페이서(126)와, 제2 임프린트용 몰드(186)의 제2 홈(186b)과 반전 전사된 형태의 뱅크 절연막(124)과, 제2 임프린트용 몰드(186)의 제1 돌출부(186c)와 반전 전사된 형태의 뱅크홀(128)이 형성된다. 또한, 제2 임프린트용 몰드(186)의 제2 및 제3 돌출부(186d,186e)와 대응되는 영역의 게이트 패드 및 데이터 패드가 노출되도록 형성된다. 그런 다음, 제2 임프린트용 몰드(184)는 도 6d에 도시된 바와 같이 뱅크 절연막(124)이 형성된 기판(101)으로부터 분리된다.
도 6e를 참조하면, 뱅크 절연막(124)이 형성된 기판(101) 상에 유기층(130) 및 제2 전극(132)이 순차적으로 형성된다.
구체적으로, 뱅크 절연막(124)에 의해 노출된 제1 전극(122) 상에는 전자 관련층층, 발광층, 정공 관련층이 포함된 유기층(130)이 열증착 방법, 스퍼터링 방법 또는 그의 조합 방법으로 순차적으로 형성된다. 이후, 유기층(130)이 형성된 기판(101) 상에 투명 도전막이 도포됨으로써 제2 전극(132)이 형성된다. 투명 도전막으로는 인듐 주석 산화물(Indium Tin Oxide : ITO)이나 주석 산화물(Tin Oxide : TO), 인듐 아연 산화물(Indium Zinc Oxide : IZO), SnO2 , 아몰퍼스-인듐 주석 산화물(a-ITO)등이 이용된다.
도 6f를 참조하면, 제2 전극(132)이 형성된 기판(101) 상에는 산소 또는 수분으로부터 유기층(130)을 보호하기 위한 유리로 이루어진 밀봉캡(170)이 형성된다. 밀봉캡(170)은 스페이서(126)에 의해 기판(101)과 셀갭을 일정하게 유지한다.
이상에서 설명한 본 발명은 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 종래의 지식을 가진 자에게 있어 명백할 것이다.
106 : 게이트 전극 108 : 소스 전극
110 : 드레인 전극 112 : 게이트 절연막
114 : 활성층 116 : 오믹 접촉층
118 : 평탄화층 122: 제1 전극
124 : 뱅크 절연막 126 : 스페이서
130 : 유기층 132 : 제2 전극
182,184,186 : 임프린트용 몰드

Claims (7)

  1. 기판 상에 박막트랜지스터를 형성하는 단계와;
    상기 박막트랜지스터가 형성된 기판 상에 제1 임프린트용 몰드를 이용하여 평탄화층을 형성하는 단계와;
    상기 평탄화층이 형성된 기판 상에 상기 박막트랜지스터와 접속되는 제1 전극을 형성하는 단계와;
    상기 제1 전극이 형성된 기판 상에 제2 임프린트용 몰드를 이용하여 뱅크 절연막을 형성하는 단계와;
    상기 뱅크 절연막이 형성된 기판 상에 유기층을 형성하는 단계와;
    상기 유기층이 형성된 기판 상에 제2 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 발광 표시 소자의 제조 방법.
  2. 제 1 항에 있어서,
    상기 박막트랜지스터 형성시 상기 박막트랜지스터의 게이트 전극과 접속되는 게이트 패드 하부 전극과, 상기 박막트랜지스터의 소스 전극과 접속되는 데이터 패드 하부 전극을 형성하는 단계와;
    상기 애노드 전극 형성시 상기 게이트 패드 하부 전극과 접속되는 게이트 패드 상부 전극과, 상기 데이터 패드 하부 전극과 접속되는 데이터 패드 상부 전극을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 발광 표시 소자의 제조 방법.
  3. 제 2 항에 있어서,
    상기 제1 임프린트용 몰드를 이용하여 평탄화층을 형성하는 단계는
    상기 박막트랜지스터가 형성된 기판 상에 제1 임프린트용 수지를 형성하는 단계와;
    상기 제1 임프린트용 수지가 형성된 기판 상부에 상기 제1 임프린트용 몰드를 정렬하는 단계와;
    상기 제1 임프린트용 수지를 상기 제1 임프린트용 몰드를 이용하여 가압함으로써 상기 평탄화층을 형성함과 동시에 상기 박막트랜지스터의 드레인 전극 상의 보호막을 노출시키는 화소 컨택홀과, 상기 게이트 패드 하부 전극 상의 상기 보호막을 노출시키는 게이트 컨택홀을 형성과, 상기 데이터 패드 하부 전극 상의 상기 보호막을 노출시키는 데이터 컨택홀을 형성하는 단계와;
    상기 평탄화층을 마스크로 상기 보호막과, 상기 보호막 하부의 게이트 절연막을 식각하여 상기 드레인 전극, 게이트 패드 하부 전극 및 데이터 패드 하부 전극을 노출시키는 단계를 포함하는 것을 특징으로 하는 발광 표시 소자의 제조 방법.
  4. 제 3 항에 있어서,
    상기 제2 임프린트용 몰드를 이용하여 상기 뱅크 절연막을 형성하는 단계는
    상기 제1 전극이 형성된 기판 상에 제2 임프린트용 수지를 형성하는 단계와;
    상기 제2 임프린트용 수지가 형성된 상기 기판 상부에 상기 제2 임프린트용 몰드를 정렬하는 단계와;
    상기 제2 임프린트용 수지를 상기 제2 임프린트용 몰드를 이용하여 가압함으로써 상기 제1 전극을 노출시키는 뱅크홀을 가지는 상기 뱅크 절연막을 형성하는 단계를 포함하는 것을 특징으로 하는 발광 표시 소자의 제조 방법.
  5. 제 4 항에 있어서,
    상기 평탄화층은 아크릴계 수지와 카본계 블랙 수지를 포함하는 상기 제1 임프린트용 수지로 형성되어 블랙매트릭스 역할을 하는 것을 특징으로 하는 발광 표시 소자의 제조 방법.
  6. 제 3 항에 있어서,
    상기 제2 임프린트용 몰드를 이용하여 상기 뱅크 절연막을 형성하는 단계는
    상기 제1 전극이 형성된 기판 상에 제2 임프린트용 수지를 형성하는 단계와;
    상기 제2 임프린트용 수지가 형성된 상기 기판 상부에 상기 제2 임프린트용 몰드를 정렬하는 단계와;
    상기 제2 임프린트용 수지를 상기 제2 임프린트용 몰드를 이용하여 가압함으로써 상기 제1 전극을 노출시키는 뱅크홀을 가지는 상기 뱅크 절연막과 스페이서를 동시에 형성하는 단계를 포함하는 것을 특징으로 하는 발광 표시 소자의 제조 방법.
  7. 제 6 항에 있어서,
    상기 뱅크 절연막은 아크릴계 수지와 카본계 블랙 수지를 포함하는 상기 제2 임프린트용 수지로 형성되어 블랙매트릭스 역할을 하는 것을 특징으로 하는 발광 표시 소자의 제조 방법.
KR1020100110799A 2010-11-09 2010-11-09 발광 표시 소자의 제조 방법 KR20120049512A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100110799A KR20120049512A (ko) 2010-11-09 2010-11-09 발광 표시 소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100110799A KR20120049512A (ko) 2010-11-09 2010-11-09 발광 표시 소자의 제조 방법

Publications (1)

Publication Number Publication Date
KR20120049512A true KR20120049512A (ko) 2012-05-17

Family

ID=46267280

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100110799A KR20120049512A (ko) 2010-11-09 2010-11-09 발광 표시 소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR20120049512A (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103794617A (zh) * 2013-10-30 2014-05-14 友达光电股份有限公司 发光二极管显示面板及其制作方法
KR20150039383A (ko) * 2013-10-02 2015-04-10 삼성전자주식회사 반도체 장치의 제조 방법
KR20150040668A (ko) * 2013-10-07 2015-04-15 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
US9391168B2 (en) 2012-09-18 2016-07-12 Samsung Display Co., Ltd. Manufacturing method of a thin film transistor utilizing a pressing mold and active-matrix display devices made therefrom
CN108258022A (zh) * 2018-01-25 2018-07-06 京东方科技集团股份有限公司 像素结构、显示基板和显示装置
US10811641B2 (en) 2017-11-20 2020-10-20 Samsung Display Co., Ltd. Display device and manufacturing method thereof

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9391168B2 (en) 2012-09-18 2016-07-12 Samsung Display Co., Ltd. Manufacturing method of a thin film transistor utilizing a pressing mold and active-matrix display devices made therefrom
KR20150039383A (ko) * 2013-10-02 2015-04-10 삼성전자주식회사 반도체 장치의 제조 방법
US9147687B2 (en) 2013-10-02 2015-09-29 Samsung Electronics Co., Ltd. Methods of fabricating semiconductor devices
KR20150040668A (ko) * 2013-10-07 2015-04-15 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
CN103794617A (zh) * 2013-10-30 2014-05-14 友达光电股份有限公司 发光二极管显示面板及其制作方法
CN103794617B (zh) * 2013-10-30 2017-03-01 友达光电股份有限公司 发光二极管显示面板及其制作方法
US10811641B2 (en) 2017-11-20 2020-10-20 Samsung Display Co., Ltd. Display device and manufacturing method thereof
CN108258022A (zh) * 2018-01-25 2018-07-06 京东方科技集团股份有限公司 像素结构、显示基板和显示装置

Similar Documents

Publication Publication Date Title
US10930887B2 (en) Flexible organic light emitting display device having a dam in a folding region
US11018211B2 (en) Array substrate and display pane, having subpixels including corresponding self-luminous units and photosensitive units
CN109346504B (zh) 柔性显示面板及显示装置
EP2744008B1 (en) Array substrate, method for fabricating the same, and OLED display device
KR20200125897A (ko) 디스플레이 장치
KR101319096B1 (ko) 탑 에미션 인버티드형 유기발광 다이오드 표시장치 및 그의제조방법
US8969904B2 (en) Organic light emitting display device
US9252268B2 (en) Array substrate for display device
KR102436248B1 (ko) 유기발광표시장치
KR20180071538A (ko) 표시 장치용 기판과 그를 포함하는 표시 장치
CN109378326B (zh) 显示面板及其制作方法
CN109360849B (zh) 基板及其制作方法以及透明显示装置
US11081663B2 (en) Organic electroluminescent display panel with auxiliary electrodes, method for manufacturing the same, and display device using the same
KR20100067463A (ko) 유기 발광 표시 장치
US20200194719A1 (en) Flexible substrate and flexible organic light emitting diode device
KR20120049512A (ko) 발광 표시 소자의 제조 방법
US11289685B2 (en) Display panel with patterned light absorbing layer, and manufacturing method thereof
CN110429126B (zh) 显示面板和显示装置
CN110034158B (zh) 显示装置
CN109065590B (zh) 有机发光显示基板及其制作方法、有机发光显示装置
KR20080085583A (ko) 유기 발광 표시 장치 및 그 제조방법
KR20140080235A (ko) 플렉서블 유기전계 발광소자 및 그 제조방법
KR102052432B1 (ko) 유기전계발광소자 및 그 제조방법
US9231041B2 (en) Organic light emitting diode display device and method of manufacturing the same
US8570466B2 (en) Transflective liquid crystal display device having a thin film transistor and manufacturing method thereof

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid