KR20210158617A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20210158617A
KR20210158617A KR1020200077173A KR20200077173A KR20210158617A KR 20210158617 A KR20210158617 A KR 20210158617A KR 1020200077173 A KR1020200077173 A KR 1020200077173A KR 20200077173 A KR20200077173 A KR 20200077173A KR 20210158617 A KR20210158617 A KR 20210158617A
Authority
KR
South Korea
Prior art keywords
electrode
layer
metal layer
light emitting
metal
Prior art date
Application number
KR1020200077173A
Other languages
English (en)
Inventor
이진복
김용일
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020200077173A priority Critical patent/KR20210158617A/ko
Priority to US17/344,648 priority patent/US11882717B2/en
Publication of KR20210158617A publication Critical patent/KR20210158617A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/824—Cathodes combined with auxiliary electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H01L27/3272—
    • H01L27/3276—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/814—Anodes combined with auxiliary electrodes, e.g. ITO layer combined with metal lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H10K59/80522—Cathodes combined with auxiliary electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/302—Details of OLEDs of OLED structures
    • H10K2102/3023—Direction of light emission
    • H10K2102/3026—Top emission
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/818—Reflective anodes, e.g. ITO combined with thick metallic layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/828—Transparent cathodes, e.g. comprising thin metal layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80518—Reflective anodes, e.g. ITO combined with thick metallic layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H10K59/80524—Transparent cathodes, e.g. comprising thin metal layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 보조 접속부의 구성을 포함하여 캐소드(cathode) 전압 강하를 방지하고, 투과부와 발광부를 함께 갖는 구조에서 투과부의 투과효율과 발광부의 휘도를 함께 향상시킬 수 있는 표시 장치에 관한 것이다.

Description

표시 장치 {Display Device}
본 발명은 표시 장치에 관한 것으로, 특히 보조 접속부의 구성을 포함하여 캐소드 전압 강하를 방지하고, 투과부와 발광부를 함께 갖는 구조에서 투과부의 투과효율과 발광부의 휘도를 함께 향상시킬 수 있는 표시 장치에 관한 발명이다.
최근 본격적인 정보화 시대로 접어듦에 따라 전기적 정보신호를 시각적으로 표현하는 디스플레이(display) 분야가 급속도로 발전해 왔고, 이에 부응하여 박형화, 경량화, 저소비전력화의 우수한 성능을 지닌 여러 가지 다양한 표시장치(Display Device)가 개발되어 기존의 브라운관(Cathode Ray Tube: CRT)을 빠르게 대체하고 있다.
이 중, 별도의 광원을 요구하지 않으며 장치의 컴팩트화 및 선명한 컬러 표시를 위해 별도 광원을 구비하지 않고, 발광 소자를 표시 패널 내에 갖는 자발광 표시 장치가 경쟁력 있는 어플리케이션(application)으로 고려되고 있다.
한편, 표시 장치에 각 서브 화소에 구비된 발광 소자는 그 중 일 전극을 전체 액티브 영역에서 일체로 구비하기 때문에, 복수개의 서브 화소들에 걸쳐 일체형으로 형성되는 전극에 전압이 인가되는 부위에서 먼 영역에 전압 강하가 일어남을 방지하기 위해 보조 접속부가 요구되는 실정이다.
본 발명은 상술한 문제점을 해결하기 위하여 안출된 것으로, 특히 보조 접속부의 구성을 포함하여 캐소드(cathode) 전압 강하를 방지하고, 투과부와 발광부를 함께 갖는 구조에서 투과부의 투과효율과 발광부의 휘도를 함께 향상시킬 수 있는 표시 장치에 관한 발명이다.
본 발명의 표시 장치는 고반사성의 금속을 제 1 전극에 포함하는 구조에서, 보조 접속부의 구성을 변경하며 발광부의 효율을 향상시킬 수 있는 효과를 갖는다.
본 발명의 일 실시예에 따른 표시 장치는, 발광부와 발광부 주변의 비발광부를 갖는 화소를 복수개 포함한 기판과, 상기 기판의 발광부에, 제 1 전극, 제 1 전극 상의 유기 발광층 및 상기 유기 발광층 상의 제 2 전극을 포함한 발광 소자와, 상기 비발광부의 상기 제 1 전극보다 하부의 층에, 제 1 금속층 및 상기 제 1 금속층 상에 상기 제 1 금속층보다 작은 면적의 제 2 금속층이 적층된 보조 전극과, 상기 제 2 금속층보다 더 돌출되고, 상기 제 1 금속층의 일부를 노출시키는 패시베이션막 및 상기 제 2 금속층 측부에서, 상기 패시베이션막과 상기 제 1 금속층 사이의 공극부를 포함하며, 상기 제 2 전극은 상기 비발광부에서 상기 공극부로 들어와 상기 보조 전극의 상기 제 1 금속층과 접속될 수 있다.
또한, 다른 실시예에 따른 본 발명의 표시 장치는 서로 다른 색을 발광하는 복수개의 발광부와, 상기 복수개의 발광부에 이웃한 투과부를 갖는 화소를 복수개 포함한 기판과, 상기 복수개의 발광부에 각각 구비된 제 1 전극과, 상기 비발광부에, 제 1 금속층 및 상기 제 1 금속층 상에 상기 제 1 금속층보다 작은 면적의 제 2 금속층이 적층된 보조 전극과, 상기 제 2 금속층 상부에, 상기 제 2 금속층보다 더 돌출되고, 상기 제 1 금속층의 일부를 노출시키는 패시베이션막과, 상기 제 2 금속층 측부에서, 상기 패시베이션막과 상기 제 1 금속층 사이의 공극부와, 상기 패시베이션막 상에 공극부 및 상기 제 1 금속층의 일부를 노출시키며 비발광부에 구비된 뱅크와, 상기 뱅크 및 상기 노출된 제 1 금속층에 구비된 유기층과, 상기 유기층 상부에 구비되며, 상기 공극부로 일부 들어와 상기 제 1 금속층과 직접 접속된 제 2 전극을 포함할 수 있다.
본 발명의 표시 장치는 다음과 같은 효과를 갖는다.
본 발명의 표시 장치는, 상부 발광 방식으로 구동되는 발광부의 고효율 특성을 갖기 위해 제 1 전극(anode)이 고반사 금속을 구비시 고반사 금속이 팁(tip) 구조를 가질 때 형성 이후 산화되거나 뱅크 등의 소성 공정에서 변형되는 것을 방지할 수 있다. 즉, 제 1 전극과 별개로 그 하측의 게이트 라인이나 데이터 라인을 이루는 금속층에서 공극부를 구비한 보조 전극을 형성하여 제 1 전극이 팁(tip) 상 구조로 외측으로 돌출함을 방지할 수 있다.
본 발명의 표시 장치에서, 무기 절연막 또는 상부 금속층과 하부 금속층 사이의 중간 금속층이 제거되어, 공극부(UC)가 정의된다. 이 경우, 공극부 상부에 남아있는 상부 금속층은 알루미늄(Al), 크롬(Cr), 구리(Cu), 티타늄(Ti), 몰리브덴(Mo), 텅스텐(W)과 같은 도전률이 높은 금속 또는 이들 금속을 적어도 하나 포함한 합금으로 이후 뱅크 등의 소성 공정에서도 변형이 거의 없다. 따라서, 뱅크 형성 후에도 공극부의 수직 갭을 안정적으로 유지시키고, 이어 형성되는 직진성을 갖고 증착되는 유기층이 공극부(UC) 내부로 들어 옮을 방지하며, 제 2 전극이 공극부(UC) 내부로 들어와 유기층 외측으로 하부 금속층과 직접 접속되어 보조 전극과 전기적 연결을 안정적으로 갖게 한다. 이를 통해 표시 장치의 수명을 향상시키며 잔상을 방지할 수 있다.
더불어, 본 발명의 표시 장치는 투과부의 면적을 늘려 투과율을 확대시킬 수 있는 효과가 있으며, 발광부에서 발광 효율을 향상시키며, 동시에 발광부와 투과부에서 공용되는 제 2 전극의 전압 강하 현상을 방지할 수 있는 효과가 있다.
공극부가 게이트 라인 또는 데이터 라인 금속층과 동일층에 형성될 수 있는 것으로, 별도 배선의 추가나 별도의 무기막 등의 추가 구성이 없어, 마스크 수를 늘리지 않고 전압 강하 방지 구조를 구현 가능하다.
또한, 발광부의 면적이 작더라도 발광부의 개별 효율을 고반사성 금속으로 확보할 수 있어, 투과부의 면적을 늘려 투명 표시 장치에서 개구 면적을 늘리며 투과 효율 또한 향상할 수 있다.
도 1은 본 발명의 제 1 실시예에 따른 표시 장치의 평면도
도 2는 본 발명의 제 1 실시예에 따른 표시 장치의 단면도
도 3은 본 발명의 제 2 실시예에 따른 표시 장치의 평면도
도 4는 도 3의 I~I' 선상의 단면도
도 5는 도 3의 Ⅱ~Ⅱ 선상의 단면도
도 6a 및 도 6b는 애노드 언더컷의 제 1, 제 2 실험예를 나타낸 SEM 도
도 7a 내지 도 7f는 본 발명의 제 2 실시예에 따른 표시 장치의 I~I' 선상의 공정 단면도
도 8a 내지 도 8f는 본 발명의 제 2 실시예에 따른 표시 장치의 I~I' 선상의 공정 단면도
도 9는 본 발명의 제 3 실시예에 따른 표시 장치를 나타낸 단면도
도 10a 및 도 10b는 제 3 실험예에 따른 언더컷 구조를 나타낸 SEM도 및 그의 확대도
명세서 전체에 걸쳐서 동일한 참조 번호들은 실질적으로 동일한 구성 요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 기술 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다. 또한, 이하의 설명에서 사용되는 구성요소 명칭은 명세서 작성의 용이함을 고려하여 선택된 것으로, 실제 제품의 부품 명칭과 상이할 수 있다.
본 발명의 다양한 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도면에 도시된 사항에 한정되는 것은 아니다. 본 명세서 전체에 걸쳐 동일한 도면 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급한 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
본 발명의 다양한 실시예에 포함된 구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
본 발명의 다양한 실시예를 설명함에 있어, 위치 관계에 대하여 설명하는 경우에, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
본 발명의 다양한 실시예를 설명함에 있어, '제 1~', '제 2~' 등이 다양한 구성 요소를 서술하기 위해서 사용될 수 있지만, 이러한 용어들은 서로 동일 유사한 구성 요소 간에 구별을 하기 위하여 사용될 따름이다. 따라서, 본 명세서에서 '제 1~'로 수식되는 구성 요소는 별도의 언급이 없는 한, 본 발명의 기술적 사상 내에서 '제 2~' 로 수식되는 구성 요소와 동일할 수 있다.
본 발명의 여러 다양한 실시예의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 다양한 실시예가 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시 가능할 수도 있다.
구체적으로 도면을 참조하여 본 발명의 표시 장치에 대해 설명한다.
도 1은 본 발명의 제 1 실시예에 따른 표시 장치의 평면도이며, 도 2은 본 발명의 제 1 실시예에 따른 표시 장치의 단면도이다.
도 1 및 도 2와 같이, 본 발명의 제 1 실시예에 따른 표시 장치는, 복수개의 발광부(GE, WE, BE, RE)와, 상기 복수개의 발광부에 이웃한 투과부(T)를 갖는 화소를 복수개 포함한 기판(100)과, 상기 기판의 발광부(E)에 구비된 발광 소자(OLED)와, 상기 비발광부(NE)의 상기 제 1 전극(145)보다 하부의 층에, 제 1 금속층(1201) 및 상기 제 1 금속층 상에 상기 제 1 금속층보다 작은 면적의 제 2 금속층(1202)이 적층된 보조 전극(120)과, 상기 제 2 금속층(1202)보다 더 돌출되고, 상기 제 1 금속층의 일부를 노출시키는 패시베이션막(125) 및 상기 제 2 금속층(1202) 측부에서, 상기 패시베이션막(125)과 상기 제 1 금속층(1201) 사이의 공극부(UC)를 포함한다.
본 발명의 표시 장치는 일정 면적 이상의 투과부(T)를 구비하여 유리처럼 기판(100)의 배면측의 구성이 보일 수 있는 것으로, 투과부(T)는 일종의 투명 필름과 같이 광을 투과시킨다. 그리고, 발광부(E: GE, WE, BE, RE)에는 제 1 전극(145), 유기층(150) 및 제 2 전극(160)이 적층되어 이루어진 발광 소자(OLED)를 포함하여, 구비된 제 1 전극(145)에 박막 트랜지스터(TFT)를 전기적으로 연결시켜 박막 트랜지스터(TFT)의 온/오프에 따라 선택적으로 표시가 이루어질 수 있다. 즉, 본 발명의 표시 장치는 투과부(T)와 발광부(GE, WE, BE, RE) 구비로 광 투과와 발광 표시가 동시에 이루어질 수 있다. 여기서, 발광부(GE, WE, BE, RE)는 각각 녹색, 백색, 청색 및 적색을 발광하는 영역들로, 각 발광부(GE, WE, BE, RE)에 선택적으로 각 색 발광층이 구비될 수도 있고, 혹은 봉지층(200) 상부나 대향 기판(미도시) 측에 컬러 필터층(미도시)을 구비하여 색 표시를 구현할 수 있다. 후자의 경우, 각 서브 화소들의 발광부들(GE, WE, BE, RE)에 구비된 발광 소자(OLED)는 공통적으로 백색을 발광할 수 있으며, 백색 발광부(WE)에 대응하여서는 컬러 필터층이 구비되지 않을 수 있다. 상기 발광부(GE, WE, BE, RE)에 연결된 박막 트랜지스터를 통해 전압이 인가되었을 때, 각 발광부(GE, WE, BE, RE)의 발광부별 색표시가 이루어지며 영상을 구현한다.
도 1에 도시된 발광부(GE, WE, BE, RE) 및 투과부(T)를 제외한 영역에 뱅크(도 2의 140)가 구비될 수 있다. 따라서, 뱅크(140)는 데이터 라인(DL: D1, DL2), 게이트 라인, 전원 전압 라인 (VDDL), 접지 전압 라인(VSSL)과 중첩할 수 있다.
상기 박막 트랜지스터(TFT)는 반도체층(117)과, 상기 반도체층(117)의 채널 영역과 중첩되며 게이트 절연막(118)을 개재하여 상부에 형성된 게이트 전극(122)과, 상기 반도체층(117)의 양단과 접속된 소스 전극(121) 및 드레인 전극(124)을 포함한다.
본 발명의 표시 장치에 있어서, 투과부(T)에서 광 투과를 위해 기판(100)의 발광부들(GE, WE, BE, RE)뿐만 아니라 투과부(T)에서 제 2 전극(160)이 일체형으로 공유되어 형성되어 있다. 투과부(T)에서 제 2 전극(160)이 구비된 상황에서도 일정 이상의 투과율 확보를 위해 제 2 전극(160)은 ITO (Indium Tin Oxide), IZO (Indium Zinc Oxide), ITZO (Indium Tin zinc Oxide) 및 TO(Tin Oxide)와 같은 투명 산화물 전극으로 이루어질 수 있다. 상대적으로 발광부(GE, WE, BE, RE)에서 발광 소자(OLED)의 제 1 전극(145)은 발광부(GE, WE, BE, RE)에 한하여 선택적으로 형성되는데, 발광부(GE, WE, BE, RE)에서 기판(100) 배면으로의 광 손실없이 제 1 전극(145)과 제 2 전극(160) 사이의 발광층에서 공진 효과를 높여 제 2 전극(160) 상측으로 광을 출광시키기 위해 상기 제 1 전극(145)은 반사성 전극을 포함하여 형성한다. 예를 들어, 반사성 전극으로, Ag, Ag 합금, Al, Al 합금, Ag, Ag 합금, Cu, Cu 합금, Cr, Cr 합금, Mo, Mo합금 등을 들 수 있다. 그런데, 제 1 전극(145)은 이 중 반사 특성뿐만 아니라 발광 소자(OLED)에서 제 1 전극(145)에서 유기층(150)으로 정공 주입의 원활히 하기 위해 제 1 전극(145)은 낮은 배리어 특성을 가져야 하며, 이에 따라 유기층(150)과 접하는 금속은 ITO(Indium Tin Oxide)을 포함하여 제 1 전극(145)은 반사성 전극과 ITO 등의 복수층 구조로 형성할 수 있다. 즉, 제 1 전극(145)은 반사성 금속/ITO의 이중 적층 구조이거나 ITO/반사성 금속/ITO의 삼중 적층 구조로 형성할 수 있다. 한편, 본 발명의 표시 장치와 같이 투과부(T)가 일정 면적 요구되어 발광부(GE, WE, BE, RE)의 개별 크기가 작은 구조에서 각 발광부(GE, WE, BE, RE)는 발광부 면적이 작고 인접한 투과부(T)에서 배면으로 광 손실이 발생할 수 있기 때문에, 고휘도의 발광 효율이 요구된다. 이를 위해 제 1 전극(145)에 포함된 반사성 금속을 Ag 또는 Ag 합금(예를 들어, APC)의 고반사율의 반사성 전극으로 이용할 요구가 있다. 본 발명의 발명자들은 표시 장치에서 공극부(UC)를 정의함에, 제 1 전극(145)을 더미 패턴으로 이용하여 공극부에서 돌출시켜 구비시 제 1 전극(145)을 이루는 Ag, Ag 합금과 같은 반사성 전극이 열에 취약하며, 공정 중 노출된 영역에서 산화가 발생되어 변형이 발생될 수 있어, 공극부(UC)에서 제 1 전극(145) 더미 패턴을 돌출시켜 남겨두기 어려운 점을 실험을 통해 확인하고, 이를 고려하여, 공극부(UC)의 구성을 변경하였다. 즉, 공극부(UC)를 제 1 전극(145)의 하측에 형성되는 게이트 라인 또는 데이터 라인(DL)과 동일층의 보조 전극(120)의 일부 금속층을 선택적으로 패터닝하여 선택적으로 제거된 금속층의 영역에 정의한다.
상기 공극부(UC) 상부에 구성되는 패시베이션막(125)의 입장에서는 하부 금속층(1202)의 일부가 제거되어 들어간 점에서 패시베이션막(125) 하측에 언더컷(undercut)이 발생된다고도 할 수 있다.
도 2에 도시된 예에는 보조 전극(120)이 제 1, 제 2 금속층(1201, 1202) 외에 상기 제 2 금속층(1202) 상부에 패시베이션막(125)과 공극부(UC) 대응 부위에서 단부를 일치시켜 제 3 금속층(1203)을 더 포함하는 구성을 도시하였다. 그러나, 보조 전극(120)은 도시된 3층 구조뿐만 아니라 면적 차를 갖는 제 1, 제 2 금속층(1201, 1202)을 필수 구성으로 하여, 제 2 금속층 상부나 제 1 금속층 하부에 추가 금속층을 더 구비하여 2층 이상의 구조로 하면 공극부(UC)의 기능을 가질 수 있다. 공극부(UC)은 복수층의 금속층 및/또는 절연막 적층 구조에서, 상대적으로 더 안쪽으로 들어간 구성을 갖는 것이다. 서로 다른 면적을 갖는 제 1, 제 2 금속층(1201, 1202)은 서로 식각률이 다른 금속이다.
즉, 공극부(UC)는 상대적으로 제 1 금속층(1201)에 비해 작은 면적을 갖는 제 2 금속층(1202)이 비워진 공간에서 발생되며, 직진성을 갖고 증착되는 유기층(150)은 상기 공극부(UC) 내로 증착되지 않고, 상대적으로 스텝 커버리지 특성이 좋은 제 2 전극(160)은 상기 공극부(UC) 내부로 적어도 일부가 들어와 제 2 전극(160)이 제 1 금속층(1201)과 직접 접속되며 제 1 접속(CT1)이 형성된다. 상기 공극부(UC)는 기판(100)에 구비된 매 서브 화소마다 구비할 수도 있고, 복수개의 서브 화소마다 이격하여 구비할 수 있다.
제 1 접속 (CT1)의 효과는 제 2 전극(160)과 VSS 전압 신호를 인가하는 보조 전극(120)을 기판(100)의 외곽부가 아닌 액티브 영역(AA) 내에서도 접속하여 제 2 전극(160)에 인가되는 VSS 전압이 영역간 차 없이 균일하게 인가될 수 있게 한다.
상기 발광부(GE, WE, BE, RE)에 형성된 유기층(150)에는 유기 발광층과 그 하부와 상부에 유기 공통층을 포함할 수 있다. 유기층(150)은 마스크를 구비하지 않고 형성하더라도 상기 공극부(UC)를 경계로 수평면 상에서 도 2와 같이, 유기층(150)의 분리를 가질 수 있다.
예를 들어, 유기층(150)에 포함된 유기 공통층으로, 유기 발광층 하부에는 정공 주입층, 정공 수송층이 구비될 수 있으며, 유기 발광층 상부에는 전자 수송층 및 전자 주입층이 더 구비될 수 있다. 이 중 유기 발광층과 색의 공진 효과를 보상하는 보조 정공 수송층은 선택적으로 마스크(FMM: Fine Metal Mask)를 이용하여 서브 화소별로 구분하여 발광부 혹은 발광부와 주변 마진 영역을 특정하여 형성될 수도 있다. 본 발명의 표시 장치는 유기층(150)의 적어도 일부 층들은 FMM (Fine Metal Mask)없이 서브 화소들에 공통적으로 형성하더라도 공극(UC)이 형성된 부위에서 유기층(150)들이 분리될 수 있어, 유기층이 인접 서브 화소들에 공통적으로 구비됨에 의해 발생되는 측부 누설 전류의 문제도 해결할 수 있다.
상기 제 1 전극(145)은 발광 소자에서 애노드(anode)로 기능할 수 있으며, 제 2 전극(160)은 캐소드(cathode)로 기능할 수 있다. 제 1 전극(145)은 매 서브 화소마다 구분되어 나뉘어져 있으며, 도 1의 각각의 발광부들(GE, WE, BE, RE)에 대해 각 발광부(GE, WE, BE, RE)와, 그 주변에서 뱅크(140)와 일부 중첩하여 형성된다. 상기 제 1 전극(145)은 각각 독립적으로 박막 트랜지스터(TFT)와 접속되어 신호를 인가받는다. 박막 트랜지스터(TFT)는 서로 교차하는 게이트 라인(미도시) 및 데이터 라인(DL: DL1, DL2)과 연결되어 신호를 인가받을 수 있다. 각 서브 화소는 발광 소자(OLED)와 발광 소자와 전기적으로 연결된 적어도 2개 이상의 박막 트랜지스터 및 하나 이상의 스토리지 캐패시터를 구비한다. 발광 소자(OLED)의 제 1 전극(145)에 연결된 구동 박막 트랜지스터(도 2의 TFT)는 상기 데이터 라인(DL)과 평행하여 전원 전압(VDD)을 인가하는 전원 전압 라인(VDDL)에 연결될 수 있고, 제 2 전극(160)은 접지 전압(VSS)을 인가하는 접지 전압 라인(VSSL)과 연결될 수 있다.
본 발명의 표시 장치에 있어서, 접지 전압 라인(VSSL)은 예를 들어, 광차단층(도 2의 110 참조)과 동일층의 금속으로 형성할 수도 있고, 혹은 게이트 라인이나 데이터 라인과 동일층의 금속으로 형성할 수 있다. 경우에 따라 접지 전압 라인(VSSL)과 보조 전극(120)을 일체형으로 형성할 수도 있다. 보조 전극(120)과 접지 전압 라인(VSSL)이 일체화되었을 경우 동일 형성 공정에서 구비된다. 이 경우, 보조 전극(120)은 데이터 라인(DL) 및 전원 전압 라인(VDDL)과 동일층에서 형성될 수 있다. 이 경우, 본 발명의 표시 장치에서, 보조 전극(120)은 언더컷 부위에서 제 2 금속층(1202)이 제거되어 있고, 비교하여 전원 전압 라인(VDDL)은 제 2 금속층(1202)의 부분적 제거가 없어 제 1, 제 2 금속층(1201, 1202)간 폭 차 없이 복수층상 구조를 유지한다.
상기 보조 전극(120)은 제 1 금속층(1201), 상기 제 1 금속층(1201)보다 작은 면적의 제 2 금속층(1202)을 포함하고, 도시된 바와 같이, 제 1 금속층(1201)과 동일 금속으로 제 2 금속층(1202) 상에 제 2 금속층(1202)보다 넓은 면적의 제 3 금속층(1203)을 더 포함할 수도 있다.
도 1의 평면도에서, 게이트 라인은 발광부(GE, WE, BE, RE)들을 중첩하여 지나는 것으로 제 1 전극(145)과 중첩되어 도면에서 생략되어 있다. 게이트 라인은 각 화소에 대해 데이터 라인(DL)과 교차하는 방향으로 구비될 수 있지만 이에 한하지 않으며, 투과부(T)의 영역에서는 우회하여 데이터 라인 (DL)의 수직 방향으로 제 1 라인의 형태로 지나며, 발광부들과 중첩한 수평 방향으로 지나는 제 2 라인과 전기적 접속을 가질 수 있다. 경우에 따라, 도 2의 광차단층(111)과 동일층 상에 게이트 라인 혹은 데이터 라인을 구비할 수도 있다. 이 경우, 기판(100) 상에 구비하는 박막 트랜지스터 어레이의 금속층을 2층 구조로 할 수 있어, 마스크를 절감하는 효과가 있다.
한편, 제 1 전극(145)은 각 발광 영역(GE, WE, BE, RE)보다는 크게 형성할 수 있다.
상기 발광 영역(GE, WE, BE, RE) 및 투과부(T)는 뱅크(140)의 오픈 영역으로 정의될 수 있다. 뱅크(140)와 제 1 전극(145) 가장자리는 일부 중첩할 수 있으며, 뱅크(140)는 데이터 라인(DL: DL1, DL2), 전원 전압 라인(VDDL) 및 접지 전압 라인(VSSL)을 포함한 배선들에 중첩할 수 있다.
각 서브 화소에 구분되어 나뉜 제 1 전극(145)과 비교하여, 제 2 전극(160)은 기판(100)의 액티브 영역에 구비된 복수개의 서브 화소들에 걸쳐 일체형으로 형성될 수 있다. 이 경우, 대면적 표시 장치로 가며 제 2 전극(160)의 크기가 커지는데, 기판의 가장자리에 구동부가 구비됨으로써, 가장자리에서 신호를 공급 받는 점에서, 제 2 전극(160)의 면적이 커지면 구동부에서 멀어질수록 제 2 전극(160)에 인가된 VSS 전압의 강하가 발생될 수 있으나, 본 발명의 표시 장치는 비발광부에 보조 전극(120)을 구비하고, 상기 보조 전극(120)과 제 2 전극(160)간의 직접 접속부(DTC)를 마련하여 제 2 전극(160)에서 발생할 수 있는 전압 강하를 방지할 수 있다.
이 때, 순차적으로 형성되는 유기층(150)과 제 2 전극(160)에 있어서, 금속 재료를 포함하는 제 2 전극(160)의 스텝 커버리지가 유기층(150)의 스텝 커버리지보다 우수한 점을 고려하여, 본 발명의 표시 장치는 유기층(150)이 형성되기 전에 하부 구조에 공극부(UC)를 구비하고, 상기 공극부(UC) 상부에 패시베이션막(125) 등의 막을 공극부(UC) 상에 형성하여, 수직하게 증착되는 유기층(150)이 공극부(UC)에 형성되지 않게 하고, 이어 형성되는 제 2 전극(160)은 상기 유기층(150)뿐만 아니라 공극부(UC)의 적어도 일부 들어와 보조 전극(120)과 직접 접속(DTC)을 갖도록 하여, 보조 접속을 갖게 한 것이다. 상기 보조 전극(120)과 제 2 전극(160)이 발생되는 보조 전극(120)의 부위를 보조 접속부(CNP)라 한다.
본 발명의 표시 장치에 있어서, 상기 제 2 전극(160)은 상기 비발광부에서 상기 공극부(UC)로 들어와 상기 보조 전극(120)의 상기 제 1 금속층(1201)과 접속될 수 있다.
상기 공극부(UC)의 수직 간격은 상기 제 2 금속층(1202)의 두께일 수 있다. 이는 공극부(UC)가 상기 제 2 금속층(1202)을 제거한 부위에서 정의되기 때문이다. 보조 전극(120)이 2층의 금속으로 이루어질 때, 상기 제 2 금속층(1202)이 제거되고, 그 상부에 공극부(UC)에 상당한 영역을 구비하도록 패시베이션막(125)이 형성된다. 도시된 바와 같이, 보조 전극(120)이 3층의 금속으로 이루어질 때, 상기 제 2 금속층(1202)이 제 1, 제 2 금속층(1201, 1203) 사이에서 제거된 영역에서 공극부(UC)가 정의된다.
본 발명의 제 1 실시예에 따른 표시 장치는, 상부 발광 방식으로 구동되는 발광부의 고효율 특성을 갖기 위해 제 1 전극(anode)이 고반사 금속을 구비시 뱅크 등의 형성 공정에서 변형되는 것을 방지도록, 제 1 전극(anode) 형성 물질과 별개로 그 하측의 게이트 라인이나 데이터 라인을 이루는 금속층에서 공극부를 구비한 보조 전극(120)을 형성하여 제 1 전극이 팁(tip) 상 구조로 외측으로 돌출함을 방지할 수 있다.
또한, 본 발명의 제 1 실시예에 따른 표시 장치에서, 패시베이션막(125)과 보조 전극의 층간에서, 보조 전극을 이루는 제 3 금속층(1203)과 제 1 금속층(1201) 사이의 제 2 금속층(1202)이 제거되어, 공극부(UC)가 정의된다. 이 경우, 공극부 상부에 남아있는 상부 금속층은 알루미늄(Al), 크롬(Cr), 구리(Cu), 티타늄(Ti), 몰리브덴(Mo), 텅스텐(W)과 같은 도전률이 높은 금속 또는 이들 금속을 적어도 하나 포함한 합금으로 이후 뱅크 등의 소성 공정에서도 변형이 거의 없다. 따라서, 뱅크 형성 후에도 공극부의 수직 갭을 안정적으로 유지시키고, 이어 형성되는 직진성을 갖고 증착되는 유기층(350)이 공극부(UC) 내부로 들어 옮을 방지하며, 제 2 전극이 공극부(UC) 내부로 들어와 유기층 외측으로 하부 금속층과 직접 접속되어 보조 전극과 전기적 연결을 안정적으로 갖게 한다. 이를 통해 표시 장치의 수명을 향상시키며 잔상을 방지할 수 있다.
더불어, 본 발명의 제 1 실시예에 따른 표시 장치는 발광부에서 고반사성의 제 1 전극이 이용되어 발광 효율이 향상되며, 이에 따라 투과부의 면적을 늘려 투과율을 확대시킬 수 있다. 동시에 발광부와 투과부에서 공용되는 제 2 전극(160)의 전압 강하 현상을 방지할 수 있는 효과가 있다.
또한, 본 발명의 제 1 실시예에 따른 표시 장치는 공극부(UC)가 게이트 라인 또는 데이터 라인 금속층과 동일층에 형성될 수 있는 것으로, 별도 배선의 추가나 별도의 무기막 등의 추가 구성이 없어, 마스크 수를 늘리지 않고 전압 강하 방지 구조를 구현 가능하다.
상기 보조 전극(120)은 게이트 라인(미도시) 및 데이터 라인(DL) 중 적어도 어느 하나와 동일층에 위치할 수 있다. 도 2는 일 예를 나타낸 것으로, 박막 트랜지스터의 소스 전극(121) 및 드레인 전극(124)과 동일층의 위치한 보조 전극(120)을 나타내고 있다. 도 2에 도시된 박막 트랜지스터는 코플래너 구조로, 게이트 전극(122) 또한, 소스 및 드레인 전극(121, 124)과 동일층에 위치하며, 중첩된 반도체층(117)과 전기적 절연을 위해 게이트 전극(122)과 반도체층(117)과의 사이에 게이트 절연막(118)을 개재한다.
상기 반도체층(117)은 산화물 반도체층일 수 있고, 혹은 아폴퍼스 혹은 결정질의 실리콘층일 수 있다. 상기 게이트 절연막(118) 외측으로 위치한 반도체층(117)의 부위에는 불순물이 도핑되어 각각 소스 전극(121) 및 드레인 전극(124)과의 전기적 접속시 저항을 줄일 수 있다.
광차단층(110, 111, 113, 114)은 기판(100) 상에 형성되며, 일 방향으로 길게 형성되며 데이터 라인(DL: DL1, DL2), 전원 전압 라인(VDDL), 접지 전압 라인(VSSL) 또는 게이트 라인(미도시) 등의 배선으로 이용될 수 있다. 광차단층(110, 111, 113, 114)은 단일층의 금속으로 이루어지거나 혹은 도시된 바와 같이 이층 이상의 금속층 구조로 이루어질 수 있다. 상기 광차단층(110, 111, 113, 114)을 이루는 층 1101, 1102는 각각 알루미늄(Al), 크롬(Cr), 구리(Cu), 티타늄(Ti), 몰리브덴(Mo), 텅스텐(W)과 같은 도전률이 높은 금속이거나 이들 금속의 합금 중 어느 하나일 수 있다.
상기 광차단층(110, 111, 113, 114)과 상기 기판(100) 사이에는 버퍼층(미도시)이 더 형성되어 기판(100)에서 광차단층(110, 111, 113, 114)이 형성된 상부로 불순물이 침투됨을 방지할 수 있다.
상기 광차단층(110, 111, 113, 114)과 상기 보조 전극(120)의 사이에는 층간 절연막(115)이 더 구비되고, 상기 보조 전극(120)과 동일층에 소스 전극(121), 드레인 전극(124) 및 게이트 전극(122)과 제 1 패드 전극(127)이 구비될 수 있다. 상기 보조 전극(120) 및 소스 전극(121), 드레인 전극(124), 게이트 전극(122) 및 제 1 패드 전극(127)은 도 2에 도시된 바와 같이, 3층 구조를 이룰 때, 각각의 층이 알루미늄(Al), 크롬(Cr), 구리(Cu), 티타늄(Ti), 몰리브덴(Mo), 텅스텐(W)과 같은 도전률이 높은 금속이거나 이들 금속의 합금 중 어느 하나일 수 있다. 보조 전극(120)의 제 2 금속층(1202)은 공극부(UC)로 이용되는 것으로, 제 1, 제 2 금속층(1201, 1202)은 서로 다른 식각률을 갖는 금속으로 이용한다. 제 2 금속층(1202)은 제 1 금속층(1201)과는 다른 금속 또는 다른 금속 합금층으로 이용하여 식각 과정에서 서로 다른 면적으로 패터닝될 수 있다. 그리고, 제 1 금속층(1201)과 제 3 금속층(1203)은 제 2 금속층(1202)을 경계로 서로 다른 공정에서 패터닝될 수 있으므로, 동일 금속 또는 동일 금속 합금층으로 형성할 수 있다.
게이트 절연막(118)은 상기 게이트 전극(122)에 하부에 반도체층(117)과 전기적 절연을 위해 구비되며, 게이트 전극(122)과 동일층에 형성되는 소스 전극(121) 및 드레인 전극(124) 하부에도 일부 게이트 절연막(118)이 남겨질 수 있다.
상기 게이트 전극(122)과 소스 전극(121), 드레인 전극(124) 및 제 1 패드 전극(127)을 덮으며 패시베이션막(125)이 형성될 수 있다.
한편, 스토리지 캐패시터(Cst) 부위에는 광차단층(113)과 불순물이 도핑된 반도체층(119)이 구비되어 각각 스토리지 캐패시터의 양 전극으로 이용될 수 있다. 경우에 따라 스토리지 캐패시터(Cst) 부위에 소스 전극(121)과 동일층의 금속층을 중첩하도록 패터닝하여 스토리지 캐패시터(Cst)의 캐패시턴스를 높일 수 있다.
패드부(PAD)는 상기 데이터 라인(DL), 전원 전압 라인 혹은 접지 전원 라인들에서 연장된 광차단층(114)과, 이와 접속된 제 1 패드 전극(127)과 상기 패시베이션막(125)을 관통하며 제 1 전극(145)과 동일층의 제 2 패드 전극(155)을 포함하여 패드 전극을 구성할 수 있다. 이러한 패드 전극의 삼중층(114, 127, 155) 중 어느 한 층은 생략될 수도 있다.
상기 패시베이션막(125) 상부에는 평탄화를 위해 오버코트층(130)이 형성될 수 있고, 오버코트층(130) 상에는 발광부(GE, WE, BE, RE)와 투과부(T)를 노출시키는 뱅크(140)를 형성한다.
상기 오버코트층(130)은 하프 톤 마스크를 이용하여 패시베이션막(125)과 동일 공정에서 형성될 수 있다. 단, 투과부(T)에서 오버코트층(130)은 제거하여 투과부(T)의 투명도를 높이며, 패드부(PAD)에서 제 2 패드 전극(155)을 외측으로 노출시켜 상기 제 2 패드 전극(155)을 외부의 회로 필름과 접속시 이용한다. 오버코트층(130)은 투명 유기 재료로 표면을 평탄화할 정도로 이루어져 1㎛ 이상의 두께로 형성될 수 있으며, 패시베이션막(125), 층간 절연막(115) 및 버퍼층(미도시)은 실리콘 질화막, 실리콘 산화막 또는 실리콘 산질화막 등의 무기 절연막으로 이루어진다.
상기 패시베이션막(125)은 공극부(UC)와 중첩하여 형성되며, 공극부(UC) 측부에서 노출된 제 1 금속층(1201)은 일부 뱅크(140)와 중첩할 수 있다. 본 발명의 표시 장치에서 제 1 금속층(1201)과 뱅크(140)의 중첩은 필수적인 구성은 아니다. 그러나, 보조 전극(120)의 제 1 금속층(1201) 상의 유기층(150)과의 직접 접촉을 크게 갖지 않게 하기 위해, 노출된 제 1 금속층(1201)의 일부를 뱅크(140)로 가릴 수 있다. 상기 유기층(150)은 정공 주입층, 정공 수송층, 발광층, 전자 수송층 및 전자 주입층을 포함할 수 있지만 이들은 진공 증착(evaporation)으로 낮은 밀도로 증착되는 것이며, 이들 중 일부 또는 전부는 각 서브 화소별로 구분하는 FMM 마스크 없이 액티브 영역에서 전면 증착될 수 있다. 단, 유기물의 진공 증착시 직진성이 강해 공극부(UC) 내부로 유기층(150)이 증착됨을 방지할 수 있고, 이후 증착되는 금속을 포함한 제 2 전극(160)은 상대적으로 스텝 커버리지가 우수하여 공극부(UC) 내부로 들어와 보조 전극(120)의 제 1 금속층(1201)과 직접 접속(DTC)을 가질 수 있다.
상기 유기층(150)은 상대적으로 배선 등의 금속층이나 절연막(115, 125), 오버코트층(130), 뱅크(140)에 비해 작은 두께로 형성되며, 유기층(150)의 총 두께는 공극부(UC)를 구성하는 제 2 금속층(1202)보다 얇아 유기층(150)의 진공 증착시 일부 잔류물이 공극부(UC)에 들어오더라도 이후 형성하는 제 2 전극(160)이 잔류물까지도 충분히 덮고 공극부(UC) 내에서 제 1 금속층(1201)과 직접 접속(DTC)을 갖는다.
이 경우, 투과부(T)에 유기층(150) 및 제 2 전극(160)이 구비되더라도, 제 2 전극(160)은 투명 전극이고, 유기층(150)은 전압이 인가되는 하부의 전극 구성이 없어 투명층으로 기능한다.
한편, 패드부(PAD)를 제외한 기판(100) 상에 영역들을 보호하도록 봉지층 구조(200)가 형성된다. 상기 봉지층 구조(200)는 무기 봉지층(211, 213)과 유기 봉지층(212)이 교번한 구조로, 유기 봉지층(212)보다 무기 봉지층(211, 213)이 외곽으로 더 연장되어, 외측에 무기 봉지층(211, 213)이 노출되어 상대적으로 습기에 취약한 유기 봉지층(212)을 보호한다. 무기 봉지층(211, 213)은 외부의 습기 또는 외기의 투입을 방지하고, 유기 봉지층(212)은 표시 장치 내부의 파티클의 유동을 방지하고 파티클이 봉지층 구조(200) 내부에 영향을 미침을 방지할 수 있다.
상기 봉지층 구조(200)에서 유기 봉지층(212)은 무기 봉지층(211, 213) 대비 두껍고 평탄화가 가능하다. 무기 봉지층 중 단차를 갖는 기판(100) 상의 어레이 상에 먼저 형성되는 제 1 무기 봉지층(211)은 하부의 단차를 반영하여 형성된다. 즉, 투과부(T)가 상대적으로 주변에 비해 갖는 단차로 인해 투과부(T)에서 낮은 표면을 가질 수 있으며, 보조 전극(120)의 노출된 제 1 금속층(1201) 상에 형성되는 뱅크(140) 내의 홀과 오버코트층(130) 내의 홀 내에서 낮은 표면을 가질 수 있다.
경우에 따라, 상기 봉지층 구조(200) 상부에 컬러 필터층 또는 터치 전극 어레이가 더 구성될 수도 있다.
이하에서는, 보조 접속부(CNP) 구성을 보다 구체적으로 설명한다.
상기 보조 접속부(CNP)는 상술한 발광부와 투과부를 함께 갖는 표시 장치의 구조 뿐만 아니라 투과부가 없이 발광부만을 구비하고, 제 2 전극을 대면적으로 갖는 상부 발광 방식의 표시 장치에서도 적용 가능하다.
도 3은 본 발명의 제 2 실시예에 따른 표시 장치의 평면도이며, 도 4는 도 3의 I~I' 선상의 단면도이고, 도 5는 도 3의 Ⅱ~Ⅱ 선상의 단면도이다.
도 3 내지 도 5와 같이, 본 발명의 제 2 실시예에 따른 표시 장치는 비발광부의 일부에 보조 접속부(CNP)를 구비한다. 상기 보조 접속부(CNP)는 접지 전압(VSS)을 전달하는 기능의 광차단층(110)과, 상기 광차단층(110)과 제 1 접속(CT1)을 가지며, 복수층으로 이루어져 그 중 제 2 층(1202)이 상부에 위치하는 패시베이션막(125)보다 안쪽으로 들어가도록 제거되어 공극부(UC)를 갖는다.
상기 보조 전극(120)은 제 1 금속층(1201), 상기 제 1 금속층(1201)보다 작은 면적의 제 2 금속층(1202)을 포함하고, 도시된 바와 같이, 제 1 금속층(1201)과 동일 금속으로 제 2 금속층(1202) 상에 제 2 금속층(1202)보다 넓은 면적의 제 3 금속층(1203)을 더 포함할 수도 있다.
그리고, 보조 접속부(CNP)에서 상기 패시베이션막(125) 상부에 구성된 오버코트층(130)은 상기 패시베이션막(125)과 동일한 제 1 홀(130A)을 갖도록 제거될 수 있다. 보조 접속부(CNP)에서 뱅크(140)가 갖는 제 2 홀(140A)는 뱅크의 제 1 홀(130A)과 적어도 중첩부를 가져, 공극부(UC)의 측부가 패시베이션막(125), 오버코트층(130) 및 뱅크(140)에서 모두 제거된 부위를 가지며, 제 1, 제 2 홀(130A, 140A)이 중첩된 부위를 통해 노출된 제 1 금속층(1201)의 부위로 유기층(150)과 제 2 전극(160)이 차례로 증착된다. 이 때, 제 2 전극(160)은 상대적으로 유기층(150) 대비 스텝 커버리지가 우수하여 상기 제 1 금속층(1201) 상의 공극부(UC) 측으로 상기 유기층(150)을 덮으며 제 2 전극(160)이 들어와 제 1 금속층(1201)과 제 2 전극(160)과 직접 접속을 갖는다.
상기 패시베이션막(125)은 상기 제 2 금속층(1202)보다 더 돌출되어 있으며 구비된 제 3 금속층(1203)은 상기 패시베이션막(125)과 동일하게 공극부(UC)에 중첩한다. 상기 제 2 금속층(1202)은 제 1, 제 3 금속층(1201, 1203)과 구분하여 식각되는 것으로 다른 금속으로 형성한다. 여기서, 패시베이션막(125)은 데이터 라인, 소스 전극 및 드레인 전극을 포함한 박막 트랜지스터를 덮어 일차적으로 보호하는 무기 절연막이다.
상기 패시베이션막(125) 하측에 위치하는 제 1 내지 제 3 금속층(1201, 1202, 1203)으로 이루어진 보조 전극(120)은 박막 트랜지스터의 일 전극(122, 121, 124) 또는 게이트 라인 또는 데이터 라인과 동일층의 금속으로 발광 소자(도 2의 OLED 참조) 형성 전에 형성되는 층들이다. 본 발명의 표시 장치에서 보조 전극(120)은 발광 소자(OLED)의 제 1 전극(도 1, 2의 145 참조)의 층 하부에 위치하는 것으로, 보조 전극(120)을 포함한 층의 배선 및 전극들(122, 121, 124)은 제 1 전극(145)과 형상과 무관하게 정의될 수 있다.
상기 보조 전극(120)을 이루는 제 1, 제 3 금속층(1201, 1203)은 예를 들어, MoTi로 하고, 제 2 금속층(1202)을 구리(Cu)로 이용할 수 있다. 이 경우, 도전율이 높은 구리(Cu)를 제 2 금속층(1202)으로 이용하여 배선 저항을 줄일 수 있으며, 제 2 금속층(1202) 상하의 제 3 금속층(1203) 및 제 1 금속층(1201)은 MoTi 합금막을 이용함으로써, 기판(100) 상의 층간 절연막(115) 및 패시베이션막(125)에서 함유된 수소가 반도체층(117)에 영향을 미침을 방지할 수 있다.
그리고, 상기 광차단층(110)의 제 1층(1101) 및 제 2 층(1102)은 각각 MoTi 및 Cu 로 형성되어, 기판(100)에서의 수소 등의 불순물이 내부로 영향을 미침을 방지하고, 높은 도전율을 동시에 확보할 수 있다.
한편, 상기 패시베이션막(125)이 덮는 박막 트랜지스터(TFT)는 도 2와 같이, 반도체층(117)과, 상기 반도체층(117)의 채널 영역과 중첩되며 게이트 절연막(118)을 개재하여 상부에 형성된 게이트 전극(122)과, 상기 반도체층(117)의 양단과 접속된 소스 전극(121) 및 드레인 전극(124)을 포함할 수 있다.
상기 보조 전극(120)과 층간 절연막(115)을 관통한 제 1 접속(CT1)을 갖는 보조 전극(120)은 공극부(UC)가 복수층 중 제 2 금속층(1202)이 제거되어 정의되고, 남겨진 제 2 금속층(1202) 외측에서 제 2 금속층(1202)이 제거되며 제 1 금속층(1201)이 노출된다. 보조 전극(120)과 데이터 라인(DL), 소스 전극(121), 게이트 전극(122) 및 드레인 전극(124)은 보조 전극(120)은 동일 층상 구조로 이루어져 제 1, 제 2 금속층(1201, 1202)을 필수 구성으로 할 수 있다. 도시된 바와 같이, 보조 전극(120)과 데이터 라인(DL), 소스 전극(121), 게이트 전극(122) 및 드레인 전극(124)은 보조 전극(120)은 3층 구성을 가져 제 3 금속층(1203)이 제 2 금속층(1202) 상부에 더 구비할 수 있다.
보조 접속부(CNP)에 대응하여 제 3 금속층(1203) 구비시 상기 제 3 금속층(1203)은 상기 패시베이션막(125)과 동일 마스크로 식각될 수 있으며, 공극부(UC)와 중첩된 일단을 패시베이션막(125)과 제 3 금속층(1203)이 동일하게 갖는다.
본 발명의 표시 장치와 같이 투과부(T)가 일정 면적 요구되어 발광부(GE, WE, BE, RE)의 개별 크기가 작은 구조에서 각 발광부(GE, WE, BE, RE)는 발광부 면적이 작고 인접한 투과부(T)에서 배면으로 광 손실이 발생할 수 있기 때문에, 고휘도의 발광 효율이 요구된다. 이를 위해 제 1 전극(145)에 포함된 반사성 금속을 Ag, Ag 합금(예를 들어, APC)의 고반사율의 반사성 전극으로 이용할 요구가 있다. 본 발명의 발명자들은 표시 장치에서 공극부(UC)를 정의함에 있어, 제 1 전극(145)을 더미 패턴으로 이용하여 공극부에서 돌출시켜 구비시 제 1 전극(145)을 이루는 Ag, Ag 합금과 같은 반사성 전극이 열에 취약하며, 공정 중 노출된 영역에서 산화가 발생되어 변형이 발생될 수 있어, 공극부(UC)에서 돌출시켜 남겨두기 어려운 점을 실험을 통해 확인하고, 이를 고려하여, 공극부(UC)의 구성을 변경하였다. 즉, 공극부(UC)를 제 1 전극(145)의 하측에 형성되는 게이트 라인 또는 데이터 라인(DL)의 보조 전극(120)의 일부 금속층을 선택적으로 패터닝하여 선택적으로 제거된 금속층의 영역에 정의한다.
상기 공극부(UC)의 수직 간격은 상기 제 2 금속층(1202)의 두께일 수 있으며, 상기 패시베이션막(125) 또는 제 3 금속층(1203)과 제 1 금속층(1201) 사이의 공간에서 제 2 금속층(1202)이 비워진 자리에 공극부(UC)가 정의된다. 이 경우, 상부에 남아있는 제 3 금속층(1203)은 알루미늄(Al), 크롬(Cr), 구리(Cu), 티타늄(Ti), 몰리브덴(Mo), 텅스텐(W)과 같은 도전률이 높은 금속 또는 이들 금속을 적어도 하나 포함한 합금으로 이후 뱅크(140) 등의 소성 공정에서도 변형이 거의 없다. 따라서, 뱅크(140) 형성 후에도 공극부(UC)의 수직 갭을 유지시키고, 이어 형성되는 직진성을 갖고 증착되는 유기층(150)이 공극부(UC) 내부로 들어 옮을 방지하며, 제 2 전극(160)이 공극부(UC) 내부로 들어와 유기층(150) 외측으로 제 1 금속층(1201)과 직접 접속되어 보조 전극(120)과 전기적 연결을 갖게 한다. 이 때, 제 2 전극(160)은 보조 접속부(CNP)에서 접지 전압을 인가하는 광차단층(110)과 상기 광차단층(110)과 제 1 접속(CT1)을 갖는 보조 전극(120)을 통해 접지 전압을 인가받는다.
상기 패시베이션막(125) 상부에 평탄화를 위해 오버코트층(130)이 형성되고, 오버코트층(130) 및 패시베이션막(125)을 관통하여 박막 트랜지스터의 드레인 전극(124)과 제 1 전극(145)을 연결하는 콘택홀이 구비되며, 상기 콘택홀을 통해 제 3 접속(CT3)이 구비될 수 있다. 상기 오버코트층(130) 및 패시베이션막(125)을 관통하는 콘택홀 형성시 오버코트층(130) 및 패시베이션막(125)이 패터닝이 이루어지며 제 1 홀(130A)이 형성될 수 있다. 상기 콘택홀에 대응되는 제 3 접속(CT3) 부위를 제외하여 상기 제 1 전극(145)은 오버코트층(130) 상에 형성되며, 본 발명의 표시 장치의 제 1 전극(145)은 투과부를 갖는 구성에서 작아진 발광부 면적에서 발광 효율을 높이기 위해 Ag, Ag 합금과 같은 고반사 전극을 포함한다. 그러나, 이에 한정되지 않고 Ag(은) 또는 Ag 합금 외에도 이에 상당한 고반사 금속이라면 대체될 수 있다. 고반사 금속은 단일층으로 형성할 수도 있지만 유기층(150)과 직접 닿는 상부층은 유기층(160)과 접촉하는 계면에서 배리어를 낮출 수 있는 ITO 등의 투명 금속을 포함할 수 있다.
뱅크(140)는 발광부 및 투과부를 정의할 때 비발광부에서 제 2 홀(140A)를 함께 정의한다. 상기 뱅크(140)와 오버코트층(130)은 폴리 이미드, 폴리 아크릴, BCB(Benzo Cyclo Butane) 등의 유기 절연막으로 형성할 수 있다. 경우에 따라 뱅크(140)은 흑색 카본 등을 포함하여 뱅크(140)의 형성 부위에서 광을 차폐할 수도 있다.
공극부(UC)는 패시베이션막(125)의 제 1 홀(130A)에 인접한 패시베이션막(125)과 제 1 금속층(1201)의 사이의 제 2 금속층(1202) 제거된 영역에서 발생될 수 있다. 상기 보조 전극(120)은 광차단층(110) 상에서 중첩하여 구비되며, 둘 사이의 제 1 접속(CT1)을 통해 전기적 연결을 갖는다.
본 발명의 표시 장치에서, 발광부(E)와 투과부(T)들에서 제 2 전극(160)이 일체형으로 공유되어 형성되어 있다. 투과부(T)에서 제 2 전극(160)이 구비된 상황에서도 투과부(T)의 일정 이상의 투과율 확보를 위해 제 2 전극(160)은 ITO (Indium Tin Oxide), IZO (Indium Zinc Oxide), ITZO (Indium Tin zinc Oxide) 및 TO(Tin Oxide)와 같은 투명 산화물 전극으로 이루어질 수 있다. 상대적으로 발광부(E: GE, WE, BE, RE)에서 발광 소자(OLED)의 제 1 전극(145)은 발광부(GE, WE, BE, RE)에서 선택적으로 형성되는데, 발광부(GE, WE, BE, RE)에서 기판(100) 배면으로의 광 손실없이 제 1 전극(145)과 제 2 전극(160) 사이의 발광층에서 공진 효과를 높여 제 2 전극(160) 상측으로 광을 출광시키기 위해 상기 제 1 전극(145)은 고반사율을 갖는 반사성 전극을 포함하여 형성하여야 하는 요구가 있다. 본 발명의 표시 장치와 같이 투과부(T)가 일정 면적 요구되어 발광부(GE, WE, BE, RE)의 개별 크기가 작은 구조에서 각 발광부(GE, WE, BE, RE)는 발광부 면적이 작고 인접한 투과부(T)에서 배면으로 광 손실이 발생할 수 있기 때문에, 고휘도의 발광 효율이 요구된다. 이를 위해 제 1 전극(145)에 포함된 반사성 금속을 Ag, Ag 합금(예를 들어, APC)의 고반사율의 반사성 전극으로 이용할 요구가 있다. 본 발명의 발명자들은 표시 장치에서 공극부(UC)를 정의함에 있어, 제 1 전극(145)을 더미 패턴으로 이용하여 공극부에서 돌출시켜 구비시 제 1 전극(145)을 이루는 Ag, Ag 합금과 같은 반사성 전극이 열에 취약하며, 공정 중 노출된 영역에서 산화가 발생되어 변형이 발생될 수 있음을 통해 실험을 통해 확인했고, 공극부(UC)에서 돌출시켜 남겨두기 어려운 점을 실험을 통해 확인하고, 이를 고려하여, 공극부(UC)의 구성을 패시베이션막(125)과 보조 전극(120) 사이에서 갖도록 변경하였다. 즉, 공극부(UC)를 제 1 전극(145)의 하측에 형성되는 게이트 라인 또는 데이터 라인(DL)과 동일층의 보조 전극(120)의 일부 금속층을 선택적으로 패터닝하여 선택적으로 제거된 금속층의 영역에 정의한다.
한편, 본 발명의 보조 전극(120)은 복수층 구조로 이루어져 공극부를 구비시에도 하부층이 제 1 금속층(1201)이 남아있으며 보조 전극을 공극부(UC) 측부로 전달할 수 있다. 또한, 제 1 금속층(1201) 및 제 3 금속층(1203)은 수소 차폐 특성을 갖는 티타늄(Ti)을 포함한 합금 구성으로 형성함으로써, 보조 전극(120)과 동일층의 박막 트랜지스터의 전극을 이루도록 하여, 박막 트랜지스터에 수소에 영향을 방지할 수 있다.
뱅크(140)는 도 4와 같이, 일 방향으로 보조 접속부(CNP)에 오버코트층(130)의 제 1 홀(130A)과 동일하게 중첩한 영역을 확보하고, 도 5와 같이, 다른 방향으로는 공극부(UC)와 다른 측부에 제 1 홀(130A)보다 안쪽으로 들어오도록 제 2 홀(140A)을 구비하여 제 2 홀(140A) 및 제 1 홀(130A)의 측부를 타고 유기층(150) 및 제 2 전극(160)이 완만하게 증착되는 영역을 확보할 수 있다.
한편, 하기 실험예에서는 제 1 전극, 즉, 애노드 전극 형성시 이의 더미 패턴으로 하부 층과의 식각률 차로 공극부 구조를 형성하는 예를 설명한다.
도 6a 및 도 6b는 애노드 언더컷의 제 1, 제 2 실험예를 나타낸 SEM 도이다.
도 6a와 같이, 제 1 실험예는 보조 배선(S/D)을 소스/드레인 전극과 동일층의 금속(S/D)으로 형성하고, 상기 보조 배선(S/D)을 덮는 패시베이션막(PAS)을 보조 배선(S/D)의 일부를 노출시키도록 형성하고, 상기 패시베이션막(PAS)보다 애노드와 동일층의 애노드 더미 패턴(Anode dummy)을 상기 패시베이션막(PAS)보다 돌출되도록 형성하여, 애노드 더미 패턴(Anode dummy) 하측에 언더컷을 구비한 구조이다. 여기서, 제 1 실험예에서, 애노드 전극 및 애노드 더미 패턴(Anode dummy)은 ITO/Mo/ITO의 삼중막으로 구성하여 형성하였다. 이 경우, 애노드 더미 패턴(Anode dummy) 상에 유기층(EL)과 캐소드(Cathode)가 차례대로 형성되고 상대적으로 스텝 커버리지 특성이 좋은 캐소드(Cathode)가 유기층(EL)보다 언더컷 안쪽으로 들어와 보조 배선(S/D)과 접속할 수 있다. 상기 캐소드(Cathode) 상부에 형성되는 구성은 일종의 봉지 기능을 갖는 무기 봉지막(EPAS)으로 상기 캐소드(Cathode)보다 더 안쪽의 언더컷 내측에 위치하며, 유기층(EL)과 캐소드(Cathode)를 포함한 발광 소자의 구성을 보호할 수 있다.
제 1 실험예에서는 애노드 더미 패턴(Anode dummy)이 소성 공정 등에서 변성이 적은 몰리브덴을 포함하고 있기 때문에, 애노드 더미 패턴(Anode dummy)의 캐소드(Cathode) 형성 전후로 거의 변화하지 않는다.
그러나, 도 6b의 제 2 실험예와 같이, 애노드 더미 패턴(Anode dummy)을 ITO/Ag 합금(Ag alloy)/ITO와 같이, 고반사 특성의 Ag를 포함하는 경우, 언더컷 구조 상부에 위치하여 돌출하는 애노드 더미 패턴(Anode dummy)이 고반사 금속의 Ag가 산화하며 불풀어 올라 뭉쳐지는 불량이 발생되고, 이어 형성되는 유기층(EL) 및 캐소드(Cathode)에도 형상의 변경을 일으켜 보조 배선(S/D)과 캐소드(Cathode)의 접속 불량을 일으키게 된다.
그런데, 투과부를 포함하는 표시 장치에서 투과부의 구비로 발광부 면적이 줄어들고, 이에 따라 각 발광부의 고효율이 요구되어 고반사성 금속의 사용이 필수적인 상황에서 고반사성 금속을 포함한 제 1 전극(애노드)의 더미 패턴으로 언더 컷 영역을 정의하게 되면 도 6b와 같은 불량이 나타날 수 있으며, 이에 따라 본 발명의 발명자들은 언더컷(공극부)의 부위를 제 1 전극과 다른 금속층에서 형성하고자 하는 요구가 있었다.
따라서, 본 발명의 표시 장치는 제 1 전극에 Ag 또는 Ag 합금 등의 제 1 전극과 다른 층, 특히 하측에서의 배선과 동일층으로 보조 전극을 형성하고 상기 보조 전극과 상부의 패시베이션막간의 언더 컷 구조로 투명 표시가 가능한 표시 장치에서의 발광부 효율을 고효율로 유지함과 동시에 제 2 전극의 전압 강하 방지를 동시에 확보하고자 한다.
한편, 본 발명의 표시 장치에서, 상기 공극부(UC)의 xy 디멘젼(dimension)에서 폭은 5000
Figure pat00001
이상이 되도록 하여, 충분히 공극부(UC)과 공극부(UC) 주변에서 유기층(150)의 분리를 갖게 한다. 도 3을 기준으로 공극부(UC)는 제 2 홀(140A) 안쪽에서 제 1 홀(130A) 외측을 감싸며 'ㄷ'자형으로 감싸며 발생되는 것으로, I~I' 방향에서 공극부(UC)의 xy 디멘젼 폭은 세로 방향으로 정의되고, II~II' 방향에서 공극부(UC)의 xy 디멘젼 폭은 세로 방향으로 정의될 수 있을 것이다. 그리고, 상기 공극부(UC)는 제 2 금속층(1202)이 제거되어 정의되는 것으로, 제 2 금속층(1202)의 두께를 대략 4000Å 이상 7000Å으로 하여 이 두께에 상당하도록 공극부(UC)를 형성한다. 상기 공극부(UC)의 수직 간격이 갖는 의의는 공극부(UC) 내로 유기층(150)의 성분이 일부 들어오더라도 패시베이션막(125)의 측부의 증착된 유기층(150)과의 연결을 방지하기 위해 유기층(150)의 총 두께보다는 두껍게 한 것이다.
이어, 본 발명의 일 실시예에 따른 표시 장치의 제조 방법에 대해 설명한다.
도 7a 내지 도 7f는 본 발명의 제 2 실시예에 따른 표시 장치의 I~I' 선상의 공정 단면도이며, 도 8a 내지 도 8f는 본 발명의 제 2 실시예에 따른 표시 장치의 I~I' 선상의 공정 단면도이다.
도 7a 및 도 8a와 같이, 기판(100) 상에, 제 1 층(1101) 및 제 2 층(1102)이 적층된 광차단층(110)을 형성한다. 상기 광차단층(110)과 기판(100) 사이에 버퍼층(미도시)를 더 구비할 수도 있다.
상기 광차단층(110)은 접지 전압(VSS)을 인가받는 층으로 패드부(PAD)이 연장되어 패드부(PAD)에서 직접 회로 필름과 접속되어, 접지 전압을 인가받을 수 있으며, 혹은 다른 층에 구성된 링크 배선 등을 통해 패드부(PAD)와 연결될 수도 있다. 상기 광차단층(110)은 게이트 라인이나 데이터 라인 중 어느 하나와 동일층을 이룰 수 있다.
이어, 상기 광차단층(110) 상에 층간 절연막(115)을 증착한다.
그리고, 도 2와 같이, 상기 층간 절연막(115) 상에 박막 트랜지스터(TFT) 형성 부위와 스토리지 캐패시터 부위에 반도체층(117, 119)을 형성할 수 있다.
상기 반도체층(119) 상의 일부에 게이트 절연막(118)을 형성한다.
그리고, 상기 층간 절연막(115)은 제 1 접속(CT1) 및 제 2 접속(CT2)에 상당하여 상기 광차단층(110, 111)의 일부가 노출된 콘택홀을 형성할 수 있다.
이어, 비발광부의 소정 부위에서 상기 광차단층(110)과 중첩하며 상기 층간 절연막(115)의 콘택홀을 통해 제 1 접속(CT1)을 갖는 보조 전극(120A)을 형성한다. 상기 보조 전극(120A)은 제 1 금속층(1201), 제 2 금속층(1202a) 및 제 3 금속층(1203a)을 순서대로 적층하고, 함께 패터닝하여 동일 폭을 갖도록 형성한 것이다. 이 과정에서 도 2와 같이, 제 1 내지 제 3 금속층(1201, 1202, 1203)의 적층으로 이루어지는 게이트 전극(121), 소스 전극(122) 및 드레인 전극(124)을 형성할 수 있다. 예를 들어, 제 2 금속층(1202a)은 Cu, 제 1, 제 3 금속층(1201, 1203a)은 동일한 MoTi일 수 있다. 그러나 이에 한하지 않으며, 이들 금속들은 제 1 금속층(1201)과 제 2 금속층(1202a)이 상이하다면 도전율이 일정 이상이 금속 중에서 다른 금속이나 금속 합금층으로 대체될 수도 있다.
이어, 상기 보조 전극(120A) 상에 패시베이션막(125a)을 형성한다.
이어, 상기 패시베이션막(125a) 상부에 표면을 평탄화하는 오버코트층(130)을 형성하고, 상기 오버코트층(130)을 선택적으로 제거하여 보조 전극(120A)의 일부에 대응하여 제 1 홀(130A)을 형성한다.
상기 제 1 홀(130A)을 이용하여 하부의 패시베이션막(125)을 제거하며 도 7b 및 도 8b와 같이, 패시베이션막(125)을 패터닝해 상기 제1 홀(130A)에 상당하여 보조 전극(120A)을 노출시킨다. 여기서, 제 1 홀(130A)에서 노출된 보조 전극(120A)의 외측에 있는 층간 절연막(115)은 일부 두께가 도 8b와 같이, 제거될 수 있다.
도 7c 및 도 8c와 같이, 제 1 홀(130A)을 통해 노출된 제거된 패시베이션막(125) 하부의 보조 전극(120A)의 제 3 금속층(1203b)를 제거할 수 있다.
도 7d 및 도 8d와 같이, 상기 제 1 홀(130A)을 포함하여 상기 오버코트층(130) 상부에 제 1 전극 금속층(1450)을 형성하고, 이를 선택적으로 제거하여 도 2와 같이, 발광부(E)에 제 1 전극(145)을 형성한다. 도 7d에 도시된 바와 같이, 상기 제 1 전극 금속층(1450)은 2중층 이상(1451, 1452, 1453)으로 이루어질 수 있으며, 이 중 적어도 주 두께를 이루는 층(1452)은 고반사성의 금속을 포함한다. 예를 들어, 고반사성의 금속으로 Ag, Ag 합금을 들 수 있으나, 이에 한하지 않으며 Ag 수준 이상의 고반사율을 갖는다면 다른 반사성 금속으로 대체될 수 있다. 상기 제 1 전극 금속층(1450)에 고반사성의 금속을 포함함에 의해 투과부를 구비함으로 발광부 면적이 작아진 표시 장치에서, 발광부 각각의 발광 효율을 향상시킬 수 있다. 또한, 본 발명의 표시 장치에서, 제 1 전극 금속층(1450)은 도 7e 및 도 8e와 같이, 보조 접속부(CNP)에서 제거함으로써, 공극부와 상부의 돌출 구성으로 제 1 전극 금속층(1450)과 독립적으로 구성하여, 고반사 전극이 팁(tip)으로 돌출시에 변형을 일으키는 문제를 방지하며 보조 접속부의 제 2 전극(160)과 보조 전극(120)과의 접속을 안정화할 수 있다.
도 7e 및 도 8e와 같이, 보조 접속부(CNP)에서 제 1 전극 금속층(1450)을 제거시 보조 전극(120)을 이루는 금속 중 제 2 금속층(1202)에 상대적으로 식각 률이 높은 에천트를 적용하여 상기 제 2 금속층(1202)을 패시베이션막(125) 안쪽으로 들어가도록 일부 폭 제거하여 제 3 금속층(1203)과 제 1 금속층(1201) 사이의 층간에 제 2 금속층(1202)가 제거된 부위에서 공극부(UC)를 정의한다.
이어, 도 7f 및 도 8f와 같이, I~I' 방향에서 제 1 홀(130A)보다 넓은 폭을 갖고 II~II' 방향에서 공극부(UC)가 구비된 제 1 홀(130A)의 형성된 오버코트층(130)의 측부는 노출시키고, 이와 다른 측부에서는 오버코트층(130)의 측부를 덮도록 하여 제 2 홀(140A)를 갖는 뱅크(140)을 형성한다. 뱅크(140)를 형성하는 동일 공정에서 발광부(E)와 투과부(T)에서는 뱅크(140)의 발광부(E) 및 투과부(T)에 상당한 면적으로 홀(오픈 영역)을 가질 수 있다.
한편, 상술한 제 2 실시예에 따른 표시 장치의 제조 방법은 보조 접속부(CNP)에 대한 것으로, 보조 접속부(CNP)를 제외한 박막 트랜지스터 영역(TFT), 발광부(E), 투과부(T), 스토리지 캐패시터(Cst), 패드부 (PAD)의 구성은 도 2의 설명을 따른다.
그리고, 도 7f 및 도 8f와 같이, 상기 뱅크(140) 상부에 유기층(150)과 제 2 전극(160)이 차례로 형성되며, 상대적으로 제 2 전극(160)이 공극부(UC)로 더 들어와 상기 제 1 금속층(1201)과 직접 접속(DTC)를 갖는다.
도 2와 같이, 상기 제 2 전극(160) 상부에는 차례로 무기 봉지막(211, 212), 유기 봉지막(212)이 교번으로 적층되어 봉지층 구조(200)가 형성될 수 있다. 이 때, 보조 접속부의 공극부(UC)로 상기 무기 봉지막(211)가 더 들어오며 밀봉하며, 투습을 방지하고 공극부(UC)를 보호할 수 있다.
한편, 상술한 표시 장치의 구조에 있어서는, 광차단층(110, 111, 113, 114)이 데이터 라인(DL), 전원 전압 라인(VDDL), 접지 전압 라인(VSSL)으로 이용한 것으로, 이 구조는 광차단층과 배선층이 공통층에 구성되어 표시 장치에 이용되는 배선 수를 줄일 수 있으며, 마스크를 절감하는 이점이 있다.
상술한 실시예와 다르게 광차단층과 게이트 라인/데이터 라인을 서로 다른 층에 구비하는 예도 가능하다.
도 9는 본 발명의 제 3 실시예에 따른 표시 장치를 나타낸 단면도이다.
도 9와 같이, 본 발명의 제 3 실시예에 따른 표시 장치는 박막 트랜지스터의 반도체층(317) 하측에 광차단층(311)을 구비하되, 박막 트랜지스터의 게이트 전극(319)과 일체형으로 게이트 라인(미도시)을 형성하고, 데이터 라인(도 1의 DL1, DL2 참조)와 동일층에 소스 전극(322) 및 드레인 전극(321)을 형성한 것이다.
상기 게이트 전극(319)과 반도체층(317) 사이에는 게이트 절연막(318)이 개재된다.
상기 광차단층(311)은 전도율이 높은 이층 이상의 금속층(3101, 3102)이 구비될 수 있다.
상기 게이트 전극(319)과 링크 배선(329)은 광차단층(311)과 유사하게 전도율이 높은 이층 이상의 금속층(3191, 3192)이 구비되어 형성될 수 있다.
그리고, 소스 전극(322) 및 드레인 전극(321)은 제 1 내지 제 3 금속층(31201, 3202, 3203)으로 이루어져 상술한 제 1 및 제 2 실시예의 보조 전극과 유사하게 보조 전극(320)의 구성을 가질 수 있다. 즉, 높이 4000Å 내지 7000Å의 두께를 가지며 제 3 금속층(3203)과 제 1 금속층(3201) 사이의 제 2 금속층(3202)이 제거되는 영역에서 공극부(UC)가 정의되며, 공극부(UC)로 제 2 전극(360)이 유기층(350)보다 더 들어와 제 2 전극(360)과 제 1 금속층(3201)과 직접 접속을 가질 수 있다. 상기 소스 전극(322) 및 드레인 전극(321)의 제 1 내지 제 3 금속층(3201, 3203, 3203)의 적층 구조를 링크부(LINK)와 패드부(PAD)에서 제 1 패드 전극(325)으로 연장하여 가질 수 있으며, 제 1 패드 전극(325) 상에 발광 소자(OLED)의 제 1 전극(345)과 동일층의 금속의 제 2 패드 전극(355)을 더 구비할 수 있다.
상기 광차단층(311) 과 반도체층(317) 사이에 제 1 층간 절연막(315)이 구비되고, 상기 반도체층(317)과 게이트 전극(319) 사이에 게이트 절연막(318)이 구비되고, 상기 게이트 전극(319)과 소스 /드레인 전극(322, 321)의 층간에 제 2 층간 절연막(331)이 구비되고, 소스/드레인 전극(322, 321) 및 보조 전극(320)을 덮으며 패시베이션막(333)이 형성될 수 있다. 상기 패시베이션막(333) 상에 표면의 평탄화를 위해 오버코트층(330)이 형성된다.
보조 접속부(CNP), 발광부(E) 및 투과부(T)를 포함한 액티브 영역에 오버코트층(330)과 패시베이션막(333)은 동일 마스크로 패터닝될 수 있으며, 동일 폭을 가질 수 있다.
또한, 상기 발광부(E)와 투과부(T)를 오픈하는 뱅크(340)는 상기 보조 접속부(CNP)에서 상기 공극부(UC)와 다른 측부에서 제 1 금속층(3201)의 일부를 덮도록 하여, 상기 뱅크(340)가 형성된 측부를 타고 유기층(350) 및 제 2 전극(360)이 형성되며, 상대적으로 스텝 커버리지 특성이 우수한 제 2 전극(360)이 공극부(UC)로 더 들어와 제 1 금속층(3201)과 직접 접속을 갖는다.
한편, 각 발광부(E)에서 적층된 제 1 전극(345), 유기층(350) 및 제 2 전극(360)이 발광 소자(OLED)를 이루며 광을 발광한다.
그리고, 발광 소자(OLED)를 포함하여 제 2 전극(360) 상부에는 발광 소자(OLED)를 봉지하도록 무기 봉지막(410, 430)과 유기 봉지막(420)이 교번된 봉지층 구조(400)가 형성된다.
상기 제 3 실시예의 표시 장치는 광차단층(311)과 다른 층에 게이트 라인(게이트 전극), 데이터 라인 및 소스/드레인 전극이 형성되는 점 외에 보조 접속부(CNP)의 구성과 기능은 유사하게 가질 수 있다.
즉, 상기 보조 접속부(CNP)는 도시되지 않았지만, 접지 전압(VSS)을 전달하는 기능의 접지 전압 라인(VSSL)과, 보조 전극(320)이 동일 층에 구성되거나 다른 층에 구성된 접지 전압 라인과 보조 전극(320)간의 접속을 가져 접지 전압 신호를 인가받을 수 있다.
또한, 상기 보조 전극(320)은 3중층으로 도시되어 있으나, 이에 한하지 않으며, 서로 식각 특성이 다른 이층 금속만으로 이루어지고, 이 중 상측의 제 2 금속층이 선택적으로 제거되고 상부에 패시베이션막이 제 2 금속층보다 더 돌출되도록 하여 공극부(UC)가 정의될 수도 있다. 보조 전극(320)을 4층 이상으로 하며, 공극부가 정의된 금속층보다 상부의 무기 절연막 또는 금속층이 더 돌출되도록 하여 형성할 수도 있다. 이 경우에, 공극부는 유기층의 두께보다는 더 수직 간격을 크게 하여, 유기층이 공극부이 수직 공간에서 상부 패시베이션막(333)과 공극(UC) 하부의 제 1 금속층(3201) 사이에 물리적인 이격을 갖게 한다.
한편, 본 발명의 표시 장치는, 상부 발광 방식으로 구동되는 발광부의 고효율 특성을 갖기 위해 제 1 전극(anode)이 고반사 금속을 구비시 고반사 금속이 팁(tip) 구조를 가질 때 형성 이후 산화되거나 뱅크 등의 소성 공정에서 변형되는 것을 방지하기 위하여 고려된 것으로, 제 1 전극과 별개로 그 하측의 게이트 라인이나 데이터 라인을 이루는 금속층에서 공극부를 구비한 보조 전극을 형성함을 특징으로 한다.
즉, 상기 패시베이션막(333) 또는 제 3 금속층(3203)과 제 1 금속층(3201) 사이의 공간에서 제 2 금속층(3202)이 비워진 자리에 공극부(UC)가 정의된다. 이 경우, 상부에 남아있는 제 3 금속층(3203)은 알루미늄(Al), 크롬(Cr), 구리(Cu), 티타늄(Ti), 몰리브덴(Mo), 텅스텐(W)과 같은 도전률이 높은 금속 또는 이들 금속을 적어도 하나 포함한 합금으로 이후 뱅크(340) 등의 소성 공정에서도 변형이 거의 없다. 따라서, 뱅크(340) 형성 후에도 공극부(UC)의 수직 갭을 유지시키고, 이어 형성되는 직진성을 갖고 증착되는 유기층(350)이 공극부(UC) 내부로 들어 옮을 방지하며, 제 2 전극(360)이 공극부(UC) 내부로 들어와 유기층(350) 외측으로 제 1 금속층(3201)과 직접 접속되어 보조 전극(320)과 전기적 연결을 안정적으로 갖게 한다.
따라서, 본 발명의 표시 장치는 투과부의 면적을 늘려 투과율을 확대시킬 수 있는 효과가 있으며, 발광부에서 발광 효율을 향상시키며, 동시에 발광부와 투과부에서 공용되는 제 2 전극의 전압 강하 현상을 방지할 수 있는 효과가 있다.
이 때, 제 2 전극(160)은 보조 접속부(CNP)에서 접지 전압을 인가하는 광차단층(110)과 상기 광차단층(110)과 제 1 접속(CT1)을 갖는 보조 전극(120)을 통해 접지 전압을 인가받는다.
상기 패시베이션막(125) 상부에 평탄화를 위해 오버코트층(130)이 형성되고, 오버코트층(130) 및 패시베이션막(125)을 관통하여 박막 트랜지스터의 드레인 전극(124)과 제 1 전극(145)을 연결하는 콘택홀이 구비되며, 상기 콘택홀을 통해 제 3 접속(CT3)이 구비될 수 있다. 상기 오버코트층(130) 및 패시베이션막(125)을 관통하는 콘택홀 형성시 오버코트층(130) 및 패시베이션막(125)이 패터닝이 이루어지며 제 1 홀(130A)이 형성될 수 있다. 상기 콘택홀에 대응되는 제 3 접속(CT3) 부위를 제외하여 상기 제 1 전극(145)은 오버코트층(130) 상에 형성되며, 본 발명의 표시 장치의 제 1 전극(145)은 투과부를 갖는 구성에서 작아진 발광부 면적에서 발광 효율을 높이기 위해 Ag, Ag 합금과 같은 고반사 전극을 포함한다. 그러나, 이에 한정되지 않고 Ag(은) 또는 Ag 합금 외에도 이에 상당한 고반사 금속이라면 대체될 수 있다. 고반사 금속은 단일층으로 형성할 수도 있지만 유기층(150)과 직접 닿는 상부층은 유기층(160)과 접촉하는 계면에서 배리어를 낮출 수 있는 ITO 등의 투명 금속을 포함할 수 있다.
뱅크(140)는 발광부 및 투과부를 정의할 때 비발광부에서 제 2 홀(140A)를 함께 정의한다. 상기 뱅크(140)와 오버코트층(130)은 폴리 이미드, 폴리 아크릴, BCB(Benzo Cyclo Butane) 등의 유기 절연막으로 형성할 수 있다. 경우에 따라 뱅크(140)은 흑색 카본 등을 포함하여 뱅크(140)의 형성 부위에서 광을 차폐할 수도 있다.
공극부(UC)는 패시베이션막(125)의 제 1 홀(130A)에 인접한 패시베이션막(125)과 제 1 금속층(1201)의 사이의 제 2 금속층(1202) 제거된 영역에서 발생될 수 있다. 상기 보조 전극(120)은 광차단층(110) 상에서 중첩하여 구비되며, 둘 사이의 제 1 접속(CT1)을 통해 전기적 연결을 갖는다.
본 발명의 표시 장치에서, 발광부(E)와 투과부(T)들에서 제 2 전극(160)이 일체형으로 공유되어 형성되어 있다. 투과부(T)에서 제 2 전극(160)이 구비된 상황에서도 투과부(T)의 일정 이상의 투과율 확보를 위해 제 2 전극(160)은 ITO (Indium Tin Oxide), IZO (Indium Zinc Oxide), ITZO (Indium Tin zinc Oxide) 및 TO(Tin Oxide)와 같은 투명 산화물 전극으로 이루어질 수 있다. 상대적으로 발광부(E: GE, WE, BE, RE)에서 발광 소자(OLED)의 제 1 전극(145)은 발광부(GE, WE, BE, RE)에서 선택적으로 형성되는데, 발광부(GE, WE, BE, RE)에서 기판(100) 배면으로의 광 손실없이 제 1 전극(145)과 제 2 전극(160) 사이의 발광층에서 공진 효과를 높여 제 2 전극(160) 상측으로 광을 출광시키기 위해 상기 제 1 전극(145)은 고반사율을 갖는 반사성 전극을 포함하여 형성하여야 하는 요구가 있다. 본 발명의 표시 장치와 같이 투과부(T)가 일정 면적 요구되어 발광부(GE, WE, BE, RE)의 개별 크기가 작은 구조에서 각 발광부(GE, WE, BE, RE)는 발광부 면적이 작고 인접한 투과부(T)에서 배면으로 광 손실이 발생할 수 있기 때문에, 고휘도의 발광 효율이 요구된다. 이를 위해 제 1 전극(145)에 포함된 반사성 금속을 Ag, Ag 합금(예를 들어, APC)의 고반사율의 반사성 전극으로 이용할 요구가 있다. 본 발명의 발명자들은 표시 장치에서 공극부(UC)를 정의함에 있어, 제 1 전극(145)을 더미 패턴으로 이용하여 공극부에서 돌출시켜 구비시 제 1 전극(145)을 이루는 Ag, Ag 합금과 같은 반사성 전극이 열에 취약하며, 공정 중 노출된 영역에서 산화가 발생되어 변형이 발생될 수 있음을 통해 실험을 통해 확인했고, 공극부(UC)에서 돌출시켜 남겨두기 어려운 점을 실험을 통해 확인하고, 이를 고려하여, 공극부(UC)의 구성을 패시베이션막(125)과 보조 전극(120) 사이에서 갖도록 변경하였다. 즉, 공극부(UC)를 제 1 전극(145)의 하측에 형성되는 게이트 라인 또는 데이터 라인(DL)과 동일층의 보조 전극(120)의 일부 금속층을 선택적으로 패터닝하여 선택적으로 제거된 금속층의 영역에 정의한다.
도 10a 및 도 10b는 제 3 실험예에 따른 언더컷 구조를 나타낸 SEM도 및 그의 확대도이다.
도 10a 및 도 10b와 같이, 제 3 실험예에 따른 언더컷 구조는 일정 두께(h)의 단일층 금속(Metal)에 대해 패시베이션막을 더 돌출시킨 구조를 나타낸다. 패시베이션막보다 단일층 금속(Metal)이 패시베이션막이 노출된 영역보다 x 폭으로 안쪽까지 일부 제거되며 공극부(UC)를 구비한 형상이 나타나 있다. 여기서, 패시베이션막이 쳐지거나 변성없이 안정적으로 팁(tip)을 유지하며 변성없이 돌출하여 있음을 나타내고 있다. 즉, 제 3 실험예는 금속층을 이용한 공극부 확보가 가능하며, 금속층 상부에 패시베이션막에 상당한 상부 무기막이 쳐짐없이 안정된 형태를 유지하고 있음을 나타낸다.
본 발명의 표시 장치는 제 3 실험예와 비교하여 단일층 금속과 다른 식각 특성을 갖는 제 1 금속층을 더 형성하여, 공극부(UC) 하측에 유지하며, 제 1 금속층을 통해 보조 전극을 확보하고, 상기 공극부(UC)로 들어오는 제 1 금속층과 제 2 전극과의 전기적 접속을 확보할 수 있는 것이다.
본 발명의 일 실시예에 따른 표시 장치는, 발광부와 발광부 주변의 비발광부를 갖는 화소를 복수개 포함한 기판과, 상기 기판의 발광부에, 제 1 전극, 제 1 전극 상의 유기 발광층 및 상기 유기 발광층 상의 제 2 전극을 포함한 발광 소자와, 상기 비발광부의 상기 제 1 전극보다 하부의 층에, 제 1 금속층 및 상기 제 1 금속층 상에 상기 제 1 금속층보다 작은 면적의 제 2 금속층이 적층된 보조 전극과, 상기 제 2 금속층보다 더 돌출되고, 상기 제 1 금속층의 일부를 노출시키는 패시베이션막 및 상기 제 2 금속층 측부에서, 상기 패시베이션막과 상기 제 1 금속층 사이의 공극부를 포함하며, 상기 제 2 전극은 상기 비발광부에서 상기 공극부로 들어와 상기 보조 전극의 상기 제 1 금속층과 접속될 수 있다.
상기 공극부의 수직 간격은 상기 제 2 금속층의 두께일 수 있다.
상기 보조 전극은 게이트 라인 및 데이터 라인 중 적어도 어느 하나와 동일층에 위치할 수 있다.
상기 제 1 전극은 복수층의 금속을 포함하며, 복수층 중 적어도 한 층은 은을 포함하고, 상기 제 2 전극은 투명 전극일 수 있다.
상기 복수개의 화소 중 적어도 어느 하나는 투과부를 포함하고, 상기 제 2 전극은 상기 발광부, 투과부 및 비발광부에 걸쳐 상기 복수개의 화소에 일체형으로 구비될 수 있다.
상기 보조 전극은 상기 제 1 전극과 비중첩할 수 있다.
상기 보조 전극은 상기 제 1, 제 2 금속층을 이루는 금속이 서로 상이하며, 상기 제 2 금속층 상에 상기 제 1 금속층과 동일한 금속의 제 3 금속층을 더 포함하며, 상기 제 3 금속층은 상기 제 2 금속층으로부터 상기 공극부와 중첩하도록 돌출할 수 있다.
상기 발광부 및 투과부를 노출시키는 뱅크는, 상기 비발광부에서, 상기 공극부 및 상기 공극부와 중첩하며 일측으로 연장된 제 1 금속층을 함께 노출시키며 나머지 영역을 덮을 수 있다.
또한, 다른 실시예에 따른 본 발명의 표시 장치는 서로 다른 색을 발광하는 복수개의 발광부와, 상기 복수개의 발광부에 이웃한 투과부를 갖는 화소를 복수개 포함한 기판과, 상기 복수개의 발광부에 각각 구비된 제 1 전극과, 상기 비발광부에, 제 1 금속층 및 상기 제 1 금속층 상에 상기 제 1 금속층보다 작은 면적의 제 2 금속층이 적층된 보조 전극과, 상기 제 2 금속층 상부에, 상기 제 2 금속층보다 더 돌출되고, 상기 제 1 금속층의 일부를 노출시키는 패시베이션막과, 상기 제 2 금속층 측부에서, 상기 패시베이션막과 상기 제 1 금속층 사이의 공극부와, 상기 패시베이션막 상에 공극부 및 상기 제 1 금속층의 일부를 노출시키며 비발광부에 구비된 뱅크와, 상기 뱅크 및 상기 노출된 제 1 금속층에 구비된 유기층과, 상기 유기층 상부에 구비되며, 상기 공극부로 일부 들어와 상기 제 1 금속층과 직접 접속된 제 2 전극을 포함할 수 있다.
상기 공극부의 수직 간격은 상기 제 2 금속층의 두께일 수 있다.
상기 제 1 전극은 게이트 라인 및 데이터 라인과 전기적으로 연결되고, 상기 보조 전극은 상기 게이트 라인 및 데이터 라인 중 적어도 어느 하나와 동일층에 위치할 수 있다.
상기 제 1 전극은 복수층의 금속을 포함하며, 복수층 중 적어도 한 층은 은을 포함하고, 상기 제 2 전극은 투명 전극일 수 있다.
상기 보조 전극은 상기 보조 전극의 하측에 위치하는 광차단층과 수직 접속부를 가질 수 있다.
한편, 이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
100: 기판 110: 광차단층
120: 보조 전극 1201: 제 1 금속층
1202: 제 2 금속층 1203: 제 3 금속층
125: 패시베이션막 130: 오버코트층
140: 뱅크 150: 유기층
160: 제 2 전극 200: 봉지층 구조
UC: 공극부 E: 발광부
TFT: 박막 트랜지스터 CNP: 보조 접속부

Claims (14)

  1. 발광부와 발광부 주변의 비발광부를 갖는 화소를 복수개 포함한 기판;
    상기 기판의 발광부에, 제 1 전극, 제 1 전극 상의 유기 발광층 및 상기 유기 발광층 상의 제 2 전극을 포함한 발광 소자;
    상기 비발광부의 상기 제 1 전극보다 하부의 층에, 제 1 금속층 및 상기 제 1 금속층 상에 상기 제 1 금속층보다 작은 면적의 제 2 금속층이 적층된 보조 전극;
    상기 제 2 금속층보다 더 돌출되고, 상기 제 1 금속층의 일부를 노출시키는 패시베이션막; 및
    상기 제 2 금속층 측부에서, 상기 패시베이션막과 상기 제 1 금속층 사이의 공극부를 포함하며,
    상기 제 2 전극은 상기 비발광부에서 상기 공극부로 들어와 상기 보조 전극의 상기 제 1 금속층과 접속된 표시 장치.
  2. 제 1항에 있어서,
    상기 공극부의 수직 간격은 상기 제 2 금속층의 두께인 표시 장치.
  3. 제 1항에 있어서,
    상기 보조 전극은 게이트 라인 및 데이터 라인 중 적어도 어느 하나와 동일층에 위치한 표시 장치.
  4. 제 1항에 있어서,
    상기 제 1 전극은 복수층의 금속을 포함하며, 복수층 중 적어도 한 층은 은을 포함하고,
    상기 제 2 전극은 투명 전극인 표시 장치.
  5. 제 1항에 있어서,
    상기 복수개의 화소 중 적어도 어느 하나는 투과부를 포함하고,
    상기 제 2 전극은 상기 발광부, 투과부 및 비발광부에 걸쳐 상기 복수개의 화소에 일체형으로 구비된 표시 장치.
  6. 제 1항에 있어서,
    상기 보조 전극은 상기 제 1 전극과 비중첩한 표시 장치.
  7. 제 1항에 있어서,
    상기 보조 전극은 상기 제 1, 제 2 금속층을 이루는 금속이 서로 상이하며, 상기 제 2 금속층 상에 상기 제 1 금속층과 동일한 금속의 제 3 금속층을 더 포함하며,
    상기 제 3 금속층은 상기 제 2 금속층으로부터 상기 공극부와 중첩하도록 돌출한 표시 장치.
  8. 제 1항에 있어서,
    상기 발광부 및 투과부를 노출시키는 뱅크는,
    상기 비발광부에서, 상기 공극부 및 상기 공극부와 중첩하며 일측으로 연장된 제 1 금속층을 함께 노출시키며 나머지 영역을 덮는 표시 장치.
  9. 서로 다른 색을 발광하는 복수개의 발광부와, 상기 복수개의 발광부에 이웃한 투과부를 갖는 화소를 복수개 포함한 기판;
    상기 복수개의 발광부에 각각 구비된 제 1 전극;
    상기 비발광부에, 제 1 금속층 및 상기 제 1 금속층 상에 상기 제 1 금속층보다 작은 면적의 제 2 금속층이 적층된 보조 전극;
    상기 제 2 금속층 상부에, 상기 제 2 금속층보다 더 돌출되고, 상기 제 1 금속층의 일부를 노출시키는 패시베이션막;
    상기 제 2 금속층 측부에서, 상기 패시베이션막과 상기 제 1 금속층 사이의 공극부;
    상기 패시베이션막 상에 공극부 및 상기 제 1 금속층의 일부를 노출시키며 비발광부에 구비된 뱅크;
    상기 뱅크 및 상기 노출된 제 1 금속층에 구비된 유기층;
    상기 유기층 상부에 구비되며, 상기 공극부로 일부 들어와 상기 제 1 금속층과 직접 접속된 제 2 전극을 포함한 표시 장치.
  10. 제 9항에 있어서,
    상기 공극부의 수직 간격은 상기 제 2 금속층의 두께인 표시 장치.
  11. 제 9항에 있어서,
    상기 보조 전극은 상기 화소를 교차하는 게이트 라인 및 데이터 라인 중 적어도 어느 하나와 동일층에 위치한 표시 장치.
  12. 제 9항에 있어서,
    상기 화소를 교차하는 게이트 라인 및 데이터 라인 중 적어도 어느 하나는 광차단층인 표시 장치.
  13. 제 9항에 있어서,
    상기 제 1 전극은 복수층의 금속을 포함하며, 복수층 중 적어도 한 층은 은을 포함하고,
    상기 제 2 전극은 투명 전극인 표시 장치.
  14. 제 9항에 있어서,
    상기 보조 전극은 상기 보조 전극의 하측에 위치하는 광차단층과 수직 접속부를 갖는 표시 장치.
KR1020200077173A 2020-06-24 2020-06-24 표시 장치 KR20210158617A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020200077173A KR20210158617A (ko) 2020-06-24 2020-06-24 표시 장치
US17/344,648 US11882717B2 (en) 2020-06-24 2021-06-10 Display device having an auxiliary wiring

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200077173A KR20210158617A (ko) 2020-06-24 2020-06-24 표시 장치

Publications (1)

Publication Number Publication Date
KR20210158617A true KR20210158617A (ko) 2021-12-31

Family

ID=79030399

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200077173A KR20210158617A (ko) 2020-06-24 2020-06-24 표시 장치

Country Status (2)

Country Link
US (1) US11882717B2 (ko)
KR (1) KR20210158617A (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111969034A (zh) * 2020-09-03 2020-11-20 深圳市华星光电半导体显示技术有限公司 显示面板及其制备方法
KR20220097678A (ko) * 2020-12-30 2022-07-08 삼성디스플레이 주식회사 디스플레이 장치
CN114141826B (zh) * 2021-11-16 2023-08-01 深圳市华星光电半导体显示技术有限公司 显示面板及其制备方法
CN115207248B (zh) * 2022-07-15 2024-01-19 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
KR20240035673A (ko) * 2022-09-08 2024-03-18 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8963137B2 (en) * 2011-09-02 2015-02-24 Lg Display Co., Ltd. Organic light-emitting display device and method of fabricating the same
US9178174B2 (en) * 2012-03-27 2015-11-03 Sony Corporation Display device and method of manufacturing the same, method of repairing display device, and electronic apparatus
JP6211873B2 (ja) 2013-09-30 2017-10-11 株式会社ジャパンディスプレイ 有機ｅｌ表示装置及び有機ｅｌ表示装置の製造方法
KR102553212B1 (ko) 2014-07-08 2023-07-10 엘지디스플레이 주식회사 유기전계발광 표시장치 및 그 제조방법
KR20180014404A (ko) 2016-07-29 2018-02-08 엘지디스플레이 주식회사 유기발광 표시장치 및 그 제조방법
KR20180077767A (ko) 2016-12-29 2018-07-09 엘지디스플레이 주식회사 보조 전극을 포함하는 디스플레이 장치

Also Published As

Publication number Publication date
US20210408441A1 (en) 2021-12-30
US11882717B2 (en) 2024-01-23

Similar Documents

Publication Publication Date Title
KR20210158617A (ko) 표시 장치
US9362533B2 (en) Organic light emitting display device and method for manufacturing the same
US20230165058A1 (en) Display device and method for manufacturing display device
US7282855B2 (en) Flat panel display having light blocking layer
US10672846B2 (en) Organic light-emitting display device
KR20190042395A (ko) 대면적 유기발광 다이오드 표시장치
KR20170023268A (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR20180068634A (ko) 유기 발광 표시 장치
KR20190079265A (ko) 상부 발광형 유기발광 다이오드 표시장치
US20240016016A1 (en) Display device having auxiliary wiring
KR102407538B1 (ko) 유기발광다이오드 표시장치 및 그 제조 방법
KR101622563B1 (ko) 상부발광 방식 유기전계 발광소자
US20220005916A1 (en) Display device
KR20220081128A (ko) 발광 표시 장치
KR102218944B1 (ko) 유기 발광 다이오드 표시 장치 및 이의 제조 방법
CN115398636A (zh) 显示基板以及显示装置
US20240074244A1 (en) Display panel and display device
US20240032360A1 (en) Light-emitting display device and method of manufacturing the same
EP4207987A1 (en) Electroluminescence display
GB2614395A (en) Electroluminescence display
KR20240104800A (ko) 표시 장치
CN115552614A (zh) 显示基板以及显示装置
KR20190063907A (ko) 전계발광 표시장치