KR20240035673A - 디스플레이 장치 및 그 제조방법 - Google Patents

디스플레이 장치 및 그 제조방법 Download PDF

Info

Publication number
KR20240035673A
KR20240035673A KR1020220114490A KR20220114490A KR20240035673A KR 20240035673 A KR20240035673 A KR 20240035673A KR 1020220114490 A KR1020220114490 A KR 1020220114490A KR 20220114490 A KR20220114490 A KR 20220114490A KR 20240035673 A KR20240035673 A KR 20240035673A
Authority
KR
South Korea
Prior art keywords
layer
pixel electrode
display device
pixel
conductive layer
Prior art date
Application number
KR1020220114490A
Other languages
English (en)
Inventor
성우용
강태욱
이정석
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220114490A priority Critical patent/KR20240035673A/ko
Priority to US18/310,439 priority patent/US20240090273A1/en
Priority to EP23188360.4A priority patent/EP4336988A1/en
Priority to CN202322242286.1U priority patent/CN220874976U/zh
Priority to CN202311050950.0A priority patent/CN117677231A/zh
Publication of KR20240035673A publication Critical patent/KR20240035673A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K50/865—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/352—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels the areas of the RGB subpixels being different
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/875—Arrangements for extracting light from the devices
    • H10K59/879—Arrangements for extracting light from the devices comprising refractive means, e.g. lenses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/162—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using laser ablation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K59/8792—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. black layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 화소가 배치되는 표시영역 및 상기 표시영역을 둘러싸는 주변영역을 포함하는 기판, 상기 표시영역에 위치하는 화소전극, 상기 화소전극 상에 위치하고, 상기 화소전극의 중앙부를 노출하는 제1서브개구를 갖는 화소정의층, 상기 화소정의층 상에 위치하고, 상기 화소전극의 중앙부를 노출하는 제3서브개구를 갖는 뱅크층, 상기 뱅크층 상에 위치하고, 상기 화소전극의 중앙부를 노출하는 제3서브개구와 상기 화소전극을 기준으로 외측으로 돌출된 팁을 갖는 제1도전층, 상기 화소전극 및 상기 제1도전층 상에 위치하고, 상기 제1도전층의 상면의 일부를 노출하는 하나 이상의 홀을 구비하는 발광층 및 상기 발광층 상에 위치하고, 상기 하나 이상의 홀을 통하여 상기 제1도전층과 직접 접촉하는 대향전극을 포함하는, 디스플레이 장치를 제공한다.

Description

디스플레이 장치 및 그 제조방법{Display apparatus and manufacturing the same}
본 발명은 디스플레이 장치 및 그 제조방법에 관한 것이다.
근래에 디스플레이 장치는 그 용도가 다양해지고 있다. 또한, 표시 장치의 두께가 얇아지고 무게가 가벼워 그 사용의 범위가 광범위해지고 있는 추세이다.
일반적으로 디스플레이 장치는 화상을 디스플레이하기 위하여, 전기적 신호를 받아 발광하는 복수의 화소들을 포함한다. 유기발광 디스플레이 장치(Organic Light Emitting Display Device: OLED)의 화소는 표시요소로서 유기발광다이오드를 포함한다. 유기발광다이오드는 화소전극, 발광층 및 대향전극을 구비한다.
이러한 디스플레이 장치는 외부의 산소, 수분이 표시요소로 침투되지 않도록, 표시요소를 밀봉하는 봉지층이 구비될 수 있다.
그러나 이러한 종래의 디스플레이 장치 및 그 제조방법에는, 표시영역 외측에서 봉지층의 접합 영역을 확보하기 위한 데드 스페이스(dead space)가 증가하는 문제점이 존재하였다.
본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 데드 스페이스의 면적을 감소하여 표시영역이 확장된 디스플레이 장치 및 그 제조방법을 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 관점에 따르면, 화소가 배치되는 표시영역 및 상기 표시영역을 둘러싸는 주변영역을 포함하는 기판, 상기 표시영역에 위치하는 화소전극, 상기 화소전극 상에 위치하고, 상기 화소전극의 중앙부를 노출하는 제1서브개구를 갖는 화소정의층, 상기 화소정의층 상에 위치하고, 상기 화소전극의 중앙부를 노출하는 제3서브개구를 갖는 뱅크층, 상기 뱅크층 상에 위치하고, 상기 화소전극의 중앙부를 노출하는 제3서브개구와 상기 화소전극을 기준으로 외측으로 돌출된 팁을 갖는 제1도전층, 상기 화소전극 및 상기 제1도전층 상에 위치하고, 상기 제1도전층의 상면의 일부를 노출하는 하나 이상의 홀을 구비하는 발광층 및 상기 발광층 상에 위치하고, 상기 하나 이상의 홀을 통하여 상기 제1도전층과 직접 접촉하는 대향전극을 포함하는, 디스플레이 장치가 제공된다.
일 실시예에서, 상기 화소정의층은 무기절연물질을 포함하고, 상기 뱅크층은 금속물질을 포함할 수 있다.
일 실시예에서, 디스플레이 장치는 상기 주변영역에 위치하고 공통전압을 인가받는 공통전압선을 더 포함하고, 상기 화소정의층 및 상기 뱅크층은 상기 공통전압선을 덮도록 상기 주변영역으로 연장되며, 상기 화소정의층은 상기 공통전압선의 상면의 일부를 노출하는 개구부를 갖고, 상기 뱅크층은 상기 개구부를 통해 상기 공통전압선과 직접 접촉할 수 있다.
일 실시예에서, 디스플레이 장치는 상기 제1도전층을 덮는 저반사층을 더 포함하고, 상기 저반사층은 금속 산화물을 포함할 수 있다.
일 실시예에서, 상기 제1도전층은 언더컷 구조를 가질 수 있다.
일 실시예에서, 상기 발광층 및 상기 대향전극은 상기 팁에 의해 단절될 수 있다.
일 실시예에서, 디스플레이 장치는 상기 대향전극 상에 위치하는 무기봉지층;을 더 포함하고, 상기 무기봉지층은 상기 팁의 하면과 직접 접촉할 수 있다.
일 실시예에서, 디스플레이 장치는 상기 무기봉지층 상에 위치하고, 상기 화소전극에 대응하는 필터개구를 갖는 차광층 및 상기 차광층 상에 위치하고 상기 화소전극에 중첩하는 컬러필터를 더 포함할 수 있다.
일 실시예에서, 디스플레이 장치는 상기 무기봉지층 상에 위치하는 유기평탄화층을 더 포함하고, 상기 유기평탄화층의 굴절률은 상기 무기봉지층의 굴절률보다 클 수 있다.
일 실시예에서, 상기 유기평탄화층의 굴절률은 1.6 이상일 수 있다.
일 실시예에서, 상기 하나 이상의 홀은 상기 제3서브개구의 적어도 일부를 둘러싸는 루프 형상을 가질 수 있다.
일 실시예에서, 디스플레이 장치는 상기 화소전극과 상기 화소정의층 사이에 개재되고, 상기 화소전극의 가장자리와 중첩하는 제1잔여희생층을 더 포함할 수 있다.
일 실시예에서, 디스플레이 장치는 상기 뱅크층과 상기 제1도전층 사이에 개재되고, 상기 팁의 하부에 위치하는 제2잔여희생층을 더 포함할 수 있다.
본 발명의 다른 일 관점에 따르면 기판 상에 화소전극 및 상기 화소전극에 대응하는 제1희생층을 형성하는 단계, 상기 제1희생층을 덮도록 화소정의층 및 뱅크층을 형성하는 단계, 상기 뱅크층 상에 상기 화소전극을 둘러싸는 제2희생층을 형성하는 단계, 상기 뱅크층 및 상기 제2희생층을 덮도록 제1도전층을 형성하는 단계, 상기 화소정의층, 상기 뱅크층 및 상기 제1도전층을 관통하여 상기 화소전극의 중앙부를 노출하는 제1개구와, 상기 화소전극을 기준으로 외측으로 돌출되는 제1도전층의 팁을 형성하는 단계, 상기 제1도전층의 상면의 일부를 노출하는 하나 이상의 홀을 구비하는 발광층을 형성하는 단계 및 상기 발광층 상에 대향전극층을 형성하는 단계를 포함하는 디스플레이 장치의 제조방법이 제공된다.
일 실시예에서, 상기 발광층을 형성하는 단계에서, 상기 발광층은 상기 기판의 전면(全面) 상에 형성될 수 있다
일 실시예에서, 상기 하나 이상의 홀은 레이저 드릴링 공정을 통하여 형성될 수 있다.
일 실시예에서, 상기 하나 이상의 홀은 상기 제1개구의 적어도 일부를 둘러싸는 루프 형상을 가질 수 있다.
일 실시예에서, 상기 제1도전층은 언더컷 구조를 갖고, 상기 발광층은 상기 팁에 의해 단절될 수 있다.
일 실시예에서, 상기 대향전극층은 상기 하나 이상의 홀을 통하여 상기 제1도전층과 직접 접촉할 수 있다.
일 실시예에서, 디스플레이 장치의 제조방법은 상기 대향전극층 상에 무기봉지층을 형성하는 단계를 더 포함할 수 있다.
일 실시예에서, 상기 무기봉지층은 상기 팁의 하면과 직접 접촉하도록 형성될 수 있다.
일 실시예에서, 디스플레이 장치의 제조방법은 상기 무기봉지층 상에 상기 화소전극에 대응하는 필터개구를 갖는 차광층을 형성하는 단계 및 상기 차광층 상에 상기 화소전극에 중첩하는 컬러필터를 형성하는 단계를 더 포함할 수 있다.
일 실시예에서, 디스플레이 장치의 제조방법은 상기 무기봉지층 상에 유기평탄화층을 형성하는 단계를 더 포함하고, 상기 유기평탄화층의 굴절률은 상기 무기봉지층의 굴절률보다 클 수 있다.
일 실시예에서, 상기 제1도전층을 형성하는 단계는, 상기 제1도전층 상에 저반사층을 형성하는 단계를 더 포함할 수 있다.
전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 데드 스페이스의 면적을 감소하여 표시영역이 확장된 디스플레이 장치 및 그 제조방법을 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 도시하는 사시도이다.
도 2는 도 1의 디스플레이 장치의 A-A'선을 따른 단면을 개략적으로 도시하는 단면도이다.
도 3은 본 발명의 일 실시예에 따른 디스플레이 패널을 개략적으로 도시하는 평면도이다.
도 4는 본 발명의 일 실시예에 따른 디스플레이 장치가 포함하는 일 화소의 등가회로도이다.
도 5는 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 도시하는 단면도이다.
도 6 및 도 7은 본 발명의 실시예에 따른 디스플레이 장치를 개략적으로 도시하는 단면도들이다.
도 8은 도 5의 디스플레이 장치의 E 영역을 확대하여 도시하는 단면도이다.
도 9는 도 2의 디스플레이 패널의 C-C'선을 따른 단면의 일부를 개략적으로 도시하는 단면도이다.
도 10은 본 발명의 일 실시예에 따른 디스플레이 장치에서 광의 경로를 설명하기 위한 단면도이다.
도 11 내지 도 24는 본 발명의 일 실시예에 따른 디스플레이 장치의 제조방법의 일부 단계를 순차적으로 도시하는 단면도들이다.
도 25는 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 도시하는 단면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
본 명세서에서 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
본 명세서에서 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 명세서에서 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
본 명세서에서 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
본 명세서에서 막, 영역, 구성 요소 등이 연결되었다고 할 때, 막, 영역, 구성 요소들이 직접적으로 연결된 경우, 또는/및 막, 영역, 구성요소들 중간에 다른 막, 영역, 구성 요소들이 개재되어 간접적으로 연결된 경우도 포함한다. 예컨대, 본 명세서에서 막, 영역, 구성 요소 등이 전기적으로 연결되었다고 할 때, 막, 영역, 구성 요소 등이 직접 전기적으로 연결된 경우, 및/또는 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 간접적으로 전기적 연결된 경우를 나타낸다.
본 명세서에서 "A 및/또는 B"은 A이거나, B이거나, A와 B인 경우를 나타낸다. 그리고, "A 및 B 중 적어도 하나"는 A이거나, B이거나, A와 B인 경우를 나타낸다.
본 명세서에서 x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
본 명세서에서 임의의 수치를 지칭할 때 사용되는 "약" 또는 "대략"이라는 용어는, 측정 한계 또는 오류 등에 의하여 그 기술분야에 있어서 일반적으로 용납되는 범위 내의 수치들을 포함하는 것을 의미할 수 있다. 예컨대, "약"은 임의의 수치의 ± 30%, 20%, 10% 또는 5% 범위의 값들을 포함함을 의미할 수 있다.
본 명세서에서 어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 도시하는 사시도이다.
도 1을 참조하면, 디스플레이 장치(1)는 표시영역(DA) 및 표시영역(DA)을 둘러싸는 주변영역(PA)을 포함한다. 디스플레이 장치(1)는 표시영역(DA)에 배치된 복수의 화소들에서 방출되는 빛을 이용하여 소정의 이미지를 제공할 수 있다.
주변영역(PA)은 표시영역(DA)을 전체적으로 둘러쌀 수 있다. 주변영역(PA)은 화소들이 배치되지 않은 일종의 비표시영역으로, 화소들에 전기적 신호나 전원을 제공하기 위한 드라이버 또는 배선들이 배치될 수 있다.
디스플레이 장치(1)는 도 1에 도시된 바와 같이 가로의 길이가 세로의 길이보다 큰 직사각형의 형상을 가질 수 있으나, 이에 한정되는 것은 아니다. 디스플레이 장치(1)는 다각형, 원형 또는 타원형과 같은 다양한 형상을 가질 수 있다.
이하에서는, 본 발명의 일 실시예에 따른 디스플레이 장치(1)로서, 유기 발광 표시 장치를 예로 하여 설명하지만, 본 발명의 디스플레이 장치는 이에 제한되지 않는다. 다른 실시예로서, 퀀텀닷 발광 디스플레이 장치(Quantum dot Light Emitting Display)와 같은 다른 방식의 디스플레이 장치가 사용될 수 있다.
도 2는 도 1의 디스플레이 장치의 A-A'선을 따른 단면을 개략적으로 도시하는 단면도이다.
도 2를 참조하면, 디스플레이 장치(1)는 디스플레이 패널(10), 디스플레이 패널(10) 상에 배치되는 입력감지층(40), 및 광학 기능층(50)을 포함할 수 있으며, 이들은 윈도우(60)로 커버될 수 있다. 디스플레이 장치(1)는 휴대폰(mobile phone), 노트북, 스마트 워치와 같은 다양한 종류의 전자 기기일 수 있다.
디스플레이 패널(10)은 이미지를 표시할 수 있다. 디스플레이 패널(10)은 표시영역(DA)에 배치된 화소들을 포함한다. 화소들은 표시요소 및 이와 연결된 화소회로를 포함할 수 있다. 표시요소는 유기발광다이오드, 또는 퀀텀닷 유기발광다이오드 등을 포함할 수 있다.
입력감지층(40)은 외부의 입력, 예컨대 터치 이벤트에 따른 좌표정보를 획득한다. 입력감지층(40)은 감지전극(sensing electrode 또는 touch electrode) 및 감지전극과 연결된 트레이스라인(trace line)들을 포함할 수 있다. 입력감지층(40)은 디스플레이 패널(10) 위에 배치될 수 있다. 입력감지층(40)은 뮤추얼 캡 방식 또는/및 셀프 캡 방식으로 외부 입력을 감지할 수 있다.
입력감지층(40)은 디스플레이 패널(10) 상에 직접 형성되거나, 별도로 형성된 후 광학 투명 점착제(optical clear adhesive)와 같은 점착층을 통해 결합될 수 있다. 예컨대, 입력감지층(40)은 디스플레이 패널(10)을 형성하는 공정 이후에 연속적으로 형성될 수 있으며, 이 경우 입력감지층(40)은 디스플레이 패널(10)의 일부로 이해될 수 있으며, 입력감지층(40)과 디스플레이 패널(10) 사이에는 점착층이 개재되지 않을 수 있다. 도 2에는 입력감지층(40)이 디스플레이 패널(10)과 광학 기능층(50) 사이에 개재된 것을 도시하지만, 다른 실시예로서, 입력감지층(40)은 광학 기능층(50) 위에 배치될 수도 있다.
광학 기능층(50)은 반사 방지층을 포함할 수 있다. 반사 방지층은 윈도우(60)를 통해 외부에서 디스플레이 패널(10)을 향해 입사하는 빛(외부광)의 반사율을 감소시킬 수 있다. 일 실시예로, 반사 방지층은 블랙매트릭스와 컬러필터들을 포함할 수 있다. 컬러필터들은 디스플레이 패널(10)의 화소들 각각에서 방출되는 빛의 색상을 고려하여 배열될 수 있다.
다른 실시예로, 반사 방지층은 위상지연자(retarder) 및 편광자(polarizer)를 포함할 수 있다. 위상지연자는 필름타입 또는 액정 코팅타입일 수 있고, λ/2 위상지연자 및/또는 λ/4 위상지연자를 포함할 수 있다. 편광자 역시 필름타입 또는 액정 코팅타입일 수 있다. 필름타입은 연신형 합성수지 필름을 포함하고, 액정 코팅타입은 소정의 배열로 배열된 액정들을 포함할 수 있다. 위상지연자 및 편광자는 보호필름을 더 포함할 수 있다. 위상지연자 및 편광자 자체 또는 보호필름이 반사방지 층의 베이스층으로 정의될 수 있다.
또 다른 실시예로, 반사 방지층은 상쇄간섭 구조물을 포함할 수 있다. 상쇄간섭 구조물은 서로 다른 층 상에 배치된 제1 반사층과 제2 반사층을 포함할 있다. 제1 반사층 및 제2 반사층에서 각각 반사된 제1 반사광과 제2 반사광은 상쇄 간섭될 수 있고, 그에 따라 외부광 반사율이 감소될 수 있다.
일 실시예에서, 광학 기능층(50)은 디스플레이 패널(10) 및/또는 입력감지층(40)을 형성하는 공정 이후에 연속적으로 형성될 수 있다. 이 경우, 광학 기능층(50) 디스플레이 패널(10) 및/또는 입력감지층(40) 사이에는 점착층이 개재되지 않을 수 있다.
도 2에는 도시되지 않았으나 윈도우(60)와 광학 기능층(50) 사이에는 광학 투명 점착제 또는 광학 투명 레진 등을 포함하는 층이 위치할 수 있다.
도 3은 본 발명의 일 실시예에 따른 디스플레이 패널을 개략적으로 도시하는 평면도이다. 도 2에서 설명한 바와 같이, 본 발명의 일 실시예에 따른 디스플레이 장치는 디스플레이 패널(10)을 포함할 수 있다. 도 3은 디스플레이 패널(10) 중 기판(100)의 모습으로 이해될 수 있다.
도 3을 참조하면, 디스플레이 패널(10)은 표시영역(DA)과 표시영역(DA) 외측의 주변영역(PA)을 포함한다. 표시영역(DA)은 이미지를 표시하는 부분으로, 복수의 화소(P)들이 표시영역(DA)에 배치될 수 있다. 표시영역(DA)은 예컨대, 원형, 타원형, 다각형, 특정 도형의 형상 등 다양한 형상을 가질 수 있다. 도 3에서는 표시영역(DA)이 모서리가 둥근 대략 직사각형의 형상을 갖는 것을 도시한다.
화소(P)들 각각은 부화소(sub-pixel)를 의미하며, 유기발광다이오드(OLED)와 같은 표시요소를 포함할 수 있다. 화소(P)는 예컨대, 적색, 녹색, 청색 또는 백색의 광을 방출할 수 있다.
주변영역(PA)은 표시영역(DA)의 외측에 배치될 수 있다. 주변영역(PA)에는 화소(P)를 구동하기 위한 외곽회로들이 배치될 수 있다. 주변영역(PA)에는 제1스캔 구동회로(11), 제2스캔 구동회로(12), 발광제어 구동회로(13), 단자(14), 구동전원공급배선(15) 및 공통전원공급배선(16)이 배치될 수 있다.
제1스캔 구동회로(11)는 스캔라인(SL)을 통해 화소(P)에 스캔 신호를 제공할 수 있다. 제2스캔 구동회로(12)는 표시영역(DA)을 사이에 두고 제1스캔 구동회로(11)와 나란하게 배치될 수 있다. 표시영역(DA)에 배치된 화소(P) 중 일부는 제1스캔 구동회로(11)와 전기적으로 연결될 수 있고, 나머지는 제2스캔 구동회로(12)에 연결될 수 있다. 필요에 따라 제2스캔 구동회로(12)는 생략되고, 표시영역(DA)에 배치된 화소(P)들은 모두 제1스캔 구동회로(11)에 전기적으로 연결될 수도 있다.
발광제어 구동회로(13)는 제1스캔 구동회로(11) 측에 배치되며, 발광제어라인(EL)을 통해 화소(P)에 발광 제어 신호를 제공할 수 있다. 도 1에서는 발광제어 구동회로(13)가 표시영역(DA)의 일측에만 배치된 것을 도시하나, 발광제어 구동회로(13)는 제1스캔 구동회로(11) 및 제2스캔 구동회로(12)와 마찬가지로 표시영역(DA)의 양측에 배치될 수도 있다.
일 실시예에서, 주변영역(PA)은 표시영역(DA)의 (-y 방향의) 일 측으로 연장된 벤딩영역을 포함할 수 있다. 벤딩영역은 표시영역(DA)의 배면으로 구부러져, 표시장치의 전면(前面)에서 바라볼 때 시인되는 비표시영역의 면적을 감소시킬 수 있다.
구동칩(20)은 주변영역(PA)에 배치될 수 있다. 구동칩(20)은 디스플레이 패널(10)을 구동하는 집적회로를 포함할 수 있다. 이러한 집적회로는 데이터신호를 생성하는 데이터 구동 집적회로일 수 있지만, 본 발명이 이에 한정되는 것은 아니다.
단자(14)는 주변영역(PA)에 배치될 수 있다. 단자(14)는 절연층에 의하여 덮이지 않고 노출되어 인쇄회로기판(30)과 전기적으로 연결될 수 있다. 인쇄회로기판(30)의 단자(34)는 디스플레이 패널(10)의 단자(14)와 전기적으로 연결될 수 있다.
인쇄회로기판(30)은 제어부(미도시)의 신호 또는 전원을 디스플레이 패널(10)로 전달한다. 제어부에서 생성된 제어 신호는 인쇄회로기판(30)을 통해 구동회로들에 각각 전달될 수 있다. 또한, 제어부는 구동전원공급배선(15)에 구동전압(ELVDD)를 전달하고 공통전원공급배선(16)에 공통전압(ELVSS)을 제공할 수 있다. 구동전압(ELVDD)은 구동전원공급배선(15)과 연결된 구동전압선(PL)을 통해 각 화소(P)에 전달되고, 공통전압(ELVSS)은 공통전원공급배선(16)과 연결된 화소(P)의 대향전극에 전달될 수 있다. 구동전원공급배선(15)은 표시영역(DA)의 하측에서 일 방향(x축 방향)으로 연장된 형상을 가질 수 있다. 공통전원공급배선(16)은 일측이 개방된 루프 형상을 가져, 표시영역(DA)을 부분적으로 둘러싸는 형상을 가질 수 있다.
한편, 제어부는 데이터신호를 생성하며, 생성된 데이터신호는 구동칩(20)을 통해 입력라인(IL)에 전달되고, 입력라인(IL)과 연결된 데이터라인(DL)을 통해 화소(P)에 전달될 수 있다. 참고로 "라인"이라 함은 "배선"이라는 의미일 수 있다. 이는 후술하는 실시예들 및 그 변형예들에 있어서 마찬가지이다.
도 4는 본 발명의 일 실시예에 따른 디스플레이 장치가 포함하는 일 화소의 등가회로도이다.
도 4를 참조하면, 일 화소(P)는 화소회로(PC) 및 화소회로(PC)에 연결된 표시요소로서, 유기발광다이오드(OLED)를 포함할 수 있다. 화소회로(PC)는 제1박막트랜지스터(T1), 제2박막트랜지스터(T2), 및 스토리지 커패시터(Cst)를 포함할 수 있다. 각 화소(P)는 유기발광다이오드(OLED)를 통해 예컨대, 적색, 녹색, 또는 청색의 빛을 방출하거나, 적색, 녹색, 청색 또는 백색의 빛을 방출할 수 있다.
제2박막트랜지스터(T2)는 스위칭 박막트랜지스터로서, 스캔라인(SL) 및 데이터라인(DL)에 연결되며, 스캔라인(SL)으로부터 입력되는 스위칭 전압에 기초하여 데이터라인(DL)으로부터 입력된 데이터 전압을 제1박막트랜지스터(T1)로 전달할 수 있다. 스토리지 커패시터(Cst)는 제2박막트랜지스터(T2)와 구동전압선(PL)에 연결되며, 제2박막트랜지스터(T2)로부터 전달받은 전압과 구동전압선(PL)에 공급되는 구동전압(ELVDD)의 차이에 해당하는 전압을 저장할 수 있다.
제1박막트랜지스터(T1)는 구동 박막트랜지스터로서, 구동전압선(PL)과 스토리지 커패시터(Cst)에 연결되며, 스토리지 커패시터(Cst)에 저장된 전압 값에 대응하여 구동전압선(PL)으로부터 유기발광다이오드(OLED)를 흐르는 구동 전류를 제어할 수 있다. 유기발광다이오드(OLED)는 구동 전류에 의해 소정의 휘도를 갖는 빛을 방출할 수 있다. 유기발광다이오드(OLED)의 대향전극(예, 캐소드)은 공통전압(ELVSS)을 공급받을 수 있다.
도 4는 화소회로(PC)가 2개의 박막트랜지스터와 1개의 스토리지 커패시터를 포함하는 것을 설명하고 있으나, 본 발명은 이에 한정되지 않는다. 박막트랜지스터의 개수 및 스토리지 커패시터의 개수는 화소회로(PC)의 설계에 따라 다양하게 변경될 수 있다. 예컨대, 화소회로(PC)는 전술한 2개의 박막트랜지스터 외에 4개 또는 5개 또는 그 이상의 박막트랜지스터들을 더 포함할 수 있다.
도 5는 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 도시하는 단면도이고, 도 6 및 도 7은 본 발명의 실시예에 따른 디스플레이 장치를 개략적으로 도시하는 평면도들이고, 도 8은 도 5의 디스플레이 장치의 E 영역을 확대하여 도시하는 단면도이다. 도 5는 도 6에 도시된 디스플레이 장치의 C-C'선을 따른 단면에 대응할 수 있다. 또한, 도 5에서는 디스플레이 패널(10) 및 광학 기능층(50)을 중심으로 설명하기 위하여, 그 밖의 다른 구성은 생략하고 도시하였다.
도 5 내지 도 8을 참조하면, 디스플레이 패널(10)은 기판(100)을 포함할 수 있다.
기판(100)은 글래스재를 포함하거나 고분자 수지를 포함할 수 있다. 일 실시예에서, 기판(100)은 고분자 수지를 포함하는 베이스층과 외부 이물질의 침투를 방지하는 배리어층이 교차 적층된 다층 구조를 가질 수 있다.
베이스층은 폴리에테르술폰(PES, polyethersulfone), 폴리아릴레이트(PAR, polyarylate), 폴리에테르 이미드(PEI, polyetherimide), 폴리에틸렌 나프탈레이트(PEN, polyethylene naphthalate), 폴리에틸렌 테레프탈레이드(PET, polyethylene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리이미드(polyimide: PI), 폴리카보네이트(PC), 셀룰로오스 트리 아세테이트(TAC), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate: CAP) 등과 같은 고분자 수지를 포함할 수 있다.
배리어층은 실리콘나이트라이드(SiNx), 실리콘옥사이드(SiOx)와 같은 무기물질을 포함할 수 있다.
기판(100)의 표시영역(DA)에는 제1색으로 발광하는 제1화소(P1), 제2색으로 발광하는 제2화소(P2) 및 제3색으로 발광하는 제3화소(P3)가 배치될 수 있다. 제1색, 제2색 및 제3색은 각각 적색, 청색, 녹색 또는 백색 중 어느 하나일 수 있다.
제1화소(P1)는 제1화소회로(PC1) 및 제1화소회로(PC1)와 전기적으로 연결되는 표시요소로서, 제1유기발광다이오드(OLED1)를 포함할 수 있다. 제2화소(P2)는 제2화소회로(PC2) 및 제2화소회로(PC2)와 전기적으로 연결되는 제2유기발광다이오드(OLED2)를 포함할 수 있다. 제3화소(P3)는 제3화소회로(PC3) 및 제3화소회로(PC3)와 전기적으로 연결되는 제3유기발광다이오드(OLED3)를 포함할 수 있다.
기판(100) 상에는 불순물이 제1화소회로(PC1)의 박막트랜지스터(TFT)의 반도체층(Act)으로 침투하는 것을 방지하기 위해 형성된 버퍼층(201)이 위치할 수 있다. 버퍼층(201)은 실리콘나이트라이드(SiNx), 실리콘옥시나이트라이드(SiON) 및 실리콘옥사이드(SiOx)와 같은 무기 절연물질을 포함할 수 있으며, 전술한 무기 절연물질을 포함하는 단층 또는 다층일 수 있다.
버퍼층(201) 상에는 제1화소회로(PC1), 제2화소회로(PC2) 및 제3화소회로(PC3)가 배치될 수 있다. 제1화소회로(PC1)는 박막트랜지스터(TFT) 및 스토리지 커패시터(Cst)를 포함한다. 박막트랜지스터(TFT)는 반도체층(Act), 게이트전극(GE), 소스전극(SE), 드레인전극(DE)을 포함할 수 있다. 도 5에 도시된 박막트랜지스터(TFT)는 도 4를 참조하여 설명한 제1박막트랜지스터에 대응할 수 있다. 데이터라인(DL)은 도 5에는 도시되지 않았으나 제1화소회로(PC1)에 포함된 제2박막트랜지스터와 전기적으로 연결된다. 본 실시예에서는 게이트전극(GE)이 게이트절연층(203)을 가운데 두고 반도체층(Act) 상에 배치된 탑 게이트 타입을 도시하였으나, 다른 실시예에 따르면 박막트랜지스터(TFT)는 바텀 게이트 타입일 수 있다. 제2화소회로(PC2) 및 제3화소회로(PC3)는 제1화소회로(PC1)과 동일하거나 유사한 구조를 가질 수 있다. 이하, 제1화소회로(PC1)의 각 구성요소를 중심으로 설명한다.
반도체층(Act)은 폴리 실리콘을 포함할 수 있다. 또는, 반도체층(Act)은 비정질(amorphous) 실리콘을 포함하거나, 산화물 반도체를 포함하거나, 유기 반도체 등을 포함할 수 있다. 게이트전극(GE)은 저저항 금속 물질을 포함할 수 있다. 게이트전극(GE)은 몰리브데넘(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다.
반도체층(Act)과 게이트전극(GE) 사이의 게이트절연층(203)은 실리콘옥사이드(SiOx), 실리콘나이트라이드(SiNx), 실리콘옥시나이트라이드(SiON), 알루미늄옥사이드(Al2O3), 티타늄옥사이드(TiOx), 탄탈륨옥사이드(Ta2O5), 및 하프늄옥사이드(HfO2) 등과 같은 무기 절연물질을 포함할 수 있다. 게이트절연층(203)은 전술한 물질을 포함하는 단층 또는 다층일 수 있다.
스토리지 커패시터(Cst)는 제1층간절연층(205)을 사이에 두고 중첩하는 하부 전극(CE1)과 상부 전극(CE2)을 포함할 수 있다. 스토리지 커패시터(Cst)는 박막트랜지스터(TFT)와 중첩될 수 있다. 이와 관련하여, 도 5는 박막트랜지스터(TFT)의 게이트전극(GE)이 스토리지 커패시터(Cst)의 하부 전극(CE1)인 것을 도시하고 있다. 다른 실시예로서, 스토리지 커패시터(Cst)는 박막트랜지스터(TFT)와 중첩하지 않을 수 있다. 스토리지 커패시터(Cst)는 제2층간절연층(207)으로 커버될 수 있다. 스토리지 커패시터(Cst)의 상부 전극(CE2)은 몰리브데넘(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다.
제1층간절연층(205) 및 제2층간절연층(207)은 실리콘옥사이드(SiOx), 실리콘나이트라이드(SiNx), 실리콘옥시나이트라이드(SiON), 알루미늄옥사이드(Al2O3), 티타늄옥사이드(TiOx), 탄탈륨옥사이드(Ta2O5), 및 하프늄옥사이드(HfO2) 등과 같은 무기 절연물질을 포함할 수 있다. 제1층간절연층(205) 및 제2층간절연층(207)은 전술한 물질을 포함하는 단층 또는 다층일 수 있다.
소스전극(SE) 및 드레인전극(DE)은 데이터라인(DL)과 동일한 층 상에 위치할 수 있으며, 동일한 물질을 포함할 수 있다. 예컨대, 소스전극(SE), 드레인전극(DE), 및 데이터라인(DL)은 제2층간절연층(207) 상에 위치할 수 있다. 소스전극(SE), 드레인전극(DE), 및 데이터라인(DL)은 전도성이 좋은 재료를 포함할 수 있다. 소스전극(SE) 및 드레인전극(DE)은 몰리브데넘(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 실시예로, 소스전극(SE), 드레인전극(DE), 및 데이터라인(DL)은 Ti/Al/Ti의 다층으로 형성될 수 있다.
박막트랜지스터(TFT) 및 스토리지 커패시터(Cst)를 포함하는 제1화소회로(PC1), 제2화소회로(PC2) 및 제3화소회로(PC3)는 제1유기절연층(209)으로 커버될 수 있다. 제1유기절연층(209)은 상면이 대략 편평한 면을 포함할 수 있다.
제1유기절연층(209) 상에는 제1화소회로(PC1)와 전기적으로 연결되는 제1유기발광다이오드(OLED1), 제2화소회로(PC2)와 전기적으로 연결되는 제2유기발광다이오드(OLED2) 및 제3화소회로(PC3)와 전기적으로 연결되는 제3유기발광다이오드(OLED3)가 위치할 수 있다.
제1화소회로(PC1)는 제1유기발광다이오드(OLED1)의 제1화소전극(221r)과 전기적으로 연결될 수 있다. 예컨대, 도 5에 도시된 바와 같이 박막트랜지스터(TFT)와 제1화소전극(221r) 사이에는 콘택메탈층(CM)이 개재될 수 있다. 콘택메탈층(CM)은 제1유기절연층(209)을 관통하는 콘택홀을 통해 박막트랜지스터(TFT)와 접속할 수 있으며, 제1화소전극(221r)은 콘택메탈층(CM) 상의 제2유기절연층(211)을 관통하는 콘택홀을 통해 콘택메탈층(CM)에 접속할 수 있다. 콘택메탈층(CM)은 몰리브데넘(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 실시예로, 콘택메탈층(CM)은 Ti/Al/Ti의 다층으로 형성될 수 있다.
제1유기절연층(209) 및 제2유기절연층(211)은 Polymethylmethacrylate(PMMA)나 Polystylene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자, 및 이들의 블렌드와 같은 유기 절연물을 포함할 수 있다. 일 실시예로, 제1유기절연층(209) 및 제2유기절연층(211)은 폴리이미드를 포함할 수 있다.
다른 실시예에 따르면, 제1유기절연층(209) 및 제2유기절연층(211) 중 어느 하나는 생략될 수 있다. 이러한 경우, 콘택메탈층(CM)은 생략될 수 있다.
제1유기발광다이오드(OLED1)는 제1화소전극(221r), 제1발광층(222r) 및 제1대향전극(223r)을 포함할 수 있다. 제2유기발광다이오드(OLED2)는 제2화소전극(221g), 제2발광층(222g) 및 제2대향전극(223g)를 포함할 수 있다. 제3유기발광다이오드(OLED3)은 제3화소전극(221b), 제3발광층(222b) 및 제3대향전극(223b)을 포함할 수 있다. 제2유기발광다이오드(OLED2) 및 제3유기발광다이오드(OLED3)는 제1유기발광다이오드(OLED1)과 유사하거나 동일한 구조를 가질 수 있다. 이하, 도 8을 참조하여, 제1유기발광다이오드(OLED1)의 구조를 중심으로 상세히 설명한다.
제1화소전극(221r)은 제2유기절연층(211) 상에 위치할 수 있다. 제1화소전극(221r)은 인듐틴옥사이드(ITO; indium tin oxide), 인듐징크옥사이드(IZO; indium zinc oxide), 징크옥사이드(ZnO; zinc oxide), 인듐옥사이드(In2O3: indium oxide), 인듐갈륨옥사이드(IGO; indium gallium oxide) 또는 알루미늄징크옥사이드(AZO; aluminum zinc oxide)와 같은 도전성 산화물을 포함할 수 있다. 다른 실시예로, 제1화소전극(221r)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr) 또는 이들의 화합물을 포함하는 반사막을 포함할 수 있다. 다른 실시예로, 제1화소전극(221r)은 전술한 반사막의 위/아래에 ITO, IZO, ZnO 또는 In2O3로 형성된 막을 더 포함할 수 있다.
제1화소전극(221r) 상에는 화소정의층(213) 및 뱅크층(215)이 위치할 수 있다. 화소정의층(213)은 제1화소전극(221r)의 중앙부를 노출하는 제1서브개구(213OP1)를 포함하되, 기판(100)에서 대략 수직인 방향(z축 방향)에서 바라볼 때, 제1화소전극(221r)의 가장자리와 중첩할 수 있다. 화소정의층(213)은 실리콘나이트라이드(SiNx)나 실리콘옥시나이트라이드(SiON), 또는 실리콘옥사이드(SiOx)와 같은 무기 절연물질을 포함할 수 있다.
제1화소전극(221r)과 화소정의층(213) 사이에는 제1잔여희생층(212R)이 위치할 수 있다. 제1잔여희생층(212R)은 제1화소전극(221r)의 상면을 보호하는 희생층이 제거되고 남은 일부분일 수 있다. 제1잔여희생층(212R)은 기판(100)에서 대략 수직인 방향(z축 방향)에서 바라볼 때, 화소정의층(213)과 제1화소전극(221r)이 중첩하는 영역에 위치할 수 있다. 예컨대, 제1잔여희생층(212R)은 제1화소전극(221r)의 중앙부를 노출하도록 제1화소전극(221r)의 가장자리를 따라 위치할 수 있다.
제1잔여희생층(212R)은 제1화소전극(221r)과 연속적으로 형성 가능하며, 제1화소전극(221r)의 손상 없이 선택적으로 식각 가능한 물질을 포함할 수 있다. 예컨대, 제1잔여희생층(212R)은 인듐갈륨징크옥사이드(IGZO) 및/또는 인듐징크옥사이드(IZO)를 포함할 수 있다.
제1잔여희생층(212R) 및 화소정의층(213)은 제1화소전극(221r)의 가장자리와 중첩하여, 제1화소전극(221r)과 뱅크층(215) 및 제1대향전극(223r) 사이의 거리를 증가시킴으로써, 이들 사이에서 아크(arc) 등이 발생하는 것을 방지할 수 있다. 일부 실시예들에서, 희생층은 완전히 제거되어, 제1잔여희생층(212R)이 존재하지 않을 수도 있다. 이러한 경우 제1화소전극(221r)과 화소정의층(213) 사이의 희생층이 제거되어 생기는 홈은 비어있거나, 후술하는 제1발광층(222r)에 의하여 매립될 수도 있다.
화소정의층(213) 상에는 뱅크층(215)이 위치할 수 있다. 뱅크층(215)은 제1화소전극(221r)의 중앙부를 노출하는 제2서브개구(215OP1)를 포함할 수 있다. 뱅크층(215)의 제2서브개구(215OP1)는 화소정의층(213)의 제1서브개구(213OP)와 중첩할 수 있다.
뱅크층(215)은 도전 물질을 포함할 수 있다. 예컨대, 뱅크층(215)은 몰리브데넘(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 예컨대, 뱅크층(215)은 Al/Ti의 이중층이나, Ti/Al/Ti의 삼중층 구조를 가질 수 있다.
화소정의층(213) 및 뱅크층(215)은 기판(100)의 표시영역(DA)으로부터 주변영역(PA, 도 3 참조)으로 연장되며, 뱅크층(215)은 화소정의층(213)의 개구부를 통하여 주변영역(PA, 도 3 참조)에 위치하는 공통전원공급배선(16, 도 3 참조)과 직접 접촉할 수 있다. 따라서, 뱅크층(215)은 후술하는 제1대향전극(223r), 제2대향전극(223g) 및 제3대향전극(223b)에 공통전압(ELVSS)을 전달하기 위한 일종의 연결전극 또는 보조배선으로 기능할 수 있다.
뱅크층(215) 상에는 제1도전층(217)이 위치할 수 있다. 제1도전층(217)은 제1화소전극(221r)의 중앙부를 노출하는 제3서브개구(217OP1)와 제1화소전극(221r)의 중심을 기준으로 외측으로 돌출한 팁(217T)을 가질 수 있다. 기판(100)의 상면에서 수직한 방향(z축 방향)에서 바라볼 때, 제1도전층(217)의 팁(217T)은 제1화소전극(221r)을 완전히 둘러싸는 루프 형상을 가질 수 있다.
제3서브개구(217OP1)는 제1서브개구(213OP1) 및 제2서브개구(215OP1)와 중첩하여 제1개구(OP1)를 구성할 수 있다. 즉, 제1개구(OP1)는 화소정의층(213), 뱅크층(215) 및 제1도전층(217)을 관통하여 제1화소전극(221r)의 상면의 중앙부를 노출하고, 후술하는 제1발광층(222r)은 제1개구(OP1)를 통해 제1화소전극(221r)과 중첩 및 접촉할 수 있다. 따라서, 제1개구(OP1)은 제1발광영역(EA1)을 정의할 수 있다. 제1발광영역(EA1)의 외측은 비발광영역(NEA)으로 정의될 수 있다. 일 실시예에서, 제1서브개구(213OP1), 제2서브개구(215OP1) 및 제3서브개구(217OP1)의 직경은 실질적으로 동일하거나 유사할 수 있다.
제1도전층(217)의 일부분은 뱅크층(215)과 기판(100)과 수직한 방향(z축 방향)으로 이격되어 제1화소전극(221r)의 중심을 기준으로 외측으로 돌출한 팁(217T)을 이룰 수 있다. 제1도전층(217)의 팁(217T)은 제1도전층(217)과 뱅크층(215) 사이에 개재되는 희생층의 일부가 제거되면서 형성되기에, 제1도전층(217)은 언더컷(undercut) 구조를 가질 수 있다. 따라서, 제1도전층(217)의 팁(217T)은 하면이 노출되는 처마 구조를 이룰 수 있다. 제1도전층(217)의 팁(217T)의 돌출 길이(d1)는 약 0.5 ㎛ 이상일 수 있다. 일부 실시예에서, 제1도전층(217)의 팁(217T)의 돌출 길이(d1)는 약 0.3㎛ 내지 약 1㎛, 또는 약 0.3㎛ 내지 약 0.7㎛ 일 수 있다.
제1도전층(217)은 도전 물질을 포함할 수 있다. 예컨대, 제1도전층(217)은 몰리브데넘(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 예컨대, 제1도전층(217)은 Al/Ti의 이중층이나, Ti/Al/Ti의 삼중층 구조를 가질 수 있다.
일 실시예에서, 제1도전층(217) 상에는 저반사층(미도시)가 위치할 수 있다. 저반사층은 제1도전층(217)보다 표면 반사율이 작은 층일 수 있다. 저반사층은 디스플레이 장치(1)를 향해 입사하는 빛(외부광)이 제1도전층(217)의 표면에서 반사되어 디스플레이 장치(1)의 사용자에게 시인되는 것을 방지할 수 있다.
일 실시예로, 저반사층은 저반사 물질을 포함할 수 있다. 저반사 물질은 흡광율이 높은, 즉 흡광계수(k, extinction coefficient)가 높은 금속 산화물을 포함할 수 있다. 예컨대, 저반사층은 산화구리(CuO), 산화칼슘(CaO), 산화몰리브덴(MoOx), 및 산화아연(ZnO) 중 적어도 하나를 포함할 수 있다. 일부 실시예로서, 저반사층은 산화구리(CuO)와 산화칼슘(CaO)이 혼합된 물질을 포함할 수 있다.
제1도전층(217)과 제1도전층(217) 사이에는 제2잔여희생층(214R)이 위치할 수 있다. 제2잔여희생층(214R)은 제1도전층(217)의 팁(217T)을 형성하기 위하여 제거되는 희생층의 잔여 부분일 수 있다. 제2잔여희생층(214R)은 기판(100)에서 대략 수직인 방향(z축 방향)에서 바라볼 때, 제1화소전극(221r)과 소정의 거리만큼 이격되며, 제1화소전극(221r)을 완전히 둘러싸는 루프 형상을 가질 수 있다. 제2잔여희생층(214R)에 의하여 제1도전층(217)은 언더컷(undercut) 구조를 가질 수 있다.
제2잔여희생층(214R)은 제1도전층(217)의 팁(217T)의 돌출 길이(d1)을 결정할 수 있다. 예컨대, 제2잔여희생층(214R)은 제1도전층(217)의 팁(217T)의 끝단보다 내측에 위치하고, 팁(217T)의 돌출 길이(d1)은 제2잔여희생층(214R)의 측벽으로부터 팁(217T)의 끝단까지의 길이일 수 있다.
제2잔여희생층(214R)은 제1화소전극(221r), 뱅크층(215) 및 제1도전층(217)의 손상 없이 선택적으로 식각 가능한 물질을 포함할 수 있다. 예컨대, 제2잔여희생층(214R)은 제1잔여희생층(212R)과 동일한 물질을 포함할 수 있다. 제2잔여희생층(214R)은 인듐갈륨징크옥사이드(IGZO) 및/또는 인듐징크옥사이드(IZO)를 포함할 수 있다.
제1화소전극(221r) 및 제1도전층(217)에 걸쳐, 제1발광층(222r)이 위치할 수 있다. 예컨대, 제1발광층(222r)은 제1개구(OP1)을 통하여 제1화소전극(221r)과 접하도록 배치될 수 있다. 제1화소전극(221r)은 제1색(예컨대, 적색)의 빛을 방출하는 고분자 또는 저분자 유기물을 포함할 수 있다. 다른 실시예로서, 제1발광층(222r)은 무기물 또는 양자점을 포함할 수 있다.
제1발광층(222r)은 상부 및/또는 하부에 제1기능층(미도시) 및 제2기능층(미도시)을 포함할 수 있다. 제1기능층은 홀 수송층(HTL: Hole Transport Layer) 및/또는 홀 주입층(HIL: Hole Injection Layer)을 포함할 수 있다. 제2기능층은 전자 수송층(ETL: Electron Transport Layer) 및/또는 전자 주입층(EIL: Electron Injection Layer)을 포함할 수 있다.
도 5 및 도 8은 단일의 발광층을 포함하는 단일 스택 구조를 도시하고 있으나, 일부 실시예들에서 디스플레이 장치(1)는 복수의 발광층들을 포함하는 멀티 스택 구조인 탠덤 구조를 가질 수도 있다. 탠덤 구조를 갖는 경우, 복수의 스택들 사이에는 전하생성층(CGL, Charge Generation Layer)이 배치될 수 있다.
제1발광층(222r)은 제1도전층(217)의 팁(217T)에 의하여 더미부(222rp)와 단절될 수 있다. 이 때, 제1발광층(222r)은 더미부(222rp)와 동일한 물질 및/또는 동일한 개수의 서브층(예컨대, 제1기능층, 제2기능층 등)을 포함할 수 있다.
제1발광층(222r)은 제1도전층(217)의 상면의 일부를 노출하는 적어도 하나의 제1홀(222rh)을 가질 수 있다.
제1발광층(222r)의 제1홀(222rh)의 위치 및 형상을 설명하기 위하여, 도 6은 뱅크층(215), 제1발광층(222r), 제2발광층(222g), 및 제3발광층(222b)을 개략적으로 도시하고 있다. 제2발광층(222g)은 제2색(예컨대, 녹색)으로 발광하는 고분자 또는 저분자 유기물을 포함하고, 제3발광층(222b)는 제3색(예컨대, 청색)으로 발광하는 고분자 또는 저분자 유기물을 포함할 수 있다. 도 6 및 도 7에서, 제1 내지 제3발광층(222r, 222g, 222b)의 더미부(222rp, 222gp, 222bp)는 생략되었다.
도 6을 참조하면, 제1개구(OP1)를 덮도록 제1발광층(222r)이 위치할 수 있다. 이 때 제1발광층(222r)의 끝단은 제1도전층(217)의 팁(217T)의 끝단과 일치할 수 있다. 제1발광층(222r)을 관통하는 적어도 하나의 제1홀(222rh)이 제1개구(OP1)와 제1도전층(217)의 팁(217T)의 끝단 사이에 위치할 수 있다. 마찬가지로, 제2발광층(222g)는 제2발광층(222g)를 관통하는 적어도 하나의 제2홀(222gh)를 가질 수 있고, 제3발광층(222b)는 제3발광층(222b)를 관통하는 적어도 하나의 제3홀(222bh)을 가질 수 있다.
도 6은 하나의 화소(P1, P2, P3)마다 각각 8개의 제1홀(222rh), 제2홀(222gh) 및 제3홀(222bh)들을 갖는 것을 도시하고 있으나, 제1 내지 제3홀(222rh, 222gh, 222bh)의 수 및 형상이 이에 한정되는 것은 아니다. 평면 상에서 제1 내지 제3홀(222rh, 222gh, 222bh)은 원형, 타원형 또는 다각형 등 다양한 형상을 가질 수 있다.
일부 실시예들에서, 도 7에 도시된 바와 같이, 제1홀(222rh)은 제1개구(OP1)으로부터 이격되어 제1개구(OP1)의 적어도 일부를 둘러싸는 루프 형상을 가질 수 있다. 제1홀(222rh)이 제1개구(OP1)를 완전히 둘러싸는 경우, 제1홀(222rh) 내측에 위치하는 제1발광층의 제1부분(222r1)과 제1홀(222rh) 외측에 위치하는 제1발광층의 제2부분(222r2)이 분리될 수 있다. 마찬가지로, 제2홀(222gh)에 의하여 제2홀(222gh) 내측에 위치하는 제2발광층의 제1부분(222g1)과 제2홀(222gh) 외측에 위치하는 제2발광층의 제2부분(222g2)이 분리되고, 제3홀(222bh)에 의하여, 제3홀(222bh) 내측에 위치하는 제3발광층의 제1부분(222b1)과 제3홀(222bh) 외측에 위치하는 제3발광층의 제2부분(222b2)으로 분리될 수 있다. 따라서, 고해상도의 디스플레이 장치(1)에서 인접하여 배치된 화소(P1, P2, P3) 사이의 누설전류의 영향을 최소화할 수 있다.
다시 도 8을 참조하면, 제1발광층(222r) 상에는 제1대향전극(223r)이 위치할 수 있다. 제1대향전극(223r)은 제1홀(222rh)을 통하여 제1도전층(217)과 직접 접촉할 수 있다. 따라서, 제1대향전극(223r)은 제1도전층(217)을 통하여 뱅크층(215)와 전기적으로 연결될 수 있다.
제1대향전극(223r)은 제1도전층(217)의 팁(217T)들에 의하여 더미부(223rp)와 단절될 수 있다. 제1대향전극(223r)은 더미부(223rp)와 동일한 물질을 포함할 수 있다.
제1대향전극(223r)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 합금 등을 포함하는 (반)투명층을 포함할 수 있다. 또는, 제1대향전극(223r)은 전술한 물질을 포함하는 (반)투명층 상에 ITO, IZO, ZnO 또는 In2O3과 같은 층을 더 포함할 수 있다.
제1대향전극(223r) 상에 제1무기봉지층(311)이 위치할 수 있다. 제1무기봉지층(311)은 상대적으로 우수한 스텝 커버리지(step coverage)를 가지므로, 제1도전층(217)의 팁(217T)의 노출된 하면의 적어도 일부를 커버할 수 있다. 예컨대, 제1무기봉지층(311)은 제1대향전극(223r)의 상면과 측면, 제1발광층(222r)의 측면, 제1도전층(217)의 팁(217T)의 측면과 하면, 제2잔여희생층(214R)의 측면 및 뱅크층(215)의 상면을 커버하도록 연속적으로 형성될 수 있다.
제1무기봉지층(311)은 실리콘나이트라이드(SiNx), 실리콘옥시나이트라이드(SiON) 및 실리콘옥사이드(SiOx)와 같은 무기 절연물질을 포함할 수 있다. 제1무기봉지층(311)은 제1도전층(217)의 팁(217T)의 측면 및 하면에서 금속 면과 직접 접촉하여, 무기접촉영역(ICR)을 형성할 수 있다. 따라서, 무기접촉영역(ICR)은 제1유기발광다이오드(OLED1)를 완전히 둘러싸는 폐루프를 형성하여, 수분 및/또는 공기와 같은 불순물이 침투하는 경로를 감소시키거나 차단할 수 있다.
도 5에 도시된 바와 같이, 제2무기봉지층(312)은 제2유기발광다이오드(OLED2)를 밀봉하고, 제3무기봉지층(313)은 제3유기발광다이오드(OLED3)를 밀봉할 수 있다. 제1무기봉지층(311), 제2무기봉지층(312) 및 제3무기봉지층(313)이 표시영역(DA) 내에 무기접촉영역(ICR)을 형성함에 따라, 발광층에 의한 박리 불량을 감소시키기 위해 필요로 하던 주변영역(PA, 도 3 참조)의 무기접촉영역을 감소할 수 있다. 또한, 화소 단위로 유기발광다이오드가 밀봉됨에 따라, 하나의 화소 또는 기판(100)의 경계에서 수분 및/또는 공기와 같은 불순물이 침투하는 경로가 발생한 경우에도 이로 인한 불량이 주변 화소로 전파되는 것을 방지할 수 있다.
제1무기봉지층(311), 제2무기봉지층(312) 및 제3무기봉지층(313)을 덮도록 유기평탄화층(410)이 배치될 수 있다. 유기평탄화층(410)은 화소정의층(213), 뱅크층(215) 및 제1도전층(217)에 의한 요철을 커버하여 유기평탄화층(410)의 상부에 배치되는 구성요소들에 평탄한 베이스면을 제공할 수 있다. 유기평탄화층(410)은 폴리머(polymer)계열의 물질을 포함할 수 있다. 폴리머 계열의 소재로는 아크릴계 수지, 에폭시계 수지, 폴리이미드 및 폴리에틸렌 등을 포함할 수 있다.
일 실시예에서, 유기평탄화층(410)의 굴절률은 제1무기봉지층(311), 제2무기봉지층(312) 및 제3무기봉지층(313)의 굴절률보다 클 수 있다. 예컨대, 유기평탄화층(410)의 굴절률은 약 1.6 이상일 수 있다. 유기평탄화층(410)의 굴절률은 약 1.6 내지 약 1.9일 수 있다. 유기평탄화층(410)은 고굴절률화를 위한 분산 입자를 더 포함할 수 있다. 예컨대, 유기평탄화층(410)에는 산화 아연(ZnOx), 산화 티타늄(TiO2), 산화 지르코늄(ZrO2), 티탄산바륨(BaTiO3) 등의 금속 산화물 입자가 분산될 수 있다.
유기평탄화층(410) 상에는 보호층(420)이 위치할 수 있다. 보호층(420)은 실리콘나이트라이드(SiNx), 실리콘옥시나이트라이드(SiON) 및 실리콘옥사이드(SiOx)와 같은 무기 절연물질을 포함할 수 있다. 일 실시예에서, 보호층(420)의 굴절률은 유기평탄화층(410)의 굴절률보다 작을 수 있다.
보호층(420) 상에는 제1컬러필터(510), 제2컬러필터(520), 제3컬러필터(530) 차광층(540) 및 오버코트층(550)을 포함하는 반사방지층(500)이 위치할 수 있다. 반사방지층(500)은 외부로부터 디스플레이 장치(1)로 입사하는 빛(외부광)의 반사율을 감소시킬 수 있다.
차광층(540)은 뱅크층(215) 및 제1도전층(217)과 중첩하여, 비발광영역(NEA)에서 뱅크층(215) 및 제1도전층(217)에 의한 반사광을 적어도 부분적으로 흡수할 수 있다. 여기서 비발광영역(NEA)은 제1발광영역(EA1), 제2발광영역(EA2) 및 제3발광영역(EA3)와 비중첩하는 영역으로 정의될 수 있다. 차광층(540)은 블랙 안료를 포함할 수 있다. 차광층(540)은 블랙 매트릭스일 수 있다. 차광층(540)은 제1발광영역(EA1)에 대응하는 제1필터개구(540OP1), 제2발광영역(EA2)에 대응하는 제2필터개구(540OP2) 및 제3발광영역(EA3)에 대응하는 제3필터개구(540OP3)를 가질 수 있다.
제1컬러필터(510)는 그 하부에 배치되는 제1발광층(222r)에 대응하도록, 제1필터개구(540OP1) 내에 위치할 수 있다. 제1컬러필터(510)은 제1발광층(222r)이 발광하는 광을 선택적으로 투과시킬 수 있다. 예컨대, 도 5에 도시된 제1컬러필터(510)은 적색 광을 투과하는 적색 컬러필터일 수 있다.
마찬가지로, 제2컬러필터(520)은 제2발광층(222g)에 대응하여, 제2필터개구(540OP2) 내에 위치할 수 있다. 제2컬러필터(520)은 제2발광층(222g)이 발광하는 광을 선택적으로 투과시킬 수 있다. 제3컬러필터(530)은 제3발광층(222b)에 대응하여 제3필터개구(540OP3) 내에 위치할 수 있다. 제3컬러필터(530)는 제3발광층(222b)이 발광하는 광을 선택적으로 투과시킬 수 있다. 예컨대, 도 5에 도시된 제2컬러필터(520)은 녹색 광을 투과하는 녹색 컬러필터이고, 제3컬러필터(530)은 청색 광을 투과하는 청색 컬러필터일 수 있다.
제1 내지 제3컬러필터(510, 520, 530) 상에는 오버코트층(550)이 위치할 수 있다. 오버코트층(550)은 투광성 층으로, 제1 내지 제3컬러필터(510, 520, 530) 및 차광층(540)에 의한 요철을 감싸고 평탄한 상면을 제공할 수 있다. 오버코트층(550)은 아크릴 계열의 수지와 같은 무색의 투광성 유기물을 포함할 수 있다.
도 8 및 도 10은 뱅크층(215) 및 제1도전층(217)과 중첩하는 차광층(540)을 도시하고 있으나, 일부 실시예들에서 차광층(540)은 생략되고, 제1컬러필터(510), 제2컬러필터(520) 및 제3컬러필터(530)이 중첩되어 뱅크층(215) 및 제1도전층(217)에 의한 반사광을 적어도 부분적으로 흡수할 수 있다. 예컨대, 제1컬러필터(510)은 기판(100)의 표시영역(DA)을 덮되, 제2발광영역(EA2) 및 제3발광영역(EA3)와 중첩하는 개구들을 가질 수 있다. 제2컬러필터(520)는 기판(100)의 표시영역(DA)을 덮되, 제1발광영역(EA1) 및 제3발광영역(EA3)와 중첩하는 개구들을 가질 수 있다. 제3컬러필터(530)은 기판(100)의 표시영역(DA)을 덮되, 제1발광영역(EA1) 및 제3발광영역(EA3)와 중첩하는 개구들을 가질 수 있다. 따라서, 제1발광영역(EA1), 제2발광영역(EA2) 및 제3발광영역(EA3)를 제외한 비발광영역(NEA)에서 제1컬러필터(510), 제2컬러필터(520) 및 제3컬러필터(530)은 서로 중첩할 수 있다.
도 9는 도 3의 디스플레이 패널의 C-C'선을 따른 단면의 일부를 개략적으로 도시하는 단면도이다.
도 9를 참조하면, 기판(100)의 주변영역(PA)에 제2유기절연층(211)이 위치하고, 제2유기절연층(211) 상에 공통전원공급배선(16)이 위치할 수 있다. 공통전원공급배선(16)은 표시영역(DA, 도 5 참조)의 제1화소전극(221r, 도 5 참조)와 동일한 층에 위치하는 적어도 하나의 금속층을 포함할 수 있다. 도 9에서는 공통전원공급배선(16)이 제2유기절연층(211) 상에 위치하는 단일층으로 도시되었으나, 공통전원공급배선(16)은 복수의 금속층을 포함할 수 있다.
공통전원공급배선(16) 상에는 제1희생층(212)이 위치할 수 있다. 제1희생층(212)은 공통전원공급배선(16)의 상면의 일부를 노출하는 개구부(212OP)를 구비할 수 있다. 제1희생층(212)은 인듐갈륨징크옥사이드(IGZO) 및/또는 인듐징크옥사이드(IZO)를 포함할 수 있다.
제1희생층(212) 상에 화소정의층(213) 및 뱅크층(215)이 위치할 수 있다. 화소정의층(213) 및 뱅크층(215)은 표시영역(DA, 도 3 참조)으로부터 주변영역(PA)으로 연장될 수 있다.
화소정의층(213)은 실리콘나이트라이드(SiNx)나 실리콘옥시나이트라이드(SiON), 또는 실리콘옥사이드(SiOx)와 같은 무기 절연물질을 포함할 수 있다. 화소정의층(213)은 공통전원공급배선(16)의 상면의 일부를 노출하는 개구부(213OP2)을 가질 수 있다. 제1희생층(212)의 개구부(212OP)와 화소정의층(213)의 개구부(213OP2)는 공통전원공급배선(16)과 중첩할 수 있다. 예컨대, 제1희생층(212)의 개구부(212OP)와 화소정의층(213)의 개구부(213OP2)는 일측이 개방된 루프 형상을 가져, 표시영역(DA, 도 3 참조)을 부분적으로 둘러싸는 형상을 가질 수 있다.
뱅크층(215)은 몰리브데넘(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있다. 뱅크층(215)는 제1희생층(212)의 개구부(212OP)와 화소정의층(213)의 개구부(213OP2)를 통하여 노출된 공통전원공급배선(16)의 상면과 직접 접촉할 수 있다. 따라서, 뱅크층(215)와 공통전원공급배선(16)은 전기적으로 연결될 수 있다.
도 5 및 도 8을 참조하여 상술한 바와 같이, 뱅크층(215) 상에는 제1도전층(217, 도 5 참조)가 위치하며, 뱅크층(215)와 제1도전층(217)은 전기적으로 연결될 수 있다. 공통전원공급배선(16)은 뱅크층(215) 및 제1도전층(217, 도 5 참조)를 통하여 제1대향전극(223r), 제2대향전극(223g) 및 제3대향전극(223b)에 공통전압(ELVSS)을 전달할 수 있다.
도 10은 본 발명의 일 실시예에 따른 디스플레이 장치에서 광의 경로를 설명하기 위한 단면도이다. 도 10은 유기평탄화층(410)이 상대적으로 높은 굴절률을 갖는 경우, 제1유기발광다이오드(OLED1)에서 방출되는 광의 경로를 설명하기 위한 것이다.
상술한 바와 같이, 유기평탄화층(410)은 제1무기봉지층(311)보다 높은 굴절률을 가질 수 있다. 예컨대, 유기평탄화층(410)의 굴절률은 약 1.6 내지 약 1.9이고, 제1무기봉지층(311)의 굴절률은 약 1.4 내지 약 1.5일 수 있다.
제1유기발광다이오드(OLED1)의 제1발광층(222r)에서 방출된 제1광(Lr)은 기판(100)의 상면에 수직한 방향(z축 방향)과 비스듬한 방향을 따라 진행하다가, 제1무기봉지층(311)과 유기평탄화층(410)의 계면에서 굴절되어, 기판(100)의 상면에 수직한 방향(z축 방향)을 따라 진행할 수 있다. 따라서, 디스플레이 장치의 출광 효율, 예컨대 정면 출광 효율을 향상시킬 수 있다.
일 실시예에서, 유기평탄화층(410) 상에 위치하는 보호층(420)은 유기평탄화층(410)보다 낮은 굴절률을 가질 수 있다. 따라서, 유기평탄화층(410)에 의하여 기판(100)의 상면에 수직한 방향(z축 방향)을 따라 진행하는 제1광(Lr)의 경로는 유기평탄화층(410)과 보호층(420)의 계면에서도 유지될 수 있다.
비교예로써, 유기평탄화층의 굴절률이 낮은 경우, 제1발광층에서 방출된 제1광(Lr)은 굴절되지 않은 채, 원래의 진행 경로를 따라 기판의 상면에 수직한 방향과 비스듬한 방향을 따라 진행하므로, 디스플레이 장치를 정면에서 바라보는 사용자의 눈에 도달하기 어렵다. 따라서, 봉지층의 상부에 광 경로를 조절하기 위한 광 경로 조절층을 추가로 형성하게 되어 디스플레이 장치의 두께가 증가하는 문제점이 존재한다. 그러나 본 발명의 실시예들에 따르면, 유기평탄화층(410)이 상대적으로 높은 굴절률을 가지므로, 디스플레이 장치의 두께 증가를 방지하면서 출광 효율을 향상시킬 수 있는 효과가 있다.
도 11 내지 도 24는 본 발명의 일 실시예에 따른 디스플레이 장치의 제조방법의 일부 단계를 순차적으로 도시하는 단면도들이다. 도 11 내지 도 15는 일 화소의 제조 공정을 보다 상세히 설명하기 위하여 제1화소(P1)과 인접한 영역을 확대하여 도시하였다. 도 16 내지 도 24는 제1화소(P1), 제2화소(P2) 및 제3화소(P3)를 포함하는 디스플레이 장치(1)의 제조 공정을 도시하였다.
도 11을 참조하면, 기판(100) 상에 제1화소회로(PC1)를 형성할 수 있다. 제1화소회로(PC1)는 박막트랜지스터(TFT) 및 스토리지 커패시터(Cst)를 포함한다. 박막트랜지스터(TFT)는 반도체층(Act), 게이트전극(GE), 소스전극(SE), 드레인전극(DE)을 포함할 수 있다.
기판(100)은 글래스재 또는 고분자 수지를 포함할 수 있으며, 기판(100) 상에는 불순물이 박막트랜지스터(TFT)의 반도체층(Act)으로 침투하는 것을 방지하기 위해 형성된 버퍼층(201), 반도체층(Act)과 게이트전극(GE) 사이의 게이트절연층(203), 스토리지 커패시터(Cst)의 하부전극(CE1)과 상부전극(CE2) 사이의 제1층간절연층(205), 박막트랜지스터(TFT)의 소스전극(SE) 및 드레인전극(DE)과 게이트전극(GE)을 절연시키기 위한 제2층간절연층(207)이 형성될 수 있다.
제2층간절연층(207) 상에는 제1화소회로(PC1)를 커버하는 제1유기절연층(209) 및 제2유기절연층(211)이 형성될 수 있다. 제2유기절연층(211)은 대략 편평한 상면을 가질 수 있다.
제2유기절연층(211) 상에는 제1화소회로(PC1)과 전기적으로 연결되는 제1화소전극(221r)이 형성될 수 있다. 제1화소전극(221r)은 제1유기절연층(209)와 제2유기절연층(211) 사이에 위치하는 콘택메탈층(CM)을 통해 제1화소회로(PC1)과 전기적으로 연결될 수 있다. 제1화소전극(221r)은 인듐틴옥사이드(ITO; indium tin oxide), 인듐징크옥사이드(IZO; indium zinc oxide), 징크옥사이드(ZnO; zinc oxide), 인듐옥사이드(In2O3: indium oxide), 인듐갈륨옥사이드(IGO; indium gallium oxide) 또는 알루미늄징크옥사이드(AZO; aluminum zinc oxide)와 같은 도전성 산화물을 포함할 수 있다.
제1화소전극(221r) 상에는 제1-1희생층(212r)이 형성될 수 있다. 제1-1희생층(212r)은 인듐갈륨징크옥사이드(IGZO) 및/또는 인듐징크옥사이드(IZO)를 포함할 수 있다. 제1화소전극(221r)과 제1-1희생층(212r)은 동일한 마스크를 이용하여 연속적으로 형성될 수 있다. 따라서, 제1-1희생층(212r)은 제1화소전극(221r)과 대략 동일한 형상을 가지며 제1화소전극(221r)을 덮을 수 있다.
제1-1희생층(212r) 상에 화소정의층(213) 및 뱅크층(215)가 순차적으로 형성될 수 있다. 화소정의층(213)은 실리콘나이트라이드(SiNx), 실리콘옥시나이트라이드(SiON) 및 실리콘옥사이드(SiOx)와 같은 무기 절연물질을 포함할 수 있다. 뱅크층(215)는 몰리브데넘(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 예컨대, 뱅크층(215)은 Al/Ti의 이중층이나, Ti/Al/Ti의 삼중층 구조를 가지도록 형성될 수 있다.
뱅크층(215) 상에 제1화소전극(221r)을 완전히 둘러싸는 제2희생층(214)이 형성될 수 있다. 제2희생층(214)은 제1화소전극(221r)의 가장자리로부터 이격되어 배치될 수 있다. 예컨대, 제2희생층(214)은 표시영역(DA)의 전면(全面)에 걸쳐 형성되되, 제1화소전극(221r)과 중첩하는 개구부를 구비할 수 있다. 제2희생층(214)은 인듐갈륨징크옥사이드(IGZO) 및/또는 인듐징크옥사이드(IZO)를 포함할 수 있다.
뱅크층(215) 및 제2희생층(214) 상에 제1도전층(217)이 형성될 수 있다. 제1도전층(217)은 제2희생층(214)의 개구부에 의하여 노출되는 뱅크층(215)의 상면에 직접 접촉하도록 형성될 수 있다. 제1도전층(217)은 몰리브데넘(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다.
도시되지는 아니하였으나, 제1도전층(217) 상에 저반사층(미도시)이 형성될 수 있다. 저반사층은 제1도전층(217)보다 표면 반사율이 작은 층일 수 있다. 저반사층은 흡광계수(k)가 높은 금속 산화물을 포함할 수 있다. 예컨대, 저반사층은 산화구리(CuO), 산화칼슘(CaO), 산화몰리브덴(MoOx), 및 산화아연(ZnO) 중 적어도 하나를 포함할 수 있다. 일부 실시예로서, 저반사층은 산화구리(CuO)와 산화칼슘(CaO)이 혼합된 물질을 포함할 수 있다.
도 12를 참조하면, 제1도전층(217) 상에 제1포토레지스트(251)이 형성될 수 있다. 제1포토레지스트(251)은 제1도전층(217)의 상면의 일부를 노출하는 개구를 갖도록 패터닝 될 수 있다. 예컨대, 제1포토레지스트(251)의 제1개구(251OP1)은 제1화소전극(221r)과 중첩하고, 제1포토레지스트(251)의 제2개구(251OP2)는 제2희생층(214)과 중첩하여 제1화소전극(221r)을 완전히 둘러싸는 루프 형상을 가질 수 있다.
도 13을 참조하면, 도 12에 도시된 제1포토레지스트(251)을 마스크로 이용하여, 화소정의층(213), 뱅크층(215) 및 제1도전층(217)의 일부를 제거할 수 있다. 예컨대, 제1포토레지스트(251)의 제1개구(251OP1)을 통해 제1도전층(217)의 일부, 뱅크층(215)의 일부 및 화소정의층(213)의 일부가 순차적으로 제거되고, 제1포토레지스트(251)의 제2개구(251OP2)를 통해 제1도전층(217)의 일부가 제거될 수 있다. 제1도전층(217)의 일부, 뱅크층(215)의 일부 및 화소정의층(213)의 일부는 건식 식각(dry etching)에 의해 제거될 수 있다. 식각 공정시 제1-1희생층(212r)은 그 아래의 제1화소전극(221r)을 보호하고, 제2희생층(214)은 그 아래의 뱅크층(215)을 보호할 수 있다.
식각 공정에 의해, 화소정의층(213)에는 제1서브개구(213OP1)이 형성되고, 뱅크층(215)에는 제2서브개구(215OP1)이 형성되고, 제1도전층(217)에는 제3서브개구(217OP1)이 형성될 수 있다. 제1서브개구(213OP1), 제2서브개구(215OP1) 및 제3서브개구(217OP1)은 중첩하여 화소정의층(213), 뱅크층(215) 및 제1도전층(217)을 관통하는 제1개구(OP1)을 형성할 수 있다.
이후 제1포토레지스트(251)을 제거한다.
도 14를 참조하면, 제1-1희생층(212r)의 적어도 일부 및 제2희생층(214)의 일부를 제거할 수 있다. 제1-1희생층(212r)의 적어도 일부와 제2희생층(214)의 일부는 습식 식각을 이용하여 제거될 수 있다. 제1-1희생층(212r)이 제거되어, 제1개구(OP1)을 통하여 제1화소전극(221r)의 상면이 노출될 수 있다. 이 때, 화소정의층(213)과 중첩하는 제1-1희생층(212r)의 일부는 제거되지 않고, 제1잔여희생층(212R)을 형성할 수 있다. 제1잔여희생층(212R)은 제1화소전극(221r)의 가장자리를 커버할 수 있다. 다른 일부 실시예들에서, 제1-1희생층(212r)은 완전히 제거되어, 화소정의층(213)과 제1화소전극(221r) 사이에 홈이 형성될 수 있다.
제1도전층(217) 하부에 위치하는 제2희생층(214)의 일부는 제거되지 않고 제2잔여희생층(214R)을 형성할 수 있다. 제2잔여희생층(214R)은 기판(100)에서 대략 수직인 방향(z 방향)에서 바라볼 때, 제1화소전극(221r)과 소정의 거리만큼 이격되며, 제1화소전극(221r)을 완전히 둘러싸는 루프 형상을 가질 수 있다. 제2희생층(214)는 제1도전층(217)의 상면이 제2잔여희생층(214R)의 측면으로부터 돌출되는 언더컷 구조를 가지도록 충분히 식각 될 수 있다. 따라서, 제1도전층(217)의 팁(217T)은 하면이 노출되는 처마 구조를 이룰 수 있다. 제1도전층(217)의 팁(217T)은 제2잔여희생층(214R)의 측면으로부터 약 0.5 ㎛ 이상 돌출될 수 있다.
도 15를 참조하면, 뱅크층(215), 제1도전층(217) 및 제1화소전극(221r)을 덮도록 제1발광층(222r) 및 제1대향전극(223r)이 순차적으로 형성될 수 있다. 일부 실시예들에서, 제1발광층(222r) 및 제1대향전극(223r)은 열증착법 또는 스퍼터링과 같은 증착 방식을 통해 형성될 수 있다. 제1발광층(222r)을 형성하는 물질 및 제1대향전극(223r)을 형성하는 물질은 기판(100)의 전면(全面)에 증착되므로, 형성 공정에서 오픈 마스크(open mask) 또는 파인메탈마스크(fine metal mask)를 필요로 하지 않는다.
제1발광층(222r)은 제1색의 광을 방출하는 고분자 또는 저분자 유기물을 포함할 수 있다. 제1발광층(222r)은 상부 및/또는 하부에 제1기능층(미도시) 및 제2기능층(미도시)을 포함할 수 있으며, 단일 스택 구조 또는 탠덤 구조를 가질 수 있다.
제1발광층(222r)은 제1도전층(217)의 팁(217T)에 의하여 더미부(222rp)와 단절될 수 있다. 제1발광층(222r)은 더미부(222rp)와 동일한 물질 및/또는 동일한 개수의 서브층(예컨대, 제1기능층, 제2기능층 등)을 포함할 수 있다.
제1발광층(222r)에는 제1도전층(217)의 상면의 일부를 노출하는 적어도 하나의 제1홀(222rh)이 형성될 수 있다. 제1홀(222rh)은 레이저 드릴링(laser drilling) 공정을 통하여 형성되는 것일 수 있다. 일부 실시예에서, 도 6에 도시된 바와 같이 제1홀(222rh)은 제1개구(OP1)과 인접하여 복수 개로 구비될 수 있다. 다른 일부 실시예에서 도 7에 도시된 바와 같이, 제1홀(222rh)은 제1개구(OP1)을 완전히 둘러싸는 루프 형상을 가질 수도 있다.
제1대향전극(223r)은 제1도전층(217)의 팁(217T)에 의하여 더미부(223rp)와 단절될 수 있다. 제1대향전극(223r)은 더미부(223rp)와 동일한 물질 및/또는 동일한 개수의 서브층을 포함할 수 있다.
제1대향전극(223r)은 제1홀(222rh)를 통하여 제1도전층(217)의 상면과 직접 접촉할 수 있다. 따라서, 제1대향전극(223r)은 제1도전층(217)을 통하여 뱅크층(215)와 전기적으로 연결될 수 있다.
도 16을 참조하면, 기판(100) 상에는 제2화소회로(PC2), 제2화소회로(PC2)와 전기적으로 연결되는 제2화소전극(221g), 제3화소회로(PC3) 및 제3화소회로(PC3)와 전기적으로 연결되는 제3화소전극(221b)가 위치할 수 있다.
제2화소전극(221g) 상에는 제1-2희생층(212g)이 위치하고, 제3화소전극(221b) 상에는 제1-3희생층(212b)가 위치할 수 있다. 제1화소전극(221r), 제2화소전극(221g) 및 제3화소전극(221b)는 동일한 공정에 의하여 형성된 것일 수 있다. 마찬가지로, 제1-1희생층(212r), 제1-2희생층(212g) 및 제1-3희생층(212b)은 동일한 공정에 의하여 형성된 것일 수 있다. 예컨대, 제1화소전극(221r), 제1-1희생층(212r), 제2화소전극(221g), 제1-2희생층(212g), 제3화소전극(221b) 및 제1-3희생층(212b)은 동일한 공정에서 함께 패터닝 될 수 있다.
제1발광층(222r) 및 제1대향전극(223r)은 별도의 마스크 없이 증착되었으므로, 제1발광층(222r)의 더미부(222rp)와 제1대향전극(223r)의 더미부(223rp)는 제2화소전극(221g) 및 제3화소전극(221b)의 상부에도 형성될 수 있다.
제1대향전극(223r) 및 더미부(223rp) 상에 제1무기절연막(311a)이 형성될 수 있다. 제1무기절연막(311a)은 기판(100)의 전면(全面)에 걸쳐 형성되어, 제2화소전극(221g) 및 제3화소전극(221b)와 상부에도 형성될 수 있다. 제1무기절연막(311a)은 실리콘나이트라이드(SiNx), 실리콘옥시나이트라이드(SiON) 및 실리콘옥사이드(SiOx)와 같은 무기 절연물질을 포함할 수 있다.
제1무기절연막(311a)은 상대적으로 높은 스텝 커버리지를 가져, 제1도전층(217)의 팁(217T)의 측면 및 하면에서 금속 면과 직접 접촉하여, 무기접촉영역(ICR)을 형성할 수 있다. 따라서, 무기접촉영역(ICR)은, 제1화소전극(221r), 제1발광층(222r) 및 제1대향전극(223r)을 포함하는, 제1유기발광다이오드(OLED1)를 완전히 둘러싸는 폐루프를 형성하여, 수분 및/또는 공기와 같은 불순물이 침투하는 경로를 감소시키거나 차단할 수 있다.
도 17을 참조하면, 제1무기절연막(311a) 상에 제2포토레지스트(252)를 형성하고, 제2포토레지스트(252)를 마스크로 이용하여 제1무기절연막(311a)의 일부와, 제1발광층(222r)의 더미부(222rp)의 일부와, 제1대향전극(223r)의 더미부(223rp)의 일부를 제거할 수 있다.
제1무기절연막(311a)의 일부를 제거하여 제1무기봉지층(311)을 형성할 때, 무기접촉영역(ICR)이 손상되지 않도록 제2포토레지스트(252)는 제1도전층(217)의 팁(217T)의 끝단을 덮을 수 있다. 따라서, 제1도전층(217)의 제1도전층(217)의 끝단과 인접한 제1발광층(222r)의 더미부(222rp)의 일부와, 제1대향전극(223r)의 더미부(223rp)의 일부는 제거되지 않을 수 있다.
제2포토레지스트(252)에 덮이지 않은 제1발광층(222r)의 더미부(222rp)와 제1대향전극(223r)의 더미부(223rp)이 식각될 때, 제1도전층(217)은 배리어층으로 기능하여 그 하부의 층들을 보호할 수 있다.
이후, 제2포토레지스트(252)를 제거한다.
도 18을 참조하면, 제1무기봉지층(311) 및 제1도전층(217) 상에 제3포토레지스트(253)가 형성될 수 있다. 제3포토레지스트(253)는 제1도전층(217)의 상면의 일부를 노출하는 개구를 갖도록 패터닝 될 수 있다. 예컨대, 제3포토레지스트(253)의 제1개구(253OP1)는 제2화소전극(221g)와 중첩할 수 있다. 제3포토레지스트(253)의 제2개구(253OP2)는 제2화소전극(221g)와 인접한 제2희생층(214)와 중첩하여, 제2화소전극(221g)을 완전히 둘러싸는 루프 형상을 가질 수 있다.
도 19를 참조하면, 제3포토레지스트(253)를 마스크로 이용하여, 화소정의층(213), 뱅크층(215) 및 제1도전층(217)의 일부를 제거할 수 있다. 예컨대, 제3포토레지스트(253)의 제1개구(253OP1)를 통해, 제1도전층(217)의 일부, 뱅크층(215)의 일부 및 화소정의층(213)의 일부가 순차적으로 제거되어, 제2개구(OP2)가 형성될 수 있다. 제3포토레지스트(253)의 제2개구(253OP2)를 통해, 제1도전층(217)의 일부가 제거될 수 있다. 식각 공정시 제1-2희생층(212g)은 그 아래의 제2화소전극(221g)을 보호하고, 제2희생층(214)은 그 아래의 뱅크층(215)를 보호할 수 있다.
화소정의층(213), 뱅크층(215) 및 제1도전층(217)의 일부를 제거하는 구체적인 공정 및 구조적 특징은 앞서 도 12 내지 도 13을 참조하여 설명한 바와 같다.
이 후, 제1-2희생층(212g)의 적어도 일부 및 제2희생층(214)의 일부가 습식 식각을 이용하여 제거될 수 있다. 제1-2희생층(212g)가 제거되어 제2개구(OP2)를 통하여 제2화소전극(221g)의 상면이 노출될 수 있다.
제1-2희생층(212g)의 적어도 일부 및 제2희생층(214)의 일부를 제거하는 구체적인 공정 및 구조적 특징은 앞서 도 14를 참조하여 설명한 바와 같다. 예컨대, 제1-2희생층(212g)의 일부는 제거되지 않고, 제2화소전극(221g)의 가장자리를 커버하는 제1잔여희생층(212R)을 형성할 수 있다. 제1도전층(217) 하부에 위치하는 제2희생층(214)의 일부는 제거되지 않고, 제2화소전극(221g)과 소정의 거리만큼 이격되며, 제2화소전극(221g)를 완전히 둘러싸는 루프 형상을 갖는 제2잔여희생층(214R)을 형성할 수 있다. 제2희생층(214)은 제1도전층(217)의 상면이 제2잔여희생층(214R)의 측면으로부터 돌출되는 언더컷 구조를 가지도록 충분히 식각 될 수 있으며, 제1도전층(217)의 팁(217T)은 하면이 노출되는 처마 구조를 이룰 수 있다.
도 20을 참조하면, 도 19를 참조하여 설명한 구조 상에 제2발광층(222g), 제2대향전극(223g) 및 제2무기절연막(312a)가 순차적으로 형성될 수 있다.
제2발광층(222g)은 제2색의 광을 방출하는 고분자 또는 저분자 유기물을 포함할 수 있다. 제2발광층(222g)은 상부 및/또는 하부에 제1기능층(미도시) 및 제2기능층(미도시)을 포함할 수 있으며, 단일 스택 구조 또는 탠덤 구조를 가질 수 있다.
제2발광층(222g)은 제1도전층(217)의 팁(217T)에 의하여 더미부(222gp)와 단절될 수 있다. 제2발광층(222g)은 더미부(222gp)와 동일한 물질 및/또는 동일한 개수의 서브층(예컨대, 제1기능층, 제2기능층 등)을 포함할 수 있다.
제2발광층(222g)에는 제1도전층(217)의 상면의 일부를 노출하는 적어도 하나의 제2홀(222gh)이 형성될 수 있다. 제2홀(222gh)은 레이저 드릴링 공정을 통하여 형성되는 것일 수 있다.
제2대향전극(223g)은 제1도전층(217)의 팁(217T)에 의하여 더미부(223gp)와 단절될 수 있다. 제2대향전극(223g)은 더미부(223gp)와 동일한 물질 및/또는 동일한 개수의 서브층을 포함할 수 있다.
제2발광층(222g) 및 제2대향전극(223g)은 별도의 마스크 없이 증착되었으므로, 제2발광층(222g)의 더미부(222gp)와 제2대향전극(223g)의 더미부(223gp)는 제1화소전극(221r) 및 제3화소전극(221b)의 상부에도 형성될 수 있다.
제2대향전극(223g) 및 더미부(223gp) 상에 제2무기절연막(312a)이 형성될 수 있다. 제2무기절연막(312a)은 기판(100)의 전면(全面)에 걸쳐 형성되어, 제1화소전극(221r) 및 제3화소전극(221b) 상부에도 형성될 수 있다. 제2무기절연막(312a)은 실리콘나이트라이드(SiNx), 실리콘옥시나이트라이드(SiON) 및 실리콘옥사이드(SiOx)와 같은 무기 절연물질을 포함할 수 있다.
제2무기절연막(312a)은 상대적으로 높은 스텝 커버리지를 가져, 제2무기절연막(312a) 아래의 구조를 연속적으로 커버할 수 있다. 따라서, 제2무기절연막(312a)은 제1도전층(217)의 팁(217T)의 측면 및 하면에서 금속 면과 직접 접촉하여, 무기접촉영역(ICR)을 형성할 수 있다. 따라서, 무기접촉영역(ICR)은, 제2유기발광다이오드(OLED2)를 완전히 둘러싸는 폐루프를 형성할 수 있다.
도 21을 참조하면, 제2무기절연막(312a) 상에 제4포토레지스트(254)를 형성하고, 제4포토레지스트(254)를 마스크로 이용하여 제2무기절연막(312a)의 일부와, 제2발광층(222g)의 더미부(222gp)의 일부와, 제2대향전극(223g)의 더미부(223gp)의 일부를 제거할 수 있다.
제2무기절연막(312a)의 일부를 제거하여 제2무기봉지층(312)을 형성할 때, 무기접촉영역(ICR)이 손상되지 않도록, 제4포토레지스트(254)는 제1도전층(217)의 팁(217T)의 끝단을 덮을 수 있다. 따라서, 제1도전층(217)의 팁(217T)의 끝단과 인접한 제2발광층(222g)의 더미부(222gp)의 일부와, 제2대향전극(223g)의 더미부(223gp)의 일부는 제거되지 않을 수 있다.
이 후, 제4포토레지스트(254)를 제거한다.
도 22를 참조하면, 제3화소전극(221b), 제3발광층(222b) 및 제3대향전극(223b)를 포함하는 제3유기발광다이오드(OLED3)를 형성하고, 이를 밀봉하는 제3무기절연막(313a)을 형성할 수 있으며, 제3유기발광다이오드(OLED3) 및 제3무기절연막(313a)를 형성하는 공정은 도 12 내지 도 16을 참조하여 설명한 제1유기발광다이오드(OLED1) 및 제1무기절연막(311a)를 형성하는 공정과 유사하다.
예컨대, 제1도전층(217)의 일부, 뱅크층(215)의 일부 및 화소정의층(213)의 일부를 제거하여, 제3개구(OP3)를 형성하고, 제1-3희생층(212b) 및 제2희생층(214)의 상면의 일부를 노출할 수 있다. 제3개구(OP3)를 통하여 노출된 제1-3희생층(212b)를 제거하여, 제3화소전극(221b)의 상면을 노출할 수 있다. 제2희생층(214)의 일부를 제거하여, 제1도전층(217)의 하부에 위치하고, 제3화소전극(221b)를 완전히 둘러싸는 루프 형상을 갖는 제2잔여희생층(214R)을 형성할 수 있다. 제1도전층(217)의 상면은 제2잔여희생층(214R)의 측면으로부터 돌출되어 하면이 노출되는 제1도전층(217)의 팁(217T)을 형성할 수 있다.
제1무기봉지층(311), 제2무기봉지층(312) 및 제1도전층(217)을 덮도록, 제3발광층(222b) 및 제3대향전극(223b)이 순차적으로 형성될 수 있다. 제3발광층(222b)을 형성하는 물질 및 제3대향전극(223b)을 형성하는 물질은 별도의 마스크 없이 증착되어, 제3발광층(222b)의 더미부(222bp)와 제3대향전극(223b)의 더미부(223bp)는 제1화소전극(221r) 및 제2화소전극(221g)의 상부에도 형성될 수 있다.
제3발광층(222b)는 제3색의 광을 방출하는 고분자 또는 저분자 유기물을 포함할 수 있다. 제3발광층(222b)은 제1도전층(217)의 상면의 일부를 노출하는 적어도 하나의 제3홀(222bh)이 형성될 수 있다. 제3홀(222bh)은 레이저 드릴링 공정을 통하여 형성되는 것일 수 있다.
제3대향전극(223b)는 제3홀(222bh)을 통하여 제1도전층(217)의 상면과 직접 접촉할 수 있다. 따라서, 제3대향전극(223b)은 제1도전층(217)을 통하여 뱅크층(215)와 전기적으로 연결될 수 있다.
제3발광층(222b)는 제1도전층(217)의 팁(217T)에 의하여 더미부(222bp)와 단절될 수 있다. 마찬가지로, 제3대향전극(223b)은 제1도전층(217)의 팁(217T)에 의하여 더미부(223bp)와 단절될 수 있다.
제3무기절연막(313a)은 기판(100)의 전면(全面)에 걸쳐 형성되어, 제1화소전극(221r) 및 제2화소전극(221g) 상부에도 형성될 수 있다. 제3무기절연막(313a)은 실리콘나이트라이드(SiNx), 실리콘옥시나이트라이드(SiON) 및 실리콘옥사이드(SiOx)와 같은 무기 절연물질을 포함할 수 있다.
제3무기절연막(313a)은 상대적으로 높은 스텝 커버리지를 가져, 제3무기절연막(313a) 아래의 구조를 연속적으로 커버할 수 있다. 따라서, 제3무기절연막(313a)은 제1도전층(217)의 팁(217T)의 측면 및 하면에서 금속 면과 직접 접촉하여, 무기접촉영역(ICR)을 형성할 수 있다. 따라서, 무기접촉영역(ICR)은 제3유기발광다이오드(OLED3)를 완전히 둘러싸는 폐루프를 형성할 수 있다.
도 23을 참조하면, 제3무기절연막(313a) 상에 제5포토레지스트(255)를 형성하고, 제5포토레지스트(255)를 마스크로 이용하여 제3무기절연막(313a)의 일부와 제3발광층(222b)의 더미부(222bp)의 일부와, 제3대향전극(223b)의 더미부(223bp)의 일부를 제거할 수 있다.
제3무기절연막(313a)의 일부를 제거하여 제3무기봉지층(313)을 형성할 때, 무기접촉영역(ICR)이 손상되지 않도록, 제5포토레지스트(255)는 제1도전층(217)의 팁(217T)의 끝단을 덮을 수 있다. 따라서, 제1도전층(217)의 팁(217T)의 끝단과 인접한 제3발광층(222b)의 더미부(222bp)의 일부와, 제3대향전극(223b)의 더미부(223bp)의 일부는 제거되지 않을 수 있다.
이 후, 제5포토레지스트(255)를 제거한다.
일부 실시예들에서, 제2포토레지스트(252), 제4포토레지스트(254) 및 제5포토레지스트(255)가 형성되는 영역이 일부 중첩할 수 있다. 이러한 경우, 이웃하는 제1도전층(217)의 팁(217T) 사이에서 제1발광층(222r)의 더미부(222rp), 제1대향전극(223r)의 더미부(223rp), 제2발광층(222g)의 더미부(222gp), 제2대향전극(223g)의 더미부(223gp), 제3발광층(222b)의 더미부(222bp), 제3대향전극(223b)의 더미부(223bp) 중 일부가 중첩할 수도 있다.
제1유기발광다이오드(OLED1)는 제1무기봉지층(311)에 의하여 밀봉되어, 제2유기발광다이오드(OLED2), 제2무기봉지층(312), 제3유기발광다이오드(OLED3) 및 제3무기봉지층(313)을 형성하기 위한 일련의 공정들이 제1유기발광다이오드(OLED1)의 손상 없이 수행될 수 있다. 마찬가지로, 제2유기발광다이오드(OLED2)는 제2무기봉지층(312)에 의하여 밀봉되어, 제3유기발광다이오드(OLED3) 및 제3무기봉지층(313)을 형성하기 위한 일련의 공정들이 제2유기발광다이오드(OLED2)의 손상 없이 수행될 수 있다.
또한, 제1유기발광다이오드(OLED1)의 제1발광층(222r), 제2유기발광다이오드(OLED2)의 제2발광층(222g) 및 제3유기발광다이오드(OLED3)의 제3발광층(222b)은 별도의 마스크 없이 형성될 수 있다. 따라서, 마스크의 지지를 위한 스페이서 및/또는 외곽댐을 생략하여 데드 스페이스의 면적을 감소하여 표시영역(DA)의 면적을 향상시킬 수 있다.
도 24를 참조하면, 도 23을 참조하여 설명한 구조를 덮도록 유기평탄화층(410)을 형성할 수 있다. 유기평탄화층(410)은 화소정의층(213), 뱅크층(215) 및 제1도전층(217)에 의한 요철을 커버하여, 평탄한 베이스면을 제공할 수 있다. 유기평탄화층(410)은 모노머(monomer)를 도포하고 이를 경화하여 형성할 수 있다.
일 실시예에서, 유기평탄화층(410)은 제1무기봉지층(311), 제2무기봉지층(312) 및 제3무기봉지층(313)의 굴절률보다 큰 굴절률을 갖도록 형성될 수 있다. 예컨대, 유기평탄화층(410)의 굴절률은 약 1.6 내지 약 1.9일 수 있다. 유기평탄화층(410)은 고굴절률화를 위한 분산 입자를 더 포함할 수 있다.
유기평탄화층(410) 상에 보호층(420)을 형성할 수 있다. 보호층(420)은 실리콘나이트라이드(SiNx), 실리콘옥시나이트라이드(SiON) 및 실리콘옥사이드(SiOx)와 같은 무기 절연물질을 증착하여 형성될 수 있다.
보호층(420) 상에는 제1컬러필터(510), 제2컬러필터(520), 제3컬러필터(530) 차광층(540) 및 오버코트층(550)을 포함하는 반사방지층(500)을 형성할 수 있다.
예컨대, 보호층(420) 상에 제1발광영역(EA1)에 대응하는 제1필터개구(540OP1), 제2발광영역(EA2)에 대응하는 제2필터개구(540OP2) 및 제3발광영역(EA3)에 대응하는 제3필터개구(540OP3)를 갖는 차광층(540)을 형성할 수 있다. 차광층(540)은 블랙 매트릭스일 수 있다.
제1필터개구(540OP1) 내에 제1컬러필터(510)를 형성하고, 제2필터개구(540OP2) 내에 제2컬러필터(520)를 형성하고, 제3필터개구(540OP3) 내에 제3컬러필터(530)를 형성할 수 있다.
제1 내지 제3컬러필터(510, 520, 530) 및 차광층(540) 상에는 오버코트층(550)을 형성할 수 있다. 오버코트층(550)은 아크릴 계열의 수지와 같은 무색의 투광성 유기물을 도포하여 형성할 수 있다. 오버코트층(550)은 제1 내지 제3컬러필터(510, 520, 530) 및 차광층(540)에 의한 요철을 감싸고 평탄한 상면을 제공할 수 있다.
일부 실시예에서, 차광층(540)은 생략되고, 비발광영역(NEA)에서 제1컬러필터(510), 제2컬러필터(520) 및 제3컬러필터(530)이 중첩되도록 형성될 수 있다. 예컨대, 제1컬러필터(510)은 기판(100)의 표시영역(DA)을 덮되, 제2발광영역(EA2) 및 제3발광영역(EA3)와 중첩하는 개구들을 가질 수 있다. 제2컬러필터(520)는 기판(100)의 표시영역(DA)을 덮되, 제1발광영역(EA1) 및 제3발광영역(EA3)와 중첩하는 개구들을 가질 수 있다. 제3컬러필터(530)은 기판(100)의 표시영역(DA)을 덮되, 제1발광영역(EA1) 및 제3발광영역(EA3)와 중첩하는 개구들을 가질 수 있다.
반사방지층(500)은 외부로부터 디스플레이 장치(1)로 입사하는 빛(외부광)이 뱅크층(215) 및 제1도전층(217)에 의하여 반사되는 것을 차단하거나 감소시킬 수 있다.
도 25는 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 도시하는 단면도이다. 도 25의 디스플레이 장치(1)는 도 24를 참조하여 설명한 디스플레이 장치와 유사하나, 제1유기발광다이오드(OLED1), 제2유기발광다이오드(OLED2) 및 제3유기발광다이오드(OLED3)을 밀봉하는 무기절연층(310)이 일체로 구비되는 점에서 차이가 존재한다.
도 25를 참조하면, 제1대향전극(223r), 제2대향전극(223g) 및 제3대향전극(223b) 상에 무기봉지층(310)이 위치할 수 있다. 무기봉지층(310)은 기판(100)의 전면(全面)에 걸쳐 형성될 수 있다. 무기봉지층(310)은 상대적으로 우수한 스텝 커버리지를 가져, 제1도전층(217)의 팁(217T)의 노출된 하면의 적어도 일부를 커버할 수 있다. 무기봉지층(310)은 제1도전층(217)의 팁(217T)의 측면 및 하면에서 금속 면과 직접 접촉하여, 무기접촉영역(ICR)을 형성할 수 있다. 따라서 무기접촉영역(ICR)은 제1유기발광다이오드(OLED1), 제2유기발광다이오드(OLED2) 및 제3유기발광다이오드(OLED3) 각각을 완전히 둘러싸는 폐루프를 형성하여, 수분 및/또는 공기와 같은 불순물이 침투하는 경로를 감소시키거나 차단할 수 있다.
도 25는 서로 다른 색의 광을 방출하는 제1발광층(222r), 제2발광층(222g) 및 제3발광층(222b)이 제1화소전극(221r), 제2화소전극(221g) 및 제3화소전극(221b)에 대응하여 배치된 것을 도시하고 있으나, 본 발명은 이에 한정되지 않는다.
일부 실시예에서, 제1화소전극(221r), 제2화소전극(221g) 및 제3화소전극(221b) 상에 동일한 색의 광을 방출하는 발광층이 위치할 수도 있다. 예컨대, 제1유기발광다이오드(OLED1), 제2유기발광다이오드(OLED2) 및 제3유기발광다이오드(OLED3)는 제3색의 광을 방출하고, 제1유기발광다이오드(OLED1) 및 제2유기발광다이오드(OLED2)의 상부에 각각 광변환층이 배치될 수도 있다. 이러한 경우, 발광층은 기판(100)의 전면(全面)에 걸쳐 형성될 수 있다. 이웃하는 화소들 사이의 비발광영역(NEA)에 위치하는 발광층의 더미부는 서로 이격되지 않고 일체(一體)로 구비될 수 있다. 마찬가지로, 일부 실시예에서, 대향전극은 기판(100)의 전면(全面)에 걸쳐 형성될 수 있다. 이웃하는 화소들 사이의 비발광영역(NEA)에 위치하는 대향전극의 더미부는 서로 이격되지 않고 일체(一體)로 구비될 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것 이다.
1: 디스플레이 장치
10: 디스플레이 패널
100: 기판
15: 구동전원공급배선
16: 공통전원공급배선
201: 버퍼층
203: 게이트절연층
205: 제1층간절연층
207: 제2층간절연층
209: 제1유기절연층
211: 제2유기절연층
212: 제1희생층
212R: 제1잔여희생층
213: 화소정의층
214: 제2희생층
214R: 제2잔여희생층
215: 뱅크층
217: 제1도전층
221r, 221g, 221b: 제1 내지 제3화소전극
222r, 222g, 222b: 제1 내지 제3발광층
223r, 223g, 223b: 제1 내지 제3대향전극
311: 제1무기봉지층
312: 제2무기봉지층
313: 제3무기봉지층
410: 유기평탄화층
420: 보호층
500: 반사방지층
510, 520, 530: 제1 내지 제3컬러필터
540: 차광층
550: 오버코트층

Claims (24)

  1. 화소가 배치되는 표시영역 및 상기 표시영역을 둘러싸는 주변영역을 포함하는 기판;
    상기 표시영역에 위치하는 화소전극;
    상기 화소전극 상에 위치하고, 상기 화소전극의 중앙부를 노출하는 제1서브개구를 갖는 화소정의층;
    상기 화소정의층 상에 위치하고, 상기 화소전극의 중앙부를 노출하는 제3서브개구를 갖는 뱅크층;
    상기 뱅크층 상에 위치하고, 상기 화소전극의 중앙부를 노출하는 제3서브개구와 상기 화소전극을 기준으로 외측으로 돌출된 팁을 갖는 제1도전층;
    상기 화소전극 및 상기 제1도전층 상에 위치하고, 상기 제1도전층의 상면의 일부를 노출하는 하나 이상의 홀을 구비하는 발광층; 및
    상기 발광층 상에 위치하고, 상기 하나 이상의 홀을 통하여 상기 제1도전층과 직접 접촉하는 대향전극;을 포함하는, 디스플레이 장치.
  2. 제1항에 있어서,
    상기 화소정의층은 무기절연물질을 포함하고,
    상기 뱅크층은 금속물질을 포함하는, 디스플레이 장치.
  3. 제1항에 있어서,
    상기 주변영역에 위치하고 공통전압을 인가받는 공통전압선;을 더 포함하고,
    상기 화소정의층 및 상기 뱅크층은 상기 공통전압선을 덮도록 상기 주변영역으로 연장되며, 상기 화소정의층은 상기 공통전압선의 상면의 일부를 노출하는 개구부를 갖고, 상기 뱅크층은 상기 개구부를 통해 상기 공통전압선과 직접 접촉하는, 디스플레이 장치.
  4. 제1항에 있어서,
    상기 제1도전층을 덮는 저반사층을 더 포함하고,
    상기 저반사층은 금속 산화물을 포함하는, 디스플레이 장치.
  5. 제1항에 있어서,
    상기 제1도전층은 언더컷 구조를 갖는, 디스플레이 장치.
  6. 제1항에 있어서,
    상기 발광층 및 상기 대향전극은 상기 팁에 의해 단절되는, 디스플레이 장치.
  7. 제1항에 있어서,
    상기 대향전극 상에 위치하는 무기봉지층;을 더 포함하고,
    상기 무기봉지층은 상기 팁의 하면과 직접 접촉하는, 디스플레이 장치.
  8. 제7항에 있어서,
    상기 무기봉지층 상에 위치하고, 상기 화소전극에 대응하는 필터개구를 갖는 차광층; 및
    상기 차광층 상에 위치하고 상기 화소전극에 중첩하는 컬러필터;를 포함하는, 디스플레이 장치.
  9. 제7항에 있어서,
    상기 무기봉지층 상에 위치하는 유기평탄화층;을 더 포함하고,
    상기 유기평탄화층의 굴절률은 상기 무기봉지층의 굴절률보다 큰 디스플레이 장치.
  10. 제9항에 있어서,
    상기 유기평탄화층의 굴절률은 1.6 이상인, 디스플레이 장치.
  11. 제1항에 있어서,
    상기 하나 이상의 홀은 상기 제3서브개구의 적어도 일부를 둘러싸는 루프 형상을 갖는 디스플레이 장치.
  12. 제1항에 있어서,
    상기 화소전극과 상기 화소정의층 사이에 개재되고, 상기 화소전극의 가장자리와 중첩하는 제1잔여희생층;을 더 포함하는 디스플레이 장치.
  13. 제1항에 있어서,
    상기 뱅크층과 상기 제1도전층 사이에 개재되고, 상기 팁의 하부에 위치하는 제2잔여희생층;을 더 포함하는 디스플레이 장치.
  14. 기판 상에 화소전극 및 상기 화소전극에 대응하는 제1희생층을 형성하는 단계;
    상기 제1희생층을 덮도록 화소정의층 및 뱅크층을 형성하는 단계;
    상기 뱅크층 상에 상기 화소전극을 둘러싸는 제2희생층을 형성하는 단계;
    상기 뱅크층 및 상기 제2희생층을 덮도록 제1도전층을 형성하는 단계;
    상기 화소정의층, 상기 뱅크층 및 상기 제1도전층을 관통하여 상기 화소전극의 중앙부를 노출하는 제1개구와, 상기 화소전극을 기준으로 외측으로 돌출되는 제1도전층의 팁을 형성하는 단계;
    상기 제1도전층의 상면의 일부를 노출하는 하나 이상의 홀을 구비하는 발광층을 형성하는 단계; 및
    상기 발광층 상에 대향전극층을 형성하는 단계;를 포함하는 디스플레이 장치의 제조방법.
  15. 제14항에 있어서,
    상기 발광층을 형성하는 단계에서,
    상기 발광층은 상기 기판의 전면(全面) 상에 형성되는 디스플레이 장치의 제조방법.
  16. 제14항에 있어서,
    상기 하나 이상의 홀은 레이저 드릴링 공정을 통하여 형성되는 디스플레이 장치의 제조방법.
  17. 제14항에 있어서,
    상기 하나 이상의 홀은 상기 제1개구의 적어도 일부를 둘러싸는 루프 형상을 갖는 디스플레이 장치의 제조방법.
  18. 제14항에 있어서,
    상기 제1도전층은 언더컷 구조를 갖고,
    상기 발광층은 상기 팁에 의해 단절되는 디스플레이 장치의 제조방법.
  19. 제18항에 있어서,
    상기 대향전극층은 상기 하나 이상의 홀을 통하여 상기 제1도전층과 직접 접촉하는 디스플레이 장치의 제조방법.
  20. 제14항에 있어서,
    상기 대향전극층 상에 무기봉지층을 형성하는 단계;를 더 포함하는 디스플레이 장치의 제조방법.
  21. 제20항에 있어서,
    상기 무기봉지층은 상기 팁의 하면과 직접 접촉하도록 형성되는 디스플레이 장치의 제조방법.
  22. 제20항에 있어서,
    상기 무기봉지층 상에 상기 화소전극에 대응하는 필터개구를 갖는 차광층을 형성하는 단계; 및
    상기 차광층 상에 상기 화소전극에 중첩하는 컬러필터를 형성하는 단계;를 더 포함하는 디스플레이 장치.
  23. 제20항에 있어서,
    상기 무기봉지층 상에 유기평탄화층을 형성하는 단계;를 더 포함하고,
    상기 유기평탄화층의 굴절률은 상기 무기봉지층의 굴절률보다 큰 디스플레이 장치의 제조방법.
  24. 제14항에 있어서,
    상기 제1도전층을 형성하는 단계는,
    상기 제1도전층 상에 저반사층을 형성하는 단계;를 더 포함하는, 디스플레이 장치의 제조방법.
KR1020220114490A 2022-09-08 2022-09-08 디스플레이 장치 및 그 제조방법 KR20240035673A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020220114490A KR20240035673A (ko) 2022-09-08 2022-09-08 디스플레이 장치 및 그 제조방법
US18/310,439 US20240090273A1 (en) 2022-09-08 2023-05-01 Display apparatus and method of manufacturing the same
EP23188360.4A EP4336988A1 (en) 2022-09-08 2023-07-28 Display apparatus and method of manufacturing the same
CN202322242286.1U CN220874976U (zh) 2022-09-08 2023-08-21 显示设备
CN202311050950.0A CN117677231A (zh) 2022-09-08 2023-08-21 显示设备及制造显示设备的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220114490A KR20240035673A (ko) 2022-09-08 2022-09-08 디스플레이 장치 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20240035673A true KR20240035673A (ko) 2024-03-18

Family

ID=87519881

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220114490A KR20240035673A (ko) 2022-09-08 2022-09-08 디스플레이 장치 및 그 제조방법

Country Status (4)

Country Link
US (1) US20240090273A1 (ko)
EP (1) EP4336988A1 (ko)
KR (1) KR20240035673A (ko)
CN (2) CN220874976U (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6560847B2 (ja) * 2014-08-07 2019-08-14 株式会社ジャパンディスプレイ 有機エレクトロルミネセンス表示装置
WO2021053792A1 (ja) * 2019-09-19 2021-03-25 シャープ株式会社 表示装置
KR20210158617A (ko) * 2020-06-24 2021-12-31 엘지디스플레이 주식회사 표시 장치
KR20220118585A (ko) * 2021-02-18 2022-08-26 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
CN220874976U (zh) 2024-04-30
EP4336988A1 (en) 2024-03-13
US20240090273A1 (en) 2024-03-14
CN117677231A (zh) 2024-03-08

Similar Documents

Publication Publication Date Title
US11877494B2 (en) Display apparatus having a number of the plurality of grooves overlapping a light emitting region
KR20210008240A (ko) 표시 장치
US11871601B2 (en) Display apparatus
KR102653424B1 (ko) 표시 패널
KR20200058643A (ko) 유기발광표시장치
US11793051B2 (en) Display apparatus
KR20220006689A (ko) 표시 장치 및 표시 장치의 제조방법
CN114447040A (zh) 显示装置
KR20200100915A (ko) 표시장치
CN114078937A (zh) 显示装置及其制造方法
CN115411072A (zh) 显示设备
US11818918B2 (en) Display apparatus
KR102632613B1 (ko) 표시 패널
KR20200128287A (ko) 표시 장치
US11495650B2 (en) Display apparatus
KR20240035673A (ko) 디스플레이 장치 및 그 제조방법
US20240324434A1 (en) Apparatus and method for manufacturing display device
US20230225154A1 (en) Display apparatus
KR20240144662A (ko) 표시 장치의 제조장치 및 표시 장치의 제조방법
KR20240084571A (ko) 표시 장치 및 그 제조방법
KR20240144649A (ko) 표시 장치
KR20240144661A (ko) 표시 장치의 제조장치 및 표시 장치의 제조방법
KR20240144619A (ko) 표시 장치의 제조장치, 표시 장치의 제조방법 및 마스크 조립체
KR20240144618A (ko) 표시 장치의 제조장치, 표시 장치의 제조방법 및 마스크 조립체
KR20240026332A (ko) 표시 장치 및 그 제조방법