KR20200100915A - 표시장치 - Google Patents

표시장치 Download PDF

Info

Publication number
KR20200100915A
KR20200100915A KR1020190018817A KR20190018817A KR20200100915A KR 20200100915 A KR20200100915 A KR 20200100915A KR 1020190018817 A KR1020190018817 A KR 1020190018817A KR 20190018817 A KR20190018817 A KR 20190018817A KR 20200100915 A KR20200100915 A KR 20200100915A
Authority
KR
South Korea
Prior art keywords
conductive layer
layer
disposed
electrode
insulating layer
Prior art date
Application number
KR1020190018817A
Other languages
English (en)
Inventor
정영택
곽원규
황원미
조재원
이그림
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190018817A priority Critical patent/KR20200100915A/ko
Priority to US16/583,847 priority patent/US11088233B2/en
Priority to CN202010083912.5A priority patent/CN111584545A/zh
Priority to EP20157015.7A priority patent/EP3696860B1/en
Publication of KR20200100915A publication Critical patent/KR20200100915A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H01L27/3276—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H01L27/3211—
    • H01L51/0021—
    • H01L51/52—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 일 실시예는, 주변영역에 배치된 상하 도전층의 홀패턴들이 절연층의 개구를 중심으로 비대칭인 표시장치를 개시한다.

Description

표시장치{Display device}
본 발명의 실시예들은 표시장치에 관한 것이다.
근래에 표시장치는 그 용도가 다양해지고 있다. 또한, 표시장치의 두께가 얇아지고 무게가 가벼워 그 사용의 범위가 광범위해지고 있는 추세이다. 평판형 표시장치 외에 접힐 수 있는(foldable) 표시장치 또는 말 수 있는(rollable) 표시장치 등과 같은 플렉서블 표시장치로 구현하기 위한 연구가 이루어지고 있다.
본 발명은 구현되는 화상의 품질이 열화되는 문제를 방지 또는 감소시킬 수 있는 구조의 표시장치를 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 실시예에 따른 표시장치는, 표시영역 및 상기 표시영역을 둘러싸는 주변영역을 포함하는 기판; 상기 기판 상의 상기 표시영역과 상기 주변영역에 차례로 배치된 제1절연층과 제2절연층을 포함하고, 상기 주변영역에서 상기 제1절연층과 상기 제2절연층을 관통하는 제1개구를 구비한 절연층; 상기 표시영역과 상기 제1개구 사이의 제1주변영역에 배열된 복수의 제1홀들 및 상기 제1개구와 상기 기판의 가장자리 사이의 제2주변영역에 배열된 복수의 제2홀들을 구비한 제1도전층; 및 상기 제1 도전층 상에 배치되고, 상기 제1주변영역에 배열된 복수의 제3홀들 및 상기 제2주변영역에 배열된 복수의 제4홀들을 구비한 제2도전층;을 포함한다. 상기 제1도전층의 제1홀들과 상기 제2도전층의 제3홀들이 적어도 일부 중첩하고, 상기 제1도전층의 제2홀들과 상기 제2도전층의 제4홀들이 중첩하지 않는다.
상기 제1도전층은 상기 제1절연층 상에 배치되고, 상기 제2도전층은 상기 제2절연층 상에 배치될 수 있다.
상기 제2도전층은 상기 제1개구를 덮을 수 있다.
상기 표시장치는, 상기 절연층 상의 상기 표시영역에 배치된 제1전극; 상기 제1전극 상의 발광층; 및 상기 제1전극에 대향하는 제2전극;을 포함할 수 있다.
상기 표시장치는, 상기 절연층 상에 배치되고, 상기 제1전극의 일부를 노출하는 제2개구, 상기 제2도전층의 일부를 노출하는 제3개구를 포함하는 제3절연층;을 더 포함할 수 있다.
상기 제2전극이 상기 제3개구에서 상기 제2도전층과 컨택할 수 있다.
상기 제3절연층은 상기 제1개구가 내부에 위치하는 제4개구를 더 포함할 수 있다.
상기 제2도전층은 상기 제1전극과 동일층에 배치될 수 있다.
상기 제2전극이 상기 제2주변영역의 일부를 덮을 수 있다.
상기 제1도전층과 상기 제2도전층이 컨택하는 컨택부;를 더 포함할 수 있다.
상기 표시장치는, 상기 제2주변영역에서 상기 기판과 상기 제1도전층 사이의 제1신호라인; 및 상기 제2주변영역에서 상기 제2도전층 상의 제2신호라인;을 더 포함할 수 있다.
상기 제1신호라인과 상기 제2신호라인은 가변하는 전압이 공급되는 신호라인일 수 있다.
상기 표시장치는, 상기 제2신호라인과 상기 제2도전층 사이의 봉지층;을 더 포함할 수 있다.
상기 표시장치는, 상기 제2주변영역에 상기 제1신호라인과 동일층에 배치되고, 상기 제1도전층의 가장자리와 컨택하는 전원라인;을 더 포함할 수 있다.
상기 표시장치는, 상기 제1주변영역에 배치되고, 상기 제1도전층의 하부 층에 배치된 구동회로;를 더 포함할 수 있다.
본 발명의 일 실시예에 따른 표시장치는, 표시영역 및 상기 표시영역을 둘러싸는 주변영역을 포함하는 기판; 상기 기판 상에 배치된 제1절연층; 상기 제1절연층 상에 배치되고, 제1홀패턴을 갖는 제1도전층; 상기 제1도전층 상에 배치된 제2절연층; 및 상기 제2절연층 상에 배치되고, 제2홀패턴을 갖는 제2도전층;을 포함한다. 상기 표시영역과 상기 주변영역에 위치한 상기 제1절연층과 상기 제2절연층을 관통하는 제1개구 사이에서, 상기 제1도전층의 상기 제1홀패턴과 상기 제2도전층의 상기 제2홀패턴이 일치한다. 상기 제1개구와 상기 기판의 가장자리 사이에서, 상기 제1도전층의 상기 제1홀패턴과 상기 제2도전층의 상기 제2홀패턴이 서로 엇갈린다.
상기 표시장치는, 상기 표시영역에, 상기 제2절연층 상에 배치된 제1전극; 상기 제2절연층 상에 배치되고, 상기 제1전극의 일부를 노출하는 제2개구, 상기 제2도전층의 일부를 노출하는 제3개구를 포함하는 제3절연층; 상기 제2개구 상의 발광층; 및 상기 제1전극에 대향하는 제2전극;을 포함할 수 있다.
상기 제2전극이 상기 제3개구에서 상기 제2도전층과 컨택할 수 있다.
상기 제2도전층은 상기 제1전극과 동일층에 배치될 수 있다.
상기 표시장치는, 상기 제1도전층과 상기 제2도전층이 컨택하는 컨택부;를 더 포함할 수 있다.
전술한 것 외의 다른 측면, 특징, 이점은 이하의 발명을 실시하기 위한 구체적인 내용, 특허청구범위 및 도면으로부터 명확해질 것이다.
본 발명의 일 실시예에 따르면, 표시영역이 차지하는 면적을 확대하면서, 제조공정 또는 사용 중 화상의 품질이 열화되는 문제를 방지 또는 감소시킬 수 있는 표시장치를 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 표시장치를 개략적으로 나타낸 사시도이다.
도 2는 본 발명의 일 실시예에 따른 표시패널을 개략적으로 나타낸 평면도이다.
도 3은 표시패널의 어느 한 화소를 개략적으로 나타낸 등가 회로도이다.
도 4는 본 발명의 일 실시예에 따른 표시패널의 주변영역을 개략적으로 나타낸 평면도이다.
도 5는 도 4의 표시패널의 일부를 개략적으로 도시한 확대 평면도이다.
도 6은 도 5에서 일부 구성을 생략한 도면이다.
도 7은 도 6의 II- II'선에 따른 단면도이다.
도 8은 본 발명의 다른 실시예에 따른 표시패널의 주변영역을 개략적으로 나타낸 평면도이다.
도 9는 도 8의 표시패널의 일부를 개략적으로 도시한 평면도이다.
도 10은 도 9의 III-III'선에 따른 단면도이다.
도 11은 본 발명의 일 실시예에 따른 입력감지층을 개략적으로 나타낸 평면도이다.
도 12는 본 발명의 일 실시예에 따른 표시장치의 표시패널 및 입력감지층을 개략적으로 나타낸 평면도이다.
도 13은 도 1의 표시영역의 일부를 개략적으로 도시한 단면도이다.
도 14는 도 1의 주변영역의 일부를 개략적으로 도시한 단면도이다.
도 15 및 도 16은 다른 실시예에 따른 도 1의 표시영역 및 주변영역의 일부를 개략적으로 도시한 단면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
이하의 실시예에서, 막, 영역, 구성 요소 등이 연결되었다고 할 때, 막, 영역, 구성 요소들이 직접적으로 연결된 경우뿐만 아니라 막, 영역, 구성요소들 중간에 다른 막, 영역, 구성 요소들이 개재되어 간접적으로 연결된 경우도 포함한다. 예컨대, 본 명세서에서 막, 영역, 구성 요소 등이 전기적으로 연결되었다고 할 때, 막, 영역, 구성 요소 등이 직접 전기적으로 연결된 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 간접적으로 전기적 연결된 경우도 포함한다.
도 1은 본 발명의 일 실시예에 따른 표시장치를 개략적으로 나타낸 사시도이다.
도 1을 참조하면, 표시장치(1)는 빛을 방출하는 표시영역(DA)과 표시영역(DA)을 둘러싸는 주변영역(PA)을 포함한다. 주변영역(PA)은 빛을 방출하지 않는 비표시영역이다. 표시장치(1)는 표시영역(DA)에 배치된 복수의 화소들에서 방출되는 빛을 이용하여 소정의 이미지를 제공할 수 있다.
이하에서는, 본 발명의 일 실시예에 따른 표시장치(1)로서, 유기발광표시장치를 예로 하여 설명하지만, 본 발명의 표시장치는 이에 제한되지 않는다. 다른 실시예로서, 무기발광표시장치(또는 무기EL 표시장치, Inorganic Light Emitting Display), 퀀텀닷발광표시장치(Quantum dot Light Emitting Display) 등과 같이 다양한 방식의 표시장치가 사용될 수 있다. 본 발명의 일 실시예에 따른 표시장치(1)는 평판형 표시장치, 접힐 수 있는(foldable) 표시장치 또는 말 수 있는(rollable) 표시장치 등과 같은 플렉서블 표시장치일 수 있다.
표시장치(1)는 표시패널(10) 및 표시패널(10) 상에 배치되는 입력감지층(40)을 포함할 수 있다. 표시장치(1)는 휴대폰(mobile phone), 노트북, 스마트 워치와 같은 다양한 전자 기기일 수 있다.
표시패널(10)은 이미지를 표시할 수 있다. 표시패널(10)은 표시영역(DA)에 배치된 화소들을 포함한다. 화소들은 표시요소 및 이와 연결된 화소회로를 포함할 수 있다. 표시요소는 유기발광다이오드, 무기발광다이오드, 또는 퀀텀닷 발광다이오드 등을 포함할 수 있다.
입력감지층(40)은 외부의 입력, 예컨대 터치 이벤트에 따른 좌표정보를 획득한다. 입력감지층(40)은 감지전극(sensing electrode 또는 touch electrode) 및 감지전극과 연결된 신호라인(trace line)들을 포함할 수 있다. 입력감지층(40)은 표시패널(10) 위에 배치될 수 있다.
입력감지층(40)은 표시패널(10) 상에 직접 형성되거나, 별도로 형성된 후 광학 투명 점착제(OCA, optical clear adhesive)와 같은 점착층을 통해 결합될 수 있다. 예컨대, 입력감지층(40)은 표시패널(10)을 형성하는 공정 이후에 연속적으로 이뤄질 수 있으며, 이 경우 점착층은 입력감지층(40)과 표시패널(10) 사이에 개재되지 않을 수 있다.
도시되지 않았으나, 입력감지층(40) 상부에 광학기능층 및 윈도우가 차례로 배치될 수 있다. 다른 실시예에서 입력감지층(40)은 광학기능층 위에 배치될 수 있다.
광학기능층은 반사 방지층을 포함할 수 있다. 반사 방지층은 윈도우를 통해 외부에서 표시패널(10)을 향해 입사하는 빛(외부광)의 반사율을 감소시킬 수 있다. 반사 방지층은 위상지연자(retarder) 및 편광자(polarizer)를 포함할 수 있다. 위상지연자는 필름타입 또는 액정 코팅타입일 수 있고, λ/2 위상지연자 및/또는 λ/4 위상지연자를 포함할 수 있다. 편광자 역시 필름타입 또는 액정 코팅타입일 수 있다. 필름타입은 연신형 합성수지 필름을 포함하고, 액정 코팅타입은 소정의 배열로 배열된 액정들을 포함할 수 있다. 위상지연자 및 편광자는 보호필름을 더 포함할 수 있다. 위상지연자 및 편광자 자체 또는 보호필름이 반사방지 층의 베이스층으로 정의될 수 있다.
다른 실시예로, 반사 방지층은 블랙매트릭스와 컬러필터들을 포함할 수 있다. 컬러필터들은 표시패널(10)의 화소들 각각에서 방출되는 빛의 색상을 고려하여 배열될 수 있다. 또 다른 실시예로, 반사 방지층은 상쇄간섭 구조물을 포함할 수 있다. 상쇄간섭 구조물은 서로 다른 층 상에 배치된 제1반사층과 제2반사층을 포함할 있다. 제1반사층 및 제2반사층에서 각각 반사된 제1반사광과 제2반사광은 상쇄 간섭될 수 있고, 그에 따라 외부광 반사율이 감소될 수 있다.
광학기능층은 렌즈층을 포함할 수 있다. 렌즈층은 표시패널(10)에서 방출되는 빛의 출광 효율을 향상시키거나, 색편차를 줄일 수 있다. 렌즈층은 오목하거나 볼록한 렌즈 형상을 가지는 층을 포함하거나, 또는/및 굴절률이 서로 다른 복수의 층을 포함할 수 있다. 광학기능층은 전술한 반사 방지층 및 렌즈층을 모두 포함하거나, 이들 중 어느 하나를 포함할 수 있다.
도 2는 본 발명의 일 실시예에 따른 표시패널을 개략적으로 나타낸 평면도이고, 도 3은 표시패널의 어느 한 화소를 개략적으로 나타낸 등가 회로도이다.
도 2를 참조하면, 표시패널(10)은 표시영역(DA) 및 주변영역(PA)을 포함한다. 도 2는 표시패널(10) 중 기판(100)의 모습으로 이해될 수 있다. 예컨대, 기판(100)이 표시영역(DA) 및 주변영역(PA)을 갖는 것으로 이해될 수 있다.
표시패널(10)은 표시영역(DA)에 배치된 복수의 화소(P)들을 포함한다. 각 화소(P)는 도 3에 도시된 바와 같이 화소회로(PC), 및 화소회로(PC)에 연결된 표시요소로서, 유기발광다이오드(OLED)를 포함한다. 화소회로(PC)는 제1트랜지스터(T1), 제2트랜지스터(T2), 및 커패시터(Cst)를 포함할 수 있다. 각 화소(P)는 유기발광다이오드(OLED)를 통해 예컨대, 적색, 녹색, 청색 또는 백색의 빛을 방출할 수 있다. 제1트랜지스터(T1) 및 제2트랜지스터(T2)는 박막 트랜지스터로 구현될 수 있다.
제2트랜지스터(T2)는 스위칭 트랜지스터로서, 스캔라인(SL) 및 데이터라인(DL)에 연결되며, 스캔라인(SL)으로부터 입력되는 스위칭 전압에 따라 데이터라인(DL)으로부터 입력된 데이터신호를 제1트랜지스터(T1)로 전달할 수 있다. 커패시터(Cst)는 제2트랜지스터(T2)와 전원라인(PL)에 연결되며, 제2트랜지스터(T2)로부터 전달받은 데이터신호에 대응하는 전압과 전원라인(PL)에 공급되는 제1전원전압(ELVDD)의 차이에 해당하는 전압을 저장할 수 있다.
제1트랜지스터(T1)는 구동 트랜지스터로서, 전원라인(PL)과 커패시터(Cst)에 연결되며, 커패시터(Cst)에 저장된 전압 값에 대응하여 전원라인(PL)으로부터 유기발광다이오드(OLED)를 흐르는 구동 전류를 제어할 수 있다. 유기발광다이오드(OLED)는 구동 전류에 의해 소정의 휘도를 갖는 빛을 방출할 수 있다. 유기발광다이오드(OLED)의 제2전극(예, 캐소드)은 제2전원전압(ELVSS)을 공급받을 수 있다.
도 3은 화소회로(PC)가 2개의 트랜지스터와 1개의 커패시터를 포함하는 것을 설명하고 있으나, 본 발명은 이에 한정되지 않는다. 트랜지스터의 개수 및 커패시터의 개수는 화소회로(PC)의 설계에 따라 다양하게 변경될 수 있음은 물론이다.
다시 도 2를 참조하면, 주변영역(PA)에는 각 화소(P)에 스캔신호를 제공하는 스캔 드라이버(1100), 각 화소(P)에 데이터신호를 제공하는 데이터 드라이버(1200), 스캔 드라이버(1100)와 데이터 드라이버(1200)로 입력되는 신호의 공급라인(클락신호라인, 캐리신호라인, 구동전압라인 등), 및 제1전원전압(ELVDD)과 제2전원전압(ELVSS)을 제공하기 위한 메인 전원라인 등이 배치될 수 있다. 도 3에는 데이터 드라이버(1200)가 기판(100)의 일 측변에 인접하게 배치된 것을 도시하나, 다른 실시예에 따르면, 데이터 드라이버(1200)는 표시패널(10)의 일 측에 배치된 패드와 전기적으로 접속된 FPCB(flexible Printed circuit board) 상에 배치될 수 있다.
도 4는 본 발명의 일 실시예에 따른 표시패널의 주변영역을 개략적으로 나타낸 평면도이다. 도 5는 도 4의 표시패널의 일부를 개략적으로 도시한 확대 평면도이다. 도 6은 도 5에서 일부 구성을 생략한 도면이다. 도 7은 도 6의 II- II'선에 따른 단면도이다.
도 4 내지 도 7을 참조하면, 일 실시예에 따른 표시패널(10A)은 표시영역(DA) 및 표시영역(DA) 외측의 주변영역(PA)을 갖는 기판(100)을 구비한다.
주변영역(PA)에는 제1도전층(150) 및 제1도전층(150) 상의 제2도전층(160)이 배치될 수 있다. 제1도전층(150)은 제1절연층(115) 상부에 배치될 수 있다. 제1절연층(115)은 절연면(120) 상부에 배치될 수 있다. 절연면(120)은 기판(100)의 상부면 또는 기판(100) 상부의 적어도 하나의 절연층의 상부면일 수 있다. 제1도전층(150)과 제2도전층(160) 사이에 제2절연층(116)이 배치될 수 있다.
제1절연층(115)과 제2절연층(116)에는 제1절연층(115)과 제2절연층(116)을 관통하는 제1개구(OP1)가 구비될 수 있다. 제1개구(OP1)의 너비(W1)는 절연면(120)에 컨택하는 개구면의 폭일 수 있다. 제1개구(OP1)는 표시영역(DA)을 둘러싸도록 형성될 수 있다. 제1개구(OP1)는 표시영역(DA)을 완전히 둘러싸는 폐루프(closed loop)를 형성할 수 있다. 따라서, 제1절연층(115)은 제1개구(OP1)를 중심으로 분리된 제1영역(115a) 및 제2영역(115b)을 포함할 수 있다. 마찬가지로 제2절연층(116)은 제1개구(OP1)를 중심으로 분리된 제1영역(116a) 및 제2영역(116b)을 포함할 수 있다. 이하, 표시영역(DA)과 제1개구(OP1) 사이의 주변영역, 즉 제1개구(OP1)의 내측을 제1주변영역(PA1)이라 하고, 제1개구(OP1)와 기판(100)의 가장자리 사이의 주변영역, 즉 제1개구(OP1)의 외측을 제2주변영역(PA2)이라 하고, 제1주변영역(PA1)과 제2주변영역(PA2) 사이의 제1개구(OP1)가 구비된 영역을 제3주변영역(PA3)이라 한다.
제1도전층(150)은 표시영역(DA)을 둘러싸도록 형성될 수 있다. 제1도전층(150)은 제1개구(OP1)를 중심으로 분리된 제1영역(150a) 및 제2영역(150b)을 포함할 수 있다. 제1도전층(150)의 제1영역(150a)은 제1주변영역(PA1)에 위치하고, 제1도전층(150)의 제2영역(150b)은 제2주변영역(PA2)에 위치할 수 있다. 제1도전층(150)은 제1영역(150a)에 소정 패턴으로 배열된 복수의 제1홀(150H1)들 및 제2영역(150b)에 소정 패턴으로 배열된 복수의 제2홀(150H2)들이 구비된 제1홀패턴을 가질 수 있다.
도 6은 설명의 편의를 위해 도 5에서 제2전극(251)을 생략하였다. 도 6을 참조하면, 제1도전층(150)의 제1홀(150H1)들은 x방향 및 y방향으로 소정 간격 이격되며 평면 상 서로 중첩하지 않게 배열될 수 있다. 예컨대, 제1도전층(150)의 제1홀(150H1)들 각각을 중심으로 하는 가상의 사각형(IS1)의 4개의 꼭지점들 중 적어도 하나에 제1홀(150H1)들이 인접 배치될 수 있다. 제1도전층(150)의 제2홀(150H2)들은 x방향 및 y방향으로 소정 간격 이격되며 평면 상 서로 중첩하지 않게 배열될 수 있다. 예컨대, 제1도전층(150)의 제2홀(150H2)들 각각을 중심으로 하는 가상의 사각형(IS2)의 4개의 꼭지점들 중 적어도 하나에 제2홀(150H2)들이 인접 배치될 수 있다.
제2도전층(160)은 표시영역(DA)을 둘러싸도록 형성될 수 있다. 제2도전층(160)은 제1도전층(150) 상부에 제1도전층(150)과 중첩하게 배치될 수 있다. 제2도전층(160)은 제1개구(OP1)를 덮을 수 있다. 제2도전층(160)은 제1주변영역(PA1)에 배치된 제1영역(160a), 제2주변영역(PA2)에 배치된 제2영역(160b) 및 제1개구(OP1)에 배치된 제3영역(160c)을 포함할 수 있다. 제2도전층(160)은 제1영역(160a)에 소정 패턴으로 배열된 복수의 제3홀(160H1)들 및 제2영역(160b)에 소정 패턴으로 배열된 복수의 제4홀(160H2)들이 구비된 제2홀패턴을 가질 수 있다.
도 6을 참조하면, 제2도전층(160)의 제3홀(160H1)들은 x방향 및 y방향으로 소정 간격 이격되며 평면 상 서로 중첩하지 않게 배열될 수 있다. 제2도전층(160)의 제3홀(160H1)들은 제1도전층(150)의 제1홀(150H1)들과 평면 상 서로 중첩하게 배열될 수 있다. 예컨대, 제2도전층(160)의 제3홀(160H1)들 각각을 중심으로 하는 가상의 사각형(IS1)의 4개의 꼭지점들 중 적어도 하나에 제3홀(160H1)들이 인접 배치될 수 있다. 제2도전층(160)의 제4홀(160H2)들은 x방향 및 y방향으로 소정 간격 이격되며 평면 상 서로 중첩하지 않게 배열될 수 있다. 예컨대, 제2도전층(160)의 제4홀(160H2)들 각각을 중심으로 하는 가상의 사각형(IS3)의 4개의 꼭지점들 중 적어도 하나에 제4홀(160H2)들이 인접 배치될 수 있다. 제2도전층(160)의 제4홀(160H2)들은 제1도전층(150)의 제2홀(150H2)들과 평면 상 서로 중첩하지 않게 배열될 수 있다. 예컨대, x방향 및/또는 y방향으로 인접하는 제2도전층(160)의 제4홀(160H2)들 사이에 제1도전층(150)의 제2홀(150H2)이 배치될 수 있다. x방향 및/또는 y방향으로 인접하는 제1도전층(150)의 제2홀(150H2)들 사이에 제2도전층(160)의 제4홀(160H2)이 배치될 수 있다.
도 7을 참조하면, 제1주변영역(PA1)에서, 제1도전층(150)의 제1홀(150H1)들과 제2도전층(160)의 제3홀(160H1)들은 z방향(수직방향)으로 적어도 일부 중첩할 수 있다. 제2주변영역(PA2)에서, 제1도전층(150)의 제2홀(150H2)들과 제2도전층(160)의 제4홀(160H2)들은 z방향(수직방향)으로 중첩하지 않고, 평면(기판 면에 평행한 면) 상 서로 엇갈리게 지그재그 패턴으로 배치될 수 있다. 즉, 제1주변영역(PA1)에서, 제1도전층(150)의 제1홀패턴과 제2홀패턴이 일치하고, 제2주변영역(PA2)에서, 제1도전층(150)의 제1홀패턴과 제2도전층(160)의 제2홀패턴이 서로 엇갈릴 수 있다.
다시 도 4 및 도 5를 참조하면, 제1도전층(150) 및 제2도전층(160) 상부에 유기발광다이오드(OLED)의 제2전극(251, 도 13 및 도 14 참조)이 배치될 수 있다. 유기발광다이오드(OLED)의 제2전극(251)은 표시영역(DA)을 덮으며, 주변영역(PA)의 일부까지 덮도록 연장될 수 있다. 유기발광다이오드(OLED)의 제2전극(251)은 제1주변영역(PA1) 및 제3주변영역(PA3)을 덮을 수 있다. 유기발광다이오드(OLED)의 제2전극(251)은 제1개구(OP1) 주변의 제2주변영역(PA2)의 일부를 덮을 수 있다.
전술된 도면에서 제1도전층(150)의 제1홀(150H1)들 및 제2홀(150H2)들, 제2도전층(160)의 제3홀(160H1)들 및 제4홀(160H2)들의 배열 방법은 예시적인 것이다. 제1주변영역(PA1)에서, 제1도전층(150)의 제1홀(150H1)들과 제2도전층(160)의 제3홀(160H1)들이 평면 상 일부 중첩하고, 제2주변영역(PA2)에서, 제1도전층(150)의 제2홀(150H2)들과 제2도전층(160)의 제4홀(160H2)들이 평면 상 중첩하지 않은 배열이면 본 발명의 실시예에 포함될 수 있다.
도 8은 본 발명의 다른 실시예에 따른 표시패널의 주변영역을 개략적으로 나타낸 평면도이다. 도 9는 도 8의 표시패널의 일부를 개략적으로 도시한 평면도이다. 도 10은 도 9의 III-III'선에 따른 단면도이다. 도 10은 설명의 편의를 위해 도 9에서 제2전극(251)을 생략하였다.
도 8의 실시예는 도 4의 실시예에서 제1도전층(150)과 제2도전층(160)이 컨택부(CNT1, CNT2)에 의해 전기적으로 연결된 점이 추가되고, 그 외 구성은 도 4의 실시예와 동일하다. 이하에서는 도 4 내지 도 7과 동일한 구성에 대해 상세한 설명은 생략한다.
도 8 내지 도 10을 참조하면, 일 실시예에 따른 표시패널(10B)은 표시영역(DA) 및 표시영역(DA) 외측의 주변영역(PA)을 갖는 기판(100)을 구비한다. 주변영역(PA)은 표시영역(DA)과 제1개구(OP1) 사이의 제1주변영역(PA1)과 제1개구(OP1)와 기판(100)의 가장자리 사이의 제2주변영역(PA2)을 포함할 수 있다.
제1절연층(115)과 제2절연층(116)은 표시영역(DA)과 주변영역(PA)에 걸쳐 배치되고, 주변영역(PA)에서 제1절연층(115)과 제2절연층(116)을 관통하는 제1개구(OP1)를 구비할 수 있다.
제1도전층(150)은 제1개구(OP1)를 중심으로 분리되어 제1주변영역(PA1)에 배치된 제1영역(150a) 및 제2주변영역(PA2)에 배치된 제2영역(150b)을 포함할 수 있다. 제1도전층(150)은 제1영역(150a)에 소정 패턴으로 배열된 복수의 제1홀(150H1)들 및 제2영역(150b)에 소정 패턴으로 배열된 복수의 제2홀(150H2)들이 구비된 제1홀패턴을 가질 수 있다. 제2도전층(160)은 제1주변영역(PA1)에 배치된 제1영역(160a), 제2주변영역(PA2)에 배치된 제2영역(160b) 및 제1개구(OP1)에 배치된 제3영역(160c)을 포함할 수 있다. 제2도전층(160)은 제1영역(160a)에 소정 패턴으로 배열된 복수의 제3홀(160H1)들 및 제2영역(160b)에 소정 패턴으로 배열된 복수의 제4홀(160H2)들이 구비된 제2홀패턴을 가질 수 있다.
제1주변영역(PA1)에서, 제1도전층(150)의 제1홀(150H1)들과 제2도전층(160)의 제3홀(160H1)들은 z방향(수직방향)으로 적어도 일부 중첩할 수 있다. 제2주변영역(PA2)에서, 제1도전층(150)의 제2홀(150H2)들과 제2도전층(160)의 제4홀(160H2)들은 z방향(수직방향)으로 중첩하지 않고, 평면(기판 면에 평행한 면) 상 서로 엇갈리게 지그재그로 배치될 수 있다.
제1주변영역(PA1)에서 제1도전층(150)과 제2도전층(160)은 제1컨택부(CNT1)에서 전기적으로 연결될 수 있다. 제2절연층(116)은 제1컨택부(CNT1)에서 컨택홀을 구비하고, 제1도전층(150)과 제2도전층(160)은 제1컨택부(CNT1)의 컨택홀을 통해 전기적으로 연결될 수 있다. 제2주변영역(PA2)에서 제1도전층(150)과 제2도전층(160)은 제2컨택부(CNT2)에서 전기적으로 연결될 수 있다. 제2절연층(116)은 제2컨택부(CNT2)에서 컨택홀을 구비하고, 제1도전층(150)과 제2도전층(160)은 제1컨택부(CNT1)의 컨택홀을 통해 전기적으로 연결될 수 있다. 제1컨택부(CNT1)와 제2컨택부(CNT2)의 모양, 크기, 위치, 및/또는 밀도는 예시적이다.
제1도전층(150) 및 제2도전층(160) 상부에 유기발광다이오드(OLED)의 제2전극(251)이 배치될 수 있다. 유기발광다이오드(OLED)의 제2전극(251)은 표시영역(DA)을 덮으며, 주변영역(PA)의 일부까지 덮도록 연장될 수 있다.
본 발명의 실시예들은, 주변영역(PA)에 제1개구(OP1)를 구비하여 주변영역(PA)을 분리함으로써, 제1개구(OP1)의 외측, 즉, 표시영역(DA)과 먼 제2주변영역(PA2)의 제1절연층(115) 및 제2절연층(116)에서 발생하는 가스가 표시영역(DA)의 내부로 도달하는 것을 방지할 수 있다.
본 발명의 실시예들은, 주변영역(PA)에 적층 배치된 제1도전층(150)과 제2도전층(160)의 홀패턴들이 제1절연층(115) 및 제2절연층(116)의 제1개구(OP1)를 중심으로 비대칭이다.
표시영역(DA)과 가까운 제1주변영역(PA1)에서 제1도전층(150)의 제1홀(150H1)과 제2도전층(160)의 제3홀(160H1)이 중첩하지 않고 엇갈리게 배열되는 경우, 제1절연층(115)에서 발생한 가스가 제1도전층(150)에 의해 지연되어 용이하게 배출되지 못함으로써 표시장치(1)에 수축현상(shrinkage)이 발생할 수 있다. 본 발명의 실시예들은, 제1개구(OP1)의 내측인 제1주변영역(PA1)에서 제1도전층(150)의 제1홀(150H1)과 제2도전층(160)의 제3홀(160H1)을 중첩하게 배치한다. 이러한 구조는 제1절연층(115) 및 제2절연층(116)의 가스가 용이하게 외부로 배출되도록 할 수 있어 표시장치(1)의 수축현상(shrinkage)을 방지할 수 있다.
또한, 본 발명의 실시예들은, 제1개구(OP1)의 외측인 제2주변영역(PA2)에서 제1도전층(150)의 제2홀(150H2)과 제2도전층(160)의 제4홀(160H2)을 엇갈리게 배치한다. 이에 따라, 제2주변영역(PA2)에서 제1도전층(150)과 제2도전층(160)은 제1도전층(150) 하부와 제2도전층(160) 상부의 정전압이 아닌, 가변하는 전압이 인가되는 신호라인들 간의 커플링을 차단할 수 있다. 예컨대, 제2주변영역(PA2)에서 제1도전층(150)과 제2도전층(160)은 제1도전층(150) 하부의 신호라인(예컨대, 드라이버의 클락신호라인 등)과 제2도전층(160) 상부의 신호라인(예컨대, 입력감지층의 감지신호라인 등)간의 커플링을 차단할 수 있다.
도 4 및 도 7에 도시된 제1도전층(150)의 제1홀(150H1)과 제2홀(150H2), 제2도전층(160)의 제3홀(160H1)과 제4홀(160H2)의 모양, 크기, 밀도는 예시적이다. 예컨대, 제1도전층(150)의 제1홀(150H1)과 제2홀(150H2), 제2도전층(160)의 제3홀(160H1)과 제4홀(160H2)의 모양은 사각형, 원형, 타원형, 다각형일 수 있고, 서로 다른 모양 및 크기를 가질 수 있다.
도 4 및 도 8에 도시된 제1도전층(150) 및 제2도전층(160)은 기판(100)의 외주를 이루는 네 변을 따라 표시영역(DA)을 완전히 둘러싸도록 배치되며 폐루프를 형성하고 있으나, 이에 제한되지 않는다. 예컨대, 제1도전층(150) 및 제2도전층(160)은 기판(100)의 네 변 중 적어도 한 변에 배치될 수 있다. 일 실시예에서, 제1도전층(150) 및 제2도전층(160)은 데이터 드라이버(1200)가 배치된 변을 제외한 나머지 세 변을 따라 배치되어 "ㄷ"자 형상을 가질 수 있다.
도 11은 본 발명의 일 실시예에 따른 입력감지층을 개략적으로 나타낸 평면도이다.
도 11을 참조하면, 입력감지층(40)은 표시영역(DA) 및 주변영역(PA)을 포함한 베이스층(BL)을 포함할 수 있다. 베이스층(BL)은 표시패널(10)의 기판(100) 형상에 대응하고, 실질적으로 기판(100)과 동일한 형상으로 제공될 수 있다. 일 실시예에서, 베이스층(BL)은 표시패널(10)의 봉지층(300, 도 13 및 도 14 참조)의 일부, 예컨대 봉지층(300)의 최상층에 배치된 제2무기봉지층(330)일 수 있다. 다른 실시예에서, 베이스층(BL)은 봉지층(300)과 별개의 유리, 고분자 수지 등과 같은 절연성 재료로 이루어진 절연기판 또는 절연필름일 수 있다.
표시영역(DA)에는 복수의 감지전극(TSE)들이 배치될 수 있다. 주변영역(PA)에는 감지전극(TSE)들에 연결된 감지신호라인들이 배치될 수 있다. 감지전극(TSE)은 제1감지전극(410) 및 제2감지전극(420)을 포함할 수 있다. 감지신호라인은 제1감지신호라인(450A) 및 제2감지신호라인(450B)을 포함할 수 있다. 즉, 입력감지층(40)은 제1감지전극(410)들, 제1감지전극(410)들에 연결된 제1감지신호라인(450A)들, 제2감지전극(420)들, 및 제2감지전극(420)들에 연결된 제2감지신호라인(450B)들을 포함할 수 있다. 입력감지층(40)은 뮤추얼 캡 방식 또는/및 셀프 캡 방식으로 외부 입력을 감지할 수 있다.
제1감지전극(410)들 및 제2감지전극(420)들은 대략 마름모 형상을 가질 수 있다. 제1감지전극(410)들 및 제2감지전극(420)들은 복수의 홀을 구비한 그리드 구조(또는 격자 구조)일 수 있다. 격자선들 각각의 선폭은 수 마이크로일 수 있다. 제1감지전극(410)들 및 제2감지전극(420)들의 홀들은 유기발광다이오드(200)의 발광영역(발광층이 배치된 영역)에 대응할 수 있다.
제1감지전극(410)들은 y방향을 따라 배열될 수 있고, 제2감지전극(420)들은 y방향과 교차하는 x방향을 따라 배열될 수 있다. y방향을 따라 배열된 제1감지전극(410)들은 이웃하는 제1감지전극(410)들 사이의 연결전극에 의해 서로 연결될 수 있으며, 제1감지라인(410C)을 형성할 수 있다. x방향을 따라 배열된 제2감지전극(420)들은 이웃하는 제2감지전극(420)들 사이의 제2연결전극에 의해 서로 연결될 수 있으며, 제2감지라인(420R)을 형성할 수 있다. 제1감지라인(410C)들 및 제2감지라인(420R)들은 교차할 수 있다. 예컨대, 제1감지라인(410C)들 및 제2감지라인(420R)들은 서로 수직일 수 있다.
제1감지라인(410C)들 및 제2감지라인(420R)들은 표시영역(DA) 상에 배치되며, 이들은 주변영역(PA)에 형성된 제1감지신호라인(450A)들 및 제2감지신호라인(450B)들을 통해 감지 신호 패드(440)와 연결될 수 있다. 제1감지라인(410C)들은 각각 제1감지신호라인(450A)들과 연결되고, 제2감지라인(420R)들은 각각 제2감지신호라인(450B)들과 연결될 수 있다.
제1감지전극(410) 및 제2감지전극(420)은 동일한 층에 형성될 수 있다. 제1감지전극(410)들은 다른 층에 형성된 연결전극들에 의해 서로 연결될 수 있다. 제2감지전극(420)은 동일한 층에 형성된 연결전극들에 의해 서로 연결될 수 있다. 제1 및 제2 감지전극(410, 420)들과 다른 층에 배열된 연결전극들 사이에 적어도 하나의 절연층이 배치될 수 있다.
제1감지전극(410)들 및 제2감지전극(420)들은 금속을 포함할 수 있다. 예컨대, 제1감지전극(410)들 및 제2감지전극(420)들은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함할 수 있으며, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 실시예로, 제1감지전극(410)들 및 제2감지전극(420)들은 Ti/Al/Ti의 다층으로 형성될 수 있다.
도 12는 본 발명의 일 실시예에 따른 표시장치의 표시패널 및 입력감지층을 개략적으로 나타낸 평면도이다. 이하에서는 도 8 및 도 11에서 설명한 내용과 중복하는 내용의 상세한 설명은 생략한다.
도 12를 참조하면, 일 실시예에 따른 표시장치(1')는 표시패널(10C) 및 입력감지층(40')을 포함할 수 있다.
표시패널(10C)은 표시영역(DA) 및 표시영역(DA) 외측의 주변영역(PA)을 갖는 기판(100)을 구비한다. 주변영역(PA)은 표시영역(DA)과 제1개구(OP1) 사이의 제1주변영역(PA1)과 제1개구(OP1)와 기판(100)의 가장자리 사이의 제2주변영역(PA2)을 포함할 수 있다.
주변영역(PA)에는 제1도전층(150) 및 제2도전층(160)이 배치될 수 있다.
제1도전층(150)은 제1개구(OP1)를 중심으로 분리되고, 제1주변영역(PA1)에 소정 패턴으로 배열된 복수의 제1홀(150H1)들 및 제2주변영역(PA2)에 소정 패턴으로 배열된 복수의 제2홀(150H2)들이 구비된 제1홀패턴을 가질 수 있다. 2도전층(160)은 제1주변영역(PA1)에 소정 패턴으로 배열된 복수의 제3홀(160H1)들 및 제2주변영역(PA2)에 소정 패턴으로 배열된 복수의 제4홀(160H2)들이 구비된 제2홀패턴을 가질 수 있다.
제1주변영역(PA1)에서, 제1도전층(150)의 제1홀(150H1)들과 제2도전층(160)의 제3홀(160H1)들은 평면 상 적어도 일부 중첩할 수 있다. 제2주변영역(PA2)에서, 제1도전층(150)의 제2홀(150H2)들과 제2도전층(160)의 제4홀(160H2)들은 평면 상 서로 중첩하지 않고 엇갈리게 지그재그로 배치될 수 있다. 제1주변영역(PA1)에서 제1도전층(150)과 제2도전층(160)은 제1컨택부(CNT1)에서 전기적으로 연결될 수 있다. 제2주변영역(PA2)에서 제1도전층(150)과 제2도전층(160)은 제2컨택부(CNT2)에서 전기적으로 연결될 수 있다.
제1도전층(150) 및 제2도전층(160) 상부에 유기발광다이오드(OLED)의 제2전극(251)이 배치될 수 있다. 유기발광다이오드(OLED)의 제2전극(251)은 표시영역(DA)을 덮으며, 주변영역(PA)의 일부까지 덮도록 연장될 수 있다.
표시패널(10C) 상부에 입력감지층(40')이 배치될 수 있다. 입력감지층(40')은 베이스층(BL)의 표시영역(DA)에 배열된 복수의 감지전극(TSE)들을 포함할 수 있다. 감지전극(TSE)은 제1감지전극(410) 및 제2감지전극(420)을 포함할 수 있다. 도시되지 않았으나, 베이스층(BL)의 주변영역(PA)에는 제1감지전극(410)들에 연결된 제1감지신호라인(450A, 도 11 참조)들 및 제2감지전극(420)들에 연결된 제2감지신호라인(450B, 도 11 참조)들을 포함할 수 있다. 베이스층(BL)은 표시패널(10C)의 봉지층(300)의 일부, 또는 봉지층(300)과 별개의 절연기판 또는 절연필름일 수 있다.
도 13은 도 1의 표시영역의 일부를 개략적으로 도시한 단면도이다. 도 14는 도 1의 주변영역의 일부를 개략적으로 도시한 단면도이다. 이하에서는 도 13 및 도 14를 함께 참조하여 설명한다.
기판(100) 상에는 불순물이 박막트랜지스터의 반도체층으로 침투하는 것을 방지하기 위해 형성된 버퍼층(111)이 배치될 수 있다.
기판(100)은 글라스재, 금속재 또는 플라스틱재 등과 같은 다양한 재료로 형성된 것일 수 있다. 일 실시예에 따르면, 기판(100)은 플렉서블 기판일 수 있는데, 예컨대 폴리에테르술폰(polyethersulphone, PES), 폴리아크릴레이트(polyacrylate, PAR), 폴리에테르이미드(polyetherimide, PEI), 폴리에틸렌나프탈레이트(polyethyelenennapthalate, PEN), 폴리에틸렌테레프탈레이드(polyethyeleneterepthalate, PET), 폴리페닐렌설파이드(polyphenylenesulfide, PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide, PI), 폴리카보네이트(polycarbonate, PC) 또는 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate, CAP)와 같은 고분자 수지를 포함할 수 있다.
버퍼층(111)은 실리콘나이트라이드 또는 실리콘옥사이드와 같은 무기 절연물을 포함할 수 있으며, 단층 또는 다층일 수 있다.
기판(100)의 표시영역(DA)에는 제1박막트랜지스터(TFT1), 커패시터(Cst) 및 제1박막트랜지스터(TFT1)에 전기적으로 연결되는 유기발광다이오드(200)가 배치될 수 있다. 유기발광다이오드(200)가 제1박막트랜지스터(TFT1)에 전기적으로 연결된다는 것은, 제1전극(211)이 제1박막트랜지스터(TFT1)에 전기적으로 연결되는 것으로 이해될 수 있다. 제1박막트랜지스터(TFT1)는 도 3의 제1트랜지스터(T1)일 수 있다.
제1박막트랜지스터(TFT1)는 반도체층(132), 게이트전극(134), 소스전극(136S) 및 드레인전극(136D)을 포함할 수 있다. 반도체층(132)은 비정질실리콘, 다결정실리콘 또는 유기반도체물질을 포함할 수 있다. 게이트전극(134)은 인접층과의 밀착성, 적층되는 층의 표면 평탄성 그리고 가공성 등을 고려하여, 예컨대 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 중 하나 이상의 물질로 단층 또는 다층으로 형성될 수 있다.
반도체층(132)과 게이트전극(134)의 절연성을 확보하기 위해, 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등의 무기물을 포함하는 게이트절연층(112)이 반도체층(132)과 게이트전극(134) 사이에 개재될 수 있다. 게이트전극(134)과 소스전극(136S) 및 드레인전극(136D) 사이에는 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등의 무기물을 포함하는 제1층간절연층(113) 및 제2층간절연층(114)이 배치될 수 있다. 소스전극(136S) 및 드레인전극(136D)은 게이트절연층(112), 제1층간절연층(113) 및 제2층간절연층(114)에 형성되는 컨택홀을 통하여 반도체층(132)에 각각 전기적으로 연결될 수 있다.
소스전극(136S) 및 드레인전극(136D)은 도전성 등을 고려하여 예컨대 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 중 하나 이상의 물질로 단층 또는 다층으로 형성될 수 있다.
커패시터(Cst)는 제1층간절연층(113)을 사이에 두고 중첩하는 하부전극(CE1)과 상부전극(CE2)을 포함한다. 커패시터(Cst)는 제1박막트랜지스터(TFT1)와 중첩될 수 있다. 이와 관련하여, 도 11은 제1박막트랜지스터(TFT1)의 게이트전극(134)이 커패시터(Cst)의 하부전극(CE1)인 것을 도시하고 있다. 다른 실시예로서, 커패시터(Cst)는 제1박막트랜지스터(TFT1)와 중첩하지 않을 수 있다. 커패시터(Cst)는 제2 층간절연층(114)으로 커버될 수 있다.
제1박막트랜지스터(TFT1) 및 커패시터(Cst)를 포함하는 화소회로는 제1절연층(115) 및 제2절연층(116)으로 커버될 수 있다. 제1절연층(115) 및 제2절연층(116)은 평탄화 절연층으로 유기절연층일 수 있다. 제1절연층(115) 및 제2절연층(116)은 Polymethylmethacrylate(PMMA)나 Polystylene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등과 같은 유기 절연물을 포함할 수 있다. 일 실시예로, 제1절연층(115) 및 제2절연층(116)은 폴리이미드를 포함할 수 있다.
제1절연층(115)과 제2절연층(116)은 표시영역(DA)과 주변영역(PA)에 걸쳐 기판(100) 상에 배치되며, 주변영역(PA)에서 제1개구(OP1)를 가질 수 있다. 제1절연층(115)과 제2절연층(116)은 제1개구(OP1)를 중심으로 적어도 2개의 부분으로 물리적으로 분리될 수 있다. 이는 외부에서 침투한 불순물, 제1개구(OP1) 외측에 배치된 제1절연층(115)과 제2절연층(116) 등에서 발생한 가스 또는 수분 등이 제1절연층(115)과 제2절연층(116) 내부를 통해 표시영역(DA) 내부에까지 도달하는 것을 방지하기 위함이다.
제2절연층(116) 상부에 표시요소, 예컨대 유기발광다이오드(200)가 배치될 수 있다. 유기발광다이오드(200)는 화소전극인 제1전극(211), 중간층(231) 및 대향전극인 제2전극(251)을 포함할 수 있다.
유기발광다이오드(200)의 제1전극(211)은 제2절연층(116) 상에 배치되며 제1절연층(115) 상의 연결전극(181)을 통해 제1박막트랜지스터(TFT1)와 연결될 수 있다. 제1절연층(115) 상에는 데이터라인(DL), 전원라인(PL) 등의 입력신호라인(183)이 배치될 수 있다.
제1전극(211)은 인듐틴옥사이드(ITO; indium tin oxide), 인듐징크옥사이드(IZO; indium zinc oxide), 징크옥사이드(ZnO; zinc oxide), 인듐옥사이드(In2O3: indium oxide), 인듐갈륨옥사이드(IGO; indium gallium oxide) 또는 알루미늄징크옥사이드(AZO; aluminum zinc oxide)와 같은 도전성 산화물을 포함할 수 있다. 다른 실시예로, 제1전극(211)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr) 또는 이들의 화합물을 포함하는 반사막을 포함할 수 있다. 또 다른 실시예로, 제1전극(211)은 전술한 반사막의 위/아래에 ITO, IZO, ZnO 또는 In2O3로 형성된 막을 더 포함할 수 있다.
제2절연층(116) 상에는 표시영역(DA)과 주변영역(PA)에 걸쳐 제3절연층(117)이 배치될 수 있다. 제3절연층(117)은 표시영역(DA)에서 각 화소들에 대응하는 개구, 즉 적어도 제1전극(211)의 중앙부가 노출되도록 하는 제2개구(OP2)를 가짐으로써 화소를 정의하는 역할을 할 수 있다. 또한, 제3절연층(117)은 제1전극(211)의 가장자리와 제1전극(211) 상부의 제2전극(251) 사이의 거리를 증가시킴으로써 제1전극(211)의 가장자리에서 아크 등이 발생하는 것을 방지하는 역할을 할 수 있다. 제3절연층(117)은 예컨대 폴리이미드(PI; polyimide) 또는 HMDSO(hexamethyldisiloxane) 등과 같은 유기물로 형성될 수 있다.
제3절연층(117)은 제1주변영역(PA1)에서 제2도전층(160)을 노출하는 제3개구(OP3), 제3주변영역(PA3)에서 제1개구(OP1) 내에 배치된 제2도전층(160)을 노출하는 제4개구(OP4), 및 제2주변영역(PA2)에서 제2도전층(160)을 노출하는 제5개구(OP5)를 포함할 수 있다. 제4개구(OP4)는 제1개구(OP1)와 마찬가지로 외부에서 침투한 불순물, 예컨대 제1개구(OP1)의 외측에 배치된 제3절연층(117)에서 발생한 가스 또는 수분 등이 제3절연층(117) 내부를 통해 표시영역(DA) 내부에까지 도달하는 것을 방지하는 역할을 할 수 있다. 제2절연층(116)과 제3절연층(117)은 동일한 유기물로 형성될 수 있으며, 이에 제한되지 않는다. 제3절연층(117)에 포함된 제4개구(OP4)의 너비(W2)는 제1 및 제2절연층(115, 116)에 포함된 제1개구(OP1)의 너비(W1)보다 클 수 있으며, 따라서 제1개구(OP1)의 내부에는 제3절연층(117)이 배치되지 않을 수 있다.
중간층(231)은 발광층을 포함한다. 발광층은 소정의 색상의 빛을 방출하는 고분자 또는 저분자 유기물을 포함할 수 있다. 일 실시예로, 중간층(231)은 발광층의 아래에 배치된 제1기능층 및/또는 발광층의 위에 배치된 제2기능층을 포함할 수 있다. 제1기능층 및/또는 제2기능층은 복수의 제1전극(211)들에 걸쳐서 일체인 층을 포함할 수도 있고, 복수의 제1전극(211)들 각각에 대응하도록 패터닝된 층을 포함할 수도 있다.
제1기능층은 단층 또는 다층일 수 있다. 예컨대 제1기능층이 고분자 물질로 형성되는 경우, 제1기능층은 단층구조인 홀 수송층(HTL: Hole Transport Layer)으로서, 폴리에틸렌 디히드록시티오펜(PEDOT: poly-(3,4)-ethylene-dihydroxy thiophene)이나 폴리아닐린(PANI: polyaniline)으로 형성할 수 있다. 제1기능층이 저분자 물질로 형성되는 경우, 제1기능층은 홀 주입층(HIL: Hole Injection Layer)과 홀 수송층(HTL)을 포함할 수 있다.
제2기능층은 언제나 구비되는 것은 아니다. 예컨대, 제1기능층과 발광층을 고분자 물질로 형성하는 경우, 유기발광다이오드의 특성이 우수해지도록 하기 위해, 제2기능층을 형성하는 것이 바람직하다. 제2기능층은 단층 또는 다층일 수 있다. 제2기능층은 전자 수송층(ETL: Electron Transport Layer) 및/또는 전자 주입층(EIL: Electron Injection Layer)을 포함할 수 있다.
제2전극(251)은 중간층(231)을 사이에 두고 제1전극(211)과 마주보도록 배치된다. 제2전극(251)은 일함수가 낮은 도전성 물질로 이루어질 수 있다. 예컨대, 제2전극(251)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 합금 등을 포함하는 (반)투명층을 포함할 수 있다. 또는, 제2전극(251)은 전술한 물질을 포함하는 (반)투명층 상에 ITO, IZO, ZnO 또는 In2O3과 같은 층을 더 포함할 수 있다.
제2전극(251)은 표시영역(DA) 및 주변영역(PA)에 걸쳐 배치되며, 중간층(231)과 제3절연층(117)의 상부에 배치될 수 있다. 제2전극(251)은 표시영역(DA)에서 복수의 유기발광다이오드(200)들에 있어 일체(一體)로 형성되어 복수의 제1전극(211)들에 대향할 수 있다. 제2전극(251)은 주변영역(PA)에서 제3절연층(117)의 제3 및 제4개구(OP3 및 OP4)의 내부에 배치되어, 제2도전층(160)과 직접 컨택할 수 있다. 제2전극(251)은 제1개구(OP1)를 완전히 덮을 수 있다. 즉, 제2전극(251)은 제1개구(OP1)의 전 영역을 완전히 덮으며, 이를 통해 외부로부터 유입되거나 제3절연층(117) 등의 유기물에서 발생한 가스 또는 수분 등의 불순물이 표시영역(DA)으로 침투할 수 있는 경로를 차단할 수 있다. 제2전극(251)은 주변영역(PA)에서 제3절연층(117)의 제5개구(OP5)들 중 일부의 내부에 더 배치될 수 있다.
기판(100)의 주변영역(PA)에는 제2박막트랜지스터(TFT2)가 배치될 수 있다. 제2박막트랜지스터(TFT2)는 제1주변영역(PA1) 및/또는 제2주변영역(PA2)에 배치될 수 있다. 제2박막트랜지스터(TFT2)는 예컨대 표시영역(DA) 내에 인가되는 전기적 신호를 제어하기 위한 회로부(예를 들어, 스캔 드라이버)의 일부일 수 있다. 제2박막트랜지스터(TFT2)는 반도체층(142), 게이트전극(144), 소스전극(146S) 및 드레인전극(146D)을 포함할 수 있다. 제2박막트랜지스터(TFT2)는 제1박막트랜지스터(TFT1)와 동일한 공정으로 형성될 수 있으며, 따라서 제2박막트랜지스터(TFT2)에 대한 상세한 설명은 생략한다.
제2주변영역(PA2)에는 제2박막트랜지스터(TFT2)를 포함하는 회로부로 제어신호를 인가하는 제어신호라인(IW)이 배치될 수 있다. 제어신호라인(IW)은 클럭신호, 반전 클럭신호, 캐리신호 등을 인가하는 신호라인들을 포함할 수 있다. 도 11에서 제어신호라인(IW)이 제2층간절연층(114) 상부에 소스전극(146S) 및 드레인전극(146D)과 동일층에 배치되고 있으나, 이에 제한되지 않는다. 예컨대 제어신호라인(IW)은 반도체층(142) 또는 게이트전극(144)과 동일층에 배치되거나, 커패시터(Cst)의 상부전극(CE2)과 동일층에 배치될 수 있다.
제2박막트랜지스터(TFT2) 및 제어신호라인(IW)은 제1절연층(115) 및 제2절연층(116)으로 커버될 수 있다. 제1절연층(115)은 제1개구(OP1)를 중심으로 제1영역(115a) 및 제2영역(115b)을 포함할 수 있다. 제2절연층(116)은 제1개구(OP1)를 중심으로 분리된 제1영역(116a) 및 제2영역(116b)을 포함할 수 있다.
제1절연층(115)과 제2절연층(116) 사이의 층에 제1도전층(150)이 배치될 수 있다. 제1도전층(150)은 연결전극(181) 및 입력신호라인(183)과 동일층에 배치될 수 있다. 제1도전층(150)은 제1개구(OP1)를 중심으로 제1주변영역(PA1)과 제2주변영역(PA2)에 물리적으로 분리되어 배치될 수 있다. 제1도전층(150)은 제1개구(OP1)의 주변에 배치된 복수의 제1홀(150H1)들 및 제2홀(150H2)들을 포함할 수 있다. 제1도전층(150)은 제1주변영역(PA1)에서 복수의 제1홀(150H1)들을 구비하고, 제2주변영역(PA2)에서 복수의 제2홀(150H2)들을 구비할 수 있다.
제2절연층(116)의 상부에는 제2도전층(160)이 배치될 수 있다. 제2도전층(160)은 유기발광다이오드(200)의 제1전극(211)과 동일층에 배치될 수 있다. 제2도전층(160)은 제1전극(211)과 동일물질로 형성되며, 제1개구(OP1)를 완전히 덮을 수 있다. 제2도전층(160)은 제1개구(OP1)의 주변에 배치된 복수의 제3홀(160H1)들 및 제4홀(160H2)들을 포함할 수 있다. 제2도전층(160)은 제1주변영역(PA1)에서 복수의 제3홀(160H1)들을 구비하고, 제2주변영역(PA2)에서 복수의 제4홀(160H2)들을 구비할 수 있다.
제1주변영역(PA1)에서, 제1도전층(150)의 제1홀(150H1)들과 제2도전층(160)의 제3홀(160H1)들은 z방향(수직방향)으로 중첩할 수 있다. 제1홀(150H1)들과 제3홀(160H1)들은 제1도전층(150) 및 제2도전층(160)의 하부에 배치되며 유기물로 구성된 제1절연층(115) 및 제2절연층(116)으로부터 발생하는 가스를 외부로 방출시키는 통로로서 기능할 수 있으며, 이를 통해 제1절연층(115) 및 제2절연층(116)으로부터 발생한 가스가 표시영역(DA)으로 침투하여 표시장치(1)에서 구현되는 화상의 품질이 저하되는 문제를 방지 또는 감소시킬 수 있다.
제2주변영역(PA2)에서, 제1도전층(150)의 제2홀(150H2)들과 제2도전층(160)의 제4홀(160H2)들은 z방향(수직방향)으로 중첩하지 않으며, x방향 및 y방향(평면상)으로 서로 엇갈리게 배치될 수 있다. 즉, 제2주변영역(PA2)에서, 제2도전층의 제4홀(160H2)들은 제1도전층(150)의 제2홀(150H2)들의 주변 영역과 중첩하고, 제2도전층의 제4홀(160H2)들의 주변 영역이 제1도전층(150)의 제2홀(150H2)들과 중첩할 수 있다. 이에 따라 제1도전층(150) 또는 제2도전층(160)이 표시패널(10) 상부의 도전층과 제어신호라인(IW) 사이의 층에 배치되며 제어신호라인(IW)을 커버할 수 있어, 표시패널(10) 상부의 도전층과 제어신호라인(IW) 간의 신호 간섭이 차단될 수 있다. 표시패널(10) 상부의 도전층은 입력감지층(40)의 제1 및/또는 제2감지신호라인(450A, 450B)일 수 있다.
제1도전층(150)과 제2도전층(160)은, 도 8에 도시된 바와 같이, 제1컨택부(CNT1) 및 제2컨택부(CNT2)에서 컨택하며 전기적으로 연결될 수 있다. 제1도전층(150)의 가장자리는 제2도전층(160)의 가장자리와 제3컨택부(CNT3)에서 컨택할 수 있다. 제1도전층(150)과 제2도전층(160)은 제2층간절연층(114) 상의 메인 전원라인(PL')과 제3컨택부(CNT3)에서 컨택할 수 있다. 메인 전원라인(PL')은 앞서 설명한 바와 같이 각 화소(P)에 제2전원전압(ELVSS)을 제공하기 위해 주변영역(PA)에 배치된 라인일 수 있다. 즉, 제1도전층(150)과 제2도전층(160)은 제2전극(251)에 전원을 공급하는 메인 전원라인(PL')과 제2전극(251)을 연결하는 연결라인일 수 있다.
제2도전층(160) 상부에 제3절연층(117)이 배치될 수 있다. 제2도전층(160)은 제3절연층(117)의 제3개구(OP3), 제4개구(OP4), 및 제5개구(OP5)에 의해 적어도 일부가 노출될 수 있다. 제2도전층(160)은 제3절연층(117)의 제3개구(OP3) 및 제4개구(OP4)에서 제2전극(251)과 컨택할 수 있다. 제2도전층(160)은 제5개구(OP5)들 중 제1개구(OP1) 주변의 제5개구(OP5)에서 제2전극(251)과 컨택할 수 있다.
제2전극(251) 상부에는 봉지층(300)이 배치되어, 표시장치(1)는 외부의 이물이나 수분(moisture) 등으로부터 보호될 수 있다. 봉지층(300)은 적어도 하나의 유기봉지층 및 적어도 하나의 무기봉지층을 포함할 수 있다. 도 13 및 도 14는 봉지층(300)이 제1 및 제2무기봉지층(310, 330) 및 이들 사이에 개재된 유기봉지층(320)을 포함하는 것을 도시한다. 다른 실시예에서 유기봉지층의 개수와 무기봉지층의 개수 및 적층 순서는 변경될 수 있다.
제1 및 제2무기봉지층(310, 330)은 알루미늄옥사이드, 티타늄옥사이드, 탄탈륨옥사이드, 하프늄옥사이드, 징크옥사이드, 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드 하나 이상의 무기 절연물을 포함할 수 있으며, 화학기상증착법(CVD) 등에 의해 형성될 수 있다. 유기봉지층(320)은 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트, 폴리카보네이트, 폴리이미드, 폴리에틸렌설포네이트, 폴리옥시메틸렌, 폴리아릴레이트, 헥사메틸디실록산, 아크릴계 수지(예를 들면, 폴리메틸메타크릴레이트, 폴리아크릴산 등) 또는 이의 임의의 조합을 포함할 수 있다.
봉지층(300) 상에는 입력감지층(40)이 배치된다. 도 13 및 도 14는 봉지층(300) 상에 배치된 감지전극(TSE)(제1감지전극(410) 또는 제2감지전극(420)) 및 감지신호라인(제1감지신호라인(450A) 또는 제2감지신호라인(450B))을 개시한다. 감지전극(TSE)은 표시영역(DA)에 배치되고, 제1감지신호라인(450A) 및 제2감지신호라인(450B)은 주변영역(PA)에 배치될 수 있다. 제1감지신호라인(450A) 및 제2감지신호라인(450B)은 제2주변영역(PA2)에서 제어신호라인(IW)과 적어도 일부 중첩할 수 있다. 제1도전층(150) 및 제2도전층(160)의 홀패턴의 엇갈린 배치에 의해 제2주변영역(PA2)에서 제1감지신호라인(450A) 및 제2감지신호라인(450B)과 제어신호라인(IW) 간의 커플링이 차단될 수 있다.
도 13 및 도 14의 실시예는 입력감지층(40)의 베이스층(BL)이 봉지층(300)의 최상층에 배치된 제2무기봉지층(330)인 예를 도시하고 있으나, 이는 예시적인 것이다. 도 15에 도시된 바와 같이 입력감지층(40)의 베이스층(BL)은 봉지층(300) 상부에 배치된 절연기판 또는 절연필름일 수 있다.
종래의 표시장치의 경우, 외부로부터 유입되거나 표시장치에 포함된 유기물 등에서 발생한 가스 또는 수분 등의 불순물이 표시소자에 침투되어 제조공정 또는 사용 중 화상의 품질이 열화되는 문제가 있었다. 본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하여 구현되는 화상의 품질이 열화되는 문제를 방지 또는 감소시킬 수 있는 구조의 표시장치를 제공할 수 있다.
이와 같이 본 발명은 도면에 도시된 일 실시예를 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.

Claims (20)

  1. 표시영역 및 상기 표시영역을 둘러싸는 주변영역을 포함하는 기판;
    상기 기판 상의 상기 표시영역과 상기 주변영역에 차례로 배치된 제1절연층과 제2절연층을 포함하고, 상기 주변영역에서 상기 제1절연층과 상기 제2절연층을 관통하는 제1개구를 구비한 절연층;
    상기 표시영역과 상기 제1개구 사이의 제1주변영역에 배열된 복수의 제1홀들 및 상기 제1개구와 상기 기판의 가장자리 사이의 제2주변영역에 배열된 복수의 제2홀들을 구비한 제1도전층; 및
    상기 제1 도전층 상에 배치되고, 상기 제1주변영역에 배열된 복수의 제3홀들 및 상기 제2주변영역에 배열된 복수의 제4홀들을 구비한 제2도전층;을 포함하고,
    상기 제1도전층의 제1홀들과 상기 제2도전층의 제3홀들이 적어도 일부 중첩하고, 상기 제1도전층의 제2홀들과 상기 제2도전층의 제4홀들이 중첩하지 않는, 표시장치.
  2. 제1항에 있어서,
    상기 제1도전층은 상기 제1절연층 상에 배치되고,
    상기 제2도전층은 상기 제2절연층 상에 배치된, 표시장치.
  3. 제1항에 있어서,
    상기 제2도전층은 상기 제1개구를 덮는, 표시장치.
  4. 제1항에 있어서,
    상기 절연층 상의 상기 표시영역에 배치된 제1전극;
    상기 제1전극 상의 발광층; 및
    상기 제1전극에 대향하는 제2전극;을 포함하는, 표시장치.
  5. 제4항에 있어서,
    상기 절연층 상에 배치되고, 상기 제1전극의 일부를 노출하는 제2개구, 상기 제2도전층의 일부를 노출하는 제3개구를 포함하는 제3절연층;을 더 포함하는, 표시장치.
  6. 제5항에 있어서,
    상기 제2전극이 상기 제3개구에서 상기 제2도전층과 컨택하는, 표시장치.
  7. 제5항에 있어서,
    상기 제3절연층은 상기 제1개구가 내부에 위치하는 제4개구를 더 포함하는, 표시장치.
  8. 제4항에 있어서,
    상기 제2도전층은 상기 제1전극과 동일층에 배치된, 표시장치.
  9. 제4항에 있어서,
    상기 제2전극이 상기 제2주변영역의 일부를 덮는, 표시장치.
  10. 제1항에 있어서,
    상기 제1도전층과 상기 제2도전층이 컨택하는 컨택부;를 더 포함하는 표시장치.
  11. 제1항에 있어서,
    상기 제2주변영역에서 상기 기판과 상기 제1도전층 사이의 제1신호라인; 및
    상기 제2주변영역에서 상기 제2도전층 상의 제2신호라인;을 더 포함하는 표시장치.
  12. 제11항에 있어서,
    상기 제1신호라인과 상기 제2신호라인은 가변하는 전압이 공급되는 신호라인인, 표시장치.
  13. 제11항에 있어서,
    상기 제2신호라인과 상기 제2도전층 사이의 봉지층;을 더 포함하는 표시장치.
  14. 제11항에 있어서,
    상기 제2주변영역에 상기 제1신호라인과 동일층에 배치되고, 상기 제1도전층의 가장자리와 컨택하는 전원라인;을 더 포함하는, 표시장치.
  15. 제1항에 있어서,
    상기 제1주변영역에 배치되고, 상기 제1도전층의 하부 층에 배치된 구동회로;를 더 포함하는 표시장치.
  16. 표시영역 및 상기 표시영역을 둘러싸는 주변영역을 포함하는 기판;
    상기 기판 상에 배치된 제1절연층;
    상기 제1절연층 상에 배치되고, 제1홀패턴을 갖는 제1도전층;
    상기 제1도전층 상에 배치된 제2절연층; 및
    상기 제2절연층 상에 배치되고, 제2홀패턴을 갖는 제2도전층;을 포함하고,
    상기 표시영역과 상기 주변영역에 위치한 상기 제1절연층과 상기 제2절연층을 관통하는 제1개구 사이에서, 상기 제1도전층의 상기 제1홀패턴과 상기 제2도전층의 상기 제2홀패턴이 일치하고,
    상기 제1개구와 상기 기판의 가장자리 사이에서, 상기 제1도전층의 상기 제1홀패턴과 상기 제2도전층의 상기 제2홀패턴이 서로 엇갈리는, 표시장치.
  17. 제16항에 있어서,
    상기 표시영역에, 상기 제2절연층 상에 배치된 제1전극;
    상기 제2절연층 상에 배치되고, 상기 제1전극의 일부를 노출하는 제2개구, 상기 제2도전층의 일부를 노출하는 제3개구를 포함하는 제3절연층;
    상기 제2개구 상의 발광층; 및
    상기 제1전극에 대향하는 제2전극;을 포함하는, 표시장치.
  18. 제17항에 있어서,
    상기 제2전극이 상기 제3개구에서 상기 제2도전층과 컨택하는, 표시장치.
  19. 제17항에 있어서,
    상기 제2도전층은 상기 제1전극과 동일층에 배치된, 표시장치.
  20. 제17항에 있어서,
    상기 제1도전층과 상기 제2도전층이 컨택하는 컨택부;를 더 포함하는 표시장치.
KR1020190018817A 2019-02-18 2019-02-18 표시장치 KR20200100915A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020190018817A KR20200100915A (ko) 2019-02-18 2019-02-18 표시장치
US16/583,847 US11088233B2 (en) 2019-02-18 2019-09-26 Display device
CN202010083912.5A CN111584545A (zh) 2019-02-18 2020-02-10 显示装置
EP20157015.7A EP3696860B1 (en) 2019-02-18 2020-02-12 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190018817A KR20200100915A (ko) 2019-02-18 2019-02-18 표시장치

Publications (1)

Publication Number Publication Date
KR20200100915A true KR20200100915A (ko) 2020-08-27

Family

ID=69581954

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190018817A KR20200100915A (ko) 2019-02-18 2019-02-18 표시장치

Country Status (4)

Country Link
US (1) US11088233B2 (ko)
EP (1) EP3696860B1 (ko)
KR (1) KR20200100915A (ko)
CN (1) CN111584545A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7116538B2 (ja) * 2017-11-20 2022-08-10 株式会社ジャパンディスプレイ 表示装置及びその製造方法
KR20200118920A (ko) 2019-04-08 2020-10-19 삼성디스플레이 주식회사 전자 패널 및 이를 포함하는 전자 장치
CN113411939B (zh) * 2021-06-09 2022-12-06 武汉华星光电技术有限公司 一种显示模组

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8115206B2 (en) * 2005-07-22 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101811027B1 (ko) 2011-07-07 2017-12-21 삼성디스플레이 주식회사 유기 발광 디스플레이 장치
WO2017010342A1 (ja) * 2015-07-10 2017-01-19 シャープ株式会社 酸化物半導体膜のエッチング方法および半導体装置の製造方法
KR102591636B1 (ko) 2016-03-24 2023-10-20 삼성디스플레이 주식회사 유기발광 디스플레이 장치
KR102642368B1 (ko) 2016-07-29 2024-02-28 엘지디스플레이 주식회사 유기 발광 표시 장치
US10439165B2 (en) 2016-07-29 2019-10-08 Lg Display Co., Ltd. Organic light emitting diode display
KR102638314B1 (ko) 2016-08-31 2024-02-19 엘지디스플레이 주식회사 유기발광 표시장치
US9991462B2 (en) 2016-08-31 2018-06-05 Lg Display Co., Ltd. Organic light emitting display device
KR20180047536A (ko) 2016-10-31 2018-05-10 엘지디스플레이 주식회사 유기발광 표시장치
KR20180060311A (ko) 2016-11-28 2018-06-07 엘지디스플레이 주식회사 유기 발광 표시 장치
KR102354977B1 (ko) 2017-07-03 2022-01-25 삼성디스플레이 주식회사 디스플레이 장치
KR102552266B1 (ko) * 2018-01-31 2023-07-07 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
US11088233B2 (en) 2021-08-10
EP3696860A1 (en) 2020-08-19
CN111584545A (zh) 2020-08-25
US20200266255A1 (en) 2020-08-20
EP3696860B1 (en) 2023-09-27

Similar Documents

Publication Publication Date Title
US11974456B2 (en) Display panel
US11960671B2 (en) Display device
US20230371302A1 (en) Display panel
US11239302B2 (en) Display panel including a non-display area within a display area
US11335867B2 (en) Display panel including a groove between an opening and a display area
US11411199B2 (en) Display panel including multiple areas with a separator disposed therebetween
US11943974B2 (en) Display panel
US20210408142A1 (en) Display device
US11296167B2 (en) Display device
US11201201B2 (en) Display panel and display device including the same
KR20200100238A (ko) 표시 패널
US11038003B2 (en) Foldable display apparatus
EP3696860B1 (en) Display device
US11793051B2 (en) Display apparatus
US20230046181A1 (en) Display apparatus
US11257893B2 (en) Display panel having opening area and method of manufacturing the same
US20240090273A1 (en) Display apparatus and method of manufacturing the same