KR102056466B1 - 유기 발광 표시장치 및 그 제조방법 - Google Patents

유기 발광 표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR102056466B1
KR102056466B1 KR1020130064034A KR20130064034A KR102056466B1 KR 102056466 B1 KR102056466 B1 KR 102056466B1 KR 1020130064034 A KR1020130064034 A KR 1020130064034A KR 20130064034 A KR20130064034 A KR 20130064034A KR 102056466 B1 KR102056466 B1 KR 102056466B1
Authority
KR
South Korea
Prior art keywords
electrode
transistor
layer
forming
light emitting
Prior art date
Application number
KR1020130064034A
Other languages
English (en)
Other versions
KR20140142519A (ko
Inventor
김정환
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020130064034A priority Critical patent/KR102056466B1/ko
Priority to US14/060,106 priority patent/US9178005B2/en
Publication of KR20140142519A publication Critical patent/KR20140142519A/ko
Application granted granted Critical
Publication of KR102056466B1 publication Critical patent/KR102056466B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

유기 발광 표시장치는 베이스기판, 제1 트랜지스터, 제1 관통부 및 제2 관통부를 포함하는 절연층, 제1 전극, 유기층, 제2 전극 및 제3 관통부를 포함하는 화소 정의막 등을 포함할 수 있다. 상기 제2 전극은 제3 관통부 및 제2 관통부를 통해 제1 트랜지스터와 연결될 수 있고, 다른 구동 소자들과도 연결 될 수 있으며, 스위치 소자와도 직접 연결될 수 있다. 따라서, 상기 제1 전극, 유기층 및 제2 전극으로 구성된 유기 발광 다이오드는 화소 회로(pixel circuit)상에서 여러 소자들 사이에 배치될 수 있으며, 소자의 자유로운 배치가 가능하다. 이러한 특성은 화소 회로(pixel circuit)를 효율적으로 설계할 수 있게 하며, 유기 발광 표시장치 화소(pixel)의 집적도를 높여 해상도를 향상 시킬 수 있다.

Description

유기 발광 표시장치 및 그 제조방법 {ORGANIC LIGHT EMMITING DISPLAY APPRATUS AND METHOD OF MANUFACTURING THE SAME}
본 발명은 유기 발광 표시장치 및 그 제조방법에 관한 것이다. 보다 상세하게는 유기 발광 다이오드의 자유로운 배치가 가능한 유기 발광 표시장치 및 그 제조방법에 관한 것이다.
유기 발광 표시(Organic Light Emitting Display)장치는 스스로 광을 생성하는 유기 발광 다이오드(Organic Light Emitting Diode)를 이용하여 영상을 표시하는 평면표시장치이다. 유기발광 표시장치는 백라이트를 필요로 하지 않기 때문에, 크기, 두께, 무게, 소비전력이 낮다. 또한, 색재현성이 우수하고 반응속도문제가 발생하지 않기 때문에 화질이 우수하다.
유기 발광 표시장치는 크게 액티브 매트릭스 타입과 패시브 매트릭스 타입으로 구분되며, 일반 적으로 유기 발광 표시장치는 유기 발광 다이오드와 이를 제어하는 스위치 소자 및 구동 전원을 공급하는 구동 소자들로 이루어진다. 상기 유기 발광 다이오드의 음극(cathode)부위는 항상 기준 전압부, 예를 들어, 접지와 연결되는 구조를 가질 수밖에 없는데, 이는 유기 발광 표시장치의 구조적 특징 때문이다. 따라서 상기 유기 발광 다이오드는 항상 화소 회로(pixel circuit)의 끝단에 배치되게 된다. 이러한 소자 배치의 한계로 인해 공간적인 낭비가 발생되고 결과적으로 고해상도의 표시장치를 제조하는데 제한이 있다.
본 발명의 일 목적은 유기 발광 다이오드의 배치를 자유롭게 변경할 수 있도록 유기 발광 표시장치의 구조를 변경해 고해상도의 품질을 갖는 유기 발광 표시장치를 제공하는 것이다.
그러나 본 발명이 해결하고자 하는 과제는 상술한 과제들에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
상술한 본 발명의 목적들을 달성하기 위하여, 본 발명의 예시적인 실시예들에 따른 유기 발광 표시장치는 베이스 기판, 제1 트랜지스터, 구동 전압 공급부, 절연층, 제3 관통부를 포함하는 화소 정의막, 유기층 및 제2 전극을 포함한다. 상기 절연층은 제1 관통부와 제2 관통부를 포함하고, 상기 제1 전극은 상기 제1 관통부를 통해 구동 전압 공급부와 연결된다. 상기 화소 정의막은 제3 관통부를 포함하며, 상기 제3 관통부는 상기 절연층내에 배치되는 제2 관통부와 연결된다. 상기 제2 전극은 상기 제3 관통부 및 제2 관통부를 통해 제1 트랜지스터와 전기적으로 연결된다.
상기 예시적인 실시예들에 있어서, 상기 유기 발광 표시장치는 상기 베이스 기판 상에 배치되고, 상기 제1 관통부를 통해 상기 제1 전극과 전기적으로 연결되며, 상기 구동 전압 공급부와 전기적으로 연결되는 구동 소자를 더 포함할 수 있다.
상기 예시적인 실시예들에 있어서, 상기 구동 소자는 수동 소자를 포함할 수 있다.
상기 예시적인 실시예들에 있어서, 상기 구동 소자는 능동 소자를 포함할 수 있다.
상기 예시적인 실시예들에 있어서, 상기 구동 소자는 제2 소스 전극, 제2 게이트 전극, 및 상기 제2 게이트 전극과 전기적으로 연결된 제2 드레인 전극을 포함하는 제2 트랜지스터를 포함 할 수 있다.
상기 예시적인 실시예들에 있어서, 상기 제1 트랜지스터 및 제2 트랜지스터는 모두 N형 트랜지스터일 수 있다.
상기 예시적인 실시예들에 있어서, 상기 제1 트랜지스터 및 제2 트랜지스터는 모두 P형 트랜지스터일 수 있다.
상기 예시적인 실시예들에 있어서, 상기 제1 트랜지스터는 N형 트랜지스터이고, 상기 제2 트랜지스터는 P형 트랜지스터일 수 있다.
상기 예시적인 실시예들에 있어서, 상기 제1 트랜지스터는 P형 트랜지스터이고, 상기 제2 트랜지스터는 N형 트랜지스터일 수 있다.
상기 예시적인 실시예들에 따른 유기 발광 표시장치는 상기 화소 정의막에 배치된 제3 관통부와 상기 절연층에 배치된 제2 관통부를 통해 제2 전극이 다른 소자들과 전기적으로 연결될 수 있는 구조를 갖는다. 이러한 구조적 특징으로 인해 상기 유기 발광 표시장치의 유기 발광 다이오드를 회로상에서 자유롭게 배치할 수 있으며, 화소 회로(pixel circuit) 설계가 용이하다. 따라서 조밀한 회로 설계로 고해상도를 갖는 유기 발광 표시장치가 제공된다.
상술한 본 발명의 일 목적을 달성하기 위하여, 본 발명의 예시적인 실시예들에 따른 유기 발광 표시장치의 제조 방법은, 베이스 기판상에 제1 트랜지스터 및 구동 전압 공급부를 형성하는 단계, 상기 제1 트랜지스터 및 구동 전압 공급부 상에 절연층을 형성하는 단계, 상기 절연층에 제1 관통부를 형성하는 단계, 상기 제1 관통부를 통과해 구동 전압 공급부와 전기적으로 연결되는 제1 전극을 상기 절연층 상에 형성하는 단계, 상기 제1 전극 상에 개구부를 갖는 화소 정의막을 형성하는 단계, 상기 화소 정의막에 제3 관통부를 형성하는 단계, 상기 절연층에 제3 관통부와 연결되는 제2 관통부를 형성하는 단계, 상기 화소 정의막의 개구부 안에 유기층을 형성하는 단계 및 상기 제3 관통부 및 제2 관통부를 통과해 상기 제1 트랜지스터와 전기적으로 연결되는 제2 전극을 형성하는 단계를 포함한다.
상기 예시적인 실시예들에 있어서, 상기 유기 발광 표시장치의 제조방법은 상기 베이스 기판 상에 상기 구동 전압 공급부와 전기적으로 연결되는 구동 소자를 형성하는 단계를 더 포함 할 수 있고, 상기 제1 전극은 상기 제1 관통부를 통해 상기 구동 소자와 전기적으로 연결되도록 형성할 수 있다.
상기 예시적인 실시예들에 있어서, 상기 구동 소자를 형성하는 단계는 상기 제1 트랜지스터를 형성하는 단계와 동시에 수행될 수 있다.
상기 예시적인 실시예들에 있어서, 상기 구동 소자를 형성하는 단계는 상기 베이스 기판상에 제2 트랜지스터를 형성하는 단계를 포함할 수 있다.
상기 예시적인 실시예들에 있어서, 상기 제1 트랜지스터 및 제2 트랜지스터를 형성하는 단계는 베이스기판 상에 버퍼층을 형성하는 단계, 상기 버퍼층 상에 제1 반도체층 및 제2 반도체층을 형성하는 단계, 상기 제1 반도체층 및 제2 반도체층 상에 게이트 절연막을 형성하는 단계, 상기 게이트 절연막 상에 제1 게이트 전극 및 제2 게이트 전극을 형성하는 단계, 상기 제1 게이트 전극, 제2 게이트 전극 및 반도체 층을 덮도록 층간 절연막을 형성하는 단계, 상기 층간 절연막 및 게이트 절연막을 통과하여 상기 제1 반도체층과 전기적으로 연결되는 제1소스 전극 및 제1 드레인 전극을 형성하는 단계, 상기 층간 절연막 및 게이트 절연막을 통과하여 상기 제2 반도체층 및 제2 게이트 전극과 전기적으로 연결되는 제2 드레인 전극을 형성하는 단계, 및 상기 층간 절연막 및 게이트 절연막을 통과하여 상기 제2 반도체층과 전기적으로 연결되는 제2 소스 전극을 형성하는 단계를 포함할 수 있다.
상기 예시적인 실시예들에 있어서, 상기 제1 트랜지스터 및 제2 트랜지스터를 형성하는 단계는 베이스 기판상에 제1 게이트 전극, 제2 게이트 전극 및 상기 제2 게이트전극과 전기적으로 연결되는 보조전극을 형성하는 단계, 상기 제1 게이트 전극, 제2 게이트 전극 및 보조전극 상에 게이트 절연막을 형성하는 단계, 상기 게이트 절연막 상에 제1 반도체층 및 제2 반도체층을 형성하는 단계, 상기 제1 반도체층 및 제2 반도체층의 일부와 각각 전기적으로 연결되는 제1 소스 전극, 제1 드레인 전극 및 제2 소스 전극을 형성하는 단계, 및 상기 제2 반도체층의 일부와 전기적으로 연결되고, 상기 게이트 절연막을 통과하여 상기 보조전극과 전기적으로 연결되는 제2 드레인 전극을 형성하는 단계를 포함할 수 있다.
상기 예시적인 실시예들에 따른 유기 발광 표시장치의 제조방법을 통해 유기 발광 다이오드의 배치를 자유롭게 변경할 수 있는 유기 발광 표시장치를 얻을 수 있고, 이로 인해 고해상도의 유기 발광 표시장치가 제조 될 수 있다.
본 발명의 예시적인 실시예들에 따른 유기 발광 표시장치는 화소 정의막이 갖는 제3 관통부 및 절연층이 갖는 제2 관통부를 통해 트랜지스터와 직접 연결 가능한 제2 전극을 포함한다. 따라서 유기 발광 다이오드는 회로 중간에 배치될 수 있고, 유기 발광 다이오드를 자유롭게 배치할 수 있어 유기 발광 표시장치의 회로 설계가 용이하다.
다만, 본 발명의 효과는 이에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 예시적인 실시예들에 따른 유기 발광 표시장치의 단면도 이다.
도 2는 상기 도 1에 도시된 예시적인 실시예들에 따른 유기 발광 표시장치의 회로도 이다.
도 3은 본 발명의 다른 예시적인 실시예들에 따른 유기 발광 표시장치의 회로도 이다.
도 4는 본 발명의 또 다른 예시적인 실시예들에 따른 유기 발광 표시장치의 단면도이다.
도 5는 상기 도 4에 도시된 예시적인 실시예들에 따른 유기 발광 표시장치의 회로도 이다.
도 6은 본 발명의 또 다른 예시적인 실시예들에 따른 유기 발광 표시장치의 단면도 이다.
도 7은 상기 도 6에 도시된 예시적인 실시예들에 따른 유기 발광 표시장치의 회로도 이다.
도 8a 내지 도 8h는 상기 도 4에 도시된 예시적인 실시예들에 따른 유기 발광 표시장치의 제조방법을 설명하기 위한 단면도들 이다.
도 9는 본 발명의 또 다른 예시적인 실시예들에 따른 유기 발광 표시장치의 단면도 이다.
도 10a 내지 도 10g는 상기 도 9에 도시된 예시적인 실시예들에 따른 유기 발광 표시장치의 제조방법을 설명하기 위한 단면도들 이다.
이하, 본 발명의 예시적인 실시예들에 따른 유기 발광 표시장치 및 그 제조 방법에 대하여 첨부된 도면들을 참조하여 상세하게 설명하지만, 본 발명이 하기 실시예들에 의해 제한되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명을 다양한 다른 형태로 구현할 수 있을 것이다.
본 명세서에 있어서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예들을 설명하기 위한 목적으로 예시된 것이며, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본 명세서에 설명된 실시예들에 한정되는 것으로 해석되지 않으며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 어떤 구성 요소가 다른 구성 요소에 "연결되어" 있다거나 "접촉되어"있다고 기재된 경우, 다른 구성 요소에 직접적으로 연결되어 있거나 또는 접촉되어 있을 수도 있지만, 중간에 또 다른 구성 요소가 존재할 수도 있다고 이해되어야 할 것이다. 또한, 어떤 구성 요소가 다른 구성 요소에 "직접 연결되어" 있다거나 "직접 접촉되어"있다고 기재된 경우에는, 중간에 또 다른 구성 요소가 존재하지 않는 것으로 이해될 수 있다. 구성 요소들 간의 관계를 설명하는 다른 표현들, 예를 들면, "~사이에"와 "직접 ~사이에" 또는 "~에 인접하는"과 "~에 직접 인접하는" 등도 마찬가지로 해석될 수 있다.
본 명세서에서 사용되는 용어는 단지 예시적인 실시예들을 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도는 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다", "구비하다" 또는 "가지다" 등의 용어는 실시된 특징, 숫자, 단계, 동작, 구성 요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지는 않는다.
제1, 제2 및 제3 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 이러한 구성 요소들은 상기 용어들에 의해 한정되는 것은 아니다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로 사용된다. 예를 들면, 본 발명의 권리 범위로부터 벗어나지 않고, 제1 구성 요소가 제2 또는 제3 구성 요소 등으로 명명될 수 있으며, 유사하게 제2 또는 제3 구성 요소도 교호적으로 명명될 수 있다.
각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.
도 1은 본 발명의 예시적인 일 실시예에 따른 유기 발광 표시장치의 단면도이며, 도 2는 상기 예시적인 실시예에 따른 유기 발광 표시장치의 회로도이다.
도 1 및 도 2를 참조하면, 유기 발광 표시장치는 베이스 기판(100), 제1 트랜지스터(120), 구동 전압 공급부(152), 제1 관통부(162) 및 제2 관통부(181)를 포함하는 절연층(160), 제1 전극(170), 제3 관통부(182)를 포함하는 화소 정의막(180), 발광층을 포함하는 유기층(172), 제2 전극(190), 및 보호막(200)을 포함한다. 이하 각 구성요소들의 구성에 대해 설명한다.
상기 베이스 기판(100)은 상기 제1 트랜지스터(120), 구동 전압 공급부(152), 및 유기층(172)등을 지지한다. 상기 베이스 기판은 유리(Glass)나 폴리 실리콘(Poly silicon)을 포함하는 무기질 기판일 수 있고, 폴리 에틸렌 테라프탈레이트(Polyethylen terephthalate: PET), 폴리에틸렌 나프탈레이트(Polyethylen naphthalate: PEN), 폴리이미드(Polyimide) 등을 포함하는 플라스틱 기판일 수도 있으며, 연성을 갖는 금속(Metal)이나 다른 고분자를 첨가하여 유연한(Flexible) 표시장치의 기판으로 사용될 수 있다.
상기 제1 트랜지스터(120)는 상기 베이스 기판(100) 상에 배치되고, 제1 게이트 전극(115), 제1 소스 전극(116), 제1 드레인 전극(117), 게이트 절연막(114) 및 제1 반도체층(111, 112, 113)등을 포함한다. 상기 제1 트랜지스터(120)는 도 1에 도시된 바와 같이, 상기 제2 전극(190)과 전기적으로 연결되어 상기 유기층(172)이 발광하도록 제어하는 스위치 역할을 하며, N형 트랜지스터로 구성되거나, P형 트랜지스터로 구성될 수 있다.
본 예시적인 실시예에서, 상기 제1 트랜지스터(120)는 상기 베이스 기판(100) 상에 배치된 버퍼층(110) 상에 배치될 수 있다. 상기 버퍼층(110)은 상기 베이스 기판(100)으로부터 불순물들이 확산되는 현상을 방지할 수 있으며, 상기 베이스 기판(100)의 평탄도를 향상시킬 수도 있다. 또한, 상기 버퍼층(110)은 상기 베이스 기판(100)에 상기 제1 트랜지스터(120)를 형성하는 과정에서 발생되는 스트레스(stress)를 감소시키는 역할을 수행할 수도 있다. 상기 버퍼층(110)은 산화물, 질화물, 산질화물 등을 포함할 수 있다. 예를 들면, 상기 버퍼층(110)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx) 및/또는 실리콘 산질화물(SiOxNy)을 포함하는 단층 구조 또는 다층 구조를 가질 수 있다. 다른 예시적인 실시예에서, 상기 제1 트랜지스터(120)는 상기 버퍼층(110) 없이 상기 베이스 기판(100)상에 직접 접촉하여 배치될 수 있다.
상기 제1 반도체층(111, 112, 113)은 상기 버퍼층(110)상에 배치되며, 제1 소스(111), 제1 채널(113), 제1 드레인(112)을 포함한다. 상기 제1 반도체층(111, 112, 113)은 폴리실리콘(polysilicon), 불순물을 포함하는 폴리실리콘, 아몰퍼스 실리콘(amorphous silicon), 불순물을 포함하는 아몰퍼스 실리콘, 산화물 반도체, 불순물이 포함된 산화물 반도체 등으로 이루어질 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 상기 제1 소스(111)와 제1 드레인(112)는 상기 제1 트랜지스터(120)의 종류에 따라 불순물이 도핑된 불순물 영역을 포함한다. 상기 제1 트랜지스터(120)가 N형 트랜지스터인 경우 상기 제1 소스(111)와 제1 드레인(112)은 안티몬(Sb), 비소(As) 및 인(P) 등의 5족 원소를 도핑한 불순물 영역을 포함할 수 있으며, 상기 제1 트랜지스터(120)가 P형 트랜지스터인 경우 제1 소스(111)와 제1 드레인(112)은 붕소(B), 갈륨(Ga) 및 인듐(In)등의 3족 원소를 도핑한 불순물 영역을 포함할 수 있다.
상기 게이트 절연막(114)은 산화물, 유기 절연 물질 등을 포함할 수 있다. 예를 들면, 상기 게이트 절연막(114)은 실리콘 산화물, 하프늄 산화물(HfOx), 알루미늄 산화물(AlOx), 지르코늄 산화물(ZrOx), 티타늄 산화물(TiOx), 탄탈륨 산화물(TaOx), 벤조사이클로부텐(BCB)계 수지, 아크릴(acryl)계 수지 등을 포함할 수 있다. 상기 게이트 절연막(114)은 상기 산화물 또는 상기 유기 절연 물질을 포함하는 단층 구조 또는 다층 구조를 가질 수 있다.
상기 제1 게이트 전극(115)은 상기 제1 반도체층(111, 113, 112)에 인접하는 게이트 절연막(114) 상에 배치될 수 있다. 예를 들면, 상기 제1 게이트 전극(115)은 아래에 제1 반도체층(111, 113, 112)의 제1 채널(113)이 위치하는 부분의 게이트 절연막(114) 상에 위치할 수 있다. 상기 제1 게이트 전극(115)은 금속, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 예를 들면, 상기 제1 게이트 전극(115)은 알루미늄(Al), 알루미늄 합금, 알루미늄 질화물(AlNx), 은(Ag), 은 합금, 텅스텐(W), 텅스텐 질화물(WNx), 구리(Cu), 구리 합금, 니켈(Ni), 크롬(Cr), 몰리브데늄(Mo), 몰리브데늄 합금, 티타늄(Ti), 티타늄 질화물(TiNx), 백금(Pt), 탄탈륨(Ta), 네오디뮴(Nd), 스칸듐(Sc), 탄탈륨 질화물(TaNx), 스트론튬 루테늄 산화물(SrRuxOy), 아연 산화물(ZnOx), 인듐 주석 산화물(ITO), 주석 산화물(SnOx), 인듐 산화물(InOx), 갈륨 산화물(GaOx), 인듐 아연 산화물(IZO) 등을 포함할 수 있다. 상기 제1 게이트 전극(115)은 상기 금속, 금속 질화물, 도전성 금속 산화물 및/또는 투명 도전성 물질을 포함하는 단층 구조 또는 다층 구조를 가질 수 있다.
예시적인 실시예들에 있어서, 상기 게이트 절연막(114) 상에는 제1 게이트 전극(115)에 연결되는 게이트 라인(도시되지 않음)이 배치될 수 있다. 상기 제1 게이트 전극(115)에는 상기 게이트 라인을 통해 게이트 신호가 인가될 수 있다. 상기 게이트 라인은 제1 게이트 전극(115)과 실질적으로 동일하거나 실질적으로 유사한 물질로 구성될 수 있다. 또한, 상기 게이트 라인도 금속, 금속 질화물, 도전성 금속 산화물 및/또는 투명 도전성 물질을 포함하는 단층 구조 또는 다층 구조를 가질 수 있다.
상기 게이트 절연막(114) 상에는 제1 게이트 전극(115)을 덮는 층간 절연막(150)이 배치될 수 있다. 상기 층간 절연막(150)은 산화물, 질화물, 산질화물, 유기 절연 물질 등을 포함할 수 있다. 예를 들면, 층간 절연막(150)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 아크릴계 수지, 폴리이미드(polyimide)계 수지, 실록산(siloxane)계 수지 등으로 구성될 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 상기 층간 절연막(150)은 상기 제1 게이트 전극(115)의 프로파일을 따라 상기 게이트 절연막(114) 상에서 균일한 두께를 가질 수 있다. 다른 예시적인 실시예들에 있어서, 상기 층간 절연막(150)은 제1 게이트 전극(115)을 충분히 커버하면서 실질적으로 평탄한 상면을 가질 수도 있다.
상기 제1 소스 전극(116)과 제1 드레인 전극(117)은 각기 층간 절연막(150)과 게이트 절연막(114)을 관통하여 제1 소스(111) 및 제1 드레인(112)에 접속될 수 있다. 또한, 상기 제1 소스 전극(116) 또는 제1 드레인 전극(117)중 어느 하나는 상기 제2 전극(190)과 전기적으로 연결 되고, 나머지 전극은 기준 전압부(ELVSS)에 연결된다. 상기 기준 전압부(ELVSS)는 예를 들어, 접지일 수 있으며, 다른 소자들과 더 연결될 수도 있다. 상기 제1 소스 전극(116)과 제1 드레인 전극(117)은 각기 금속, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 예를 들면, 제1 소스 전극(116) 및 제1 드레인 전극(117)은 각각 알루미늄, 알루미늄의 합금, 알루미늄 질화물, 은, 은의 합금, 텅스텐, 텅스텐 질화물, 구리, 구리의 합금, 니켈, 크롬, 몰리브데늄, 몰리브데늄의 합금, 티타늄, 티타늄 질화물, 백금, 탄탈륨, 네오디뮴, 스칸듐, 탄탈륨 질화물, 스트론튬 루테늄 산화물, 아연 산화물, 인듐 주석 산화물, 주석 산화물, 인듐 산화물, 갈륨 산화물, 인듐 아연 산화물 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 또한, 상기 제1 소스 전극(116) 및 제1 드레인 전극(117)은 각기 금속, 금속 질화물, 도전성 금속 산화물 및/또는 투명 도전성 물질을 포함하는 단층 구조 또는 다층 구조를 가질 수 있다.
본 예시적인 실시예들에서, 상기 구동 전압 공급부(152)는 상기 베이스 기판(100)상에 배치되며, 상기 제1 관통부(162)를 통해 제1 전극(170)과 전기적으로 연결된다. 상기 구동 전압 공급부(152)는 도 2에 도시된 바와 같이, 구동 전압부(ELVDD)에 직접 연결되어 상기 제1 전극(170)에 구동 전압을 공급할 수 있으며, 상기 구동 전압으로 상기 유기층(172)이 발광하게 된다. 다른 예시적인 실시예들에서, 상기 구동 전압 공급부(152)는 상기 유기 발광 다이오드(EL)의 구동 전류를 제어하기 위한 구동 소자와 전기적으로 연결될 수 있다. 예를 들어, 도 3에 도시된 바와 같이, 스토리지 커패시터(Cst)같은 수동소자와 전기적으로 연결될 수 있다. 이 경우, 상기 스토리지 커패시터(Cst)는 구동 스위치(130)가 오프(off)된 이후에도 유기 발광 다이오드(EL)에 일정시간 동안 구동 전압을 공급할 수 있으며, 상기 구동 스위치(130)와 함께 유기 발광 다이오드(EL)에 공급되는 전류를 조절할 수 있다. 따라서 유기 발광 표시장치의 휘도를 제어하는 것이 가능하다. 다른 예를 들어, 상기 구동 전압 공급부(152)는 능동소자와 전기적으로 연결될 수도 있다. 또 다른 예를 들어, 상기 구동 전압 공급부(152)는 도 5에 도시된 바와 같이 제2 트랜지스터와 전기적으로 연결될 수도 있으며, 상세한 내용은 후술한다.
상기 구동 전압 공급부(152)는 도전성을 갖는 알루미늄, 알루미늄의 합금, 알루미늄 질화물, 은, 은의 합금, 텅스텐, 텅스텐 질화물, 구리, 구리의 합금, 니켈, 크롬, 몰리브데늄, 몰리브데늄의 합금, 티타늄, 티타늄 질화물, 백금, 탄탈륨, 네오디뮴, 스칸듐, 탄탈륨 질화물, 스트론튬 루테늄 산화물, 아연 산화물, 인듐 주석 산화물, 주석 산화물, 인듐 산화물, 갈륨 산화물, 인듐 아연 산화물 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 또한, 상기 구동 전압 공급부(152)는 각기 금속, 금속 질화물, 도전성 금속 산화물 및/또는 투명 도전성 물질을 포함하는 단층 구조 또는 다층 구조를 가질 수도 있다.
다시 도 1을 참조하면, 상기 절연층(160)은 상기 제1 트랜지스터(120) 및 구동 전압 공급부(152)를 덮으며 상기 층간 절연막(150)상에 배치될 수 있다. 상기 절연층(160)에는 구동 전압 공급부(152)의 일부를 노출시키는 제1 관통부(162) 및 제1 소스 전극(116) 또는 제1 드레인 전극(117)의 일부를 노출시키는 제2 관통부(181)가 제공될 수 있다. 상기 절연층(160)은 투명 플라스틱, 투명 수지 등과 같은 투명 절연성 물질을 포함할 수 있다. 예를 들면, 상기 절연층(160)은 벤조사이클로부텐계 수지, 올레핀(olefin)계 수지, 폴리이미드(polyimide)계 수지, 아크릴계 수지, 폴리비닐(polyvinyl)계 수지, 실록산(siloxane)계 수지 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 예시적인 실시예들에 따르면, 상기 절연층(160)은 평탄화 공정을 통해 수득되는 실질적으로 평탄한 상면을 가질 수 있다. 예를 들면, 절연층(160)의 상부를 화학 기계적 연마(CMP) 공정, 에치-백(etch-back) 공정 등을 이용하여 평탄화시킬 수 있다. 다른 예시적인 실시예들에 있어서, 상기 절연층(160)은 자체 평탄성(self planarizing property)을 갖는 물질을 포함할 수 있다.
상기 절연층(160)상에 제1 전극(170), 화소 정의막(180), 유기층(172) 및 제2 전극(190)이 배치된다. 예시적인 실시예들에 있어서, 상기 제1 전극(170)은 상기 유기층(172)에 정공들(holes)을 제공하는 양극(anode)에 해당될 수 있으며, 상기 제2 전극(190)은 상기 유기층(172)에 전자(electrons)들을 제공하는 음극(cathode)에 해당될 수 있다. 다른 예시적인 실시예들에 있어서, 상기 제1 전극(170)과 제2 전극(190)의 기능이 서로 변할 수 있다. 예를 들면, 상기 제1 전극(170)이 음극의 역할을 할 수 있고, 상기 제2 전극(190)이 양극으로 기능할 수도 있다.
예시적인 실시예들에 있어서, 상기 유기 발광 표시장치가 전면 발광 방식을 가질 경우, 상기 제1 전극(170)은 반사성을 갖는 반사 전극에 해당될 수 있다. 이 경우, 상기 제2 전극(190)은 반투과성을 갖는 반투과 전극 또는 투과성을 갖는 투과 전극에 해당될 수 있다. 다른 예시적인 실시예들에 있어서, 상기 유기 발광 표시장치가 후면 발광 방식을 가질 경우, 상기 제1 전극(170)이 투과 전극 또는 반투과 전극에 해당될 수 있고, 상기 제2 전극(190)이 반사 전극에 해당될 수도 있다. 본 명세서에 있어서, "반사성" 이란 입사광에 대한 반사율이 약 70% 이상 약 100% 이하인 것을 의미하고, "반투과성"이란 입사광의 반사율이 약 30% 이상 약 70% 이하인 것을 의미한다. 또한, "투과성"이란 입사광에 대한 반사율이 약 30% 이하인 것을 나타낸다.
예시적인 실시예들에 따라 상기 제1 전극(170)이 반사 전극에 해당되는 경우에는, 상기 제1 전극(170)은 상대적으로 높은 반사율을 갖는 금속, 합금 등을 포함할 수 있다. 예를 들면, 상기 제1 전극(170)은 알루미늄(Al), 백금(Pt), 은(Ag), 금(Au), 크롬(Cr), 텅스텐(W), 몰리브데늄(Mo), 티타늄(Ti), 팔라듐(Pd), 또는 이들의 합금 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 상기 제1 전극(170)에 포함되는 합금으로는 ACA(Ag-Cu-Au) 합금, APC(Ag-Pa-Cu) 합금 등을 들 수 있다. 예시적인 실시예들에 따르면, 상기 제1 전극(170)은 상기 금속 및/또는 합금을 포함하는 단층 구조 또는 다층 구조를 가질 수 있다.
예시적인 실시예들에 있어서, 상기 제2 전극(190)이 반투과 전극에 해당되는 경우, 상기 제2 전극(190)은 실질적으로 하나의 금속 박막을 포함할 수 있다. 이 경우, 상기 제2 전극(190)은 소정의 반사율을 갖는 동시에 소정의 투과율을 가질 수 있다. 상기 제2 전극(190)이 상대적으로 두꺼운 두께를 가질 경우에는, 상기 표시 장치의 광 효율이 저하될 수 있으므로 상기 제2 전극(190)은 상대적으로 얇은 두께를 가질 수 있다. 예를 들면, 상기 제2 전극(190)은 약 30nm 이하의 두께를 가질 수 있으며, 바람직하게는 20nm이하의 두께를 갖는 것이 좋다. 상기 제2 전극(190)에 포함되는 금속으로는 알루미늄, 은, 백금, 금, 백금, 크롬, 텅스텐, 몰리브데늄, 티타늄, 팔라듐, 이들의 합금 등을 들 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 다른 예시적인 실시예들에 있어서, 상기 제2 전극(190)은 투명 도전성 물질을 포함할 수 있다. 예를 들면, 상기 제2 전극(190)은 인듐 아연 산화물, 인듐 주석 산화물, 갈륨 주석 산화물, 아연 산화물, 갈륨 산화물, 주석 산화물, 인듐 산화물 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 또 다른 예시적인 실시예들에 있어서, 상기 제2 전극(190)은 서로 상이한 굴절률들을 갖는 복수의 투과층들 또는 복수의 반투과층들을 포함하는 다층 구조를 가질 수도 있다.
상기 제1 전극(170)은 상기 절연층(160)에 배치되는 제1 관통부(162)를 통해 구동 전압 공급부(152)와 전기적으로 연결된다. 본 예시적인 실시예에서, 상기 제1 전극(170)은 상기 구동 전압 공급부(152)와 직접 접촉되어 있지만, 다른 예시적인 실시예들에서, 상기 제1 관통부(162)를 채우는 컨택(도시되지 않음), 플러그(도시되지 않음), 패드(도시되지 않음)등이 추가적으로 배치될 수 있다. 이 경우, 상기 제1 전극(170)은 상기 패드, 플러그 또는 컨택을 통해 구동 전압 공급부(152)와 전기적으로 연결될 수 있다.
상기 화소 정의막(180)은 상기 제1 전극(170)및 절연층(160) 상에 배치되며, 개구부를 포함하고 있다. 상기 개구부 안으로 상기 제1 전극(170)의 일부가 노출되며, 상기 일부 노출된 제1 전극(170)상에 유기층(172) 및 제2 전극(190)이 차례로 배치되어 화소(pixel)를 구성하게 된다. 따라서 개구부가 존재하는 영역은 화소영역(PA)으로 정의되고, 그 외의 영역은 비화소 영역(OA)으로 정의된다. 상기 화소 정의막(180)은 일반 범용고분자(PMMA, PS), 페놀(phenol)그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블랜드 등을 포함할 수 있다. 한편, 상기 화소 정의막(180)은 상기와 같은 유기 절연 물질뿐만 아니라, 무기 절연 물질로 형성될 수도 있다. 또한 상기 화소 정의막(180)은 유기 절연 물질과 무기 절연 물질이 교번하는 다층 구조로 형성될 수도 있다. 상기 화소 정의막(180)은 제3 관통부(182)를 포함할 수 있으며, 상기 제3 관통부(182)는 상기 절연층(160)의 제2 관통부(181)와 연결된다. 따라서 상기 제2 전극(190)은 상기 제3 관통부(182) 및 제2 관통부(181)을 통해 상기 제1 트랜지스터(120)와 전기적으로 연결될 수 있다.
상기 유기층(172)는 발광층(도시되지 않음)을 포함하고, 상기 화소영역(PA)에서는 상기 화소 정의막(180)의 개구부를 통해 노출된 제1 전극(170)상에 배치되고, 상기 비화소 영역(OA)의 일부에서는, 상기 화소 정의막(180)상에 배치된다. 상기 발광층(도시되지 않음)은 상기 제1 전극(170)과 제2 전극(190)으로부터 전자들(electrons) 및 정공들(holes)을 공급받아 빛을 발광 할 수 있다. 즉, 제1 전극(170)및 제2 전극(190)으로부터 공급받은 전자들과 정공들이 만나 엑시톤들(excitons)을 형성하고, 상기 엑시톤들이 발광층 내에서 안정한 상태로 전이 되면서 특정 파장의 빛을 발광한다. 상기 유기층(172)은 높은 효율의 빛을 발광하고, 구동 전압을 낮추기 위해, 전자주입층(도시되지 않음), 전자수송층(도시되지 않음), 정공수송층(도시되지 않음) 및 정공주입층(도시되지 않음) 등을 더 포함하는 다층 구조를 가질 수 있다. 상기 발광층(도시되지 않음)은 예를 들어, 트리스(8-히드록시-퀴놀리나토)알루미늄(Alq3), 9,10-디(나프티-2-일)안트라센(ADN), 1,3-비스(카바졸-9-일)벤젠(mCP), 1,3,5-트리스(카바졸-9-일)벤젠(tCP) 등의 호스트 물질에 트리스[1-페닐아이소퀴놀린-C2, N]이리듐(3)(Ir(piq)3), 트리스[2-페닐피리딘에이토-C2,N]이리듐(3) (Ir(ppy)3 (ppy = 페닐피리딘)), 이리듐(3) 비스[4,6-다이플루오로페닐-피리디나토-N,C2] (F2Irpic) 등의 도펀트 물질을 포함할 수 있다. 상기 발광층은 상기 도펀트 물질의 종류에 따라 발광하는 빛의 파장이 달라 적색, 녹색, 청색 등의 다양한 색을 구현할 수 있다. 상기 전자주입층(도시되지 않음)은 상기 제2 전극(190)이 음극인 경우 제2 전극(190)으로부터 용이하게 전자를 인발할 수 있도록 플루오르화리튬(LiF), 염화나트륨(NaCl), 플루오르화바륨(BaF), 플르오르화세슘(CsF), 산화리튬(Li2O), 산화알루미늄(Al2O3), 산화바륨(BaO), 플러렌(C60) 및 이들의 혼합물 등을 사용할 수 있다. 상기 전자수송층(도시되지 않음)은 전자들의 전자 이동도(mobility)를 조절하고 전자 주입특성을 조절하며, 페난트롤린 유도체, 안트라센 유도체, 피리미딘 유도체, 피리딘 유도체 및 벤조퀴놀린 유도체의 금속 착체로 이루어지는 군으로부터 선택되는 하나 이상을 포함할 수 있다. 상기 정공주입층(도시되지 않음)은 제1 전극(170)이 양극인 경우 제1 전극(170)으로부터 정공을 용이하게 인발 할 수 있으며, 예를 들어, 4,4',4˝-트리스(3-메틸페닐아미노)트리페닐아미노(m-MTDATA), 3,5-트리스[4-(3-메틸페닐아미노)페닐]벤젠(m-MTDATB)등을 포함할 수 있다. 상기 정공수송층(도시되지 않음)은 정공들의 주입특성을 조절하는 역할을 하며, 예를 들어, 엔피비(N,N'-diphenyl-N,N'-bis(1-naphthyl)-(1,1'-biphenyl)-4,4'-diamine: NPB), N,N'-디(나프탈렌-1-일)-N,N'-디페닐 벤지딘(α-NPD), 티피디 (N,N-bis(3-methylphenyl)-N,N-diphenyl-[1,1-biphenyl]-4,4-diamine: TPD) 등을 포함할 수 있다.
상기 제2 전극(190)은 상기 화소영역(PR)에서는 유기층(172)상에 배치되고, 상기 주변 영역(OR)에서는 상기 화소 정의막(180)상에 배치될 수 있다. 상기 제2 전극(190)은 상기 화소 정의막(180)이 포함하는 제3 관통부(182)와 상기 절연층(160)이 포함하는 제2 관통부(181)를 통해 제1 트랜지스터(120)와 전기적으로 연결된다. 본 예시적인 실시예에서 상기 제2 전극(190)은 상기 제1 트랜지스터(120)와 직접 접촉되어 있지만, 다른 예시적인 실시예들에서, 상기 제3 관통부(182)및 제2 관통부(181)를 채우는 컨택(도시되지 않음), 플러그(도시되지 않음), 패드(도시되지 않음)등이 추가적으로 배치될 수 있다. 이 경우, 상기 제2 전극(190)은 상기 패드, 플러그 또는 컨택을 통해 제1 트랜지스터(120)와 전기적으로 연결될 수 있다.
상기 보호막(200)은 상기 유기층(172), 제1 트랜지스터(120), 제1 전극(170), 및 제2 전극(190)등을 외부 환경으로부터 보호하기 위해 상기 제2 전극(190)상에 배치된다. 상기 보호막(200)은 외부의 수분이나 가스로부터 상기 유기층(172)을 보호할 수 있도록 화학적 안정성이 있어야 하고, 상기 유기층(172)에서 발광하는 빛을 잘 투과 할 수 있도록 우수한 투과성도 있어야 한다. 따라서 상기 보호막(200)은 예를 들어, 유리(glass), 투명한 금속 필름, 유기 및 무기 절연막 등을 포함할 수 있다.
본 예시적인 실시예들에 따른 유기 발광 표시장치는 상기 화소 정의막(180)이 제3 관통부(182)를 포함하고 있고, 상기 절연층(160)이 제2 관통부(181)를 포함하고 있어, 이를 통해 제2 전극(190)이 제1 트랜지스터와 수직으로 연결될 수 있다. 이러한 특징으로 유기 발광 표시장치의 소자들은 다양한 배치가 가능하다. 즉, 도 2에 도시된 바와 같이 유기 발광 다이오드(EL)앞에 제1 트랜지스터(120)를 배치시켜 이를 제어 할 수 있고, 다른 소자들을 추가로 배치할 수도 있다. 회로의 배치를 자유롭게 바꿀 수 있음에 따라, 화소들(pixels)을 좀더 치밀하게 배치할 수 있고, 유기 발광 표시장치의 해상도를 향상 시킬 수 있다.
도 4는 다른 예시적인 실시예들에 따른 유기 발광 표시장치의 단면도 이며, 도 5는 상기 예시적인 실시예들에 따른 유기 발광 표시장치의 회로도 이다.
도 4 및 도 5를 참조하면, 유기 발광 표시장치는 베이스 기판(100), 제1 트랜지스터(220), 제2 트랜지스터(230), 제1 관통부(262) 및 제2 관통부(281)를 포함하는 절연층(160), 제1 전극(170), 제3 관통부(282)를 포함하는 화소 정의막(180), 발광층을 포함하는 유기층(172), 제2 전극(190), 및 보호막(200)을 포함한다. 상기 구성요소들 중 제1 트랜지스터(220), 제2 트랜지스터(230), 제1 관통부(262), 제2 관통부(281) 및 제3 관통부(282)를 제외한 나머지 구성요소들은 도 1 및 도 2를 참조하여 설명한 예시적인 실시예들에 따른 유기 전계 발광 표시장치의 각 해당 구성요소와 실질적으로 동일하다. 따라서 중복되는 구성요소에 대한 상세한 설명은 생략한다.
본 예시적인 실시예에서, 도 4 및 도 5에 도시된 바와 같이, 상기 제1 트랜지스터(220) 및 제2 트랜지스터(230)는 모두 N형 트랜지스터로 구성된 NMOS일 수 있다. N형 트랜지스터의 경우 게이트 전극(215, 225)에 양의 값을 갖는 전압이 인가되어 전자들(electrons)에 의해 채널(213, 223)이 형성되고, 트랜지스터가 동작하게 된다. 다른 예시적인 실시에에서, 도 6 및 도 7에 도시된 바와 같이, 상기 제1 트랜지스터(220) 및 제2 트랜지스터(230)는 모두 P형 트랜지스터로 구성된 PMOS일 수 있다. 또 다른 예시적인 실시예에서, 상기 제1 트랜지스터(220)는 N형 트랜지스터로 제2 트랜지스터(230)는 P형 트랜지스터로 구성된 CMOS일 수 있다. 또 다른 예시적인 실시예에서, 상기 제1 트랜지스터(220)는 P형 트랜지스터로 제2 트랜지스터(230)은 N형 트랜지스터로 구성된 CMOS일 수도 있다. 이하 NMOS구조를 갖는 유기 전계 발광 표시장치에 대해 먼저 설명한다.
상기 제1 트랜지스터(220)는 상기 베이스 기판(100) 상에 배치되고, 제1 게이트 전극(215), 제1 소스 전극(216), 제1 드레인 전극(217), 게이트 절연막(214) 및 제1 반도체층(211, 212, 213)을 포함한다. 본 예시적인 실시예에서, 상기 제1 트랜지스터(220)는 N형 트랜지스터로 구성될 수 있다. 이 경우, 상기 제1 반도체층(211, 212, 213)의 제1 소스(211) 및 제1 드레인(212)은 안티몬(Sb), 비소(As) 및 인(P) 등의 5족 원소를 도핑한 불순물 영역을 포함한다. 도 4에 도시된 바와 같이, 상기 제1 드레인 전극(217)은 상기 제2 관통부(281) 및 제3 관통부(282)를 통해 상기 제2 전극(190)과 전기적으로 연결되고, 상기 제1 소스 전극(216)은 기준 전압부(ELVSS)와 전기적으로 연결된다. 따라서 상기 제1 트랜지스터(220)는 도 5의 회로도에 도시된 바와 같이 상기 유기 발광 다이오드(EL)의 양극과 연결되어, 상기 유기 전계 발광 다이오드(EL)이 발광하도록 제어하는 스위치 역할을 한다. 상기 제1 트랜지스터(220)의 각 구성요소들은 상기 도 1 및 도 2를 참조하여 설명한 예시적인 실시예들에 따른 유기 발광 표시장치의 제1 트랜지스터의 각 구성요소들과 실질적으로 동일하다. 따라서 중복되는 설명은 생략한다.
상기 제2 트랜지스터(230)는 베이스 기판(100)상에 배치되며, 제2 반도체층(221, 222, 223), 게이트 절연막(214), 제2 게이트 전극(225), 제2 소스 전극(226) 및 제2 드레인 전극(227)을 포함한다.
본 예시적인 실시예에서, 상기 제2 트랜지스터(230)는 상기 베이스 기판(100) 상에 배치된 버퍼층(110) 상에 배치될 수 있으며, 상기 버퍼층(110)은 상기 베이스 기판(100)으로부터 불순물들이 확산되는 현상을 방지하고, 상기 베이스 기판(100)의 평탄도를 향상시키는 역할을 한다. 상기 버퍼층(110)은 경우에 따라서 생략될 수도 있으며, 도 1 및 도 2를 참조하여 설명한 상기 예시적인 실시예들에 따른 유기 전계 발광 표시장치의 버퍼층(110)과 실질적으로 동일하다. 따라서 중복된 설명은 생략한다.
상기 제2 반도체층(221, 222, 223)은 상기 버퍼층(110)상에 배치되며, 제2 소스(221), 제2 채널(223), 제2 드레인(222)을 포함한다. 본 예시적인 실시예에서, 상기 제2 트랜지스터는 N형 트랜지스터로 구성 될 수 있다. 따라서, 상기 제2 소스(221) 및 제2 드레인(222)은 안티몬(Sb), 비소(As) 및 인(P) 등의 5족 원소를 도핑한 불순물영역을 포함한다. 상기 제2 반도체층(221, 222, 223)은 상기 제1 트랜지스터(220)의 제1 반도체층(211, 212, 213)과 실질적으로 동일하다. 따라서 중복된 설명은 생략한다.
상기 제2 게이트 전극(225)은 상기 제2 반도체층(221, 223, 222)에 인접하는 게이트 절연막(214)상에 배치될 수 있으며, 상기 제1 트랜지스터(220)의 제1 게이트 전극(215)과 실질적으로 동일하다. 따라서 중복되는 설명은 생략한다.
상기 제2 소스 전극(226)과 제2 드레인 전극(227)은 각기 층간 절연막(150)과 게이트 절연막(214)을 통과하여 제2 소스(221) 및 제2 드레인(222)에 접속될 수 있다. 본 예시적인 실시예에 있어서, 상기 제2 드레인 전극(227)은 층간 절연막(150)을 관통하여 상기 제2 게이트 전극(225)과 전기적으로 연결되며, 구동 전압 공급부(152)와도 전기적으로 연결된다. 따라서 상기 제2 트랜지스터(230)는 유기 발광 다이오드(EL)를 구동시키는 구동 소자의 역할을 한다. 또한 상기 제2 소스 전극(226)은 상기 제1 관통부(262)를 통과하여 제1 전극(170)과 전기적으로 연결된다. 따라서 이를 회로도로 나타내면 도 5와 같다. 도 5를 참조하면, 상기 제2 게이트 전극(225)과 상기 제2 드레인 전극(226)이 전기적으로 연결되며, 결과적으로 상기 제2 트랜지스터는 게이트 절연막(214)을 절연체로 갖는 커패시터와 같은 역할을 하게 된다. 따라서, 상기 제2 트랜지스터(230)는 도 3에 도시된 회로도에서 스토리지 커패시터(Cst)와 실질적으로 유사한 역할을 한다. 즉, 유기 발광 다이오드(EL)에 흐르는 전류를 제어하여 표시장치의 휘도를 제어할 수 있다.
상기 제2 소스 전극(226)과 제2 드레인 전극(227)은 각기 금속, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있으며, 상기 제1 트랜지스터(220)의 제1 소스전극(216) 및 제1 드레인 전극(217)과 실질적으로 동일하다. 따라서 중복되는 설명은 생략한다.
상기 절연층(160)은 상기 제1 트랜지스터(220) 및 제2 트랜지스터(230)를 덮으며 층간 절연막(150) 상에 배치될 수 있다. 상기 절연층(160)에는 제2 트랜지스터의 제2 소스 전극(226)의 일부를 노출시키는 제1 관통부(262)가 제공되고, 제1 트랜지스터의 제1 드레인 전극(217)의 일부를 노출시키는 제2 관통부(281)가 제공될 수 있다. 상기 절연층(160)은 도 1 및 도 2를 참조하여 설명한 유기 발광 표시장치의 절연층(160)과 실질적으로 동일하다. 따라서 중복된 설명은 생략한다.
상기 제1 전극(170)은 상기 절연층(160)상에 배치되고, 상기 제1 관통부(262)를 통해 제2 트랜지스터(230)와 전기적으로 연결된다. 본 예시적인 실시예에서 상기 제1 전극(170)은 상기 제2 트랜지스터(230)와 직접 접촉되어 있지만, 다른 예시적인 실시예들에서, 상기 제1 관통부(262)를 채우는 컨택(도시되지 않음), 플러그(도시되지 않음), 패드(도시되지 않음)등이 추가적으로 배치될 수 있다. 이 경우, 상기 제1 전극(170)은 상기 패드, 플러그 또는 컨택을 통해 상기 제2 트랜지스터(230)와 전기적으로 연결된다. 상기 제1 전극(170)은 상기 도 1 및 도 2를 참조하여 설명한 상기 예시적인 실시예들에 따른 유기 발광 표시장치의 제1 전극(170)과 실질적으로 동일하다. 따라서 중복되는 설명은 생략한다.
상기 화소 정의막(180)은 상기 제1 전극(170) 및 절연층(160) 상에 배치되고, 상기 제1 전극(170)의 일부를 노출시키는 개구부를 포함한다. 또한, 상기 화소 정의막(180)은 상기 제2 관통부(281)와 연결되는 제3 관통부(282)를 제공한다. 상기 화소 정의막(180)은 도 1 및 도 2를 참조하여 설명한 상기 예시적인 실시예들에 따른 유기 발광 표시장치의 화소 정의막(180)과 실질적으로 동일하다. 따라서 중복된 설명은 생략한다.
상기 제2 전극(190)은 화소영역(PA)에서 상기 유기층(172)상에 배치되고, 비화소 영역(OR)에서 상기 화소 정의막(180)상에 배치된다. 상기 제2 전극(190)은 제3 관통부(282) 및 제2 관통부(281)를 통해 제1 트랜지스터(220)와 전기적으로 연결된다. 본 예시적인 실시예에서 상기 제2 전극(190)은 상기 제1 트랜지스터(220)와 직접 접촉되어 있지만, 다른 예시적인 실시예들에서, 상기 제3 관통부(282)및 제2 관통부(281)를 채우는 컨택(도시되지 않음), 플러그(도시되지 않음), 패드(도시되지 않음)등이 추가적으로 배치될 수 있다. 이 경우, 상기 제2 전극(190)은 상기 패드, 플러그 또는 컨택을 통해 제1 트랜지스터(220)와 전기적으로 연결될 수 있다. 상기 제2 전극(190)은 도 1 및 도 2를 참조하여 설명한 상기 예시적인 실시예들에 따른 제2 전극(190)과 실질적으로 동일하다. 따라서 중복된 설명은 생략한다.
본 예시적인 실시예들에 따른 유기 발광 표시장치는 제1 관통부(262), 제2 관통부(281) 및 제3 관통부(282)를 포함하고 있어, 유기 발광 다이오드(EL)가 제1 트랜지스터(220) 및 제2 트랜지스터(230)사이에 배치될 수 있다. 따라서 회로 설계가 용이하고, 제2 트랜지스터(230)가 구동 회로의 스토리지 커패시터(Cst)의 역할을 함으로써, 표시장치의 휘도를 제어할 수 있다.
도 6은 또 다른 예시적인 실시예들에 따른 유기 발광 표시장치의 단면도 이며, 도 7은 상기 예시적인 실시예들에 따른 유기 발광 표시장치의 회로도 이다.
도 6 및 도 7을 참조하면, 유기 발광 표시장치는 베이스 기판(100), 제1 트랜지스터(320), 제2 트랜지스터(330), 제1 관통부(362) 및 제2 관통부(381)를 포함하는 절연층(160), 제1 전극(170), 제3 관통부(382)를 포함하는 화소 정의막(180), 발광층을 포함하는 유기층(172), 제2 전극(190), 및 보호막(200)을 포함한다. 상기 구성요소들 중 제1 트랜지스터(320) 및 제2 트랜지스터(330)를 제외한 나머지 구성요소들은 도 5 및 도 6을 참조하여 설명한 예시적인 실시예들에 따른 유기 발광 표시장치의 각 구성요소와 실질적으로 동일하다. 따라서, 중복되는 구성요소에 대한 상세한 설명은 생략한다.
본 예시적인 실시예에서, 도 6 및 도 7에 도시된 바와 같이, 상기 제1 트랜지스터(320) 및 제2 트랜지스터(330)는 모두 P형 트랜지스터로 구성된 PMOS일 수 있다. P형 트랜지스터의 경우 게이트 전극(315, 325)에 음의 값을 갖는 전압이 인가되어 정공들(holes)에 의해 채널(313, 323)이 형성되고, 트랜지스터가 동작하게 된다.
상기 제1 트랜지스터(320)는 상기 베이스 기판(100) 상에 배치되고, 제1 게이트 전극(315), 제1 소스 전극(316), 제1 드레인 전극(317), 게이트 절연막(314) 및 제1 반도체층(311, 312, 313)을 포함한다. 본 예시적인 실시예에서, 상기 제1 트랜지스터(220)는 P형 트랜지스터로 구성되므로, 상기 제1 반도체층(311, 312, 313)의 제1 소스(311) 및 제1 드레인(312)은 붕소(B), 갈륨(Ga) 및 인듐(In) 등의 3족 원소를 도핑한 불순물 영역을 포함한다. 도 6에 도시된 바와 같이, 상기 제1 드레인 전극(317)은 상기 제1 관통부(362)를 통해 제1 전극(170)과 전기적으로 연결되고, 상기 제1 소스 전극(316)은 구동 전압 공급부(152)와 전기적으로 연결된다. 따라서 상기 제1 트랜지스터(320)는 도 7의 회로도에 도시된 바와 같이 유기 발광 다이오드(EL)의 양극에 접촉하여 상기 유기 전계 발광 다이오드(EL)을 제어하는 스위치 역할을 한다. 상기 제1 트랜지스터(320)의 각 구성요소들은 상기 도 5 및 도 6을 참조하여 설명한 예시적인 실시예들에 따른 유기 발광 표시장치의 제1 트랜지스터(220)의 각 구성요소들과 실질적으로 동일하다. 따라서 중복되는 설명은 생략한다.
상기 제2 트랜지스터(330)는 베이스 기판(100)상에 배치되며, 제2 반도체층(321, 322, 323), 게이트 절연막(314), 제2 게이트 전극(325), 제2 소스 전극(326) 및 제2 드레인 전극(327)을 포함한다. 본 예시적인 실시예에서, 상기 제2 트랜지스터(320)는 P형 트랜지스터로 구성되므로, 상기 제2 반도체층(321, 322, 323)의 제2 소스(321) 및 제2 드레인(322)은 붕소(B), 갈륨(Ga) 및 인듐(In) 등의 3족 원소를 도핑한 불순물 영역을 포함한다. 도 6에 도시된 바와 같이, 상기 제2 소스 전극(326)은 상기 제2 관통부(381) 및 제3 관통부(382)를 통해 제2 전극(190)과 전기적으로 연결되고, 상기 제2 드레인 전극(327)은 상기 제2 게이트 전극(325) 및 기준 전압 공급부(ELVSS)와 전기적으로 연결된다. 따라서 상기 제2 트랜지스터(330)는 도 7의 회로도에 도시된 바와 같이 유기 발광 다이오드(EL)의 음극에 접촉하여 상기 유기 전계 다이오드(EL)의 구동 전류를 제어하는 구동 소자 역할을 한다. 상기 제2 트랜지스터(330)의 나머지 각 구성요소들은 상기 도 5 및 도 6을 참조하여 설명한 예시적인 실시예들에 따른 유기 발광 표시장치의 제2 트랜지스터(230)의 각 구성요소들과 실질적으로 동일하다. 따라서 중복되는 설명은 생략한다.
도 8a 내지 도 8h는 본 발명의 예시적인 실시예들에 따른 유기 발광 표시장치의 제조방법을 설명하기 위한 단면도들이다. 도 8a 내지 도 8h에 있어서, 도 4를 참조하여 설명한 NMOS 구조를 갖는 유기 발광 표시장치의 제조방법을 예시적으로 설명하지만, 도 1 및 도 6을 참조하여 설명한 유기 발광 표시장치도 구성요소들을 형성하기 위한 공정들의 생략, 추가 등의 자명한 변경을 통하여 제조 될 수 있다.
도 8a를 참조하면, 베이스 기판(100) 상에 제1 트랜지스터(220) 및 제2 트랜지스터(230)을 형성하기 위한 버퍼층(110)이 형성 될 수 있다. 상기 베이스 기판(100)은 투명 절연 물질 등을 사용하여 형성될 수 있으며, 상기 버퍼층(110)은 산화물, 질화물, 산질화물, 유기 절연 물질 등을 사용하여 형성할 수 있다. 이들은 단독 또는 서로 조합되어 사용될 수 있다. 상기 버퍼층(110)은 화학 기상 증착(CVD) 공정, 플라즈마 증대 화학 기상 증착(PECVD) 공정, 고밀도 플라즈마-화학 기상 증착(HDP-CVD) 공정, 스핀 코팅 공정, 열산화 공정, 프린팅 공정 들을 이용하여 상기 베이스 기판(100) 상에 형성될 수 있다.
도 8b를 참조하면, 상기 버퍼층(110)상에 제1 반도체층(211, 212, 213), 제2 반도체층(221, 222, 223), 게이트 절연막(214), 제1 게이트 전극(215), 및 제2 게이트 전극(225)이 형성될 수 있다.
상기 제1 반도체층(211, 212, 213) 및 제2 반도체층(221, 222, 223)은 실리콘을 사용하여 형성될 수 있으며, 화학 기상 증착 공정, 플라즈마 증대 화학 기상 증착 공정, 고밀도 플라즈마-화학 기상 증착 공정, 스핀 코팅 공정, 프린팅 공정 등을 통해 수득될 수 있다.
상기 제1 반도체층(211, 212, 213) 및 제2 반도체층(221, 222, 223)의 프로파일을 따라 상기 버퍼층(110) 상에 균일하게 게이트 절연막(214)이 형성될 수 있다. 상기 게이트 절연막(214)은 스퍼터링 공정, 화학 기상 증착 공정, 원자층 적층(ALD) 공정, 고밀도 플라즈마-화학 기상 증착 공정, 스핀 코팅 공정, 프린팅 공정 등을 이용하여 수득될 수 있다.
상기 게이트 절연막(214)중에서 아래에 제1 반도체층(211, 212, 213)이 위치하는 부분 상에 제1 게이트 전극(215)이 형성될 수 있으며, 제2 반도체층(221, 222, 223)이 위치하는 부분 상에 제2 게이트 전극(225)이 형성될 수 있다. 상기 게이트 전극(215, 225)은 금속, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다. 또한, 게이트전극(215, 225)은 스퍼터링 공정, 화학 기상 증착 공정, 원자층 적층 공정, 스핀 코팅 공정, 진공 증착 공정, 펄스 레이저 증착(PLD) 공정, 프린팅 공정 등을 이용하여 형성될 수 있다.
상기 게이트 전극(215, 225)을 마스크로 이용하여, 상기 반도체층(211, 212, 213, 221, 222, 223)에 불순물을 주입함으로써, 제1 소스(211), 제1 드레인(212), 제2 소스(221) 및 제2 드레인(222)을 형성할 수 있다. 예를 들어, 안티몬(Sb), 비소(As) 및 인(P) 등의 5족 원소를 불순물로 주입하여 N형 불순물을 포함하는 소스(211, 221) 및 드레인(212, 222)을 형성할 수 있으며, 이 경우, 상기 트랜지스터(220, 230)는 N형 트랜지스터가 된다. 다른 예를 들어, 붕소(B), 갈륨(Ga) 및 인듐(In) 등의 3족 원소를 불순물로 주입하여 P형 불순물을 포함하는 소스(211, 221) 및 드레인(212, 222)을 형성할 수 있으며, 이 경우 상기 트랜지스터(220, 230)는 P형 트랜지스터가 된다. 상기 불순물들의 주입에 따라, 상기 반도체층(211, 212, 213, 221, 222, 223)의 각 중앙부는 제1 채널(213) 및 제2 채널(223)로 정의 될 수 있다. 상기 불순물의 주입은 예를 들어, 이온 주입 공정을 이용하여 형성될 수 있다. 예시적인 실시예들에 있어서, 상기 게이트 전극(215, 225)을 형성하는 동안, 상기 게이트 절연막(214)의 일측에는 게이트 라인(도시되지 않음)이 형성될 수 있다. 상기 게이트 라인은 상기 게이트 절연막(214)상에서 연장될 수 있으며, 상기 게이트 전극(215, 225)에 접속될 수 있다.
도 8c를 참조하면, 상기 게이트 절연막(214) 상에는 상기 게이트 전극(215, 225)를 커버하는 층간 절연막(150)이 형성될 수 있다. 상기 층간 절연막(150)은 산화물, 질화물, 산질화물, 유기 절연 물질 등을 사용하여 형성될 수 있다. 또한, 상기 층간 절연막(150)은 스퍼터링 공정, 화학 기상 증착 공정, 플라즈마 증대 화학 기상 증착 공정, 원자층 적층 공정, 스핀 코팅 공정, 진공 증착 공정, 펄스 레이저 증착 공정, 프린팅 공정 등을 통해 수득될 수 있다.
상기 층간 절연막(150)을 부분적으로 식각하여 상기 제1 소스(211), 제1 드레인(212), 제2 소스(221), 제2 드레인(222) 및 제2 게이트 전극(225)의 일부를 노출시키는 홀들을 형성할 수 있다. 이러한 홀들을 채우면서 상기 층간 절연막(150)상에 제1 소스(211)와 접속되는 제1 소스 전극(216), 제1 드레인(212)과 접속되는 제1 드레인 전극(217), 제2 소스(221)와 접속되는 제2 소스 전극(226)을 형성할 수 있으며, 상기 홀들을 채우면서, 제2 드레인(222) 및 제2 게이트 전극(225)과 접속하는 제2 드레인 전극(227)을 형성 할 수 있다. 상기 소스 전극(216, 226) 및 드레인 전극(217, 227)은 각기 금속, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있으며, 스퍼터링 공정, 화학 기상 증착 공정, 플라즈마 증대 화학 기상 증착 공정, 원자층 적층 공정, 스핀 코팅 공정, 진공 증착 공정, 펄스 레이저 증착 공정, 프린팅 공정 등을 통해 수득될 수 있다. 예시적인 실시예들에 따르면, 상기 층간 절연막(150)의 일측에는 상기 제1 소스 전극(216)과 접속되는 기준 전압 공급부(도시되지 않음)가 더 형성될 수 있고, 상기 제2 드레인 전극(227)과 접속되는 구동 전압 공급부(152)가 더 형성 될 수 있다. 다른 예시적인 실시예들에 따라 상기 제1 트랜지스터(220) 및 제2 트랜지스터(230)가 P형 트랜지스터라면, 상기 제1 소스 전극(216)과 접속되는 구동 전압 공급부(도시되지 않음)가 형성될 수 있고, 상기 제2 드레인 전극(227)과 접속되는 기준 전압 공급부(도시되지 않음)가 형성될 수도 있다. 상기 구동 전압 공급부(152) 및 기준 전압 공급부(도시되지 않음)는 상기 소스 전극(216, 226) 및 드레인 전극(217, 227)의 형성방법과 실질적으로 동일한 방법에 의해 형성될 수 있다. 따라서 중복되는 설명은 생략한다.
도 8d를 참조하면, 상기 트랜지스터(220, 230)를 덮도록 상기 베이스 기판(100)상에 적어도 하나의 절연층(160)을 형성 할 수 있다. 상기 절연층(160)은 투명 플라스틱, 투명 수지 등과 같은 투명 절연성 물질을 사용하여 형성될 수 있다. 또한, 상기 절연층(160)은 스핀 코팅 공정, 프린팅 공정, 진공 증착 공정 등을 이용하여 형성될 수 있다. 예시적인 실시예들에 있어서, 상기 절연층(160)에 대해 화학 기계적 연마 공정, 에치 백 공정 등을 포함하는 평탄화 공정을 수행하여 절연층(160)의 상면을 평탄화시킬 수 있다. 다른 예시적인 실시예들에 따르면, 절연층(160)은 자체 평탄성을 갖는 물질을 사용하여 형성될 수 있으며, 이에 따라 절연층(160)이 평탄한 상면을 가질 수 있다. 예시적인 실시예들에 있어서, 상기 절연층(160)을 부분적으로 식각하여, 제2 소스 전극(226)의 일부를 노출시키는 제1 관통부(262)가 형성될 수 있다. 예를 들면, 상기 제1 관통부(262)는 사진 식각 공정을 이용하여 형성될 수 있다.
도 8e를 참조하면, 상기 제1 관통부(262)를 채우면서 상기 절연층(160) 상에 도전막(도시되지 않음)을 형성한 후, 상기 도전막을 패터닝하여 제1 전극(170)을 형성할 수 있다. 따라서 상기 제1 전극(170)은 상기 제1 관통부(262)를 통해 상기 제2 소스 전극(226)에 직접 연결될 수 있다. 상기 도전막은 스퍼터링 공정, 프린팅 공정, 스프레이공정, 화학 기상 증착 공정, 원자층 적층 공정, 진공 증착 공정, 펄스 레이저 증착 공정 등을 이용하여 상기 절연층(160) 상에 형성될 수 있다. 또한, 상기 제1 전극(170)은 금속, 합금, 투명 도전성 물질 등을 사용하여 형성될 수 있다. 상기 제1 전극(170)은 구성하는 물질의 종류에 따라 반사 전극, 반투과 전극, 투과 전극 등에 해당될 수 있다. 예시적인 실시예들에 따르면, 상기 제1 전극(170)은 상기 제1 관통부(262)를 통해 상기 제1 소스 전극(226)에 직접 접촉하도록 형성될 수 있다. 다른 예시적인 실시예들에 따르면, 상기 제1 관통부(262)를 채우는 콘택, 패드, 플러그 등을 형성한 다음, 상기 절연층(160)상에 제1 전극(170)을 형성할 수도 있다. 이 경우, 상기 제1 전극(170)은 상기 콘택, 상기 패드 또는 상기 플러그를 통해 상기 제2 소스 전극(226)에 전기적으로 연결될 수 있다.
도 8f를 참조하면, 상기 제1 전극(170)을 덮도록 상기 절연층(160)상에 화소 정의막(180)이 형성될 수 있다. 상기 화소 정의막(180)은 상기 제1 전극(170)의 일부를 노출시키는 개구부가 존재 할 수 있으며, 상기 개구부에 후술하는 유기층(172)이 형성되어, 화소를 형성하게 된다. 상기 화소 정의막(180)은 스핀 코팅 공정, 프린팅 공정, 진공 증착 공정 등을 이용하여 형성될 수 있다. 상기 화소 정의막(180)은 절연물질을 사용하여 형성되고, 상기 절연물질은 예를 들어, 일반 범용고분자(PMMA, PS), 페놀(phenol)그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블랜드 등을 포함할 수 있다. 또한, 상기 화소 정의막(180) 및 절연층(160)을 관통하여 상기 제1 드레인 전극(217)의 일부를 노출시키는 제3 관통부(282) 및 제2 관통부(281)가 더 형성될 수 있다. 상기 제3 관통부(282) 및 제2 관통부(281)는 예를 들면, 사진 식각 공정을 이용하여 형성될 수 있다.
도 8g를 참조하면, 상기 화소영역(PA)에서 상기 화소 정의막(180)의 개구부에 의해 노출되는 제1 전극(170)을 덮고, 상기 비화소 영역(OA)에서 상기 개구부 주변의 화소 정의막(180) 일부를 덮도록 유기층(172)이 형성될 수 있다. 상기 유기층(172)은 정공주입층, 정공수송층, 발광층, 전자수송층 및 전자주입층을 차례로 쌓아서 형성할 수 있다. 상기 유기층(172)은 증착, 마스크 성막, 포토레지스트 공정, 프린팅, 잉크젯 등의 다양한 방법을 이용하여 형성될 수 있다. 상기 증착은 스퍼터링 공정, 화학 기상 증착 공정, 펄스 레이저 증착 공정, 진공 증착 공정, 원자층 적층 공정 등을 포함한다. 예를 들어, 상기 마스크 성막을 이용하여 상기 유기층(172)을 형성하는 경우, 상기 제1 전극(170)이 형성된 기판 상에 제1 전극(170)을 노출하는 마스크를 배열하고, 가열, 스퍼터링 등의 방법을 통하여 공급된 원료물질이 마스크의 개구부를 통하여 상기 제1 전극(170) 상에 직접 성막 되도록 한다. 이 경우, 상기 제3 관통부(282) 및 제2 관통부(281) 내부로 이물질이 들어가지 않도록 상기 마스크를 이용해 상기 관통부(282, 281)를 막는다.
또한, 상기 유기층(172) 및 화소 정의막(180)을 덮도록 도전막(도시되지 않음)이 형성되고, 상기 도전막(도시되지 않음)을 패터닝 하여 제2 전극(190)을 형성 할 수 있다. 상기 제2 도전층은 스퍼터링 공정, 프린팅 공정, 스프레이공정, 화학 기상 증착 공정, 원자층 적층 공정, 진공 증착 공정, 펄스 레이저 증착 공정 등을 이용하여 형성될 수 있고, 상기 제2 전극(120)은 금속, 합금, 투명 도전성 물질 등을 사용하여 형성될 수 있다. 상기 제2 전극(120)은 구성하는 물질의 종류에 따라 반사 전극, 반투과 전극, 투과 전극 등에 해당될 수 있다. 예시적인 실시예들에 있어서, 상기 제2 전극(190)은 제3 관통부(282) 및 제2 관통부(281)를 통해 제1 드레인 전극(217)에 직접 접촉되도록 형성될 수 있다. 다른 예시적인 실시예들에 있어서, 상기 제3 관통부(282) 및 제2 관통부(281)를 채우는 콘택, 패드, 플러그 등을 형성한 다음, 상기 화소 정의막(180)상에 제2 전극(190)을 형성할 수도 있다. 이 경우, 상기 제2 전극(190)은 상기 콘택, 상기 패드 또는 상기 플러그를 통해 상기 제1 드레인 전극(217)에 전기적으로 연결될 수 있다.
도 8h를 참조하면, 상기 트랜지스터(220, 230), 절연층(160), 제1 전극(170), 유기층(172), 제2 전극(190) 및 화소 정의막(180)을 봉지하여 외부 환경으로부터 격리시키는 보호막(200)이 형성될 수 있다. 상기 보호막(200)은 상기 제2 전극(190)상에 배치된 보호기판과 상기 베이스 기판(100)을 실링 물질로 접착하여 형성한다. 상기 보호기판은 유리, 투명한 금속 필름, 유기 및 무기 절연막으로 구성 될 수 있으며, 상기 접착은 레이저 또는 자외선을 이용한 경화공정을 통해 이루어진다. 예시적인 실시예들에 있어서, 상기 보호막(200)은 상기 제2 전극(190)과 일정한 공간을 두고 형성될 수 있다. 다른 예시적인 실시예들에 있어서, 상기 보호막(200)은 상기 제2 전극(190)에 접촉하여 형성될 수 있다.
상기 예시적인 실시예들에 따른 유기 발광 표시장치의 제조방법으로 스위치 소자와 구동 소자 사이에 유기 발광 다이오드를 배치할 수 있으며, 유기 발광 다이오드의 배치를 자유롭게 변경하는 것이 가능하다. 따라서 한정된 공간에 보다 많은 화소들(pixels)을 배치시킬 수 있고, 유기 발광 표시장치의 해상도가 향상된다.
도 9는 또 다른 예시적인 실시예들에 따른 유기 발광 표시장치의 단면도이며, 도 10a 내지 도 10g는 상기 예시적인 실시예들에 따른 유기 발광 표시장치의 제조 방법을 설명하기 위한 단면도들이다.
도 9를 참조하면, 유기 발광 표시장치는 베이스 기판(100), 제1 트랜지스터(420), 제2 트랜지스터(430), 제1 관통부(462) 및 제2 관통부(481)를 포함하는 절연층(160), 제1 전극(170), 제3 관통부(482)를 포함하는 화소 정의막(180), 발광층을 포함하는 유기층(172), 제2 전극(190), 및 보호막(200)을 포함한다. 상기 구성요소들 중 제1 트랜지스터(420), 제2 트랜지스터(430), 제1 관통부(462), 제2 관통부(481), 및 제3 관통부(482)를 제외한 나머지 구성요소들은 도 5 및 도 6을 참조하여 설명한 예시적인 실시예들에 따른 유기 발광 표시장치의 각 구성요소와 실질적으로 동일하다. 따라서 중복되는 구성요소에 대한 상세한 설명은 생략한다.
상기 제1 트랜지스터(420)는 상기 베이스 기판(100)상에 배치되고, 제1 게이트 전극(415), 제1 소스 전극(416), 제1 드레인 전극(417), 게이트 절연막(414) 및 제1 반도체층(413)을 포함한다. 상기 제1 게이트 전극(415)은 상기 베이스 기판(100)상에 배치되고, 상기 베이스 기판(100) 및 제1 게이트 전극(415)을 덮도록 게이트 절연막(414)이 배치된다. 상기 제1 반도체층(413)은 상기 제1 게이트 전극(415)이 배치되는 영역을 덮도록 상기 게이트 절연막(414)상에 배치된다. 도 9에 도시된 바와 같이, 본 예시적인 실시예에서, 상기 제1 소스 전극(416) 및 제1 드레인 전극(417)은 상기 제1 반도체층(413)의 일부분과 전기적으로 연결된다. 다른 예시적인 실시예에서 상기 제1 소스 전극(416)및 제1 드레인 전극(417)은 상기 제1 반도체층(413)상에 배치되는 컨택부(도시되지 않음)를 통해 전기적으로 연결될 수도 있다. 이 경우, 상기 컨택부(도시되지 않음)는 전기 전도도가 좋아 상기 제1 소스 및 드레인 전극(416, 417)과 상기 제1 반도체층(413)간에 오믹컨택(Ohmic contact)을 이루게 한다. 상기 컨택부(도시되지 않음)는 예를 들어, 아몰퍼스 실리콘에 인(P)을 도핑하여 구성될 수 있다. 상기 제1 드레인 전극(417)은 상기 제2 관통부(481) 및 제3 관통부(482)를 통해 제2 전극(190)과 전기적으로 연결되고, 상기 제1 소스 전극(416)은 기준 전압 공급부(154)와 전기적으로 연결된다. 상기 제1 트랜지스터(420)의 각 구성요소들의 세부적인 성분들은 상기 도 5 및 도 6을 참조하여 설명한 예시적인 실시예들에 따른 유기 발광 표시장치의 제1 트랜지스터(220)의 각 구성요소들과 실질적으로 동일하다. 따라서 중복되는 설명은 생략한다.
상기 제2 트랜지스터(430)는 베이스 기판(100)상에 배치되며, 제2 반도체층(423), 게이트 절연막(414), 제2 게이트 전극(425), 제2 소스 전극(426) 및 제2 드레인 전극(427)을 포함한다. 도 9에 도시된 바와 같이, 상기 제2 게이트 전극(425)은 상기 베이스 기판(100)상에 배치되고, 상기 제2 게이트 전극(425)과 전기적으로 연결되는 보조전극(428)이 상기 베이스 기판(100)상에 배치 될 수 있다. 상기 제2 게이트 전극(425)을 덮도록 상기 베이스 기판(100)상에 게이트 절연막(414)이 배치된다. 상기 제2 반도체층(423)은 상기 제2 게이트 전극(425)이 배치되는 영역을 덮도록 상기 게이트 절연막(414)상에 배치된다. 본 예시적인 실시예에서, 도 9에 도시된 바와 같이, 상기 제2 소스 전극(426) 및 제2 드레인 전극(427)은 상기 제2 반도체층(423)의 일부분과 전기적으로 연결된다. 다른 예시적인 실시예에서, 상기 제2 소스 및 드레인 전극(426, 427)은 상기 제2 반도체층(423)상에 배치되는 컨택부(도시되지 않음)를 통해 상기 제2 반도체층(423)과 전기적으로 연결 될 수 있다. 이 경우, 상기 컨택부(도시되지 않음)는 상기 제1 트랜지스터(420)의 컨택부(도시되지 않음)와 실질적으로 동일하다. 따라서 중복되는 설명은 생략한다. 상기 제2 소스 전극(426)은 상기 제1 관통부(462)를 통해 제1 전극(170)과 전기적으로 연결된다. 상기 제2 드레인 전극(427)은 상기 게이트 절연막(414)을 관통하여 상기 보조전극(428)에 전기적으로 연결되며, 구동 전압 공급부(152)와도 전기적으로 연결된다. 상기 제2 트랜지스터(430)의 각 구성요소들의 세부적인 성분들은 상기 도 5 및 도 6을 참조하여 설명한 예시적인 실시예들에 따른 유기 발광 표시장치의 제2 트랜지스터(230)의 각 구성요소들과 실질적으로 동일하다. 따라서 중복되는 설명은 생략한다.
이하 도 10a 내지 도 10g를 참조하여, 상기 예시적인 실시예들에 따른 유기 발광 표시장치의 제조방법에 대해 설명한다. 상기 예시적인 실시예들에 따른 유기 발광 표시장치의 제조방법은 상기 제1 트랜지스터(420) 및 제2 트랜지스터(430)의 제조방법을 제외하고는 상기 도 8a 내지 도 8h를 참조하여 설명한 유기 발광 표시장치의 제조방법과 실질적으로 동일하다. 따라서 중복되는 설명은 생략한다.
도 10a를 참조하면, 베이스 기판(100)상에 상기 게이트 전극(415, 425) 및 보조전극(428)이 형성된다. 상기 게이트 전극(415, 425) 및 보조전극(428)은 금속, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있고, 스퍼터링 공정, 화학 기상 증착 공정, 원자층 적층 공정, 스핀 코팅 공정, 진공 증착 공정, 펄스 레이저 증착(PLD) 공정, 프린팅 공정 등을 이용하여 형성될 수 있다. 예를 들어, 상기 베이스 기판(100)상에 티타늄막, 알루미늄막 및 티타늄막 등을 차례로 성막하여 적층 도전막을 형성하고, 제1 게이트 전극(415), 제2 게이트 전극(425), 보조전극(428) 및 게이트 라인(도시되지 않음)을 사진 식각 공정을 이용하여 패터닝 한다. 계속해서 상기 패터닝 된 부분을 제외한 나머지 부분을 염소계 가스를 이용한 반응성 이온 에칭(RIE)을 통해 제거하여 제1 게이트 전극(415), 제2 게이트 전극(425), 보조전극(428) 및 게이트 라인(도시되지 않음)을 형성한다.
도 10b를 참조하면, 상기 게이트 전극(415, 425) 및 보조전극(428)을 덮도록 상기 베이스 기판 상에 게이트 절연막(414)이 형성된다. 상기 게이트 절연막(414)는 도 8b를 참조하여 설명한 유기 발광 표시장치의 게이트 절연막(214)의 형성 방법과 실질적으로 동일한 방법에 의해 수득 될 수 있다.
상기 게이트 전극(415, 416)이 배치되는 영역을 덮도록 상기 게이트 절연막(414)상에 반도체층(413, 423)을 형성 할 수 있다. 상기 반도체층(413, 423)은 폴리실리콘(polysilicon), 아몰퍼스 실리콘(amorphous silicon), 또는 상기 실리콘들에 불순물을 첨가하여 형성할 수 있으며, 다양한 금속 산화물을 포함하는 산화물 반도체로 형성되거나, 산화물 반도체에 다른 불순물을 더 첨가하여 형성할 수도 있다. 예를 들어, 아연산화물(ZnO)을 포함하는 반도체 물질을 상기 게이트 절연막(414)상에 성막 하고, 사진 식각 공정을 통해 패터닝을 한다. 이 때, 상기 게이트 절연막(414)의 일부에 상기 보조전극이 노출되는 홀을 같이 패터닝 할 수 있다. 이후, 옥살산(oxalic acid)액에 의한 습식에칭을 실시하여 반도체층(413, 423)을 형성한다.
상기 반도체층(413, 423)을 형성한 이후, 상기 반도체층(413, 423)을 덮도록 도전막을 성막하고, 소스, 드레인 마스크를 사용하여 소스 전극(416, 426) 및 드레인 전극(417, 427)을 형성한다. 이 경우, 상기 제2 드레인 전극(427)은 상기 게이트 절연막(414)에 형성된 홀을 통해 상기 보조전극(428)과 전기적으로 연결되도록 형성 될 수 있다. 상기 소스 전극(416, 426) 및 드레인 전극(417, 427)은 상기 도 8c를 참조하여 설명한 유기 발광 표시장치의 소스 전극(216, 226) 및 드레인 전극(226, 227)의 형성 방법과 실질적으로 동일하다. 따라서 중복되는 설명은 생략한다.
도 10c를 참조하면, 상기 반도체층(413, 423), 소스 전극(416, 426), 드레인 전극(417, 427) 및 게이트 절연막(414)을 덮도록 층간 절연막(450)이 형성된다. 상기 층간 절연막(450)은 상기 도 8c를 참조하여 설명한 유기 발광 표시장치의 제조방법에 있어서, 상기 층간 절연막(150)의 형성 방법과 실질적으로 동일하다. 따라서 중복되는 설명은 생략한다.
상기 층간 절연막(450)상에 제1 소스 전극(416) 및 제2 드레인 전극(427)의 일부가 노출되도록 홀이 형성될 수 있다. 그 이후, 상기 층간 절연막(450)상에 상기 홀을 채우도록 도전막을 성막하고 사진 식각 공정 및 에칭 공정을 통해 상기 제2 드레인 전극(427)과 전기적으로 연결되는 구동 전압 공급부(152)와 제1 소스 전극(416)과 전기적으로 연결되는 기준 전압 공급부(154)가 형성될 수 있다. 상기 구동 전압 공급부(152) 및 기준 전압 공급부(154)는 각기 금속, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있으며, 스퍼터링 공정, 화학 기상 증착 공정, 플라즈마 증대 화학 기상 증착 공정, 원자층 적층 공정, 스핀 코팅 공정, 진공 증착 공정, 펄스 레이저 증착 공정, 프린팅 공정 등을 통해 수득될 수 있다.
도 10d를 참조하면, 상기 구동 전압 공급부(152), 기준 전압 공급부(154) 및 층간 절연막(450)을 덮도록 절연층(160)을 형성 할 수 있다. 상기 절연층(160)의 형성 방법은 도 8d를 참조하여 설명한 유기 발광 표시장치의 제조방법에 있어서, 상기 절연층(160)의 형성 방법과 실질적으로 동일하다. 따라서 중복된 설명은 생략한다. 상기 절연막(160)에 상기 제2 소스 전극(426)의 일부가 노출되도록 제1 관통부(462)가 형성 될 수 있다. 상기 제1 관통부(462)는 예를 들어, 사진 식각 공정을 통해 수득될 수 있다.
도 10e를 참조하면, 상기 제1 관통부(462)를 채우도록 상기 절연층(160)상에 도전막(도시되지 않음)을 형성하고 이를 패터닝하여 제1 전극(170)을 형성한다. 상기 제1 전극(170)은 상기 제1 관통부(262)를 통해 제2 소스 전극(262)과 전기적으로 연결된다. 상기 제1 전극(170)의 형성방법은 도 8e를 참조하여 설명한 유기 발광 표시장치 제조방법에 있어서, 제1 전극(170)의 형성방법과 실질적으로 동일하다. 따라서 중복된 설명은 생략한다.
도 10f를 참조하면, 상기 제1 전극(170)상에 상기 제1 전극(170)및 절연층(160)을 덮도록 화소 정의막(180)을 형성할 수 있다. 이 후 상기 화소 정의막(180)에 개구부를 형성하고, 제3 관통부(482)를 형성할 수 있다. 또한, 제3 관통부(482)와 연결되는 제2 관통부(481)가 상기 절연층(160)을 관통하여 형성된다. 상기 화소 정의막(180), 제3 관통부(482) 및 제2 관통부(481)의 형성 방법은 도 8f를 참조하여 설명한 유기 발광 표시장치의 제조 방법에 있어서, 화소 정의막(180), 제3 관통부(282) 및 제2 관통부(281)의 형성방법과 실질적으로 동일하다. 따라서 중복되는 설명은 생략한다.
상기 화소 정의막(180)에 형성된 개구부에 의해 상기 제1 전극(170)의 일부가 노출되고 상기 제1 전극(170)의 노출된 영역 즉, 화소영역(PR)에 유기층(172)이 형성된다. 상기 유기층(172)의 형성 방법은 도 8g를 참조하여 설명한 유기 발광 표시장치의 제조방법에 있어서, 상기 유기층(172)의 형성방법과 실질적으로 동일하다. 따라서 중복되는 설명은 생략한다.
도 10g를 참조하면, 상기 유기층(172)을 덮고, 상기 제3 관통부(482) 및 제2 관통부(481)을 채우도록 도전막(도시되지 않음)이 형성되고, 이 후 이를 패터닝 하여 제2 전극(190)이 형성된다. 상기 제2 전극(190)의 형성방법은 도 8g를 참조하여 설명한 유기 발광 표시장치의 제조방법에 있어서, 상기 제2 전극(190)의 형성방법과 실질적으로 동일하다. 따라서 중복되는 설명은 생략한다.
상기 제2 전극(190)상에 보호막(200)이 형성되어 상기 유기층(172), 제1 트랜지스터(420) 및 제2 트랜지스터(430)를 외부 수분과 가스로부터 보호할 수 있다. 상기 보호막(200)의 구체적인 형성방법은 도 8h를 참조하여 설명한 유기 발광 표시장치의 제조방법에 있어서, 상기 보호막(200)의 제조 방법과 실질적으로 동일하다. 따라서 중복되는 설명은 생략한다.
상기 예시적인 실시예들에 따른 유기 발광 표시장치의 제조방법으로 유기 발광 다이오드의 자유로운 배치가 가능하게 되고, 효율적인 공간활용을 통해 보다 집적된 회로 설계가 가능하다. 따라서 해상도가 향상된 유기 발광 표시장치를 제공할 수 있다.
상술한 바에 있어서, 본 발명의 예시적인 실시예들을 설명하였지만, 본 발명은 이에 한정되지 않으며 해당 기술 분야에서 통상의 지식을 가진 자라면 다음에 기재하는 특허청구범위의 개념과 범위를 벗어나지 않는 범위 내에서 다양한 변경 및 변형이 가능함을 이해할 수 있을 것이다.
본 발명의 기술적 사상은 유기 발광 다이오드를 포함하는 모든 표시장치에 적용될 수 있다. 본 발명의 예시적인 실시예들은 전면 발광형 유기 발광 표시장치에 대해 주로 설명하고 있지만, 배면 발광형의 유기 발광 표시장치에도 적용될 수 있고, 양면 발광형의 유기 발광 표시장치에도 적용될 수 있다. 즉, 유기 발광 표시장치가 화소 정의막의 관통부를 통해 다른 소자들과 제2 전극이 전기적으로 연결되는 구조를 갖는다면, 당해 기술분야의 통상의 지식을 가진 자의 기술적 수준에서 용이하게 적용 가능한 범위까지 상기 구조를 활용한 다양한 유기 발광 표시장치 설계가 가능하다. 이러한 구조적 특징은 적색, 청색, 녹색의 서브화소(sub-pixel)를 갖는 RGB 유기 발광소자뿐 아니라, 백색 빛을 발광하는 백색 유기 발광소자에도 적용될 수 있으며, 이러한 유기 발광 소자는 텔레비전, 컴퓨터 모니터, 휴대용 단말기의 디스플레이, 이동통신기기의 디스플레이 등 각종 전자기기의 표시장치로 활용 될 수 있다.
100: 베이스 기판 110: 버퍼층
111: 제1 소스 112: 제1 드레인
113: 제1 채널 114: 게이트 절연막
115: 제1 게이트 전극 116: 제1 소스 전극
117: 제1 드레인 전극 120: 제1 트랜지스터
150: 층간 절연막 152: 구동 전압 공급부
154: 기준 전압 공급부 160: 절연층
162: 제1 관통부 170: 제1 전극
172: 유기층 180: 화소 정의막
181: 제2 관통부 182: 제3 관통부
190: 제2 전극 200: 보호막
PR: 화소영역 OR: 주변 영역
ELVDD: 구동 전압부 ELVSS: 기준 전압부
EL: 유기 발광 다이오드 221: 제2 소스
222: 제2 드레인 223: 제2 채널
225: 제2 게이트 226: 제2 소스 전극
227: 제2 드레인 전극 230: 제2 트랜지스터

Claims (15)

  1. 베이스 기판;
    상기 베이스 기판 상에 배치되고, 제1 게이트 전극, 제1 소스 전극 및 제1 드레인 전극을 포함하는 제1 트랜지스터;
    상기 베이스 기판 상에 배치되는 구동 전압 공급부;
    상기 제1 트랜지스터, 상기 구동 전압 공급부 및 상기 베이스 기판을 커버하고 제1 관통부 및 제2 관통부를 포함하는 절연층;
    상기 제1 관통부를 통해 상기 구동 전압 공급부와 전기적으로 연결되는 제1 전극;
    상기 제1 전극 상에 배치되고, 화소영역과 상기 화소영역을 포위하는 비화소영역으로 정의되며, 제3관통부를 포함하는 화소 정의막;
    상기 제1 전극 상의 상기 화소영역에 배치되고, 발광층을 포함하는 유기층; 및
    상기 제1 전극에 대향하고, 상기 유기층 및 상기 화소 정의막 상에 배치되며, 상기 제3 관통부 및 상기 제2 관통부를 통해 상기 제1 트랜지스터와 전기적으로 연결되는 제2 전극을 포함하고,
    상기 제2 관통부 및 상기 제3 관통부는 서로 연결되는 것을 특징으로 하는 유기 발광 표시장치.
  2. 제 1 항에 있어서, 상기 베이스 기판 상에 배치되고, 상기 제1 관통부를 통해 상기 제1 전극과 전기적으로 연결되며, 상기 구동 전압 공급부와 전기적으로 연결되는 구동 소자를 더 포함하는 것을 특징으로 하는 유기 발광 표시장치.
  3. 제 2 항에 있어서, 상기 구동 소자는 수동 소자를 포함하는 것을 특징으로 하는 유기 발광 표시장치.
  4. 제 2 항에 있어서, 상기 구동 소자는 능동 소자를 포함하는 것을 특징으로 하는 유기 발광 표시장치.
  5. 제 2 항에 있어서, 상기 구동 소자는 제2 소스 전극, 제2 게이트 전극, 및 상기 제2 게이트 전극과 전기적으로 연결된 제2 드레인 전극을 포함하는 제2 트랜지스터를 포함하는 것을 특징으로 하는 유기 발광 표시장치.
  6. 제 5 항에 있어서, 상기 제1 트랜지스터 및 상기 제2 트랜지스터는 모두 N형 트랜지스터를 포함하는 것을 특징으로 하는 유기 발광 표시장치.
  7. 제 5 항에 있어서, 상기 제1 트랜지스터 및 제2 트랜지스터는 모두 P형 트랜지스터를 포함하는 것을 특징으로 하는 유기 발광 표시장치.
  8. 제 5 항에 있어서, 상기 제1 트랜지스터는 N형 트랜지스터를 포함하고, 상기 제2 트랜지스터는 P형 트랜지스터를 포함하는 것을 특징으로 하는 유기 발광 표시장치.
  9. 제 5 항에 있어서, 상기 제1 트랜지스터는 P형 트랜지스터를 포함하고, 상기 제2 트랜지스터는 N형 트랜지스터를 포함하는 것을 특징으로 하는 유기 발광 표시장치.
  10. 베이스 기판상에 제1 트랜지스터 및 구동 전압 공급부를 형성하는 단계;
    상기 제1 트랜지스터 및 상기 구동 전압 공급부 상에 절연층을 형성하는 단계;
    상기 절연층에 제1 관통부를 형성하는 단계;
    상기 절연층 상에 상기 제1 관통부를 통해 상기 구동 전압 공급부와 전기적으로 연결되는 제1 전극을 형성하는 단계;
    상기 제1 전극 상에 개구부를 갖는 화소 정의막을 형성하는 단계;
    상기 화소 정의막에 제3 관통부를 형성하는 단계;
    상기 절연층에 상기 제3 관통부와 연결되는 제2 관통부를 형성하는 단계;
    상기 화소 정의막의 상기 개구부 안에 유기층을 형성하는 단계; 및
    상기 제3 관통부 및 상기 제2 관통부를 통과하여 상기 제1 트랜지스터와 전기적으로 연결되는 제2 전극을 형성하는 단계를 포함하고,
    상기 제2 관통부 및 상기 제3 관통부는 서로 연결되는 것을 특징으로 하는 유기 발광 표시장치의 제조방법.
  11. 제 10 항에 있어서, 상기 베이스 기판 상에 상기 구동 전압 공급부와 전기적으로 연결되는 구동 소자를 형성하는 단계를 더 포함하고, 상기 제1 전극은 상기 제1 관통부를 통해 상기 구동 소자와 전기적으로 연결되는 것을 특징으로 하는 유기 발광 표시장치의 제조방법.
  12. 제 11 항에 있어서, 상기 구동 소자를 형성하는 단계는 상기 제1 트랜지스터를 형성하는 단계와 동시에 수행되는 것을 특징으로 하는 유기 발광 표시장치의 제조방법.
  13. 제 12 항에 있어서, 상기 구동 소자를 형성하는 단계는 상기 베이스 기판상에 제2 트랜지스터를 형성하는 단계를 포함하는 것을 특징으로 하는 유기 발광 표시장치의 제조방법.
  14. 제 13 항에 있어서, 상기 제1 트랜지스터 및 상기 제2 트랜지스터를 형성하는 단계는
    상기 베이스기판 상에 버퍼층을 형성하는 단계;
    상기 버퍼층 상에 제1 반도체층 및 제2 반도체층을 형성하는 단계;
    상기 제1 반도체층 및 상기 제2 반도체층 상에 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 상에 제1 게이트 전극 및 제2 게이트 전극을 형성하는 단계;
    상기 제1 게이트 전극, 상기 제2 게이트 전극, 상기 제1 반도체 층 및 상기 제2 반도체 층을 덮도록 층간 절연막을 형성하는 단계;
    상기 층간 절연막 및 상기 게이트 절연막을 통과하여 상기 제1 반도체층과 전기적으로 연결되는 제1소스 전극 및 제1 드레인 전극을 형성하는 단계;
    상기 층간 절연막 및 상기 게이트 절연막을 통과하여 상기 제2 반도체층 및 상기 제2 게이트 전극과 전기적으로 연결되는 제2 드레인 전극을 형성하는 단계; 및
    상기 층간 절연막 및 상기 게이트 절연막을 통과하여 상기 제2 반도체층과 전기적으로 연결되는 제2 소스 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 유기 발광 표시장치 제조방법.
  15. 제 13 항에 있어서, 상기 제1 트랜지스터 및 상기 제2 트랜지스터를 형성하는 단계는,
    상기 베이스 기판상에 제1 게이트 전극, 제2 게이트 전극 및 상기 제2 게이트전극과 전기적으로 연결되는 보조전극을 형성하는 단계;
    상기 제1 게이트 전극, 상기 제2 게이트 전극 및 상기 보조전극 상에 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 상에 제1 반도체층 및 제2 반도체층을 형성하는 단계;
    상기 제1 반도체층 및 상기 제2 반도체층의 일부와 전기적으로 연결되는 제1 소스 전극, 제1 드레인 전극 및 제2 소스 전극을 형성하는 단계; 및
    상기 게이트 절연막을 통하여 상기 보조전극과 전기적으로 연결되고, 상기 제2 반도체층의 일부와 전기적으로 연결되는 제2 드레인 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 유기 발광 표시장치 제조방법.
KR1020130064034A 2013-06-04 2013-06-04 유기 발광 표시장치 및 그 제조방법 KR102056466B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130064034A KR102056466B1 (ko) 2013-06-04 2013-06-04 유기 발광 표시장치 및 그 제조방법
US14/060,106 US9178005B2 (en) 2013-06-04 2013-10-22 Organic light emitting display and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130064034A KR102056466B1 (ko) 2013-06-04 2013-06-04 유기 발광 표시장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20140142519A KR20140142519A (ko) 2014-12-12
KR102056466B1 true KR102056466B1 (ko) 2019-12-17

Family

ID=51984089

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130064034A KR102056466B1 (ko) 2013-06-04 2013-06-04 유기 발광 표시장치 및 그 제조방법

Country Status (2)

Country Link
US (1) US9178005B2 (ko)
KR (1) KR102056466B1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102149685B1 (ko) * 2014-03-28 2020-09-01 엘지디스플레이 주식회사 유기 발광 소자
KR102292058B1 (ko) * 2015-02-26 2021-08-23 삼성디스플레이 주식회사 산화물 반도체 소자, 산화물 반도체 소자의 제조 방법 및 산화물 반도체 소자를 포함하는 유기 발광 표시 장치
KR102503164B1 (ko) * 2016-04-05 2023-02-24 삼성디스플레이 주식회사 표시 패널 및 이의 제조 방법
KR102623624B1 (ko) 2016-05-18 2024-01-10 삼성디스플레이 주식회사 트랜지스터 표시판 및 그 제조 방법
KR102521254B1 (ko) * 2016-06-01 2023-04-17 삼성디스플레이 주식회사 표시 패널 및 이의 제조 방법
JP2017224676A (ja) * 2016-06-14 2017-12-21 株式会社ジャパンディスプレイ 半導体装置及び表示装置
KR102580063B1 (ko) * 2016-07-21 2023-09-19 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102389264B1 (ko) * 2016-09-02 2022-04-22 삼성디스플레이 주식회사 표시장치 및 그 제조방법
KR102010803B1 (ko) * 2017-12-29 2019-09-20 엘지디스플레이 주식회사 발광 디스플레이 장치
KR102564145B1 (ko) * 2018-11-07 2023-08-07 엘지디스플레이 주식회사 트랜지스터, 전자장치 및 트랜지스터 회로
KR20200078242A (ko) * 2018-12-21 2020-07-01 엘지디스플레이 주식회사 표시장치
KR20200115852A (ko) * 2019-03-28 2020-10-08 삼성디스플레이 주식회사 표시 장치
CN113410176B (zh) * 2020-03-16 2023-10-27 合肥晶合集成电路股份有限公司 Oled器件及其制造方法
KR20220021084A (ko) * 2020-08-12 2022-02-22 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20220037888A (ko) * 2020-09-18 2022-03-25 엘지디스플레이 주식회사 표시 장치

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8610645B2 (en) * 2000-05-12 2013-12-17 Semiconductor Energy Laboratory Co., Ltd. Display device
US7049636B2 (en) * 2002-10-28 2006-05-23 Universal Display Corporation Device including OLED controlled by n-type transistor
US7692610B2 (en) * 2005-11-30 2010-04-06 Semiconductor Energy Laboratory Co., Ltd. Display device
US7869206B2 (en) * 2008-09-05 2011-01-11 Apple Inc. Handheld computing device
KR101818451B1 (ko) 2010-12-24 2018-01-16 엘지디스플레이 주식회사 유기발광다이오드 표시소자 및 그 제조방법
KR20120140474A (ko) 2011-06-21 2012-12-31 삼성디스플레이 주식회사 유기 발광 디스플레이 장치와, 이의 제조 방법
KR101859965B1 (ko) 2011-07-22 2018-05-23 엘지디스플레이 주식회사 표시장치 및 그 제조방법

Also Published As

Publication number Publication date
KR20140142519A (ko) 2014-12-12
US20140353607A1 (en) 2014-12-04
US9178005B2 (en) 2015-11-03

Similar Documents

Publication Publication Date Title
KR102056466B1 (ko) 유기 발광 표시장치 및 그 제조방법
KR102662898B1 (ko) 유기 발광 표시 장치
KR102572716B1 (ko) 유기발광표시장치 및 그 제조방법
US9893128B2 (en) Organic light emitting display device including a tandem structure and method of manufacturing the organic light emitting display device including the tandem structure
US11380734B2 (en) Organic light emitting diode display including capping layer having optical thickness for improving optics
KR102525501B1 (ko) 유기 발광 표시 장치
US9263502B2 (en) Organic light emitting element, organic light emitting display device, and method of manufacturing the organic light emitting display device
KR101107178B1 (ko) 유기 발광 표시 장치
US9368757B2 (en) Organic light emitting display device including graded functional layers
KR102481551B1 (ko) 표시 장치, 표시 장치의 제조 방법 및 전자 기기
US9118029B2 (en) Organic light emitting display and method of manufacturing the same
KR102161600B1 (ko) 유기 발광 표시 장치 및 이의 제조 방법
KR101954973B1 (ko) 유기 발광 표시 장치
KR20120061106A (ko) 유기 발광 표시 장치
KR102047279B1 (ko) 유기발광 표시 장치 및 그 제조 방법
KR20100013799A (ko) 유기 발광 표시 장치
US20140361272A1 (en) Light emitting element, organic light emitting display device having the same and method of manufacturing the same
JP2019129221A (ja) 表示装置および表示装置の製造方法
KR102703676B1 (ko) 유기 발광 표시 장치
KR20240134278A (ko) 유기 발광 표시 장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant