KR20120140474A - 유기 발광 디스플레이 장치와, 이의 제조 방법 - Google Patents

유기 발광 디스플레이 장치와, 이의 제조 방법 Download PDF

Info

Publication number
KR20120140474A
KR20120140474A KR1020110060230A KR20110060230A KR20120140474A KR 20120140474 A KR20120140474 A KR 20120140474A KR 1020110060230 A KR1020110060230 A KR 1020110060230A KR 20110060230 A KR20110060230 A KR 20110060230A KR 20120140474 A KR20120140474 A KR 20120140474A
Authority
KR
South Korea
Prior art keywords
gate electrode
electrode
source
drain
region
Prior art date
Application number
KR1020110060230A
Other languages
English (en)
Inventor
박병건
이탁영
서진욱
이기용
나흥열
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020110060230A priority Critical patent/KR20120140474A/ko
Priority to TW101103792A priority patent/TW201301500A/zh
Priority to US13/368,536 priority patent/US8658460B2/en
Priority to CN201210114802.6A priority patent/CN102842533B/zh
Publication of KR20120140474A publication Critical patent/KR20120140474A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78627—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile with a significant overlap between the lightly doped drain and the gate electrode, e.g. GOLDD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Abstract

유기 발광 디스플레이 장치와, 이의 제조 방법을 개시한다. 본 발명은 기판 상에 반도체 활성층을 형성하는 단계;와, 반도체 활성층이 형성된 기판 상에 게이트 절연막을 형성하는 단계;와, 게이트 절연막 상에 하부 게이트 전극과, 하부 게이트 전극 상에 형성되는 상부 게이트 전극을 가지는 게이트 전극을 형성하는 단계;와, 게이트 전극을 마스크로 하여 반도체 활성층에 소스 영역과 드레인 영역을 형성하는 단계;와, 기판 상에 층간 절연막을 형성하고, 이를 식각하여 소스 영역과 드레인 영역의 일부를 노출시키는 콘택 홀을 형성함과 동시에, 소스 영역과 드레인 영역의 일부를 노출시키는 단계;와, 기판 상에 소스/드레인 전극 원소재를 형성하고, 이를 식각하여 소스 전극과, 드레인 전극을 형성하는 단계;와, 반도체 활성층 상에 불순물 이온을 주입하여 엘디디(LDD) 영역을 가지는 지오엘디디(GOLDD) 구조를 형성하는 단계;와, 기판 상에 보호막을 증착하는 단계;와, 기판 상에 디스플레이 소자를 형성하는 단계;를 포함하는 것으로서, 박막 트랜지스터의 핫 캐리어(Hot Carrier) 신뢰성 및 누설 전류를 개선할 수 있다.

Description

유기 발광 디스플레이 장치와, 이의 제조 방법{Organic light emitting display device and Method for manufacturing the same}
본 발명은 유기 발광 디스플레이 장치에 관한 것으로서, 보다 상세하게는 지오엘디디(GOLDD) 구조를 용이하게 제조하기 위한 유기 발광 디스플레이 장치와, 이의 제조 방법에 관한 것이다.
통상적으로, 유기 발광 디스플레이 장치(Organic light emitting display device, OLED)는 디지털 카메라나, 비디오 카메라나, 캠코더나, 휴대 정보 단말기나, 스마트 폰 등의 모바일 기기용 디스플레이 장치나, 초박형 텔레비전이나, 초슬림 노트북이나, 태블릿 퍼스널 컴퓨터나, 플렉서블 디스플레이 장치 등의 전자/전기 제품에 적용할 수 있어서 각광받고 있다.
유기 발광 디스플레이 장치는 애노우드와 캐소우드에 주입되는 정공과 전자가 유기 발광층에서 재결합하여 발광하는 원리로 색상을 구현할 수 있는 것으로서, 애노우드와 캐소우드 사이에 유기 발광층을 삽입한 적층형 구조이다.
그러나, 상기한 구조로는 고효율 발광을 얻기 어렵기 때문에 각각의 전극과 유기 발광층 사이에 전자 주입층, 전자 수송층, 정공 수송층, 및 정공 주입층 등의 중간층을 선택적으로 추가 삽입하여 이용하고 있다.
유기 발광 디스플레이 장치는 구동 방식에 따라 수동형 OLED(Passive Matrix OLED)와, 능동형 OLED(Active Matrix OLED)로 구분한다. 능동형 유기 발광 디스플레이 장치는 스위칭 소자로 기능하는 박막 트랜지스터(Thin Film Transistor, TFT)를 포함한다. 박막 트랜지스터는 폴리 실리콘 박막 트랜지스터의 오프 상태에서의 신뢰성 및 누설 전류를 개선할 필요가 있다.
이러한 박막 트랜지스터의 신뢰성 및 누설 전류를 개선하기 위하여 엘디디(Lightly Doped Drain, 이하, LDD) 구조가 이용되고 있다.
LDD 구조의 박막 트랜지스터는 게이트 전극을 형성한 후 LDD 구조의 형성을 위한 낮은 도우즈(low dose)의 불순물 도핑을 실시하고, 이후, 포토 공정을 통하여 박막 트랜지스터의 소스 및 드레인 영역의 형성을 위한 높은 도우즈(high dose)의 불순물 도핑을 추가적으로 실시한다.
그러나, LDD 구조의 박막 트랜지스터를 사용시에는 구동 전류의 저하 및 마스크 공정수가 많아지므로, 공정 수율이 저하되고, 제조 비용이 상승되는 문제점이 있다.
본 발명은 소망하는 박막 트랜지스터에만 선택적으로 지오엘디디(GOLDD) 구조를 제조하여 구동 전류 저하를 최소화하여서 누설 전류 특성을 개선한 유기 발광 디스플레이 장치와 이의 제조 방법을 제공하는 것이다.
본 발명의 바람직한 일 측면에 따른 유기 발광 디스플레이 장치의 제조 방법은,
기판 상에 반도체 활성층을 형성하는 단계;
상기 반도체 활성층이 형성된 기판 상에 게이트 절연막을 형성하는 단계;
상기 게이트 절연막 상에 하부 게이트 전극과, 상기 하부 게이트 전극 상에 형성되는 상부 게이트 전극을 가지는 게이트 전극을 형성하는 단계;
상기 게이트 전극을 마스크로 하여 반도체 활성층에 소스 영역과 드레인 영역을 형성하는 단계;
상기 기판 상에 층간 절연막을 형성하고, 이를 식각하여 상기 소스 영역과 드레인 영역의 일부를 노출시키는 콘택 홀을 형성함과 동시에, 소스 영역과 드레인 영역의 일부를 노출시키는 단계;
상기 기판 상에 소스/드레인 전극 원소재를 형성하고, 이를 식각하여 소스 전극과, 드레인 전극을 형성하는 단계;
상기 반도체 활성층 상에 불순물 이온을 주입하여 엘디디(LDD) 영역을 가지는 지오엘디디(GOLDD) 구조를 형성하는 단계;
상기 기판 상에 보호막을 증착하는 단계; 및
상기 기판 상에 디스플레이 소자를 형성하는 단계;를 포함한다.
일 실시예에 있어서, 상기 층간 절연막을 식각시, 상기 상부 게이트 전극의 가장자리 부분은 상기 층간 절연막이 식각되어서 노출된다.
일 실시예에 있어서, 상기 소스/드레인 전극 원소재를 식각시, 상기 상부 게이트 전극의 가장자리 부분이 상기 소스/드레인 전극 원소재와 동시에 식각되어서 상기 하부 게이트 전극의 가장자리 부분이 노출된다.
일 실시예에 있어서, 상기 상부 게이트 전극의 길이는 상기 하부 게이트 전극의 길이보다 짧게 형성된다.
일 실시예에 있어서, 상기 소스/드레인 전극 원소재를 식각시, 상기 소스 영역에 대하여 상기 소스 전극이 전기적으로 연결되고, 상기 드레인 영역에 대하여 상기 드레인 전극이 전기적으로 연결되며, 상기 소스 전극 및 드레인 전극은 적층된 게이트 절연막의 측벽 및 층간 절연막을 감싸고, 상기 콘택 홀의 나머지 부분은 공간으로 존재한다.
일 실시예에 있어서, 지오엘디디 구조를 형성하는 단계에서는, 상기 하부 게이트 전극과 수직 방향으로 대응되는 부분에는 하부 게이트 전극의 가장자리 부분을 통하여 불순물 이온이 주입되어서 저농도의 엘디디 영역이 형성된다.
일 실시예에 있어서, 상기 하부 게이트 전극의 가장자리 부분과 상기 저농도의 LDD 영역은 수직 방향으로 중첩되게 형성된다.
일 실시예에 있어서, 상기 하부 게이트 전극은 투명 도전막이다.
일 실시예에 있어서, 상기 상부 게이트 전극은 Mo, MoW, Cr, Al, Al 합금, Mg, Al, Ni, W, Au 중에서 선택된 단층막이나 이들의 혼합으로 이루어진 다층막이다.
일 실시예에 있어서, 상기 콘택 홀에는 보호막이 증착된다.
본 발명의 다른 측면에 따른 유기 발광 디스플레이 장치는,
기판 상에 형성되며, 소스/드레인 영역과, 엘디디(LDD) 영역과, 채널 영역을 가지는 반도체 활성층;과,
상기 반도체 활성층 상에 형성된 게이트 절연막;과,
상기 게이트 절연막 상에 형성되며, 하부 게이트 전극과, 상기 하부 게이트 전극 상에 형성되는 상부 게이트 전극을 가지는 게이트 전극;과,
상기 게이트 전극 상에 형성되며, 콘택 홀이 형성된 층간 절연막;과,
상기 콘택 홀을 통하여 상기 소스/드레인 영역에 대하여 전기적으로 연결되는 소스 전극 및 드레인 전극;과,
상기 층간 절연막 상에 형성된 보호막층;과,
상기 기판 상에 형성된 디스플레이 소자;를 포함하되,
상기 상부 게이트 전극의 길이는 하부 게이트 전극의 길이보다 더 짧게 형성되어서 하부 게이트 전극의 가장자리 부분은 노출되고, 상기 하부 게이트 전극의 가장자리 부분은 상기 엘디디 영역과 수직 방향으로 중첩되고,
상기 콘택 홀에는 상기 소스 전극 및 드레인 전극이 적층된 게이트 절연막의 측벽 및 층간 절연막을 감싸는 이외의 공간에 상기 소스 전극 및 드레인 전극을 커버하는 보호막층이 증착된다.
일 실시예에 있어서, 불순물 이온의 도핑 농도는 소스 및 드레인 영역, 엘디디 영역, 채널 영역 순으로 옅게 형성된다.
일 실시예에 있어서, 상기 하부 게이트 전극은 투명 도전막이다.
일 실시예에 있어서, 상기 상부 게이트 전극은 Mo, MoW, Cr, Al, Al 합금, Mg, Al, Ni, W, Au 중에서 선택된 단층막이나 이들의 혼합으로 이루어진 다층막이다.
이상과 같이, 본 발명의 유기 발광 디스플레이 장치와, 이의 제조 방법은 박막 트랜지스터의 핫 캐리어(Hot Carrier) 신뢰성 및 누설 전류를 개선할 수 있다.
또한, 5 마스크의 공정시, 추가적인 마스크없이 GOLDD 구조를 형성할 수 있으므로, 제조 비용을 절감할 수 있다.
도 1a는 본 발명의 일 실시예에 따른 기판 상에 반도체 활성층, 게이트 절연막, 게이트 전극이 형성된 이후의 상태를 도시한 단면도,
도 1b는 도 1a의 반도체 활성층 상에 소스 영역 및 드레인 영역을 형성한 이후의 상태를 도시한 단면도,
도 1c는 도 1a의 기판 상에 층간 절연막을 형성한 이후의 상태를 도시한 단면도,
도 1d는 도 1c의 기판 상에 콘택 홀을 형성한 이후의 상태를 도시한 단면도,
도 1e는 도 1d의 기판 상에 소스/드레인 전극 원소재를 형성한 이후의 상태를 도시한 단면도,
도 1f는 도 1e의 기판 상에 소스/드레인 전극을 형성한 이후의 상태를 도시한 단면도,
도 1g는 도 1f의 기판 상에 지오엘디디 구조를 형성한 이후의 상태를 도시한 단면도,
도 1h는 도 1g의 기판 상에 디스플레이 소자를 형성한 이후의 상태를 도시한 단면도.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고, 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
제 1, 제 2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 구성 요소들은 용어들에 의하여 한정되어서는 안된다. 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만 사용된다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, “포함한다” 또는 “가지다” 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나, 숫자, 단계, 동작, 구성 요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 본 발명에 따른 유기 발광 표시 장치의 실시예를 첨부 도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 1a 내지 도 1h는 본 발명의 일 실시예에 따른 유기 발광 디스플레이 장치(100)를 제조하는 방법을 순차적으로 도시한 것이다.
도 1a에 도시된 바와 같이, 기판(101)이 마련된다. 상기 기판(101)은 글래스나, 플라스틱과 같은 절연성 기판이 바람직하다.
상기 기판(101)의 윗면에는 버퍼층(102)을 형성시킨다. 상기 버퍼층(102)은 유기물이나, 무기물이나, 유기물 및 무기물이 교대로 적층된 구조이다. 상기 버퍼층(102)은 산소와 수분을 차단하는 역할을 수행함과 동시에, 상기 제 1 기판(101)으로부터 발생하는 수분 또는 불순물의 확산을 방지하거나, 반도체 활성층의 결정화시 열의 전달 속도를 조절함으로써, 반도체의 결정화가 잘 이루어질 수 있는 역할을 수행한다.
다음으로, 상기 버퍼층(102)의 상부에는 약 300 내지 700A 정도의 두께를 가지는 반도체 활성층(103)을 형성하게 된다. 상기 반도체 활성층(103)이 폴리 실리콘으로 형성될 경우에는 아몰퍼스 실리콘을 형성하고, 이를 결정화시켜 폴리 실리콘으로 변화시킨후 패터닝을 하여 반도체 활성층(103)을 형성하게 된다.
아몰퍼스 실리콘의 결정화 방법으로는 RTA(Rapid Thermal Annealing)법, SPC(Solid Phase Crystallzation)법, ELA(Eximer Laser Annealing)법, MIC(Metal Induced Crystallization)법, MIL(Metal Induced Lateral Crystallization)법, SGS(Super Grain Silicon)법, SLS(Sequential Lateral Solidification))법 등 다양한 방법이 적용될 수 있다.
이어서, 상기 기판(101)의 전면에 걸쳐서 상기 반도체 활성층(103)의 상부에 게이트 절연막(104)을 증착하게 된다. 상기 게이트 절연막(104)은 SiO2로 된 단일층이나, SiO2와 SiNx의 이중층 구조로 형성가능하며, 전체 두께는 약 800 내지 1200A 정도가 바람직하다.
다음으로서, 상기 게이트 절연막(104)의 윗면에는 게이트 전극(105)을 형성하게 된다. 상기 게이트 전극(105)은 증착후 패터닝하는 것에 의하여 하부 게이트 전극(106)과, 상부 게이트 전극(107)이 적층된 이중막 구조를 가지게 된다.
상기 하부 게이트 전극(106)은 ITO막이나, IZO막과 같은 투명 도전막 등의 상부 게이트 전극(107) 에칭시에 선택비가 있는 전극 소재이며, 상기 상부 게이트 전극(107)은 단일 또는 다중 금속의 사용이 가능하며, Mo, MoW, Cr, Al, Al 합금, Mg, Cu, Ti, Ag, Al, Ni, W, Au 등의 단층막이나 이들의 혼합으로 이루어진 다층막으로 형성되는 것이 바람직하다. 예를 들면, 상기 하부 게이트 전극(106)은 ITO막을 약 300A 정도의 두께로 증착하고, 상기 상부 게이트 전극(107)은 Mo/Al/Mo의 다층막을 각각 1000/3000/1000A 또는 1000/4000/1000A 정도의 두께로 증착할 수 있다.
이어서, 도 1b에 도시된 바와 같이, 상기 반도체 활성층(103) 상에 상기 게이트 전극(105)을 마스크로 하여 N형 또는 P형 불순물 이온을 도핑하여 소스 영역(108)과, 드레인 영역(109) 영역을 형성한다. 상기 소스 영역(108)과, 드레인 영역(109) 사이의 영역은 불순물이 도핑되지 않는 채널 영역(110)으로 작용한다.
다음으로, 도 1c에 도시된 바와 같이, 상기 기판(101) 전면에 걸쳐서 층간 절연막(111)을 형성하게 된다. 상기 층간 절연막(111)은 SiO2의 단일막이나, SiO2와 SiNx의 이중막으로 형성하게 된다. 상기 층간 절연막(111)의 전체 두께는 약 4000 내지 7000A 정도로 형성하게 된다.
이어서, 도 1d에 도시된 바와 같이, 상기 층간 절연막(111)을 식각하는 것에 의하여 상기 게이트 절연막(104)과, 층간 절연막(111)을 선택적으로 제거하여 콘택 홀(112)을 형성하게 된다. 상기 콘택 홀(112)이 형성되는 것으로 인하여 소스 영역(108)과, 드레인 영역(109)의 일부 표면이 노출된다.
이때, 상부 게이트 전극(107)의 일부 표면이 외부로 노출된다. 즉, 층간 절연막(111)을 식각시, 상기 상부 게이트 전극(107)의 가장자리 부분(113)은 상기 층간 절연막(111)에 의하여 매립되지 않고, 외부로 노출된다.
이에 따라, 상기 콘택 홀(112)에는 상기 층간 절연막(111)이 형성되지 않는 구조이다.
다음으로, 도 1e에 도시된 바와 같이, 상기 기판(101)의 전면에 걸쳐서 소스/드레인 금속 원소재(114)를 증착하게 된다. 상기 소스/드레인 금속 원소재(114)는 Mo/Al/Mo 구조로 증착하게 되며, 증착되는 두께는 약 1000/4000?6000/1000A 정도의 두께로 형성한다. 상기 소스/드레인 금속 원소재(114)는 상기 콘택 홀(112)을 포함하여, 상기 층간 절연막(111)과, 상부 게이트 전극(107)의 가장자리 부분(113)을 다같이 커버하도록 증착된다.
이어서, 포토 레지스트(미도시)를 도포하고, 상기 소스/드레인 금속 원소재(114)를 식각하게 된다. 상기 소스/드레인 금속 원소재(114)를 식각하는 것에 의하여, 도 1f에 도시된 바와 같이, 상기 콘택 홀(112)을 통하여 소스 영역(108)에 대하여 전기적으로 연결되는 소스 전극(115)과, 드레인 영역(109)에 대하여 전기적으로 연결되는 드레인 전극(116)을 형성하게 된다.
이때, 상기 소스 전극(115)과, 드레인 전극(116)은 상기 콘택 홀(112)을 완전히 매립하는 것이 아니라, 적층된 게이트 절연막(104)의 측벽 및 층간 절연막(111)의 측벽을 감싸고, 상기 콘택 홀(112)의 나머지 부분은 공간으로 존재하게 된다.
특히, 상기 소스/드레인 금속 원소재(도 1e의 114)를 식각시, 상기 상부 게이트 전극(107)의 가장자리 부분(도 1e의 113)은 층간 절연막(111)에 의하여 커버되지 않고 노출되어 있으므로, 상기 상부 게이트 전극(107)의 가장자리 부분(113)은 상기 소스/드레인 금속 원소재(114)와 같이 동시에 식각된다. 따라서, 상기 상부 게이트 전극(107)와 상기 소스/드레인 금속 원소재(114)는 동일한 소재로 이루어지는 것이 바람직하다.
이때, 사용되는 에칭액은 상기 상부 게이트 전극(107)의 가장자리 부분(113)과, 소스/드레인 금속 원소재(114)에 대해서는 에칭이 가능하지만, 상기 하부 게이트 전극(106)에는 반응하지 않은 에칭액을 사용해야 한다. 이에 따라, 상기 상부 게이트 전극(107)의 가장자리 부분(113)은 식각되어서, 상기 하부 게이트 전극(106)의 가장자리 부분(117)은 노출된다.
상기 소스/드레인 금속 원소재(114)와, 상부 게이트 전극(107)의 가장자리 부분(113)의 식각이 동시에 이루어지게 된 이후에는 상기 상부 게이트 전극(107)의 길이(L1)는 상기 하부 게이트 전극(106)의 길이보다(L2)보다 짧게 형성된다.
이어서, 도 1g에 도시된 바와 같이, 상기 소스 영역(108)과, 드레인 영역(109) 영역 형성시보다 낮은 농도의 도펀트가 들어가도록 N형이나, P형 불순물 이온을 주입하눈 것에 의하여 LDD(Lightly Dopped Drain) 영역(120)을 형성하게 된다.
즉, 상기 하부 게이트 전극(106)의 길이(L2)가 상부 게이트 전극(107)의 길이(L1)보다 길게 형성되는 구조이므로, 불순물 이온이 상기 상부 게이트 전극(107)의 바깥쪽으로 연장된 하부 게이트 전극(106)의 노출된 가장자리 부분(117)을 통하여 반도체 활성화층에 주입되는 것에 의하여 저농도의 LDD 영역(120)을 형성하게 된다. 이에 따른 상기 불순물 이온의 도핑 농도는 소스 영역(108) 및 드레인 영역(109), LDD 영역(120), 채널 영역(110) 순으로 옅어지게 된다.
따라서, 본 실시예는 게이트 전극(105)과, LDD 영역(120)이 서로 중첩되는 GOLDD(Gold Overlapped Lightly Dopped Drain) 구조를 형성하게 된다. 이처럼, 상부 게이트 전극(107)의 길이를 하부 게이트 전극(106)의 길이보다 짧게 형성하는 것에 의하여 마스크의 추가없이 GOLDD 구조를 형성할 수 있다.
다음으로, 도 1h에 도시된 바와 같이, 박막 트랜지스터부에 GOLDD 구조를 형성시킴과 동시에, 화소부에는 디스플레이 소자를 형성하게 된다. 상기 디스플레이 소자를 형성시키기 위한 각 기능층, 이를테면, 5 마스크 공정을 적용시에는 화소부의 애노우드는 박막 트랜지스터부의 게이트 전극(105)를 형성시 동시에 형성될 수 있거나, 별도의 박막층 제조 공정을 통하여 형성될 수 있는등 어느 하나에 한정되는 것은 아니다.
여기서는, 별도의 박막층 제조 공정을 통하여 디스플레이 소자의 각 기능층을 형성하는 것을 설명하기로 한다. 또한, 디스플레이 소자는 유기 발광 소자를 예시하고 있으나, 이에 한정되는 것은 아니고, 다양한 디스플레이 소자가 적용 가능하다.
상기 소스 전극(115)과 드레인 전극(116)이 형성된 기판(101)의 전면에 걸쳐 보호막(121)을 증착하게 된다. 상기 보호막(패시베이션층 및/또는 평탄화막, 121)으로는 아크릴(Acryl)이나, BCB(Benzocyclobutene), PI(Polyimide) 등과 같은 유기물이나, SiNx와 같은 무기물로 형성할 수 있으며, 단층으로 형성하거나, 이중 또는 다중 층으로 구성될 수 있는등 다양한 변형이 가능하다. 이에 따라, 상기 소스 전극(115) 및 드레인 전극(116)을 커버하는 보호막(121)은 상기 콘택 홀(112)의 나머지 공간을 채우면서, 박막 트랜지스터를 보호하게 된다.
이어서, 화소부의 보호막(121)을 식각하여 소스 전극(115)이나 드레인 전극(116)의 일 전극에 콘택 홀(122)을 통하여 애노우드 역할을 하는 제 1 전극(123)이 전기적으로 연결될 수 있도록 한다.
상기 제 1 전극(123)은 유기 발광 소자에 구비되는 전극들 중 일 전극으로서 기능하는 것으로, 다양한 도전성 소재로 형성될 수 있다. 상기 제 1 전극(123)은 투명 전극이나, 반사형 전극으로 형성될 수 있다. 상기 제 1 전극(123)이 투명 전극으로 사용될 때에는 ITO, IZO, ZnO 또는 In2O3를 구비할 수 있으며, 반사형 전극으로 사용될 때에는 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 및 이들의 화합물 등으로 반사막을 형성한 후, 그 위에 ITO, IZO, ZnO 또는 In2O3를 형성할 수 있다.
다음으로, 상기 제 1 전극(123) 상에 상기 제 1 전극(123)의 적어도 일부가 노출되도록 절연성 소재로 패터닝시킨 픽셀 정의막(124)을 형성한다.
이어서, 상기 제 1 전극(123)의 노출된 부분에 발광층을 포함하는 중간층(125)을 형성한다. 상기 중간층(125)은 저분자 또는 고분자 유기물로 구비될 수 있다.
저분자 유기물을 사용할 경우, 정공 주입층(Hole Injection Layer, HIL), 정공 수송층(Hole Transport Layer, HTL), 유기 발광층(Emissive Layer, EML), 전자 수송층(Electron Transport Layer, ETL), 전자 주입층(Electron Injection Layer, EIL) 등이 단일 혹은 복합의 구조로 적층되어 형성될 수 있다.
저분자 유기물을 사용할 경우, 사용 가능한 유기 재료는 구리 프탈로시아닌(Copper phthalocyanine, CuPc), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘 (N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine, NPB) , 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯해 다양하게 적용 가능하다. 이들 저분자 유기물은 마스크들을 이용한 진공 증착 등의 방법으로 형성될 수 있다.
고분자 유기물의 경우에는 대개 정공 수송층(HTL) 및 발광층(EML)으로 구비된 구조를 가질 수 있으며, 이때, 상기 정공 수송층으로 PEDOT를 사용하고, 발광층으로 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등 고분자 유기물질을 사용하며, 이를 스크린 인쇄나 잉크젯 인쇄방법 등으로 형성할 수 있다.
다음으로, 상기 중간층(125)을 중심으로 상기 제 1 전극(123)에 대향하도록 캐소우드 역할을 하는 제 2 전극(126)을 형성하게 된다.
상기 제 2 전극(126)은 투명 전극 또는 반사형 전극으로 구비될 수 있다.
상기 제 2 전극(126)이 투명 전극으로 사용될 경우, Li, Ca, LiF/Ca, LiF/Al, Al, Mg 및 이들의 화합물로 이루어진 층과, 이 층 상에 ITO, IZO, ZnO 또는 In2O3 등의 투명 전극 형성용 물질로 형성된 보조 전극이나 버스 전극 라인을 구비할 수 있다. 상기 제 2 전극(126)이 반사형 전극으로 사용될 경우, Li, Ca, LiF/Ca, LiF/Al, Al, Mg 및 이들의 화합물을 전면 증착하여 형성한다.
상기와 같은 과정을 통하여 유기 발광 디스플레이 장치(100)를 제조하게 된다.
100...유기 발광 디스플레이 장치 101...기판
103...반도체 활성층 104...게이트 절연막
105...게이트 전극 106...하부 게이트 전극
107...상부 게이트 전극 108...소스 영역
109...드레인 영역 110...채널 영역
111...층간 절연막 115...소스 전극
116...드레인 전극 120...LDD 영역
121...보호막 122...하부 전극
124...발광층 125...상부 전극

Claims (15)

  1. 기판 상에 반도체 활성층을 형성하는 단계;
    상기 반도체 활성층이 형성된 기판 상에 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 상에 하부 게이트 전극과, 상기 하부 게이트 전극 상에 형성되는 상부 게이트 전극을 가지는 게이트 전극을 형성하는 단계;
    상기 게이트 전극을 마스크로 하여 반도체 활성층에 소스 영역과 드레인 영역을 형성하는 단계;
    상기 기판 상에 층간 절연막을 형성하고, 이를 식각하여 상기 소스 영역과 드레인 영역의 일부를 노출시키는 콘택 홀을 형성함과 동시에, 소스 영역과 드레인 영역의 일부를 노출시키는 단계;
    상기 기판 상에 소스/드레인 전극 원소재를 형성하고, 이를 식각하여 소스 전극과, 드레인 전극을 형성하는 단계;
    상기 반도체 활성층 상에 불순물 이온을 주입하여 엘디디(LDD) 영역을 가지는 지오엘디디(GOLDD) 구조를 형성하는 단계;
    상기 기판 상에 보호막을 증착하는 단계; 및
    상기 기판 상에 디스플레이 소자를 형성하는 단계;를 포함하는 유기 발광 디스플레이 장치의 제조 방법.
  2. 제 1 항에 있어서,
    상기 층간 절연막을 식각시,
    상기 상부 게이트 전극의 가장자리 부분은 상기 층간 절연막이 식각되어서 노출되는 유기 발광 디스플레이 장치의 제조 방법.
  3. 제 2 항에 있어서,
    상기 소스/드레인 전극 원소재를 식각시,
    상기 상부 게이트 전극의 가장자리 부분이 상기 소스/드레인 전극 원소재와 동시에 식각되어서 상기 하부 게이트 전극의 가장자리 부분이 노출되는 유기 발광 디스플레이 장치의 제조 방법.
  4. 제 3 항에 있어서,
    상기 상부 게이트 전극의 길이는 상기 하부 게이트 전극의 길이보다 짧게 형성되는 유기 발광 디스플레이 장치의 제조 방법.
  5. 제 3 항에 있어서,
    상기 소스/드레인 전극 원소재를 식각시,
    상기 소스 영역에 대하여 상기 소스 전극이 전기적으로 연결되고,
    상기 드레인 영역에 대하여 상기 드레인 전극이 전기적으로 연결되며,
    상기 소스 전극 및 드레인 전극은 적층된 게이트 절연막의 측벽 및 층간 절연막을 감싸고, 상기 콘택 홀의 나머지 부분은 공간으로 존재하는 유기 발광 디스플레이 장치의 제조 방법.
  6. 제 3 항에 있어서,
    지오엘디디 구조를 형성하는 단계에서는,
    상기 하부 게이트 전극과 수직 방향으로 대응되는 부분에는 하부 게이트 전극의 가장자리 부분을 통하여 불순물 이온이 주입되어서 저농도의 엘디디 영역이 형성되는 유기 발광 디스플레이 장치의 제조 방법.
  7. 제 6 항에 있어서,
    상기 하부 게이트 전극의 가장자리 부분과 상기 저농도의 LDD 영역은 수직 방향으로 중첩되게 형성되는 유기 발광 디스플레이 장치의 제조 방법.
  8. 제 1 항에 있어서,
    상기 하부 게이트 전극은 투명 도전막인 유기 발광 디스플레이 장치의 제조 방법.
  9. 제 1 항에 있어서,
    상기 상부 게이트 전극은 Mo, MoW, Cr, Al, Al 합금, Mg, Al, Ni, W, Au 중에서 선택된 단층막이나 이들의 혼합으로 이루어진 다층막인 유기 발광 디스플레이 장치의 제조 방법.
  10. 제 1 항에 있어서,
    상기 콘택 홀에는 보호막이 증착되는 유기 발광 디스플레이 장치의 제조 방법.
  11. 제 1 항에 있어서,
    상기 디스플레이 소자는 유기 발광 소자인 유기 발광 디스플레이 장치의 제조 방법.
  12. 기판 상에 형성되며, 소스/드레인 영역과, 엘디디(LDD) 영역과, 채널 영역을 가지는 반도체 활성층;과,
    상기 반도체 활성층 상에 형성된 게이트 절연막;과,
    상기 게이트 절연막 상에 형성되며, 하부 게이트 전극과, 상기 하부 게이트 전극 상에 형성되는 상부 게이트 전극을 가지는 게이트 전극;과,
    상기 게이트 전극 상에 형성되며, 콘택 홀이 형성된 층간 절연막;과,
    상기 콘택 홀을 통하여 상기 소스/드레인 영역에 대하여 전기적으로 연결되는 소스 전극 및 드레인 전극;과,
    상기 층간 절연막 상에 형성된 보호막층;과,
    상기 기판 상에 형성된 디스플레이 소자;를 포함하되,
    상기 상부 게이트 전극의 길이는 하부 게이트 전극의 길이보다 더 짧게 형성되어서 하부 게이트 전극의 가장자리 부분은 노출되고, 상기 하부 게이트 전극의 가장자리 부분은 상기 엘디디 영역과 수직 방향으로 중첩되고,
    상기 콘택 홀에는 상기 소스 전극 및 드레인 전극이 적층된 게이트 절연막의 측벽 및 층간 절연막을 감싸는 이외의 공간에 상기 소스 전극 및 드레인 전극을 커버하는 보호막층이 증착된 유기 발광 디스플레이 장치.
  13. 제 12 항에 있어서,
    불순물 이온의 도핑 농도는 소스 및 드레인 영역, 엘디디 영역, 채널 영역 순으로 옅게 형성된 유기 발광 디스플레이 장치.
  14. 제 12 항에 있어서,
    상기 하부 게이트 전극은 투명 도전막인 유기 발광 디스플레이 장치.
  15. 제 12 항에 있어서,
    상기 상부 게이트 전극은 Mo, MoW, Cr, Al, Al 합금, Mg, Al, Ni, W, Au 중에서 선택된 단층막이나 이들의 혼합으로 이루어진 다층막인 유기 발광 디스플레이 장치.
KR1020110060230A 2011-06-21 2011-06-21 유기 발광 디스플레이 장치와, 이의 제조 방법 KR20120140474A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020110060230A KR20120140474A (ko) 2011-06-21 2011-06-21 유기 발광 디스플레이 장치와, 이의 제조 방법
TW101103792A TW201301500A (zh) 2011-06-21 2012-02-06 有機發光顯示裝置及其製造方法
US13/368,536 US8658460B2 (en) 2011-06-21 2012-02-08 Organic light-emitting display device and method of manufacturing the same
CN201210114802.6A CN102842533B (zh) 2011-06-21 2012-04-18 有机发光显示装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110060230A KR20120140474A (ko) 2011-06-21 2011-06-21 유기 발광 디스플레이 장치와, 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20120140474A true KR20120140474A (ko) 2012-12-31

Family

ID=47361017

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110060230A KR20120140474A (ko) 2011-06-21 2011-06-21 유기 발광 디스플레이 장치와, 이의 제조 방법

Country Status (4)

Country Link
US (1) US8658460B2 (ko)
KR (1) KR20120140474A (ko)
CN (1) CN102842533B (ko)
TW (1) TW201301500A (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150035132A (ko) * 2013-09-27 2015-04-06 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조방법
US9178005B2 (en) 2013-06-04 2015-11-03 Samsung Display Co., Ltd. Organic light emitting display and method of manufacturing the same
US9748282B2 (en) 2014-08-29 2017-08-29 Samsung Display Co., Ltd. Thin film transistor array substrate having a gate electrode comprising two conductive layers
KR20190126019A (ko) * 2018-04-30 2019-11-08 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이의 제조 방법 및 이를 포함하는 표시 장치
KR20210142083A (ko) * 2014-10-22 2021-11-24 삼성디스플레이 주식회사 디스플레이 장치용 건조 장치

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170109182A (ko) * 2016-03-18 2017-09-28 삼성디스플레이 주식회사 박막트랜지스터와 제조 방법, 및 이를 포함하는 유기 발광 표시 장치
JP6737620B2 (ja) * 2016-04-04 2020-08-12 株式会社ジャパンディスプレイ 有機ｅｌ表示装置及び有機ｅｌ表示装置の製造方法
KR20170119801A (ko) * 2016-04-19 2017-10-30 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR102580063B1 (ko) * 2016-07-21 2023-09-19 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102560100B1 (ko) * 2018-03-08 2023-07-26 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW531684B (en) * 1997-03-31 2003-05-11 Seiko Epson Corporatoin Display device and method for manufacturing the same
CN1296643A (zh) * 1999-03-10 2001-05-23 松下电器产业株式会社 薄膜晶体管、液晶面板和它们的制造方法
TW513753B (en) 2000-03-27 2002-12-11 Semiconductor Energy Lab Semiconductor display device and manufacturing method thereof
US6706544B2 (en) * 2000-04-19 2004-03-16 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and fabricating method thereof
US6872604B2 (en) * 2000-06-05 2005-03-29 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a light emitting device
US6562671B2 (en) * 2000-09-22 2003-05-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and manufacturing method thereof
KR100570974B1 (ko) * 2003-06-25 2006-04-13 삼성에스디아이 주식회사 박막 트랜지스터
KR100686338B1 (ko) 2003-11-25 2007-02-22 삼성에스디아이 주식회사 박막 트랜지스터, 이의 제조 방법 및 이를 사용하는 평판표시 장치
KR100712095B1 (ko) 2004-02-17 2007-05-02 삼성에스디아이 주식회사 표시장치의 제조방법
US7374983B2 (en) * 2004-04-08 2008-05-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20050100781A (ko) 2004-04-14 2005-10-20 삼성전자주식회사 표시장치용 어레이 패널 및 이의 제조 방법
KR101026808B1 (ko) 2004-04-30 2011-04-04 삼성전자주식회사 박막 트랜지스터 표시판의 제조 방법
KR100675636B1 (ko) 2004-05-31 2007-02-02 엘지.필립스 엘시디 주식회사 Ｇｏｌｄｄ구조 및 ｌｄｄ구조의 ｔｆｔ를 동시에포함하는 구동회로부 일체형 액정표시장치
KR100700642B1 (ko) * 2004-12-13 2007-03-27 삼성에스디아이 주식회사 유기전계발광표시소자 및 그 제조방법
KR100864883B1 (ko) * 2006-12-28 2008-10-22 삼성에스디아이 주식회사 박막트랜지스터, 그의 제조방법 및 이를 구비한유기전계발광표시장치.
KR100848338B1 (ko) * 2007-01-09 2008-07-25 삼성에스디아이 주식회사 박막트랜지스터, 그의 제조방법 및 이를 포함하는평판표시장치

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9178005B2 (en) 2013-06-04 2015-11-03 Samsung Display Co., Ltd. Organic light emitting display and method of manufacturing the same
KR20150035132A (ko) * 2013-09-27 2015-04-06 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조방법
US9748282B2 (en) 2014-08-29 2017-08-29 Samsung Display Co., Ltd. Thin film transistor array substrate having a gate electrode comprising two conductive layers
KR20210142083A (ko) * 2014-10-22 2021-11-24 삼성디스플레이 주식회사 디스플레이 장치용 건조 장치
KR20190126019A (ko) * 2018-04-30 2019-11-08 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이의 제조 방법 및 이를 포함하는 표시 장치

Also Published As

Publication number Publication date
CN102842533A (zh) 2012-12-26
CN102842533B (zh) 2016-08-17
TW201301500A (zh) 2013-01-01
US8658460B2 (en) 2014-02-25
US20120326174A1 (en) 2012-12-27

Similar Documents

Publication Publication Date Title
US9570534B2 (en) Organic light emitting diode display
KR101810047B1 (ko) 유기발광표시장치 및 그 제조방법
US9012890B2 (en) Organic light-emitting display device and manufacturing method of the same
US8754414B2 (en) Organic light-emitting display device and method of manufacturing the same
KR20120140474A (ko) 유기 발광 디스플레이 장치와, 이의 제조 방법
US9236423B2 (en) Organic light-emitting display device and method of manufacturing the same
KR101074813B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
US8525174B2 (en) Organic light emitting display device and method of manufacturing the same
KR102028025B1 (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
US8586984B2 (en) Organic light-emitting display device and method of manufacturing the same
US8445915B2 (en) Organic light-emitting display device and method of manufacturing the same
US9006717B2 (en) Organic light-emitting display apparatus and method of manufacturing organic light-emitting display apparatus
US8507912B2 (en) Organic light-emitting display device and method of manufacturing the same
US20160247870A1 (en) Organic light-emitting diode display and method of manufacturing the same
KR101938761B1 (ko) 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법
KR20130107883A (ko) 플렉서블 디스플레이 장치와, 이의 제조 방법
US9780155B2 (en) Organic light-emitting display apparatus and method of manufacturing the same
KR102483959B1 (ko) 유기 발광 표시 장치의 제조 방법 및 상기 제조 방법에 의해 제조된 유기 발광 표시 장치
US20160190454A1 (en) Organic light-emitting diode display and method of manufacturing the same
US9634076B2 (en) Organic light-emitting display apparatus and method of manufacturing the same
US8513070B2 (en) Methods of manufacturing wire, TFT, and flat panel display device
KR100943186B1 (ko) 유기 발광 디스플레이 장치 및 그 제조방법
US8890148B2 (en) Organic light emitting display and method of manufacturing the same

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application