KR100943186B1 - 유기 발광 디스플레이 장치 및 그 제조방법 - Google Patents
유기 발광 디스플레이 장치 및 그 제조방법 Download PDFInfo
- Publication number
- KR100943186B1 KR100943186B1 KR1020080046634A KR20080046634A KR100943186B1 KR 100943186 B1 KR100943186 B1 KR 100943186B1 KR 1020080046634 A KR1020080046634 A KR 1020080046634A KR 20080046634 A KR20080046634 A KR 20080046634A KR 100943186 B1 KR100943186 B1 KR 100943186B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- layer
- semiconductor
- gate
- insulating film
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 41
- 238000000034 method Methods 0.000 title claims description 20
- 239000004065 semiconductor Substances 0.000 claims abstract description 100
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 239000003990 capacitor Substances 0.000 claims description 70
- 239000000463 material Substances 0.000 claims description 62
- 239000010408 film Substances 0.000 claims description 58
- 239000010409 thin film Substances 0.000 claims description 38
- 239000007772 electrode material Substances 0.000 claims description 18
- 238000000059 patterning Methods 0.000 claims description 10
- 239000004020 conductor Substances 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 7
- 230000002265 prevention Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 224
- 229910052782 aluminium Inorganic materials 0.000 description 7
- 229910052709 silver Inorganic materials 0.000 description 5
- 150000001875 compounds Chemical class 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- PQXKHYXIUOZZFA-UHFFFAOYSA-M lithium fluoride Inorganic materials [Li+].[F-] PQXKHYXIUOZZFA-UHFFFAOYSA-M 0.000 description 4
- 229910052749 magnesium Inorganic materials 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910052779 Neodymium Inorganic materials 0.000 description 2
- -1 acryl Chemical group 0.000 description 2
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 229910052741 iridium Inorganic materials 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229920002098 polyfluorene Polymers 0.000 description 2
- 239000002861 polymer material Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- YOZHUJDVYMRYDM-UHFFFAOYSA-N 4-(4-anilinophenyl)-3-naphthalen-1-yl-n-phenylaniline Chemical compound C=1C=C(C=2C(=CC(NC=3C=CC=CC=3)=CC=2)C=2C3=CC=CC=C3C=CC=2)C=CC=1NC1=CC=CC=C1 YOZHUJDVYMRYDM-UHFFFAOYSA-N 0.000 description 1
- MBPCKEZNJVJYTC-UHFFFAOYSA-N 4-[4-(n-phenylanilino)phenyl]aniline Chemical compound C1=CC(N)=CC=C1C1=CC=C(N(C=2C=CC=CC=2)C=2C=CC=CC=2)C=C1 MBPCKEZNJVJYTC-UHFFFAOYSA-N 0.000 description 1
- 229920001609 Poly(3,4-ethylenedioxythiophene) Polymers 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- RBTKNAXYKSUFRK-UHFFFAOYSA-N heliogen blue Chemical compound [Cu].[N-]1C2=C(C=CC=C3)C3=C1N=C([N-]1)C3=CC=CC=C3C1=NC([N-]1)=C(C=CC=C3)C3=C1N=C([N-]1)C3=CC=CC=C3C1=N2 RBTKNAXYKSUFRK-UHFFFAOYSA-N 0.000 description 1
- 238000004770 highest occupied molecular orbital Methods 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000004768 lowest unoccupied molecular orbital Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- IBHBKWKFFTZAHE-UHFFFAOYSA-N n-[4-[4-(n-naphthalen-1-ylanilino)phenyl]phenyl]-n-phenylnaphthalen-1-amine Chemical compound C1=CC=CC=C1N(C=1C2=CC=CC=C2C=CC=1)C1=CC=C(C=2C=CC(=CC=2)N(C=2C=CC=CC=2)C=2C3=CC=CC=C3C=CC=2)C=C1 IBHBKWKFFTZAHE-UHFFFAOYSA-N 0.000 description 1
- 150000003384 small molecules Chemical class 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
- TVIVIEFSHFOWTE-UHFFFAOYSA-K tri(quinolin-8-yloxy)alumane Chemical compound [Al+3].C1=CN=C2C([O-])=CC=CC2=C1.C1=CN=C2C([O-])=CC=CC2=C1.C1=CN=C2C([O-])=CC=CC2=C1 TVIVIEFSHFOWTE-UHFFFAOYSA-K 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
- H10K30/80—Constructional details
- H10K30/81—Electrodes
- H10K30/82—Transparent electrodes, e.g. indium tin oxide [ITO] electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
- H10K10/80—Constructional details
- H10K10/82—Electrodes
- H10K10/84—Ohmic electrodes, e.g. source or drain electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01003—Lithium [Li]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13069—Thin film transistor [TFT]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/549—Organic PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Electroluminescent Light Sources (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 마스크 이용 횟수가 줄어들어 제조비용을 절감하고 제조가 용이한 유기 발광 디스플레이 장치 및 그 제조방법을 위하여, 기판과, 상기 기판 상에 배치된 게이트전극과, 상기 게이트전극을 감싸도록 패터닝된 게이트절연막과, 상기 게이트절연막 상에 배치되며 상기 게이트절연막과 동일하게 패터닝된 반도체층과, 상기 반도체층에 각각 접하는 소스전극 및 드레인전극과, 상기 소스전극과 상기 드레인전극 중 어느 하나를 노출시키도록 상기 소스전극과 상기 드레인전극을 덮는 화소정의막과, 상기 소스전극과 상기 드레인전극 중 상기 화소정의막에 의해 노출된 전극 상에 배치되며 발광층을 포함하는 중간층과, 상기 중간층 상부에 배치된 대향전극을 구비하는 것을 특징으로 하는 유기 발광 디스플레이 장치 및 그 제조방법을 제공한다.
Description
본 발명은 유기 발광 디스플레이 장치 및 그 제조방법에 관한 것으로서, 더 상세하게는 마스크 이용 횟수가 줄어들어 제조비용을 절감하고 제조가 용이한 유기 발광 디스플레이 장치 및 그 제조방법에 관한 것이다.
일반적으로 유기 발광 디스플레이 장치는 화소전극과, 화소전극과 대향하는 대향전극과, 화소전극과 대향전극 사이에 개재된 발광층을 포함하는 중간층을 갖는 유기 발광 소자를 디스플레이 소자로 구비하는 평판 디스플레이 장치이다. 이러한 유기 발광 디스플레이 장치는 각 유기 발광 소자의 작동을 제어하는 박막 트랜지스터들을 구비한다.
도 1a 내지 도 1g는 종래의 유기 발광 디스플레이 장치의 제조 공정을 개략적으로 도시하는 단면도들이고, 도 1h는 그게 의해 제조된 종래의 유기 발광 디스플레이 장치를 개략적으로 도시하는 단면도이다.
종래의 유기 발광 디스플레이 장치의 제조방법에 따르면, 도 1a에 도시된 것과 같이 제1마스크를 이용하여 기판(10) 상에 게이트전극(21), 게이트전극 연장 부(21a) 및 제1커패시터전극(31)을 형성한다. 이는 제1마스크를 이용한 증착을 통해 형성할 수도 있고, 기판(10) 상에 도전층을 형성한 후 이를 제1마스크를 이용하여 패터닝함으로써 형성할 수도 있다. 그 후 도 1b에 도시된 것과 같이 제2마스크를 이용하여 게이트전극 연장부(21a)를 노출시키며 게이트전극(21) 및 제1커패시터전극(31)을 덮는 절연막(14)을 형성한다. 게이트전극 연장부(21a)는 게이트전극(21)으로부터 연장된 부분으로서, 게이트전극(21)과 층을 달리하여 배치되며 게이트전극(21)에 전기적으로 연결되는 소자가 접속되는 부분이다. 그리고 제3마스크를 이용하여 도 1c에 도시된 것과 같이 게이트전극(21)의 상부에 반도체층(23)을 형성한다. 이에 의해 절연막(14)의 일부는 게이트절연막(24)으로 기능하고, 다른 일부는 커패시터절연막(34)으로 기능한다. 이어 제4마스크를 이용하여 도 1d에 도시된 것과 같이 반도체층(23)에 접하는 소스/드레인전극(25), 게이트전극 연장부(21a)에 접하는 박막 트랜지스터 전극(25a) 및 제1커패시터전극(31)에 대응하는 제2커패시터전극(35)을 형성한다. 그 후 제5마스크를 이용하여 도 1e에 도시된 바와 같이 소스/드레인전극(25) 중 어느 하나를 노출시키는 평탄화막(12)을 형성하고, 제6마스크를 이용하여 도 3f에 도시된 바와 같이 노출된 소스/드레인전극(25)에 연결되는 화소전극(41)을 형성하며, 제7마스크를 이용하여 도 1g에 도시된 바와 같이 화소전극(41)의 가장자리를 덮는 화소정의막(15)을 형성한다. 이 후 도 1h에 도시된 바와 같이 중간층(43) 및 대향전극(45)을 형성함으로써 유기 발광 디스플레이 장치를 제조하였다.
그러나 이러한 종래의 유기 발광 디스플레이 장치의 제조방법에 따르면, 상 술한 바와 같이 화소정의막(15)을 형성하기까지 총 7번의 마스크 공정을 거쳐야만 하는 바, 사용하는 마스크의 수도 많고 공정이 복잡하므로 제조비용이 증가하고 수율이 낮다는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 마스크 이용 횟수가 줄어들어 제조비용을 절감하고 제조가 용이한 유기 발광 디스플레이 장치 및 그 제조방법을 제공하는 것을 목적으로 한다.
본 발명은 기판과, 상기 기판 상에 배치된 게이트전극과, 상기 게이트전극을 감싸도록 패터닝된 게이트절연막과, 상기 게이트절연막 상에 배치되며 상기 게이트절연막과 동일하게 패터닝된 반도체층과, 상기 반도체층에 각각 접하는 소스전극 및 드레인전극과, 상기 소스전극과 상기 드레인전극 중 어느 하나를 노출시키도록 상기 소스전극과 상기 드레인전극을 덮는 화소정의막과, 상기 소스전극과 상기 드레인전극 중 상기 화소정의막에 의해 노출된 전극 상에 배치되며 발광층을 포함하는 중간층과, 상기 중간층 상부에 배치된 대향전극을 구비하는 것을 특징으로 하는 유기 발광 디스플레이 장치를 제공한다.
이러한 본 발명의 다른 특징에 의하면, 상기 게이트절연막의 단부면과 상기 반도체층의 단부면이 일치하는 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 소스전극 및 상기 드레인전극은 도전성 물질로 형성된 제1전극층과, 제1전극층 상에 배치되며 ITO, IZO, ZnO 또는 In2O3로 형성된 제2전극층을 포함하는 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 소스전극 및 상기 드레인전극과 일체로 형성되는 배선은 상기 제1전극층과 상기 제1전극층 상에 배치된 제2전극층을 포함하는 구조인 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 소스전극 및 상기 드레인전극과 동일 물질로 형성되며, 상기 게이트전극으로부터 연장된 게이트전극 연장부 상에 배치되는 박막 트랜지스터 전극을 더 포함하는 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 게이트전극과 동일 물질로 동일 층에 배치된 제1커패시터전극과, 상기 게이트절연막과 동일 물질로 형성되며 상기 제1커패시터전극을 감싸도록 패터닝된 커패시터절연막과, 상기 커패시터절연막과 동일하게 패터닝된 반도체물질층과 상기 소스전극 및 상기 드레인전극과 동일 물질로 형성되며 상기 반도체물질층 상에 배치된 전극물질층을 포함하고 상기 커패시터절연막 상에 배치되는 제2커패시터전극을 더 구비하는 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 커패시터절연막의 단부면과 상기 반도체물질층의 단부면이 일치하는 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 반도체층 상에 배치되며, 상기 반도체층과 동일하게 패터닝된 식각 방지층을 더 구비하며, 상기 소스전극 및 상기 드레인전극은 상기 반도체층의 측면에 각각 접하는 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 반도체층 상에 배치되며, 가장자리가 상기 반도체층의 가장자리와 동일하게 패터닝되되 상기 반도체층을 노출시키는 컨택홀들을 내부에 갖는 식각 방지층을 더 구비하며, 상기 소스전극 및 상기 드레 인전극은 상기 식각 방지층의 컨택홀을 통해 상기 반도체층에 각각 접하는 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 식각 방지층의 외측 단부면과 상기 반도체층의 단부면이 일치하는 것으로 할 수 있다.
본 발명은 또한, (a) 기판 상에 게이트전극과, 상기 게이트전극으로부터 연장된 게이트전극 연장부와, 제1커패시터전극을 형성하는 단계와, (b) 상기 게이트전극, 상기 게이트전극 연장부 및 상기 제1커패시터전극을 덮는 제1절연막과 상기 제1절연막을 덮는 반도체물질로 된 층을 형성하고, 상기 제1절연막과 상기 반도체물질로 된 층을 동시에 패터닝함으로써, 상기 게이트전극 연장부를 노출시키고, 상기 게이트전극을 감싸도록 패터닝된 게이트절연막과 상기 게이트절연막 상에 배치되며 상기 게이트절연막과 동일하게 패터닝된 반도체층과, 상기 제1커패시터전극을 감싸도록 패터닝된 커패시터절연막과 상기 커패시터절연막과 동일하게 패터닝된 반도체물질층을 형성하는 단계와, (c) 상기 반도체층에 각각 접하는 소스전극 및 드레인전극과, 상기 게이트전극 연장부에 접하는 박막 트랜지스터 전극과, 상기 반도체물질층에 접하는 전극물질층을 형성하는 단계와, (d) 상기 소스전극, 드레인전극, 박막 트랜지스터 전극 및 전극물질층을 덮는 제2절연막을 형성하고, 상기 제2절연막을 패터닝하여 상기 소스전극과 상기 드레인전극 중 어느 하나를 노출시키는 화소정의막을 형성하는 단계를 포함하는 것을 특징으로 하는 유기 발광 디스플레이 장치의 제조방법을 제공한다.
이러한 본 발명의 다른 특징에 의하면, 상기 (c) 단계에서 형성되는 소스전 극, 드레인전극, 박막 트랜지스터 전극 및 전극물질층은 도전성 물질로 형성된 제1전극층과, 제1전극층 상에 배치되며 ITO, IZO, ZnO 또는 In2O3로 형성된 제2전극층을 포함하는 것으로 할 수 있다.
이러한 본 발명의 또 다른 특징에 의하면, 상기 (b) 단계는, 상기 게이트절연막의 단부면과 상기 패터닝된 반도체층의 단부면이 일치하고, 상기 커패시터절연막의 단부면과 상기 패터닝된 반도체물질층의 단부면이 일치하도록 하는 단계인 것으로 할 수 있다.
상기한 바와 같이 이루어진 본 발명의 유기 발광 디스플레이 장치 및 그 제조방법에 따르면, 마스크 이용 횟수가 줄어들어 제조비용을 절감하고 제조가 용이한 유기 발광 디스플레이 장치를 구현할 수 있다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.
도 2는 본 발명의 일 실시예에 따른 유기 발광 디스플레이 장치의 일 화소를 개략적으로 도시한 회로도이다. 유기 발광 디스플레이 장치의 각 화소는, 구동 박막 트랜지스터(120) 및 이에 전기적으로 연결된 유기 발광 소자(140)를 구비한다. 물론 도 2에 도시된 것과 같이 그 외에도 스위칭 박막 트랜지스터(152) 및/또는 커패시터(130)를 구비할 수도 있으며, 그 외의 다른 소자를 구비할 수도 있다. 또한 도 2에서는 박막 트랜지스터들이 P형 박막 트랜지스터인 것으로 도시되어 있으나, N형 박막 트랜지스터일 수도 있는 등 다양한 변형이 가능하다. 이하에서는 편의상 도 2에 도시된 것과 같은 구조에 대해 설명한다.
스위칭 박막 트랜지스터(152)의 소스전극 및 드레인전극 중 어느 하나는 제1도선(161)에 의하여 구동 회로에 연결되고, 스위칭 박막 트랜지스터(152)의 게이트전극은 제2도선(163)에 의하여 구동 회로에 연결되며, 스위칭 박막 트랜지스터(152)의 소스/드레인전극 중 제1도선(161)에 연결되지 않은 전극은 커패시터(130)의 제1커패시터전극(131) 및 구동 박막 트랜지스터(120)의 게이트전극(121)과 연결된다. 상기와 같은 구성에 있어서, 제1도선(161)이 데이터를 전송하는 데이터라인(data line), 제2도선(163)이 스캔라인(scan line)에 해당하는 것으로 할 수 있다.
구동 박막 트랜지스터(120)의 소스/드레인전극(125) 중 어느 하나와 커패시터(130)의 제2커패시터전극(342)은 제3도선(165)과 연결되고, 구동 박막 트랜지스터(120)의 소스/드레인전극(125) 중 제3도선(165)에 연결되지 않은 전극은 유기발광 소자(140)의 화소전극(125)과 연결된다. 여기서 화소전극(125)은 구동 박막 트랜지스터(140)의 소스/드레인전극(125) 중 제3도선(165)에 연결되지 않은 전극과 일체로 형성되므로 참조번호가 동일하다. 유기발광 소자(140)의 대향전극(145)은 화소전극(125)과 소정의 간격을 두고 대향 배치되고, 화소전극(125)과 대향전극(125) 사이에는 적어도 발광층을 포함하는 중간층이 구비된다.
도 3a 내지 도 3f는 도 2의 유기 발광 디스플레이 장치의 제조 공정을 개략 적으로 도시하는 단면도들이다.
먼저 도 3a에 도시된 바와 같이 제1마스크를 이용하여 기판(110) 상에 게이트전극(121), 게이트전극 연장부(121a) 및 제1커패시터전극(131)을 형성한다. 이는 제1마스크를 이용한 증착을 통해 형성할 수도 있고, 기판(110) 상에 도전층을 형성한 후 이를 제1마스크를 이용하여 패터닝함으로써 형성할 수도 있다. 기판(110)으로는 글라스재 기판뿐만 아니라 아크릴과 같은 다양한 플라스틱재 기판을 사용할 수도 있으며, 더 나아가 금속판을 사용할 수도 있다. 이 기판(110)에는 전극들을 형성하기에 앞서 필요에 따라 버퍼층(미도시)이 더 구비될 수도 있다. 게이트전극(121), 게이트전극 연장부(121a) 및 제1커패시터전극(131)은 동시에 형성되므로 동일 물질로 형성될 수 있는데, 예컨대 Mo, W, Al, Cu, Ag 및/또는 이들의 합금 등을 비롯한 다양한 도전성 물질로 형성될 수 있다.
그 후 도 3b에 도시된 것과 같이 게이트전극(121), 게이트전극 연장부(121a) 및 제1커패시터전극(131)을 덮는 제1절연막(114)과 제1절연막(114)을 덮는 반도체물질로 된 층(113)을 형성한다. 제1절연막(114)은 실리콘 옥사이드 또는 실리콘 나이트라이드 등과 같은 절연성 물질로 형성될 수 있으며, 반도체물질로 된 층(113)은 다양한 유무기 반도체 물질로 형성될 수 있다. 제1절연막(114)은 후에 게이트절연막 및/또는 커패시터절연막으로 기능하게 된다. 그 후, 제2마스크를 이용하여 제1절연막(14)과 반도체물질로 된 층(113)을 동시에 패터닝한다. 그에 의해 게이트전극 연장부(121a)가 노출된다. 또한, 그에 의해 게이트전극(121)을 감싸도록 패터닝된 게이트절연막(124)과 게이트절연막(124) 상에 배치되며 게이트절연막(124)과 동 일하게 패터닝된 반도체층(123)과, 제1커패시터전극(131)을 감싸도록 패터닝된 커패시터절연막(134)과 커패시터절연막(134)과 동일하게 패터닝된 반도체물질층(133)이 형성된다. 이 과정에서 게이트절연막(124)의 단부면(124a)과 패터닝된 반도체층(123)의 단부면(123a)이 일치하게 되고, 커패시터절연막(134)의 단부면(134a)과 패터닝된 반도체물질층(133)의 단부면(133a)이 일치하게 된다.
그 후, 제3마스크를 이용하여 도 3d에 도시된 것과 같이 반도체층(123)에 각각 접하는 소스/드레인전극(125)과, 게이트전극 연장부(121a)에 접하는 박막 트랜지스터 전극(125a)과, 반도체물질층(133)에 접하는 전극물질층(135)을 형성한다. 이는 제3마스크를 이용한 증착을 통해 형성할 수도 있고, 기판(110)의 전면(全面)에 도전층을 형성한 후 이를 제3마스크를 이용하여 패터닝함으로써 형성할 수도 있다. 소스/드레인전극(125), 박막 트랜지스터 전극(125a) 및 전극물질층(135)은 동일 물질로 동시에 형성될 수 있는데, 예컨대 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 및/또는 이들의 화합물과 같은 다양한 도전성 물질로 형성될 수 있다. 물론 ITO, IZO, ZnO 또는 In2O3와 같은 투명 도전성 물질로 형성될 수도 있음은 물론이다.
소스/드레인전극(125), 박막 트랜지스터 전극(125a) 및 전극물질층(135)을 형성한 후, 도 3e에 도시된 것과 같이 소스/드레인전극(125), 박막 트랜지스터 전극(125a) 및 전극물질층(135)을 덮는 제2절연막(115a)을 형성한다. 그리고 제4마스크를 이용하여 도 3f에 도시된 바와 같이 제2절연막(115a)을 패터닝하여 화소정의 막(115)을 형성하는데, 이 화소정의막(115)은 소스/드레인전극(125) 중 어느 하나를 노출시키도록 패터닝된다. 물론 제4마스크를 이용하여 증착함으로써 도 3e에 도시된 것과 달리 바로 도 3f에 도시된 것과 같은 화소정의막(115)을 형성할 수도 있음은 물론이다. 화소정의막(115)은 다양한 유무기 절연막으로 형성될 수 있는데, 예컨대 실리콘 옥사이드, 실리콘 나이트라이드 및/또는 아크릴 등으로 형성될 수 있다. 또한 도 3f에 도시된 것과 달리 단일층이 아니라 다중층을 가질 수도 있는데, 예컨대 아크릴 등으로 형성된 층(평탄화층, 평탄화막)과 그 상부에 실리콘 나이트라이드 또는 실리콘 옥사이드 등으로 형성된 층을 가질 수도 있다. 이 경우 다중층들을 동시에 제4마스크를 이용하여 패터닝할 수 있기 때문에 추가적인 패터닝공정이 필요하지 않게 된다.
이와 같은 과정을 거친 후, 도 3g에 도시된 것과 같이 소스/드레인전극(125) 중 화소정의막(115)에 의해 노출된 전극 상에 중간층(143)을 형성하고 중간층(143) 상부에 대향전극(145)을 형성함으로써, 유기 발광 디스플레이 장치를 완성하게 된다.
중간층(143)은 저분자 또는 고분자 물질로 형성될 수 있다. 저분자 물질을 사용할 경우 정공 주입층(HIL: hole injection layer), 정공 수송층(HTL: hole transport layer), 유기 발광층(EML: emission layer), 전자 수송층(ETL: electron transport layer), 전자 주입층(EIL: electron injection layer) 등이 단일 혹은 복합의 구조로 적층되어 형성될 수 있으며, 사용 가능한 재료도 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘 (N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB) , 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯해 다양하게 적용 가능하다. 이들 저분자 물질은 마스크들을 이용한 진공증착 등의 방법으로 형성될 수 있다. 고분자 물질의 경우에는 대개 홀 수송층(HTL) 및 발광층(EML)으로 구비된 구조를 가질 수 있으며, 이 때, 상기 홀 수송층으로 PEDOT를 사용하고, 발광층으로 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등 고분자 물질을 사용한다.
대향전극(145)은 투명 소재로 형성될 때에는 일함수가 작은 금속, 즉 Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg 또는 이들의 화합물을 중간층(145)을 향하도록 증착한 후, 그 위에 ITO, IZO, ZnO 또는 In2O3 등의 투명 전극 형성용 물질로 형성된 보조 전극이나 버스 전극 라인을 형성함으로써 구비될 수 있다. 반사형 물질로 형성될 때에는 Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg 또는 이들의 화합물을 전면 증착하여 형성할 수 있다. 그러나, 반드시 이에 한정되는 것은 아니며, 그 외의 다양한 물질로 형성될 수도 있음은 물론이다.
이와 같은 본 실시예에 따른 유기 발광 디스플레이 장치의 제조방법에 따르면, 전술한 종래의 유기 발광 디스플레이 장치의 제조방법에서 화소정의막을 형성하기까지 총 7개의 마스크를 사용한 것과 달리, 화소정의막(115)을 형성하기까지 총 4개의 마스크만을 이용하게 된다. 따라서 제조공정을 단순화하고 제조비용을 절감할 수 있으며 수율의 향상을 도모할 수 있다.
한편, 필요에 따라 소스/드레인전극(125)과 반도체층(123) 사이에 n+층 또는 p+층을 개재시킬 수도 있다. 이 경우, 제조공정에 있어서 소스/드레인전극(125), 박막 트랜지스터 전극(125a) 및 전극물질층(135)을 형성하기에 앞서, 반도체층(123)의 소스/드레인전극(125)과 컨택할 영역 상에 별도의 마스크를 이용하여 n+층 또는 p+층을 형성하는 단계를 더 거칠 수도 있다. 이 경우 커패시터(130)의 반도체물질층(133) 상에는 그와 같은 층이 형성되지 않도록 할 수도 있다. 이 경우에도 전술한 종래의 유기 발광 디스플레이 장치의 제조방법에서 화소정의막을 형성하기까지 총 7개의 마스크를 사용한 것과 달리, 화소정의막(115)을 형성하기까지 총 5개의 마스크만을 이용하게 된다. 따라서 제조공정을 단순화하고 제조비용을 절감할 수 있으며 수율의 향상을 도모할 수 있다.
도 3g는 상기와 같은 방법을 통해 제조된 본 발명의 일 실시예에 따른 유기 발광 디스플레이 장치를 개략적으로 도시하는 단면도이다. 도 3g를 참조하면, 기판(110) 상에 배치된 게이트전극(121)과, 게이트전극(121)을 감싸도록 패터닝된 게이트절연막(124)과, 게이트절연막(124) 상에 배치되며 게이트절연막(124)과 동일하게 패터닝된 반도체층(123)과, 반도체층(123)에 각각 접하는 소스/드레인전극(125)을 포함하는 구동 박막 트랜지스터(120)가 배치되고, 이 구동 박막 트랜지스터(120)의 소스/드레인전극(125) 중 어느 하나를 노출시키도록 구동 박막 트랜지스터(120)를 덮는 화소정의막(115) 상에 적어도 발광층을 포함하는 중간층(143)이 배 치되며, 이 중간층(143) 상부에 배치된 대향전극(145)을 구비하는 유기 발광 디스플레이 장치가 된다. 여기서 소스/드레인전극(125) 중 화소정의막(115)에 의해 노출된 전극은 화소전극을 겸하게 된다.
상기와 같은 구조에 있어서, 게이트절연막(124)의 단부면(124a)과 반도체층(123)의 단부면(123a)이 일치하게 될 수 있다. 물론 게이트절연막(124)과 반도체층(123)을 동시에 패터닝하여 형성하는 과정에서 식각률 등이 상이함에 따라 게이트절연막(124)의 단부면(124a)과 반도체층(123)의 단부면(123a)이 일치하지 않게 될 수도 있다.
한편, 도 3g에 도시된 것과 같이, 그리고 전술한 제조방법의 설명에서 상술한 바와 같이 게이트전극(121)으로부터 연장된 게이트전극 연장부(121a)와, 게이트전극 연장부(121a) 상에 배치된 박막 트랜지스터 전극(125a)을 더 구비할 수 있는데, 여기서 박막 트랜지스터 전극(125a)은 예컨대 도 2의 스위칭 박막 트랜지스터(152)의 소스/드레인전극 중 구동 박막 트랜지스터(120)의 게이트전극(121)에 전기적으로 연결되는 전극일 수 있다.
또한, 도 3g에 도시된 것과 같이, 그리고 전술한 제조방법의 설명에서 상술한 바와 같이, 본 실시예에 따른 유기 발광 디스플레이 장치는 게이트전극(121)과 동일 물질로 동일 층에 배치된 제1커패시터전극(131)과, 제2커패시터전극(132)과, 게이트절연막(124)과 동일 물질로 형성되며 제1커패시터전극(131)을 감싸도록 패터닝된 커패시터절연막(134)을 구비할 수 있다. 제2커패시터전극(132)은 커패시터절연막(134)과 동일하게 패터닝된 반도체물질층(133)과, 소스/드레인전극(125)과 동 일 물질로 형성되며 반도체물질층(133) 상에 배치된 전극물질층(135)을 포함한다. 이러한 커패시터에 있어서 커패시터절연막(134)과 반도체물질층(133)은 동시에 패터닝되기 때문에, 커패시터절연막(134)의 단부면(134a)과 반도체물질층(133)의 단부면(133a)이 일치하게 될 수 있다. 물론 커패시터절연막(134)과 반도체물질층(133)을 동시에 패터닝하여 형성하는 과정에서 식각률 등이 상이함에 따라 커패시터절연막(134)의 단부면(134a)과 반도체물질층(133)의 단부면(133a)이 일치하지 않게 될 수도 있다.
이와 같은 본 실시예에 따른 유기 발광 디스플레이 장치는, 전술한 종래의 유기 발광 디스플레이 장치의 제조방법에서 화소정의막을 형성하기까지 총 7개의 마스크를 사용한 것과 달리, 화소정의막(115)을 형성하기까지 총 4개의 마스크만을 이용하여 제조하게 된다. 따라서 제조공정을 단순화하고 제조비용을 절감할 수 있으며 수율의 향상을 도모할 수 있다.
한편, 도 3b와 같은 상태에서 도 3c에 도시된 것과 같은 형상을 만들기 위하여 제조공정에 있어서 기판(110)의 전면(全面)에 도전층을 형성한 후 이를 제3마스크를 이용하여 패터닝함으로써 소스/드레인전극(125), 박막 트랜지스터 전극(125a) 및 전극물질층(135)을 형성할 시, 게이트전극(121) 상부의 반도체층(123)이 손상될 수도 있다. 따라서, 본 발명의 또 다른 일 실시예에 따른 유기 발광 디스플레이 장치를 개략적으로 도시하는 도 4에 나타난 것과 같이, 마스크 사용을 1회 추가하여, 패터닝된 반도체층(123)을 형성한 후 패터닝된 반도체층(123) 상의 식각 방지층(etching stopping layer, 126)을 형성하는 공정을 더 거칠 수도 있다. 이 경우 커패시터(130)의 반도체물질층(133) 상에는 식각 방지층이 형성되지 않도록 하여, 반도체물질층(133)과 그 상부의 전극물질층(135)이 전기적으로 연결되어 제2커패시터전극(132)이 되도록 한다.
이 경우에도 전술한 종래의 유기 발광 디스플레이 장치의 제조방법에서 화소정의막을 형성하기까지 총 7개의 마스크를 사용한 것과 달리, 화소정의막(115)을 형성하기까지 총 5개의 마스크만을 이용하게 된다. 따라서 제조공정을 단순화하고 제조비용을 절감할 수 있으며 수율의 향상을 도모할 수 있다. 이와 같은 유기 발광 디스플레이 장치의 경우, 도 4에 도시된 것과 같이 식각 방지층(126)이 패터닝된 반도체층(123) 상에 배치되며, 패터닝된 반도체층(123)과 동일하게 패터닝되어 있게 된다. 그리고 소스전극 및 드레인전극(125)은 패터닝된 반도체층(123)의 측면에 각각 접하게 된다.
물론 식각 방지층(126)을 패터닝된 반도체층(123)을 형성한 후에 형성하는 것이 아니라, 패터닝된 반도체층(123)을 형성하기 전에 반도체 물질로 된 층(113) 상에 식각 방지층용 물질층을 형성하고, 패터닝된 반도체층(123)을 형성하기 위하여 반도체 물질로 된 층(113)을 패터닝할 시, 동시에 식각 방지층용 물질층을 패터닝하여 식각 방지층(126)을 형성할 수도 있는 등 다양한 변형이 가능하다.
한편, 도 3b에 도시된 것과 같이 게이트전극(121), 게이트전극 연장부(121a) 및 제1커패시터전극(131)을 덮는 제1절연막(114)과 제1절연막(114)을 덮는 반도체물질로 된 층(113)을 형성한 후, 도 5a에 도시된 것과 같이 반도체 물질로 된 층(113)을 덮도록 식각 방지층용 물질층(126a)을 형성할 수도 있다. 이 경우 식각 방지층용 물질층(126a)의 두께는 위치에 따라 상이한데, 하프톤 마스크를 이용하여 이와 같은 형상으로 형성하는 것이 가능하다. 도 5a에 도시된 것과 같이 제1커패시터전극(131)에 대응하며, 게이트전극(121)에 대응하도록 식각 방지층용 물질층(126a)을 형성하되, 식각 방지층용 물질층(126a)의 게이트전극(121)의 일부분에 대응하는 부분의 두께가 다른 부분의 두께보다 두껍다. 이와 같은 상태에서 식각을 하게 되면, 식각 방지층용 물질층(126a)으로 덮이지 않은 제1절연막(114)과 반도체층 형성용 물질층(113)의 부분은 모두 제거되고 식각 방지층용 물질층(126a)의 두께가 얇은 부분 역시 제거되어, 도 5b에 도시된 것과 같이 게이트절연막(123)과, 커패시터절연막(134)과, 게이트절연막(124)과 동일하게 패터닝된 반도체층(123)과, 제1커패시터전극(131)을 감싸도록 패터닝된 커패시터절연막(134)과, 커패시터절연막(134)과 동일하게 패터닝된 반도체물질층(133)과, 반도체층(123) 상에 배치되며 가장자리가 반도체층(123)의 가장자리와 동일하게 패터닝되되 반도체층(123)을 노출시키는 컨택홀들을 내부에 갖는 식각 방지층(126)을 형성하게 된다. 그리고 이후 제조공정을 거쳐 도 5c에 도시된 것과 같이 결과적으로 소스전극 및 드레인전극(125)은 식각 방지층(126)의 컨택홀을 통해 반도체층(123)에 각각 접하게 된다.
도 6은 본 발명의 또 다른 일 실시예에 따른 유기 발광 디스플레이 장치를 개략적으로 도시하는 단면도이다.
본 실시예에 따른 유기 발광 디스플레이 장치가 도 3g를 참조하여 전술한 유기 발광 디스플레이 장치와 상이한 점은, 소스/드레인전극(125)과, 박막 트랜지스터 전극(125a)과, 제2커패시터전극(132)의 전극물질층(135)의 구조가 2층구조라는 것이다. 전술한 바와 같이 소스/드레인전극(125)이 유기 발광 소자의 화소전극의 기능까지 하는 바, 이에 따라 소스/드레인전극(125)의 일함수와 중간층(143)의 HOMO/LUMO 에너지 레벨 사이의 관계를 적절하게 조절할 필요가 있다. 또한 동시에 소스/드레인전극(125) 등의 높은 도전성을 유지할 필요가 있다. 이를 위하여 소스/드레인전극(125)이 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 및/또는 이들의 화합물과 같은 도전성 물질로 형성된 제1전극층(1251)과, 제1전극층(1251) 상에 배치되며 ITO, IZO, ZnO 또는 In2O3로 형성된 제2전극층(1252)을 포함하도록 할 수 있다. 물론 이 경우 소스/드레인전극(125)과 일체로 형성되는 배선 역시 제1전극층과 제1전극층 상에 배치된 제2전극층을 포함하는 구조가 된다. 그리고 도 6에 도시된 것과 같이 박막 트랜지스터 전극(125a) 역시 제1층(1251a)과 제2층(1252a)의 2층 구조를 갖게 되며, 전극물질층(135) 역시 제1층(1351)과 제2층(1352)의 2층 구조를 갖게 된다. 이러한 구조를 통해 소스/드레인전극(125)으로부터 중간층(143)으로의 정공 및/또는 전자의 주입이 용이해지도록 할 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
도 1a 내지 도 1g는 종래의 유기 발광 디스플레이 장치의 제조 공정을 개략적으로 도시하는 단면도들이다.
도 1h는 종래의 유기 발광 디스플레이 장치를 개략적으로 도시하는 단면도이다.
도 2는 본 발명의 일 실시예에 따른 유기 발광 디스플레이 장치의 일 화소를 개략적으로 도시한 회로도이다.
도 3a 내지 도 3f는 본 발명의 다른 일 실시예에 따른 유기 발광 디스플레이 장치의 제조 공정을 개략적으로 도시하는 단면도들이다.
도 3g는 본 발명의 또 다른 일 실시예에 따른 유기 발광 디스플레이 장치를 개략적으로 도시하는 단면도이다.
도 4는 본 발명의 또 다른 일 실시예에 따른 유기 발광 디스플레이 장치를 개략적으로 도시하는 단면도이다.
도 5a 내지 도 5c는 본 발명의 또 다른 일 실시예에 따른 유기 발광 디스플레이 장치의 제조 공정을 개략적으로 도시하는 단면도들이다.
도 6은 본 발명의 또 다른 일 실시예에 따른 유기 발광 디스플레이 장치를 개략적으로 도시하는 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
110: 기판 115: 화소정의막
120: 구동 박막 트랜지스터 121: 게이트전극
123: 반도체층 124: 게이트절연막
125: 소스/드레인전극 130: 커패시터
131: 제1커패시터전극 132: 제2커패시터전극
134: 커패시터절연막 143: 중간층
145: 대향전극
Claims (13)
- 기판;상기 기판 상에 배치된 게이트전극;상기 게이트전극을 감싸도록 패터닝된 게이트절연막;상기 게이트절연막 상에 배치되며, 상기 게이트절연막과 동일한 패턴을 갖는 반도체층;상기 반도체층에 각각 접하는 소스전극 및 드레인전극;상기 소스전극과 상기 드레인전극 중 어느 하나를 노출시키도록 상기 소스전극과 상기 드레인전극을 덮는 화소정의막;상기 소스전극과 상기 드레인전극 중 상기 화소정의막에 의해 노출된 전극 상에 배치되며, 발광층을 포함하는 중간층; 및상기 중간층 상부에 배치된 대향전극;을 구비하고,상기 게이트절연막의 단부면과 상기 반도체층의 단부면이 일치하는 것을 특징으로 하는 유기 발광 디스플레이 장치.
- 삭제
- 제1항에 있어서,상기 소스전극 및 상기 드레인전극은 도전성 물질로 형성된 제1전극층과, 제1전극층 상에 배치되며 ITO, IZO, ZnO 또는 In2O3로 형성된 제2전극층을 포함하는 것을 특징으로 하는 유기 발광 디스플레이 장치.
- 제3항에 있어서,상기 소스전극 및 상기 드레인전극과 일체로 형성되는 배선은 상기 제1전극층과 상기 제1전극층 상에 배치된 제2전극층을 포함하는 구조인 것을 특징으로 하는 유기 발광 디스플레이 장치.
- 제1항에 있어서,상기 소스전극 및 상기 드레인전극과 동일 물질로 형성되며, 상기 게이트전극으로부터 연장된 게이트전극 연장부 상에 배치되는 박막 트랜지스터 전극을 더 포함하는 것을 특징으로 하는 유기 발광 디스플레이 장치.
- 제1항에 있어서,상기 게이트전극과 동일 물질로 동일 층에 배치된 제1커패시터전극;상기 게이트절연막과 동일 물질로 형성되며 상기 제1커패시터전극을 감싸도록 패터닝된 커패시터절연막; 및상기 커패시터절연막과 동일한 패턴을 갖는 반도체물질층과, 상기 소스전극 및 상기 드레인전극과 동일 물질로 형성되며 상기 반도체물질층 상에 배치된 전극물질층을 포함하고, 상기 커패시터절연막 상에 배치되는 제2커패시터전극;을 더 구비하고,상기 커패시터절연막의 단부면과 상기 반도체물질층의 단부면이 일치하는 것을 특징으로 하는 유기 발광 디스플레이 장치.
- 삭제
- 제1항에 있어서,상기 반도체층 상에 배치되며, 상기 반도체층과 동일한 패턴을 갖는 식각 방지층을 더 구비하며, 상기 소스전극 및 상기 드레인전극은 상기 반도체층의 측면에 각각 접하고, 상기 식각 방지층의 외측 단부면과 상기 반도체층의 단부면이 일치하는 것을 특징으로 하는 유기 발광 디스플레이 장치.
- 제1항에 있어서,상기 반도체층 상에 배치되며, 가장자리가 상기 반도체층의 가장자리와 동일한 패턴을 갖되 상기 반도체층을 노출시키는 컨택홀들을 내부에 갖는 식각 방지층을 더 구비하며, 상기 소스전극 및 상기 드레인전극은 상기 식각 방지층의 컨택홀을 통해 상기 반도체층에 각각 접하고, 상기 식각 방지층의 외측 단부면과 상기 반도체층의 단부면이 일치하는 것을 특징으로 하는 유기 발광 디스플레이 장치.
- 삭제
- (a) 기판 상에 게이트전극과, 상기 게이트전극으로부터 연장된 게이트전극 연장부와, 제1커패시터전극을 형성하는 단계;(b) 상기 게이트전극, 상기 게이트전극 연장부 및 상기 제1커패시터전극을 덮는 제1절연막과 상기 제1절연막을 덮는 반도체물질로 된 층을 형성하고, 상기 제1절연막과 상기 반도체물질로 된 층을 동시에 패터닝함으로써, 상기 게이트전극 연장부를 노출시키고, 상기 게이트전극을 감싸도록 패터닝된 게이트절연막과 상기 게이트절연막 상에 배치되며 상기 게이트절연막과 동일한 패턴을 갖는 반도체층과, 상기 제1커패시터전극을 감싸도록 패터닝된 커패시터절연막과 상기 커패시터절연막과 동일한 패턴을 갖는 반도체물질층을 형성하는 단계;(c) 상기 반도체층에 각각 접하는 소스전극 및 드레인전극과, 상기 게이트전극 연장부에 접하는 박막 트랜지스터 전극과, 상기 반도체물질층에 접하는 전극물질층을 형성하는 단계; 및(d) 상기 소스전극, 드레인전극, 박막 트랜지스터 전극 및 전극물질층을 덮는 제2절연막을 형성하고, 상기 제2절연막을 패터닝하여 상기 소스전극과 상기 드레인전극 중 어느 하나를 노출시키는 화소정의막을 형성하는 단계;를 포함하고,상기 (b) 단계는, 상기 게이트절연막의 단부면과 상기 패터닝된 반도체층의 단부면이 일치하고, 상기 커패시터절연막의 단부면과 상기 패터닝된 반도체물질층의 단부면이 일치하도록 하는 단계인 것을 특징으로 하는 유기 발광 디스플레이 장치의 제조방법.
- 제11항에 있어서,상기 (c) 단계에서 형성되는 소스전극, 드레인전극, 박막 트랜지스터 전극 및 전극물질층은 도전성 물질로 형성된 제1전극층과, 제1전극층 상에 배치되며 ITO, IZO, ZnO 또는 In2O3로 형성된 제2전극층을 포함하는 것을 특징으로 하는 유기 발광 디스플레이 장치의 제조방법.
- 삭제
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080046634A KR100943186B1 (ko) | 2008-05-20 | 2008-05-20 | 유기 발광 디스플레이 장치 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080046634A KR100943186B1 (ko) | 2008-05-20 | 2008-05-20 | 유기 발광 디스플레이 장치 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090120697A KR20090120697A (ko) | 2009-11-25 |
| KR100943186B1 true KR100943186B1 (ko) | 2010-02-19 |
Family
ID=41603897
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080046634A KR100943186B1 (ko) | 2008-05-20 | 2008-05-20 | 유기 발광 디스플레이 장치 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100943186B1 (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101397250B1 (ko) * | 2010-12-30 | 2014-05-20 | 하이디스 테크놀로지 주식회사 | 정전 용량 터치 패널 및 그 제조 방법 |
| KR102366566B1 (ko) | 2014-10-16 | 2022-02-25 | 삼성디스플레이 주식회사 | 박막 트랜지스터 어레이 기판 및 이를 포함하는 유기 발광 표시 장치 |
| KR102304724B1 (ko) | 2014-12-19 | 2021-09-27 | 삼성디스플레이 주식회사 | 박막트랜지스터 기판, 이를 포함하는 디스플레이 장치, 박막트랜지스터 기판 제조방법 및 이를 이용한 디스플레이 장치 제조방법 |
| KR102542808B1 (ko) * | 2018-10-15 | 2023-06-12 | 엘지디스플레이 주식회사 | 표시장치 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100659714B1 (ko) | 2005-11-30 | 2006-12-21 | 삼성에스디아이 주식회사 | 유기 발광 표시 장치 및 그 제조방법 |
| KR20070111232A (ko) * | 2006-05-17 | 2007-11-21 | 엘지.필립스 엘시디 주식회사 | 전계발광소자 및 그 제조방법 |
-
2008
- 2008-05-20 KR KR1020080046634A patent/KR100943186B1/ko active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100659714B1 (ko) | 2005-11-30 | 2006-12-21 | 삼성에스디아이 주식회사 | 유기 발광 표시 장치 및 그 제조방법 |
| KR20070111232A (ko) * | 2006-05-17 | 2007-11-21 | 엘지.필립스 엘시디 주식회사 | 전계발광소자 및 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20090120697A (ko) | 2009-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100875103B1 (ko) | 유기 발광 디스플레이 장치 | |
| KR100908236B1 (ko) | 유기 발광 디스플레이 장치 및 그 제조방법 | |
| KR101980234B1 (ko) | 유기 발광 표시 장치와, 이의 제조 방법 | |
| JP6054629B2 (ja) | 平板表示装置用バックプレーン、これを備える平板表示装置、及びその製造方法 | |
| US8203264B2 (en) | Flat panel display and method of fabricating the same | |
| KR101074803B1 (ko) | 유기 발광 표시 장치 및 그 제조 방법 | |
| KR101022652B1 (ko) | 박막 트랜지스터 기판 제조방법 및 유기 발광 디스플레이 장치 제조방법 | |
| US8575606B2 (en) | Back panel for flat panel display apparatus, flat panel display apparatus comprising the same, and method of manufacturing the back panel | |
| KR102022395B1 (ko) | 유기발광 디스플레이 장치 및 그 제조방법 | |
| KR102116493B1 (ko) | 유기발광표시장치 및 이의 제조방법 | |
| US9780155B2 (en) | Organic light-emitting display apparatus and method of manufacturing the same | |
| KR20120140474A (ko) | 유기 발광 디스플레이 장치와, 이의 제조 방법 | |
| US9525047B2 (en) | Thin-film transistor substrate, method of manufacturing same, and organic light-emitting display apparatus including thin-film transistor substrate | |
| KR102162794B1 (ko) | 평판표시장치용 백플레인 및 그의 제조 방법 | |
| KR100943186B1 (ko) | 유기 발광 디스플레이 장치 및 그 제조방법 | |
| KR100708734B1 (ko) | 유기 발광 디스플레이 장치 및 그 제조방법 | |
| KR100953541B1 (ko) | 유기 발광 디스플레이 장치의 제조방법 | |
| KR100918405B1 (ko) | 평판 디스플레이 장치 및 그 제조방법 | |
| US8890148B2 (en) | Organic light emitting display and method of manufacturing the same | |
| KR100858818B1 (ko) | 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치 | |
| KR102281331B1 (ko) | 유기발광 디스플레이 장치 및 그 제조방법 | |
| KR102096058B1 (ko) | 유기 발광 표시 장치와, 이의 제조 방법 | |
| KR100708841B1 (ko) | 평판 표시 장치 및 그 제조방법 | |
| KR100647629B1 (ko) | 박막 트랜지스터를 구비한 기판의 제조방법, 이에 따라제조된 박막 트랜지스터를 구비한 기판, 평판 표시장치의제조방법, 및 이에 따라 제조된 평판 표시장치 | |
| US20120028386A1 (en) | Method of manufacturing organic light emitting display |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130205 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20140129 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20150130 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20180201 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20190129 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20200203 Year of fee payment: 11 |