JP6054629B2 - 平板表示装置用バックプレーン、これを備える平板表示装置、及びその製造方法 - Google Patents

平板表示装置用バックプレーン、これを備える平板表示装置、及びその製造方法 Download PDF

Info

Publication number
JP6054629B2
JP6054629B2 JP2012112741A JP2012112741A JP6054629B2 JP 6054629 B2 JP6054629 B2 JP 6054629B2 JP 2012112741 A JP2012112741 A JP 2012112741A JP 2012112741 A JP2012112741 A JP 2012112741A JP 6054629 B2 JP6054629 B2 JP 6054629B2
Authority
JP
Japan
Prior art keywords
electrode
insulating layer
layer
protective layer
flat panel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012112741A
Other languages
English (en)
Other versions
JP2012242834A (ja
Inventor
棕 翰 鄭
棕 翰 鄭
千 基 崔
千 基 崔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of JP2012242834A publication Critical patent/JP2012242834A/ja
Application granted granted Critical
Publication of JP6054629B2 publication Critical patent/JP6054629B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2203/00—Function characteristic
    • G02F2203/09—Function characteristic transflective

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は、平板表示装置用バックプレーン、これを備える平板表示装置及びその製造方法に関する。
有機発光表示装置及び液晶表示装置などを含む平板表示装置は、高解像度のディスプレイ具現のために、各ピクセルごとに薄膜トランジスタ（Ｔｈｉｎ Ｆｉｍｌ Ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）とキャパシタなどが含まれた能動駆動型バックプレーン上に製作される。
特に、酸化物半導体ＴＦＴは、素子特性に優れ、かつ低温で工程進行が可能であって、平板表示用バックプレーンに最適の素子として評価されている。ところが、特許文献１に記載のように、これらの酸化物半導体ＴＦＴを含む平板表示装置用バックプレーンを製作する過程は、複数のマスク工程を経るため、コストアップになるという問題がある。
韓国公開特許第１０−２０１０−００５９５８７号公報
本発明は、製造工程が簡単であり、かつ表示品質の優秀な平板表示装置用バックプレーン、これを備える平板表示装置、及びその製造方法を提供することを目的とする。
本発明の一側面によれば、基板上に透明導電物を含む画素電極と、前記画素電極と同一層に形成されたキャパシタ第１電極と、前記画素電極の上部エッジ及びキャパシタ第１電極を覆う第１保護層と、前記第１保護層上に形成された薄膜トランジスタのゲート電極と、前記ゲート電極と同一層に形成されたキャパシタ第２電極と、前記ゲート電極及び前記キャパシタ第２電極を覆う第１絶縁層と、前記第１絶縁層上に形成され、かつ透明導電性酸化物を含む半導体層と、前記半導体層を覆う第２絶縁層と、前記第２絶縁層上に形成され、かつ前記第２絶縁層を貫通して前記半導体層に連結され、少なくとも一つは前記画素電極に連結される薄膜トランジスタのソース及びドレイン電極と、前記ソース及びドレイン電極を覆って前記画素電極を露出させる第３絶縁層と、を備える平板表示装置用バックプレーンを提供する。
本発明の他の特徴によれば、前記キャパシタ第１電極は、前記画素電極と同一物質で形成される。
本発明のさらに他の特徴によれば、前記透明導電物は、酸化インジウムスズ（ＩＴＯ）、酸化インジウム亜鉛（ＩＺＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム（Ｉｎ２Ｏ３）、酸化インジウムガリウム（ＩＧＯ）、及びアルミニウム酸化亜鉛（ＡＺＯ）を含む群から選択された少なくとも一つ以上を含む。
本発明のさらに他の特徴によれば、前記画素電極は、半透過金属層をさらに含む。
本発明のさらに他の特徴によれば、前記半透過金属層は、銀（Ａｇ）を含む。
本発明のさらに他の特徴によれば、前記第１保護層は、絶縁層（絶縁膜）である。
本発明のさらに他の特徴によれば、前記キャパシタ第２電極は、前記ゲート電極と同一物質で形成される。
本発明のさらに他の特徴によれば、前記半導体層は、ガリウム（Ｇａ）、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、ハフニウム（Ｈｆ）、チタン（Ｔｉ）及びスズ（Ｓｎ）よりなる群から選択された一つ以上の元素、及び酸素（Ｏ）を含む。
本発明のさらに他の特徴によれば、前記ソース及びドレイン電極のうち一つは、前記第１保護層、第１絶縁層、及び第２絶縁層を同時に貫通するビアホールを通じて前記画素電極に連結される。
本発明のさらに他の特徴によれば、前記第１保護層、第１絶縁層、及び第２絶縁層は、前記画素電極の上部を露出させる開口を形成し、前記第１保護層が形成する開口のエッチング面と、前記第１絶縁層及び第２絶縁層が形成する開口のエッチング面とはギャップを形成する。
本発明のさらに他の特徴によれば、前記第１保護層と第１絶縁層との間に前記ゲート電極と同一物質で形成された第２保護層が備えられ、前記第２保護層、第１絶縁層及び第２絶縁層が形成する開口のエッチング面は同一に（ギャップなく）形成される。
本発明のさらに他の特徴によれば、前記第１保護層、第１絶縁層、及び第２絶縁層は、前記画素電極の上部を露出させる開口を形成し、前記第１保護層、第１絶縁層及び第２絶縁層が形成する開口のエッチング面は同一に形成する。
本発明のさらに他の特徴によれば、前記第１保護層と第１絶縁層との間に前記ゲート電極と同一物質で形成された第２保護層が備えられ、前記第１保護層、第２保護層、第１絶縁層及び第２絶縁層が形成する開口のエッチング面は同一に形成される。
本発明のさらに他の特徴によれば、前記第２絶縁層上にキャパシタ第３電極がさらに備えられる。
本発明の他の側面によれば、前記平板表示装置用バックプレーンと、前記平板表示装置用バックプレーンの画素電極に対向する対向電極と、前記画素電極と対向電極との間に備えられた発光部と、をさらに備える平板表示装置を提供する。
本発明の他の特徴によれば、前記対向電極は、前記発光部から放出された光を反射する反射電極である。
本発明のさらに他の特徴によれば、前記発光部は、有機発光層を含む。
本発明の他の側面によれば、基板上に画素電極及びキャパシタ第１電極を形成する第１マスク工程と、前記画素電極及びキャパシタ第１電極を覆う第１保護層を形成し、前記第１保護層上に薄膜トランジスタのゲート電極、及びキャパシタ第２電極を形成する第２マスク工程と、前記ゲート電極及びキャパシタ第２電極を覆う第１絶縁層を形成し、前記ゲート電極に対応する位置に、透明導電性酸化物を含む半導体層を形成する第３マスク工程と、前記半導体層を覆う第２絶縁層を形成し、第２絶縁層を貫通して前記半導体層の一部を露出させるコンタクトホールを形成し、前記第１保護層、第１絶縁層及び第２絶縁層を貫通して前記画素電極の一部を露出させるビアホールを形成する第４マスク工程と、前記コンタクトホール及びビアホールを覆うソース及びドレイン電極を形成する第５マスク工程と、前記ソース及びドレイン電極を覆う第３絶縁層を形成し、第３絶縁層に前記画素電極の上部を露出させる開口を形成する第６マスク工程と、を含む平板表示装置用バックプレーンの製造方法を提供する。
本発明の他の特徴によれば、前記画素電極及びキャパシタ第１電極は、同一物質で同一層に形成される。
本発明のさらに他の特徴によれば、前記薄膜トランジスタのゲート電極、及びキャパシタ第２電極は同一物質で同一層に形成される。
本発明のさらに他の特徴によれば、前記第２マスク工程で、前記第１保護層上に画素電極より小さな面積の第２保護層をさらに形成する。
本発明のさらに他の特徴によれば、前記第２保護層は、前記ゲート電極及びキャパシタ第２電極と同一物質で形成される。
本発明のさらに他の特徴によれば、前記４マスク工程で、前記第１絶縁層及び第２絶縁層を除去して前記第２保護層を露出させる開口を形成し、前記第５マスク工程で前記第２保護層を除去し、前記第６マスク工程で前記第１保護層を除去する。
本発明のさらに他の特徴によれば、前記４マスク工程で、前記第１絶縁層及び第２絶縁層を除去して前記第２保護層を露出させる開口を形成し、前記第５マスク工程で、前記第１保護層及び第２保護層を同時に除去する。
本発明のさらに他の特徴によれば、前記第５マスク工程で、前記ソース及びドレイン電極と同一層にキャパシタ第３電極をさらに形成する。
本発明によるバックプレーン、これを備える平板表示装置及びその製造方法によれば、マスク使用回数を低減させて製造工程を簡単にし、これによる製造工程を低減させる。
また、画素電極上に第１保護層を形成することで、製造過程で画素電極の損傷を防止できる。
また、キャパシタを並列に形成することでキャパシタの面積を広げなくても静電容量を増大させることができる。
本発明の一実施形態による有機発光表示装置を概略的に示す断面図である。 図１の有機発光表示装置の製造過程を概略的に示す断面図である。 図１の有機発光表示装置の製造過程を概略的に示す断面図である。 図１の有機発光表示装置の製造過程を概略的に示す断面図である。 図１の有機発光表示装置の製造過程を概略的に示す断面図である。 図１の有機発光表示装置の製造過程を概略的に示す断面図である。 図１の有機発光表示装置の製造過程を概略的に示す断面図である。 本発明の他の実施形態による有機発光表示装置を概略的に示す断面図である。 図３の有機発光表示装置の製造過程の一部を概略的に示す断面図である。 図３の有機発光表示装置の製造過程の一部を概略的に示す断面図である。 本発明の比較例による有機発光表示装置を概略的に示す断面図である。 図５の有機発光表示装置の製造過程を概略的に示す断面図である。 図５の有機発光表示装置の製造過程を概略的に示す断面図である。 図５の有機発光表示装置の製造過程を概略的に示す断面図である。 図５の有機発光表示装置の製造過程を概略的に示す断面図である。 図５の有機発光表示装置の製造過程を概略的に示す断面図である。 図５の有機発光表示装置の製造過程を概略的に示す断面図である。 図５の有機発光表示装置の製造過程を概略的に示す断面図である。
以下、添付した図面に図示された本発明の望ましい実施形態を参照して本発明をより詳細に説明する。
図１は、本発明の一実施形態による有機発光表示装置１を概略的に示す断面図であり、図２Ａないし図２Ｆは、図１の有機発光表示装置の製造過程を概略的に示す断面図である。
図１を参照すれば、本発明の一実施形態による有機発光表示装置１の基板１０上には、発光層１１９の備えられたピクセル領域ＰＸＬ１、薄膜トランジスタの備えられた薄膜トランジスタ領域ＴＦＴ１、及びキャパシタの備えられたキャパシタ領域ＣＡＰ１が形成される。
本発明の実施形態による薄膜トランジスタ領域ＴＦＴ１には、基板１０及び第１保護層１２が備えられる。基板１０は透明素材からなり、第１保護層１２は絶縁膜で形成される。
第１保護層１２上に薄膜トランジスタのゲート電極２１３が備えられる。ゲート電極２１３上にはゲート絶縁膜として機能する第１絶縁層１４が備えられ、第１絶縁層１４上には半導体層２１５が備えられる。
半導体層２１５は透明導電性酸化物を含む。透明導電性酸化物は、ガリウム（Ｇａ）、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、ハフニウム（Ｈｆ）、チタン（Ｔｉ）及びスズ（Ｓｎ）よりなる群から選択された一つ以上の元素、及び酸素（Ｏ）を含む。例えば、透明導電性酸化物は、ＩｎＧａＺｎＯ、ＺｎＳｎＯ、ＩｎＺｎＯ、ＩｎＧａＯ、ＺｎＯ、ＴｉＯ、及びＨＩＺＯ（Ｈａｆｎｉｕｍ−ｉｎｄｉｕｍ−ｚｉｎｃ ｏｘｉｄｅ）から選択される。前述したように、活性層として透明導電性酸化物を含む酸化物半導体ＴＦＴは、素子特性に優れ、かつ低温で工程を進めることができて、平板表示用バックプレーンに最適の素子として評価されている。それだけでなく、酸化物半導体ＴＦＴは、可視光線領域で透明な特性を持つだけでなく柔軟なため、透明表示装置やフレキシブル表示装置にも適用できる。
半導体層２１５を覆うように第２絶縁層１６が備えられ、第２絶縁層１６上には、第２絶縁層１６を貫通するコンタクトホールＣ１を通じて半導体層２１５に連結されたソース及びドレイン電極２１７が備えられている。また、ソース及びドレイン電極２１７のうち一つは、第１保護層１２、第１絶縁層１４及び第２絶縁層１６を同時に貫通するビアホールＣ２を通じて、ピクセル領域ＰＸＬ１の画素電極１１１の上部エッジに連結される。
ピクセル領域ＰＸＬ１には、基板１０上に透明導電物を含む画素電極１１１が備えられる。画素電極１１１は、酸化インジウムスズ（ＩＴＯ）、酸化インジウム亜鉛（ＩＺＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム（Ｉｎ２Ｏ３）、酸化インジウムガリウム（ＩＧＯ）、及びアルミニウム酸化亜鉛（ＡＺＯ）を含む群から選択された少なくとも一つ以上を含む。
また、画素電極１１１は、銀（Ａｇ）を含む半透過金属層１１１ａをさらに含む複数層として備えられる。例えば、図１に示したように、画素電極１１１は、銀を含む半透過金属層１１１ａと、その上下部にＩＴＯなどの透明導電物を含む層１１１ｂとをさらに含む。半透過金属層１１１ａは、後述する反射鏡（反射層）として機能する対向電極１２０と共に、半透過鏡として機能して共振構造を形成することで、表示装置の光抽出効率を高めることができる。
画素電極１１１の上部エッジには第１保護層１２が備えられる。第１保護層１２は、製造工程中に画素電極１１１の劣化を防止するための保護膜として機能し、キャパシタの誘電膜として機能できる。第１保護層１２は、ＳｉＮｘ、ＳｉＯｘ、及びＳｉＯＮから選択された多様な絶縁膜で形成できる。
第１保護層１２（画素電極１１１）の上部エッジにゲート電極２１３と同一物質で形成された第２保護層１１３が備えられ、第２保護層１１３の上部に第１絶縁層１４と第２絶縁層１６とが順次に積層され、前記第２保護層１１３、第１絶縁層１４及び第２絶縁層１６は画素電極１１１を開口させ、この時に形成された開口のエッチング面Ｓ１は同一平面上に形成される。後述するが、前記第２保護層１１３は、製造工程中に画素電極１１１の劣化を防止するための保護膜として機能できる。
第２絶縁層１６上に第３絶縁層１８が備えられ、第３絶縁層１８には画素電極１１１を露出させる開口Ｃ４が形成される。この時、第３絶縁層１８と第１保護層１２とは同じエッチング面Ｓ２を形成する。したがって、本実施形態で画素電極１１１を開口させる第１保護層１２と第２保護層１１３とのエッチング面Ｓ２とエッチング面Ｓ１とは、ギャップＧを形成できる。
画素電極１１１上には発光層１１９が形成され、発光層（発光部）１１９から放出された光は、透明導電物からなる画素電極１１１を通じて基板１０側に放出される。
発光層１１９は、低分子有機物または高分子有機物でありうる。発光層１１９が低分子有機物である場合、発光層１１９を中心としてホール輸送層（Ｈｏｌｅ Ｔｒａｎｓｐｏｒｔ Ｌａｙｅｒ：ＨＴＬ）、ホール注入層（Ｈｏｌｅ Ｉｎｊｅｃｔｉｏｎ Ｌａｙｅｒ：ＨＩＬ）、電子輸送層（Ｅｌｅｃｔｒｏｎ Ｔｒａｎｓｐｏｒｔ Ｌａｙｅｒ：ＥＴＬ）及び電子注入層（Ｅｌｅｃｔｒｏｎ Ｉｎｊｅｃｔｉｏｎ Ｌａｙｅｒ：ＥＩＬ）などが積層される。それ以外にも、必要に応じて多様な層が積層される。この時、使用可能な有機材料として、銅フタロシアニン（ＣｕＰｃ）、Ｎ’−ジ（ナフタレン−１−イル）−Ｎ、Ｎ’−ジフェニル−ベンジジン（ＮＰＢ）、トリス−８−ヒドロキシキノリンアルミニウム（Ａｌｑ３）などをはじめとして多様に適用できる。一方、発光層１１９が高分子有機物である場合、発光層１１９以外にホール輸送層（ＨＴＬ）が含まれる。ホール輸送層は、ポリエチレンジヒドロキシチオフェン（ＰＥＤＯＴ）や、ポリアニリン（ＰＡＮＩ）などを使用できる。この時、使用可能な有機材料として、ＰＰＶ（Ｐｏｌｙ−Ｐｈｅｎｙｌｅｎｅｖｉｎｙｌｅｎｅ）系及びポリフルオレン系などの高分子有機物を使用できる。
発光層１１９上には、共通電極として対向電極１２０が蒸着される。本実施形態による有機発光表示装置１の場合、画素電極１１１はアノードとして使われ、対向電極１２０はカソードとして使われる。もちろん、電極の極性は逆に適用してもよいということはいうまでもない。
対向電極１２０は、反射物質を含む反射電極で構成される。この時に前記対向電極１２０は、Ａｌ、Ｍｇ、Ｌｉ、Ｃａ、ＬｉＦ／Ｃａ、及びＬｉＦ／Ａｌから選択された一つ以上の物質を含む。対向電極１２０が反射電極で形成されることで、発光層１１９から放出された光は、対向電極１２０に反射され、透明導電物で形成された画素電極１１１を透過して基板１０側に放出される。この時、画素電極１１１が前述したように、銀などの半透過金属層１１１ａをさらに含む場合、半透過金属層１１１ａは、反射鏡として機能する対向電極１２０と共に、半透過鏡として機能して共振構造を形成することで表示装置の光抽出効率を高めることができる。
本発明の実施形態によるキャパシタ領域ＣＡＰ１には、基板１０上に、第１保護層１２を介してキャパシタ第１電極３１１及びキャパシタ第２電極３１３が備えられる。
キャパシタ第１電極３１１は、画素電極１１１と同一層に同一材料（同一物質）で形成され、キャパシタ第２電極３１３は、ゲート電極２１３と同一層に同一材料（同一物質）で形成される。ここで、第１保護層１２は誘電膜として機能する。本実施形態でキャパシタ第１電極３１１とキャパシタ第２電極３１３とは、それぞれ画素電極１１１とゲート電極２１３と同一マスク工程で形成されるため、製造工程を簡単にすることができる。
キャパシタ第２電極３１３上に第１絶縁層１４及び第２絶縁層１６が順次に積層され、その上にソース及びドレイン電極２１７と同一層に同一材料（同一物質）でキャパシタ第３電極３１７が備えられる。キャパシタ第１電極３１１及びキャパシタ第２電極３１３はＭＩＭ（ｍｅｔａｌ−ｉｎｓｕｌａｔｏｒ−ｍｅｔａｌ）キャップを構成するため、静電容量を大きくするためにキャパシタ面積を大きくする場合、表示装置の開口率を低減させることができる。しかし、本実施形態のようにキャパシタ第３電極３１７をさらに構成する場合、キャパシタ第１電極３１１及びキャパシタ第２電極３１３に並列連結されて静電容量が増大するので、キャパシタの面積を縮めても低減した静電容量を補償できる。
ソース及びドレイン電極２１７とキャパシタ第３電極３１７とを覆う第３絶縁層１８が形成され、第３絶縁層１８には、前述したように画素電極１１１を露出させる開口Ｃ４が形成される。
以下、図２Ａないし図２Ｆを参照して、本実施形態による有機発光表示装置１の製造方法を説明する。
図２Ａは、本実施形態による有機発光表示装置１の第１マスク工程の結果を概略的に示す断面図である。
図２Ａを参照すれば、基板１０に画素電極１１１及びキャパシタ第１電極３１１が、第１マスク工程で同時形成される。この時に基板１０上には、基板１０の平滑性及び不純元素浸透の遮断のために、ＳｉＯ２及び／またはＳｉＮｘなどを含むバッファ層（図示せず）がさらに備えられる。
前記図面には製造過程が詳細に図示されていないが、基板１０上には透明導電物が蒸着され、透明導電物上にフォトレジスタ（図示せず）が塗布された後、第１マスク（図示せず）を利用したフォトリソグラフィー工程により画素電極１１１とキャパシタ第１電極３１１とが同時にパターニングされたものである。これにより、前記画素電極１１１及びキャパシタ第１電極３１１は、同一物質で同一層に形成される。フォトリソグラフィーによる第１マスク工程は、第１マスク（図示せず）に露光装置（図示せず）で露光後、現像、エッチング、及びストリッピングまたはアッシングなどの一連の工程を経て進められたものである。以下、後続マスク工程で同一内容についての説明は省略する。
図２Ｂは、本実施形態による有機発光表示装置１の第２マスク工程の結果を概略的に示す断面図である。
第１マスク工程の結果物上に第１保護層１２を形成し、第１保護層１２上に第２保護層１１３、ゲート電極２１３及びキャパシタ第２電極３１３を同時に形成する。この時、第２保護層１１３は前述したように、ビアホールＣ２が画素電極１１１に連結される領域には形成されない。したがって、第２保護層１１３は、画素電極１１１より小さな面積を持つ。これにより、前記薄膜トランジスタのゲート電極２１３、及びキャパシタ第２電極３１３は同一物質で同一層に形成される。また、前記第２保護層１１３は、前記ゲート電極２１３及びキャパシタ第２電極３１３と同一物質で（同一層に）形成される。
図２Ｃは、本実施形態による有機発光表示装置１の第３マスク工程の結果を概略的に示す断面図である。
第２マスク工程の結果物上に第１絶縁層１４を形成し、第１絶縁層１４上であって、前記記ゲート電極２１３に対応する位置に半導体層２１５を形成する。半導体層２１５は、前述した透明導電性酸化物を含む。
図２Ｄは、本実施形態による有機発光表示装置１の第４マスク工程の結果を概略的に示す断面図である。
第３マスク工程の結果物上に第２絶縁層１６を形成し、前述したコンタクトホールＣ１及びビアホールＣ２を形成する。この時、画素電極１１１の上部に対応する領域では、第１絶縁層１４及び第２絶縁層１６を除去して、第２保護層１１３の上部を露出させる開口Ｃ３を共に形成する。この時、第２保護層１１３は、除去されずに画素電極１１１の上部に残っているため、コンタクトホールＣ１、ビアホールＣ２及び開口Ｃ３を形成する間に下部の第１保護層１２及び画素電極１１１を保護する。
図２Ｅは、本実施形態による有機発光表示装置１の第５マスク工程の結果を概略的に示す断面図である。
第４マスク工程で形成されたコンタクトホールＣ１、ビアホールＣ２及び開口Ｃ３を覆うようにソース及びドレイン電極２１７を形成する材料を蒸着及びパターニングして、ソース及びドレイン電極２１７及びキャパシタ第３電極３１７を形成する。これにより、前記ソース及びドレイン電極２１７と（同一物質で）同一層にキャパシタ第３電極３１７が形成される。
この時、ソース及びドレイン電極２１７を形成する金属材料は、第４マスク工程で形成された開口Ｃ３にも蒸着されるが、これを第２保護層１１３と共に除去する。この時、第２保護層１１３がソース及びドレイン電極２１７を形成する材料と同一材料である場合には、一回のエッチング工程で除去される。もし、第２保護層１１３がソース及びドレイン電極２１７を形成する材料と同一材料ではない場合には、複数のエッチング工程を経る。
本実施形態で、ソース及びドレイン電極２１７を形成する材料が画素電極１１１の上部に形成された開口Ｃ３から除去される間に、第１保護層１２は画素電極１１１を保護する。
図２Ｆは、本実施形態による有機発光表示装置１の第６マスク工程の結果を概略的に示す断面図である。
第５マスク工程の結果物上に第３絶縁層１８を形成し、第３絶縁層１８の一部を除去して画素電極１１１の上部を露出させる開口Ｃ４を形成する。この時、画素電極１１１の上部に形成された第１保護層１２を共に除去する。したがって、第３絶縁層１８と第１保護層１２とは同じエッチング面Ｓ２を形成できる。
以下、図３を参照して、本発明の他の実施形態による有機発光表示装置を概略的に説明する。
図３は、本発明の他の実施形態による有機発光表示装置２を概略的に示す断面図であり、図４Ａ及び図４Ｂは、図３の有機発光表示装置の製造過程の一部を概略的に示す断面図である。以下、前述した実施形態による有機発光表示装置１との差異点を中心として説明する。
図４Ａは、本発明の他の実施形態による有機発光表示装置２の第５マスク工程を概略的に示したものであり、図４Ｂは、第６マスク工程を概略的に示したものである。すなわち、本実施形態による有機発光表示装置２の第１マスク工程から第４マスク工程までは、前述した実施形態による有機発光表示装置１の製造工程と同一に進められる。
図４Ａを参照すれば、第４マスク工程で形成されたコンタクトホールＣ１、ビアホールＣ２及び開口Ｃ３を覆うように、ソース及びドレイン電極２１７を形成する材料を蒸着及びパターニングして、ソース及びドレイン電極２１７及びキャパシタ第３電極３１７を形成する。
この時、ソース及びドレイン電極２１７を形成する金属材料は、第４マスク工程で形成された開口Ｃ３にも蒸着されるが、これを、第２保護層１１３及び第１保護層１２と共に除去する。したがって、第２保護層１１３及び第１保護層１２が同じマスク工程でエッチングされるため、同じエッチング面Ｓ３を形成する。これにより、前記第１保護層１２、第１絶縁層１４、及び第２絶縁層１６は、前記画素電極１１１の上部を露出させる開口Ｃ３を形成し、前記第１保護層１２、第１絶縁層１４及び第２絶縁層１６が形成する開口Ｃ３のエッチング面Ｓ３が同一に形成されている。本実施形態では、前記第１保護層１２と第１絶縁層１４との間に前記ゲート電極２１３と同一物質で形成された第２保護層１１３が備えられているため、前記第１保護層１２、第２保護層１１３、第１絶縁層１４及び第２絶縁層１６が形成する開口Ｃ３のエッチング面Ｓ３が同一に形成されている。
図４Ｂを参照すれば、第５マスク工程の結果物上に第３絶縁層１８を形成し、第３絶縁層１８の一部を除去して画素電極１１１の上部を露出させる開口Ｃ４を形成する。
したがって、本実施形態による有機発光表示装置２は、第１保護層１２を第５マスク工程で第２保護層１１３と共に除去するため、同じエッチング面Ｓ３を持つ。
以下、図５及び図６Ａないし図６Ｇを参照して本発明の比較例を説明する。図５は、本発明の比較例による有機発光表示装置を概略的に示す断面図であり、図６Ａないし図６Ｇは、図５の有機発光表示装置の製造過程を概略的に示す断面図である。
図６Ａは、比較例による有機発光表示装置３の第１マスク工程の結果を概略的に示す断面図である。図６Ａを参照すれば、基板４０に、薄膜トランジスタのゲート電極４１及びキャパシタ第１電極５１が第１マスク工程で同時に形成される。
図６Ｂは、比較例による有機発光表示装置３の第２マスク工程の結果を概略的に示す断面図である。図６Ｂを参照すれば、第１マスク工程の結果物上に第１絶縁層４２を形成し、第１絶縁層４２上に透明導電性酸化物を含む半導体層４３を形成する。
図６Ｃは、比較例による有機発光表示装置３の第３マスク工程の結果を概略的に示す断面図である。図６Ｃを参照すれば、第２マスク工程の結果物上に第２絶縁層４４を形成し、半導体層４３の一部を露出させるコンタクトホールＣ５を形成する。
図６Ｄは、比較例による有機発光表示装置３の第４マスク工程の結果を概略的に示す断面図である。図６Ｄを参照すれば、第３マスク工程で形成されたコンタクトホールＣ５を覆うように、ソース及びドレイン電極４５を形成する材料を蒸着及びパターニングしてソース及びドレイン電極４５を形成する。この時、キャパシタ第３電極５５も同時に形成する。
図６Ｅは、比較例による有機発光表示装置３の第５マスク工程の結果を概略的に示す断面図である。図６Ｅを参照すれば、第４マスク工程の結果物上に第３絶縁層４６を形成し、ソース及びドレイン電極４５のうち一つを露出させるビアホールＣ６を形成する。
図６Ｆは、比較例による有機発光表示装置３の第６マスク工程の結果を概略的に示す断面図である。図６Ｆを参照すれば、第５マスク工程で形成されたビアホールＣ６を覆うように、画素電極４７を形成する材料を蒸着及びパターニングして、画素電極４７を形成する。
図６Ｇは、比較例による有機発光表示装置３の第７マスク工程の結果を概略的に示す断面図である。図６Ｇを参照すれば、第６マスク工程の結果物上に第４絶縁層４８を形成し、第４絶縁層４８の一部を除去して画素電極４７の上部を露出させる開口Ｃ７を形成する。
図５を参照すれば、第７マスク工程で形成された開口Ｃ７に発光層４９及び対向電極５０を形成する。
前記比較例による有機発光表示装置３の場合、ボトムゲートタイプの酸化物半導体を含むバックプレーンを製作するために、総７回のマスク工程が進められた。一方、本実施による有機発光表示装置１、２の場合、ボトムゲートタイプの酸化物半導体を含むバックプレーンを製作するに当って、画素電極１１１を形成する第５マスク工程を含めて総５回、または第３絶縁層１８をパターニングして画素電極１１１を露出させる開口Ｃ４を形成する第６マスク工程を含めて総６回のマスク工程で進めることができる。したがって、マスク工程の低減による画期的なコストダウンができる。
一方、前述した説明は有機発光表示装置を中心として記述されたが、本発明はこれに限定されるものではない。例えば、本発明は、発光層に液晶が備えられた液晶表示装置に適用できるということはいうまでもない。それ以外に他の表示装置にも適用できる。
本発明は図面に図示された実施形態を参考として説明されたが、これは例示的なものに過ぎず、当業者ならば、これより多様な変形及び均等な他の実施形態が可能であるという点を理解できるであろう。したがって、本発明の真の技術的保護範囲は、特許請求の範囲の技術的思想によって定められねばならない。
本発明は、平板表示装置関連の技術分野に好適に用いられる。
１、２ 有機発光表示装置、
１０ 基板、
１２ 第１保護層、
１４ 第１絶縁層、
１６ 第２絶縁層、
１８ 第３絶縁層、
１１１ 画素電極、
１１３ 第２保護層、
１１９ 発光層、
１２０ 対向電極、
２１３ ゲート電極、
２１５ 半導体層、
２１７ ソース及びドレイン電極、
３１１ キャパシタ第１電極、
３１３ キャパシタ第２電極、
３１７ キャパシタ第３電極、
Ｃ１ コンタクトホール、
Ｃ２ ビアホール、
Ｃ３、Ｃ４ 開口。

Claims (25)

  1. 基板上に透明導電物を含む画素電極と、前記画素電極と同一層に形成されたキャパシタ第１電極と、
    前記画素電極の上部エッジ及びキャパシタ第１電極を覆う第１保護層と、
    前記第１保護層上に形成された薄膜トランジスタのゲート電極と、前記ゲート電極と同一層に形成されたキャパシタ第２電極と、
    前記ゲート電極及び前記キャパシタ第２電極を覆う第１絶縁層と、
    前記第１絶縁層上に形成され、かつ透明導電性酸化物を含む半導体層と、
    前記半導体層を覆う第２絶縁層と、
    前記第２絶縁層上に形成され、かつ前記第２絶縁層を貫通して前記半導体層に連結され、少なくとも一つは前記画素電極に連結される薄膜トランジスタのソース及びドレイン電極と、
    前記ソース及びドレイン電極を覆って前記画素電極を露出させる第３絶縁層と、を備える平板表示装置用バックプレーン。
  2. 前記キャパシタ第１電極は、前記画素電極と同一物質で形成された請求項１に記載の平板表示装置用バックプレーン。
  3. 前記透明導電物は、酸化インジウムスズ（ＩＴＯ）、酸化インジウム亜鉛（ＩＺＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム（Ｉｎ２Ｏ３）、酸化インジウムガリウム（ＩＧＯ）、及びアルミニウム酸化亜鉛（ＡＺＯ）を含む群から選択された少なくとも一つ以上を含む請求項１または２に記載の平板表示装置用バックプレーン。
  4. 前記画素電極は、半透過金属層をさらに含む請求項１〜３のいずれか１項に記載の平板表示装置用バックプレーン。
  5. 前記半透過金属層は、銀（Ａｇ）を含む請求項４に記載の平板表示装置用バックプレーン。
  6. 前記第１保護層は、絶縁層である請求項１〜５のいずれか１項に記載の平板表示装置用バックプレーン。
  7. 前記キャパシタ第２電極は、前記ゲート電極と同一物質で形成された請求項１〜６のいずれか１項に記載の平板表示装置用バックプレーン。
  8. 前記半導体層は、ガリウム（Ｇａ）、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、ハフニウム（Ｈｆ）、チタン（Ｔｉ）及びスズ（Ｓｎ）よりなる群から選択された一つ以上の元素、及び酸素（Ｏ）を含む請求項１〜７のいずれか１項に記載の平板表示装置用バックプレーン。
  9. 前記ソース及びドレイン電極のうち一つは、前記第１保護層、第１絶縁層、及び第２絶縁層を貫通するビアホールを通じて前記画素電極に連結された請求項１〜８のいずれか１項に記載の平板表示装置用バックプレーン。
  10. 前記第１保護層、第１絶縁層、及び第２絶縁層は、前記画素電極の上部を露出させる開口を形成し、前記第１保護層が形成する開口のエッチング面と、前記第１絶縁層及び第２絶縁層が形成する開口のエッチング面とはギャップを形成する請求項１〜９のいずれか１項に記載の平板表示装置用バックプレーン。
  11. 前記第１保護層と第１絶縁層との間に前記ゲート電極と同一物質で形成された第２保護層が備えられ、前記第２保護層、第１絶縁層及び第２絶縁層が形成する開口のエッチング面が面一となって同一面になっている請求項１０に記載の平板表示装置用バックプレーン。
  12. 前記第１保護層、第１絶縁層、及び第２絶縁層は、前記画素電極の上部を露出させる開口を形成し、前記第１保護層、第１絶縁層及び第２絶縁層が形成する開口のエッチング面が面一となって同一面になっている請求項１〜１１のいずれか１項に記載の平板表示装置用バックプレーン。
  13. 前記第１保護層と第１絶縁層との間に前記ゲート電極と同一物質で形成された第２保護層が備えられ、前記第１保護層、第２保護層、第１絶縁層及び第２絶縁層が形成する開口のエッチング面が面一となって同一面になっている請求項１２に記載の平板表示装置用バックプレーン。
  14. 前記第２絶縁層上にキャパシタ第３電極がさらに備えられた請求項１〜１３のいずれか１項に記載の平板表示装置用バックプレーン。
  15. 請求項１〜１４のいずれかに記載の平板表示装置用バックプレーンと、
    前記平板表示装置用バックプレーンの画素電極に対向する対向電極と、
    前記画素電極と対向電極との間に備えられた発光部と、をさらに備える平板表示装置。
  16. 前記対向電極は、前記発光部から放出された光を反射する反射電極である請求項１５に記載の平板表示装置。
  17. 前記発光部は、有機発光層を含む請求項１５または１６に記載の平板表示装置。
  18. 基板上に画素電極及びキャパシタ第１電極を形成する第１マスク工程と、
    前記画素電極及びキャパシタ第１電極を覆う第１保護層を形成し、前記第１保護層上に薄膜トランジスタのゲート電極、及びキャパシタ第２電極を形成する第２マスク工程と、
    前記ゲート電極及びキャパシタ第２電極を覆う第１絶縁層を形成し、前記ゲート電極に対応する位置に、透明導電性酸化物を含む半導体層を形成する第３マスク工程と、
    前記半導体層を覆う第２絶縁層を形成し、第２絶縁層を貫通して前記半導体層の一部を露出させるコンタクトホールを形成し、前記第１保護層、第１絶縁層及び第２絶縁層を貫通して前記画素電極の一部を露出させるビアホールを形成する第４マスク工程と、
    前記コンタクトホール及びビアホールを覆うソース及びドレイン電極を形成する第５マスク工程と、
    前記ソース及びドレイン電極を覆う第３絶縁層を形成し、第３絶縁層に前記画素電極の上部を露出させる開口を形成する第６マスク工程と、を含む平板表示装置用バックプレーンの製造方法。
  19. 前記画素電極及びキャパシタ第１電極は、同一物質で同一層に形成される請求項１８に記載の平板表示装置用バックプレーンの製造方法。
  20. 前記薄膜トランジスタのゲート電極、及びキャパシタ第２電極は同一物質で同一層に形成される請求項１８または１９に記載の平板表示装置用バックプレーンの製造方法。
  21. 前記第２マスク工程で、前記第１保護層上に画素電極より小さな面積の第２保護層をさらに形成する請求項１８〜２０のいずれか１項に記載の平板表示装置用バックプレーンの製造方法。
  22. 前記第２保護層は、前記ゲート電極及びキャパシタ第２電極と同一物質で形成される請求項２１に記載の平板表示装置用バックプレーンの製造方法。
  23. 前記第４マスク工程で、前記第１絶縁層及び第２絶縁層を除去して前記第２保護層を露出させる開口を形成し、前記第５マスク工程で前記第２保護層を除去し、前記第６マスク工程で前記第１保護層を除去する請求項２１または２２に記載の平板表示装置用バックプレーンの製造方法。
  24. 前記第４マスク工程で、前記第１絶縁層及び第２絶縁層を除去して前記第２保護層を露出させる開口を形成し、前記第５マスク工程で、前記第１保護層及び第２保護層を同時に除去する請求項２１または２２に記載の平板表示装置用バックプレーンの製造方法。
  25. 前記第５マスク工程で、前記ソース及びドレイン電極と同一層にキャパシタ第３電極をさらに形成する請求項１８〜２４のいずれか１項に記載の平板表示装置用バックプレーンの製造方法。
JP2012112741A 2011-05-20 2012-05-16 平板表示装置用バックプレーン、これを備える平板表示装置、及びその製造方法 Active JP6054629B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2011-0047944 2011-05-20
KR1020110047944A KR20120129592A (ko) 2011-05-20 2011-05-20 평판 표시 장치용 백플레인, 이를 포함하는 평판 표시 장치, 및 그 제조 방법

Publications (2)

Publication Number Publication Date
JP2012242834A JP2012242834A (ja) 2012-12-10
JP6054629B2 true JP6054629B2 (ja) 2016-12-27

Family

ID=46062157

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012112741A Active JP6054629B2 (ja) 2011-05-20 2012-05-16 平板表示装置用バックプレーン、これを備える平板表示装置、及びその製造方法

Country Status (6)

Country Link
US (2) US8618546B2 (ja)
EP (1) EP2525405A3 (ja)
JP (1) JP6054629B2 (ja)
KR (1) KR20120129592A (ja)
CN (1) CN102842582B (ja)
TW (1) TWI529948B (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120129592A (ko) 2011-05-20 2012-11-28 삼성디스플레이 주식회사 평판 표시 장치용 백플레인, 이를 포함하는 평판 표시 장치, 및 그 제조 방법
KR102021028B1 (ko) * 2012-12-04 2019-09-16 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102015873B1 (ko) * 2013-01-03 2019-10-22 삼성디스플레이 주식회사 표시장치용 백플레인 및 그의 제조 방법
CN104350533B (zh) * 2013-03-18 2017-09-08 松下电器产业株式会社 薄膜半导体基板、发光面板以及薄膜半导体基板的制造方法
TWI502784B (zh) * 2013-03-21 2015-10-01 Chunghwa Picture Tubes Ltd 電致發光裝置之電極基板的製作方法以及電致發光裝置的製作方法
KR102049443B1 (ko) * 2013-05-15 2019-11-28 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102116493B1 (ko) * 2013-05-23 2020-06-08 삼성디스플레이 주식회사 유기발광표시장치 및 이의 제조방법
KR102093458B1 (ko) 2013-07-05 2020-03-26 삼성디스플레이 주식회사 커패시터
JP6169005B2 (ja) * 2014-01-17 2017-07-26 株式会社ジャパンディスプレイ 発光素子表示装置
US10483293B2 (en) 2014-02-27 2019-11-19 Semiconductor Energy Laboratory Co., Ltd. Active matrix display device, and module and electronic appliance including the same
US20150349000A1 (en) * 2014-05-29 2015-12-03 Qualcomm Mems Technologies, Inc. Fabrication of transistor with high density storage capacitor
KR102236381B1 (ko) 2014-07-18 2021-04-06 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
CN104157613B (zh) * 2014-07-31 2017-03-08 京东方科技集团股份有限公司 一种阵列基板的制备方法
TWI582968B (zh) * 2014-08-15 2017-05-11 群創光電股份有限公司 陣列基板結構及接觸結構
US9766517B2 (en) * 2014-09-05 2017-09-19 Semiconductor Energy Laboratory Co., Ltd. Display device and display module
KR102360783B1 (ko) * 2014-09-16 2022-02-10 삼성디스플레이 주식회사 디스플레이 장치
KR102284756B1 (ko) 2014-09-23 2021-08-03 삼성디스플레이 주식회사 디스플레이 장치
GB2540334B (en) 2015-04-22 2019-12-11 Flexenable Ltd A control component for a current-driven optical media
KR102460407B1 (ko) * 2015-10-30 2022-10-27 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그의 제조방법
KR102581258B1 (ko) * 2016-06-10 2023-09-22 삼성디스플레이 주식회사 유기발광표시장치 및 유기발광표시장치의 제조방법
CN107579083B (zh) * 2017-09-30 2024-06-11 京东方科技集团股份有限公司 阵列基板及制备方法和显示装置
CN107887398B (zh) * 2017-11-14 2022-01-21 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板以及显示装置
KR102503168B1 (ko) * 2018-02-08 2023-02-27 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4528480A (en) * 1981-12-28 1985-07-09 Nippon Telegraph & Telephone AC Drive type electroluminescent display device
JP4030193B2 (ja) * 1998-07-16 2008-01-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW527735B (en) * 1999-06-04 2003-04-11 Semiconductor Energy Lab Electro-optical device
KR100395755B1 (ko) * 2001-06-28 2003-08-21 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조방법
TWI270919B (en) * 2002-04-15 2007-01-11 Semiconductor Energy Lab Display device and method of fabricating the same
JP2004192935A (ja) * 2002-12-11 2004-07-08 Hitachi Displays Ltd 有機ｅｌ表示装置
KR100521272B1 (ko) * 2002-12-20 2005-10-12 삼성에스디아이 주식회사 휘도가 개선된 유기전계 발광표시장치
KR100557730B1 (ko) * 2003-12-26 2006-03-06 엘지.필립스 엘시디 주식회사 듀얼패널타입 유기전계발광 소자 및 그 제조방법
US8629819B2 (en) * 2005-07-14 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
JP5132097B2 (ja) * 2005-07-14 2013-01-30 株式会社半導体エネルギー研究所 表示装置
JP5060738B2 (ja) * 2006-04-28 2012-10-31 株式会社ジャパンディスプレイイースト 画像表示装置
KR20080058762A (ko) 2006-12-22 2008-06-26 엘지디스플레이 주식회사 박막트랜지스터 액정표시장치용 어레이 기판 및 그제조방법
JP5275608B2 (ja) * 2007-10-19 2013-08-28 株式会社半導体エネルギー研究所 半導体基板の作製方法
KR100964227B1 (ko) * 2008-05-06 2010-06-17 삼성모바일디스플레이주식회사 평판 표시 장치용 박막 트랜지스터 어레이 기판, 이를포함하는 유기 발광 표시 장치, 및 이들의 제조 방법
JP5096572B2 (ja) * 2008-05-29 2012-12-12 シャープ株式会社 半導体装置およびその製造方法
KR101545923B1 (ko) 2008-11-26 2015-08-21 엘지디스플레이 주식회사 산화물 박막 트랜지스터 및 그 제조방법
WO2010070798A1 (ja) * 2008-12-18 2010-06-24 パナソニック株式会社 有機エレクトロルミネッセンス表示装置及びその製造方法
US8441007B2 (en) * 2008-12-25 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
JP2010177223A (ja) * 2009-01-27 2010-08-12 Videocon Global Ltd 液晶表示装置及びその製造方法
KR101074788B1 (ko) * 2009-01-30 2011-10-20 삼성모바일디스플레이주식회사 평판 표시 장치 및 이의 제조 방법
JP2010204239A (ja) * 2009-03-02 2010-09-16 Seiko Epson Corp 液晶装置および電子機器
KR101050461B1 (ko) * 2009-04-23 2011-07-19 삼성모바일디스플레이주식회사 유기 발광 디스플레이 장치 및 유기 발광 디스플레이 장치의 제조방법
KR101646808B1 (ko) * 2009-10-28 2016-08-08 가부시키가이샤 제이올레드 렌즈 시트, 표시 패널 장치 및 표시 장치
KR101093424B1 (ko) * 2009-11-10 2011-12-14 삼성모바일디스플레이주식회사 유기전계발광 표시 장치 및 그의 제조 방법
KR101117642B1 (ko) * 2009-11-16 2012-03-05 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101108176B1 (ko) * 2010-07-07 2012-01-31 삼성모바일디스플레이주식회사 더블 게이트형 박막 트랜지스터 및 이를 구비한 유기 발광 표시 장치
WO2012017488A1 (ja) * 2010-08-06 2012-02-09 パナソニック株式会社 発光素子とその製造方法、および発光装置
KR101764272B1 (ko) * 2010-12-02 2017-08-16 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조방법
KR20120129592A (ko) * 2011-05-20 2012-11-28 삼성디스플레이 주식회사 평판 표시 장치용 백플레인, 이를 포함하는 평판 표시 장치, 및 그 제조 방법
KR101873448B1 (ko) * 2011-07-15 2018-07-03 삼성디스플레이 주식회사 유기발광표시장치 및 이의 제조방법
KR101801350B1 (ko) * 2011-08-01 2017-12-21 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법
KR101810051B1 (ko) * 2011-08-09 2017-12-19 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조방법
KR102080009B1 (ko) * 2013-05-29 2020-04-08 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조방법
CN103928470B (zh) * 2013-06-24 2017-06-13 上海天马微电子有限公司 一种氧化物半导体tft阵列基板及其制造方法
KR20150000949A (ko) * 2013-06-25 2015-01-06 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Also Published As

Publication number Publication date
KR20120129592A (ko) 2012-11-28
US20140080270A1 (en) 2014-03-20
EP2525405A2 (en) 2012-11-21
US20120292612A1 (en) 2012-11-22
CN102842582B (zh) 2016-09-07
US9048257B2 (en) 2015-06-02
US8618546B2 (en) 2013-12-31
TWI529948B (zh) 2016-04-11
EP2525405A3 (en) 2014-08-27
TW201248865A (en) 2012-12-01
JP2012242834A (ja) 2012-12-10
CN102842582A (zh) 2012-12-26

Similar Documents

Publication Publication Date Title
JP6054629B2 (ja) 平板表示装置用バックプレーン、これを備える平板表示装置、及びその製造方法
JP6120498B2 (ja) 薄膜トランジスタアレイ基板、有機発光表示装置、及び薄膜トランジスタアレイ基板の製造方法
TWI584456B (zh) 有機發光顯示裝置及其製造方法
US9502604B2 (en) Backplane for flat panel display apparatus, method of manufacturing the backplane, and organic light emitting display apparatus including the backplane
KR101842538B1 (ko) 평판 표시 장치용 백플레인, 이를 포함하는 평판 표시 장치, 및 그 제조 방법
KR101074813B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
TWI550875B (zh) 薄膜電晶體陣列基板、包含其之有機發光顯示裝置及其製造方法
KR101890799B1 (ko) 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법
US8785937B2 (en) Organic light-emitting display apparatus and method of manufacturing the same
KR101938761B1 (ko) 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법
KR101806405B1 (ko) 평판 표시 장치용 백 플레인, 이를 포함하는 평판 표시 장치, 및 그 제조 방법
KR20140039840A (ko) 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법
US9525047B2 (en) Thin-film transistor substrate, method of manufacturing same, and organic light-emitting display apparatus including thin-film transistor substrate
KR20130016938A (ko) 유기 발광 표시 장치 및 그 제조 방법

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20120912

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121107

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150514

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160315

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160316

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160615

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161101

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161201

R150 Certificate of patent or registration of utility model

Ref document number: 6054629

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250