JP5275608B2 - 半導体基板の作製方法 - Google Patents

Description

本発明は絶縁表面に半導体層が設けられた所謂ＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）構造を有する半導体基板の製造方法及びＳＯＩ構造を有する半導体装置の作製方法に関する。

電器、電子機器の発展は近年も留まるところを知らず、より高速な半導体デバイスが求められている。また、携帯機器の発展やエネルギー需要の増大に伴い、低消費電力化も大きな開発テーマの一つである。このような背景の中、バルクシリコン基板から作製される半導体デバイスと比較し、高速化、低消費電力化した半導体デバイスを得ることが可能な技術としてＳＯＩ技術が注目されている。ＳＯＩ技術とは、ＳＯＩ構造、すなわち絶縁体上に薄い半導体層が設けられた構造を有する基板を作製し、当該基板から半導体デバイスを得る技術のことであり、これによって作製された半導体デバイスはトランジスタのドレインと基板間における寄生容量が小さい、基板へのリーク電流が少ないなど特徴がある。さらに、ＳＯＩ技術を用いると、トランジスタの活性層に用いる半導体層を薄くすることができるため、完全空乏型のトランジスタを作製することも可能であり、さらなる性能向上が実現されている。

また、そのような基板から作製された半導体デバイスは、短チャネル効果を有効に抑制できることから高密度集積が可能であるという特徴や、バルクシリコン基板から作製される半導体デバイスにおいては致命的な問題であり、回路設計などにより多くの対策がなされている寄生サイリスタ起因の回路破壊（いわゆるラッチアップ）も原理上起こらないという特徴も併せ持っている。

ＳＯＩ構造を有する半導体基板を製造する方法の一つとして、水素イオン注入剥離法が知られている（例えば、特許文献１参照）。水素イオン注入剥離法は、表面に酸化膜を形成したシリコンウエハーに水素イオンを注入することによって表面から所定の深さに微小気泡層を形成し、該微小気泡層を劈開面として、所望の厚さのシリコン層を別のシリコンウエハーに接合する方法である。この方法では、５００℃以上で行われる剥離熱処理工程の他、不活性ガス雰囲気下で１０００℃から１３００℃の熱処理を行って接合強度を高める必要があるとされている。

一方、高耐熱性ガラスなどの絶縁基板にシリコン層を設けた半導体装置が開示されている（例えば、特許文献２参照）。この半導体装置は、歪み点が７５０℃以上の結晶化ガラスの全面を絶縁性シリコン膜で保護し、水素イオン注入剥離法により得られるシリコン層を当該絶縁性シリコン膜上に固着する構成を有している。
特開２０００−１２４０９２号公報 特開平１１−１６３３６３号公報

アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスのような電子工業用に使われる各種ガラス基板は大面積化が容易であり、石英ガラスなどと比較して安価であることから液晶パネルなどの表示装置の基板として用いられている。しかし、このようなガラス基板は総じて耐熱温度が低く、従来の水素イオン注入剥離法による半導体基板の製造方法では、剥離した半導体層とシリコン基板との接合を強固なものとするために１０００℃以上の高温で熱処理をする必要があるため、従来の水素イオン注入剥離法によっては、ガラス基板は実用に耐えられる程度の接合強度を有する半導体層を形成することができなかった。

さらに、上述したようなガラス基板にはナトリウムなどの可動性の高い不純物イオンが存在し、それがガラス基板上に形成された半導体装置の動作を不安定にするという問題もある。

このような問題点に鑑み、ガラス基板など耐熱温度が低い基板を用いた場合にも、実用に耐え、且つ安定した特性を示す半導体デバイスを作製することが可能なＳＯＩ層を備える半導体基板を提供することを目的の一とする。また、そのような半導体基板の作製方法を提供することを課題とする。また、そのような半導体基板を用いた半導体装置及びその作製方法を提供することを目的とする。

本発明では、ＳＯＩ層（本明細書中ではガラス基板に絶縁膜を介して接合される単結晶半導体層のことを総称して用いる。）とガラス基板等の絶縁表面を有する基板若しくは絶縁基板からなるベース基板との間にＴＥＯＳ（テトラエトキシシラン）に代表される有機シランを材料の一つとして用い、熱ＣＶＤ法により５００℃以上８００℃以下の温度範囲で成膜された、リンを含む酸化シリコン（リンガラス、ＰＳＧとも言う）、ホウ素を含む酸化シリコン（ボロンガラス、ＢＳＧとも言う）若しくはリン及びボロンを含む酸化シリコン（リンボロンガラス、ＢＰＳＧとも言う）のいずれかからなる１層もしくは複数層により形成された接合層を設けることで上記課題を解決する。

有機シランを材料ソースの一つとして、熱ＣＶＤ法により５００℃以上８００℃以下の温度範囲で成膜されたＰＳＧ、ＢＳＧ又はＢＰＳＧよりなる膜を設けることによって、ガラス基板等のベース基板に半導体層を貼り付ける（ベース基板とこれら膜との間に接合を形成する）ことができる。さらに、有機シランを材料ソースの一つとして、熱ＣＶＤ法により５００℃以上８００℃以下の温度範囲で成膜されたＰＳＧ、ＢＳＧ又はＢＰＳＧのいずれか１若しくは複数よりなる膜は表面が非常に平滑な膜であるため、７００℃以下の温度による熱処理で強固な接合を形成することができる。本構成によれば、ベース基板の耐熱温度が７００℃以下の基板上にも接合部の接着力が強固なＳＯＩ層を得ることができる。また、ベース基板とＳＯＩ層との間にＰＳＧ、ＢＳＧ又はＢＰＳＧの少なくとも１つを含む層が存在することによって、ベース基板に可動性の高い不純物イオンが含まれていたとしても、ＳＯＩ層に悪影響を及ぼすことを防ぎ、ＳＯＩ層から作製される半導体装置の動作を安定に保つことができるようになる。また、接合層が不純物の拡散を防止するブロッキング層の機能を兼ねることから、工程数の増加や歩留まりの悪化を低減することができる。

また、本発明の他の構成は、ＳＯＩ層とベース基板との間にＴＥＯＳ（テトラエトキシシラン）に代表される有機シランを材料の一つとして用い、熱ＣＶＤ法により５００℃以上８００℃以下の温度範囲で成膜され、その後８００℃〜１０００℃の範囲でリフローされた、リンを含む酸化シリコン（リンガラス、ＰＳＧとも言う）、ホウ素を含む酸化シリコン（ボロンガラス、ＢＳＧとも言う）若しくはリン及びボロンを含む酸化シリコン（リンボロンガラス、ＢＰＳＧとも言う）のいずれか１もしくは複数を用いた層を用いることで上記課題を解決する。

有機シランを材料ソースの一つとして、熱ＣＶＤ法により５００℃以上８００℃以下の温度範囲で成膜され、さらに８００℃〜１０００℃の温度範囲でリフローされたＰＳＧ、ＢＳＧ又はＢＰＳＧは非常に表面が平滑な膜であるため、７００℃以下の温度でベース基板と強固な接合を形成することができる。本構成によれば、耐熱温度が７００℃以下のベース基板上にも接合部の接着力が強固なＳＯＩ層を得ることができる。また、ベース基板と単結晶半導体層との間にＰＳＧ、ＢＳＧ又はＢＰＳＧの少なくとも１種を含む層が存在することによって、ベース基板に可動性の高い不純物イオンが含まれていてもＳＯＩ層に悪影響を及ぼすことを防ぎ、ＳＯＩ層から作製される半導体装置の動作を安定に保つことができるようになる。また、接合層がバリア層の機能を兼ねることから工程数の増加や歩留まりの悪化を低減することができる。

有機シランガスとしては、珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ_２Ｈ_５）_４）、トリメチルシラン（ＴＭＳ：化学式（ＣＨ_３）_３ＳｉＨ）、テトラメチルシラン（化学式Ｓｉ（ＣＨ_３）_４）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ_２Ｈ_５）_３）、トリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ_３）_２）_３）等のシリコン含有化合物を用いることができる。

ベース基板に接合されるＳＯＩ層は、結晶性の半導体基板からなるボンド基板に損傷領域を形成し、損傷領域にて劈開し剥離することにより得られる。損傷領域は水素、ヘリウム若しくはフッ素に代表されるハロゲンのイオンを添加することで形成することができる。この場合、一又は複数の同一の原子から成る質量の異なるイオンを添加してもよい。水素イオンを添加する場合には、Ｈ^＋、Ｈ_２ ^＋、Ｈ_３ ^＋イオンを含ませると共に、Ｈ_３ ^＋イオンの割合を高めておくことが好ましい。

また、ボンド基板と接合層との間に、バリア層を形成してもよい。バリア層は、窒化シリコン層、酸化シリコン層、窒化酸化シリコン層、又は酸化窒化シリコン層から選ばれた一層又は複数の層による積層構造により形成することができる。ボンド基板がシリコンからなる基板である場合には、熱酸化により形成される酸化シリコン膜が好適である。

また、本発明の他の構成は、ボンド基板上に熱ＣＶＤ法により有機シランを材料の一つとして５００℃以上８００℃以下の温度範囲で成膜したリンガラス、ボロンガラス及びリンボロンガラスのいずれか一層もしくは複数層からなる接合層を形成し、接合層を形成した面からイオンを添加することによって、ボンド基板の一定の深さに損傷領域を形成し、ボンド基板とガラス基板とを接合層を介して重ね合わせた状態で、損傷領域に亀裂を生じさせ、ボンド基板を損傷領域で分離する熱処理を行い、ガラス基板上にボンド基板から剥離された半導体層を形成することを特徴とする半導体基板の作製方法である。

これにより、熱的に脆弱なガラス基板上にも強固に接合した半導体層を形成することができ、且つ、ガラス基板に含まれる可動性の高い不純物元素が半導体層に移動することを防止することができるため、高性能で信頼性の高い半導体素子を作製することが可能な半導体基板を得ることが出来るようになる。

また、上記構成に加えて、接合層を形成する前に、ボンド基板の少なくとも接合層を形成する面にバリア層となる絶縁膜を設けても良い。これにより、接合層に含まれるリンやボロンが半導体層に移動してしまうことを防ぎ、より安定性の高い、信頼性の向上した半導体素子を作製することが可能な半導体基板を提供することができる。

また、ボンド基板が単結晶シリコンからなる基板である場合、バリア層は単結晶シリコン基板を熱酸化することによって得られる酸化シリコン膜であることが好ましい。これによって堆積させることによって成膜した膜と比較してパーティクル起因の不良の発生確率を抑えることができ、歩留まり良く半導体基板を作製することが出来るようになる。

また、バリア層を熱酸化により形成する場合、ハロゲン含有雰囲気下で行うことによって、元々ボンド基板が汚染されていた場合当該汚染が半導体層に及ぼす影響を低減することができる。

なお、接合層を形成した後、リフローすることによって、さらに接合層の表面の平坦性が増し、半導体層とガラス基板とを強固に接合することが出来るようになる。

上記半導体基板の製造方法において形成する半導体層を用いて半導体素子を形成することができ、該半導体素子と電気的に接続する表示素子を形成することができる。

なお、本発明において、半導体装置とは、半導体特性を利用することで機能しうる装置を指す。本発明を用いて半導体素子（トランジスタ、メモリ素子やダイオードなど）を含む回路を有する装置や、プロセッサ回路を有するチップなどの半導体装置を作製することができる。

本発明は表示機能を有する装置である半導体装置（表示装置ともいう）にも用いることができ、本発明を用いる半導体装置には、エレクトロルミネセンス（以下「ＥＬ」ともいう。）と呼ばれる発光を発現する有機物、無機物、若しくは有機物と無機物の混合物を含む層を、電極間に介在させた発光素子とＴＦＴとが接続された半導体装置（発光表示装置）や、液晶材料を有する液晶素子を表示素子として用いる半導体装置（液晶表示装置）などがある。本明細書において、表示装置とは表示素子を有する装置のことを指し、表示装置は、基板上に表示素子を含む複数の画素やそれらの画素を駆動させる周辺駆動回路が形成された表示パネル本体のことも含む。さらに、フレキシブルプリントサーキット（ＦＰＣ）やプリント配線基盤（ＰＷＢ）が取り付けられたもの（ＩＣや抵抗素子や容量素子やインダクタやトランジスタなど）も含んでもよい。さらに、偏光板や位相差板などの光学シートを含んでいても良い。さらに、バックライト（導光板やプリズムシートや拡散シートや反射シートや光源（ＬＥＤや冷陰極管など）を含んでいても良い）を含んでいても良い。

なお、表示素子や半導体装置は、様々な形態及び様々な素子を用いることができる。例えば、ＥＬ素子（有機ＥＬ素子、無機ＥＬ素子又は有機物及び無機物を含むＥＬ素子）、電子放出素子、液晶素子、電子インク、グレーティングライトバルブ（ＧＬＶ）、プラズマディスプレイ（ＰＤＰ）、デジタルマイクロミラーデバイス（ＤＭＤ）、圧電セラミックディスプレイ、カーボンナノチューブ、など、電気磁気的作用によりコントラストが変化する表示媒体を適用することができる。なお、ＥＬ素子を用いた半導体装置としてはＥＬディスプレイ、電子放出素子を用いた半導体装置としてはフィールドエミッションディスプレイ（ＦＥＤ）やＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ Ｄｉｓｐｌｙ）など、液晶素子を用いた半導体装置としては液晶ディスプレイ、透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、電子インクを用いた半導体装置としては電子ペーパーがある。

安価で大面積化が容易なガラス基板上に、高性能且つ動作が安定な半導体装置を作製することができる。また、当該半導体装置を、大幅な工程数の増加や歩留まりの低下を招かず作製することができる。

すなわち、比較的低い温度でガラス基板と単結晶シリコンなどの半導体層を強固に接合することができ、且つ、ガラス基板に存在する可動性の不純物元素が接合された単結晶半導体層に拡散することを防ぐことができる。さらに、接合層がブロッキング層の機能を兼ねる構成であることから、工程数が削減され不良の発生確率を低下させることができ、歩留まりを向上することができる。また、スループットも向上する。

このような半導体基板に設けられた半導体層を用いて、高性能な様々な半導体素子、記憶素子、集積回路などを含む半導体装置を歩留まり良く作製することができる。

本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。

（実施の形態１）
本発明に係る半導体基板を図１（Ａ）（Ｂ）に示す。なお、本明細書中において、半導体基板とは絶縁表面を有する基板若しくは絶縁基板上に半導体層が設けられた基板のことを指す。半導体層は主に単結晶半導体層であるが、多結晶、若しくは化合物半導体からなる層であっても良い。

図１（Ａ）においてベース基板１０１は絶縁表面を有する基板若しくは絶縁基板であり、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスのような電子工業用に使われる各種ガラス基板が適用される。ガラス基板には、熱膨張係数が２５×１０^−７／℃以上５０×１０^−７／℃以下（好ましくは、３０×１０^−７／℃以上４０×１０^−７／℃以下）であり、歪み点が５８０℃以上７００℃以下、好ましくは、６５０℃以上６９０℃以下である基板を用いることが好ましい。また、半導体装置の汚染を抑えるため、ガラス基板は無アルカリガラス基板が好ましい。無アルカリガラス基板の材料には、、例えば、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料などがある。例えば、ベース基板１０１として、無アルカリガラス基板（商品名ＡＮ１００）、無アルカリガラス基板（商品名ＥＡＧＬＥ２０００（登録商標））または無アルカリガラス基板（商品名ＥＡＧＬＥＸＧ（登録商標））を用いることが好ましい。半導体層１０２（ＳＯＩ層ともいう）は、代表的には単結晶シリコンが適用されるが、単結晶半導体基板若しくは多結晶半導体基板から分離可能であるシリコン、ゲルマニウム、その他、ガリウムヒ素、インジウムリンなどの化合物半導体による結晶性半導体層を適用することができる。これら半導体層を分離するために用いる単結晶半導体基板若しくは多結晶半導体基板を総称して本明細書ではボンド基板と呼ぶ。

このようなベース基板１０１と半導体層１０２の間には、リンガラス（ＰＳＧ）、ボロンガラス（ＢＳＧ）及びリンボロンガラス（ＢＰＳＧ）のうち少なくとも１種よりなる接合層１０３が設けられている。接合層１０３は、有機シランを材料の一つとして用いて熱化学気相成長法により５００℃以上８００℃以下の範囲で成膜されるリンガラス（ＰＳＧ）、ボロンガラス（ＢＳＧ）及びリンボロンガラス（ＢＰＳＧ）による膜で形成する。有機シランガスとしては、珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ_２Ｈ_５）_４）、テトラメチルシラン（ＴＭＳ：化学式Ｓｉ（ＣＨ_３）_３）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ_２Ｈ_５）_３）、トリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ_３）_２）_３）等のシリコン含有化合物を用いることができる。また、成膜する際には酸素を付与するガスを混合させることが好ましい。酸素を付与するガスとしては、酸素、亜酸化窒素、二酸化窒素等を用いることができる。さらに、アルゴン、ヘリウム、窒素又は水素等の不活性ガスを混合させてもよい。５００℃以上８００℃以下の範囲で成膜されることによって、ＰＳＧ、ＢＳＧ及びＢＰＳＧは平滑な表面を有する層を形成することができ、強固な接合を比較的低温で得ることができることから、ガラスからなるベース基板１０１上に半導体層１０２を強固に接合することができるようになる。

接合層１０３にはリン又はボロンもしくはその両方が含まれていることから、ベース基板１０１中のナトリウムイオンに代表される可動性の高い不純物イオンを取り込み固定化する（ゲッタリングとも言う）ことで半導体層１０２へそれら不純物元素が拡散し、半導体層１０２から作製される半導体素子の動作が不安定になることを防ぐことができる。ＰＳＧ、ＢＳＧ及びＢＰＳＧはあまり応力が高くないため、ピーリングや意図しない歪みを半導体素子に引き起こすような心配はない。また、成膜速度が比較的速くできるので、タクト的にも有利である。また、ＰＳＧ、ＢＳＧ及びＢＰＳＧの膜は積極的に不純物元素を取り込み、固定化することから接合層１０３と半導体層１０２との界面にナトリウム等、金属による汚染があった場合に、その影響が半導体層１０２に及ぶことを防ぐこともできる。

上記接合層１０３は５ｎｍ乃至５００ｎｍの厚さで設けられる。この厚さであれば、被成膜表面の表面荒れを平滑化すると共に、当該膜の成長表面の平滑性を確保し、さらにベース基板から可動性の高い不純物イオンが半導体層１０２へ拡散することを有効に防ぐことが可能である。また、接合する基板との歪みを緩和することもできる。

図１（Ｂ）は半導体層１０２にバリア層１０４を設けた構成を示す。接合層１０３にはリン又はホウ素もしくはその両方が含まれているため、それらが拡散することを防ぎたい場合、バリア層１０４を設けると良い。バリア層１０４は酸化膜や窒化膜等の絶縁膜を用い、１層若しくは複数層で形成すれば良い。半導体層１０２が単結晶シリコンである場合は、酸化シリコンや窒化シリコン、酸化窒化シリコン及び窒化酸化シリコンなどを用いることができる。半導体層に接する層には酸化シリコンや窒化酸化シリコンなど酸化シリコン系の材料を用いると良い。好ましくは、半導体層を熱酸化することにより作製された酸化シリコンをバリア層１０４とすると、堆積することにより成膜されたバリア層を用いるよりパーティクル起因の不良の発生を低減することができる。

なお、本明細書中において酸化窒化シリコン膜とは、その組成として、窒素よりも酸素の含有量が多いものであって、濃度範囲として酸素が５５〜６５原子％、窒素が１〜２０原子％、Ｓｉが２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれるものをいう。また、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多いものであって、濃度範囲として酸素が１５〜３０原子％、窒素が２０〜３５原子％、Ｓｉが２５〜３５原子％、水素が１５〜２５原子％の範囲で含まれるものをいう。

本発明の半導体基板及び半導体装置の製造方法について、図１乃至図３を参照して説明する。

まず、絶縁表面を有する基板であるベース基板上に、ボンド基板１０８より剥離して半導体層を設ける方法を図２（Ａ）乃至（Ｄ）及び図３（Ａ）乃至（Ｃ）を用いて説明する。

本実施の形態では、ボンド基板１０８の一例としてとして単結晶シリコン基板を用いる。まず、ボンド基板はその表面を清浄化する。ボンド基板１０８の清浄化は、自然酸化膜の除去と表面に付着するゴミ等の汚染物を除去するために行い、一例としては希フッ酸で表面を処理することによって行われる。

ボンド基板１０８としては、シリコン基板やゲルマニウム基板などのボンド基板、ガリウムヒ素やインジウムリンなどの化合物半導体基板を適用することができる。ボンド基板１０８はボンド基板を適用するのが好ましいが、多結晶半導体基板を適用してもよい。ベース基板上に得られる半導体層は母体となるボンド基板を選択することによって決定することができる。

ボンド基板１０８は、所望の大きさ、形状に加工されている。ベース基板１０１に貼り合わせること、および縮小投影型露光装置などの露光装置の露光領域が矩形であること等を考慮すると、ボンド基板１０８の形状は矩形であることが好ましい。もちろん、ボンド基板１０８には、矩形に限定されるものではなく、様々な形状のボンド基板を用いることができる。例えば、矩形の他、三角形、五角形、六角形などの多角形の基板を用いることができる。市販の円盤状の半導体ウエハをボンド基板１０８として用いることも可能である。

矩形のボンド基板１０８は、市販の円形状のバルクボンド基板を切断することで形成することができる。基板の切断には、ダイサー或いはワイヤソー等の切断装置、レーザ切断、プラズマ切断、電子ビーム切断、その他任意の切断手段を用いることができる。また、基板として薄片化する前のボンド基板製造用のインゴットを、その断面が矩形になるように直方体状に加工し、この直方体状のインゴットを薄片化することでも、矩形状のボンド基板１０８を製造することができる。

なお、ボンド基板１０８に、単結晶シリコン基板のような結晶構造がダイヤモンド構造の第４族元素でなる基板を用いる場合は、その主表面の面方位は、（１００）であっても良いし、（１１０）面であっても良いし、（１１１）であってもよい。（１００）のボンド基板１０８を用いることで、半導体層１０２とその表面に形成される絶縁層との界面準位密度を小さくすることができるため、電界効果型トランジスタの作製に好適である。

主表面が（１１０）のボンド基板１０８を用いることで、接合層１０３と半導体層１０２との接合面において、接合層１０３を構成する元素と半導体層１０２を構成する第４族元素（例えばシリコン元素）との結合が密に形成されるため、接合層１０３と半導体層１０２との結合力が向上する。

主表面が（１１０）面のボンド基板１０８を用いることで、その主表面には、他の面方位に比べて原子が密に配列しているため、半導体層１０２の平坦性が向上する。したがって、主表面が（１１０）面の半導体層１０２を用いて作製したトランジスタは、小さいＳ値、高電界効果移動度などの、優れた電気的特性を有する。なお、主表面が（１１０）面のボンド基板は、（１００）面のボンド基板よりも比較してヤング率が大きく、劈開しやすいという長所がある。

次に、ボンド基板１０８のベース基板と接合を形成する面に接合層１０３を形成する。接合層１０３としてはＰＳＧ、ＢＳＧ及びＢＰＳＧのうち少なくとも１種からなる膜を形成する。ＰＳＧ、ＢＳＧ、ＢＰＳＧからなる膜は、材料の一つとして有機シランガスを用い、熱ＣＶＤ法により５００℃以上８００℃以下の範囲で成膜する。有機シランガスとしては、珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ_２Ｈ_５）_４）、トリメチルシラン（ＴＭＳ：（ＣＨ_３）_３ＳｉＨ）、テトラメチルシラン（化学式Ｓｉ（ＣＨ_３）_４）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ_２Ｈ_５）_３）、トリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ_３）_２）_３）等のシリコン含有化合物を用いることができる。ＢＳＧ膜を作製する場合には、上述の有機シランとトリエチルブタレート（Ｂ（ＯＣ_２Ｈ_５）_３）、トリメチルブタレート（Ｂ（ＯＣＨ_３）_３）に代表されるアルコキシホウ素を用いて成膜すれば良く、ＰＳＧ膜を作製する場合には上述の有機シランとなお、原料ガスに有機シランを用いて熱ＣＶＤ法により酸化シリコン層を形成する場合、酸素を付与するガスを混合させることが好ましい。酸素を付与するガスとしては、酸素、亜酸化窒素、二酸化窒素等を用いることができる。さらに、アルゴン、ヘリウム、窒素又は水素等の不活性ガスを混合させてもよい。

接合層１０３は５ｎｍ〜５００ｎｍ、望ましくは１０ｎｍ〜２００ｎｍの厚さで設ける。この厚さであれば、被成膜表面の表面荒れを平滑化すると共に、当該膜の成長表面の平滑性を確保することが可能である。また、接合するベース基板との歪みを緩和することができる。

接合層１０３を形成する前に、ボンド基板１０８上にバリア層１０４を形成しても良い。接合層１０３にはリン又はホウ素もしくはその両方が含まれているため、それらが拡散することを防ぎたい場合、バリア層１０４を設けると良い。バリア層１０４は酸化膜や窒化膜等の絶縁膜を用い、１層若しくは複数層で形成すれば良い。ボンド基板１０８がシリコンである場合は、酸化シリコンや窒化シリコン、酸化窒化シリコン及び窒化酸化シリコンなどを用いることができる。シリコンからなるボンド基板に接する層には酸化シリコンや窒化酸化シリコンなど酸化シリコン系の材料を用いると良い。好ましくは、ボンド基板１０８を熱酸化することにより作製された酸化シリコンをバリア層１０４とすると良い。熱酸化によりバリア層を形成する場合は、ボンド基板を脱脂洗浄し、表面の酸化膜を除去してから行う。熱酸化は通常のドライ酸化でも良いが、酸化雰囲気中にハロゲンを添加した酸化を行うことが好ましい。例えば、酸素に対しＨＣｌを０．５〜１０体積％（好ましくは３体積％）の割合で含む雰囲気中で、７００℃以上の温度で熱処理を行うことで酸化膜を形成する。好適には９５０℃〜１１００℃の温度で熱処理を行うと良い。処理時間は０．１〜６時間、好ましくは０．５〜１時間とすれば良い。形成される酸化膜の膜厚としては、１０ｎｍ〜１０００ｎｍ（好ましくは５０ｎｍ〜２００ｎｍ）、例えば１００ｎｍの厚さとする。

このような熱処理を行うことで、ハロゲン元素によるゲッタリング効果を得ることができる。ゲッタリングは、特に金属不純物を除去する効果がある。すなわち、塩素などのハロゲン元素の作用により、金属などの不純物が揮発性のハロゲン化物となって気相中へ離脱して除去される。ボンド基板１０８の表面に化学的機械研磨（ＣＭＰ）処理をしたものは微量に金属の不純物によって汚染されている場合があるため、好適に用いることができる。

ハロゲンを添加するための材料ソースとしてはＨＣｌの他に、ＨＦ、ＮＦ_３、ＨＢｒ、Ｃｌ_２、ＣｌＦ_３、ＢＣｌ_３、Ｆ_２、Ｂｒ_２などを挙げることができ、これらの中から選ばれた一種又は複数種を適用することができる。

熱酸化によって形成されたバリア層は、ＣＶＤ法などにより堆積させて成膜したバリア層を用いるよりパーティクル起因の不良の発生を低減することもできる。

バリア層１０４を形成する場合には、バリア層１０４を形成した後に、接合層１０３をバリア層１０４上に形成する。

続いて、接合層１０３の表面から電界で加速されたイオンビームを照射することによってボンド基板１０８の所定の深さに添加し、損傷領域１１０を形成する。イオンビームは、ソースガスを励起して、ソースガスのプラズマを生成し、プラズマから電界の作用により、プラズマに含まれるイオンを引き出すことで生成される。損傷領域１１０が形成される位置はイオンビームを照射する際の加速エネルギーと入射角度によって制御することが出来る。また、ベース基板１０１に転置される半導体層の膜厚は、ボンド基板に損傷領域が形成された深さによって制御することができる。この半導体層の厚さが２０ｎｍ以上５００ｎｍ以下、好ましくは２０ｎｍ以上２００ｎｍ以下になるように、損傷領域１１０が形成される深さを調節する。なお、ベース基板上に半導体層を転置した後、エッチング処理や研磨処理によって半導体層の膜厚を制御してもよい。加速エネルギーは加速電圧、ドーズ量などにより調節できる。イオンの平均侵入深さとほぼ同じ深さの領域に損傷領域１１０が形成される。

ボンド基板１０８へのイオン添加方法には、質量分離を伴うイオン注入法、または質量分離を伴わないイオンドーピング法を用いることができる。素子量分離を伴わないイオンドーピング法は、ボンド基板１０８に損傷領域１１０を形成するタクトタイムを短縮できる点で好ましい。

損傷領域１１０を形成するためのイオンは水素、ヘリウム若しくはフッ素に代表されるハロゲンのイオン等を用いることができる。ハロゲン元素としてフッ素イオンを添加する場合にはソースガスとしてＢＦ_３を用いれば良い。

ソースガスに水素（Ｈ_２）を用いる場合、水素ガスを励起してＨ^＋、Ｈ_２ ^＋、Ｈ_３ ^＋を含むプラズマを生成することができる。ソースガスから生成されるイオン種の割合は、プラズマの励起方法、プラズマを発生させる雰囲気の圧力、ソースガスの供給量などを調節することで、変化させることができる。Ｈ_３ ^＋は他の水素イオン種（Ｈ^＋、Ｈ_２ ^＋）よりも、水素原子の数が多く、その結果質量が大きいのでため、同じエネルギーで加速される場合、Ｈ^＋、Ｈ_２ ^＋よりもボンド基板１０８より浅い領域に添加される。よって、イオンビームに含まれるＨ_３ ^＋の割合を高くすることにより、水素イオンの平均侵入深さのばらつきが小さくなるので、ボンド基板１０８において、水素の深さ方向の濃度プロファイルはより急峻になり、そのプロファイルのピーク位置を浅くすることができる。よって、イオンビームに含まれるＨ^＋、Ｈ_２ ^＋、Ｈ_３ ^＋の総量に対してＨ_３ ^＋が５０％以上含まれるようにすることが好ましく、Ｈ_３ ^＋の割合は８０％以上がより好ましい。

水素ガスを用いて、イオンドーピング法でイオン添加を行う場合、加速電圧１０ｋＶ以上２００ｋＶ以下、ドーズ量１×１０^１６ｉｏｎｓ／ｃｍ^２以上６×１０^１６ｉｏｎｓ／ｃｍ^２以下とすることができる。この条件で水素イオンを添加することで、イオンビームに含まれるイオン種および、その割合にもよるが、損傷領域１１０をボンド基板１０８の深さ５０ｎｍ以上５００ｎｍ以下の部分に形成することができる。

イオンビーム１２１のソースガスにヘリウム（Ｈｅ）を用いることもできる。ヘリウムを励起して生成されるイオン種がＨｅ^＋が殆どであるため、質量分離を伴わないイオンドーピング法でも、Ｈｅ^＋を主なイオンとしてボンド基板１０８に添加することができる。よって、イオンドーピング法で、効率良く、微小な空孔を損傷領域１１０に形成することができる。ヘリウムを用いて、イオンドーピング法でイオン添加を行う場合、加速電圧１０ｋＶ以上２００ｋＶ以下、ドーズ量１×１０^１６ｉｏｎｓ／ｃｍ^２以上６×１０^１６ｉｏｎｓ／ｃｍ^２以下とすることができる。

ソースガスに塩素ガス（Ｃｌ_２ガス）、フッ素ガス（Ｆ_２ガス）などのハロゲンガスを用いることもできる。

その後、ベース基板１０１とボンド基板１０８の接合層１０３が形成された面とを密接させ、この両者を接合させる。この際、ベース基板上に有機シランを原材料として成膜した酸化シリコン膜でなる接合層を形成しておいても良い。有機シランを原材料としてＣＶＤ法により成膜された酸化シリコンは表面が平滑な膜とすることができるため、ベース基板１０１に半導体層１０２を接合するに際し、より強固な接合を形成することができる。

ベース基板１０１としては、絶縁性を有する基板、絶縁表面を有する基板を用いることができ、例えば、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスの如き無アルカリガラスと呼ばれる電子工業用に使われる各種ガラス基板を適用することができる。

ベース基板１０１はこの後の工程で行われる熱処理によって起こる収縮を防止もしくは低減するために、予め加熱処理をしておくと良い。加熱処理は使用するベース基板１０１のガラス転移点以下の温度で後の工程で科される熱処理の温度をふまえ、適宜行えば良い。

接合を形成する面は、十分に清浄化しておくことが必要である。この洗浄工程は、純水による超音波洗浄で行うことができる。超音波洗浄はメガヘルツ超音波洗浄（メガソニック洗浄）が好ましく、本実施の形態では、ベース基板１０１表面とボンド基板１０８上の接合層１０３の表面を、メガソニック洗浄によって清浄化する。また、メガソニック洗浄後にオゾン水で洗浄し、有機物の除去と表面の親水性向上を行うことが好ましい。

良好な接合を形成するために、接合を形成する前に、接合を形成する面を活性化しておいても良い。例えば、接合を形成する面に原子ビーム若しくはイオンビームを照射する。原子ビーム若しくはイオンビームを利用する場合には、アルゴン等の不活性ガス中性原子ビーム若しくは不活性ガスイオンビームを用いることができる。その他に、プラズマ照射若しくはラジカル処理を行う。このような表面処理により２００℃乃至４００℃の温度であっても異種材料間の接合を形成することが容易となる。

図２（Ｃ）にベース基板１０１とボンド基板１０８の接合層１０３が形成された面とを密接させ、この両者を接合させる態様を示す。ベース基板１０１と接合層１０３を密着させることにより接合が形成される。この接合にはファン・デル・ワールス力が作用している。この際、ベース基板１０１とボンド基板１０８とを圧接することで接合面同士が近づき、ファン・デル・ワールス力による接合からより強固な接合である水素結合へ移行することができる。圧接は、基板四隅の一ヶ所に３００〜１５０００Ｎ／ｃｍ^２の圧力を加えることによって行えば良い。この圧力は、１０００〜５０００Ｎ／ｃｍが好ましい。基板内において一ヶ所の接合面が近接すると、隣接する接合面も近接し水素結合へ移行するため、接合面全域を水素結合へ移行させることができる。

この後、ベース基板と接合層との接合界面の接合強度を向上させるために、加熱処理を行うと好ましい。例えば、オーブンや炉などで７０℃〜３５０℃（例えば２００℃で２時間）の温度条件で熱処理を行う。

ベース基板１０１とボンド基板１０８を貼り合わせた後、加熱処理を行い損傷領域１１０を劈開面としてボンド基板１０８をベース基板１０１から分離する（図２（Ｄ））。熱処理はベース基板の歪み点を超えない温度で行えば良く、この熱処理により損傷領域１１０に形成された微小な空洞の体積変化が起こり、損傷領域１１０に沿って分離することが可能となる。熱処理を行った後はベース基板とボンド基板は、大きな力を加えずにベース基板とボンド基板を劈開面より分離することができる。例えば、上方の基板を真空チャックで持ち上げることにより簡単に分離することができる。この際、下側の基板の真空チャックやメカニカルチャックで固定しておくと水平方向のずれがない。

この熱処理は、前述の接合強度を向上させるための熱処理と同じ装置で連続して行ってもよいし、別の装置で行ってもよい。例えば炉で２００℃２時間熱処理した後に、６００℃近傍まで昇温し２時間保持し、４００℃から室温までの温度域に降温した後炉より取り出す。また、熱処理は室温から昇温してもよい。また、炉で２００℃２時間熱処理した後に、瞬間熱アニール（ＲＴＡ）装置によって６００℃〜７００℃の温度域で、１分間〜３０分間（例えば６００℃７分間、６５０℃７分間）熱処理を行ってもよい。

この加熱処理には、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置の他に、抵抗加熱炉、マイクロ波加熱装置を用いることができる。ＲＴＡ装置には、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。

ＧＲＴＡ装置を用いる場合は、加熱温度５５０℃以上６５０℃以下、処理時間０．５分以上６０分以内とすることができる。抵抗加熱装置を用いる場合は、加熱温度２００℃以上６５０℃以下、処理時間２時間以上４時間以内とすることができる。マイクロ波加熱装置を用いる場合は、例えば、周波数２．４５ＧＨｚのマイクロ波を照射し、処理時間１０分以上２０分以内とすることができる。

抵抗加熱を有する縦型炉を用いた加熱処理の具体的な処理方法を説明する。ボンド基板１０８が貼り付けられたベース基板１０１を縦型炉のボートに載置する。ボートを縦型炉のチャンバーに搬入する。ボンド基板１０８が酸化を抑制するため、まずチャンバー内を排気して真空状態とする。真空度は、５×１０^−３Ｐａ程度とする。真空状態にした後、窒素をチャンバー内に供給して、チャンバー内を大気圧の窒素雰囲気にする。この間、温度を２００℃に上昇させる。

チャンバー内を大気圧の窒素雰囲気にした後、温度２００℃で２時間加熱する。その後、１時間かけて４００℃に温度上昇させる。加熱温度４００℃の状態が安定したら、１時間かけて６００℃に温度上昇させる。加熱温度６００℃の状態が安定したら、６００℃で２時間加熱処理する。その後、１時間かけて、加熱温度４００℃まで下げ、１０分〜３０分間後に、チャンバー内からボートを搬出する。大気雰囲気下で、ボート上のボンド基板１０８、および半導体層１０２が貼り付けられたベース基板１０１を冷却する。

上記の抵抗加熱炉を用いた加熱処理は、接合層１０３とベース基板１０１との結合力を強化するための加熱処理と、損傷領域１１０に分離を生じさせる加熱処理が連続して行われる。この２つの加熱処理を異なる装置で行う場合は、例えば、抵抗加熱炉において、処理温度２００℃、処理時間２時間の加熱処理を行った後、貼り合わされたベース基板１０１とボンド基板１０８を炉から搬出する。次いで、ＲＴＡ装置で、処理温度６００℃以上７００℃以下、処理時間１分以上３０分以下の加熱処理を行い、ボンド基板１０８を損傷領域１１０で分割させる。

７００℃以下の低温処理で、接合層１０３とベース基板１０１を強固に接合させるためには、接合層１０３の表面、およびベース基板の表面にＯＨ基、水分子（Ｈ_２Ｏ）が存在することが好ましい。これは、接合層１０３とベース基板１０１の接合が、ＯＨ基や水分子が共有結合（酸素分子と水素分子の共有結合）や水素結合を形成することで開始するからである。

したがって、接合層１０３、ベース基板１０１の表面を活性化して親水性とすることは好ましい態様である。また、酸素または水素を含ませるような方法で、接合層１０３を形成することが好ましい。

なお、プロセス温度が７００℃以下であることを低温処理というのは、プロセス温度がガラス基板の歪み点以下の温度になるからである。対照的に、スマートカット（登録商標）で形成される半導体基板では単結晶シリコン層と単結晶シリコンウエハを貼り付けるために８００℃以上の加熱処理を行っており、ガラス基板の歪み点を超える温度での加熱処理を必要とするからである。

以上の工程により、図１（Ａ）に示すように、絶縁表面を有する基板であるベース基板１０１の上に接合層１０３が設けられ、ボンド基板１０８より分離された半導体層１０２が形成される。

本実施の形態は、ベース基板１０１上にＳＯＩ層を形成するにあたり、ボンド基板の所定の深さに水素、ヘリウム、又はフッ素を添加し、その後熱処理を行って表層の半導体層を剥離するイオン注入剥離法で形成する例を説明したが、ポーラスシリコン上に単結晶シリコンをエピタキシャル成長させた後、ポーラスシリコン層をウオータージェットで劈開して剥離する方法を適用しても良い。

なお、ボンド基板より分離し、ベース基板に転置された半導体層１０２は、分離工程およびイオン添加工程によって、結晶欠陥が生じ、また、その表面の平坦性が損なわれ、凹凸が形成されてしまう場合がある。半導体層を用いて半導体素子としてトランジスタを作製する場合、このような凹凸のある半導体層の上面に薄く、絶縁耐圧性の高いゲート絶縁層を形成することは困難である。また、半導体層に結晶欠陥があると、ゲート絶縁層との局在界面準位密度が高くなるなど、トランジスタの性能および信頼性に影響を与える。

従って半導体層１０２にレーザ光のような電磁波を走査しながら照射し、結晶欠陥を低減させることが好ましい。電磁波を照射することによって、半導体層の一部または深さ方向の層全部を溶融させ、再結晶化することで半導体層中の結晶欠陥を低減させることができる。また、溶融させることによって表面張力の作用により半導体層１０２表面の平坦性が向上する。なお、電磁波の照射前に半導体層表面に形成された酸化膜（自然酸化膜、あるいはケミカル酸化膜）を希フッ酸で除去するとよい。

電磁波は半導体層に高いエネルギーを供給できるものであればよく、好適にはレーザ光を用いることができる。

またエネルギーの供給は、高エネルギーを有する粒子を半導体層に衝突させ、主として熱伝導によって行うこともできる。高エネルギーを有する粒子を提供する熱源の例としては、プラズマを挙げることができ、常圧プラズマ、高圧プラズマ、熱プラズマジェット、ガスバーナーなどの炎を用いることができる、又、他の熱源としては電子ビームなどを用いることができる。

電磁波の波長は、半導体層に吸収される波長とする。その波長は、電磁波の表皮深さ（ｓｋｉｎ ｄｅｐｔｈ）などを考慮して決定することができる。例えば、電磁波の波長は１９０ｎｍ〜６００ｎｍを用いることができる。また、電磁波のエネルギーは、電磁波の波長、電磁波の表皮深さ、照射する半導体層の膜厚などを考慮して決定することができる。

レーザ光を発振するレーザは、連続発振レーザ、疑似連続発振レーザ及びパルス発振レーザを用いることができる。部分溶融させるためパルス発振レーザが好ましい。例えば、ＫｒＦレーザなどのエキシマレーザ、Ａｒレーザ、Ｋｒレーザなどの気体レーザがある。その他、固体レーザとして、ＹＡＧレーザ、ＹＶＯ_４レーザ、ＹＬＦレーザ、ＹＡｌＯ_３レーザ、ＧｄＶＯ_４レーザ、ＫＧＷレーザ、ＫＹＷレーザ、アレキサンドライトレーザ、Ｔｉ：サファイアレーザ、Ｙ_２Ｏ_３レーザなどがある。なお、エキシマレーザはパルス発振レーザであるが、ＹＡＧレーザなどの固体レーザには、連続発振レーザにも、疑似連続発振レーザにも、パルス発振レーザにもなるものがある。なお、固体レーザにおいては、基本波の第２高調波〜第５高調波を適用するのが好ましい。また、ＧａＮ、ＧａＡｓ、ＧａＡｌＡｓ、ＩｎＧａＡｓＰ等の半導体レーザも用いることができる。

また、電磁波のエネルギーを半導体層に照射できるならば、ランプ光を用いてもよい。例えば、紫外線ランプ、ブラックライト、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、または高圧水銀ランプから射出された光を用いてもよい。上記ランプ光を用いたフラッシュアニールを用いてもよい。ハロゲンランプやキセノンランプなどを好適に用いて行うフラッシュアニールは極短時間の処理でよいため、ベース基板の温度上昇を抑えることができる。

電磁波の形状や電磁波の進路を調整するため、シャッター、ミラー又はハーフミラー等の反射体、シリンドリカルレンズや凸レンズなどによって構成される光学系が設置されていてもよい。

なお、電磁波の照射方法は、選択的に電磁波を照射してもよいし、光（電磁波）をＸＹ軸方向に走査して光（電磁波）を照射することができる。この場合、光学系にポリゴンミラーやガルバノミラーを用いることが好ましい。

電磁波の照射は、大気雰囲気のような酸素を含む雰囲気、または窒素のような不活性気体で満たされた不活性雰囲気で行うことができる。不活性雰囲気中で電磁波を照射するには、気密性のあるチャンバー内で電磁波を照射し、このチャンバー内の雰囲気を制御すればよい。電磁波の被照射面に窒素ガスなど不活性気体を吹き付けることで、窒素雰囲気を形成することもできる。不活性気体は加熱されていることが好ましい。不活性気体を５０℃以上に加熱することで、気体を吹き付けた半導体層１０２の表面温度が下がることを抑制することができる。不活性気体の好ましい加熱温度は２５０℃以上６７０℃以下が好ましい。不活性気体を２５０℃以上とすることで、半導体層１０２を加熱することができる。その結果、照射する電磁波のエネルギー不足を補うことができ、電磁波の使用可能なエネルギー範囲を広げることができる。加熱温度は４５０℃以上６２５℃以下がより好ましい。また、加熱した気体を吹き付けながら電磁波を照射することによって半導体層１０２が溶融されている時間が延び、より高い欠陥低減効果及び平坦化効果が得られる。不活性気体としては、窒素やアルゴン、キセノンなどの希ガスを用いることができる。また、不活性気体の酸素濃度は１０ｐｐｍ以下であることが望ましい。

半導体層１０２に電磁波を照射する前に、半導体層１０２の表面をエッチングしても良い。このエッチングにより、半導体層１０２の分離面に残っている損傷領域１１０を除去することが好ましい。損傷領域１１０を除去することで、電磁波の照射による、表面の平坦化の効果、および再結晶化の効果を高めることができる。

半導体層１０２に電磁波を照射した後、半導体層１０２をエッチングして、薄膜化してもよい。半導体層１０２の厚さは、その後形成される素子の特性に合わせて決めることができる。ベース基板１０１に貼り付けられた単結晶半導体層１１６の表面に、薄いゲート絶縁層を段差被覆性良く形成するには、半導体層１０２厚さは５０ｎｍ以下とすることが望ましく、その厚さは５０ｎｍ以下５ｎｍ以上とすればよい。

これらのエッチングには、ドライエッチング法、またはウエットエッチング法を用いることができる。ドライエッチング法では、エッチングガスに、塩化硼素、塩化珪素または四塩化炭素などの塩化物ガス、塩素ガス、弗化硫黄、弗化窒素などの弗化物ガス、酸素ガスなどを用いることができる。ウエットエッチング法では、エッチング液に、エッチング液には、水酸化テトラメチルアンモニウム（ｔｅｔｒａｍｅｔｈｙｌａｍｍｏｎｉｕｍ ｈｙｄｒｏｘｉｄｅ、略称；ＴＭＡＨ）溶液を用いることができる。

半導体層１０２には研磨処理を行ってもよい。研磨処理によって半導体層表面の平坦性を高めることができる。

研磨処理としては、化学的機械研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）法や液体ジェット研磨法を用いることができる。なお、研磨処理前に半導体層表面を洗浄し、清浄化する。洗浄は、メガソニック洗浄や２流体ジェット洗浄等を用いればよく、洗浄により半導体層表面のゴミ等を除去する。また、希フッ酸を用いて半導体層表面上の自然酸化膜等を除去して半導体層を露出させると好適である。

また、電磁波を照射する前にも半導体層表面に研磨処理（又はエッチング処理）を行ってもよい。

続いて、ベース基板１０１上に設けられた半導体層１０２上にマスク１１７を形成し、マスク１１７を用いてエッチング処理し、半導体層１０２を加工して、島状の半導体層１１９を形成する。図４では、半導体層下に形成される絶縁層は半導体層１１９を形成するエッチング処理によりエッチングされない例を示すが、半導体層１１９のエッチング処理によって絶縁層がエッチングされてもよい。このような場合、絶縁層は島状の半導体層１１９の形状を反映し、半導体層１１９下のみに設けられる構造となる。

本実施の形態において、ボンド基板１０８として単結晶シリコン基板を適用した場合は、半導体層１３０として単結晶シリコン層を得ることが可能である。また、本実施の形態に係る半導体基板の製造方法は、プロセス温度を７００℃以下とすることができるため、ベース基板１０１としてガラス基板を適用することができる。すなわち、従来の薄膜トランジスタと同様にガラス基板上に形成することができ、かつ単結晶シリコン層を半導体層に適用することが可能となる。また、接合層１０３として、有機シランガスを用い、熱ＣＶＤ法により５００℃以上８００℃以下の範囲で成膜されたＰＳＧ、ＢＳＧ及びＢＰＳＧのうち少なくとも１種からなる膜を用いることによって、ベース基板１０１から可動性の高い不純物イオンが半導体層１３０へ拡散することを防ぐことができる。これにより、安定した特性を示す信頼性の高い半導体素子を提供することができるようになる。また、接合層１０３が、可動性の高い不純物元素が半導体層に拡散することを防ぐブロッキング層の機能を兼ねることから、工程数の増加や歩留まりの悪化を低減することができる。

これらのことにより、高速動作が可能で、電界効果移動度が高く、低消費電圧で駆動可能など高性能且つ動作が安定なトランジスタを、ガラス基板等の熱的に脆弱で半導体層に悪影響を及ぼす可動性の高い元素が含まれるベース基板上にも作製することができるようになる。また、同時に工程数の増加や歩留まりの悪化も低減することができる。

なお、図１乃至図４においては、ボンド基板１０８がベース基板１０１より小さいサイズの例を示すが、本発明はそれに限定されず、ボンド基板１０８とベース基板１０１が同じサイズであってもよいし、ボンド基板１０８がベース基板１０１より大きいサイズであってもよい。

また、本実施形態の方法を用いて、１枚のベース基板１０１に複数の半導体層１０２を貼り付けることもできる。ベース基板１０１にボンド基板１０８を複数枚貼り付け、同様の工程を行うことで、複数の半導体層１０２が貼り付けられたベース基板１０１でなる基板を作製することができる。

複数の半導体層１０２が貼り付けられたベース基板１０１でなる基板を作製するためには、ベース基板１０１に３００ｍｍ×３００ｍｍ以上のガラス基板を用いることが好ましい。大面積ガラス基板として、液晶パネルの製造用に開発されたマザーガラス基板が好適である。マザーガラス基板としては、例えば、第３世代（５５０ｍｍ×６５０ｍｍ）、第３．５世代（６００ｍｍ×７２０ｍｍ）、第４世代（６８０ｍｍ×８８０ｍｍ、または７３０ｍｍ×９２０ｍｍ）、第５世代（１１００ｍｍ×１３００ｍｍ）、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）などのサイズの基板が知られている。

マザーガラス基板のような大面積な基板をベース基板１０１として用いることで、半導体基板の大面積化が実現できる。半導体基板の大面積化が実現すれば、１枚の半導体基板から多数のＩＣ、ＬＳＩ等のチップを製造することができ、１枚の基板から製造されるチップ数が増加するので、生産性を飛躍的に向上させることができる。

（実施の形態２）
本実施の形態では、本発明の半導体装置の一例としてＣＭＯＳ（相補型金属酸化物半導体：Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）に関して図５及び図６を用いて説明する。なお、同時に当該半導体装置の作製方法も説明する。本実施の形態では実施の形態１で説明した半導体基板を用いてＣＭＯＳを作製することによって、高性能で動作が安定なＣＭＯＳを提供することができる。なお、実施の形態１と同一部分又は同様な機能を有する部分の繰り返しの説明は省略する。

図４（Ａ）には、ベース基板１０１上に接合層１０３、バリア層１０４、半導体層１３０が形成されている。なお、ここでは接合層１０３に含まれるリン又はボロンもしくはその両方が半導体層に拡散するのを防止するためのバリア層１０４が形成されている半導体基板を適用する例を示すが、本明細書で示すその他の構成の半導体基板も適用できる。

接合層１０３は、有機シランガスを用い、熱ＣＶＤ法により５００℃以上８００℃以下の範囲で成膜されたＰＳＧ、ＢＳＧ及びＢＰＳＧのうち少なくとも１種からなる膜を用いて形成されている。このような接合層１０３は、平滑な表面を有する層とすることができ、強固な接合を比較的低温で得ることができることから、ガラスなど熱的に脆弱な材料からなるベース基板１０１上に半導体層１３０を強固に接合することができるようになる。さらに、ベース基板１０１から可動性の高い不純物イオンが半導体層１３０へ拡散することを防ぐことができ、安定した特性を示す半導体素子を提供することができるようになる。また、接合層１０３が、可動性の高い不純物元素が半導体層に拡散することを防ぐブロッキング層の機能を兼ねることから、工程数の増加や歩留まりの悪化を低減することもできる。

半導体層１３０には、ｎチャネル型電界効果トランジスタ及びｐチャネル型電界効果トランジスタの形成領域に合わせて、硼素、アルミニウム、ガリウムなどのｐ型不純物、若しくはリン、砒素などのｎ型不純物を添加することが好ましい。すなわち、ｎチャネル型電界効果トランジスタの形成領域に対応してｐ型不純物を添加し、ｐチャネル型電界効果トランジスタの形成領域に対応してｎ型不純物を添加して、所謂ウェル領域を形成する。不純物イオンのドーズ量は１×１０^１２／ｃｍ^２から１×１０^１４／ｃｍ^２程度で行えば良い。さらに、電界効果トランジスタのしきい値電圧を制御する場合には、これらのウェル領域にｐ型若しくはｎ型不純物を添加すれば良い。

まず、半導体層１３０をエッチングして、半導体素子の配置に合わせて島状に分離した半導体層２０５、２０６を形成する（図４（Ｂ）参照。）。

半導体層上に不本意に形成される酸化膜（図示せず）を除去し、半導体層２０５、２０６を覆うゲート絶縁層２０７を形成する。

ゲート絶縁層２０７は酸化シリコン、若しくは酸化シリコンと窒化シリコンの積層構造で形成すればよい。ゲート絶縁層２０７は、プラズマＣＶＤ法や減圧ＣＶＤ法により絶縁膜を堆積することで形成しても良いし、プラズマ処理による固相酸化若しくは固相窒化で形成すると良い。半導体層を、プラズマ処理により酸化又は窒化することにより形成するゲート絶縁層は、緻密で絶縁耐圧が高く信頼性に優れているためである。

また、ゲート絶縁層２０７として、二酸化ジルコニウム、酸化ハフニウム、二酸化チタン、五酸化タンタルなどの高誘電率材料を用いても良い。ゲート絶縁層２０７に高誘電率材料を用いることにより、ゲートリーク電流を低減することができる。

続いて、ゲート絶縁層２０７上にゲート電極層２０８及びゲート電極層２０９を形成する（図４（Ｃ）参照。）。ゲート電極層２０８、２０９は、スパッタリング法、蒸着法、ＣＶＤ法等の手法により形成することができる。ゲート電極層２０８、２０９はタンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）から選ばれた元素、又は元素を主成分とする合金材料もしくは化合物材料で形成すればよい。また、ゲート電極層２０８、２０９としてリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜や、ＡｇＰｄＣｕ合金を用いてもよい。

次に、半導体層２０６を覆うマスク２１１を形成する。マスク２１１及びゲート電極層２０８をマスクとして、ｎ型を付与する不純物元素２１０を添加し、第１のｎ型不純物領域２１２ａ、第１のｎ型不純物領域２１２ｂを形成する（図４（Ｄ）参照。）。本実施の形態では、不純物元素を含むドーピングガスとしてホスフィン（ＰＨ_３）を用いる。ここでは、第１のｎ型不純物領域２１２ａ、２１２ｂに、ｎ型を付与する不純物元素が１×１０^１７〜５×１０^１８／ｃｍ^３程度の濃度で含まれるように添加する。本実施の形態では、ｎ型を付与する不純物元素としてリン（Ｐ）を用いる。

次に、半導体層２０５を覆うマスク２１４を形成する。マスク２１４、ゲート電極層２０９をマスクとしてｐ型を付与する不純物元素２１３を添加し、第１のｐ型不純物領域２１５ａ、第１のｐ型不純物領域２１５ｂを形成する（図４（Ｅ）参照。）。本実施の形態では、不純物元素としてボロン（Ｂ）を用いるため、不純物元素を含むドーピングガスとしてはジボラン（Ｂ_２Ｈ_６）などを用いる。

マスク２１４を除去し、ゲート電極層２０８、２０９の側面にサイドウォール構造の側壁絶縁層２１６ａ乃至２１６ｄ、ゲート絶縁層２３３ａ、２３３ｂを形成する（図５（Ａ）参照。）。側壁絶縁層２１６ａ乃至２１６ｄは、ゲート電極層２０８、２０９を覆う絶縁層を形成した後、これをＲＩＥ（Ｒｅａｃｔｉｖｅ ｉｏｎ ｅｔｃｈｉｎｇ：反応性イオンエッチング）法による異方性のエッチングによって加工し、ゲート電極層２０８、２０９の側壁に自己整合的にサイドウォール構造の側壁絶縁層２１６ａ乃至２１６ｄを形成すればよい。ここで、絶縁層について特に限定はなく、ＴＥＯＳ（Ｔｅｔｒａ−Ｅｔｈｙｌ−Ｏｒｓｏ−Ｓｉｌｉｃａｔｅ）若しくはシラン等と、酸素若しくは亜酸化窒素等とを反応させて形成した段差被覆性のよい酸化シリコンであることが好ましい。絶縁層は熱ＣＶＤ、プラズマＣＶＤ、常圧ＣＶＤ、バイアスＥＣＲＣＶＤ、スパッタリング等の方法によって形成することができる。ゲート絶縁層２３３ａ、２３３ｂはゲート電極層２０８、２０９、及び側壁絶縁層２１６ａ乃至２１６ｄをマスクとしてゲート絶縁層２０７をエッチングして形成することができる。

また、本実施の形態では、絶縁層をエッチングする際、ゲート電極層上の絶縁層を除去し、ゲート電極層を露出させるが、絶縁層をゲート電極層上に残すような形状に側壁絶縁層２１６ａ乃至２１６ｄを形成してもよい。また、後工程でゲート電極層上に保護膜を形成してもよい。このようにゲート電極層を保護することによって、エッチング加工する際、ゲート電極層の膜減りを防ぐことができる。また、ソース領域及びドレイン領域にシリサイドを形成する場合、シリサイド形成時に成膜する金属膜とゲート電極層とが接しないので、金属膜の材料とゲート電極層の材料とが反応しやすい材料であっても、化学反応や拡散などの不良を防止することができる。エッチング方法は、ドライエッチング法でもウェットエッチング法でもよく、種々のエッチング方法を用いることができる。本実施の形態では、ドライエッチング法を用いる。エッチング用ガスとしては、Ｃｌ_２、ＢＣｌ_３、ＳｉＣｌ_４もしくはＣＣｌ_４などを代表とする塩素系ガス、ＣＦ_４、ＳＦ_６もしくはＮＦ_３などを代表とするフッ素系ガス又はＯ_２を適宜用いることができる。

次に半導体層２０６を覆うマスク２１８を形成する。マスク２１８、ゲート電極層２０８、側壁絶縁層２１６ａ、２１６ｂをマスクとしてｎ型を付与する不純物元素２１７を添加し、第２のｎ型不純物領域２１９ａ、２１９ｂ、第３のｎ型不純物領域２２０ａ、２２０ｂが形成される。本実施の形態では、不純物元素を含むドーピングガスとしてＰＨ_３を用いる。ここでは、第２のｎ型不純物領域２１９ａ、２１９ｂにｎ型を付与する不純物元素が５×１０^１９〜５×１０^２０／ｃｍ^３程度の濃度で含まれるように添加する。また、半導体層２０５にチャネル形成領域２２１が形成される（図５（Ｂ）参照。）。

第２のｎ型不純物領域２１９ａ、第２のｎ型不純物領域２１９ｂは高濃度ｎ型不純物領域であり、ソース、ドレインとして機能する。一方、第３のｎ型不純物領域２２０ａ、２２０ｂは低濃度不純物領域であり、ＬＤＤ（ＬｉｇｈｔｌｙＤｏｐｅｄ Ｄｒａｉｎ）領域となる。第３のｎ型不純物領域２２０ａ、２２０ｂはゲート電極層２０８に覆われていないＬｏｆｆ領域に形成されるため、オフ電流を低減する効果がある。この結果、さらに信頼性の高く、低消費電力の半導体装置を作製することが可能である。

マスク２１８を除去し、半導体層２０５を覆うマスク２２３を形成する。マスク２２３、ゲート電極層２０９、側壁絶縁層２１６ｃ、２１６ｄをマスクとして、ｐ型を付与する不純物元素２２２を添加し、第２のｐ型不純物領域２２４ａ、２２４ｂ、第３のｐ型不純物領域２２５ａ、２２５ｂを形成する。

第２のｐ型不純物領域２２４ａ、２２４ｂにｐ型を付与する不純物元素が１×１０^２０〜５×１０^２１／ｃｍ^３程度の濃度で含まれるように添加する。本実施の形態では、第３のｐ型不純物領域２２５ａ、２２５ｂは、側壁絶縁層２１６ｃ、２１６ｄにより、自己整合的に第２のｐ型不純物領域２２４ａ、２２４ｂより低濃度となるように形成する。また、半導体層２０６にチャネル形成領域２２６が形成される（図５（Ｃ）参照。）。

第２のｐ型不純物領域２２４ａ、２２４ｂは高濃度ｐ型不純物領域であり、ソース、ドレインとして機能する。一方、第３のｐ型不純物領域２２５ａ、２２５ｂは低濃度不純物領域であり、ＬＤＤ（ＬｉｇｈｔｌｙＤｏｐｅｄ Ｄｒａｉｎ）領域となる。第３のｐ型不純物領域２２５ａ、２２５ｂはゲート電極層２０９に覆われていないＬｏｆｆ領域に形成されるため、オフ電流を低減する効果がある。この結果、さらに信頼性の高く、低消費電力の半導体装置を作製することが可能である。

マスク２２３を除去し、不純物元素を活性化するために加熱処理、強光の照射、又はレーザ光の照射を行ってもよい。活性化と同時にゲート絶縁層へのプラズマダメージやゲート絶縁層と半導体層との界面へのプラズマダメージを回復することができる。

次いで、ゲート電極層、ゲート絶縁層を覆う層間絶縁層を形成する。本実施の形態では、保護膜となる水素を含む絶縁膜２２７と、絶縁層２２８との積層構造とする。絶縁膜２２７と絶縁層２２８は、スパッタ法、またはプラズマＣＶＤを用いた窒化シリコン膜、窒化酸化シリコン膜、酸化窒化シリコン膜、酸化シリコン膜でもよく、他のシリコンを含む絶縁膜を単層または３層以上の積層構造として用いても良い。

さらに、窒素雰囲気中で、３００〜５５０℃で１〜１２時間の熱処理を行い、半導体層を水素化する工程を行う。好ましくは、４００〜５００℃で行う。この工程は層間絶縁層である絶縁膜２２７に含まれる水素により半導体層のダングリングボンドを終端する工程である。本実施の形態では、４１０度（℃）で１時間加熱処理を行う。

絶縁膜２２７、絶縁層２２８としては他に窒化アルミニウム（ＡｌＮ）、酸化窒化アルミニウム（ＡｌＯＮ）、窒素含有量が酸素含有量よりも多い窒化酸化アルミニウム（ＡｌＮＯ）または酸化アルミニウム、ダイアモンドライクカーボン（ＤＬＣ）、窒素含有炭素（ＣＮ）その他の無機絶縁性材料を含む物質から選ばれた材料で形成することができる。また、シロキサン樹脂を用いてもよい。なお、シロキサン樹脂とは、Ｓｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、アリール基）が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。また、有機絶縁性材料を用いてもよく、有機材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト又はベンゾシクロブテン、ポリシラザンを用いることができる。平坦性のよい塗布法によってされる塗布膜を用いてもよい。

絶縁膜２２７、絶縁層２２８は、ディップ、スプレー塗布、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター、ＣＶＤ法、蒸着法等を採用することができる。液滴吐出法により絶縁膜２２７、絶縁層２２８を形成してもよい。液滴吐出法を用いた場合には材料液を節約することができる。また、液滴吐出法のようにパターンが転写、または描写できる方法、例えば印刷法（スクリーン印刷やオフセット印刷などパターンが形成される方法）なども用いることができる。

次いで、レジストからなるマスクを用いて絶縁膜２２７、絶縁層２２８に半導体層に達するコンタクトホール（開口）を形成する。エッチングは、用いる材料の選択比によって、一回で行っても複数回行っても良い。エッチングによって、絶縁膜２２７、絶縁層２２８を除去し、ソース領域又はドレイン領域である第２のｎ型不純物領域２１９ａ、２１９ｂ、第２のｐ型不純物領域２２４ａ、２２４ｂに達する開口を形成する。エッチングは、ウェットエッチングでもドライエッチングでもよく、両方用いてもよい。ウェットエッチングのエッチャントは、フッ素水素アンモニウム及びフッ化アンモニウムを含む混合溶液のようなフッ酸系の溶液を用いるとよい。エッチング用ガスとしては、Ｃｌ_２、ＢＣｌ_３、ＳｉＣｌ_４もしくはＣＣｌ_４などを代表とする塩素系ガス、ＣＦ_４、ＳＦ_６もしくはＮＦ_３などを代表とするフッ素系ガス又はＯ２を適宜用いることができる。また用いるエッチング用ガスに不活性気体を添加してもよい。添加する不活性元素としては、Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅから選ばれた一種または複数種の元素を用いることができる。

開口を覆うように導電膜を形成し、導電膜をエッチングして各ソース領域又はドレイン領域の一部とそれぞれ電気的に接続するソース電極層又はドレイン電極層として機能する配線層２２９ａ、２２９ｂ、２３０ａ、２３０ｂを形成する。配線層は、ＰＶＤ法、ＣＶＤ法、蒸着法等により導電膜を成膜した後、所望の形状にエッチングして形成することができる。また、液滴吐出法、印刷法、電解メッキ法等により、所定の場所に選択的に導電層を形成することができる。更にはリフロー法、ダマシン法を用いても良い。配線層の材料は、Ａｇ、Ａｕ、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｈ、Ｗ、Ａｌ、Ｔａ、Ｍｏ、Ｃｄ、Ｚｎ、Ｆｅ、Ｔｉ、Ｚｒ、Ｂａ等の金属、及びＳｉ、Ｇｅ、又はその合金、若しくはその窒化物を用いて形成する。また、これらの積層構造としても良い。

以上の工程でＣＭＯＳ構造のｎチャネル型薄膜トランジスタである薄膜トランジスタ２３１及びｐチャネル型薄膜トランジスタである薄膜トランジスタ２３２を含む半導体装置を作製することができる（図５（Ｄ）参照。）。図示しないが、本実施の形態はＣＭＯＳ構造であるため、薄膜トランジスタ２３１と薄膜トランジスタ２３２とは電気的に接続している。

本実施の形態に限定されず、薄膜トランジスタはチャネル形成領域が一つ形成されるシングルゲート構造でも、二つ形成されるダブルゲート構造もしくは三つ形成されるトリプルゲート構造であっても良い。

以上のように本実施の形態において、高速動作が可能で、電界効果移動度が高く、低消費電圧で駆動可能など高性能且つ動作が安定な半導体素子を、ガラス基板等の熱的に脆弱で半導体層に悪影響を及ぼす可動性の高い元素が含まれるベース基板上にも作製することができるようになる。また、同時に工程数の増加や歩留まりの悪化も低減することができる。

（実施の形態３）
本実施の形態では、本発明の半導体装置の一例として液晶表示装置について図６を用いて説明する。本実施の形態では実施の形態１で説明した半導体基板を用いて液晶表示装置を作製することによって、高性能で動作が安定な液晶表示装置を提供することができる。

図６（Ａ）は、液晶表示装置の上面図であり、図６（Ｂ）は図６（Ａ）線Ｃ−Ｄにおける断面図である。

図６（Ａ）で示すように、画素領域３０６、走査線駆動回路である駆動回路領域３０４ａ、駆動回路領域３０４ｂが、シール材３９２によって、ベース基板３１０と対向基板３９５との間に封止され、ベース基板３１０上にドライバＩＣによって形成された信号線駆動回路である駆動回路領域３０７が設けられている。画素領域３０６にはトランジスタ３７５及び容量素子３７６が設けられ、駆動回路領域３０４ｂにはトランジスタ３７３及びトランジスタ３７４を有する駆動回路が設けられている。本実施の形態の液晶表示装置は、実施の形態１で示す半導体基板を用いて、実施の形態２に説明したように半導体素子を作製する。これにより、透光性を有する基板、すなわち、ガラス基板を基板とする液晶表示装置であっても半導体素子に用いる半導体層を、単結晶半導体層とすることができ、高性能な半導体素子を形成することができる上、ガラス基板からの汚染も防ぐことができることから動作の安定な半導体素子とすることができる。これらの理由により、画素領域と高速動作が必要な駆動回路領域を同一基板上に一体形成することもできるようになる。その場合、画素領域３０６のトランジスタと、駆動回路領域３０４ａ、３０４ｂのトランジスタとは同時に形成される。もちろん、駆動回路領域３０７も同様に同一基板上に一体形成してもよい。

画素領域３０６には、ベース基板３１０上に接合層３１４、バリア層３１３を介してスイッチング素子となるトランジスタ３７５が設けられている。本実施の形態では、トランジスタ３７５にマルチゲート型薄膜トランジスタ（ＴＦＴ）を用いている。トランジスタ３７５はソース領域及びドレイン領域として機能する不純物領域を有する半導体層、ゲート絶縁層、２層の積層構造であるゲート電極層を有し、それらを覆って形成された絶縁膜３１７及び絶縁膜３１８上にソース電極層及びドレイン電極層が形成されている。ソース電極層及びドレイン電極層は、半導体層の不純物領域に接続しており、そのどちらかが画素電極層ともいわれる表示素子に用いる電極層３２０にも電気的に接続している。

ソース電極、ドレイン電極及び絶縁膜３１８と、電極層３２０との間には、平坦性を高めるため絶縁膜３１９を形成する。絶縁膜３１９には、有機材料、又は無機材料、若しくはそれらの積層構造を用いることができる。電極層３２０及び絶縁膜３１９上には、配向膜として機能する絶縁層３８１が形成されている。

対向基板３９５には、カラーフィルタとして機能する着色層３８５、対向電極層ともいわれる表示素子に用いる電極層３８４、配向膜として機能する絶縁層３８３、及び偏光子３９１（偏光板ともいう）が設けられ、ＴＦＴ基板であるベース基板３１０とをスペーサ３８７を介してシール材３９２により貼り合わせられている。配向膜として機能する絶縁層３８１及び３８３の間には液晶層が設けられている。本実施の形態の半導体装置は透過型であるため、ベース基板３１０の素子を有する面と反対側にも偏光子（偏光板）３９３が設けられている。偏光子は、接着層によって基板に設けることができる。シール材にはフィラーが混入されていても良く、さらに対向基板３９５には、遮蔽膜（ブラックマトリクス）などが形成されていても良い。なお、カラーフィルタ等は、液晶表示装置をフルカラー表示とする場合、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）を呈する材料から形成すればよい。また、半導体装置の視認側、反射防止機能を有する反射防止膜を設けてもよい。偏光板と、液晶層との間に位相差板を有した状態で積層してもよい。

なお、バックライトにＲＧＢの発光ダイオード（ＬＥＤ）等を配置し、時分割によりカラー表示する継時加法混色法（フィールドシーケンシャル法）を採用するときには、カラーフィルタを設けない場合がある。ブラックマトリクスは、トランジスタやＣＭＯＳ回路の配線による外光の反射を低減するため、トランジスタやＣＭＯＳ回路と重なるように設けるとよい。なお、ブラックマトリクスは、容量素子に重なるように形成してもよい。容量素子を構成する金属膜による反射を防止することができるからである。

画素領域と電気的に接続されている端子電極層３７８には、異方性導電体層３９６を介して、接続用の配線基板であるＦＰＣ３９４が設けられている。ＦＰＣ３９４は、外部からの信号や電位を伝達する役目を担う。

以上のような本実施の形態の液晶表示装置は、実施の形態１で示した半導体基板を用いて半導体素子が形成されているため、ガラス基板であるベース基板を用いた液晶表示装置であっても半導体素子の半導体層を単結晶半導体とすることができ、動作が安定、すなわち高い信頼性を有し、且つ高性能な液晶表示装置とすることができる。これにより、より複雑な駆動方法や画像処理方法も採用できるようになり、表示品質の向上にも繋がる。

（実施の形態４）
本実施の形態では本発明の半導体装置の一例として、発光素子を有する半導体装置（発光表示装置）について図７を用いて説明する。本実施の形態では実施の形態１で説明した半導体基板を用いて発光表示装置を作製することによって、高性能で高い信頼性を有する発光表示装置を提供することができる。

図７の半導体装置は、矢印の方向に下面射出する構造である。図７において、図７（Ａ）は半導体装置の平面図であり、図７（Ｂ）は、図７（Ａ）において線Ｅ−Ｆの断面図である。図７において半導体装置は、外部端子接続領域２５２、封止領域２５３、駆動回路領域２５４、画素領域２５６を有している。下面射出の発光表示装置においては、素子基板（ベース基板に相当）は透光性を有していなければならない。透光性を有する基板としては、価格が高く、大面積化が困難である石英基板より、価格が安く、大面積化が容易なガラス基板を使用することが現実的であるが、実施の形態１で説明した半導体基板を用いることによって、ガラス基板を基板として用いつつ、単結晶半導体などの高性能な半導体層を有し、且つガラス基板からの汚染の影響が低減され安定した動作を呈する半導体素子を有した発光表示装置を得ることができる。

図７に示す半導体装置は、素子基板６００、薄膜トランジスタ６５５、薄膜トランジスタ６７７、薄膜トランジスタ６６７、薄膜トランジスタ６６８、第１の電極層６８５と発光層６８８と第２の電極層６８９とを含む発光素子６９０、充填材６９３、シール材６９２、接合層６０４、バリア層６０３、ゲート絶縁層６７５、絶縁膜６０７、絶縁膜６６５、絶縁層６８６、封止基板６９５、配線層６７９、端子電極層６７８、異方性導電層６９６、ＦＰＣ６９４によって構成されている。半導体装置は、外部端子接続領域２５２、封止領域２５３、駆動回路領域２５４、画素領域２５６を有している。充填材６９３は、気体若しくは液状の組成物の状態で、液状組成物の場合、滴下法によって形成することができる。素子基板６００と封止基板６９５を張り合わせて半導体装置（発光表示装置）が封止される。本実施の形態の発光表示装置は、実施の形態１で示す半導体基板を用いて、実施の形態２に説明したように半導体素子を作製する。これにより、透光性を有する基板、すなわち、ガラス基板を基板とする発光表示装置であっても半導体素子に用いる半導体層を、単結晶半導体層とすることができ、高性能な半導体素子を形成することができる。さらに、ガラス基板からの汚染も防ぐことができることから、動作が安定、すなわち高い信頼性を有する半導体素子とすることができる。これにより、高性能且つ高い信頼性を有する発光表示装置を提供することができる。さらに、画素領域と高速動作が必要な駆動回路領域を同一基板上に一体形成することもできるようになる。その場合、画素領域２５６のトランジスタと、駆動回路領域２５４のトランジスタとは同時に形成される。もちろん、駆動回路領域６５８も同様に同一基板上に一体形成してもよい。

図７の半導体装置において、第１の電極層６８５及び第２の電極層６８０のいずれか一方若しくは両方は、発光素子６９０より射出する光を透過できるように、透光性を有する導電性材料を用いて形成する。光を透過させない方の電極は、発光素子６９０より射出する光を反射する、反射性を有する導電性材料を用いて形成してもよい。

発光層６８８には、有機化合物、無機化合物のいずれも用いることもできる。また、その両方を用いることもできる。第１の電極層、発光層及び第２の電極層からなる素子を発光素子と呼ぶが、有機化合物を主な材料として発光素子は有機ＥＬ素子、無機化合物を主な材料とした発光素子は無機ＥＬ素子と区別される。

本発光表示装置の発光素子を有機ＥＬ素子とする場合について説明する。発光層としては、低分子系材料および高分子系材料のいずれを用いてもよい。また、その一部に無機化合物を用いても良い。作製方法としては蒸着法、インクジェット法、スピンコート法、ディップコート法など、湿式、乾式を問わず、用いることができる。また、発光層は、通常正孔注入層、正孔輸送層、正孔阻止層（ホールブロッキング層）、発光層、電子輸送層、電子注入層等、各々の機能を有する機能層を適宜組み合わせて構成しても良いし、発光層単層の構造であっても良い。多層構造を有する発光層の場合、それぞれの層の有する機能を２つ以上同時に有する層を含んでいても良い。発光素子としては公知の構成のいずれを適用しても良い。

本発光表示装置の発光素子を無機ＥＬ素子とする場合について説明する。無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた電界発光層を有する分散型無機ＥＬ素子と発光材料の薄膜からなる電界発光層を有薄膜型無機ＥＬ素子とに分類されるが、本実施の形態ではそのどちらも適用することができる。無機ＥＬ素子は単純には第１の電極層と第２の電極層との間に電界発光層を有する構成をとるが、各電極層と電界発光層との間に絶縁層を設けても良い。絶縁層はどちらか片方の電極層側のみに設けても良いし、両方に設けても良い。また、絶縁層は単層であっても複数層からなるものであっても良い。また、公知のいずれの構成を採ることもできる。

発光素子を用いて形成する半導体装置の画素は、単純マトリクス方式、若しくはアクティブマトリクス方式で駆動することができる。また、デジタル駆動、アナログ駆動どちらでも適用可能である。

封止基板にカラーフィルタ（着色層）を形成してもよい。カラーフィルタ（着色層）は、蒸着法や液滴吐出法によって形成することができ、カラーフィルタ（着色層）を用いると、高精細な表示を行うこともできる。カラーフィルタ（着色層）により、各ＲＧＢの発光スペクトルにおいてブロードなピークが鋭いピークになるように補正できるからである。

単色の発光を示す材料を形成し、カラーフィルタや色変換層を組み合わせることによりフルカラー表示を行うことができる。カラーフィルタ（着色層）や色変換層は、例えば封止基板に形成し、素子基板へ張り合わせればよい。

もちろん単色発光の表示を行ってもよい。例えば、単色発光を用いてエリアカラータイプの半導体装置を形成してもよい。エリアカラータイプは、パッシブマトリクス型の駆動方法が好適であり、文字や記号を表示することに適している。

本実施の形態では、実施の形態１に記載の半導体基板を用いているため、半導体素子の活性層として単結晶半導体層を用いることができる。これにより、高速動作が必要な駆動回路領域も画素領域が形成された基板上に一体形成することができる。また、実施の形態１に記載の半導体基板を用いて作成された半導体素子は動作が安定な半導体素子であることなどから、信頼性の高い表示装置とすることができる。

図７に示す本実施の形態の半導体装置に設けられるトランジスタは、実施の形態２で示したトランジスタと同様に作製することができる。

（実施の形態５）
本発明によって形成される表示装置を有する半導体装置によって、テレビジョン装置を完成させることができる。高い性能を付与することを目的としたテレビジョン装置の例を説明する。

図８はテレビジョン装置（液晶テレビジョン装置、又はＥＬテレビジョン装置等）の主要な構成を示すブロック図を示している。

その他の外部回路の構成として、映像信号の入力側では、チューナ１９０４で受信した信号のうち、映像信号を増幅する映像信号増幅回路１９０５と、そこから出力される信号を赤、緑、青の各色に対応した色信号に変換する映像信号処理回路１９０６と、その映像信号をドライバＩＣの入力仕様に変換するためのコントロール回路１９０７などからなっている。コントロール回路１９０７は、走査線側と信号線側にそれぞれ信号が出力する。デジタル駆動する場合には、信号線側に信号分割回路１９０８を設け、入力デジタル信号をｍ個に分割して供給する構成としても良い。

チューナ１９０４で受信した信号のうち、音声信号は、音声信号増幅回路１９０９に送られ、その出力は音声信号処理回路１９１０を経てスピーカ１９１３に供給される。制御回路１９１１は受信局（受信周波数）や音量の制御情報を入力部１９１２から受け、チューナ１９０４や音声信号処理回路１９１０に信号を送出する。

表示モジュールを、図９（Ａ）、（Ｂ）に示すように、筐体に組みこんで、テレビジョン装置を完成させることができる。ＦＰＣまで取り付けられた図７のような表示パネルのことを一般的にはＥＬ表示モジュールともいう。よって図７のようなＥＬ表示モジュールを用いると、ＥＬテレビジョン装置を完成することができ、図６のような液晶表示モジュールを用いると、液晶テレビジョン装置を完成することができる。表示モジュールにより主画面２００３が形成され、その他付属設備としてスピーカー部２００９、操作スイッチなどが備えられている。このように、本発明によりテレビジョン装置を完成させることができる。

また、位相差板や偏光板を用いて、外部から入射する光の反射光を遮断するようにしてもよい。また上面放射型の半導体装置ならば、隔壁となる絶縁層を着色しブラックマトリクスとして用いてもよい。この隔壁は液滴吐出法などによっても形成することができ、顔料系の黒色樹脂や、ポリイミドなどの樹脂材料に、カーボンブラック等を混合させてもよく、その積層でもよい。液滴吐出法によって、異なった材料を同領域に複数回吐出し、隔壁を形成してもよい。位相差板としてはλ／４板とλ／２板とを用い、光を制御できるように設計すればよい。構成としては、ＴＦＴ素子基板側から純に、発光素子、封止基板（封止材）、位相差板（λ／４、λ／２）、偏光板という構成になり、発光素子から放射された光は、これらを通過し偏光板側より外部に放射される。この位相差板や偏光板は光が放射される側に設置すればよく、両面放射される両面放射型の半導体装置であれば両方に設置することもできる。また、偏光板の外側に反射防止膜を有していても良い。これにより、より高繊細で精密な画像を表示することができる。

図９（Ａ）に示すように、筐体２００１に表示素子を利用した表示用パネル２００２が組みこまれ、受信機２００５により一般のテレビ放送の受信をはじめ、モデム２００４を介して有線又は無線による通信ネットワークに接続することにより一方向（送信者から受信者）又は双方向（送信者と受信者間、又は受信者間同士）の情報通信をすることもできる。テレビジョン装置の操作は、筐体に組みこまれたスイッチ又は別体のリモコン操作機２００６により行うことが可能であり、このリモコン装置にも出力する情報を表示する表示部２００７が設けられていても良い。

また、テレビジョン装置にも、主画面２００３の他にサブ画面２００８を第２の表示用パネルで形成し、チャネルや音量などを表示する構成が付加されていても良い。この構成において、主画面２００３を視野角の優れたＥＬ表示用パネルで形成し、サブ画面を低消費電力で表示可能な液晶表示用パネルで形成しても良い。また、低消費電力化を優先させるためには、主画面２００３を液晶表示用パネルで形成し、サブ画面をＥＬ表示用パネルで形成し、サブ画面は点滅可能とする構成としても良い。本発明を用いると、このような大型基板を用いて、多くのＴＦＴや電子部品を用いても、高性能で、かつ信頼性の高い半導体装置を生産性よく作製することができる。

図９（Ｂ）は例えば２０〜８０インチの大型の表示部を有するテレビジョン装置であり、筐体２０１０、操作部であるキーボード部２０１２、表示部２０１１、スピーカー部２０１３等を含む。本発明は、表示部２０１１の作製に適用される。図９（Ｂ）の表示部は、わん曲可能な物質を用いているので、表示部わん曲したテレビジョン装置となっている。このように表示部の形状を自由に設計することができるので、所望な形状のテレビジョン装置を作製することができる。

本発明により、高性能かつ高い信頼性を有する表示装置を作製することができる。よって高性能かつ高い信頼性を有するテレビジョン装置を生産性よく作製することができる。

勿論、本発明はテレビジョン装置に限定されず、パーソナルコンピュータのモニタをはじめ、鉄道の駅や空港などにおける情報表示盤や、街頭における広告表示盤など大面積の表示媒体としても様々な用途に適用することができる。

（実施の形態６）
本実施の形態では、高性能、かつ高い信頼性を付与することを目的とした半導体装置の例について説明する。詳しくは半導体装置の一例として、マイクロプロセッサ及び非接触でデータの送受信を行うことのできる演算機能を備えた半導体装置の一例について説明する。

図１０は半導体装置の一例として、マイクロプロセッサ５００の一例を示す。このマイクロプロセッサ５００は、上記したように本形態に係る半導体基板により製造されるものである。このマイクロプロセッサ５００は、演算回路５０１（Ａｒｉｔｈｍｅｔｉｃ ｌｏｇｉｃ ｕｎｉｔ。ＡＬＵともいう。）、演算回路制御部５０２（ＡＬＵ Ｃｏｎｔｒｏｌｌｅｒ）、命令解析部５０３（Ｉｎｓｔｒｕｃｔｉｏｎ Ｄｅｃｏｄｅｒ）、割り込み制御部５０４（Ｉｎｔｅｒｒｕｐｔ Ｃｏｎｔｒｏｌｌｅｒ）、タイミング制御部５０５（Ｔｉｍｉｎｇ Ｃｏｎｔｒｏｌｌｅｒ）、レジスタ５０６（Ｒｅｇｉｓｔｅｒ）、レジスタ制御部５０７（Ｒｅｇｉｓｔｅｒ Ｃｏｎｔｒｏｌｌｅｒ）、バスインターフェース５０８（Ｂｕｓ Ｉ／Ｆ）、読み出し専用メモリ５０９、及びメモリインターフェース５１０（ＲＯＭ Ｉ／Ｆ）を有している。

バスインターフェース５０８を介してマイクロプロセッサ５００に入力された命令は、命令解析部５０３に入力され、デコードされた後、演算回路制御部５０２、割り込み制御部５０４、レジスタ制御部５０７、タイミング制御部５０５に入力される。演算回路制御部５０２、割り込み制御部５０４、レジスタ制御部５０７、タイミング制御部５０５は、デコードされた命令に基づき各種制御を行う。具体的に演算回路制御部５０２は、演算回路５０１の動作を制御するための信号を生成する。また、割り込み制御部５０４は、マイクロプロセッサ５００のプログラム実行中に、外部の入出力装置や周辺回路からの割り込み要求を、その優先度やマスク状態から判断して処理する。レジスタ制御部５０７は、レジスタ５０６のアドレスを生成し、マイクロプロセッサ５００の状態に応じてレジスタ５０６の読み出しや書き込みを行う。タイミング制御部５０５は、演算回路５０１、演算回路制御部５０２、命令解析部５０３、割り込み制御部５０４、レジスタ制御部５０７の動作のタイミングを制御する信号を生成する。例えばタイミング制御部５０５は、基準クロック信号ＣＬＫ１を元に、内部クロック信号ＣＬＫ２を生成する内部クロック生成部を備えており、クロック信号ＣＬＫ２を上記各種回路に供給する。なお、図１０に示すマイクロプロセッサ５００は、その構成を簡略化して示した一例にすぎず、実際にはその用途によって多種多様な構成を備えることができる。

このようなマイクロプロセッサ５００は、ガラス基板上に接合された結晶方位が一定の単結晶半導体層によって集積回路が形成されているので、処理速度の高速化のみならず低消費電力化を図ることができる。

次に、非接触でデータの送受信を行うことのできる演算機能を備えた半導体装置の一例について図１１を参照して説明する。図１１は無線通信により外部装置と信号の送受信を行って動作するコンピュータ（以下、「ＲＦＣＰＵ」という）の一例を示す。ＲＦＣＰＵ５１１は、アナログ回路部５１２とデジタル回路部５１３を有している。アナログ回路部５１２として、共振容量を有する共振回路５１４、整流回路５１５、定電圧回路５１６、リセット回路５１７、発振回路５１８、復調回路５１９と、変調回路５２０を有している。デジタル回路部５１３は、ＲＦインターフェース５２１、制御レジスタ５２２、クロックコントローラ５２３、インターフェース５２４、中央処理ユニット５２５、ランダムアクセスメモリ５２６、読み出し専用メモリ５２７を有している。

このような構成のＲＦＣＰＵ５１１の動作は概略以下の通りである。アンテナ５２８が受信した信号は共振回路５１４により誘導起電力を生じる。誘導起電力は、整流回路５１５を経て容量部５２９に充電される。この容量部５２９はセラミックコンデンサーや電気二重層コンデンサーなどのキャパシタで形成されていることが好ましい。容量部５２９はＲＦＣＰＵ５１１と一体形成されている必要はなく、別部品としてＲＦＣＰＵ５１１を構成する絶縁表面を有する基板に取り付けられていれば良い。

リセット回路５１７は、デジタル回路部５１３をリセットし初期化する信号を生成する。例えば、電源電圧の上昇に遅延して立ち上がる信号をリセット信号として生成する。発振回路５１８は、定電圧回路５１６により生成される制御信号に応じて、クロック信号の周波数とデューティー比を変更する。ローパスフィルタで形成される復調回路５１９は、例えば振幅変調（ＡＳＫ）方式の受信信号の振幅の変動を二値化する。変調回路５２０は、送信データを振幅変調（ＡＳＫ）方式の送信信号の振幅を変動させて送信する。変調回路５２０は、共振回路５１４の共振点を変化させることで通信信号の振幅を変化させている。クロックコントローラ５２３は、電源電圧又は中央処理ユニット５２５における消費電流に応じてクロック信号の周波数とデューティー比を変更するための制御信号を生成している。電源電圧の監視は電源管理回路５３０が行っている。

アンテナ５２８からＲＦＣＰＵ５１１に入力された信号は復調回路５１９で復調された後、ＲＦインターフェース５２１で制御コマンドやデータなどに分解される。制御コマンドは制御レジスタ５２２に格納される。制御コマンドには、読み出し専用メモリ５２７に記憶されているデータの読み出し、ランダムアクセスメモリ５２６へのデータの書き込み、中央処理ユニット５２５への演算命令などが含まれている。中央処理ユニット５２５は、インターフェース５２４を介して読み出し専用メモリ５２７、ランダムアクセスメモリ５２６、制御レジスタ５２２にアクセスする。インターフェース５２４は、中央処理ユニット５２５が要求するアドレスより、読み出し専用メモリ５２７、ランダムアクセスメモリ５２６、制御レジスタ５２２のいずれかに対するアクセス信号を生成する機能を有している。

中央処理ユニット５２５の演算方式は、読み出し専用メモリ５２７にＯＳ（オペレーティングシステム）を記憶させておき、起動とともにプログラムを読み出し実行する方式を採用することができる。また、専用回路で演算回路を構成して、演算処理をハードウェア的に処理する方式を採用することもできる。ハードウェアとソフトウェアを併用する方式では、専用の演算回路で一部の処理を行い、残りの演算をプログラムを使って中央処理ユニット５２５が実行する方式を適用することができる。

このようなＲＦＣＰＵ５１１は、ガラス基板上に接合された結晶方位が一定の単結晶半導体層によって集積回路が形成されているので、処理速度の高速化のみならず低消費電力化を図ることができる。それにより、電力を供給する容量部５２９を小型化しても長時間の動作を保証することができる。

（実施の形態７）
本実施の形態を図１２を用いて説明する。本実施の形態は、実施の形態１乃至８で作製する半導体基板又は半導体装置を有するパネルを用いたモジュールの例を示す。本実施の形態では、高性能且つ高い信頼性を付与することを目的とした半導体装置を有するモジュールの例を説明する。

図１２（Ａ）に示す情報端末のモジュールは、プリント配線基板９４６に、コントローラ９０１、中央処理装置（ＣＰＵ）９０２、メモリ９１１、電源回路９０３、音声処理回路９２９及び送受信回路９０４や、その他、抵抗、バッファ、容量素子等の素子が実装されている。また、パネル９００がフレキシブル配線基板（ＦＰＣ）９０８を介してプリント配線基板９４６に接続されている。

パネル９００には、発光素子が各画素に設けられた画素領域９０５と、画素領域９０５が有する画素を選択する第１の走査線駆動回路９０６ａ、第２の走査線駆動回路９０６ｂと、選択された画素にビデオ信号を供給する信号線駆動回路９０７とが設けられている。

プリント配線基板９４６に備えられたインターフェース（Ｉ／Ｆ）９０９を介して、各種制御信号の入出力が行われる。また、アンテナとの間の信号の送受信を行なうためのアンテナ用ポート９１０が、プリント配線基板９４６に設けられている。

なお、本実施の形態ではパネル９００にプリント配線基板９４６がＦＰＣ９０８を介して接続されているが、必ずしもこの構成に限定されない。ＣＯＧ（Ｃｈｉｐ ｏｎ Ｇｌａｓｓ）方式を用い、コントローラ９０１、音声処理回路９２９、メモリ９１１、ＣＰＵ９０２または電源回路９０３をパネル９００に直接実装させるようにしても良い。また、プリント配線基板９４６には、容量素子、バッファ等の各種素子が設けられ、電源電圧や信号にノイズがのったり、信号の立ち上がりが鈍ったりすることを防いでいる。

図１２（Ｂ）は、図１２（Ａ）に示したモジュールのブロック図を示す。このモジュール９９９は、メモリ９１１としてＶＲＡＭ９３２、ＤＲＡＭ９２５、フラッシュメモリ９２６などが含まれている。ＶＲＡＭ９３２にはパネルに表示する画像のデータが、ＤＲＡＭ９２５には画像データまたは音声データが、フラッシュメモリには各種プログラムが記憶されている。

電源回路９０３では、パネル９００、コントローラ９０１、ＣＰＵ９０２、音声処理回路９２９、メモリ９１１、送受信回路９３１に与える電源電圧が生成される。またパネルの仕様によっては、電源回路９０３に電流源が備えられている場合もある。

ＣＰＵ９０２は、制御信号生成回路９２０、デコーダ９２１、レジスタ９２２、演算回路９２３、ＲＡＭ９２４、ＣＰＵ用のインターフェース９３５などを有している。インターフェース９３５を介してＣＰＵ９０２に入力された各種信号は、一旦、レジスタ９２２に保持された後、演算回路９２３、デコーダ９２１などに入力される。演算回路９２３では、入力された信号に基づき演算を行ない、各種命令を送る場所を指定する。一方、デコーダ９２１に入力された信号はデコードされ、制御信号生成回路９２０に入力される。制御信号生成回路９２０は入力された信号に基づき、各種命令を含む信号を生成し、演算回路９２３において指定された場所、具体的にはメモリ９１１、送受信回路９３１、音声処理回路９２９、コントローラ９０１などに送る。

メモリ９１１、送受信回路９３１、音声処理回路９２９、コントローラ９０１は、それぞれ受けた命令に従って動作する。以下その動作について簡単に説明する。

入力手段９３０から入力された信号は、インターフェース９０９を介してプリント配線基板９４６に実装されたＣＰＵ９０２に送られる。制御信号生成回路９２０は、ポインティングデバイスやキーボードなどの入力手段９３０から送られてきた信号に従い、ＶＲＡＭ９３２に格納してある画像データを所定のフォーマットに変換し、コントローラ９０１に送付する。

コントローラ９０１は、パネルの仕様に合わせてＣＰＵ９０２から送られてきた画像データを含む信号にデータ処理を施し、パネル９００に供給する。またコントローラ９０１は、電源回路９０３から入力された電源電圧やＣＰＵ９０２から入力された各種信号をもとに、Ｈｓｙｎｃ信号、Ｖｓｙｎｃ信号、クロック信号ＣＬＫ、交流電圧（ＡＣ Ｃｏｎｔ）、切り替え信号Ｌ／Ｒを生成し、パネル９００に供給する。

送受信回路９０４では、アンテナ９３３において電波として送受信される信号が処理されており、具体的にはアイソレータ、バンドパスフィルタ、ＶＣＯ（Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ）、ＬＰＦ（Ｌｏｗ Ｐａｓｓ Ｆｉｌｔｅｒ）、カプラ、バランなどの高周波回路を含んでいる。送受信回路９０４において送受信される信号のうち音声情報を含む信号が、ＣＰＵ９０２からの命令に従って、音声処理回路９２９に送られる。

ＣＰＵ９０２の命令に従って送られてきた音声情報を含む信号は、音声処理回路９２９において音声信号に復調され、スピーカー９２８に送られる。またマイク９２７から送られてきた音声信号は、音声処理回路９２９において変調され、ＣＰＵ９０２からの命令に従って、送受信回路９０４に送られる。

コントローラ９０１、ＣＰＵ９０２、電源回路９０３、音声処理回路９２９、メモリ９１１を、本実施の形態のパッケージとして実装することができる。本実施の形態は、アイソレータ、バンドパスフィルタ、ＶＣＯ（Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ）、ＬＰＦ（Ｌｏｗ Ｐａｓｓ Ｆｉｌｔｅｒ）、カプラ、バランなどの高周波回路以外であれば、どのような回路にも応用することができる。

（実施の形態８）
本実施の形態を図１３を用いて説明する。図１３は、実施の形態９で作製するモジュールを含む無線を用いた持ち運び可能な小型電話機（携帯電話）の一態様を示している。パネル９００はハウジング１００１に脱着自在に組み込んでモジュール９９９と容易に組み合わせできるようにしている。ハウジング１００１は組み入れる電子機器に合わせて、形状や寸法を適宜変更することができる。本実施の形態に示した携帯電話は実施の形態１に記載の半導体基板を用いて作成されていることから、高性能且つ高い信頼性を有する携帯電話である。

パネル９００を固定したハウジング１００１はプリント配線基板９４６に嵌着されモジュールとして組み立てられる。プリント配線基板９４６には、コントローラ、ＣＰＵ、メモリ、電源回路、その他、抵抗、バッファ、容量素子等が実装されている。さらに、マイクロフォン９９４及びスピーカー９９５を含む音声処理回路、送受信回路などの信号処理回路９９３が備えられている。パネル９００はＦＰＣ９０８を介してプリント配線基板９４６に接続される。

このようなモジュール９９９、入力手段９９８、バッテリ９９７は筐体９９６に収納される。パネル９００の画素領域は筐体９９６に形成された開口窓から視認できように配置されている。

図１３で示す筐体９９６は、電話機の外観形状を一例として示している。しかしながら、本実施の形態に係る電子機器は、その機能や用途に応じてさまざまな態様に変容し得る。以下に示す実施の形態で、その態様の一例を説明する。

（実施の形態９）
本発明を適用して、様々な表示機能を有する半導体装置を作製することができる。即ち、それら表示機能を有する半導体装置を表示部に組み込んだ様々な電子機器に本発明を適用できる。本実施の形態では、高性能且つ高い信頼性を付与することを目的とした表示機能を有する半導体装置を有する電子機器の例を説明する。

その様な本発明に係る電子機器として、テレビジョン装置（単にテレビ、又はテレビジョン受信機ともよぶ）、デジタルカメラ、デジタルビデオカメラ等のカメラ、携帯電話装置（単に携帯電話機、携帯電話ともよぶ）、ＰＤＡ等の携帯情報端末、携帯型ゲーム機、コンピュータ用のモニタ、コンピュータ、カーオーディオ等の音響再生装置、家庭用ゲーム機等の記録媒体を備えた画像再生装置（具体的にはＤｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ（ＤＶＤ））等が挙げられる。その具体例について、図１４を参照して説明する。

図１４（Ａ）に示す携帯情報端末機器は、本体９２０１、表示部９２０２等を含んでいる。表示部９２０２は、本発明の半導体装置を適用することができる。その結果、高性能且つ高い信頼性を有する携帯情報端末機器を提供することができる。

図１４（Ｂ）に示すデジタルビデオカメラは、表示部９７０１、表示部９７０２等を含んでいる。表示部９７０１は本発明の半導体装置を適用することができる。その結果、高性能且つ高い信頼性を有するデジタルビデオカメラを提供することができる。

図１４（Ｃ）に示す携帯電話機は、本体９１０１、表示部９１０２等を含んでいる。表示部９１０２は、本発明の半導体装置を適用することができる。その結果、高性能且つ高い信頼性を有する携帯電話機を提供することができる。

図１４（Ｄ）に示す携帯型のテレビジョン装置は、本体９３０１、表示部９３０２等を含んでいる。表示部９３０２は、本発明の半導体装置を適用することができる。その結果、高性能且つ高い信頼性を有する携帯型のテレビジョン装置を提供することができる。またテレビジョン装置としては、携帯電話機などの携帯端末に搭載する小型のものから、持ち運びをすることができる中型のもの、また、大型のもの（例えば４０インチ以上）まで、幅広いものに、本発明の半導体装置を適用することができる。

図１４（Ｅ）に示す携帯型のコンピュータは、本体９４０１、表示部９４０２等を含んでいる。表示部９４０２は、本発明の半導体装置を適用することができる。その結果、高性能且つ高い信頼性を有する携帯型のコンピュータを提供することができる。

このように、本発明の半導体装置により、高性能且つ高い信頼性を有する電子機器を提供することができる。

本発明の半導体基板を説明する図。 本発明の半導体基板の製造方法を説明する図。 本発明の半導体基板の製造方法を説明する図。 本発明の半導体装置の作製方法を説明する図。 本発明の半導体装置の作製方法を説明する図。 本発明の半導体装置を説明する図。 本発明の半導体装置を説明する図。 本発明が適用される電子機器の主要な構成を示すブロック図。 本発明が適用される電子機器を示す図。 本発明の半導体基板により得られるマイクロプロセッサの構成を示すブロック図。 本発明の半導体基板により得られるＲＦＣＰＵの構成を示すブロック図。 本発明が適用される電子機器を示す図。 本発明が適用される電子機器を示す図。 本発明が適用される電子機器を示す図。

符号の説明

１０１ ベース基板
１０２ 半導体層
１０３ 接合層
１０４ バリア層
１０８ ボンド基板
１１０ 損傷領域
１１６ 単結晶半導体層
１１７ マスク
１１９ 半導体層
１２１ イオンビーム
１３０ 半導体層
２０５ 半導体層
２０６ 半導体層
２０７ ゲート絶縁層
２０８ ゲート電極層
２０９ ゲート電極層
２１０ 不純物元素
２１１ マスク
２１２ａ、２１２ｂ 第１のｎ型不純物領域
２１３ 不純物元素
２１４ マスク
２１５ａ、２１５ｂ 第１のｐ型不純物領域
２１６ａ〜２１６ｄ 側壁絶縁層
２１７ 不純物元素
２１８ マスク
２１９ａ、２１９ｂ 第２のｎ型不純物領域
２２０ａ、２２０ｂ 第３のｎ型不純物領域
２２１ チャネル形成領域
２２２ 不純物元素
２２３ マスク
２２４ａ、２２４ｂ 第２のｐ型不純物領域
２２５ａ、２２５ｂ 第３のｐ型不純物領域
２２６ チャネル形成領域
２２７ 絶縁膜
２２８ 絶縁層
２２９ａ、２２９ｂ 配線層
２３０ａ、２３０ｂ 配線層
２３１ 薄膜トランジスタ
２３２ 薄膜トランジスタ
２３３ａ、２３３ｂ ゲート絶縁層
２５２ 外部端子接続領域
２５３ 封止領域
２５４ 駆動回路領域
２５６ 画素領域
３０４ａ、３０４ｂ 駆動回路領域
３０６ 画素領域
３０７ 駆動回路領域
３１０ ベース基板
３１３ バリア層
３１４ 接合層
３１７ 絶縁膜
３１８ 絶縁膜
３１９ 絶縁膜
３２０ 電極層
３７３ トランジスタ
３７４ トランジスタ
３７５ トランジスタ
３７６ 容量素子
３７８ 端子電極層
３８１ 絶縁層
３８３ 絶縁層
３８４ 電極層
３８５ 着色層
３８７ スペーサ
３９１ 偏光子
３９２ シール材
３９３ 偏光子（偏光板）
３９４ ＦＰＣ
３９５ 対向基板
３９６ 異方性導電体層
４００ 加熱温度
５００ マイクロプロセッサ
５０１ 演算回路
５０２ 演算回路制御部
５０３ 命令解析部
５０４ 制御部
５０５ タイミング制御部
５０６ レジスタ
５０７ レジスタ制御部
５０８ バスインターフェース
５０９ 専用メモリ
５１０ メモリインターフェース
５１１ ＲＦＣＰＵ
５１２ アナログ回路部
５１３ デジタル回路部
５１４ 共振回路
５１５ 整流回路
５１６ 定電圧回路
５１７ リセット回路
５１８ 発振回路
５１９ 復調回路
５２０ 変調回路
５２１ ＲＦインターフェース
５２２ 制御レジスタ
５２３ クロックコントローラ
５２４ インターフェース
５２５ 中央処理ユニット
５２６ ランダムアクセスメモリ
５２７ 専用メモリ
５２８ アンテナ
５２９ 容量部
５３０ 電源管理回路
６００ 素子基板
６０３ バリア層
６０４ 接合層
６０７ 絶縁膜
６５５ 薄膜トランジスタ
６５８ 駆動回路領域
６６５ 絶縁膜
６６７ 薄膜トランジスタ
６６８ 薄膜トランジスタ
６７５ ゲート絶縁層
６７７ 薄膜トランジスタ
６７８ 端子電極層
６７９ 配線層
６８０ 電極層
６８５ 電極層
６８６ 絶縁層
６８８ 発光層
６８９ 電極層
６９０ 発光素子
６９２ シール材
６９３ 充填材
６９４ ＦＰＣ
６９５ 封止基板
６９６ 異方性導電層
９００ パネル
９０１ コントローラ
９０２ 中央処理装置（ＣＰＵ）
９０３ 電源回路
９０４ 送受信回路
９０５ 画素領域
９０６ａ 走査線駆動回路
９０６ｂ 走査線駆動回路
９０７ 信号線駆動回路
９０８ フレキシブル配線基板（ＦＰＣ）
９０９ インターフェース（Ｉ／Ｆ）
９１０ アンテナ用ポート
９１１ メモリ
９２０ 制御信号生成回路
９２１ デコーダ
９２２ レジスタ
９２３ 演算回路
９２４ ＲＡＭ
９２５ ＤＲＡＭ
９２６ フラッシュメモリ
９２７ マイク
９２８ スピーカー
９２９ 音声処理回路
９３０ 入力手段
９３１ 送受信回路
９３２ ＶＲＡＭ
９３３ アンテナ
９３５ インターフェース
９４６ プリント配線基板
９９３ 信号処理回路
９９４ マイクロフォン
９９５ スピーカー
９９６ 筐体
９９７ バッテリ
９９８ 入力手段
９９９ モジュール
１００１ ハウジング
１９０４ チューナ
１９０５ 映像信号増幅回路
１９０６ 映像信号処理回路
１９０７ コントロール回路
１９０８ 信号分割回路
１９０９ 音声信号増幅回路
１９１０ 音声信号処理回路
１９１１ 制御回路
１９１２ 入力部
１９１３ スピーカ
２００１ 筐体
２００２ 表示用パネル
２００３ 主画面
２００４ モデム
２００５ 受信機
２００６ リモコン操作機
２００７ 表示部
２００８ サブ画面
２００９ スピーカー部
２０１０ 筐体
２０１１ 表示部
２０１２ キーボード部
２０１３ スピーカー部
９１０１ 本体
９１０２ 表示部
９２０１ 本体
９２０２ 表示部
９３０１ 本体
９３０２ 表示部
９４０１ 本体
９４０２ 表示部
９７０１ 表示部
９７０２ 表示部

Claims (3)

1. 単結晶半導体基板上に、リンガラス、ボロンガラス、及びリンボロンガラスのいずれか一層又は複数層を有する接合層を形成し、
   前記接合層を介して前記単結晶半導体基板に水素イオンを添加して、前記単結晶半導体基板の一定の深さに損傷領域を形成し、
   前記接合層を介して前記単結晶半導体基板とベース基板とを接合させ、
   熱処理を行って前記単結晶半導体基板を前記損傷領域で分離させ、前記ベース基板上に前記単結晶半導体基板から分離した半導体層を形成し、
   前記接合層は、有機シランガスを材料の一つとして用いて、熱ＣＶＤ法により５００℃以上８００℃以下の温度範囲で形成され、
   前記水素イオンは、Ｈ ^＋ 、Ｈ _２ ^＋ 、及びＨ _３ ^＋ を有し、前記Ｈ ^＋ 、前記Ｈ _２ ^＋ 、及び前記Ｈ _３ ^＋ の総量に対してＨ _３ ^＋ の割合が５０％以上であることを特徴とする半導体基板の作製方法。
2. 単結晶半導体基板上に絶縁層を形成し、
   前記絶縁層上に、リンガラス、ボロンガラス、及びリンボロンガラスのいずれか一層又は複数層を有する接合層を形成し、
   前記絶縁層及び前記接合層を介して前記単結晶半導体基板に水素イオンを添加して、前記単結晶半導体基板の一定の深さに損傷領域を形成し、
   前記絶縁層及び前記接合層を介して前記単結晶半導体基板とベース基板とを接合させ、
   熱処理を行って前記単結晶半導体基板を前記損傷領域で分離させ、前記ベース基板上に前記単結晶半導体基板から分離した半導体層を形成し、
   前記接合層は、有機シランガスを材料の一つとして用いて、熱ＣＶＤ法により５００℃以上８００℃以下の温度範囲で形成され、
   前記水素イオンは、Ｈ ^＋ 、Ｈ _２ ^＋ 、及びＨ _３ ^＋ を有し、前記Ｈ ^＋ 、前記Ｈ _２ ^＋ 、及び前記Ｈ _３ ^＋ の総量に対してＨ _３ ^＋ の割合が５０％以上であることを特徴とする半導体基板の作製方法。
3. 請求項２において、前記絶縁層は、窒化シリコン層、酸化シリコン層、窒化酸化シリコン層、及び酸化窒化シリコン層から選ばれた一層、又はこれらのうちの複数の層を有する積層であることを特徴とする半導体基板の作製方法。

Images