TWI453863B - 絕緣體上矽基板之製造方法 - Google Patents

絕緣體上矽基板之製造方法 Download PDF

Info

Publication number
TWI453863B
TWI453863B TW097138995A TW97138995A TWI453863B TW I453863 B TWI453863 B TW I453863B TW 097138995 A TW097138995 A TW 097138995A TW 97138995 A TW97138995 A TW 97138995A TW I453863 B TWI453863 B TW I453863B
Authority
TW
Taiwan
Prior art keywords
single crystal
crystal semiconductor
layer
substrate
semiconductor layer
Prior art date
Application number
TW097138995A
Other languages
English (en)
Other versions
TW200943476A (en
Inventor
Hideto Ohnuma
Tetsuya Kakehata
Akihisa Shimomura
Shinya Sasagawa
Motomu Kurata
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW200943476A publication Critical patent/TW200943476A/zh
Application granted granted Critical
Publication of TWI453863B publication Critical patent/TWI453863B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body

Description

絕緣體上矽基板之製造方法
本發明涉及絕緣體上矽(SOI)基板的製造方法和具有SOI結構的半導體裝置的製造方法，該SOI基板具有在絕緣表面上設置有單晶半導體層的所謂SOI的結構。
一種使用半導體基板的積體電路正在被研究開發，該半導體基板是在絕緣表面上設置有薄的單晶半導體層、並被稱為絕緣體上矽(以下也稱為“SOI”)，來代替將單晶半導體塊切成薄片而製造的矽晶片。使用SOI基板的積體電路以其減少電晶體的汲極和基板之間的寄生電容、並提高半導體積體電路的性能，正引人注目。
作為製造SOI基板的方法，已知有氫離子植入剝離法(例如參照專利文獻1)。氫離子植入剝離法是藉由將氫離子植入到矽晶片，而在離其表面的規定深度處形成損傷區域，並使矽晶片在該損傷區域中分離，從而將薄矽層與另一矽片接合。此外，除了進行剝離矽層的熱處理以外，還必須藉由氧化性氣氛下的熱處理，在矽層上形成氧化膜，然後去除該氧化膜，再進行1000℃~1300℃的熱處理來提高接合強度。
另一方面，還揭示了一種在高耐熱性玻璃等的絕緣基板上設置有矽層的半導體裝置(例如參照專利文獻2)。該半導體裝置具有如下結構，即用絕緣矽膜保護應變點為750℃以上的晶化玻璃的整個表面，並且將藉由氫離子植入剝離法而得到的矽層貼合到該絕緣矽膜上。
[專利文獻1]日本專利申請公開2000-124092號公報
[專利文獻2]日本專利申請公開H11-163363號公報
另外，在為形成損傷區域而進行的離子照射步驟中，矽層因被照射的離子而受到損傷。在提高上述矽層和支撐基板的接合強度的熱處理中，還進行由離子照射步驟所導致的對矽層的損壞的修復。
但是，對於支撐基板使用玻璃基板等的耐熱溫度低的基板時，則不能進行1000℃以上的熱處理，就不能對上述離子照射步驟所導致的對矽層的損壞進行充分的修復。
另外，在現有的氫離子植入剝離法中，在從矽晶片分離了矽層之後，必須進行CMP(Chemical Mechanical Polishing：化學機械拋光)處理，以使該分離面平坦化並使其變薄直到規定的厚度。但是，CMP處理需要耗費時間，並且難以形成具有平坦性的較大夾具(jig)。因此，現有的SOI基板不適合大面積化，存在阻礙生產性提高和製造成本降低的因素。
鑒於上述問題，本發明的一個目的在於提供一種SOI基板的製造方法，該SOI基板具備即使是在使用玻璃基板等的耐熱溫度低的基板的情況下、也可以實際使用的單晶半導體層。本發明的另一個目的還在於製造使用了上述SOI基板的高可靠性的SOI裝置。
本發明的特徵在於，藉由激發源氣體產生電漿，從單晶半導體基板的一個表面添加前述電漿中所包含的離子，從而在前述單晶半導體基板中形成損傷區域；在前述單晶半導體基板的該一個表面上形成絕緣層；以中間夾著前述絕緣層的方式將支撐基板與前述單晶半導體基板貼合，以使其面對前述單晶半導體基板；藉由加熱前述單晶半導體基板，在所述損傷區域中，將其分離成貼合有單晶半導體層的前述支撐基板和單晶半導體基板的一部分；對貼合在前述支撐基板上的前述單晶半導體層的表面進行乾法蝕刻；對前述單晶半導體層照射雷射光束，並在前述單晶半導體層的至少表面熔化後，使其凝固。
另外，在對單晶半導體層照射了雷射光束之後，也可以進行乾法蝕刻或濕法蝕刻中的一種、或對雙方進行組合的蝕刻。
這裏，對於單晶，若著眼於某一晶軸時，是指其晶軸的方向在樣品的任一部分中都是向著同一方向的晶體，而且是在晶體和晶體之間不存在晶界的晶體。此外，在本說明書中，即使是含有晶體缺陷或懸空鍵，但如上所述的晶軸方向一致、且不存在晶界的晶體都被視為單晶。另外，單晶半導體層的再單晶化是指單晶結構的半導體層，經與其單晶結構不同的狀態(例如液相狀態)再次為單晶結構。或者，單晶半導體層的再單晶化也可以說是藉由對單晶半導體層進行再結晶化而形成單晶半導體層。
在單晶半導體基板的損傷區域中，將其分離成貼合有單晶半導體基板的支撐基板和單晶半導體基板的一部分，並藉由對貼合於支撐基板上的單晶半導體層進行乾法蝕刻，去除單晶半導體層表面的缺陷或損傷，並降低單晶半導體層的表面粗糙度，然後照射雷射光束，因此，在因雷射光束的照射而導致單晶半導體層熔化時，可以防止缺陷和損傷進入到單晶半導體層內部。由此，可以獲得缺陷減少、且平坦性高的單晶半導體層。
另外，可以製造具備單晶半導體層的SOI基板，該單晶半導體層即使是在使用玻璃基板等的耐熱溫度低的基板的情況下，也可以實際使用。再者，藉由使用設置於上述SOI基板上的單晶半導體層，可以高成品率地製作具備各種高性能和高可靠性的半導體元件、記憶元件、積體電路等的半導體裝置。
參照附圖對本發明的實施方式進行詳細說明。但是，本發明並不限於以下說明，在不脫離本發明的要點及其範圍內，只要是所屬技術領域的技術人員就能很容易地理解對其方式和詳細內容進行種種變更後所得的實施方式。因而，本發明並不限定於以下所示的實施方式所所記載的內容而被解釋。此外，在以下說明的本發明的結構中，對於同一部分或具有同樣功能的部分，不同附圖間公用相同的標號，並省略其反復說明。
實施方式1
本實施方式中，參照附圖說明一種SOI基板的製造方法，即分離單晶半導體基板，將其分離成貼合有單晶半導體層的支撐基板和單晶半導體基板的一部分，對貼合於支撐基板上的單晶半導體層的表面進行乾法蝕刻，然後，對被進行了乾法蝕刻的單晶半導體層的表面照射雷射光束的SOI基板的製造方法，參照附圖進行說明。另外，本實施方式中，還說明了一種SOI基板的製造方法，其目的之一在於對玻璃基板等耐熱溫度低的基板設置單晶半導體層。
首先，準備單晶半導體基板101。單晶半導體基板101被加工成所希望的大小和形狀。單晶半導體基板101例如是單晶矽基板、鍺基板、砷化鎵或磷化銦等的化合物半導體基板等。作為單晶矽基板，典型的是直徑5英寸(125mm)、直徑6英寸(150mm)、直徑8英寸(200mm)、直徑12英寸(300mm)大小的圓形基板。另外，還可以使用直徑18英寸(450mm)大小的圓形基板。還有，也可以使用形狀不局限於圓形、加工成矩形的單晶矽基板。
在單晶半導體基板101的一個表面上形成含氮的絕緣層102(圖1(A))。為了在之後將單晶半導體基板101的一部分貼合到支撐基板上並設置單晶半導體層時，防止來自支撐基板一側的雜質污染，最好設置含氮的絕緣層102。也就是說，含氮的絕緣層102用作為防止支撐基板中含有的可動離子或水分等的雜質擴散到單晶半導體層中用的阻擋層。因而，對於雜質污染不成為問題的情況，可以省略含氮的絕緣層102。
含氮的絕緣層102可以用化學氣相沉積(CVD：Chemical Vapor Deposition)法、濺射法等，以單層結構或兩層以上的疊層結構形成氮化矽層、氮氧化矽層或氧氮化矽層。含氮的絕緣層102最好設置在50nm~200nm的範圍內。例如，可以從單晶半導體基板101的一側層疊氧氮化矽層和氮氧化矽層作為含氮的絕緣層102。還有，本說明書中的化學氣相沉積(CVD：Chemical Vapor Deposition)法的範疇包括了電漿CVD法、熱CVD法、光CVD法。
此外，對於氧氮化矽層，作為其組成，是指氧含量多於氮含量，在用盧瑟福背散射法(RBS:Rutherford Backscattering Spectrometry)和氫前方散射法(HFS:Hydrogen Forward Scattering)進行測定時，作為濃度範圍，是指氧在50~70原子%、氮在0.5~15原子%、矽在25~35原子%、氫在0.1~10原子%的範圍內。另外，對於氮氧化矽膜，作為其組成，是指氮含量多於氧含量，在使用RBS和HFS進行測定時，作為濃度範圍，是指氧在5~30原子%、氮在20~55原子%、矽在25~35原子%、氫在10~30原子%的範圍內。但是，當將構成氧氮化矽或氮氧化矽的原子的合計設為100原子%時，則氮、氧、Si和氫的含有比例在上述範圍內。
接著，隔著絕緣層102，對單晶半導體基板101照射由電場加速的離子構成的離子束105，從而將其引入單晶半導體基板，在離單晶半導體基板101的一個表面的規定深度的區域中形成損傷區域103(參照圖1(B))。離子束105是藉由激發源氣體產生源氣體的電漿、利用電場作用從電漿引出電漿中所包含的離子而產生的。
形成損傷區域103的區域的深度，可以根據離子束105的加速電壓和離子束105的入射角來調節。在與離子平均侵入深度大致相同深度的區域形成損傷區域103。從單晶半導體基板101分離的單晶半導體層的厚度取決於引入離子的深度。調節形成損傷區域103的深度，以使該單晶半導體層的厚度為20nm~500nm，最好為20nm~200nm。
在對單晶半導體基板101添加離子時，可以使用離子植入裝置、或離子摻雜裝置。在離子植入裝置中，激發源氣體並產生電漿，從電漿中引出離子種，然後對離子種進行質量分離，對被處理物照射具有規定質量的離子種。在離子摻雜裝置中，激發源氣體並產生電漿，從電漿中引出離子種，然後不對離子種進行質量分離就將它照射到被處理物上。另外，在具有質量分離裝置的離子摻雜裝置中，可以與離子植入裝置相同地進行具有質量分離的離子植入。在本說明書中，只有在特別需要使用離子植入裝置或離子摻雜裝置中的任一方的情況下才會寫明何種裝置，而在沒有特別寫明的情況下，可以使用任一種裝置來進行離子的照射。
使用離子摻雜裝置時的離子照射步驟，例如可以按照以下條件進行。
‧加速電壓10kV以上100kV以下(最好為20kV以上80kV以下)
‧劑量1×1016 ions/cm2 以上4×1016 ions/cm2 以下
‧束電流密度2μA/cm2 (最好為5μA/cm2 以上，更最好為10μA/cm2 以上)
在使用離子摻雜裝置的情況下，對於離子照射步驟的源氣體可以使用氫氣。藉由使用氫氣(H2 氣)，可以生成H+ 、H2 + 、H3 + 作為離子種。在使用氫氣作為源氣體的情況下，最好是照射大量H3 + 。藉由照射大量H3 + 離子，使其離子照射效率高於照射H+ 、H2 + 。也就是說，可以縮短照射離子所需要的時間。另外，損傷區域103中的分離變得更容易。另外，藉由使用H3 + ，可以使離子的平均侵入深度變淺，因此可以在更淺的區域中形成損傷區域103。
在使用離子植入裝置的情況下，最好利用質量分離來照射H3 + 離子。當然也可以照射H2 + 。但是，在使用離子植入裝置的情況下，由於選擇離子種來照射，所以與使用離子植入裝置的情況相比較，有時離子照射效率要低。
在使用離子摻雜裝置的情況下，最好的是離子束105中含有相對於H+ 、H2 + 、H3 + 的總量為70%以上的H3 + 離子。更最好的是使H3 + 離子的含有比例為80%以上。這樣藉由提高H3 + 離子的比例，可以使損傷區域103包含1×1020 atoms/cm3 以上的氫，因此使半導體層的分離變得容易。
對於離子照射步驟的源氣體，除了氫氣以外，還可以使用選自氦或氬等惰性氣體、以氟氣、氯氣為典型的鹵素氣體、氟化物氣體(例如BF3 )等的鹵化物氣體中的一種或多種氣體。在使用氦作為源氣體的情況下，藉由不進行質量分離，可以獲得He+ 離子的比例高的離子束105。藉由使用這樣的離子束105，可以高效地形成損傷區域103。
以下，對作為本發明的特徵之一的離子照射方法進行分析。
本發明中，對單晶半導體基板照射來源於氫(H)的離子(以下稱為“氫離子種”)。更具體地說，將氫氣或是其組成中含氫的氣體用作為原料，來產生氫電漿，並對單晶半導體基板照射該氫電漿中的氫離子種。
(氫電漿中的離子)
在上述氫電漿中，存在氫離子種如H+ 、H2 + 、H3 + 。在此，對各個氫離子種的反應過程(生成過程、湮滅過程)，列舉出以下反應式。
e+H→e+H+ +e　……(1)
e+H2 →e+H2 + +e　……(2)
e+H2 →e+(H2 )* →e+H+H　……(3)
e+H2 +→e+(H2 +)* →e+H+ +H　……(4)
H2 + +H2 →H3 + +H　……(5)
H2 + +H2 →H+ +H+H2 　……(6)
e+H3 + →e+H+ +H+H　……(7)
e+H3 + →H2 +H　……(8)
e+H3 + →H+H+H　……(9)
圖30中表示出示意上述反應的一部分的能量圖。此外要注意的是，圖30所示的能量圖只不過是示意圖，並沒有嚴格地規定反應相關的能量關係。
(H3 + 的生成過程)
如上所述，H3 + 主要是藉由反應式(5)所示的反應過程而生成的。另一方面，作為與反應式(5)競爭的反應，存在如反應式(6)所示的反應過程。為了增加H3 + ，至少必須使反應式(5)的反應以多於反應式(6)的反應而發生(此外，由於作為H3 + 減少的反應，還存在(7)、(8)、(9)，所以從(5)的反應多於(6)的反應來說，H3 + 也不一定增加。)。反過來，在反應式(5)的反應比反應式(6)的反應少的情況下，電漿中H3 + 的比例減少。
上述反應式右邊(最右邊)的生成物的增加量依賴於反應式左邊(最左邊)所示的原料的密度或者與反應相關的速度係數等。在此，藉由試驗已確認了如下事實，即，當H2 + 的動能小於約11eV時，(5)的反應成為主要反應(即，反應式(5)有關的速度係數與反應式(6)有關的速度係數相比，變得足夠大)，當H2 + 的動能大於約11eV時，(6)的反應成為主要反應。
帶電粒子從電場受作用力並獲得動能。該動能對應於電場勢能的減少量。例如，某一個帶電粒子直到與其他粒子碰撞為止的期間所獲得的動能，與在該期間所藉由的電位差的勢能相等。也就是說，在電場中不與其他粒子碰撞而可以移動長距離的狀況，與其他狀況相比，帶電粒子的動能(平均)具有增大的趨勢。這樣的帶電粒子有關的動能的增大趨勢會在粒子的平均自由程大、即壓力低的狀況下發生。
另外，即使平均自由程短，只要是在其期間可以獲得大的動能的狀況下，帶電粒子的動能就會變大。也就是說，即使平均自由程短，只要是電位差大的狀況下，帶電粒子所具有的動能就會變大。
將上述情況應用於H2 + 。若像在電漿的生成有關的處理室內那樣，以電場的存在為前提，則當在該處理室內的壓力低時，H2 + 的動能變大，當在該處理室內的壓力高時，H2 + 的動能變小。也就是說，當處理室內的壓力低使，(6)的反應成為主要反應，所以H3 + 有減少的趨勢，而當處理室內的壓力高時，(5)的反應成為主要反應，所以H3 + 有增大的趨勢。另外，在電漿生成區域中的電場較強的情況下，即，某兩點之間的電位差大的情況下，H2 + 的動能變大，與之相反則H2 + 的動能變小。也就是說，當電場強時，(6)的反應成為主要反應，所以H3 + 有減少的趨勢，而當電場弱時，(5)的反應成為主要反應，所以H3 + 有增加的趨勢。
(離子源引起的差異)
在此，表示離子種的比例(尤其是H3 + 的比例)不相同的例子。圖31是表示由100%的氫氣(離子源的壓力：4.7×10-2 Pa)生成的離子的質譜分析結果的圖表。還有，上述質譜分析是藉由測定從離子源引出的離子而進行的。橫軸為離子的質量。在圖譜中，質量1、2、3的峰分別對應於H+ 、H2 + 、H3 + 。縱軸為譜的強度，對應於離子數量。圓31中，以與質量3的離子為100的情況相對比來表示質量不同的離子的數量。從圖31可知由上述離子源生成的離子的比例為H+ :H2 + :H3 + =1:1:8左右。此外，這樣比例的離子也可以利用由生成電漿的電漿源部(離子源)、和用於從該電漿引出離子束的引出電極等構成的離子摻雜裝置而獲得。
圖32是表示在使用與圖31不同的離子源的情況下，當離子源的壓力大約為3×10-3 Pa時，由PH3 生成的離子的質譜分析結果的圖表。上述質譜分析結果著眼於氫離子種。此外，質譜分析是藉由測定從離子源引出的離子而進行的。與圖31相同，橫軸表示離子的質量，質量1、2、3的峰值分別對應於H+ 、H2 + 、H3 + 。縱軸為對應於離子數量的譜的強度。從圖32可知電漿中的離子的比例為H+ :H2 + :H3 + =37:56:7左右。此外，雖然圖32是源氣體為PH3 時的資料，但是即使是將100%的氫氣用作源氣體，氫離子種的比例也大致相同。
對於獲得圖32的資料的離子源，在H+ 、H2 + 、以及H3 + 中，H3 + 僅生成為7%左右。另一方面，對於獲得圖31的資料的離子源，H3 + 的比例可以是50%以上(在上述條件下為80%左右)。可以認為這是由上述分析中獲知的處理室內的壓力和電場引起的。
(H3 + 的照射機制)
在生成如圖31那樣包含多個離子種的電漿、且對所生成的離子種不進行質量分離就照射到單晶半導體基板的情況下，對單晶半導體基板的表面照射H+ 、H2 + 、H3 + 的各個離子。為了再現從離子的照射到離子引入區域形成的機制，考慮以下五種模式。
1.照射的離子種為H+ ，照射之後也是H+ (H)的情況；
2.照射的離子種為H2 + ，照射之後也是H2 + (H2 )的情況；
3.照射的離子種為H2 + ，照射之後分裂成兩個H原子(H+ 離子)的情況；
4.照射的離子種為H3 + ，照射之後也是H3 + (H3 )的情況；
5.照射的離子種為H3 + ，照射之後分裂成三個H原子(H+ 離子)的情況。
(模擬結果與實測值的比較)
根據上述模式，進行對Si基板照射氫離子種的模擬。作為用於類比的軟體，使用SRIM(the Stopping and Range of Ions in Matter：根據蒙特卡羅(Monte Carlo)法的離子引入過程的類比軟體，是TRIM(the Transport of Ions in Matter)的改良版)。此外，在計算關係上，在模式2中將H2 + 替換為具有兩倍質量的H+ 進行計算，另外，在模式4中將H3 + 替換為具有三倍質量的H+進行計算。再者，在模式3中將H2 + 替換為具有1/2動能的H+ 進行計算，在模式5中將H3 + 轉換為具有1/3動能的H+ 進行計算。
還有，SRIM雖然是以非晶結構為物件的軟體，但是在以高能量、高劑量的條件照射氫離子種的情況下，可以利用SRIM。其原因在於，由於氫離子種和Si原子的碰撞，而使Si基板的晶體結構變成非單晶結構。
在圖33中表示使用模式1~模式5照射氫離子種時(以H換算為照射10萬個原子時)的計算結果。另外，還表示了照射圖31所示的氫離子種的Si基板中的氫濃度(SIMS(Secondary Ion Mass Spectroscopy：二次離子質譜)的數據)。對於使用模式1~模式5進行計算的結果，縱軸(右軸)表示氫原子個數，對於SIMS資料，縱軸(左軸)表示氫原子的密度。橫軸為離Si基板表面的深度。將實測值的SIMS資料和計算結果進行比較時，模式2和模式4明顯與SIMS資料的峰值偏離，另外，在SIMS資料中也不能觀察到對應於模式3的峰值。由此，可知模式2~模式4的影響相對較小。相對於離子的動能為keV的數量級，考慮H-H的鍵能只不過大約為幾eV，所以模式2和模式4的影響小的原因可以認為是由於與Si原子的碰撞，使大部分的H2 + 或H3 + 解離成H+ 或H。
根據上述理由，下面不考慮模式2~模式4。在圖34~圖36中表示使用模式1和模式5照射氫離子種時(以H換算為照射10萬個原子時)的計算結果。另外，還表示照射了圖31所示的氫離子種的Si基板中的氫濃度(SIMS資料)、及將上述類比結果擬合於SIMS資料的結果(下面稱為擬合函數)。在此，圖34表示將加速電壓設定為80kV的情況，圖35表示將加速電壓設定為60kV的情況，圖36表示將加速電壓設定為40kV的情況。還有，對於使用模式1和模式5進行計算的結果，縱軸(右軸)表示氫原子的個數，對於SIMS資料以及擬合函數，縱軸(左軸)表示氫原子的密度。橫軸為距離Si基板表面的深度。
藉由考慮模式1和模式5，使用下面的計算式算出擬合函數。還有，在計算式中，X、Y為關於擬合的參數、V為體積。
[擬合函數]
=X/V×[模式1的資料]+Y/V×[模式5的資料]
若考慮實際上所照射的離子種的比例(H+ ：H2 + ：H3 + =1:1:8左右)，則應該顧及H2 + 的影響(即模式3)，但是根據下面所示的理由，在此不作考慮。
‧藉由模式3所示的照射過程而引入的氫，與模式5的照射過程相比極少，因此即使不考慮模式3也沒有大的影響(SIMS資料中也沒有出現峰值)。
‧由於在模式5中發生的通道效應(起因於晶格結構的元素移動)，其峰值位置與模式5接近的模式3很有可能被隱藏。也就是說，難以估算模式3的擬合參數。其原因在於，本模擬是以非晶Si為前提，所以沒有考慮結晶性引起的影響。
在圖37中總結上述擬合參數。在任一種加速電壓下，引入的H的數量比為[模式1]:[模式5]=1:42~1:45左右(在模式1中的H的個數為1的情況下，模式5中的H的個數為42以上45以下左右)，而照射的離子種的個數比為[H+ (模式1)]:[H3 + (模式5)]=1:14~1:15左右(在模式1中的H+ 的個數為1的情況下，模式5中的H3 + 的個數為14以上15以下左右)。若不考慮模式3、或考慮假設為非晶Si而進行計算等，則可以認為獲得了與實際照射的離子種的比例(H+ :H2 + :H3 + =1:1:8左右)相近的值。
(使用H3 + 的效果)
藉由將如圖31所示的提高了H3 + 比例的氫離子種照射到基板上，可以獲得起因於H3 + 的多個優點。例如，因為H3 + 在基板表面上解離成H+ 或H等並引入到基板內，與主要照射H+ 或H2 + 的情況相比，可以提高離子的引入效率。從而可以實現提高半導體基板的生產性。另外，與此相同的，由於H3 + 解離後的H+ 或H的動能有變小的趨勢，因此適合製造較薄的半導體層。
還有，在本說明書中，為了高效地照射H3 + ，對利用能夠照射如圖31所示那樣的氫離子種的離子摻雜裝置的方法進行說明。離子摻雜裝置的價格低廉且適合大面積處理，因而藉由利用這種離子摻雜裝置照射H3 + ，可以獲得半導體特性的提高、大面積化、低成本化、生產性提高等顯著效果。另一方面，若首要考慮H3 + 的照射，則並不一定限於利用離子摻雜裝置的方式來解釋。
接著，在單晶半導體基板101上隔著絕緣層102形成絕緣層104(也稱為接合層)(參照圖1(C))。絕緣層104被設置在單晶半導體基板101和支撐基板實現接合的表面上。可以採用單層結構，也可以採用兩層以上的疊層結構，但是最好使用與支撐基板接合的表面(以下也稱為“接合面”)為平滑面、且由親水性表面形成的絕緣層。
作為具有平滑面且可形成親水性表面的絕緣層，可以使用含氫的氧化矽、含氫的氮化矽、含氧和氫的氮化矽、氧氮化矽、氮氧化矽等。
作為含氫的氧化矽，最好是使用例如有機矽烷以化學氣相沉積法而制得的氧化矽。這是因為藉由使用由有機矽烷形成的絕緣層104如氧化矽膜，可以強化支撐基板和單晶半導體層的接合。作為有機矽烷，可以使用四乙氧基矽烷(TEOS：化學式為Si(OC2 H5 )4 )、四甲基矽烷(TMS：化學式為Si(CH3 )4 )、四甲基環四矽氧烷(TMCTS)、八甲基環四矽氧烷(OMCTS)、六甲基二矽氮烷(HMDS)、三乙氧基矽烷(SiH(OC2 H5 )3 )、三二甲氨基矽烷(SiH(N(CH3 )2 )3 )等的含矽化合物。
此外，作為絕緣層而起到作用的氧化矽層，還可以藉由使用甲矽烷、乙矽烷、或丙矽烷作為原料氣體以化學氣相沉積法而形成。另外，作為絕緣層而起到作用的氧化矽層也可以是熱氧化膜，它最好含氯。
含氫的氮化矽可以藉由使用矽烷氣體和氨氣以電漿CVD法而形成。還可以將氫添加到上述氣體中。含氧和氫的氮化矽可以藉由使用矽烷氣體、氨氣和一氧化二氮氣體以電漿CVD法製備。無論如何，只要是藉由電漿CVD法、減壓CVD法、常壓CVD法等化學氣相沉積法、使用矽烷氣體等作為原料氣體而製造的氧化矽、氧氮化矽、氮氧化矽即含氫的成品，就可以適用。對於利用化學氣相沉積法成膜，所採用的溫度為不從形成於單晶半導體基板101中的損傷區域103發生脫氣的程度的溫度。例如，成膜溫度最好為350℃以下。另外，從單晶半導體基板101分離單晶半導體層的加熱處理，採用比化學氣相沉積法的成膜溫度更高的加熱處理溫度。無論如何，作為絕緣層104，具有平滑面及附有羥基的表面即可。
絕緣層104的厚度可以為10nm以上200nm以下，最好為10nm以上100nm以下，更最好為20nm以上50nm以下。
接著，使單晶半導體基板101和支撐基板107貼緊(參照圖1(D))。藉由將形成於單晶半導體基板101上的絕緣層104的表面和支撐基板107的表面貼緊，使單晶半導體基板101和支撐基板107接合。氫鍵和范德華力作用於上述接合。接合是按以下進行的，即具有親水性的單晶半導體基板101和支撐基板107的表面的羥基或水分子起到黏合劑的作用。藉由進行熱處理，水分子擴散，而且殘留成分的矽烷醇基(Si-OH)以氫鍵結合。再者，該接合部藉由氫脫離而形成矽氧烷鍵(Si-O-Si)，從而成為共價鍵，使得單晶半導體基板101和支撐基板107的接合被強化。
支撐基板107使用具有絕緣表面的基板。例如，可以舉出鋁矽酸鹽玻璃、鋁硼矽酸鹽玻璃、鋇硼矽酸鹽玻璃之類的用於電子工業的各種玻璃基板、石英基板、陶瓷基板、藍寶石基板。最好使用玻璃基板作為支撐基板107，例如使用被稱為第六代(1500mm×1850mm)、第七代(1870mm×2200mm)、第八代(2200mm×2400mm)的大面積母體玻璃基板。藉由使用大面積母體玻璃基板作為支撐基板107來製造SOI基板，可以實現SOI基板的大面積化。其結果是，可以增加一個基板所能製造的顯示面板個數，從而可以提高生產性。
若鋁矽酸鹽玻璃、鋁硼矽酸鹽玻璃、鋇硼矽酸鹽玻璃之類的用於電子工業的各種玻璃基板的表面，使用具有拋光面的表面，則平坦性非常好，因此是最好的。藉由使玻璃基板的拋光面和單晶半導體基板、或是形成於單晶半導體基板上的絕緣層接合，可以減少接合不良。玻璃基板的拋光，例如使用氧化鈰等即可。藉由拋光處理，可以將單晶半導體基板貼合到玻璃基板的主表面上的包含端部區域的大約整個表面上。
另外，為了良好地接合支撐基板107和絕緣層104，也可以預先使接合面活性化。例如，對要接合的表面的一表面或兩個表面照射原子束或離子束。在利用原子束或離子束的情況下，可以使用氬等惰性氣體的中性原子束或惰性氣體離子束。除此以外，也可以進行電漿照射或自由基處理來使接合面活性化。藉由進行這種表面處理，即使是400℃以下的溫度也易於進行不同種類材料間的接合。
在隔著絕緣層104貼合支撐基板107和單晶半導體基板101之後(參照圖2(A))，最好進行加熱處理和加壓處理中的一者或兩者。藉由進行加熱處理或加壓處理，可以提高支撐基板107和單晶半導體基板101的接合強度。加熱處理的溫度是在支撐基板107的耐熱溫度以下進行的。加壓處理是沿垂直於接合面的方向施加壓力而進行的，並考慮支撐基板107及單晶半導體基板101的耐壓性而實施。
藉由對單晶半導體基板101進行加熱處理，在損傷區域103中分離單晶半導體基板101(參照圓2(B))。加熱處理的溫度最好在絕緣層104的成膜溫度以上、支撐基板107的耐熱溫度以下而進行。例如，藉由進行400℃~700℃的加熱處理，損傷區域103中形成的微小空洞就會發生體積變化，並在該損傷區域103中分離單晶半導體基板101。因為絕緣層104與支撐基板107接合，所以從單晶半導體基板101分離的單晶半導體層108貼合在支撐基板107上。在支撐基板107上殘留單晶半導體層108，該單晶半導體層108具有與單晶半導體基板相同的晶體結構和晶體取向。
400℃~700℃的溫度範圍下的熱處理，既可在與前述用來提高接合強度的熱處理相同的裝置中連續地進行，又可使用另一裝置進行。例如，在爐內以200℃進行2個小時的熱處理後，將溫度上升到600℃附近並保持兩個小時，接著將溫度下降到400℃~室溫的溫度範圍內，然後從爐內取出。另外，熱處理也可以從室溫開始升溫。另外，除了在爐內以200℃進行2個小時的熱處理以外，還可以使用快速熱退火(RTA)裝置在600℃~700℃的溫度範圍內進行1分鐘~30分鐘(例如600℃、7分鐘，650℃、7分鐘)的熱處理。
由於利用400℃~700℃的溫度範圍內的熱處理，可以使絕緣層和支撐基板的接合從氫鍵變成共價鍵，添加到損傷區域的氣體被釋放並使壓力上升，從而從單晶半導體基板分離單晶半導體層。進行熱處理之後的支撐基板和單晶半導體基板處於其一者放置在另一者上的狀態，不用施加很大的力就可以分離支撐基板和單晶半導體基板的一部分。例如，藉由使用真空吸盤拿起放置在上方的基板，就可以簡單地分離。此時，若使用真空吸盤或機械吸盤固定下側的基板，則可以分離支撐基板和單晶半導體基板的兩塊基板，而且不在水準方向上發生偏離。
此外，在圖1~圖4中，雖然表示單晶半導體基板101與支撐基板107為相同尺寸的例子，但是本發明不局限於此。單晶半導體基板101和支撐基板107可以具有更小的尺寸，單晶半導體基板101的尺寸也可以比支撐基板107大。
接著，藉由乾法蝕刻去除貼合在支撐基板上的單晶半導體層108的表面上殘留的晶體缺陷。在圖2(B)所示的單晶半導體層108的表面存在用來形成損傷區域103的離子添加步驟和分離步驟所導致的缺陷，從而會破壞單晶半導體層表面的平坦性。這樣，在該平坦性被破壞的單晶半導體層108的表面就難以形成薄且高絕緣耐壓的閘極絕緣層。另外，在單晶半導體層108中存在缺陷的情況下，由於會給電晶體的性能和可靠性帶來負面影響，例如與閘極絕緣層的介面上的局域態密度變高等，因此，進行去除單晶半導體層108的缺陷的處理。此外，圖2(B)中，只是示意性地表示半導體層108表面的凹凸形狀的表面粗糙且其平坦性低，而實際形狀不局限於此。
因此，為了去除單晶半導體層108的表面存在的缺陷，對單晶半導體層108的表面進行乾法蝕刻(參照圖2(C))。在本實施方式中，使用例如反應離子蝕刻(RIE：Reactive Ion Etching)法、ICP(Inductively Coupled Plasma：感應耦合電漿)蝕刻法、ECR(Electron Cyclotron Resonance：電子迴旋共振)蝕刻法、平行平板型(電容耦合型)蝕刻法、磁控管電漿蝕刻法、雙頻電漿蝕刻法或螺旋波電漿蝕刻法等的乾法蝕刻法。
另外，在單晶半導體層108的表面形成自然氧化膜。若對形成有自然氧化膜的單晶半導體層108進行乾法蝕刻，則進行了乾法蝕刻的單晶半導體層108的膜厚就會變得不均勻。由此，使用稀氫氟酸處理單晶半導體層108的表面，去除自然氧化膜並去除附著在表面上的灰塵等污染物，從而淨化單晶半導體層108的表面。然後，在淨化了的單晶半導體層108上形成氧化矽層(未圖示)。作為氧化矽層，可以使用化學氧化物。化學氧化物例如可以藉由利用含臭氧的水處理單晶半導體層表面來形成。
對形成有氧化矽層的單晶半導體層108進行乾法蝕刻。藉由進行乾法蝕刻去除單晶半導體層的表面，可以去除形成於單晶半導體層表面的缺陷，並可以降低單晶半導體層的表面粗糙度。例如，在使用ICP蝕刻法的情況下，可以採用如下條件：作為蝕刻氣體的氯的流量為40sccm~100sccm；接通到線圈型電極的功率為100W~200W；接通到下部電極(偏壓一側)的功率為40W~100W；以及反應壓力為0.5Pa~1.0Pa。對於蝕刻氣體，可以使用如氯、氯化硼、氯化矽或四氯化碳等的氯類氣體、如四氟化碳、氟化硫或氟化氮等的氟類氣體、氧等。例如，藉由採用如下條件：作為蝕刻氣體的氯的流量為100sccm；反應壓力為1.0Pa；下部電極的溫度為70℃；接通到線圈型電極的RF(13.56MHz)功率為150W；以及接通到下部電極(偏壓一側)的功率為40W，可以將單晶半導體層108薄膜化到50nm~60nm左右。單晶半導體半導體層中存在的缺陷的大小和深度取決於添加離子的能量大小和劑量。因此，要用乾法蝕刻去除的膜厚，根據乾法蝕刻之前的單晶半導體層108的膜厚和其表面粗糙度進行適當設定即可。
圖2(C)的乾法蝕刻處理按照以下進行。作為蝕刻氣體的氯的流量為100sccm、接通到線圈型電極的功率為150W、接通到下部電極的功率為40W、反應壓力為1.0Pa，從而去除單晶半導體層108直到95nm左右。
藉由對分離單晶半導體基板而貼合在支撐基板上的單晶半導體層表面進行乾法蝕刻，可以去除由於離子添加步驟和分離步驟而產生的缺陷，而可以降低單晶半導體層的表面粗糙度。
再者，藉由上述乾法蝕刻，可以將單晶半導體層108薄膜化到對後面形成的半導體元件最合適的膜厚。
另外，在貼合到支撐基板107上的單晶半導體層109中，因損傷區域103的形成以及損傷區域103導致的分離而形成有晶體缺陷。為了減少單晶半導體層109中的晶體缺陷並恢復單晶半導體層109中的結晶性，如圖3(A)所示那樣對單晶半導體層109照射雷射光束106。
如箭頭113所示那樣移動支撐基板107，一邊對單晶半導體層109掃描雷射光束106，一邊對單晶半導體層109的表面照射雷射光束106。藉由照射雷射光束106，使單晶半導體層109的一部分或其深度方向上的整個層熔化。藉由使單晶半導體層熔化，由表面張力的作用而使平坦性提高。圖3(A)示意性地表示單晶半導體層的一部分熔化的狀態，其中由虛線圍繞的部分114的至少一部分是超過矽的熔點1410℃而變成液相。
藉由照射雷射光束106，使單晶半導體層109中的照射了雷射光束的區域部分地熔化或完全地熔化。還有，單晶半導體層109處於完全熔化狀態指的是從膜的表面到下表面的整個層都熔化。在圖3(A)的疊層結構中，完全熔化狀態指的是從單晶半導體層109的上表面到與絕緣層102的介面都發生熔化，而成為液體狀態。另一方面，使單晶半導體層109部分地熔化指的是單晶半導體層109熔化的深度比與絕緣層102的介面(單晶半導體層109的厚度)淺。就是說，單晶半導體層109中的部分熔化狀態指的是單晶半導體層109的上層熔化而變成液相，而其下層不熔化、保持固相的單晶半導體的狀態。
另一方面，一邊藉由激光束106的照射使其完全熔化，一邊掃描雷射光束106，可以使從與熔化區域相鄰的單晶半導體進行結晶生長，發生橫向生長。而未熔化的部分為單晶，由於晶體取向一致，因此不形成晶界，從而可以使照射雷射光束之後的單晶半導體層110成為沒有晶界的單晶半導體層。另外，完全熔化了的區域藉由凝固而再單晶化，從而形成其晶體取向與相鄰的未熔化部分的單晶半導體一致的單晶半導體。因此，當使用主表面的面取向為(100)的單晶矽作為單晶半導體基板101時，單晶半導體層110的主表面的面取向為(100)，藉由照射雷射光束完全熔化而再單晶化了的單晶半導體層110的主表面的面取向為(100)。
藉由照射雷射光束106而使單晶半導體層109部分地熔化或完全熔化，從而可以形成表面平坦的單晶半導體層110。這是由於單晶半導體層109的熔化部分是液體，它因表面張力的作用而變形，以使其表面積最小。也就是說，由於液體部分以去除凹部及凸部的方式變形，該液體部分凝固而再單晶化，由此可以形成表面被平坦化了的單晶半導體層110。
在熔化後藉由對單晶半導體層109進行冷卻、凝固，如圖3(B)所示那樣形成其上表面的平坦性進一步提高了、且再單晶化了的單晶半導體層110。另外，藉由照射雷射光束，可以減少單晶半導體層110的歪斜。還有，根據從拉曼光譜得到的拉曼位移和半高全寬值等，可以確認雷射光束106引起的單晶半導體層110結晶性的改善。另外，根據原子力顯微鏡觀察等，可以確認單晶半導體層110平坦性的改善。
在該雷射光束照射步驟中，由於使用雷射光束106，可以抑制支撐基板107的溫度上升，因此可以使用玻璃基板之類的低耐熱性的基板作為支撐基板107。
作為振盪雷射光束106的雷射振盪器，選擇其振盪波長在紫外光區域至可見光區域的雷射振盪器。雷射光束106的波長是被單晶半導體層109吸收的波長。該波長可以考慮雷射光束的趨膚深度(skin depth)等來決定。例如，波長可以是190nm以上700nm以下的範圍。
對於該雷射振盪器，可以使用連續振盪雷射器、準連續振盪雷射器以及脈衝振盪雷射器。為了實現部分熔化，最好使用脈衝振盪雷射器。例如，在脈衝振盪雷射器的情況下，重複頻率為1MHz以下、脈衝寬度為10n秒以上500n秒以下。例如，可以使用重複頻率為10Hz~300Hz、脈衝寬度為25n秒、波長為308nm的Xecl準分子雷射器。
另外，雷射光束106的能量可以考慮雷射光束106的波長、雷射光束的趨膚深度等來決定。雷射光束106的能量例如可以是300mJ/cm2 以上800mJ/cm2 以下的範圍，例如，單晶半導體層109的厚度為120nm左右，對於雷射振盪器使用脈衝振盪雷射器，而且雷射光束106的波長為308nm的情況下，可以將雷射光束106的能量密度設定為600mJ/cm2 ~700mJ/cm2 。
雷射光束106照射的氣氛最好為在稀有氣體或氮氣氛等的惰性氣氛、或真空狀態下進行。在惰性氣氛中照射雷射光束106時，在密封性的某一處理室內照射雷射光束、並控制該處理室內的氣氛即可。當不使用處理室時，可以藉由對雷射光束106的被照射面噴射氮氣等惰性氣體，來實現惰性氣氛下的雷射光束106的照射。
氮等惰性氣氛或真空狀態的方式與大氣氣氛相比，提高單晶半導體層109的平坦性的效果更大，另外，由於這些氣氛的方式與大氣氣氛相比，抑制裂縫或皺紋的發生的效果也更大，所以雷射光束106的可用能量範圍變大。
最好是使用光學系統使雷射光束106的能量分佈均勻，並且將其截面形狀設定為線形。由此，可以使產率優良，而且可以均勻地照射雷射光束106。藉由使雷射光束106的光束長度長於支撐基板107一邊的長度，可以利用一次掃描對貼合在支撐基板107上的所有單晶半導體層109照射雷射光束。在雷射光束106的光束長度比支撐基板107一邊的長度短的情況下，只要是能夠利用多次掃描而對貼合在支撐基板107上的所有單晶半導體層109照射雷射光束106的長度即可。
還有，在對單晶半導體層109照射雷射光束106前，對形成於單晶半導體層109的表面的自然氧化膜等氧化膜進行去除處理。去除氧化膜的原因在於，在單晶半導體層109的表面殘留氧化膜的狀態下，即使照射雷射光束106，也不能充分得到平坦化的效果。氧化膜的去除處理可以藉由使用氫氟酸處理單晶半導體層109來進行。進行氫氟酸處理最好直到單晶半導體層109的表面呈現斥水性為止。藉由呈現斥水性，可以確認已經從單晶半導體層109去除掉氧化膜。
圖3(A)的雷射光束106的照射步驟可以按照以下進行。首先，用被稀釋為1/100的氫氟酸水溶液對單晶半導體層109進行110秒的處理，去除表面的氧化膜。使用XeCl準分子雷射器(波長：308nm、脈衝寬度：25n秒、重複頻率:60Hz)作為雷射光束106的雷射振盪器。利用光學系統將雷射光束106的截面調整為300mm×0.34mm的線形。藉由設定雷射光束106的掃描速度為2.0mm/秒，掃描間距為33μm，光束照射次數為大約10次，對單晶半導體層109照射雷射光束106。一邊對照射面噴射氮氣，一邊用雷射光束106進行掃描。當支撐基板107為730mm×920mm時，由於雷射光束106的光束長度為300mm，所以藉由將雷射光束106的照射區域分割成三個區域，可以對貼合在支撐基板107上的單晶半導體層109進行雷射光束106的照射。
由此，藉由對單晶半導體層109照射雷射光束，可以使單晶半導體層的一部分或全部熔化、及再單晶化，從而獲得更優良的單晶半導體層。由此，可以獲得減少了由離子添加引起的缺陷、並恢復了單晶半導體層的結晶性的單晶半導體層。另外，藉由在照射雷射光束之前進行乾法蝕刻處理，可以防止在單晶半導體層熔化時，缺陷和損傷進入到單晶半導體層內部。
藉由使單晶半導體層109再單晶化，可以由單晶半導體基板101形成導通電流高且場效應遷移率高的電晶體。由於藉由激光束106的照射處理進行單晶半導體層的再單晶化處理，所以不會施加損壞支撐基板107的力、並且不會以超過耐熱溫度的溫度加熱支撐基板107，而使單晶半導體層109再單晶化，從而可以形成單晶。
另外，藉由照射雷射光束，可以在短時間內加熱支撐基板表面並在短時間內冷卻，因此可以抑制支撐基板的溫度上升，從而可以使用如玻璃基板的低耐熱性基板作為支撐基板。因而，可以使由離子添加步驟導致的單晶半導體層中的損傷充分恢復。
此外，在照射雷射光束106之前，利用乾法蝕刻去除了單晶半導體層108的表面的情況下，由於乾法蝕刻有時會在單晶半導體層108的表面附近產生晶體缺陷等的損傷。但是，藉由激光束106的照射，還可以修復由乾法蝕刻導致的損傷。
沿著單晶半導體基板的損傷區域分離單晶半導體基板，對固定於支撐基板上的單晶半導體層進行乾法蝕刻，從而，可以去除單晶半導體層表面的晶體缺陷，並且可以降低單晶半導體層的表面粗糙度。另外，由於利用乾法蝕刻去除了單晶半導體層表面的缺陷，所以可以防止藉由照射雷射光束而使單晶半導體層熔化時，缺陷進入到單晶半導體層內部。從而可以獲得晶體缺陷減少且平坦性高的單晶半導體層。
接著，照射雷射光束106，形成具有圖3(B)所示的單晶半導體層110的SOI基板，再進行處理使單晶半導體層110薄膜化到對後面形成的半導體元件最合適的膜厚(參照圖3(C))。
為了使單晶半導體層110薄膜化，可以進行乾法蝕刻或濕法蝕刻中的一者或是對兩者進行組合的蝕刻。例如，在單晶半導體基板101為矽基板的情況下，藉由使用SF6 和O2 為製程氣體的乾法蝕刻，可以對單晶半導體層110進行薄膜化(參照圖3(C))。
藉由在照射雷射光束之後進行蝕刻，可以製造具有單晶半導體層的SOI基板，該單晶半導體層的膜厚為對半導體元件最合適的膜厚。藉由該蝕刻處理，單晶半導體層的膜厚最好在5nm以上100nm以下，更最好為5nm以上50nm以下。例如，當貼合在支撐基板上的單晶半導體層的膜厚為110nm時，進行乾法蝕刻15nm，在照射雷射光束之後的蝕刻處理中，可以將單晶半導體層111的膜厚設定為60nm。還有，不一定要在照射雷射光束106之後對單晶半導體層110的表面進行蝕刻。例如，當貼合在支撐基板上的單晶半導體層的膜厚為110nm時，也可以在照射雷射光束106之前的乾法蝕刻中，將單晶半導體層的膜厚設定為60nm。
在照射雷射光束106之後，最好對單晶半導體層111進行500℃以上700℃以下的加熱處理。藉由該加熱處理，可以去除沒有藉由照射雷射光束106得到恢復的單晶半導體層111的缺陷，並且可以緩和單晶半導體層111的歪斜。對於該加熱處理，可以使用RTA(Rapid Thermal Anneal：快速熱退火)裝置、電阻加熱爐、微波加熱裝置。作為RTA裝置，可以使用GRTA(Gas Rapid Thermal Anneal：氣體快速加熱退火)裝置、LRTA(Lamp Rapid Thermal Anneal：燈快速熱退火)裝置。例如，在使用電阻加熱爐的情況下，可以在550℃下加熱4個小時。
利用上述步驟，可以製造圖3(c)所示的SOI基板。
如上所述，在本實施方式中，藉由對貼合在支撐基板上的單晶半導體層進行乾法蝕刻並照射雷射光束，可以製造具有單晶半導體層的SOI基板，該單晶半導體層減少了單晶半導體層中的晶體缺陷。另外，還可以製造具備單晶半導體層的SOI基板，該單晶半導體層即使是在使用玻璃基板等的耐熱溫度低的基板的情況下，也能夠實際應用。
因此，藉由使用根據本實施方式的單晶半導體層製造電晶體等半導體元件，可以實現閘極絕緣層的薄膜化以及與閘極絕緣層之間的局域介面態密度的降低。另外，藉由減薄單晶半導體層的膜厚，可以在支撐基板上製造單晶半導體層為完全耗盡型、以及亞臨限值小的電晶體。
在圖1~圖3中，表示了在單晶半導體基板101上設置絕緣層來形成單晶半導體層的步驟，而在圓4中，表示還在支撐基板一側設置絕緣層來形成單晶半導體層的步驟。在圖4(A)中，表示與圖1(A)相同的單晶半導體基板101。接著，在單晶半導體基板101上形成絕緣層104。此外，形成絕緣層104的步驟與圖1(C)同樣地進行。
圖4(B)表示對單晶半導體基板101以規定的深度添加被電場加速了的離子、並形成損傷區域103的步驟。對於離子的添加，與圖1(B)的情況相同。
圖4(C)表示將形成了用作阻擋層的絕緣層112的支撐基板107、和單晶半導體基板101的形成有絕緣層104的表面緊貼，並使單晶半導體基板101和支撐基板107接合的步驟。藉由使支撐基板107上的絕緣層112和單晶半導體基板101上的絕緣層104緊貼，來接合單晶半導體基板和支撐基板。在使用含有鹼金屬或鹼土金屬等降低半導體裝置的可靠性的雜質的基板作為支撐基板107的情況下，絕緣層112可以防止上述雜質從支撐基板107擴散到單晶半導體層108。
對於絕緣層112，可以使用電漿CVD法以單層結構或兩層以上的疊層結構設置氮化矽層、氮氧化矽層、氧氮化矽層等。絕緣層112最好設置在50nm~200nm的範圍內。例如，可以從支撐基板107一側層疊氧氮化矽層和氮氧化矽層來形成絕緣層112。
然後，如圖4(D)所示那樣分離單晶半導體基板101。分離單晶半導體層的熱處理與圖2(B)的情況同樣地進行。接合步驟及分離步驟中的加熱處理的溫度，設定為預先對支撐基板107進行加熱處理的溫度以下。這樣，可以獲得圖4(D)所示的SOI基板。
對於以後的步驟，可以與圖2(C)~圖3(C)同樣地進行。
還有，在圖1~圖4中，雖然表示單晶半導體基板101與支撐基板107為相同尺寸的例子，但是本發明不局限於此。單晶半導體基板101和支撐基板107也可以具有更小的尺寸，或者單晶半導體基板101的尺寸也可以比支撐基板107大。
另外，在要實現SOI基板的大面積化的情況下，可以採用在一個支撐基板107上貼合有多個單晶半導體層111的結構。例如，藉由進行圖1(A)~圖1(C)所示的步驟，準備多個形成有損傷區域103的單晶半導體基板101。接著，藉由進行圖1(D)的接合步驟，在一個支撐基板107上使用多個單晶半導體基板，進行暫時固定。然後，進行圖2(B)的加熱處理分離各單晶半導體基板101，從而在支撐基板107上貼合多個單晶半導體層111。然後，藉由進行圖2(C)~圖3(C)所示的步驟，可以形成貼合有多個單晶半導體層111的SOI基板(參照圖5)。
在本實施方式中，當使用單晶矽基板作為單晶半導體基板101時，可以獲得單晶矽作為單晶半導體層111。
在根據本實施方式的SOI基板的製造方法中，由於可以設定製程溫度為700℃以下，因此可以使用玻璃基板作為支撐基板107。也就是說，可以與現有的薄膜電晶體同樣，在玻璃基板上形成，並且可以使用單晶矽層作為單晶半導體層。根據上述情況，可以在玻璃基板等支撐基板上製造可進行高速工作、亞臨限值低、場效應遷移度高、能夠以低耗電壓驅動的高性能、高可靠性的電晶體。因此，可以高成品率地製造高性能和高可靠性的半導體裝置。
另外，由於不需要進行不適合大面積化的CMP處理，所以可以實現高性能半導體裝置的大面積化。當然，並不局限於使用大面積基板，即使是在使用小型基板的情況下，也可以提供良好的半導體裝置。
實施方式2
在本實施方式中，作為以高成品率地製造具有高性能和高可靠性的半導體元件的半導體裝置為目的的半導體裝置的製造方法的一個例子，利用圖6和圖7對CMOS(互補金屬氧化物半導體；Complementary Metal Oxide Semiconductor)進行說明。此外，省略與實施方式1相同的部分或具有同樣功能的部分的反復說明。
在圖6(A)中，在支撐基板107上形成有用作阻擋層的絕緣層112、絕緣層104、用作阻擋層的絕緣層102、以及單晶半導體層111。另外，雖然這裏是表示使用圖6(A)所示結構的SOI基板的例子，但是也可以使用本說明書所示的其他結構的SOI基板。
單晶半導體層111由於從單晶半導體基板101分離，並且受到由具有高能量的至少一種粒子提供該高能量而進行的加熱處理和第一蝕刻，所以是晶體缺陷也減少了且平坦性也高的單晶半導體層111。
對單晶半導體層111最好根據n通道型場效應電晶體和p通道型場效應電晶體的形成區域，添加硼、鋁、鎵等P型雜質、或者磷、砷等n型雜質。就是說，對應於n通道型場效應電晶體的形成區域添加P型雜質，而對應於p通道型場效應電晶體的形成區域添加n型雜質，來形成所謂的井區。雜質離子的劑量為1×1012 ions/cm2 ~1×1014 ions/cm2 左右即可。並且，在控制場效應電晶體的臨限值電壓的情況下，對這些井區添加P型或n型雜質即可。
對單晶半導體層111進行蝕刻，根據半導體元件的佈置而形成分離為島狀的單晶半導體層205、206(參照圖6(B))。
除去單晶半導體層上的氧化膜，形成覆蓋單晶半導體層205、206的閘極絕緣層207。由於本實施方式中的單晶半導體層205、206的平坦性高，因此即使形成在單晶半導體層205、206上的閘極絕緣層為薄膜的閘極絕緣層，也可以進行高覆蓋度的覆蓋。因而，可以防止由閘極絕緣層的覆蓋不良而導致的特性不良，可以高成品率地製造高可靠性的半導體裝置。閘極絕緣層207的薄膜化具有使薄膜電晶體以低電壓進行高速工作的效果。
閘極絕緣層207由氧化矽、或氧化矽和氮化矽的疊層結構形成即可。閘極絕緣層207既可藉由電漿CVD法或減壓CVD法沉積絕緣膜來形成，又可藉由電漿處理的固相氧化或固相氮化來形成。這是因為藉由電漿處理對單晶半導體層進行氧化或氮化、從而形成的閘極絕緣層很緻密、且具有高絕緣耐壓和優異的可靠性。
另外，作為閘極絕緣層207，也可以使用二氧化鋯、氧化鉿、二氧化鈦、五氧化鉭等的高介電常數材料。藉由對閘極絕緣層207使用高介電常數材料，可以降低閘極漏電流。
在閘極絕緣層207上形成閘電極層208和閘電極層209(參照圖6(C))。閘電極層208和209可以藉由濺射法、蒸鍍法、CVD法等的方法形成。閘電極層208、209由選自鉭(Ta)、鎢(W)、鈦(Ti)、鉬(Mo)、鋁(Al)、銅(Cu)、鉻(Cr)、釹(Nd)中的元素、或者以前述元素為主成分的合金材料或者化合物材料形成即可。此外，作為閘電極層208、209，還可以使用以摻雜有磷等雜質元素的多晶矽層為代表的半導體層或AgPdCu合金。
形成覆蓋單晶半導體層206的掩模211。將掩模211和閘電極層208用作掩模，添加使其具有n型的雜質元素210，形成第一n型雜質區域212a、212b(參照圖6(D))。在本實施方式中，使用磷化氫(PH3 )作為包含雜質元素的摻雜氣體。這裏，對第一n型雜質區域212a、212b添加使之具有n型的雜質元素，使其含有1×1017 ~5×1018 /cm3 左右的濃度。在本實施方式中，使用磷(P)作為使之具有n型的雜質元素。
接著，形成覆蓋單晶半導體層205的掩模214。將掩模214和閘電極層209用作掩模，添加使其具有p型的雜質元素213，形成第一p型雜質區域215a、第一P型雜質區域215b(參照圖6(E))。在本實施方式中，由於使用硼(B)作為雜質元素，因此使用乙硼烷(B2 H6 )等作為包含雜質元素的摻雜氣體。
除去掩模214，在閘電極層208、209的側面形成側壁結構的側壁絕緣層216a~216d、和閘極絕緣層233a、233b(參照圖7(A)。)。側壁絕緣層216a~216d是在形成了覆蓋閘電極層208、209的絕緣層之後，對此藉由使用RIE(Reactive ion etching：反應離子蝕刻)法的各向異性蝕刻而進行加工，在閘電極層208、209的側壁自匹配地形成側壁結構的側壁絕緣層216a~216d即可。這裏，關於絕緣層沒有特別的限制，最好為使TEOS(tetraethyl ortho silicate：四乙氧基矽烷)或矽烷等與氧或亞氧化氮等反應而形成的臺階覆蓋性良好的氧化矽。絕緣層可以藉由熱CVD、電漿CVD、常壓CVD、偏壓ECRCVD、濺射等的方法形成。閘極絕緣層233a、233b可以藉由將閘電極層208、209、以及側壁絕緣層216a~216d用作掩模，蝕刻閘極絕緣層207來形成。
另外，雖然在本實施方式中，在蝕刻絕緣層時，去除閘電極層上的絕緣層來使閘電極層露出，但也可以是以絕緣層殘留在閘電極層上的形狀形成側壁絕緣層216a~216d。另外，也可以在後面的步驟中在閘電極層上形成保護膜。這樣，藉由保護閘電極層，在蝕刻加工時可以防止閘電極層變薄。另外，當在源區和汲區中形成矽化物時，由於在形成矽化物時成膜的金屬膜和閘電極層不接觸，所以即使金屬膜的材料和閘電極層的材料為容易起反應的材料，也可以防止化學反應和擴散等的不良。蝕刻方法，可以是乾法蝕刻法或濕法蝕刻法，也可以使用各種蝕刻方法。在本實施方式中使用乾法蝕刻法。作為蝕刻用氣體，可以適當使用以Cl2 、BCl3 、SiCl4 或CCl4 等為代表的氯類氣體、以及以CF4 、SF6 或NF3 等為代表的氟類氣體或O2 。
接著，形成覆蓋單晶半導體層206的掩模218。將掩模218、閘電極層208、側壁絕緣層216a、216b用作掩模，添加使其具有n型的雜質元素217，形成第二n型雜質區域219a、219b、和第三n型雜質區域220a、220b。在本實施方式中，使用PH3 作為包含雜質元素的摻雜氣體。這裏，對第二n型雜質區域219a、219b添加使之具有n型的雜質元素，使其含有5×1019 ~5×1020 /cm3 左右的濃度。另外，在單晶半導體層205中形成通道形成區域221(參照圖7(B))。
第二n型雜質區域219a、第二n型雜質區域219b都是高濃度n型雜質區域，並且用作為源極、汲極。另一方面，第三n型雜質區域220a、220b都是低濃度雜質區域，為LDD(輕摻雜汲極)區域。第三n型雜質區域220a、220b由於形成在不被閘電極層208覆蓋的Loff區域中，所以具有降低截止電流的效果。其結果，可以製造可靠性更高且低耗電的半導體裝置。
除去掩模218，形成覆蓋單晶半導體層205的掩模223。將掩模223、閘電極層209、側壁絕緣層216c、216d用作掩模，添加給使之具有P型的雜質元素222，形成第二p型雜質區域224a、224b、和第三p型雜質區域225a、225b。
對第二p型雜質區域224a、224b添加使之具有n型的雜質元素，使其含有1×1020 ~5×1021 /cm3 左右的濃度。在本實施方式中，利用側壁絕緣層216c、216d，自匹配地形成第三p型雜質區域225a、225b，以使其濃度比第二p型雜質區域224a、224b低。另外，在單晶半導體層206中形成通道形成區域226(參照圖7(C))。
第二p型雜質區域224a、224b都是高濃度p型雜質區域，並且用作為源極、汲極。另一方面，第三p型雜質區域225a、225b都是低濃度雜質區域，為LDD(輕摻雜汲極)區域。第三p型雜質區域225a、225b由於形成在不被閘電極層209覆蓋的Loff區域中，所以具有降低截止電流的效果。其結果，可以製造可靠性更高且低耗電的半導體裝置。
除去掩模223，為了啟動雜質元素，也可以進行加熱處理、強光照射、或者雷射光束照射。在啟動的同時，可以恢復對閘極絕緣層的電漿損傷及對閘極絕緣層和單晶半導體層的介面的電漿損傷。
接著，形成覆蓋閘電極層、閘極絕緣層的層間絕緣層。在本實施方式中，採用成為保護膜的含氫的絕緣膜227和絕緣層228的疊層結構。也可以是利用濺射法或電漿CVD法而形成的氮化矽膜、氮氧化矽膜、氧氮化矽膜、或者氧化矽膜，也可以使用其他的含矽絕緣膜構成單層或三層以上的疊層結構。
此外，在氮氣氣氛中，在300~550℃進行1~12小時的熱處理，進行使單晶半導體層氫化的步驟。最好在400~500℃的溫度下進行。這一步驟是利用層間絕緣層即絕緣膜227所含的氫來終止單晶半導體層的懸空鍵的步驟。在本實施方式中，在410度(℃)下進行1小時的加熱處理。
作為絕緣膜227和絕緣層228，還可以使用選自氮化鋁(AlN)、氧氮化鋁(AlON)、其中氮含量多於氧含量的氮氧化鋁(AlNO)或氧化鋁、類金剛石碳(DLC)、含氮碳(CN)以及其他含有無機絕緣材料的物質的材料來形成。另外，也可以使用矽氧烷樹脂。此外，矽氧烷樹脂相當於包含Si-O-Si鍵的樹脂。矽氧烷的骨架結構由矽(Si)和氧(O)的鍵構成。作為取代基，使用至少含氫的有機基(例如，烷基、芳基)。有機基也可以包含氟基。另外，也可以使用有機絕緣材料，作為有機材料可以使用聚醯亞胺、丙烯、聚醯胺、聚醯亞胺醯胺、抗蝕劑或苯並環丁烯、聚矽氮烷。也可以使用藉由塗敷法形成的平坦性良好的塗敷膜。
絕緣膜227和絕緣層228可以使用浸漬法、噴塗法、刮刀法、輥塗法、簾塗法、刮刀塗敷法、CVD法、或蒸鍍法等。也可以藉由液滴噴射法形成絕緣膜227和絕緣層228。當使用液滴噴射法時，可以節省材料液體。另外，還可以使用如液滴噴射法那樣能夠轉印或描繪圖案的方法，例如印刷法(絲網印刷或膠版印刷等的圖案形成方法)等。
接著，使用由抗蝕劑構成的掩模，在絕緣膜227和絕緣層228中形成到達單晶半導體層的接觸孔(開口)。根據所使用的材料的選擇比，可以進行一次或多次的蝕刻。藉由蝕刻去除絕緣膜227和絕緣層228，形成到達源區或汲區即第二n型雜質區域219a、219b、和第二p型雜質區域224a、224b的開口。蝕刻可以採用濕法蝕刻或乾法蝕刻，也可以使用雙方。作為濕法蝕刻的蝕刻劑，可以使用諸如包含氟化氫銨和氟化銨的混合溶液之類的氫氟酸類溶液。作為蝕刻用氣體，可以適當使用以Cl2 、BCl3、SiCl4 或CCl4 等為代表的氯類氣體、以CF4 、SF6 或NF3 等為代表的氟類氣體、或者O2。此外，也可以對所使用的蝕刻用氣體添加惰性氣體。作為所添加的惰性元素，可以使用選自He、Ne、Ar、Kr、Xe中的一種或多種元素。
形成導電膜以覆蓋開口，蝕刻導電膜形成佈線層229a、229b、230a、230b，這些佈線層作為與各源區或汲區的一部分分別電連接的源電極層或汲電極層而起到作用。佈線層可以在用PVD法、CVD法、蒸鍍法等形成導電膜後，以所期望的形狀進行蝕刻而形成。另外，可以藉由液滴噴射法、印刷法、電鍍法等在規定的部位選擇性地形成導電層。另外，還可以採用回流法、鑲嵌法。佈線層的材料是用Ag、Au、cu、Ni、Pt、Pd、Ir、Rh、W、Al、Ta、Mo、cd、Zn、Fe、Ti、Zr、Ba等的金屬、以及Si、Ge、或者其合金還有其氮化物而形成的。此外，也可以採用它們的疊層結構。
藉由上述步驟，可以製造CMOS結構的包括n通道型薄膜電晶體即薄膜電晶體231、和p通道型薄膜電晶體即薄膜電晶體232的半導體裝置(參照圖7(D))。雖然未圖示，但是由於本實施方式為CMOS結構，所以薄膜電晶體231和薄膜電晶體232電連接。
並不局限於本實施方式，薄膜電晶體可以是形成有一個通道形成區域的單閘極結構、也可以是形成有兩個通道形成區域的雙閘極結構或形成有三個通道形成區域的三閘極結構。
如上所述，藉由使用具有晶體缺陷減少了且平坦性高的單晶半導體層的SOI基板，可以高成品率地製造高性能和高可靠性的半導體裝置。
這樣，就可以利用SOI基板來製造薄膜電晶體。SOI基板的單晶半導體層是幾乎沒有晶體缺陷、且降低了與閘極絕緣層207之間的介面態密度的單晶半導體層，其表面被平坦化，並且其厚度被薄膜化為50nm以下。由此，可以在支撐基板107上形成具有低驅動電壓、高場效應遷移率、小亞臨限值等的優異特性的薄膜電晶體。而且，可以在同一個基板上形成多個特性偏差小且性能高的電晶體。換言之，藉由使用本發明的SOI基板，可以抑制臨限值電壓或遷移率等作為電晶體特性的重要特性值的不均勻性，還可以實現高遷移率等的高性能化。
從而，藉由利用本發明的SOI基板來形成TFT等各種半導體元件，可以製造具有高附加價值的半導體裝置。
實施方式3
在本實施方式中，對使用本發明的SOI基板的半導體裝置及其製造方法進行說明。在本實施方式中，作為使用本發明的SOI基板的半導體裝置一個例子，對電晶體進行說明。藉由組合多個電晶體，形成各種半導體裝置。下面，利用圖27(A)~29(B)的截面圖說明電晶體的製造方法。還有，在本實施方式中，說明同時製造n通道型電晶體和p通道型電晶體的方法。
首先，如圖27(A)所示，準備SOI基板。在本實施方式中，使用在具有絕緣表面的支撐基板107上隔著絕緣層104、絕緣層102b、絕緣層102a固定有單晶半導體層111的SOI基板。還有，製造電晶體的SOI基板不局限於圖27(A)的結構，可以使用本發明有關的SOI基板。
此外，對單晶半導體層111最好根據n通道型場效應電晶體和p通道型場效應電晶體的形成區域，添加硼、鋁、鎵等的p型雜質元素、或磷、砷等的n型雜質元素。就是說，對應於n通道型場效應電晶體的形成區域添加p型雜質元素、對應於p通道型場效應電晶體的形成區域添加n型雜質元素，從而形成所謂的井區。雜質離子的劑量為1×1012 ions/cm2 ~1×1014 ions/cm2 左右即可。再者，在控制場效應電晶體的臨限值電壓的情況下，對這些井區添加p型或n型雜質元素即可。
接著，如圖27(B)所示，對單晶半導體層111進行蝕刻，根據半導體元件的佈置形成分離為島狀的單晶半導體層651和單晶半導體層652。在本實施方式中，由單晶半導體層651形成n通道型電晶體，由單晶半導體層652形成p通道型電晶體。
接著，如圖27(C)所示，在單晶半導體層651和單晶半導體層652上依次形成閘極絕緣層653、形成閘電極的導電層654、以及導電層655。
閘極絕緣層653藉由CVD法、濺射法、或ALE法等，使用氧化矽層、氧氮化矽層、氮化矽層、或氮氧化矽層等的絕緣層，以單層結構或疊層結構而形成。
另外，閘極絕緣層653也可以藉由對單晶半導體層651和單晶半導體層652進行電漿處理，來使其表面氧化或氮化而形成。這種情況的電漿處理包括利用微波(典型頻率為2.45GHz)而激發的電漿的電漿處理。例如，包括利用如下電漿的處理，即該電漿由微波激發，電子密度為1×1011 /cm3 以上1×1013 /cm3 以下，而且其電子溫度為0.5eV以上1.5eV以下。藉由採用上述電漿處理而進行半導體層表面的氧化處理或氮化處理，可以形成薄且緻密的膜。另外，由於對半導體層表面直接進行氧化，所以可以獲得介面特性良好的膜。另外，閘極絕緣層653也可以藉由對由CVD法、濺射法、或ALE法形成的膜進行使用微波的電漿處理來形成。
此外，由於閘極絕緣層653與半導體層形成介面，因此最好以氧化矽層、氧氮化矽層為介面來形成閘極絕緣層653°這是因為若形成氮化矽層或氮氧化矽層之類的氮含量多於氧含量的膜，則會產生介面特性的問題，如形成陷阱能級。
形成閘電極的導電層是使用選自鉭、氮化鉭、鎢、鈦、鉬、鋁、銅、鉻、或鈮等的元素、或者以這些元素為主要成分的合金材料或化合物材料、以及以摻雜有磷等雜質元素的多晶矽為代表的半導體材料，利用CVD法或濺射法以單層膜或疊層膜形成。在採用疊層膜的情況下，既可使用不同的導電材料來形成，又可使用相同的導電材料來形成。在本實施方式中，表示形成閘電極的導電層是由導電層654和導電層655的兩層結構形成的例子。
在對形成閘電極的導電層採用導電層654和導電層655的兩層的疊層結構的情況下，例如可以形成氮化鉭層和鎢層、氮化鎢層和鎢層、氮化鉬層和鉬層的疊層膜。還有，若採用氮化鉭層和鎢層的疊層膜時，則容易取得兩者蝕刻的選擇比，因此是最好的。還有，在舉例說明的兩層的疊層膜中，先描述的膜最好是形成在閘極絕緣層653上的膜。這裏，導電層654以20nm~100nm的厚度形成。導電層655以100nm~400nm的厚度形成。另外，閘電極也可以是三層以上的疊層結構，在此情況下，可以採用鉬層、鋁層和鉬層的疊層結構。
接著，在導電層655上選擇性地形成抗蝕劑掩模656和抗蝕劑掩模657。然後，使用抗蝕劑掩模656和抗蝕劑掩模657進行第一蝕刻處理和第二蝕刻處理。
首先，進行使用抗蝕劑掩模656和抗蝕劑掩模657的第一蝕刻處理，對導電層654和導電層655選擇性地進行蝕刻，在單晶半導體層651上形成導電層658和導電層659，在單晶半導體層652上形成導電層660和導電層661(參照圖27(D))。
然後，進行利用抗蝕劑掩模656和抗蝕劑掩模657的第二蝕刻處理，來對導電層659和導電層661的端部進行蝕刻，形成導電層662和導電層663(參照圖27(E))。此外，形成導電層662和導電層663，使其寬度(平行於載流子流過通道形成區域的方向(連接源區和汲區的方向)的方向的長度)小於導電層658和導電層660的寬度。從而，形成由導電層658和導電層662構成的具有兩層結構的閘電極665、以及由導電層660和導電層663構成的具有兩層結構的閘電極666。
對適用於第一蝕刻處理和第二蝕刻處理的蝕刻法，適當地進行選擇即可，但是為了提高蝕刻速度，使用利用ECR(Electron Cyclotron Resonance)方式或ICP(Inductively Coupled Plasma：感應耦合電漿)方式等的高密度電漿源的乾法蝕刻裝置。藉由適當調節第一蝕刻處理和第二蝕刻處理的蝕刻條件，可以使導電層658、660、以及導電層662、663的側面為所希望的楔形。在形成了所希望的閘電極665、666之後，去除抗蝕劑掩模656、657即可。
接著，以閘電極665和閘電極666為掩模，對單晶半導體層651和652添加雜質元素668。在單晶半導體層651中，以導電層658和導電層662為掩模，自匹配地形成一對雜質區域669。另外，在單晶半導體層652中，以導電層660和導電層663為掩模，自匹配地形成一對雜質區域670(參照圖28(A))。
作為雜質元素668，是添加硼、鋁、鎵等的p型雜質元素、或磷、砷等的n型雜質元素。這裏，為了形成n通道型電晶體的高電阻區域，作為雜質元素668添加作為n型雜質元素的磷。另外，在雜質區域669中添加磷，使其含有1×1017 atoms/cm3 ~5×1018 atoms/cm3 左右的濃度。
接著，為了形成作為n通道型電晶體的源區和汲區的雜質區域，形成抗蝕劑掩模671以部分覆蓋單晶半導體層651，並選擇性地形成抗蝕劑掩模672以覆蓋單晶半導體層652。然後，以抗蝕劑掩模671為掩模，對單晶半導體層651添加雜質元素673，在單晶半導體層651中形成一對雜質區域675(參照圖28(B))。
作為雜質元素673，將作為n型雜質元素的磷添加到單晶半導體層651中，所添加的濃度為5×1019 atoms/cm3 ~5×1020 atoms/cm3 。雜質區域675作為源區或汲區而起到作用。雜質區域675形成在與導電層658和導電層662不重疊的區域中。
另外，在單晶半導體層651中，雜質區域676是沒添加有雜質元素673的雜質區域669。雜質區域676的雜質濃度比雜質區域675低，而將它用作高電阻區域或LDD區域。在單晶半導體層651中，通道形成區域677形成在與導電層658和導電層662重疊的區域中。
此外，LDD區域指的是形成於通道形成區域和以高濃度添加雜質元素形成的源區或汲區之間、以低濃度添加雜質元素的區域。若設置LDD區域，就可以緩和汲區附近的電場並防止熱載流子注入而導致的劣化。另外，為了防止由熱載流子導致的導通電流值的劣化，也可以採用隔著閘極絕緣層使LDD區域與閘電極重疊配置的結構(也稱為“GOLD(Gate-drain Overlapped LDD：閘汲重疊LDD)結構”)。
接著，在去除抗蝕劑掩模671和抗蝕劑掩模672後，為了形成p通道型電晶體的源區和汲區，形成抗蝕劑掩模679以覆蓋單晶半導體層651。然後，以抗蝕劑掩模679、導電層660和導電層663為掩模，添加雜質元素680，在單晶半導體層652中形成一對雜質區域681、一對雜質區域682、和通道形成區域683(參照圖28(C))。
作為雜質元素680，使用硼、鋁、鎵等的p型雜質元素。這裏，添加p型雜質元素的硼，以使其含有1×1020 atoms/cm3 ~5×1021 atoms/cm3 左右。
在單晶半導體層652中，雜質區域681形成在與導電層660和導電層663不重疊的區域中，並用作為源區或汲區。使雜質區域681中含有1×1020 atoms/cm3 ~5×1021 atoms/cm3 左右的作為p型雜質元素的硼。
雜質區域682形成在與導電層660重疊且與導電層663不重疊的區域中，是雜質元素680貫穿導電層660並被添加到雜質區域670中的區域。由於雜質區域670顯示為n型的導電性，所以添加雜質元素680，以使雜質區域682具有p型導電性。藉由調整包含在雜質區域682中的雜質元素680的濃度，可以將雜質區域682用作源區或汲區，還可以將它用作LDD區域。
在單晶半導體層652中，通道形成區域683形成在與導電層660和導電層663重疊的區域中。
接著，形成層間絕緣層。層間絕緣層可以由單層結構或疊層結構構成，但這裏是由絕緣層684和絕緣層685的兩層的疊層結構形成的(參照圖29(A))。
作為層間絕緣層，可以利用CVD法或濺射法形成氧化矽層、氧氮化矽層、氮化矽層、或氮氧化矽層等。另外，還可以使用聚醯亞胺、聚醢胺、聚乙烯苯酚、苯並環丁烯、丙烯酸、或環氧等的有機材料、矽氧烷樹脂等的矽氧烷材料、或噁唑樹脂等，利用旋塗法等的塗敷法來形成。還有，矽氧烷材料相當於含有Si-O-Si鍵的材料。矽氧烷的骨架結構是由矽(Si)和氧(O)的鍵構成的。作為取代基，可以使用至少含氫的有機基(例如烷基、芳烴)。有機基也可以包含氟基。
例如，形成膜厚為100nm的氮氧化矽層作為絕緣層684，並形成膜厚為900nm的氧氮化矽膜作為絕緣層685。另外，藉由使用電漿CVD法連續形成絕緣層684和絕緣層685。還有，層間絕緣層也可以是三層以上的疊層結構。另外，還可以採用氧化矽層、氧氮化矽層或氮化矽層，和用聚醯亞胺、聚醯胺、聚乙烯苯酚、苯並環丁烯、丙烯酸、環氧等的有機材料、矽氧烷樹脂等的矽氧烷材料、或噁唑樹脂而形成的絕緣層的疊層結構。
接著，在層間絕緣層(本實施方式中為絕緣層684和685)中形成接觸孔，在該接觸孔中形成用作源電極或汲電極的導電層686(參照圖29(B))。
在絕緣層684和絕緣層685中選擇性地形成接觸孔，以使其到達形成在單晶半導體層651中的雜質區域675、和形成在單晶半導體層652中的雜質區域681。
導電層686可以使用由選自鋁、鎢、鈦、鉭、鉬、鎳和釹中的一種元素或包含多個這些元素的合金構成的單層膜或疊層膜。例如，作為由包含多個這些元素的合金構成的導電層，可以形成含鈦的鋁合金、含釹的鋁合金等。另外，在採用疊層膜的情況下，例如可以採用由鈦層夾著鋁層或上述鋁合金層的結構。
如圖29(B)所示，可以使用SOI基板製造n通道型電晶體和p通道型電晶體。
另外，本實施方式可以與其他實施方式自由地組合。
實施方式4
在本實施方式中，對以給予高性能和高可靠性為目的的半導體裝置的例子進行說明。詳細地說，作為半導體裝置的一個例子，對微處理器、以及能夠以非接觸方式進行資料收發且具有運算功能的半導體裝置的一個例子進行說明。
首先，作為半導體裝置的一個例子，對微處理器進行說明。圖8是表示微處理器500的結構例子的區塊圖。
微處理器500包括運算電路501(Arithmetic logic unit：運算邏輯單元。也稱為ALU)、運算電路控制器502(ALU Controller)、指令解碼器503(Instruction Decoder)、中斷控制器504(Interrupt controller)、時序控制器505(Timing controller)、暫存器506(Register)、暫存器控制器507(Register Controller)、匯流排界面508(Bus I/F)、唯讀記憶體509、以及記憶體介面510(ROM I/F)。
藉由匯流排界面508輸入到微處理器500的指令，在輸入到指令解碼器503並被解碼之後，輸入到運算電路控制器502、中斷控制器504、暫存器控制器507、以及時序控制器505。運算電路控制器502、中斷控制器504、暫存器控制器507、以及時序控制器505根據被解碼了的指令而進行各種控制。
具體地說，運算電路控制器502產生用來控制運算電路501的工作信號。另外，中斷控制器504在執行微處理器500的程式過程中，對來自外部的輸出輸入裝置或周邊電路的中斷要求，根據其優先度和掩模狀態進行判斷而處理。暫存器控制器507產生暫存器506的位址，並且根據微處理器500的狀態進行暫存器506的讀出或寫入。時序控制器505產生控制運算電路501、運算電路控制器502、指令解碼器503、中斷控制器504和暫存器控制器507的工作時序的信號。
例如，時序控制器505具備根據基準時鐘信號CLK1產生內部時鐘信號CLK2的內部時鐘產生部，並且將時鐘信號CLK2提供給上述各種電路。還有，圖8所示的微處理器500只是將其結構簡化而表示的一個例子，而實際上可以根據其用途具有多種多樣的結構。
這樣的微處理器500利用接合在具有絕緣表面的基板或絕緣基板上、且晶體取向一致的單晶半導體層(SOI層)，來形成積體電路，因此不僅可以實現處理速度的高速化，還可以實現低耗電。
接著，對具有以非接觸方式進行資料收發的功能、和運算功能的半導體裝置的一個例子進行說明。圖9是表示這樣的半導體裝置的結構例子的區塊圖。圖9所示的半導體裝置可以被稱為藉由無線通信與外部裝置進行信號收發而工作的電腦(以下稱為“RFCPU”)。
如圖9所示，RFCPU511包括類比電路部512和數位電路部513。作為類比電路部512，包括具有諧振電容器的諧振電路514、整流電路515、恆壓電路516、重定電路517、振盪電路518、解調電路519、以及調變電路520。數位電路部513包括RF介面521、控制暫存器522、時鐘控制器523、介面524、中央處理單元525、隨機存取記憶體526、以及唯讀記憶體527。
RFCPU511的工作概要為如下。天線528所接收的信號根據諧振電路514產生感應電動勢。感應電動勢經過整流電路515而被充電到電容器部529。該電容器部529最好由陶瓷電容器或雙電層電容器等的電容器形成。電容器部529並不一定要與RFCPU511一體化形成，也可以作為其他部件而安裝在構成RFCPU511的具有絕緣表面的基板上。
重定電路517產生對數位電路部513進行重定和初始化的信號。例如，產生延遲於電源電壓的上升而升高的信號作為重定信號。振盪電路518根據由恆壓電路516產生的控制信號，改變時鐘信號的頻率和占空比。解調電路519是解調接收信號的電路，而調變電路520是調變發送資料的電路。
例如，解調電路519由低通濾波器構成，對振幅調變(ASK)方式的接收信號根據其振幅的變動而進行二值化。另外，由於是藉由變動振幅調變(ASK)方式的發送信號的振幅來對發送資料進行發送，所以調變電路520藉由改變諧振電路514的諧振點來改變通信信號的振幅。
時鐘控制器523根據電源電壓或中央處理單元525中的耗電流，產生用來改變時鐘信號的頻率和占空比的控制信號。電源電壓的監視是由電源管理電路530來進行的。
從天線528輸入到RFCPU511的信號被解調電路519解調後，在RF介面521被分解為控制指令、資料等。控制指令存儲在控制暫存器522中。控制指令中包括存儲在唯讀記憶體527中的資料的讀出、向隨機存取記憶體526的資料的寫入、以及向中央處理單元525的運算指令等。
中央處理單元525藉由介面524對唯讀記憶體527、隨機存取記憶體526、以及控制暫存器522進行存取。介面524具有如下功能：利用中央處理單元525所要求的位址，產生對唯讀記憶體527、隨機存取記憶體526、以及控制暫存器522中的任一個的存取信號。
中央處理單元525的運算方式可以採用將OS(作業系統)先存儲在唯讀記憶體527中、在啟動的同時讀出並執行程式的方式。另外，也可以採用由專用電路構成運算電路、以硬體對運算處理進行處理的方式。在並用硬體和軟體的方式中，可以採用如下方式：利用專用運算電路進行一部分的處理，並且使用程式由中央處理單元525進行剩餘的運算。
這樣的RFCPU511利用接合在具有絕緣表面的基板或絕緣基板上、且晶體取向一致的單晶半導體層來形成積體電路，因此不僅可以實現處理速度的高速化，而且還可以實現低耗電。由此，即使提供功率的電容器部529小型化，也可以保證長時間工作。
實施方式5
在本實施方式中，利用圖10~圖13c，作為以給予高性能和高可靠性為目的的半導體裝置的一個例子，對顯示裝置進行說明。
對於SOI基板的支撐基板，可以使用在其之上製造顯示面板的、被稱為母體玻璃的大面積玻璃基板。圖10是使用母體玻璃作為支撐基板107的SOI基板的正面圖。
在一塊母體玻璃551上貼合有從多個單晶半導體基板分離的單晶半導體層552。為了從母體玻璃551切取多個顯示面板，最好將單晶半導體層552接合在顯示面板的形成區域581內。顯示面板具有掃描線驅動電路、信號線驅動電路、以及像素部。因此，將單晶半導體層552接合在顯示面板形成區域581中它們的形成區域(掃描線驅動電路形成區域582、信號線驅動電路形成區域583、像素形成區域584)。
圖11是用來說明使用圖10所示的SOI基板而製造的液晶顯示裝置的圖。圖11(A)是液晶顯示裝置的像素平面圖，圖11(B)是沿J-K線的圖11A的截面圖。
在圖11(A)中，單晶半導體層321是由貼合在母體玻璃551上的單晶半導體層552形成的層，並構成像素的TFT。在此，作為SOI基板，使用根據實施方式1的方法製造的SOI基板。如圖11(B)所示，使用在支撐基板107上層疊了絕緣層102、絕緣層104和單晶半導體層的基板。此外，絕緣層102可以與實施方式1一樣，由氮氧化矽層102a和氧氮化矽層102b構成即可。支撐基板107是分割了的母體玻璃551。如圖11(A)所示，像素具有單晶半導體層321、與單晶半導體層321交叉的掃描線322、與掃描線322交叉的信號線323、像素電極324、以及電連接像素電極324和單晶半導體層321的電極328。
如圖11(B)所示，像素的TFT325形成在絕緣層上。TFT325的閘電極包含在掃描線322中，源電極或汲電極包含在信號線323中。在層間絕緣膜327上設置有信號線323、像素電極324以及電極328。在層間絕緣膜327上形成有柱狀隔件329，以及覆蓋信號線323、像素電極324、電極328和柱狀隔件329而形成取向膜330。在相對基板332上形成有相對電極333、和覆蓋相對電極的取向膜334。柱狀隔件329是為了維持支撐基板107和相對基板332之間的間隙而形成的。在由柱狀隔件329形成的空隙中形成有液晶層335。在單晶半導體層321與信號線323以及電極328連接部，因接觸孔的形成而在層間絕緣層327中產生臺階，而由該臺階導致液晶層335的液晶取向混亂。因此，在該臺階部中形成柱狀隔件329，以防止液晶取向的混亂。
接著，對電致發光顯示裝置(以下，稱為EL顯示裝置)進行說明。圓12是用來說明使用圖10所示的SOI基板製造的EL顯示裝置的圖。圖12(A)是EL顯示裝置的像素的平面圖，圖12(B)是像素的截面圖。
圖12(A)表示由單晶半導體層形成像素部的電晶體的電致發光顯示裝置的一個例子。圖12(A)表示像素的平面，在像素中形成有TFT構成的選擇用電晶體401、以及顯示控制用電晶體402。圖12(B)是表示包括顯示控制用電晶體402的主要部分的截面圖。
選擇用電晶體401的單晶半導體層403、顯示控制用電晶體402的單晶半導體層404是藉由對圖10的SOI基板的單晶半導體層552進行加工而形成的層。像素包括掃描線405、信號線406、電流供應線407以及像素電極408。在EL顯示裝置中，對各個像素設置發光元件，該發光元件具有以下結構，即在一對電極之間夾有包含電致發光材料的層(EL層)。發光元件的一個電極是像素電極408。
在選擇用電晶體401中，閘電極包含在掃描線405中，源電極或汲電極中的一者包含在信號線406中，而另一者則形成為電極411。在顯示控制用電晶體402中，閘電極412與電極411電連接，源電極和汲電極中的一者形成為電連接到像素電極408的電極413，而另一者則包含在電流供應線407中。
還有，作為SOI基板，可以使用根據實施方式3的方法製造的基板。與圖11(B)同樣的，在支撐基板107上層疊絕緣層102、絕緣層104和單晶半導體層404。還有，絕緣層102也可以與實施方式1一樣，由氮氧化矽層102a和氧氮化矽層102b構成即可。支撐基板107是分割了的母體玻璃551。
如圖12(B)所示，覆蓋顯示控制用電晶體402的閘電極412，形成有層間絕緣膜427。在層間絕緣膜427上形成有信號線406、電流供應線407、電極411和413等。另外，在層間絕緣膜上形成有電連接到電極413的像素電極408。像素電極408的周邊部分被絕緣性的隔斷層428圍繞。在像素電極408上形成有EL層429，在EL層429上形成有相對電極430。作為加強板設置有相對基板431，相對基板431利用樹脂層432貼合在支撐基板107上。在EL顯示裝置的像素部中，圖12所示的像素排列為矩陣狀。
EL顯示裝置的灰度控制具有用電流控制發光元件的亮度的電流驅動方式、以及用電壓控制其亮度的電壓驅動方式，但是在電晶體的特性值對於每一個像素的差異很大的情況下，難以採用電流驅動方式，為此必須有修正特性偏差的修正電路。藉由利用本發明有關的SOI基板，由於選擇用電晶體401和顯示控制用電晶體402對於每一個像素的特性偏差很小，所以可以採用電流驅動方式。
如圖11和圖12所示，可以用製造顯示裝置的母體玻璃來製造SOI基板，並且利用該SOI基板製造顯示裝置。再者，在該SOI基板上也可以形成如圖8和圖9所說明的微處理器，所以也可以在顯示裝置中安裝電腦的功能。此外，也可以製造能夠以非接觸方式進行資料的輸入和輸出的顯示裝置。
換言之，藉由使用本發明有關的SOI基板，可以製造各種各樣的電器。作為電器，包括攝像機或數位相機等的相機、導航系統、音頻再現裝置(汽車音響、音響元件等)、電腦、遊戲機、可攜式資訊終端(移動電腦、可攜式電話、可攜式遊戲機或電子書等)、具有記錄媒質的圖像再現裝置(具體地說，是具備再現DVD(digital versatiledisc：數位通用光碟)等的記錄媒體、並顯示其圖像的顯示裝置的裝置)等。
利用圖13來說明電器的具體方式。圖13(A)是表示可攜式電話機901的一個例子的外觀圖。該可攜式電話機901包括顯示部902、操作開關903等而構成。藉由對顯示部902採用圖11中說明的液晶顯示裝置或圓12中所說明的EL顯示裝置，可以成為顯示不均很少且圖像品質優異的顯示部902。對於可攜式電話機901中包含的微處理器或記憶體等，也可以採用由本發明有關的SOI基板所形成的半導體裝置。
此外，圖13(B)是表示數位播放器911的結構例子的外觀圖。數位播放器911包括顯示部912、操作部913和耳機914等。可以使用頭戴式耳機或無線式耳機來代替耳機914。藉由對顯示部912採用圖11中所說明的液晶顯示裝置或圖12中所說明的EL顯示裝置，即使是在螢幕尺寸為0.3英寸~2英寸左右的情況下，也可以顯示高清晰的圖像以及大量文字資訊。另外，對於數位播放器911中所包含的存儲音樂資訊的存儲部、微處理器，也可以採用本發明有關的SOI基板所形成的半導體裝置。
另外，圖13(C)是電子書921的外觀圖。該電子書921包括顯示部922和操作開關923。既可在電子書921中內置數據機，又可內置圖9的RFCPU，從而也可以是能夠以無線方式收發資訊的結構。藉由對顯示部922採用圖11所說明的液晶顯示裝置或者圖12所說明的EL顯示裝置，進行高圖像品質的顯示。對於電子書921中存儲資訊的存儲部或使電子書921發揮作用的微處理器，可以採用本發明有關的SOI基板所形成的半導體裝置。
實施方式6
利用具有使用了本發明有關的SOI基板的顯示元件的半導體裝置，可以完成電視裝置。對以給予高性能和高可靠性為目的的電視裝置的例子進行說明。
圖14是表示電視裝置(液晶電視裝置或EL電視裝置等)的主要結構的區塊圖。
作為其他外部電路的結構，在圖像信號的輸入一側是由以下構成的：對調諧器1904所接收的信號中的圖像信號進行放大的圖像信號放大電路1905；將從其中輸出的信號轉換為與紅、綠和藍的各色對應的顏色信號的圖像信號處理電路1906；以及用於將該圖像信號轉換成驅動器IC的輸入規格的控制電路1907等。控制電路1907將信號分別輸出到掃描線一側和信號線一側。在進行數位驅動的情況下，也可以是在信號線一側設置信號分割電路1908、將輸入數位信號分割成m個而提供的結構。
調諧器1904所接收的信號中的音頻信號被傳送到音頻信號放大電路1909，其輸出經過音頻信號處理電路1910提供給揚聲器1913。控制電路1911從輸入部1912接收接收站(接收頻率)和音量的控制資訊，並將信號傳送到調諧器1904和音頻信號處理電路1910。
如圖15(A)、(B)所示，將顯示模組裝入框體中，從而可以完成電視裝置。將還安裝有FPC的顯示面板一般稱作EL顯示模組。因此，若使用EL顯示模組則可以完成EL電視裝置，若使用液晶顯示模組則可以完成液晶電視裝置。由顯示模組形成主螢幕2003，作為其他附屬設備具備揚聲器部2009和操作開關等。像這樣，藉由應用根據本發明的SOI基板，可以完成電視裝置。
另外，也可以使用相位差板或偏振片來遮擋從外部入射的光的反射光。還有，若使頂部發射型半導體裝置，則可以對成為隔牆的絕緣層進行著色而用作黑矩陣。該隔牆可以藉由液滴噴射法等形成，也可以在顏料類的黑色樹脂或在聚醯亞胺等樹脂材料中混合碳黑等，還可以採用其疊層。藉由液滴噴射法還可以在同一區域中多次噴射不同的材料來形成隔牆。作為相位差板，使用λ/4板和λ/2板，設計成能夠控制光即可。其結構是從TFT元件基板一側依次為發光元件、密封基板(密封材料)、相位差板(λ/4板、λ/2板)、以及偏振片的結構，從發光元件發射的光藉由它們而從偏振片一側發射到外部。該相位差板或偏振片可以設置在光發射的一側即可，若是兩側發射的雙面發射型半導體裝置，則也可以設置在兩側。另外，也可以在偏振片的外側具有防反射膜。由此，可以顯示更清晰更精密的圖像。
如圖15(A)所示，利用了顯示元件的顯示用面板2002被組裝到框體2001中，由接收機2005進行一般電視廣播的接收，並且藉由數據機2004與有線或無線的通信網路連接，由此還可以進行單向(由發送者到接收者)或雙向(在發送者和接收者之間，或者在接收者彼此之間)的資訊通信。電視裝置的操作可以由組裝在框體中的開關或另行提供的遙控器2006來進行，在該遙控裝置上還可以設置顯示輸出資訊的顯示部2007。
另外，對於電視裝置，還可以附加有如下結構：除了主螢幕2003以外，使用第二顯示用面板形成輔助螢幕2008，並顯示頻道或音量等。在這種結構中，也可以採用視角優異的EL顯示用面板形成主螢幕2003，採用能夠以低耗電進行顯示的液晶顯示用面板來形成輔助螢幕2008。另外，為了使低耗電化優先，可以採用如下結構：使用液晶顯示用面板來形成主螢幕2003，使用EL顯示用面板形成輔助螢幕2008，並且輔助螢幕2008能夠點亮和熄滅。若使用本發明，則即使在使用這樣大型基板且使用多個TFT和電子部件的情況下，也可以高生產率地製造具有高性能且高可靠性的半導體裝置。
圖15(B)為具有例如20~80英寸的大型顯示部的電視裝置，包括框體2010、作為操作部的鍵盤部2012、顯示部2011、和揚聲器部2013等。本發明適用於顯示部2011的製造。由於圖15(B)的顯示部使用了可彎曲的物質，因此成為顯示部彎曲了的電視裝置。由於可以這樣自由地設計顯示部的形狀，所以能夠製造所希望形狀的電視裝置。
藉由使用本發明有關的SOI基板，可以高生產率地製造具有顯示功能的高性能且高可靠性半導體裝置。因此，可以高生產率地製造高性能、高可靠性的電視裝置。
當然，本發明不局限於電視裝置，還可以用於如個人電腦的監視器、鐵路的車站或機場等中的資訊顯示幕、街頭上的廣告顯示幕等的大面積顯示媒體的各種用途。
實施方式7
圖16是採用了本發明的可攜式電話機的結構的一個例子，它表示與圖13(A)所示的可攜式電話機不相同的例子。在圖16的可攜式電話機中，圖16(A)是正面圖，圖16(B)是背面圖，圖16(c)是展開圖。可攜式電話機具有電話和可攜式資訊終端雙方的功能，並內置有電腦，除了音頻通話以外還能夠進行各種資料處理，即所謂的智慧手機。
可攜式電話機由框體1001和1002兩個框體構成。在框體1001上具備顯示部1101、揚聲器1102、麥克風1103、操作鍵1104、指向設備1105、相機用透鏡1106、外部連接端子1107、耳機端子1008等，在框體1002上具備鍵盤1201、外部記憶體插槽1202、相機用透鏡1203、燈1204等。另外，天線內置於框體1001內部。
另外，除了上述結構以外，還可以內置非接觸IC晶片和小型記錄裝置等。
對於能夠組合其他上述實施方式中所示的半導體裝置的顯示部1101，根據使用方式適當地改變顯示的方向。由於在與顯示部1101同一面上具備了相機用透鏡1106，所以可以實現電視電話。另外，能夠以顯示部1101為取景器，使用相機用透鏡1203和燈1204拍攝靜態圖像和動態圖像。揚聲器1102和麥克風1103不局限於音頻通話，還能進行電視電話、錄音、再現等。利用操作鍵1104，能夠進行打電話、接電話，電子郵件等的簡單資訊輸入、圖像滾動、或指標移動等。再者，圖16(A)所示的彼此重疊的框體1001和框體1002可以藉由滑動而如圖16(c)所示那樣展開，從而可以用作可攜式資訊終端。在此情況下，可以使用鍵盤1201和指向設備1105進行順利操作。外部連接端子1107可以與Ac適配器和USB電纜等的各種電纜連接，能夠進行充電以及與電腦等的資料通信。另外，還可以將記錄媒體插入到外部記憶體插槽1202來對應於更大量資料的存儲和移動。
另外，除了上述功能以外，還可以具有紅外線通信功能、電視接收功能等。
藉由將根據本發明的SOI基板應用於顯示部1101，可以提供高性能且高可靠性的可攜式電話機。
如上所述，藉由應用本發明有關的SOI基板，可以高生產率地製造具有顯示功能的高性能且高可靠性半導體裝置。因此，可以高生產率地製造高性能、高可靠性的可攜式電話。
如上所述，本發明的應用範圍非常廣泛，可應用於各種領域的電子設備或資訊顯示裝置。
實施例1
下面，根據實施例更詳細地說明本發明。勿須置言，本發明不局限於該實施例，而是由申請專利範圍的範圍特定的。在本實施例中，對SOI基板的單晶半導體層的表面粗糙度進行說明。
利用圖17說明本實施例的SOI基板的製造方法。圖17中所示的製造方法對應於實施方式1所說明的製造方法。
作為半導體基板，準備單晶矽基板。單晶矽基板是5英寸的p型矽基板，其面取向是(100)，而其側面取向為<110>。以下，將單晶矽基板寫為“c-Si基板601”。
用純水清洗c-Si基板601，並乾燥。接著，利用電漿CVD裝置，在c-Si基板601上形成氧氮化矽層602a，並且在氧氮化矽層602a上形成氮氧化矽層602b(參照圖17(A))。
在利用平行平板型電漿CVD裝置時，不使c-Si基板601暴露於大氣中，而連續地形成氧氮化矽層602a和氮氧化矽層602b。此時的成膜條件如下所述。這裏，在形成氧氮化矽層602a之前，用氫氟酸水溶液清洗60秒，進行去除c-Si基板601的氧化膜的步驟。
<氧氮化矽層602a>
‧厚度　50nm
‧氣體的種類(流量)
SiH4 　(4sccm)
N2 O　(800sccm)
‧基板温度　400℃
‧壓力　40Pa
‧RF頻率　27MHz
‧RF功率　50W
‧電極間距　15mm
‧電極面積　615.75cm2
<氮氧化矽層602b>
‧厚度　50nm
‧氣體的種類(流量)
SiH4 　(10sccm)
NH3 　(100sccm)
N2 O　(20sccm)
H2 　(400sccm)
‧基板温度　300℃
‧壓力　40Pa
‧RF頻率　27MHz
‧RF功率　50W
‧電極間距　30mm
‧電極面積　615.75cm2
接著，如圖17(B)所示，利用離子摻雜裝置對c-Si基板601照射氫離子605，形成損傷區域603。作為源氣體使用100%氫氣，利用電場加速並添加到c-Si基板601中，而不對離子化了的氫進行質量分離。詳細條件如下所述。
‧源氣體　H2
‧RF功率　100W
‧加速電壓　40kV
‧劑量　2.0×1016 ions/cm2
在離子摻雜裝置中，從氫氣產生H+ 、H2 + 、H3 + 三種離子種，將這些離子種全部摻雜到c-Si基板601中。在從氫氣產生的離子種中，80%左右是H3 + 。
在形成損傷區域603之後，利用純水清洗c-Si基板601，並用電漿CVD裝置在氮氧化矽層602b上形成厚50nm的氧化矽膜604(參照圖17(C))。作為氧化矽膜604的源氣體，使用矽酸乙酯(TEOS：化學式為Si(OC2 H5 )4 )和氧氣。氧化矽膜604的成膜條件如下所述。
<氧化矽膜604>
‧厚度　50nm
‧氣體的種類(流量)
TEOS(15sccm)
O2 　(750sccm)
‧基板温度　300℃
‧壓力　100Pa
‧RF頻率　27MHz
‧RF功率　300W
‧電極間距　14mm
‧電極面積　615.75cm2
準備玻璃基板607(圖17(D))。作為玻璃基板607，使用旭硝子株式會社製造的鋁矽酸鹽玻璃基板(產品名稱為“AN100”)。清洗玻璃基板607以及形成有氧化矽膜604的c-Si基板601。對於清洗，是在純水中進行超聲波清洗後，進行用含臭氧的純水的處理。
接著，如圖18(A)所示，藉由將玻璃基板607和c-Si基板601緊貼，而使玻璃基板607和氧化矽膜604接合。利用該步驟，玻璃基板607和c-Si基板601貼合。該步驟並不伴隨加熱處理，而是常溫下的處理。
接著，在擴散爐中進行加熱處理，如圖18(B)所示，在損傷區域603中分離。首先，在200℃下進行2個小時的加熱，將加熱溫度上升到600℃，再進行2個小時的加熱。藉由該一系列的加熱處理，在c-Si基板601的損傷區域603中發生龜裂，而c-Si基板601在損傷區域中分離。利用該步驟，藉由在600℃以上加熱c-Si基板601，可以使貼合在玻璃基板上的矽層的結晶性進一步接近於單晶半導體基板的結晶性。
在加熱處理結束後，從擴散爐中取出玻璃基板607和c-Si基板601。由於加熱處理使玻璃基板607和c-Si基板601成為可以分離的狀態，所以若去掉c-Si基板601，則可以形成從c-Si基板601分離了的矽層608貼合在玻璃基板607上的SOI基板。
SOI基板具有在玻璃基板607上依次層疊氧化矽膜604、氮氧化矽層602b、氧氮化矽層602a和矽層608的結構。在本實施例中，矽層608的厚度是120nm左右。
接著，對SOI基板的矽層608的表面進行乾法蝕刻。藉由對矽層608進行乾法蝕刻，使矽層609的厚度為95nm(參照圖18(C))。矽層608的蝕刻條件如下所述。
‧接通到線圈型電極的功率　150W
‧接通到下部電極的功率　40W
‧反應壓力　1.0Pa
‧蝕刻氣體(氯的流量)　100sccm
接著，如圖19(A)所示，對SOI基板的矽層609照射雷射光束606，形成具有矽層610的SOI基板。圖19(B)的矽層610對應於雷射光束606照射後的矽層609。
然後，對矽層610進行乾法蝕刻，使其膜厚減薄到60nm。藉由上述步驟，形成圖19(C)所示的SOI基板。此外，蝕刻條件與圖18(C)所示的條件相同。
為進行圖19(A)的雷射光束照射而使用的雷射器的規格如下所述。
<雷射器的規格>
XeCl準分子雷射器
波長　308nm
脈衝寬度　25nsec
重複頻率　30Hz
利用包括柱面透鏡等的光學系統，使雷射光束606成為束點為線形的線形光束。一邊與雷射光束606相對地移動玻璃基板607，一邊照射雷射光束606。此時，雷射光束606的掃描速度為1.0mm/sec，並且對相同區域照射雷射光束606十二次。
另外，雷射光束606的氣氛為大氣氣氛或者氮氣氣氛。在本實施例中，氮氣氣氛是一邊照射大氣中的雷射光束606、一邊將氮氣噴射到被照射面而形成的。
雷射光束606的能量密度在大約540mJ/cm2 ~700mJ/cm2 的範圍內。
本發明人對在進行了乾法蝕刻之後、由雷射光束606的照射而引起的矽層的表面粗糙度進行了測定。另外，還對在照射了雷射光束606之後、由進行乾法蝕刻或濕法蝕刻而引起的矽層的表面粗糙度進行了測定。
對於矽層的表面粗糙度及其結晶性的分析，可以採用由光學顯微鏡、原子力顯微鏡(AFM：Atomic Force Microscope)和掃描電子顯微鏡(SEM：Scanning Electron Microscope)的觀察、電子背散射圖像(EBSP：Electron Back Scatter Diffraction Pattern)的觀察、以及拉曼光譜測定等。
在本實施例中對於矽層的表面粗糙度的測定，是利用原子力顯微鏡(AFM：Atomic Force Microscope)，測定了矽層的平均面粗糙度(Ra)、均方根面粗糙度(RMS)、峰谷的最大高低差(P-V)。
這裏，平均面粗糙度(Ra)是指將JISB0601：2001(ISO4287:1997)所定義的中心線平均粗糙度Ra擴展到三維而得到的，以使其可以適用於測定面。它可以表示為從基準面到指定面的偏差的絕對值的平均值，可從下式得到。
另外，測定面是指所有測定資料所表示的面，記為下式。
[數學式2]
Z=F(X,Y)
另外，指定面是指成為粗糙度測量的對象的面，是由座標(X1 ，Y1 )、(X1 ，Y2 )、(X2 ，Y1 )、(X2 ，Y2 )表示的四點所圍成的長方形區域，將指定面為理想的平坦時的面積設定為S0 。此外，S0 可由下式求出。
[數學式3]
S0 =(X2 -X1 )×(Y2 -Y1 )
另外，基準面是指將指定面的高度的平均值設定為Z0 時，表示為Z=Z0 的平面。基準面平行於XY平面。此外，Z0 可由下式求出。
均方根面粗糙度(RMS)是指將對於截面曲線的RMS，和Ra同樣地擴展至三維而得到的，以使其適用於測定面。它可以表示為從基準面到指定面的偏差的均方根的平均值的平方根，可從下式得到。
峰谷的最大高低差(P-V)可以用指定面中最高的峰頂的高度Zmax 和最低的谷底的高度Zmin 的差來表示，可從下式得到。
[數學式6]
P-V=Zmax -Zmin
這裏所說的峰頂和谷底是指將JISB0601：2001(ISO4287：1997)中定義的“峰頂”和“谷底”擴展至三維而得的，峰頂表示指定面的峰中的最高處，谷底表示指定面中的最低處。
本實施例中的平均面粗糙度(Ra)、均方根面粗糙度(RMS)、峰谷的最大高低差(P-V)的測量條件如下所述。
‧原子力顯微鏡(AFM)：掃描型探針顯微鏡SPI3800N/SPA500(精工電子株式會社制)
‧測定模式：動態力模式(DFM模式)
‧懸臂：SI-DF40(矽制，彈簧常數為42N/m，諧振頻率為250~390kHz，探針前端R≦10nm)
‧掃描速度：1.0Hz
‧測定面積：10μm×10μm
‧測定點數：256點×256點
另外，DFM模式是指在以某一頻率(懸臂固有的頻率)使懸臂諧振的狀態下，一遑控制探針和樣品的距離以使懸臂的振動振幅恆定、一遑測定表面形狀的測定模式。該DFM模式是以不接觸樣品表面的方式進行測定的，因此可以不損傷樣品表面，而保持原有形狀進行測定。
在本實施例中，矽層的表面粗糙度的測定是按照上述條件對如下矽層(A)~(F)進行，並得到三維表面形狀的圖像：(A)分離了c-Si基板之後(未處理)的矽層：(B)進行了乾法蝕刻處理之後的矽層；(C)雷射照射後的矽層；(D)在進行乾法蝕刻處理之後照射了雷射光束的矽層；(E)在進行乾法蝕刻處理之後照射雷射光束並進行了乾法蝕刻處理的矽層；以及(F)在進行乾法蝕刻處理之後照射雷射光束並進行了濕法蝕刻處理的矽層。考盧到所得到的測定圖像的基板截面的曲率，利用附屬軟體，用最小二乘法從圖像的所有資料求出一次平面並擬合，進行用來修正面內的傾斜的一次傾斜修正，接著，同樣地進行用來修正二次曲線的二次傾斜修正，然後再利用附屬軟體，進行表面粗糙度的解析，分別計算出平均面粗糙度(Ra)、均方根面粗糙度(RMS)、和峰谷的最大高低差(P-V)。
圖20表示根據AFM的測定結果。圖20(D)表示在乾法蝕刻後照射了雷射光束的矽層的表面的觀察圖像。另外，為了確認在進行乾法蝕刻處理之後照射雷射光束的效果，圖20(A)表示分離了c-Si基板之後(未處理)的矽層的表面的觀察圖像，圖20(B)表示乾法蝕刻後的矽層的表面的觀察圖像，圖20(C)表示雷射照射後的矽層的表面的觀察圖像。另外，圖20(E)表示乾法蝕刻後照射雷射光束，並進行了乾法蝕刻的矽層的表面的觀察圖像，圖20(F)表示乾法蝕刻後照射雷射光束，並進行了濕法蝕刻處理的矽層的表面的觀察圖像。另外，圖20(A)~(F)對應於圖21(A)~(F)的鳥瞰圖。此外，圖20(A)的矽層的表面的觀察圖像和圖21(A)的鳥瞰圖的圖像在橫向上有流動，但是根據平均面粗糙度(Ra)、均方根面粗糙度(RMS)、以及峰谷的最大高低差(P-V)的定義式，並不影響到表面粗糙度的解析。
表1表示根據圓20(A)~圓20(F)的DFM圖像而計算出的表面粗糙度。
在圖21(A)所示的未處理的矽層的鳥瞰圖中，由於保持了晶體缺陷和分離時的形狀，所以矽層的表面為陡峭的突起狀。因此，若對矽層進行乾法蝕刻，則可以如圖21(B)所示，去除矽層表面的晶體缺陷和分離時的損傷。但是，矽層中的晶體缺陷並沒有被去除，所以矽層的結晶性無法得到恢復。另外，雖然藉由對矽層照射雷射光束可以恢復矽層中的結晶性，但是如圖21(C)所示，由於單晶半導體層表面的晶體缺陷和分離時的損傷進入到了單晶半導體層內部，所以在矽層中殘留有晶體缺陷。因而，藉由進行乾法蝕刻，去除單晶半導體層表面的晶體缺陷和分離時的損傷，再對去除了晶體缺陷和分離時的損傷的矽層照射雷射光束，從而可以獲得其結晶性恢復了的矽層。。
因此，藉由對減少了晶體缺陷的單晶矽層進行薄膜化，可以製造利用了被薄膜化的單晶矽層的優點的高性能電晶體。
如上所述，從表1、圖20和圖21可知，藉由在乾法蝕刻後照射雷射光束，可以實現被貼合在支撐基板上的矽層的平坦性的提高。
實施例2
在本實施例中，利用圖24~圖26所示的實驗資料，對以下兩個單晶半導體層的特性差異進行說明，即在進行了乾法蝕刻後照射雷射光束而再單晶化了的單晶半導體層；以及不進行乾法蝕刻就照射雷射光束而再單晶化了的單晶半導體層。
在本實施例中，製造了在進行乾法蝕刻之後照射雷射光束而再單晶化了的單晶半導體層、以及不進行乾法蝕刻就照射雷射光束而再單晶化了的單晶半導體層之後，利用各自的單晶半導體層而製造了薄膜電晶體。就是說，製造只在是否進行乾法蝕刻處理方面不相同的薄膜電晶體，從而進行特性比較。下面，表示出具體的條件。
從損傷區域中分離單晶半導體基板、到將單晶半導體層貼合在支撐基板上的製造步驟，是與實施例1的圖17(A)~18(B)同樣地進行，進行直到。在損傷區域，將單晶半導體基板分離成貼合有單晶半導體層的支撐基板和單晶半導體基板的一部分之後，分別形成以下單晶半導體層，即在進行乾法蝕刻之後照射雷射光束而再單晶化了的單晶半導體層、以及不進行乾法蝕刻就照射雷射光束而再單晶化了的單晶半導體層。
這裏，對雷射光束的照射能量密度進行說明。不進行乾法蝕刻就照射雷射光束而再單晶化時的雷射光束的能量密度與在進行了乾法蝕刻之後照射雷射光束時的不同。這是因為使單晶半導體層再單晶化所需要的能量密度根據單晶半導體層的膜厚的不同而不同。在本實施例中，被分離成貼合有單晶半導體層的支撐基板和單晶半導體基板的一部分之後的單晶半導體層的膜厚為120nm左右，藉由進行乾法蝕刻，則單晶半導體層的膜厚為95nm左右。由這些單晶半導體層的膜厚所決定的雷射光束的能量密度，在不進行乾法蝕刻就照射雷射光束的情況下為701mJ/cm2 、710mJ/cm2 、719mJ/cm2 ，而在進行了乾法蝕刻之後照射雷射光束的情況下為648mJ/cm2 、658mJ/cm2 、669mJ/cm2 。
在進行了乾法蝕刻之後照射雷射光束而再單晶化了的單晶半導體層，是在與圖18(C)同樣地進行了乾法蝕刻之後，與圖19(A)同樣地進行雷射光束照射，再與圖19(B)同樣地進行乾法蝕刻。另外，不進行乾法蝕刻就照射雷射光束而再單晶化了的單晶半導體層，是與圖19(A)同樣地進行雷射光束照射，再與圖19(B)同樣地進行乾法蝕刻，而不進行圖18(C)所示的乾法蝕刻。
接著，利用圖22(A)~圖23(C)對薄膜電晶體的製造方法進行說明。圖22(A)中表示根據上述方法而製造的SOI基板。圖22(A)所示的SOI基板具有在玻璃基板607上依次層疊氧化矽膜604、氮氧化矽層602b、氧氮化矽層602a、以及矽層611的結構。氧化矽膜604的膜厚為50nm，氮氧化矽層602b的膜厚為50nm，氧氮化矽層602a的膜厚為50nm。矽層611的膜厚為55nm。
接著，進行用來控制臨限值的通道摻雜。按以下條件進行：使用硼作為材料氣體，加速電壓為15kv且矽層611中的峰值濃度為2×1017 atoms/cm3 。然後，使用光刻法形成由抗蝕劑構成的掩模(未圖示)，將矽層611蝕刻成所希望的形狀，形成矽層705、706(參照圖22(B))。
接著，作為覆蓋被蝕刻了的矽層的閘極絕緣膜707，利用高密度電漿(High Density Plasma)法形成膜厚10nm的氧化矽層，並利用電漿CVD法形成70nm的氧氮化矽層。然後，在閘極絕緣膜707上以疊層結構形成膜厚30nm的氮化鉭層和膜厚370nm的鎢層作為導電膜。
接著，利用光刻法形成由抗蝕劑構成的掩模(未圖示)，並對鎢層和氮化鉭層進行蝕刻，在形成閘電極708、709後，去除掩模(參照圖22(c))。在去除掩模之後，再形成一個由抗蝕劑構成的掩模711以覆蓋矽層706，並進行摻雜處理。將賦予n型(一導電型)的雜質元素710引入到用作n通道型TFT的活性層的矽層705中。在此情況下，藉由蝕刻鎢層和氮化鉭層而形成的閘電極708，用作為對賦予n型的雜質元素710的掩模，自匹配地形成通道形成區域720和夾有該通道形成區域720的雜質區域712a、712b(參照圖22(D))。在本實施例的摻雜處理中，按以下條件進行：使用5%的PH3 /H2 作為材料氣體，劑量為3×1015 ions/cm3 ，加速電壓為60kv。
然後，在去除了由抗蝕劑構成的掩模711之後，再形成一個由抗蝕劑構成的掩模714以覆蓋n通道型薄膜電晶體的矽層705，並進行摻雜處理。將賦予p型(與一導電型相反的導電型)的雜質元素713引入到用作p通道型TFT的活性層的矽層706中。在此情況下，閘電極709用作為對賦予p型的雜質元素713的掩模，自匹配地形成通道形成區域721和夾有該通道形成區域721的雜質區域715a、715b(參照圖22(E))。在本實施例的摻雜處理中，按以下條件進行：使用15%的B2 H6 /H2 作為材料氣體，劑量為1.6×1016 ions/cm2 ，加速電壓為80kv。
利用上述步驟，在每個島狀矽層中形成通道形成區域、以及夾有該通道形成區域的雜質區域。
接著，去除由抗蝕劑構成的掩模714，利用電漿CVD法形成膜厚50nm的氧氮化矽膜(組成比：Si=32.8%，O=63.7%，H=3.5%)作為第一層間絕緣膜716。然後，藉由熱處理，進行島狀矽層的結晶性的恢復、以及使添加在各個島狀矽層中的雜質元素的活性化。在本實施例中，利用使用退火爐的熱退火法，以480℃在氮氣氣氛中進行熱處理一個小時。
接著，在第一層間絕緣膜上形成由無機絕緣材料或有機絕緣材料構成的第二層間絕緣膜717。在本實施例中，使用CVD法形成膜厚100nm的氮化矽膜，然後形成膜厚600nm的氧化矽膜(參照圖23(A))。並且，藉由進行熱處理，可以進行氫化處理。在本實施例中，使用退火爐以410℃進行1個小時的熱處理。
接著，使用由抗蝕劑構成的掩模，在絕緣膜中形成到達單晶半導體層的接觸孔718(開口部)(參照圖23(B))。根據所使用的材料的選擇比，蝕刻可以進行一次，也可以進行多次。藉由蝕刻，去除絕緣膜並形成到達源區或汲區的開口部718。
接著，如附圖所示那樣形成導電層以覆蓋開口部718，藉由蝕刻導電層，形成作為與各源區或汲區的一部分分別電連接的源電極或汲電極而起到作用的導電層(參照圖23(C))。在本實施例中，作為導電層，以膜厚60nm的鈦層、膜厚40nm的氮化鈦層、膜厚300nm的鋁層、以及膜厚100nm的鈦層的疊層結構而形成。再進行蝕刻，形成源電極或汲電極719a、719b。
如上所述，可以形成根據本實施例的薄膜電晶體。
圖24表示以下兩種n通道型電晶體的對臨限值電壓的概率統計分佈圖，即使用在進行乾法蝕刻之後照射雷射光束而再單晶化了的單晶半導體層所製造的n通道型電晶體(以下稱為“被進行了乾法蝕刻的電晶體”)；以及使用不進行乾法蝕刻就照射雷射光束而再單晶化了的單晶半導體層所製造的n通道型電晶體(以下稱為“沒有進行乾法蝕刻的電晶體”)。
圖24(A)表示不進行乾法蝕刻就照射了雷射光束(能量密度為701mJ/cm2 (標記○)、710mJ/cm2 (標記□)、719mJ/cm2 (標記◇))的情況，圖24(B)表示在進行乾法蝕刻之後照射了雷射光束(能量密度為648mJ/cm2 (標記○)、658mJ/cm2 (標記□)、669mJ/cm2 (標記◇))的情況。任何一種情況都是通道形成區域的長度/通道形成區域的寬度=8μm/8μm的n通道型電晶體。圖24的資料是藉由將汲電壓(Vd )設定為5V進行測量而得到的。在圓24(A)、(B)中，橫軸表示臨限值電壓Vth[V]，縱軸表示百分比[%]。另外，圖中的分佈越平行於縱軸，則表示偏差越小。還有，如上所述，雷射光束的能量密度在不進行乾法蝕刻的情況下和進行了乾法蝕刻的情況是不同的，這是因為再單晶化所需的能量密度根據單晶半導體層的厚度的不同而不同。因此，能量密度的不同並不影響到電晶體特性的偏差。圖25、圖26中也是一樣的。
在圖24(B)中，進行了乾法蝕刻的電晶體的臨限值電壓的值99%在以下範圍內：能量密度為648mJ/cm2 時，為1.45±0.17V；能量密度為658mJ/cm2 時，為1.46±0.22V；能量密度為668mJ/cm2 時，為1.36±0.13V。與之相對的，在圖24(A)中，沒有進行乾法蝕刻的電晶體的臨限值電壓的值99%在以下範圍內：能量密度為701mJ/cm2 時，為1.46±0.70V；能量密度為710mJ/cm2 時，為1.99±1.20V；能量密度為719mJ/cm2 時，為1.59±0.93V。就是說，從圖24(A)、(B)可知，與沒有進行乾法蝕刻的情況相比，在進行乾法蝕刻之後照射雷射光束的情況可以進一步降低偏差。
圖25中表示對亞臨限值擺幅(S值)的概率統計分佈圖。圓25(A)表示沒有進行乾法蝕刻就照射了雷射光束(能量密度為701mJ/cm2 (標記○)、710mJ/cm2 (標記□)、719mJ/cm2 (標記◇))的情況，圖25(B)中表示在進行乾法蝕刻之後照射了雷射光束(能量密度為648mJ/cm2 (標記○)、658mJ/cm2 (標記□)、669mJ/cm2 (標記◇))的情況。在任何一種情況下，都對通道形成區域的長度/通道形成區域的寬度=8μm/8μm的n通道型TFT進行測定。在圖25(A)、(B)中，橫軸表示亞臨限值擺幅S值[V/dec]，縱軸表示百分比[%]。
在圖25(B)中，進行了乾法蝕刻的電晶體的S值的99%在以下範圍內：能量密度為648mJ/cm2 時，為1.18±0.02V/dec；能量密度為658mJ/cm2 時，為0.16±0.03V/dec；能量密度為668mJ/cm2 時，為0.16±0.02V/dec。與之相對的，在圖25(A)中，沒有進行乾法蝕刻的電晶體的S值的99%在以下範圍內：能量密度為701mJ/cm2 時，為0.17±0.04V/dec；能量密度為710mJ/cm2 時，為0.19±0.07V/dec；能量密度為719mJ/cm2 時，為0.17±0.07V/dec。就是說，從圖25(A)、(B)可知，與沒有進行乾法蝕刻的情況相比，在進行乾法蝕刻之後照射了雷射光束的情況可以進一步降低偏差。
圖26中表示對場效應遷移率的概率統計分佈圓。圖26(A)表示沒有進行乾法蝕刻就照射了雷射光束(能量密度為701mJ/cm2 (標記○)、710mJ/cm2 (標記□)、719mJ/cm2 (標記◇))的情況，而圖26B表示在進行乾法蝕刻之後照射了雷射光束(能量密度為648mJ/cm2 (標記○)、658mJ/cm2 (標記□)、669mJ/cm2 (標記◇))的情況。在任一情況下，都對通道形成區域的長度/通道形成區域的寬度=8μm/8μm的n通道型TFT進行測定。在圖26(A)、(B)中，橫軸表示場效應遷移率μ[cm2 /Vs]，縱軸表示百分比[%]。
在圖26(B)中，進行了乾法蝕刻的電晶體的場效應遷移率的99%在以下範圍內：能量密度為648mJ/cm2 時，為434±30cm2 /Vs；能量密度為658mJ/cm2 時，為471±38cm2 /Vs；能量密度為668mJ/cm2 時，為446±25cm2 /Vs。與之相對的，在圖26(A)中，沒有進行乾法蝕刻的電晶體的場效應遷移率的99%在以下範圍內：能量密度為701mJ/cm2 時，為434±51cm2 /Vs；能量密度為710mJ/cm2 時，為497±57cm2 /Vs；能量密度為719mJ/cm2 時，為450±51cm2 /Vs。就是說，從圖26(A)、(B)可知，與沒有進行乾法蝕刻的情況相比，在進行乾法蝕刻之後照射了雷射光束的情況可以進一步降低偏差。
如上所述，若使用本發明而獲得的單晶半導體層製造TFT，則可以降低臨限值電壓、S值、以及場效應遷移率的偏差，從而本發明的有效性很明確。這是因為：藉由對貼合在支撐基板上的單晶半導體層進行乾法蝕刻，在去除單晶半導體層表面的缺陷和損傷後照射雷射光束，因此可以防止在由雷射光束照射而引起的單晶半導體層熔化時，缺陷和損傷進入到單晶半導體層內部。因而，藉由使用缺陷減少且平坦性高的單晶半導體層，可以製造多個元件之間的特性偏差被抑制的半導體裝置。因此，可以提供可靠性高的半導體裝置。
本申請是根據2007年10月10日和2007年11月1日向日本專利局提出申請的日本專利申請編號2007-265014和2007-285567而製作的，所參考的全部內容都包括在本申請中。
101．．．單晶半導體基板
102．．．絕緣層
102a．．．絕緣層
102b．．．絕緣層
103．．．損傷區域
104．．．絕緣層
105．．．離子束
106．．．雷射光束
107．．．支撐基板
108．．．單晶半導體層
109．．．單晶半導體層
110．．．單晶半導體層
111．．．單晶半導體層
112．．．絕緣層
113．．．箭頭
114．．．部分
205．．．單晶半導體層
206．．．單晶半導體層
207．．．閘絕緣層
208．．．閘電極層
209．．．閘電極層
210．．．雜質元素
211．．．掩模
212a．．．n型雜質區域
213．．．雜質元素
214．．．掩模
215a．．．p型雜質區域
215b．．．p型雜質區域
216a．．．側壁絕緣層
216c．．．側壁絕緣層
217．．．雜質元素
218．．．掩模
219a．．．n型雜質區域
219b．．．n型雜質區域
220a．．．n型雜質區域
221．．．通道形成區域
222．．．雜質元素
223．．．掩模
224a．．．p型雜質區域
225a．．．p型雜質區域
226．．．通道形成區域
227．．．絕緣膜
228．．．絕緣層
229a．．．佈線層
231．．．薄膜電晶體
232．．．薄膜電晶體
233a．．．閘絕緣層
302．．．單晶半導體層
321．．．單晶半導體層
322．．．掃描線
323．．．信號線
324．．．像素電極
325．．．TFT
327．．．層間絕緣膜
328．．．電極
329．．．柱狀隔件
330．．．取向膜
332．．．相對基板
333．．．相對電極
334．．．取向膜
335．．．液晶層
401．．．選擇用電晶體
402．．．顯示控制用電晶體
403．．．單晶半導體層
404．．．單晶半導體層
405．．．掃描線
406．．．信號線
407．．．電流供應線
408．．．像素電極
410．．．電極
411．．．電極
412．．．閘電極
413．．．電極
427．．．層間絕緣膜
428．．．隔斷層
429．．．EL層
430．．．相對電極
431．．．相對基板
432．．．樹脂層
500．．．微處理器
501．．．運算電路
502．．．運算電路控制器
503．．．指令解析器
504．．．控制器
505．．．時序控制器
506．．．暫存器
507．．．暫存器控制器
508．．．匯流排界面
509．．．專用記憶體
510．．．記憶體介面
511．．．RFCPU
512．．．類比電路部
513．．．數位電路部
514．．．諧振電路
515．．．整流電路
516．．．恆壓電路516
517．．．重定電路
518．．．振盪電路
519．．．解調電路
520．．．調變電路
521．．．RF介面
522．．．控制暫存器
523．．．時鐘控制器
524．．．介面
525．．．中央處理單元
526．．．隨機存取記憶體
527．．．專用記憶體
528．．．天線
529．．．電容器部
530．．．電源管理電路
551．．．母體玻璃
552．．．單晶半導體層
581．．．形成區域
582．．．掃描線驅動電路形成區域
583．．．信號線驅動電路形成區域
584．．．像素形成區域
601．．．c-Si基板
602a．．．氧氮化矽層
602b．．．氮氧化矽層
603．．．損傷區域
604．．．氧化矽層
606．．．雷射光束
607．．．玻璃基板
608．．．矽層
609．．．矽層
610．．．矽層
611．．．矽層
651．．．單晶半導體層
652．．．單晶半導體層
653．．．閘絕緣層
654．．．導電層
655．．．導電層
656．．．抗蝕劑掩模
657．．．抗蝕劑掩模
658．．．導電層
659．．．導電層
660．．．導電層
661．．．導電層
662．．．導電層
663．．．導電層
665．．．閘電極
666．．．閘電極
668．．．雜質元素
669．．．雜質區域
670．．．雜質區域
671．．．抗蝕劑掩模
672．．．抗蝕劑掩模
673．．．雜質元素
675．．．雜質區域
676．．．雜質區域
677．．．通道形成區域
679．．．抗蝕劑掩模
680．．．雜質元素
681．．．雜質區域
682．．．雜質區域
683．．．通道形成區域
684．．．絕緣層
685．．．絕緣層
686．．．絕緣層
705．．．矽層
706．．．矽層
707．．．閘絕緣膜
708．．．閘電極
709．．．閘電極
901．．．可攜式電話機
902．．．顯示部
903．．．操作開關
911．．．數位播放器
912．．．顯示部
913．．．操作部
914．．．耳機
921．．．電子書
922．．．顯示部
923．．．操作開關
1000．．．可攜式電話
1001．．．框體
1002．．．框體
1101．．．顯示部
1102．．．揚聲器
1103．．．麥克風
1104．．．操作鍵
1105．．．指向設備
1106．．．相機用透鏡
1107．．．外部連接端子
1108．．．耳機端子
1201．．．鍵盤
1202．．．外部記憶體插槽
1203．．．相機用透鏡
1204．．．燈
1904．．．調諧器
1905．．．圖像信號放大電路
1906．．．圖像信號處理電路
1907．．．控制電路
1908．．．信號分割電路
1909．．．音頻信號放大電路
1910．．．音頻信號處理電路
1911．．．控制電路
1912．．．輸入部
1913．．．揚聲器
2001．．．框體
2002．．．顯示用面板
2003．．．主螢幕
2004．．．數據機
2005．．．接收機
2006．．．遙控器
2007．．．顯示部
2008．．．子螢幕
2009．．．揚聲器部
2010．．．框體
2011．．．顯示部
2012．．．鍵盤部
2013．．．揚聲器部
在附圖中：
圓1(A)至1(D)是說明實施方式1有關的SOI基板的製造方法的圖。
圖2(A)至2(C)是說明實施方式1有關的SOI基板的製造方法的圖。
圖3(A)至3(C)是說明實施方式1有關的SOI基板的製造方法的圖。
圖4(A)至4(D)是說明實施方式1有關的SOI基板的製造方法的圖。
圖5是說明實施方式1有關的SOI基板的製造方法的圖。
圖6(A)至6(E)是說明實施方式2有關的半導體裝置的製造方法的圖。
圖7(A)至7(D)是說明實施方式2有關的半導體裝置的製造方法的圖。
圖8是表示利用SOI基板獲得的微處理器的結構的區塊圖。
圖9是表示利用SOI基板獲得的RFCPU的結構的區塊圖。
圖10是對支撐基板使用母體玻璃的SOI基板的正面圖。
圖11(A)是液晶顯示裝置的像素的平面圖。圖11(B)是沿J-K切斷線的圓11(A)的截面圖。
圖12(A)是電致發光顯示裝置的像素的平面圖。圖12(B)是沿J-K切斷線的圓12(A)的截面圖。
圖13(A)至13(C)是表示應用本發明的電子設備的圖。
圖14是表示應用本發明的電子設備的主要結構的區塊圖。
圖15(A)及15(B)是表示應用本發明的電子設備的圖。
圖16(A)至16(c)是表示應用本發明的可攜式電話的圖。
圖17(A)至17(D)是說明實施例1有關的SOI基板的製造方法的圖。
圖18(A)至18(C)是說明實施例1有關的SOI基板的製造方法的圖。
圖19(A)至19(C)是說明實施例1有關的SOI基板的製造方法的圖。
圖20(A)至20(F)是單晶半導體層表面用AFM的觀察結果(10μm×10μm)。
圖21(A)至21(F)是單晶半導體層表面用AFM的觀察結果(10μm×10μm)。
圖22(A)至22(E)是說明實施例2有關的SOI基板的製造方法的圖。
圖23(A)至23(C)是說明實施例2有關的SOI基板的製造方法的圖。
圖24(A)至24(B)是臨限值電壓的概率統計分佈圖。
圖25(A)及25(B)是亞臨限值擺幅的概率統計分佈圖。
圖26(A)及26(B)是場效應遷移率的概率統計分佈圖。
圖27(A)至27(E)是說明實施方式3有關的半導體裝置的製造方法的圖。
圖28(A)至28(C)是說明實施方式3有關的半導體裝置的製造方法的圖。
圖29(A)及29(B)是說明實施方式3有關的半導體裝置的製造方法的圖。
圖30是表示氫離子種的能量圖。
圖31是表示離子的質譜分析結果的圖。
圖32是表示離子的質譜分析結果的圖。
圖33是表示加速電壓為80kV時的氫元素的深度方向輪廓(實測值和計算值)的圖。
圖34是表示加速電壓為80kV時的氫元素的深度方向輪廓(實測值、計算值和擬合函數)的圖。
圖35是表示加速電壓為60kV時的氫元素的深度方向輪廓(實測值、計算值和擬合函數)的圖。
圖36是表示加速電壓為40kV時的氫元素的深度方向輪廓(實測值、計算值和擬合函數)的圖。
圖37是將擬合參數的比(氫元素比和氫離子種比)進行匯總的圖表。
102．．．絕緣層
104．．．絕緣層
106．．．雷射光束
107．．．支撐基板
109．．．單晶半導體層
110．．．單晶半導體層
111．．．單晶半導體層
113．．．箭頭
114．．．部分

Claims (16)

  1. 一種SOI基板的製造方法，包括以下步驟：在單晶半導體基板上形成第一絕緣層；藉由產生電漿並將該電漿中所包含的離子種添加到該單晶半導體基板，從而在該單晶半導體基板中形成損傷區域；在該第一絕緣層上形成與該第一絕緣層接觸的第二絕緣層；以中間夾著該第一絕緣層及該第二絕緣層的方式將支撐基板與該單晶半導體基板接合，以使其面對該單晶半導體基板；藉由加熱該單晶半導體基板，在該損傷區域將單晶半導體層從該單晶半導體基板分離，並且將該單晶半導體層貼合在該支撐基板上；對該單晶半導體層進行乾法蝕刻；以及用雷射光束照射該單晶半導體層。
  2. 如申請專利範圍第1項之SOI基板的製造方法，其中，在該照射步驟之後進一步進行乾法蝕刻步驟。
  3. 如申請專利範圍第1項之SOI基板的製造方法，其中，該支撐基板是玻璃基板。
  4. 如申請專利範圍第1項之SOI基板的製造方法，其中， 利用該照射步驟，使該單晶半導體層的表面熔化並凝固。
  5. 如申請專利範圍第1項之SOI基板的製造方法，其中，該離子種包括H3 + 。
  6. 如申請專利範圍第1項之SOI基板的製造方法，其中，利用該照射步驟，使該單晶半導體層的表面平坦化。
  7. 如申請專利範圍第1項之SOI基板的製造方法，其中，用雷射光束照射該單晶半導體層是在惰性氣氛中進行的。
  8. 如申請專利範圍第1項之SOI基板的製造方法，其中，用雷射光束照射該單晶半導體層是在真空狀態下進行的。
  9. 一種SOI基板的製造方法，包括以下步驟：在單晶半導體基板上形成包含氮化矽的第一絕緣層；藉由產生電漿並將該電漿中所包含的離子種添加到該單晶半導體基板，從而在該單晶半導體基板中形成損傷區域；在該第一絕緣層上形成與該第一絕緣層接觸的第二絕緣層；以中間夾著該第一絕緣層及該第二絕緣層的方式將支 撐基板與該單晶半導體基板接合，以使其面對該單晶半導體基板；藉由加熱該單晶半導體基板，在該損傷區域將單晶半導體層從該單晶半導體基板分離，並且將該單晶半導體層貼合在該支撐基板上；對該單晶半導體層進行乾法蝕刻；以及用雷射光束照射該單晶半導體層。
  10. 如申請專利範圍第9項之SOI基板的製造方法，其中，在該照射步驟之後進一步進行乾法蝕刻步驟。
  11. 如申請專利範圍第9項之SOI基板的製造方法，其中，該支撐基板是玻璃基板。
  12. 如申請專利範圍第9項之SOI基板的製造方法，其中，利用該照射步驟，使該單晶半導體層的表面熔化並凝固。
  13. 如申請專利範圍第9項之SOI基板的製造方法，其中，該離子種包括H3 + 。
  14. 如申請專利範圍第9項之SOI基板的製造方法，其中，利用該照射步驟，使該單晶半導體層的表面平坦化。
  15. 如申請專利範圍第9項之SOI基板的製造方法， 其中，用雷射光束照射該單晶半導體層是在惰性氣氛中進行的。
  16. 如申請專利範圍第9項之SOI基板的製造方法，其中，用雷射光束照射該單晶半導體層是在真空狀態下進行的。
TW097138995A 2007-10-10 2008-10-09 絕緣體上矽基板之製造方法 TWI453863B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007265014 2007-10-10
JP2007285567 2007-11-01

Publications (2)

Publication Number Publication Date
TW200943476A TW200943476A (en) 2009-10-16
TWI453863B true TWI453863B (zh) 2014-09-21

Family

ID=40290989

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097138995A TWI453863B (zh) 2007-10-10 2008-10-09 絕緣體上矽基板之製造方法

Country Status (6)

Country Link
US (1) US8828844B2 (zh)
EP (1) EP2048705A3 (zh)
JP (1) JP5490393B2 (zh)
KR (1) KR101484490B1 (zh)
CN (1) CN101409216B (zh)
TW (1) TWI453863B (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5527956B2 (ja) 2007-10-10 2014-06-25 株式会社半導体エネルギー研究所 半導体基板の製造方法
JP5548351B2 (ja) * 2007-11-01 2014-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5580010B2 (ja) * 2008-09-05 2014-08-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5291607B2 (ja) * 2008-12-15 2013-09-18 株式会社半導体エネルギー研究所 発光装置の作製方法
SG178061A1 (en) * 2009-08-25 2012-03-29 Semiconductor Energy Lab Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing soi substrate
US8318588B2 (en) 2009-08-25 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
SG178179A1 (en) * 2009-10-09 2012-03-29 Semiconductor Energy Lab Reprocessing method of semiconductor substrate, manufacturing method of reprocessed semiconductor substrate, and manufacturing method of soi substrate
US8314018B2 (en) * 2009-10-15 2012-11-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR20180030255A (ko) 2009-11-30 2018-03-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치, 액정 표시 장치의 구동 방법, 및 이 액정 표시 장치를 구비하는 전자기기
KR20180088759A (ko) * 2010-07-27 2018-08-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP5902917B2 (ja) 2010-11-12 2016-04-13 株式会社半導体エネルギー研究所 半導体基板の作製方法
US8735263B2 (en) 2011-01-21 2014-05-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
FR2971361B1 (fr) * 2011-02-04 2014-05-09 Soitec Silicon On Insulator Structure semiconductrice a surface lissée et procédé d'obtention d'une telle structure
CN102184881B (zh) * 2011-04-01 2012-08-15 百力达太阳能股份有限公司 一种硅片干法刻蚀前的整理方法
CN103890908B (zh) * 2011-10-18 2016-08-24 富士电机株式会社 固相键合晶片的支承基板的剥离方法及半导体装置的制造方法
JP5780981B2 (ja) * 2012-03-02 2015-09-16 東京エレクトロン株式会社 ゲルマニウム薄膜の成膜方法
CN104218041B (zh) * 2014-08-15 2017-12-08 京东方科技集团股份有限公司 阵列基板及制备方法和显示装置
CN106322513B (zh) * 2015-07-01 2022-05-24 王冰 一种dep家用空气净化器
US20180033609A1 (en) * 2016-07-28 2018-02-01 QMAT, Inc. Removal of non-cleaved/non-transferred material from donor substrate
CN114115609A (zh) 2016-11-25 2022-03-01 株式会社半导体能源研究所 显示装置及其工作方法
US11418168B2 (en) * 2017-05-30 2022-08-16 Samsung Electro-Mechanics Co., Ltd. Acoustic resonator and method for manufacturing the same
US10965271B2 (en) * 2017-05-30 2021-03-30 Samsung Electro-Mechanics Co., Ltd. Acoustic resonator and method for fabricating the same
US10553474B1 (en) * 2018-08-29 2020-02-04 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming a semiconductor-on-insulator (SOI) substrate
KR102631767B1 (ko) * 2019-08-22 2024-02-01 주식회사 효산 디스플레이 제조용 기판 및 이의 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6274463B1 (en) * 2000-07-31 2001-08-14 Hewlett-Packard Company Fabrication of a photoconductive or a cathoconductive device using lateral solid overgrowth method
US6300227B1 (en) * 1998-12-01 2001-10-09 Silicon Genesis Corporation Enhanced plasma mode and system for plasma immersion ion implantation
US20040055999A1 (en) * 2002-09-19 2004-03-25 Yu-Cheng Chen Method for planarizing polysilicon
TW200410334A (en) * 2002-12-06 2004-06-16 Soitec Silicon On Insulator Method for recycling a substrate

Family Cites Families (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JPH08255762A (ja) * 1995-03-17 1996-10-01 Nec Corp 半導体デバイスの製造方法
JP4103968B2 (ja) 1996-09-18 2008-06-18 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
JPH10284431A (ja) 1997-04-11 1998-10-23 Sharp Corp Ｓｏｉ基板の製造方法
US6534380B1 (en) 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same
JPH1197379A (ja) 1997-07-25 1999-04-09 Denso Corp 半導体基板及び半導体基板の製造方法
US6388652B1 (en) 1997-08-20 2002-05-14 Semiconductor Energy Laboratory Co., Ltd. Electrooptical device
US6686623B2 (en) 1997-11-18 2004-02-03 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile memory and electronic apparatus
JPH11163363A (ja) 1997-11-22 1999-06-18 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2000012864A (ja) 1998-06-22 2000-01-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US6271101B1 (en) 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
JP2000077287A (ja) * 1998-08-26 2000-03-14 Nissin Electric Co Ltd 結晶薄膜基板の製造方法
JP4476390B2 (ja) 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2000124092A (ja) 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
US6468923B1 (en) 1999-03-26 2002-10-22 Canon Kabushiki Kaisha Method of producing semiconductor member
JP4379943B2 (ja) * 1999-04-07 2009-12-09 株式会社デンソー 半導体基板の製造方法および半導体基板製造装置
US6300027B1 (en) 2000-11-15 2001-10-09 Xerox Corporation Low surface energy photoreceptors
US6855584B2 (en) 2001-03-29 2005-02-15 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP4230160B2 (ja) 2001-03-29 2009-02-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4772258B2 (ja) 2002-08-23 2011-09-14 シャープ株式会社 Ｓｏｉ基板の製造方法
US7119365B2 (en) 2002-03-26 2006-10-10 Sharp Kabushiki Kaisha Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate
JP4103447B2 (ja) 2002-04-30 2008-06-18 株式会社Ｉｈｉ 大面積単結晶シリコン基板の製造方法
JP2004031715A (ja) * 2002-06-27 2004-01-29 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ
KR100511656B1 (ko) 2002-08-10 2005-09-07 주식회사 실트론 나노 에스오아이 웨이퍼의 제조방법 및 그에 따라 제조된나노 에스오아이 웨이퍼
EP1427002B1 (en) 2002-12-06 2017-04-12 Soitec A method for recycling a substrate using local cutting
EP1427001A1 (en) 2002-12-06 2004-06-09 S.O.I. Tec Silicon on Insulator Technologies S.A. A method for recycling a surface of a substrate using local thinning
US20060043072A1 (en) 2003-02-05 2006-03-02 Industrial Technology Research Institute Method for planarizing polysilicon
US7399681B2 (en) 2003-02-18 2008-07-15 Corning Incorporated Glass-based SOI structures
JP2004310056A (ja) * 2003-03-25 2004-11-04 Sony Corp 超薄型電気光学表示装置の製造方法
JP4509488B2 (ja) 2003-04-02 2010-07-21 株式会社Ｓｕｍｃｏ 貼り合わせ基板の製造方法
US6767802B1 (en) 2003-09-19 2004-07-27 Sharp Laboratories Of America, Inc. Methods of making relaxed silicon-germanium on insulator via layer transfer
JP4759919B2 (ja) * 2004-01-16 2011-08-31 セイコーエプソン株式会社 電気光学装置の製造方法
JP5110772B2 (ja) * 2004-02-03 2012-12-26 株式会社半導体エネルギー研究所 半導体薄膜層を有する基板の製造方法
JP4407384B2 (ja) 2004-05-28 2010-02-03 株式会社Ｓｕｍｃｏ Ｓｏｉ基板の製造方法
KR100898649B1 (ko) 2004-05-28 2009-05-22 가부시키가이샤 섬코 Ｓｏｉ기판 및 그 제조방법
US7316415B2 (en) * 2004-08-30 2008-01-08 Autoliv Asp, Inc. Dual chamber airbag
US7148124B1 (en) 2004-11-18 2006-12-12 Alexander Yuri Usenko Method for forming a fragile layer inside of a single crystalline substrate preferably for making silicon-on-insulator wafers
JP4934966B2 (ja) 2005-02-04 2012-05-23 株式会社Ｓｕｍｃｏ Ｓｏｉ基板の製造方法
WO2007046290A1 (en) 2005-10-18 2007-04-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2007265014A (ja) 2006-03-28 2007-10-11 Ricoh Co Ltd 人材検索システム
JP2007285567A (ja) 2006-04-14 2007-11-01 Sekisui Chem Co Ltd 人工森林浴換気システム
US7579654B2 (en) * 2006-05-31 2009-08-25 Corning Incorporated Semiconductor on insulator structure made using radiation annealing
US7608521B2 (en) * 2006-05-31 2009-10-27 Corning Incorporated Producing SOI structure using high-purity ion shower
FR2912258B1 (fr) * 2007-02-01 2009-05-08 Soitec Silicon On Insulator "procede de fabrication d'un substrat du type silicium sur isolant"
US7755113B2 (en) 2007-03-16 2010-07-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, semiconductor display device, and manufacturing method of semiconductor device
US7846817B2 (en) 2007-03-26 2010-12-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN101281912B (zh) 2007-04-03 2013-01-23 株式会社半导体能源研究所 Soi衬底及其制造方法以及半导体装置
KR101484296B1 (ko) 2007-06-26 2015-01-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기판의 제작방법
JP5442224B2 (ja) 2007-07-23 2014-03-12 株式会社半導体エネルギー研究所 Ｓｏｉ基板の製造方法
JP5527956B2 (ja) 2007-10-10 2014-06-25 株式会社半導体エネルギー研究所 半導体基板の製造方法
TWI493609B (zh) 2007-10-23 2015-07-21 Semiconductor Energy Lab 半導體基板、顯示面板及顯示裝置的製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6300227B1 (en) * 1998-12-01 2001-10-09 Silicon Genesis Corporation Enhanced plasma mode and system for plasma immersion ion implantation
US6274463B1 (en) * 2000-07-31 2001-08-14 Hewlett-Packard Company Fabrication of a photoconductive or a cathoconductive device using lateral solid overgrowth method
US20040055999A1 (en) * 2002-09-19 2004-03-25 Yu-Cheng Chen Method for planarizing polysilicon
TW200410334A (en) * 2002-12-06 2004-06-16 Soitec Silicon On Insulator Method for recycling a substrate

Also Published As

Publication number Publication date
KR101484490B1 (ko) 2015-01-20
JP5490393B2 (ja) 2014-05-14
US20090111248A1 (en) 2009-04-30
CN101409216A (zh) 2009-04-15
EP2048705A2 (en) 2009-04-15
JP2009135434A (ja) 2009-06-18
KR20090037364A (ko) 2009-04-15
CN101409216B (zh) 2012-11-07
TW200943476A (en) 2009-10-16
US8828844B2 (en) 2014-09-09
EP2048705A3 (en) 2014-05-14

Similar Documents

Publication Publication Date Title
TWI453863B (zh) 絕緣體上矽基板之製造方法
JP5527956B2 (ja) 半導体基板の製造方法
JP5688203B2 (ja) 半導体基板の作製方法
JP5523693B2 (ja) 半導体基板の作製方法
TWI538111B (zh) Ｓｏｉ基板的製造方法
JP5548351B2 (ja) 半導体装置の作製方法
JP5457002B2 (ja) 半導体装置の作製方法
US8822305B2 (en) Substrate provided with semiconductor films and manufacturing method thereof
US7858495B2 (en) Method for manufacturing SOI substrate
JP5713603B2 (ja) Ｓｏｉ基板の作製方法
JP5666794B2 (ja) Ｓｏｉ基板の作製方法
US8338270B2 (en) Method for manufacturing SOI substrate and semiconductor device
JP2010177662A (ja) Ｓｏｉ基板の作製方法及び半導体装置の作製方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees