KR102631767B1 - 디스플레이 제조용 기판 및 이의 제조 방법 - Google Patents

디스플레이 제조용 기판 및 이의 제조 방법 Download PDF

Info

Publication number
KR102631767B1
KR102631767B1 KR1020190103038A KR20190103038A KR102631767B1 KR 102631767 B1 KR102631767 B1 KR 102631767B1 KR 1020190103038 A KR1020190103038 A KR 1020190103038A KR 20190103038 A KR20190103038 A KR 20190103038A KR 102631767 B1 KR102631767 B1 KR 102631767B1
Authority
KR
South Korea
Prior art keywords
single crystal
crystal silicon
manufacturing
substrate
display
Prior art date
Application number
KR1020190103038A
Other languages
English (en)
Other versions
KR20210023186A (ko
Inventor
박진원
Original Assignee
주식회사 효산
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 효산 filed Critical 주식회사 효산
Priority to KR1020190103038A priority Critical patent/KR102631767B1/ko
Priority to CN202080044740.9A priority patent/CN114008780A/zh
Priority to PCT/KR2020/010639 priority patent/WO2021033989A1/ko
Priority to TW109127940A priority patent/TWI746116B/zh
Publication of KR20210023186A publication Critical patent/KR20210023186A/ko
Application granted granted Critical
Publication of KR102631767B1 publication Critical patent/KR102631767B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133302—Rigid substrates, e.g. inorganic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K99/00—Subject matter not provided for in other groups of this subclass
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

본 발명은 디스플레이 제조용 기판 및 이의 제조 방법에 관한 것으로서, 본 발명의 일 실시예에 따른 디스플레이 제조용 기판은, 복수의 디스플레이를 제조하기 위한 대면적 기판으로서, 베이스 기판; 및 베이스 기판 상에 배치되는 복수의 단결정 실리콘 플레이트를 포함하는 것을 특징으로 한다.

Description

디스플레이 제조용 기판 및 이의 제조 방법 {SUBSTRATE FOR PRODUCING DISPLAY AND PRODUCING METHOD THEREOF}
본 발명은 디스플레이 제조용 기판 및 이의 제조 방법에 관한 것이다. 보다 상세하게는, 다결정 실리콘을 기반으로 하는 디스플레이의 한계를 극복하고, 구조를 단순화하며 생산성을 향상시킬 수 있는 디스플레이 제조용 기판 및 이의 제조 방법에 관한 것이다.
일반적으로, 디스플레이의 TFT를 제조할 때 대면적 공정의 편의성, 생산원가 등을 고려하여 다결정 실리콘을 기반으로 소자를 형성하게 된다. 디스플레이를 제조할 대면적의 글래스 기판 상에 다결정 실리콘을 증착으로 형성한다. 그리고, TFT 등의 소자를 형성하기 위해 다결정 실리콘을 레이저, 열 인가 등의 방법을 통해 결정화하여 사용하게 된다.
하지만, 다결정 실리콘은 결정립계(grain boundary)를 비롯한 결함을 가지고, 결정의 크기가 불균일 하기 때문에 결정화를 수행한 후라고 하더라도, 불균일성에 의한 디스플레이의 성능 제한이 발생하기 마련이다. 단결정 실리콘에 비해 모빌리티(mobility)가 낮고, 화소간에 균일성이 낮아지는 문제가 발생할 수 있다. 이에 따라, 800 PPI(pixel per inch)를 넘는 초고화질의 디스플레이를 구현하기에는 한계가 있다. 또한, 화소간의 균일성을 향상시키기 위해 복수개의 트랜지스터를 포함하는 보상회로, 캐패시터 등을 TFT에 더 구비할 수 있지만, 이는 공정원가의 상승으로 이어지는 문제점이 있다.
따라서, 단결정 실리콘을 이용하여 대면적의 글래스 기판 상에서 디스플레이의 제조 공정을 수행할 수 있는 방안이 필요한 실정이다.
따라서, 본 발명은 상기와 같은 종래 기술의 제반 문제점을 해결하기 위하여 안출된 것으로서, 단결정 실리콘을 이용하여 대면적의 기판 상에서 디스플레이의 제조 공정을 수행할 수 있는 디스플레이 제조용 기판 및 이의 제조 방법을 제공하는 것을 그 목적으로 한다.
또한, 본 발명은 다결정 실리콘을 기반으로 하는 디스플레이의 한계를 극복하고, 디스플레이의 초고화질을 구현하며, 구조를 단순화하고 생산성을 향상시킬 수 있는 디스플레이 제조용 기판 및 이의 제조 방법을 제공하는 것을 그 목적으로 한다.
그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 상기의 목적은, 복수의 디스플레이를 제조하기 위한 대면적 기판으로서, 베이스 기판; 및 베이스 기판 상에 배치되는 복수의 단결정 실리콘 플레이트를 포함하는, 디스플레이 제조용 기판에 의해 달성된다.
본 발명의 일 실시예에 따르면, 단결정 실리콘 플레이트는 사각형 형상일 수 있다.
본 발명의 일 실시예에 따르면, 단결정 실리콘 플레이트의 크기는 n개(n은 정수)의 디스플레이 크기에 대응할 수 있다.
본 발명의 일 실시예에 따르면, 복수의 단결정 실리콘 플레이트는 동일한 형상을 가지고, 제1 방향 및 제1 방향에 수직하는 제2 방향을 따라서 동일한 간격을 이루며 베이스 기판 상에 각각 배치될 수 있다.
본 발명의 일 실시예에 따르면, 단결정 실리콘 플레이트 상에는 소자부가 형성될 수 있다.
본 발명의 일 실시예에 따르면, 베이스 기판은 글래스, 고분자, 석영, 세라믹 중 적어도 어느 하나의 재질일 수 있다.
본 발명의 일 실시예에 따르면, 단결정 실리콘 플레이트는 웨이퍼를 절단하여 사용하는 것일 수 있다.
그리고, 본 발명의 상기의 목적은, 복수의 디스플레이를 제조하기 위한 대면적 기판의 제조 방법으로서, (a) 베이스 기판을 제공하는 단계; 및 (b) 복수의 단결정 실리콘 플레이트를 베이스 기판 상에 접착하는 단계를 포함하는, 디스플레이 제조용 기판의 제조 방법에 의해 달성된다.
그리고, 본 발명의 상기의 목적은, 복수의 디스플레이를 제조하기 위한 대면적 기판의 제조 방법으로서, (a) 베이스 기판을 제공하는 단계; 및 (b) 소자부가 상부에 형성된 복수의 단결정 실리콘 플레이트를 베이스 기판 상에 접착하는 단계를 포함하는, 디스플레이 제조용 기판의 제조 방법에 의해 달성된다.
본 발명의 일 실시예에 따르면, (b) 단계 후, 복수의 단결정 실리콘 플레이트의 사이에 충진부를 형성하여, 단결정 실리콘 플레이트 및 충진부의 상면을 평탄화하는 단계를 더 포함할 수 있다.
그리고, 본 발명의 상기의 목적은, 복수의 디스플레이의 제조 방법으로서, (a) 베이스 기판을 제공하는 단계; (b) 복수의 단결정 실리콘 플레이트를 베이스 기판 상에 접착하는 단계; 및 (c) 복수의 단결정 실리콘 플레이트 상에 각각 소자부를 형성하는 단계를 포함하는, 디스플레이 제조 방법에 의해 달성된다.
상기와 같이 구성된 본 발명에 따르면, 단결정 실리콘을 이용하여 대면적의 기판 상에서 디스플레이의 제조 공정을 수행할 수 있는 효과가 있다.
또한, 본 발명은 다결정 실리콘을 기반으로 하는 디스플레이의 한계를 극복하고, 디스플레이의 초고화질을 구현하며, 구조를 단순화하고 생산성을 향상시킬 수 있는 효과가 있다.
물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 제조용 기판을 나타내는 개략 사시도이다.
도 2 내지 도 5는 본 발명의 일 실시예에 따른 디스플레이 제조용 기판의 제조 과정을 나타내는 개략도이다.
후술하는 본 발명에 대한 상세한 설명은, 본 발명이 실시될 수 있는 특정 실시예를 예시로서 도시하는 첨부 도면을 참조한다. 이들 실시예는 당업자가 본 발명을 실시할 수 있기에 충분하도록 상세히 설명된다. 본 발명의 다양한 실시예는 서로 다르지만 상호 배타적일 필요는 없음이 이해되어야 한다. 예를 들어, 여기에 기재되어 있는 특정 형상, 구조 및 특성은 일 실시예에 관련하여 본 발명의 정신 및 범위를 벗어나지 않으면서 다른 실시예로 구현될 수 있다. 또한, 각각의 개시된 실시예 내의 개별 구성요소의 위치 또는 배치는 본 발명의 정신 및 범위를 벗어나지 않으면서 변경될 수 있음이 이해되어야 한다. 따라서, 후술하는 상세한 설명은 한정적인 의미로서 취하려는 것이 아니며, 본 발명의 범위는, 적절하게 설명된다면, 그 청구항들이 주장하는 것과 균등한 모든 범위와 더불어 첨부된 청구항에 의해서만 한정된다. 도면에서 유사한 참조부호는 여러 측면에 걸쳐서 동일하거나 유사한 기능을 지칭하며, 길이 및 면적, 두께 등과 그 형태는 편의를 위하여 과장되어 표현될 수도 있다.
이하에서는, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 하기 위하여, 본 발명의 바람직한 실시예들에 관하여 첨부된 도면을 참조하여 상세히 설명하기로 한다.
본 명세서에서 디스플레이라 함은 스마트폰, 태블릿, TV 등의 사용자에게 시각적 정보를 제공하는 일련의 디스플레이 패널을 의미하는 것으로 이해될 수 있다. 또한, 디스플레이 제조용 기판(10)은 도면의 도시 형태에 제한되는 것은 아니며, 디스플레이의 크기, 형상 등에 따라서 베이스 기판(110)과 단결정 실리콘 플레이트(150)의 크기, 형상 등이 변경될 수 있음을 밝혀둔다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 제조용 기판(10)을 나타내는 개략 사시도이다.
도 1을 참조하면, 본 발명의 디스플레이 제조용 기판(10)은, 복수의 디스플레이를 제조하기 위한 대면적 기판으로서, 베이스 기판(110), 및 베이스 기판(110) 상에 배치되는 복수의 단결정 실리콘 플레이트(150)를 포함하는 것을 특징으로 한다.
도 1을 참조하면, 디스플레이 제조용 기판(10)은 디스플레이의 소자부(250)[도 4, 도 5 참조]를 형성하기 공전 전에 준비하는 형태이다. 다시 말해, 디스플레이 제조용 기판(10)을 준비한 후에, 디스플레이의 게이트, 소스/드레인, 전극, 절연막 등이 형성된 TFT부를 형성하는 공정, 및, 전자/정공 주입층, 전자/정공 수송층, 발광층 등이 형성된 화소부를 형성하는 공정, 봉지부를 형성하는 공정 등이 수행되어 최종적으로 디스플레이가 제조될 수 있다.
베이스 기판(110)은 복수의 단결정 실리콘 플레이트(150)가 배치될 수 있도록 대면적일 수 있다. 또한, 일반적으로 사각형 형상인 디스플레이에 대응하는 복수의 단결정 실리콘 플레이트(150)들이 간격을 이루어 복수 배치될 수 있도록, 베이스 기판(110)은 사각형 형상일 수 있다. 다만, 이에 제한되는 것은 아니다.
복수의 단결정 실리콘 플레이트(150)들은 각각 동일한 형상을 가지고, 일 변의 길이는 적어도 수 inch보다 클 수 있다. 예를 들어, 단결정 실리콘 플레이트(150)는 스마트폰의 디스플레이에 대응하는 사각형 형상으로 대각선 길이가 수 inch의 크기를 가질 수 있다. 또 다른 예로, 단결정 실리콘 플레이트(150)는 TV의 디스플레이에 대응하는 사각형 형상으로 대각선 길이가 수십 inch의 크기를 가질 수 있다.
또는, 단결정 실리콘 플레이트(150)의 크기는 디스플레이 크기의 n배일 수 있다. 최근에 듀얼디스플레이, 폴더블디스플레이와 같이 복수의 화면을 가지는 디스플레이 장치가 나타남에 따라, n개(n은 정수)의 디스플레이 크기에 대응하는 단결정 실리콘 플레이트(150)를 사용할 수 있다. 예를 들어, 한번 접히는 폴더블디스플레이는 2개의 디스플레이를 가지므로, 이를 제조하기 위해서는 디스플레이의 2배 크기에 대응하는 단결정 실리콘 플레이트(150)를 사용할 수 있다.
복수의 단결정 실리콘 플레이트(150)들은 가로 방향(제1 방향) 및 세로 방향(제2 방향)을 따라서 동일한 간격을 이루며 베이스 기판(110) 상에 배치될 수 있다. 이때, 단결정 실리콘 플레이트(150)의 상호 간격이 너무 멀면 소자의 형성 과정에서 생산성과 균일성이 낮아질 수 있고, 너무 가까우면 공정 완료후 개별 단결정 실리콘 플레이트(150)[또는, 디스플레이]를 분리하는 공정이 어려울 수 있으므로, 단결정 실리콘 플레이트(150)의 상호 간격은 수십㎛ 내지 수mm 정도인 것이 바람직하다.
도 2 내지 도 5는 본 발명의 일 실시예에 따른 디스플레이 제조용 기판(10)의 제조 과정을 나타내는 개략도이다.
먼저, 도 2를 참조하면, 베이스 기판(110)을 준비할 수 있다. 베이스 기판(110)은 사각 평판 형상이고, 복수의 디스플레이 제조를 위해 대면적 형상일 수 있다. 베이스 기판(110)은 절연 특성을 가지는 글래스, 고분자, 석영, 세라믹 등의 재질일 수 있고, 특히, 베이스 기판(110)은 대면적 글래스 기판인 것이 바람직하다. 베이스 기판(110)의 표면은 필요에 따라, 세정 공정, 표면 처리 공정이 더 수행된 상태일 수 있다.
다음으로, 도 3을 참조하면, 복수의 단결정 실리콘 플레이트(150)를 준비할 수 있다. 단결정 실리콘 플레이트(150)는 시중에 판매하는 단결정 실리콘 플레이트를 사용할 수 있으며, 특히, 반도체 공정에 사용되는 단결정 웨이퍼(wafer; 50)로부터 단결정 실리콘 플레이트(150)를 제조할 수 있다. 단결정 웨이퍼(50)를 사각형 형상으로 절단하여 복수의 단결정 실리콘 플레이트(150)를 획득할 수 있다.
다음으로, 도 4의 (a)를 참조하면, 베이스 기판(110) 상에 복수의 단결정 실리콘 플레이트(150)를 배치한 후에 접착을 수행할 수 있다. 또는, 베이스 기판(110) 상에 복수의 단결정 실리콘 플레이트(150)를 접착하면서 배치를 수행할 수도 있다.
단결정 실리콘 플레이트(150)를 베이스 기판(110) 상에 접착하는 방법은 공지의 방법을 제한없이 사용할 수 있다. 예를 들어, 단결정 실리콘 플레이트(150)를 압착하는 방법이나, 열을 인가하는 방법으로 베이스 기판(110) 상에 접착할 수 있으며, 소정의 접착 수단을 사용할 수도 있다. 단결정 실리콘 플레이트(150)와 베이스 기판(110)의 계면이 특정 기나 특정 전하를 가지도록 하여 공유 결합, 반데르발스 결합 등의 힘으로 접착을 구현할 수도 있다. 베이스 기판(110)과 접착을 위해 단결정 실리콘 플레이트(150)의 일면[베이스 기판(110)과 맞닿는 면]에 산화 처리, 경면 처리 등이 수행될 수도 있다.
한편, 도 4의 (b)와 같이, 단결정 실리콘 플레이트(150) 상에는 소자부(250)가 형성된 상태일 수 있다. 단결정 실리콘 플레이트(150)는 이미, 게이트, 소스/드레인, 전극, 절연막 등을 포함하는 TFT, 및/또는, 전자/정공 주입층, 전자/정공 수송층, 발광층 등을 포함하는 화소부 등의 소자부(250)가 형성된 상태일 수 있다. 이러한 소자부(250)의 형성 공정은 도 3의 단결정 웨이퍼(50) 상에서 일반적인 반도체 제조 공정을 이용하여 수행될 수 있다. 그리고, 각 셀마다 소자부가 형성된 단결정 웨이퍼(50)를 절단하여, 소자부(250)가 상부에 형성된 복수의 단결정 실리콘 플레이트(150)를 준비할 수 있다.
도 4와 같이, 복수의 단결정 실리콘 플레이트(150), 또는, 소자부(250)가 상부에 형성된 복수의 단결정 실리콘 플레이트(150)를 베이스 기판(110)에 접착함에 따라, 디스플레이 제조용 기판(10)의 제조를 완료할 수 있다.
한편, 도 5의 (a)를 참조하면, 도 4의 (a) 단계 이후에, 복수의 단결정 실리콘 플레이트(150)들 사이 공간에 충진부(190)를 형성할 수 있다. 충진부(190)는 단결정 실리콘 재질과는 구분되는, 다결정 실리콘, 실리콘 산화물, 고분자, 금속 등의 재질을 사용할 수 있다. 충진부(190)는 단결정 실리콘 플레이트(150)들 사이 틈을 채울 수 있다. 충진부(190)가 채워지는 정도는 단결정 실리콘 플레이트(150)의 두께에 대응할 수 있다. 즉, 충진부(190)는 단결정 실리콘 플레이트(150)의 두께만큼 채워짐에 따라, 복수의 단결정 실리콘 플레이트(150)와 충진부(190)의 상부면이 평탄한 면을 가질 수 있도록 평탄화(planarization)가 수행될 수 있다.
이어서, 도 5의 (b)를 참조하면, 단결정 실리콘 플레이트(150) 및 충진부(190) 상에 소자층(210)을 형성할 수 있다. 소자층(210)에서 실질적으로 소자로서 기능하는 부분은 단결정 실리콘 플레이트(150) 직상부에 형성될 수 있다. 다만, 도 5의 (a) 단계에서 단결정 실리콘 플레이트(150) 및 충진부(190)의 상면이 평탄화된 상태이므로, 상부에 소자층(210)을 형성하기 용이하고, 단차가 없는 상태이므로 소자층 형성 공정에서 층간 균일도를 확보할 수 있는 이점이 있다.
이어서, 도 5의 (c)를 참조하면, 충진부(190) 및 충진부(190) 직상부의 소자층(210) 부분[더미 소자층]을 제거할 수 있다. 이에 따라, 베이스 기판(110) 상에서 상부에 소자부(250)가 형성된 복수의 단결정 실리콘 플레이트(150)를 획득할 수 있다.
본 발명의 디스플레이 제조용 기판(10)은 단결정 실리콘 플레이트(150)를 TFT, 화소부 등의 소자부(250)를 형성하는 기반으로 사용하므로, 다결정 실리콘 또는 결정화된 다결정 실리콘 박막에 기반한 TFT의 한계를 모두 극복할 수 있다. 즉, 단결정 재질이므로 결정에 의한 결함이 없어지고, 높은 모빌리티를 확보할 수 있으며, 화소간에 균일성이 높아지는 효과가 있다. 이에 따라, 800 PPI(pixel per inch)를 넘는 초고화질의 디스플레이를 구현할 수 있게 된다.
또한, TFT 등의 불균일을 극복하기 위한 픽셀마다의 보상회로, 캐패시터 등을 간소화하거나 제거할 수 있으며, 높은 모빌리티로 인해 TFT 외부에 설치하는 구동회로를 내장할 수 있다. 이에 따라, 구조를 단순화 할 수 있고 생산 원가를 절감할 수 있는 효과가 있다.
또한, 대면적 베이스 기판(110)에 복수의 단결정 실리콘 플레이트(150)를 배치하여, 대면적 디스플레이 공정으로 복수의 디스플레이를 제조할 수 있으므로, 복수의 디스플레이의 제조 품질이 균일하고, 생산성이 현저히 높아지며, 기존의 생산설비를 그대로 활용할 수 있는 이점을 갖는다.
본 발명은 상술한 바와 같이 바람직한 실시예를 들어 도시하고 설명하였으나, 상기 실시예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변형과 변경이 가능하다. 그러한 변형예 및 변경예는 본 발명과 첨부된 특허청구범위의 범위 내에 속하는 것으로 보아야 한다.
10: 디스플레이 제조용 기판
110: 베이스 기판
150: 단결정 실리콘 플레이트
190: 충진부
210: 소자층
250: 소자부

Claims (11)

  1. 복수의 디스플레이를 제조하기 위한 대면적 기판으로서,
    베이스 기판;
    베이스 기판 상에 배치되는 복수의 단결정 실리콘 플레이트; 및
    복수의 단결정 실리콘 플레이트의 사이 틈에 형성된 충진부;
    를 포함하고,
    충진부의 두께는 복수의 단결정 실리콘 플레이트의 두께에 대응하는, 디스플레이 제조용 기판.
  2. 제1항에 있어서,
    단결정 실리콘 플레이트는 사각형 형상인, 디스플레이 제조용 기판.
  3. 제1항에 있어서,
    단결정 실리콘 플레이트의 크기는 n개(n은 정수)의 디스플레이 크기에 대응하는, 디스플레이 제조용 기판.
  4. 제1항에 있어서,
    복수의 단결정 실리콘 플레이트는 동일한 형상을 가지고,
    제1 방향 및 제1 방향에 수직하는 제2 방향을 따라서 동일한 간격을 이루며 베이스 기판 상에 각각 배치되는, 디스플레이 제조용 기판.
  5. 제1항에 있어서,
    단결정 실리콘 플레이트 상에는 소자부가 형성된, 디스플레이 제조용 기판.
  6. 제1항에 있어서,
    베이스 기판은 글래스, 고분자, 석영, 세라믹 중 적어도 어느 하나의 재질인, 디스플레이 제조용 기판.
  7. 제1항에 있어서,
    단결정 실리콘 플레이트는 웨이퍼를 절단하여 사용하는 것인, 디스플레이 제조용 기판.
  8. 복수의 디스플레이를 제조하기 위한 대면적 기판의 제조 방법으로서,
    (a) 베이스 기판을 제공하는 단계; 및
    (b) 복수의 단결정 실리콘 플레이트를 베이스 기판 상에 접착하는 단계;
    (c) 복수의 단결정 실리콘 플레이트의 사이에 충진부를 형성하여, 단결정 실리콘 플레이트 및 충진부의 상면을 평탄화하는 단계;
    를 포함하고,
    충진부의 두께는 복수의 단결정 실리콘 플레이트의 두께에 대응하는, 디스플레이 제조용 기판의 제조 방법.
  9. 삭제
  10. 삭제
  11. 복수의 디스플레이의 제조 방법으로서,
    (a) 베이스 기판을 제공하는 단계;
    (b) 복수의 단결정 실리콘 플레이트를 베이스 기판 상에 접착하는 단계;
    (c) 복수의 단결정 실리콘 플레이트의 사이에 충진부를 형성하여, 단결정 실리콘 플레이트 및 충진부의 상면을 평탄화하는 단계;
    (d) 복수의 단결정 실리콘 플레이트 상에 각각 소자부를 형성하는 단계;
    를 포함하고,
    충진부의 두께는 복수의 단결정 실리콘 플레이트의 두께에 대응하는, 디스플레이 제조 방법.
KR1020190103038A 2019-08-22 2019-08-22 디스플레이 제조용 기판 및 이의 제조 방법 KR102631767B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020190103038A KR102631767B1 (ko) 2019-08-22 2019-08-22 디스플레이 제조용 기판 및 이의 제조 방법
CN202080044740.9A CN114008780A (zh) 2019-08-22 2020-08-12 显示器制造用的基板及其制造方法
PCT/KR2020/010639 WO2021033989A1 (ko) 2019-08-22 2020-08-12 디스플레이 제조용 기판 및 이의 제조 방법
TW109127940A TWI746116B (zh) 2019-08-22 2020-08-17 用於製造顯示器的基板及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190103038A KR102631767B1 (ko) 2019-08-22 2019-08-22 디스플레이 제조용 기판 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20210023186A KR20210023186A (ko) 2021-03-04
KR102631767B1 true KR102631767B1 (ko) 2024-02-01

Family

ID=74660541

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190103038A KR102631767B1 (ko) 2019-08-22 2019-08-22 디스플레이 제조용 기판 및 이의 제조 방법

Country Status (4)

Country Link
KR (1) KR102631767B1 (ko)
CN (1) CN114008780A (ko)
TW (1) TWI746116B (ko)
WO (1) WO2021033989A1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006032435A (ja) * 2004-07-12 2006-02-02 Sharp Corp 半導体装置の製造方法及び半導体装置の製造装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5506172B2 (ja) * 2007-10-10 2014-05-28 株式会社半導体エネルギー研究所 半導体基板の作製方法
JP5490393B2 (ja) * 2007-10-10 2014-05-14 株式会社半導体エネルギー研究所 半導体基板の製造方法
US8278713B2 (en) * 2008-03-28 2012-10-02 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
KR101651206B1 (ko) * 2009-05-26 2016-08-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Ｓｏｉ 기판의 제작 방법
CN102741973A (zh) * 2009-12-25 2012-10-17 住友电气工业株式会社 碳化硅衬底
KR101608945B1 (ko) * 2014-07-08 2016-04-04 김기철 기판 형성 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006032435A (ja) * 2004-07-12 2006-02-02 Sharp Corp 半導体装置の製造方法及び半導体装置の製造装置

Also Published As

Publication number Publication date
WO2021033989A1 (ko) 2021-02-25
TW202108540A (zh) 2021-03-01
KR20210023186A (ko) 2021-03-04
CN114008780A (zh) 2022-02-01
TWI746116B (zh) 2021-11-11

Similar Documents

Publication Publication Date Title
US10423035B2 (en) Liquid crystal display device and manufacturing method thereof
TWI451610B (zh) 發光裝置之母板結構以及發光裝置及其製造方法
US9508960B2 (en) Method for packaging display device and apparatus therefor
JP4961271B2 (ja) 液晶表示パネルの製造方法及び液晶表示パネル
CN104345502B (zh) 液晶显示元件及其制造方法
JP5581384B2 (ja) 液晶パネル切断方法およびこれを利用する液晶パネル製造方法
WO2019000923A1 (zh) 显示基板及其制备方法和显示装置
US20160131944A1 (en) Display device and manufacturing method thereof
CN104102051A (zh) 一种液晶显示母板的对盒方法、非标准尺寸的液晶显示基板
CN106773215A (zh) 一种彩膜基板、其制作方法、液晶显示器及显示装置
KR102631767B1 (ko) 디스플레이 제조용 기판 및 이의 제조 방법
US20160202530A1 (en) Pixel structure of liquid crystal display panel and pixel forming method
US20110058135A1 (en) Display device
WO2014187142A1 (zh) 显示面板及显示装置
KR102639302B1 (ko) 표시 패널 및 표시 패널의 제조 방법
JP2008233720A (ja) 液晶表示装置及びその製造方法
US9268161B2 (en) Method for manufacturing a liquid crystal panel
JP2008145755A (ja) 液晶表示素子の製造方法
WO2016095310A1 (zh) 液晶显示器及其制造方法
JP2007127787A (ja) 表示装置の製造方法
KR100999465B1 (ko) 가압수단을 구비하는 열처리 장치
TWI397740B (zh) Can avoid the accumulation of vacuum bubble in the corner area of ​​the display panel
JP6941473B2 (ja) ディスプレイの製造方法、ディスプレイ及び液晶テレビ
US20130126875A1 (en) Liquid crystal display device
JP2007187961A (ja) 液晶表示装置の製造方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right