JP6120498B2 - 薄膜トランジスタアレイ基板、有機発光表示装置、及び薄膜トランジスタアレイ基板の製造方法 - Google Patents

薄膜トランジスタアレイ基板、有機発光表示装置、及び薄膜トランジスタアレイ基板の製造方法 Download PDF

Info

Publication number
JP6120498B2
JP6120498B2 JP2012149855A JP2012149855A JP6120498B2 JP 6120498 B2 JP6120498 B2 JP 6120498B2 JP 2012149855 A JP2012149855 A JP 2012149855A JP 2012149855 A JP2012149855 A JP 2012149855A JP 6120498 B2 JP6120498 B2 JP 6120498B2
Authority
JP
Japan
Prior art keywords
electrode
insulating layer
layer
thin film
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012149855A
Other languages
English (en)
Other versions
JP2013025307A (ja
Inventor
俊雨 李
俊雨 李
宰凡 崔
宰凡 崔
寛旭 鄭
寛旭 鄭
在煥 呉
在煥 呉
聖鉉 陳
聖鉉 陳
廣海 金
廣海 金
鍾▲ヒョン▼ 崔
鍾▲ヒョン▼ 崔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of JP2013025307A publication Critical patent/JP2013025307A/ja
Application granted granted Critical
Publication of JP6120498B2 publication Critical patent/JP6120498B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/816—Multilayers, e.g. transparent multilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H10K50/852—Arrangements for extracting light from the devices comprising a resonant cavity structure, e.g. Bragg reflector pair
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors

Description

本発明は、薄膜トランジスタアレイ基板、有機発光表示装置、及び薄膜トランジスタアレイ基板の製造方法に関する。
有機発光表示装置、液晶表示装置などの平板表示装置は、薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）、キャパシタ、及びこれらを連結する配線などを備える。
平板表示装置が製作される基板には、ＴＦＴ、キャパシタ、及び配線などが微細パターンで形成されており、前記基板の微細パターンの形成にはマスクを用いてパターンを転写するフォトリソグラフィ工程が主に用いられる。
フォトリソグラフィ工程においては、パターンを形成する基板上にフォトレジストを均一に塗布し、ステッパーなどの露光装置でフォトレジストを露光した後、（ポジティブフォトレジストの場合）感光されたフォトレジストを現像する過程を経る。フォトレジストを現像した後には、残存するフォトレジストを用いて基板上のパターンをエッチングし、パターン形成後に不要なフォトレジストを除去する一連の過程を経る。
大韓民國特許公開第２００９‐０１１６１３１号
しかし、マスクを用いてパターンを転写する工程では、まず必要なパターンを持つマスクを準備しなくてはならないため、マスクを用いる工程段階が増えるほどマスク準備のためのコストが上昇するという問題が発生する。また、上述した複雑な段階を経ねばならないため、製造工程が複雑であり、製造時間の増加及びコストアップという問題が発生する。
そこで、本発明は、上記問題に鑑みてなされたものであり、本発明の目的とするところは、製造工程が単純であり、信号伝達に優れた薄膜トランジスタアレイ基板、有機発光表示装置、及び薄膜トランジスタアレイ基板の製造方法を提供することにある。
上記課題を解決するために、本発明のある観点によれば、基板上に配置され、活性層、ゲート電極、ソース電極、ドレイン電極、前記活性層と前記ゲート電極との間に配置された第１絶縁層、及び前記ゲート電極と前記ソース電極及び前記ドレイン電極間に配置された第２絶縁層を含む薄膜トランジスタと、前記第１絶縁層及び前記第２絶縁層上に配置され、前記ソース電極及び前記ドレイン電極のうち一つと連結される画素電極と、前記ゲート電極と同一層で形成された下部電極及び前記画素電極と同一材料を含む上部電極を含むキャパシタと、前記第２絶縁層と前記画素電極との間及び前記下部電極と前記上部電極との間に直接配置された第３絶縁層と、前記ソース電極、前記ドレイン電極及び前記上部電極を覆って前記画素電極を露出させる第４絶縁層と、を含む薄膜トランジスタアレイ基板が提供される。
前記第１絶縁層は、前記活性層の上部、及び前記下部電極下部に共通に形成されてもよい。
前記第２絶縁層は、前記上部電極及び下部電極との間には形成されなくてもよい。
前記第３絶縁層の厚さは、前記第２絶縁層の厚さより小さくてもよい。
前記第３絶縁層の厚さは、５００Å以上２０００Å以下であってもよい。
前記第３絶縁層の誘電率は、前記第１絶縁層の誘電率より大きくてもよい。
前記第３絶縁層は、ＳｉＮｘ、ＳｉＯ２、ＺｒＯ２、ＴｉＯ２、Ｔａ２Ｏ５、Ａｌ２Ｏ３を含むグループから選択された少なくとも一つを含んでもよい。
前記第１絶縁層、前記第２絶縁層及び前記第３絶縁層は、前記画素電極と前記基板との間に、順に配置され、隣接する前記第１、第２及び第３絶縁層の屈折率は相異なってもよい。
前記画素電極は、透明導電性酸化物（Ｔｒａｎｓｐａｒｅｎｔ Ｃｏｎｄｕｃｔｉｖｅ Ｏｘｉｄｅ：ＴＣＯ）を含んでもよい。
前記透明導電性酸化物は、酸化インジウムスズ（ＩＴＯ）、酸化インジウム亜鉛（ＩＺＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム（Ｉｎ２Ｏ３）、酸化インジウムガリウム（ＩＧＯ）、及びアルミニウムドープ酸化亜鉛（ＡＺＯ）を含むグループから選択された少なくとも一つを含んでもよい。
前記画素電極は、半透過金属層をさらに含んでもよい。
前記半透過金属層は、前記透明導電性酸化物を含む層上に配置されてもよい。
前記半透過金属層は、銀（Ａｇ）、銀合金、アルミニウム（Ａｌ）、及びアルミニウム合金から選択された少なくとも一つを含んでもよい。
前記画素電極は、前記半透過金属層上に保護層がさらに備えられてもよい。
前記保護層は、透明導電性酸化物を含んでもよい。
前記画素電極と前記画素電極の下部に位置する第３絶縁層とは、同じエッチング面を持ってもよい。
前記上部電極と前記上部電極の下部に位置する第３絶縁層とは、同じエッチング面を持ってもよい。
前記ソース電極及び前記ドレイン電極のうち、前記画素電極と連結される接続部は、前記画素電極より上に配置されてもよい。
前記ソース電極及び前記ドレイン電極は、前記画素電極及び前記上部電極とエッチングレートの異なる材料を含んでもよい。
薄膜トランジスタアレイ基板は、前記ソース電極及び前記ドレイン電極と同一材料からなるパッド電極をさらに含んでもよい。
前記パッド電極は、前記ソース電極及びドレイン電極と同一層で形成されてもよい。
また、上記課題を解決するために、本発明の別の観点によれば、基板上に配置され、活性層、ゲート電極、ソース電極、ドレイン電極、前記活性層と前記ゲート電極との間に配置された第１絶縁層、及び前記ゲート電極と前記ソース電極及び前記ドレイン電極との間に配置された第２絶縁層を含む薄膜トランジスタと、前記第１絶縁層及び前記第２絶縁層上に配置され、前記ソース電極及び前記ドレイン電極のうち一つと連結される画素電極と、前記ゲート電極と同一層で形成された下部電極及び前記画素電極と同一材料を含む上部電極を含むキャパシタと、前記第２絶縁層と前記画素電極との間及び前記下部電極と前記上部電極との間に直接配置された第３絶縁層と、前記ソース電極、前記ドレイン電極及び前記キャパシタを覆って前記画素電極を露出させる第４絶縁層と、前記画素電極上に配置された有機発光層と、前記有機発光層上に配置された対向電極と、を含む有機発光表示装置が提供される。
前記対向電極は、前記有機発光層から放出された光を反射する反射電極であってもよい。
また、上記課題を解決するために、本発明のさらに別の観点によれば、基板上に半導体層を形成し、前記半導体層をパターニングして薄膜トランジスタの活性層を形成する第１マスク工程と、前記第１マスク工程の結果物上に、第１絶縁層を形成し、前記第１絶縁層上に第１導電層を積層し、前記第１導電層をパターニングして薄膜トランジスタのゲート電極及びキャパシタの下部電極を形成する第２マスク工程と、前記第２マスク工程の結果物上に、第２絶縁層を形成し、前記第２絶縁層が前記活性層のソース領域、ドレイン領域及び前記下部電極を露出させるように開口を形成する第３マスク工程と、前記第３マスク工程の結果物上に、第３絶縁層及び第２導電層を順次形成し、前記第３絶縁層及び前記第２導電層を同時にパターニングして、画素電極、前記下部電極上に直接配置される誘電膜、及び上部電極を形成する第４マスク工程と、前記第４マスク工程の結果物上に第３導電層を形成し、前記第３導電層をパターニングしてソース電極及びドレイン電極を形成する第５マスク工程と、第４絶縁層を形成し、前記画素電極が露出されるように前記第４絶縁層を除去する第６マスク工程と、を含む薄膜トランジスタアレイ基板の製造方法が提供される。
前記薄膜トランジスタアレイ基板の製造方法は、前記第２マスク工程の後、前記ソース領域及び前記ドレイン領域にイオン不純物をドープする工程を含んでもよい。
前記第４マスク工程は、前記第３絶縁層をエッチングする第１エッチング工程、前記第２導電層をエッチングする第２エッチング工程を含んでもよい。
前記薄膜トランジスタアレイ基板の製造方法は、前記第５マスク工程で、前記第３導電層を前記第２導電層とエッチングレートの異なる材料で形成してもよい。
前記薄膜トランジスタアレイ基板の製造方法は、前記第５マスク工程で、前記ソース電極及びドレイン電極と同一材料を含むパッド電極をさらに形成してもよい。
前記第４マスク工程で、前記第２導電層は、透明導電層及び半透明導電層が順次積層されてもよい。
前記薄膜トランジスタアレイ基板の製造方法は、前記半透明導電層上に保護層をさらに形成してもよい。
前記第３絶縁層は、前記第２絶縁層より厚さが小さく形成されてもよい。
前記第３絶縁層は、前記第１絶縁層より誘電率の大きい材料で形成されてもよい。
以上説明したように本発明によれば、製造工程が単純であり、信号伝達に優れた薄膜トランジスタアレイ基板、有機発光表示装置、及び薄膜トランジスタアレイ基板の製造方法を提供することができる。
本発明の一実施形態による有機発光表示装置１を概略的に示す断面図である。 同実施形態による有機発光表示装置１の第１マスク工程を概略的に示す断面図である。 同実施形態による有機発光表示装置１の第１マスク工程を概略的に示す断面図である。 同実施形態による有機発光表示装置１の第２マスク工程を概略的に示す断面図である。 同実施形態による有機発光表示装置１の第２マスク工程を概略的に示す断面図である。 同実施形態による有機発光表示装置１の第３マスク工程を概略的に示す断面図である。 同実施形態による有機発光表示装置１の第３マスク工程を概略的に示す断面図である。 同実施形態による有機発光表示装置１の第４マスク工程を概略的に示す断面図である。 同実施形態による有機発光表示装置１の第４マスク工程を概略的に示す断面図である。 同実施形態による有機発光表示装置１の第５マスク工程を概略的に示す断面図である。 同実施形態による有機発光表示装置１の第５マスク工程を概略的に示す断面図である。 同実施形態による有機発光表示装置１の第６マスク工程を概略的に示す断面図である。 同実施形態による有機発光表示装置１の第６マスク工程を概略的に示す断面図である。 本発明の他の実施形態による有機発光表示装置２を概略的に示す断面図である。
以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
図１は、本発明の一実施形態による有機発光表示装置１を概略的に示す断面図である。
図１を参照すれば、本発明の一実施形態による有機発光表示装置１の基板１０上には、少なくとも一つの有機発光層１２０が備えられたピクセル領域ＰＸＬ１、少なくとも一つの薄膜トランジスタが形成されたトランジスタ領域ＴＦＴ１、少なくとも一つのキャパシタが形成されたキャパシタ領域ＣＡＰ１、及びパッド電極４１８が形成されたパッド領域ＰＡＤ１が備えられる。
トランジスタ領域ＴＦＴ１には、基板１０及びバッファ層１１上に薄膜トランジスタの活性層２１２が備えられる。
基板１０は、ガラス基板だけでなく、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリイミドなどを含むプラスチック基板などの透明基板であってもよい。
基板１０の上部は平滑な面が形成され、不純元素の浸透を遮断するためのバッファ層１１が備えられる。バッファ層１１は、シリコン窒化物及び／またはシリコン酸化物などで単層または複数層にて形成される。
バッファ層１１上に活性層２１２が備えられる。活性層２１２は、非晶質シリコンまたは結晶質シリコンを含む半導体で形成され、チャネル領域２１２ｃと、チャネル領域２１２ｃの外側にイオン不純物がドープされたソース領域２１２ａと、及びドレイン領域２１２ｂとを含む。
活性層２１２上には、ゲート絶縁膜である第１絶縁層１３を介して活性層２１２のチャネル領域２１２ｃに対応する位置にゲート電極２１４が形成される。ゲート電極２１４は、例えば、アルミニウム（Ａｌ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、銀（Ａｇ）、マグネシウム（Ｍｇ）、金（Ａｕ）、ニッケル（Ｎｉ）、ネオジム（Ｎｄ）、イリジウム（Ｉｒ）、クロム（Ｃｒ）、ニッケル（Ｌｉ）、カルシウム（Ｃａ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タングステン（Ｗ）、銅（Ｃｕ）から選択された一つ以上の金属によって単層または複数層で形成される。
ゲート電極２１４上には、層間絶縁膜である第２絶縁層１５を介して、活性層２１２のソース領域２１２ａ及びドレイン領域２１２ｂにそれぞれ接続するソース電極２１８ａ及びドレイン電極２１８ｂが形成される。ソース電極２１８ａ及びドレイン電極２１８ｂは、例えば、アルミニウム（Ａｌ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、銀（Ａｇ）、マグネシウム（Ｍｇ）、金（Ａｕ）、ニッケル（Ｎｉ）、ネオジム（Ｎｄ）、イリジウム（Ｉｒ）、クロム（Ｃｒ）、ニッケル（Ｌｉ）、カルシウム（Ｃａ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タングステン（Ｗ）、銅（Ｃｕ）から選択された一つ以上の金属によって単層または複数層で形成される。
第２絶縁層１５上には、前記ソース電極２１８ａ及びドレイン電極２１８ｂを覆うように第４絶縁層１９が備えられる。
本実施形態で第１絶縁層１３は、薄膜トランジスタ領域ＴＦＴ１でゲート絶縁膜として使われ、第２絶縁層１５は、層間絶縁膜として使われる。これらの第１絶縁層１３及び第２絶縁層１５は、無機絶縁膜からなる。第１絶縁層１３及び第２絶縁層１５を形成する無機絶縁膜には、ＳｉＯ２、ＳｉＮｘ、ＳｉＯＮ、Ａｌ２Ｏ３、ＴｉＯ２、Ｔａ２Ｏ５、ＨｆＯ２、ＺｒＯ２、チタン酸バリウムストロンチウム（ＢＳＴ）、チタン酸ジルコン酸鉛（ＰＺＴ）などが使用される。
本実施形態でゲート絶縁膜として使われる第１絶縁層１３は、後述するキャパシタの誘電膜としては使われないため、キャパシタの誘電率特性を考慮する必要がなく薄膜トランジスタのゲート絶縁膜としての特性のみに合わせて設計される。例えば、キャパシタの静電容量を増大させるために、キャパシタの誘電膜としてよく使われる窒化ケイ素（ＳｉＮｘ）を薄膜トランジスタのゲート絶縁膜としても使用すれば、薄膜トランジスタに漏れ電流が生じる。しかし、本実施形態によれば、キャパシタの誘電膜と薄膜トランジスタのゲート絶縁膜とは別途に形成されるため、キャパシタの特性のみを鑑みて誘電膜を設計でき、また、薄膜トランジスタの特性のみを鑑みてゲート絶縁膜を設計できる。
ピクセル領域ＰＸＬ１には、基板１０、バッファ層１１、第１絶縁層１３、及び第２絶縁層１５上に、後述するキャパシタの上部電極３１７と同一材料で形成された画素電極１１７が備えられる。
画素電極１１７と第２絶縁層１５との間には第３絶縁層１１６が配置される。すなわち、画素電極１１７と基板１０との間には、基板１０から画素電極１１７へ順にバッファ層１１、第１絶縁層１３、第２絶縁層１５及び第３絶縁層１１６が配置される。
基板１０と画素電極１１７との間に配置される前記絶縁層、すなわち、第１絶縁層１３、第２絶縁層１５及び第３絶縁層１９は、隣接する層間の屈折率が互いに異なって形成される。すなわち、屈折率の相異なる層が交互に備えられてＤＢＲ（Ｄｉｓｔｒｉｂｕｔｅｄ Ｂｒａｇ Ｒｅｆｌｅｃｔｏｒ）として機能することで、有機発光層１２０から放出される光の光効率を高めることができる。
一方、添付図面には、バッファ層１１、第１絶縁層１３、第２絶縁層１５及び第３絶縁層１１６がそれぞれ単一の層に形成されるように図示されているが、本発明はこれに限定されるものではなく、前記層は、それぞれ複数の層で形成されてもよい。
第３絶縁層１１６上に画素電極１１７が直接配置される。後述するが、第３絶縁層１１６及び画素電極１１７は、同一マスク工程で同一マスクを用いてパターニングされるため、第３絶縁層１１６及び画素電極１１７は同じエッチング面を持つ。
画素電極１１７は透明導電体で形成されて、有機発光層１２０から放出された光は、画素電極１１７側に放出される。かかる透明導電体は、酸化インジウムスズ（ＩＴＯ）、酸化インジウム亜鉛（ＩＺＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム（Ｉｎ２Ｏ３）、酸化インジウムガリウム（ＩＧＯ）、及びアルミニウムドープ酸化亜鉛（ＡＺＯ）を含むグループから選択された少なくとも一つ以上を含んでもよい。
画素電極１１７上に有機発光層１２０が形成され、有機発光層１２０から放出された光は、透明導電体で形成された画素電極１１７を通じて基板１０側に放出される。
画素電極１１７の外郭には第４絶縁層１９が形成され、第４絶縁層１９には、画素電極１１７を露出させる開口Ｃ３が形成される。前記開口Ｃ３に有機発光層１２０が備えられる。
有機発光層１２０は、低分子有機物または高分子有機物であってもよい。有機発光層１２０が低分子有機物である場合、有機発光層１２０を中心としてホール輸送層（ＨＴＬ）、ホール注入層（ＨＩＬ）、電子輸送層（ＥＴＬ）及び電子注入層（ＥＩＬ）などが積層される。それ以外にも、必要に応じて多様な層が積層される。この時、使用可能な有機材料には、銅フタロシアニン（ＣｕＰｃ）、Ｎ’−ジ（ナフタレン−１−イル）−Ｎ、Ｎ’−ジフェニル−ベンジジン（ＮＰＢ）、トリス−８−ヒドロキシキノリンアルミニウム（Ａｌｑ３）などをはじめとする多様な材料が適用できる。一方、有機発光層１２０が高分子有機物である場合、有機発光層１２０以外にホール輸送層（ＨＴＬ）が含まれる。ホール輸送層は、ポリエチレンジヒドロキシチオフェン（ＰＥＤＯＴ）や、ポリアニリン（ＰＡＮＩ）などが使用できる。この時、使用可能な有機材料は、ポリフェニレンビニレン（ＰＰＶ）系及びポリフルオレン系などの高分子有機物である。また、有機発光層１２０と画素電極１１７及び対向電極１２１との間には無機材料がさらに備えられてもよい。
有機発光層１２０上には、共通電極として対向電極１２１が備えられる。本実施形態による有機発光表示装置１の場合、画素電極１１７はアノードとして使われ、対向電極１２１はカソードとして使われる。もちろん、電極の極性は逆であってもよいということはいうまでもない。
対向電極１２１は、光を反射する物質を含む光反射電極として構成される。この時、前記対向電極１２１は、Ａｌ、Ｍｇ、Ｌｉ、Ｃａ、ＬｉＦ／Ｃａ、及びＬｉＦ／Ａｌから選択された一つ以上の材料を含んでもよい。対向電極１２１が光反射電極として備えられることで、有機発光層１２０から放出された光は対向電極１２１で反射されて、透明導電体で構成された画素電極１１７を透過して基板１０側に放出される。
画素電極１１７の外郭を覆う第４絶縁層１９は、画素電極１１７と対向電極１２１との間で画素定義膜として機能する。
第４絶縁層１９は、有機絶縁膜で形成される。第４絶縁層１９は、ポリメチルメタクリレート（ＰＭＭＡ）やポリスチレン（ＰＳ）のような一般汎用高分子、フェノール基を持つ高分子誘導体、アクリル系高分子、イミド系高分子、アリルエーテル系高分子、アミド系高分子、フッ素系高分子、ｐ−キシレン系高分子、ビニルアルコール系高分子及びこれらの混合物などであってもよい。
第４絶縁層１９は、前述した薄膜トランジスタのソース電極２１８ａ及びドレイン電極２１８ｂを覆い、ソース電極２１８ａ及びドレイン電極２１８ｂのうち一つが画素電極１１７と電気的に連結する。一方、添付図面には、ソース電極２１８ａが画素電極１１７と連結されるように図示されているが、本発明はこれに限定されるものではない。すなわち、画素電極１１７が、ドレイン電極２１８ｂと電気的に連結されてもよいということはいうまでもない。
この時、ソース電極２１８ａ及びドレイン電極２１８ｂのうち画素電極１１７と連結される接続部は、画素電極１１７より上に配置される。これは後述するが、ソース電極２１８ａ及びドレイン電極２１８ｂが画素電極１１７より後でパターニングされるためである。したがって、ソース電極２１８ａ及びドレイン電極２１８ｂは、画素電極１１７とエッチングレートの異なる材料で形成されることが望ましい。
キャパシタ領域ＣＡＰ１には基板１０及びバッファ層１１上に、薄膜トランジスタのゲート電極２１４と同一材料で形成されたキャパシタの下部電極３１４と、画素電極１１７と同一材料で形成されたキャパシタの上部電極３１７、及び前記下部電極３１４と上部電極３１７との間に直接配置された第３絶縁層３１６が備えられる。
この時、薄膜トランジスタのゲート電極２１４とソース電極２１８ａ及びドレイン電極２１８ｂとの間に位置する第２絶縁層１５は、キャパシタの上部電極３１７と下部電極３１４との間には配置されない。ここで、第２絶縁層１５がキャパシタの上部電極３１７と下部電極３１４との間に配置されないということは、第２絶縁層１５はキャパシタの誘電膜としての役割を行わないという意味である。例えば、図１に示したように、第２絶縁層１５は、下部電極３１４の外郭に若干オーバーラップされて配置される。後述するが、これは、第２絶縁層１５をパターニングして下部電極３１４を露出させる開口（Ｃ２、図４Ｂ参照）を形成した時、一部残った部分である。
もし、第２絶縁層１５のパターニング時にキャパシタの下部電極３１４を全部露出させるならば、下部電極３１４と、第３絶縁層１５上に形成される上部電極３１７との間に漏れ電流が発生する可能性がある。しかし、第２絶縁層１５は下部電極３１４を全部露出させずにその外郭を一部覆っているため、上部電極３１７と下部電極３１４との間の漏れ電流の発生を回避できる。
一方、薄膜トランジスタの層間絶縁膜として機能する第２絶縁層１５は、薄膜トランジスタの特性を考慮して所定厚さ以上に設計されるが、キャパシタは、誘電膜の厚さが大きいほど静電容量が低減するため、誘電膜を層間絶縁膜と同じ厚さに形成する場合、静電容量が低減する。
しかし、本実施形態によれば、第２絶縁層１５はキャパシタの誘電膜として使われず、本実施形態の誘電膜として使われる第３絶縁層３１６は、第２絶縁層１５より厚さを小さく形成できるため、静電容量の低減を回避できる。第３絶縁層３１６の厚さは、５００Å以上２０００Å以下に形成することで適切な静電容量を維持できる。
また、本実施形態で誘電膜として使われる第３絶縁層３１６は、誘電率の大きい絶縁材料で形成される。前述したように、第３絶縁層３１６は、ゲート絶縁膜を形成する第１絶縁層１３と別個の層で形成されるため、第１絶縁層１３より誘電率の大きい材料で形成することで、静電容量を増大させることができる。したがって、キャパシタの面積を増大させずとも、静電容量を増大させることができるため、相対的に画素電極１１７の面積を大きくすることができて、有機発光表示装置１の開口率を高めることができる。
前述した第３絶縁層３１６は無機絶縁膜で形成される。例えば、第３絶縁層３１６は、ＳｉＯ２、ＳｉＮｘ、ＳｉＯＮ、Ａｌ２Ｏ３、ＴｉＯ２、Ｔａ２Ｏ５、ＨｆＯ２、ＺｒＯ２、ＢＳＴ、及びＰＺＴを含むグループから選択された少なくとも一つを含んでもよい。
また、後述するが、上部電極３１７及び第３絶縁層３１６は同一マスク工程でパターニングされるため、同じエッチング面を持つ。
上部電極３１７上に第４絶縁層１９が形成される。第４絶縁層１９は有機絶縁膜で形成される。対向電極１２１と上部電極３１７との間に、誘電率の小さな有機絶縁物を含む第４絶縁層１９が介在することで、対向電極１２１と上部電極３１７との間に形成される寄生容量を低減させることができ、寄生容量による信号妨害を回避できる。
有機発光表示装置１の外郭には、外装ドライバの接続端子であるパッド電極４１８が形成されたパッド領域ＰＡＤ１が配置される。
本実施形態で、パッド電極４１８は、ソース電極２１８ａ及びドレイン電極２１８ｂと同一材料からなる。また、パッド電極４１８は、ソース電極２１８ａ及びドレイン電極２１８ｂと同一層に形成される。すなわち、パッド電極４１８は第２絶縁層１５上に直接形成される。
パッド電極４１８は、前述したゲート電極２１４、画素電極１１７、及び上部電極３１７より後で形成されるため、パッド電極４１８の上部に、ゲート電極２１４、画素電極１１７、または上部電極３１７を形成する材料が位置しない。すなわち、ゲート電極２１４、画素電極１１７または上部電極３１７を形成する材料がパッド電極４１８上に位置することにより、またはこれらをパッド電極４１８上から除去する過程により、パッド電極４１８の信頼性が低下することを回避できる。
一方、図１には図示されていないが、本実施形態による有機発光表示装置１は、ピクセル領域ＰＸＬ１、キャパシタ領域ＣＡＰ１、及び薄膜トランジスタ領域ＴＦＴ１を含む表示領域を封止する封止部材（図示せず）をさらに備える。封止部材は、ガラス材を含む基板、金属フィルム、または有機絶縁膜及び無機絶縁膜が交互に配置された封止薄膜で形成される。
以下、図２Ａから図７Ｂを参照して、本実施形態による有機発光表示装置１の製造方法を説明する。
図２Ａ及び図２Ｂは、本実施形態による有機発光表示装置１の第１マスク工程を概略的に示す断面図である。
図２Ａを参照すれば、基板１０上にバッファ層１１及び半導体層１２が順次形成される。
バッファ層１１及び半導体層１２は、ＰＥＣＶＤ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｏｓｉｔｉｏｎ）法、ＡＰＣＶＤ（Ａｔｍｏｓｐｈｅｒｉｃ Ｐｒｅｓｓｕｒｅ ＣＶＤ）法、ＬＰＣＶＤ（ｌｏｗ Ｐｒｅｓｓｕｒｅ ＣＶＤ）法などの多様な蒸着方法により形成される。
半導体層１２は、非晶質シリコンまたは結晶質シリコンからなる。この時、結晶質シリコンは、非晶質シリコンを結晶化して形成してもよい。非晶質シリコンを結晶化する方法は、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）法、ＳＰＣ（Ｓｏｌｉｄ Ｐｈａｓｅ Ｃｒｙｓｔａｌｌｚａｔｉｏｎ）法、ＥＬＡ（Ｅｘｃｉｍｅｒ Ｌａｓｅｒ Ａｎｎｅａｌｉｎｇ）法、ＭＩＣ（Ｍｅｔａｌ Ｉｎｄｕｃｅｄ Ｃｒｙｓｔａｌｌｚａｔｉｏｎ）法、ＭＩＬＣ（Ｍｅｔａｌ Ｉｎｄｕｃｅｄ Ｌａｔｅｒａｌ Ｃｒｙｓｔａｌｌｚａｔｉｏｎ）法、ＳＬＳ（Ｓｅｑｕｅｎｔｉａｌ Ｌａｔｅｒａｌ Ｓｏｌｉｄｉｆｉｃａｔｉｏｎ）法などの多様な方法が適用できる。
半導体層１２上に第１フォトレジストＰＲ１を塗布し、光遮断部Ｍ１１及び透光部Ｍ１２を備える第１フォトマスクＭ１を用いる第１マスク工程を行う。添付図面には図示されていないが、露光装置（図示せず）で露光後、現像、エッチングを行い、ストリッピングまたはアッシングを行うなどの一連の工程を経る。
図２Ｂは、第１マスク工程の結果を概略的に示す断面図である。
図２Ｂを参照すれば、第１フォトマスクＭ１の光遮断部Ｍ１１に対応する位置に半導体層１２がパターニングされて、薄膜トランジスタの活性層２１２ｃが形成される。
図３Ａ及び図３Ｂは、本実施形態による有機発光表示装置１の第２マスク工程を概略的に示す断面図である。
図３Ａを参照すれば、図２Ｂの第１マスク工程の結果物上に第１絶縁層１３及び第１導電層１４が順次形成される。
第１絶縁層１３は、ＳｉＯ２、ＳｉＮｘ、ＳｉＯＮ、Ａｌ２Ｏ３、ＴｉＯ２、Ｔａ２Ｏ５、ＨｆＯ２、ＺｒＯ２、ＢＳＴ及びＰＺＴから選択された無機絶縁膜で形成され、第１導電層１４は、アルミニウム（Ａｌ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、銀（Ａｇ）、マグネシウム（Ｍｇ）、金（Ａｕ）、ニッケル（Ｎｉ）、ネオジム（Ｎｄ）、イリジウム（Ｉｒ）、クロム（Ｃｒ）、ニッケル（Ｌｉ）、カルシウム（Ｃａ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タングステン（Ｗ）、銅（Ｃｕ）から選択された一つ以上の金属によって単層または複数層で形成される。
第１導電層１４上に第２フォトレジストＰＲ２を塗布し、光遮断部Ｍ２１Ｔ、Ｍ２１Ｃ及び透光部Ｍ２２を備える第２フォトマスクＭ２を用いて第２マスク工程を行う。
図３Ｂは、第２マスク工程の結果を概略的に示す断面図である。
図３Ｂを参照すれば、第２フォトマスクＭ２の光遮断部Ｍ２１Ｔに対応する位置の第１導電層１４は、薄膜トランジスタのゲート電極２１４としてパターニングされ、光遮断部Ｍ２１Ｃに対応する位置の第１導電層１４は、キャパシタの下部電極３１４としてパターニングされる。
第１絶縁層１３は、薄膜トランジスタの活性層２１２とゲート電極２１４との間に位置するためゲート絶縁膜として機能するが、キャパシタの下部電極３１４の下部に位置するので、キャパシタの誘電膜としては機能しない。したがって、第１絶縁層１３はキャパシタの特性を考慮する必要がなく、薄膜トランジスタの特性のみ考慮して材料を選択できる。
前記のような構造物上にイオン不純物がドープ（Ｄ）される。イオン不純物はＢまたはＰイオンをドープすることができ、１×１０１５ａｔｏｍｓ／ｃｍ２以上の濃度で、薄膜トランジスタの活性層２１２をターゲットとしてドープ（Ｄ）する。
ゲート電極２１４をセルフ・アラインマスクとして使用して、活性層２１２にイオン不純物をドープすることで、活性層２１２は、イオン不純物がドープされたソース及びドレイン領域２１２ａ、２１２ｂと、その間にチャネル領域２１２ｃとを備えることができる。
また、図３Ａ及び図３Ｂには詳細に図示していないが、第２マスク工程で第１導電層１４をパターニングして、ゲート電極２１４と連結されるスキャンラインのような配線を共に形成できる。
図４Ａ及び図４Ｂは、本実施形態による有機発光表示装置１の第３マスク工程を概略的に示す断面図である。
図４Ａを参照すれば、図３Ｂの第２マスク工程の結果物上に第２絶縁層１５が形成される。
第２絶縁層１５は、ＳｉＯ２、ＳｉＮｘ、ＳｉＯＮ、Ａｌ２Ｏ３、ＴｉＯ２、Ｔａ２Ｏ５、ＨｆＯ２、ＺｒＯ２、ＢＳＴ及びＰＺＴから選択された無機絶縁膜で形成されるが、前述した第１絶縁層１３で使用した材料と屈折率の異なる材料を使用することが望ましい。
第２絶縁層１５上に第３フォトレジストＰＲ３を塗布し、光遮断部Ｍ３１及び透光部Ｍ３２Ｔ、Ｍ３２Ｃを備える第３フォトマスクＭ３を用いて第３マスク工程を行う。
図４Ｂは、第３マスク工程の結果を概略的に示す断面図である。
図４Ｂを参照すれば、第３フォトマスクＭ３の透光部Ｍ３２Ｔに対応する位置の第２絶縁層１５は、活性層２１２のソース領域２１２ａ及びドレイン領域２１２ｂの一部を露出させる開口Ｃ１としてパターニングされ、透光部Ｍ３２Ｃに対応する位置の第２絶縁層１５は、キャパシタの下部電極３１４を露出させる開口Ｃ２としてパターニングされる。
図５Ａ及び図５Ｂは、本実施形態による有機発光表示装置１の第４マスク工程を概略的に示す断面図である。
図５Ａを参照すれば、図４Ｂの第３マスク工程の結果物上に第３絶縁層１６及び第２導電層１７が順次形成される。第３絶縁層１６及び第２導電層１７は、第２絶縁層１５の上部及びキャパシタの上部電極３１４上に順次積層される。
第３絶縁層１６は、ＳｉＯ２、ＳｉＮｘ、ＳｉＯＮ、Ａｌ２Ｏ３、ＴｉＯ２、Ｔａ２Ｏ５、ＨｆＯ２、ＺｒＯ２、ＢＳＴ及びＰＺＴから選択された無機絶縁膜で形成されるが、ＤＢＲとして機能するために、第１絶縁層１３及び第２絶縁層１５で使用した材料と屈折率の異なる材料を使用することが望ましい。
第２導電層１７は、透明導電性酸化物で形成される。例えば、酸化インジウムスズ（ＩＴＯ）、酸化インジウム亜鉛（ＩＺＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム（Ｉｎ２Ｏ３）、酸化インジウムガリウム（ＩＧＯ）、及びアルミニウムドープ酸化亜鉛（ＡＺＯ）を含むグループから選択された材料で形成される。
第２導電層１７上に第４フォトレジストＰＲ４を塗布し、光遮断部Ｍ４１Ｘ、Ｍ４１Ｃ及び透光部Ｍ４２を備える第４フォトマスクＭ４を用いて第４マスク工程を行う。
図５Ｂは、第４マスク工程の結果を概略的に示す断面図である。
図５Ｂを参照すれば、第４フォトマスクＭ４の光遮断部Ｍ４１Ｘに対応する位置の第３絶縁層１６及び第２導電層１７は、画素電極１１７と画素電極１１７下部の第３絶縁層１１６としてパターニングされ、光遮断部Ｍ４１Ｃに対応する位置の第３絶縁層１６及び第２導電層１７は、キャパシタの誘電膜３１６及び上部電極３１７としてパターニングされる。
第３絶縁層１６及び第２導電層１７は同一マスク工程でパターニングされるため、エッチング工程は２回行われる。すなわち、第３絶縁層１６のエッチング工程と、第２導電層１７のエッチング工程とに分けて行われる。
しかし、第３絶縁層１６及び第２導電層１７は同一マスク工程でエッチングされるため、第３絶縁層１６と第２導電層１７とのエッチング面、すなわち、画素電極の下部の第３絶縁層１１６と画素電極１１７、及び誘電膜３１６と上部電極３１７とのエッチング面は同一に形成される。ここで、エッチング面が同一に形成されるということは、画素電極１１７及び上部電極３１７が画素電極下部の第３絶縁層１１６及び誘電膜３１６のエッチング時、エッチングマスクとして機能し、そのエッチング面がほぼ同じであることをいう。
第３絶縁層１６は、キャパシタの上部電極３１７と下部電極３１４との間に直接配置されることでキャパシタの誘電膜３１６として機能するが、薄膜トランジスタには形成されないため、ゲート絶縁膜としては機能しない。したがって、第３絶縁層１６は、薄膜トランジスタの特性を考慮せずにキャパシタの特性のみを考慮して材料または厚さなどを選択できるため、工程の設計自由度が高くなる。
図６Ａ及び図６Ｂは、本実施形態による有機発光表示装置１の第５マスク工程を概略的に示す断面図である。
図６Ａを参照すれば、図５Ｂの第４マスク工程の結果物上に第３導電層１８が形成される。第３導電層１８は、ソース領域２１２ａ及びドレイン領域２１２ｂが露出した開口Ｃ１を充填する。
第３導電層１８は、アルミニウム（Ａｌ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、銀（Ａｇ）、マグネシウム（Ｍｇ）、金（Ａｕ）、ニッケル（Ｎｉ）、ネオジム（Ｎｄ）、イリジウム（Ｉｒ）、クロム（Ｃｒ）、ニッケル（Ｌｉ）、カルシウム（Ｃａ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タングステン（Ｗ）、銅（Ｃｕ）から選択された一つ以上の金属によって単層または複数層で形成される。
第３導電層１８上に第５フォトレジストＰＲ５を塗布し、光遮断部Ｍ５１Ｔ、Ｍ５１Ｐ及び透光部Ｍ５２を備える第５フォトマスクＭ５を用いて第５マスク工程を行う。
図６Ｂは、第５マスク工程の結果を概略的に示す断面図である。
図６Ｂを参照すれば、第５フォトマスクＭ５の光遮断部Ｍ５１Ｔに対応する位置の第３導電層１８は、活性層２１２のソース領域２１２ａ及びドレイン領域２１２ｂと開口Ｃ１を通じて連結されるソース電極２１８ａ及びドレイン電極２１８ｂとしてパターニングされる。また、光遮断部Ｍ５１Ｐに対応する位置の第３導電層１８は、パッド領域のパッド電極４１８としてパターニングされる。
ソース電極２１８ａ及びドレイン電極２１８ｂを形成するために第３導電層１８をエッチングする工程において、画素電極１１７及び上部電極３１７も第３導電層１８をエッチングするためのエッチング液に曝露されるため、第３導電層１８は、画素電極１１７及び上部電極３１７とエッチングレートの異なる材料で形成されることが望ましい。
ソース電極２１８ａ及びドレイン電極２１８ｂのうち一つは、画素電極１１７と電気的に連結される。本実施形態でソース電極２１８ａ及びドレイン電極２１８ｂは、画素電極１１７の形成後にパターニングされるため、画素電極１１７と連結されるソース電極２１８ａまたはドレイン電極２１８ｂの接続部は、画素電極１１７より上に形成される。
一方、前記図６Ａ及び図６Ｂには詳細に図示していないが、第５マスク工程で第３導電層１８をパターニングして、ソース電極２１８ａ及び／またはドレイン電極２１８ｂと連結されるデータラインなどの配線を共に形成できる。
図７Ａ及び図７Ｂは、本実施形態による有機発光表示装置１の第６マスク工程を概略的に示す断面図である。
図７Ａを参照すれば、図６Ｂの第５マスク工程の結果物上に第４絶縁層１９が塗布される。第４絶縁層１９は、有機絶縁膜で形成される。特に、第４絶縁層１９を感光性有機絶縁膜とする場合、別途フォトレジストを使用しなくてもよい。
光遮断部Ｍ６１及び透光部Ｍ６２Ｘ、Ｍ６２Ｐを備える第６フォトマスクＭ６を用いる第６マスク工程を行う。
図７Ｂは、第６マスク工程の結果を概略的に示す断面図である。
図７Ｂを参照すれば、透光部Ｍ６２Ｘに対応する位置の第４絶縁層１９は、画素電極１１７の上部を露出させる開口Ｃ３が形成され、透光部Ｍ６２Ｐに対応する位置の第４絶縁層１９は、パッド電極４１８を露出させる開口Ｃ４が形成される。
画素電極１１７を露出させる開口Ｃ３は、発光領域を定義する役割以外に、画素電極１１７のエッジと対向電極１２１（図１）との間隔を広げて、画素電極１１７のエッジで電界が集中する現象を回避し、画素電極１１７と対向電極１２０との短絡を防止する役割を担う。
添付図面には図示されていないが、第６マスク工程以後に画素電極１１７上に有機発光層１２０を形成し、有機発光層１２０上に共通電極の対向電極１２１（図１）を形成して、図１の有機発光表示装置を形成することができる。また、対向電極１２１（図１）上に封止部材（図示せず）をさらに形成できる。
以下、図８を参照して、本発明の他の実施形態による有機発光表示装置２を説明する。以下、前述した実施形態との差異点を中心として説明する。
図８は、本発明の他の実施形態による有機発光表示装置２を概略的に示す断面図である。
図８を参照すれば、本発明の他の実施形態による有機発光表示装置２の基板１０上には、少なくとも一つの有機発光層１２０が備えられたピクセル領域ＰＸＬ２、少なくとも一つの薄膜トランジスタが備えられたトランジスタ領域ＴＦＴ２、少なくとも一つのキャパシタが備えられたキャパシタ領域ＣＡＰ２、及び少なくとも一つのパッド電極４１８が備えられたパッド領域ＰＡＤ２が形成される。トランジスタ領域ＴＦＴ２及びパッド領域ＰＡＤ２は、前述した実施形態による有機発光表示装置１と同一である。
ピクセル領域ＰＸＬ２には、基板１０、バッファ層１１、第１絶縁層１３、第２絶縁層１５及び第３絶縁層１１６上にキャパシタの上部電極３１７と同一材料で形成された画素電極１１７−１が備えられる。
背面発光型である場合、画素電極１１７−１は透明電極で形成され、対向電極１２１は反射電極で形成される。
画素電極１１７−１上に有機発光層１２０が形成され、有機発光層１２０から放出された光は、透明導電体で形成された画素電極１１７−１を通じて基板１０側に放出される。
本実施形態による有機発光表示装置２は、画素電極１１７−１が透明導電層１１７ａのみで形成されるのではなく、透明導電層１１７ａ上に配置された半透過金属層１１７ｂをさらに含んで複数層で形成される。
対向電極１２１が反射ミラーとして機能し、半透過金属層１１７ｂが半透過ミラーとして機能することで、有機発光層１１９から放出された光は、対向電極１２１と半透過金属層１１７ｂとの間で共振される。
したがって、本実施形態による有機発光表示装置２は、画素電極１１７−１の下部に配置された第１絶縁層１３から第３絶縁層１１６のＤＢＲによる共振効果以外に、ミラーによる共振効果が付加されて有機発光表示装置２の光効率がさらに向上する。
かかる半透過金属層１１７ｂとして、銀（Ａｇ）、銀（Ａｇ）合金、アルミニウム（Ａｌ）、及びアルミニウム（Ａｌ）合金から選択された少なくとも一つ以上の材料が選択される。反射電極である対向電極１２１に対する共振ミラーとして作用するために、半透過金属層１１７ｂの厚さは３００Å以下の厚さであることが望ましい。
特に、半透過金属層１１７ｂが銀（Ａｇ）を含む場合、半透過金属層１１７ｂの形成後にソース電極２１８ａ及びドレイン電極２１８ｂが形成されるため、銀（Ａｇ）を含む半透過金属層１１７ｂは、ソース電極２１８ａ及びドレイン電極２１８ｂのエッチング時に損傷される恐れがある。したがって、半透過金属層１１７ｂ上に銀（Ａｇ）を保護する保護層１１７ｃをさらに備えてもよい。保護層１１７ｃとしては、ＩＴＯなどを含む透明導電性酸化物を用いてもよい。
半透過金属層１１７ｂを含む画素電極１１７−１は、前述した第４マスク工程でパターニングされる。この時、画素電極１１７−１上に他の導電層が存在していない状態で、画素電極１１７−１単独でパターニングされる。
もし、画素電極１１７−１の上部に他の導電層（図示せず）がさらに形成され、その他の導電層（図示せず）と画素電極１１７−１とが同時に同じパターンでパターニングされる場合、画素電極１１７−１のエッチングは容易でない。特に、半透過金属層１１７ｂが銀（Ａｇ）を含む場合、損傷を大きく受けるため、ミラーを用いる共振構造を形成し難い。しかし、本実施形態では、画素電極１１７−１単独で共振構造の半透過ミラーとしてパターニングされるため、共振ミラーの具現が容易である。
一方、本実施形態による有機発光表示装置２は、キャパシタの上部電極３１７と画素電極１１７−１とが同一材料で形成されるため、図８には図示していないが、上部電極３１７も画素電極１１７−１と同様に、下から上に透明導電層、半透過金属層、及び保護層が順次備えられる。
以上、本発明を実施例に基づいて説明した。本発明によれば、第１に、キャパシタの誘電膜と薄膜トランジスタのゲート絶縁膜とを別個の絶縁層で形成できるため、キャパシタ及び薄膜トランジスタ素子それぞれの特性に好適な絶縁層を設計することができる。
第２に、キャパシタの誘電膜の厚さを制御することが容易になるため、キャパシタの面積を増大させずとも、静電容量を増大させることができる。したがって、相対的に画素電極の面積を大きくすることができて有機発光表示装置の開口率を高めることができる。
第３に、共振構造の半透過ミラーとして使われる画素電極上に、別途に積層された導電層を形成せずとも、画素電極単独で共振ミラーをパターニングできるため、共振ミラーの形成が容易になる。
第４に、パッド電極が後工程で形成されるので、パッド電極の信頼性低下を回避できる。
第５に、６つのマスク工程で、前記のような薄膜トランジスタアレイ基板及び有機発光表示装置を製造できる。
以上、添付図面を参照しながら本発明の好適な実施形態について詳細に説明したが、本発明はかかる例に限定されない。本発明の属する技術の分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本発明の技術的範囲に属するものと了解される。
本発明は、薄膜トランジスタアレイ基板、薄膜トランジスタアレイ基板を備える有機発光表示装置関連の技術分野に適用可能である。
１ 有機発光表示装置
１０ 基板
１１ バッファ層
１３ 第１絶縁層
１５ 第２絶縁層
１９ 第４絶縁層
１１６ 第３絶縁層
１１７ 画素電極
１２０ 有機発光層
１２１ 対向電極
２１２ 活性層
２１２ａ ソース領域
２１２ｂ ドレイン領域
２１２ｃ チャネル領域
２１４ ゲート電極
２１８ａ ソース電極
２１８ｂ ドレイン電極
３１４ 下部電極
３１６ 第３絶縁層
３１７ 上部電極
４１８ パッド電極
Ｃ１〜Ｃ４ 開口
ＰＲ１〜ＰＲ５ フォトレジスト
Ｍ１〜Ｍ６ フォトマスク

Claims (30)

  1. 基板上に配置され、活性層、ゲート電極、ソース電極、ドレイン電極、前記活性層と前記ゲート電極との間に配置された第１絶縁層、及び前記ゲート電極と前記ソース電極及び前記ドレイン電極間に配置された第２絶縁層を含む薄膜トランジスタと、
    前記第１絶縁層及び前記第２絶縁層上に配置され、前記ソース電極及び前記ドレイン電極のうち一つと連結される画素電極と、
    前記ゲート電極と同一層で形成された下部電極及び前記画素電極と同一材料を含む上部電極を含むキャパシタと、
    前記第２絶縁層と前記画素電極との間及び前記下部電極と前記上部電極との間に直接形成された第３絶縁層と、
    前記ソース電極、前記ドレイン電極及び前記上部電極を覆って前記画素電極を露出させる第４絶縁層と、を含み、
    前記画素電極と、前記画素電極の下部に位置する第３絶縁層とは、同じエッチング面を有し、
    前記上部電極と、前記上部電極の下部に位置する第３絶縁層とは、同じエッチング面を有し、
    前記上部電極と前記下部電極との間には、前記第３絶縁層のみが配置される、薄膜トランジスタアレイ基板。
  2. 前記第１絶縁層は、前記活性層の上部及び前記下部電極下部に共通に形成される請求項１に記載の薄膜トランジスタアレイ基板。
  3. 前記第２絶縁層は、前記上部電極及び下部電極との間には形成されない請求項１又は２に記載の薄膜トランジスタアレイ基板。
  4. 前記第３絶縁層の厚さは、前記第２絶縁層の厚さより小さい請求項１から３のいずれか一項に記載の薄膜トランジスタアレイ基板。
  5. 前記第３絶縁層の厚さは、５００Å以上２０００Å以下である請求項１から４のいずれか一項に記載の薄膜トランジスタアレイ基板。
  6. 前記第３絶縁層の誘電率は、前記第１絶縁層の誘電率より大きい請求項１から５のいずれか一項に記載の薄膜トランジスタアレイ基板。
  7. 前記第３絶縁層は、ＳｉＮｘ、ＳｉＯ２、ＺｒＯ２、ＴｉＯ２、Ｔａ２Ｏ５、Ａｌ２Ｏ３を含むグループから選択された少なくとも一つを含む請求項１から６のいずれか一項に記載の薄膜トランジスタアレイ基板。
  8. 前記第１絶縁層、前記第２絶縁層及び前記第３絶縁層は、前記画素電極と前記基板との間に、順に配置され、隣接する前記第１、第２及び第３絶縁層の屈折率は相異なる請求項１から７のいずれか一項に記載の薄膜トランジスタアレイ基板。
  9. 前記画素電極は、透明導電性酸化物（ＴＣＯ）を含む請求項１から８のいずれか一項に記載の薄膜トランジスタアレイ基板。
  10. 前記透明導電性酸化物は、酸化インジウムスズ（ＩＴＯ）、酸化インジウム亜鉛（ＩＺＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム（Ｉｎ２Ｏ３）、酸化インジウムガリウム（ＩＧＯ）、及びアルミニウムドープ酸化亜鉛（ＡＺＯ）を含むグループから選択された少なくとも一つを含む請求項９に記載の薄膜トランジスタアレイ基板。
  11. 前記画素電極は、半透過金属層をさらに含む請求項１から１０のいずれか一項に記載の薄膜トランジスタアレイ基板。
  12. 前記画素電極は、透明導電性酸化物（ＴＣＯ）を含み、
    前記半透過金属層は、前記透明導電性酸化物を含む層上に配置される請求項１１に記載の薄膜トランジスタアレイ基板。
  13. 前記半透過金属層は、銀（Ａｇ）、銀合金、アルミニウム（Ａｌ）、及びアルミニウム合金から選択された少なくとも一つを含む請求項１１又は１２に記載の薄膜トランジスタアレイ基板。
  14. 前記半透過金属層上に保護層がさらに備えられた請求項１１から１３のいずれか一項に記載の薄膜トランジスタアレイ基板。
  15. 前記保護層は、透明導電性酸化物を含む請求項１４に記載の薄膜トランジスタアレイ基板。
  16. 前記画素電極と前記画素電極の下部に位置する第３絶縁層とは、同じエッチング面を持つ請求項１から１５のいずれか一項に記載の薄膜トランジスタアレイ基板。
  17. 前記ソース電極及び前記ドレイン電極は、前記画素電極及び前記上部電極とエッチングレートの異なる材料を含む請求項１から１６のいずれか一項に記載の薄膜トランジスタアレイ基板。
  18. 前記ソース電極及び前記ドレイン電極と同一材料からなるパッド電極をさらに含む請求項１から１７のいずれか一項に記載の薄膜トランジスタアレイ基板。
  19. 前記パッド電極は、前記ソース電極及びドレイン電極と同一層で形成された請求項１８に記載の薄膜トランジスタアレイ基板。
  20. 基板上に配置され、活性層、ゲート電極、ソース電極、ドレイン電極、前記活性層と前記ゲート電極との間に配置された第１絶縁層、及び前記ゲート電極と前記ソース電極及び前記ドレイン電極間に配置された第２絶縁層を含む薄膜トランジスタと、
    前記第１絶縁層及び前記第２絶縁層上に配置され、前記ソース電極及び前記ドレイン電極のうち一つと連結される画素電極と、
    前記ゲート電極と同一層で形成された下部電極及び前記画素電極と同一材料を含む上部電極を含むキャパシタと、
    前記第２絶縁層と前記画素電極との間及び前記下部電極と前記上部電極との間に直接形成された第３絶縁層と、
    前記ソース電極、前記ドレイン電極及び前記キャパシタを覆って前記画素電極を露出させる第４絶縁層と、
    前記画素電極上に配置された有機発光層と、
    前記有機発光層上に配置された対向電極と、を含み、
    前記画素電極と前記第３絶縁層とは、同じエッチング面を有し、
    前記上部電極と前記第３絶縁層とは、同じエッチング面を有し、
    前記上部電極と前記下部電極との間には、前記第３絶縁層のみが配置される、有機発光表示装置。
  21. 前記対向電極は、前記有機発光層から放出された光を反射する反射電極である請求項２０に記載の有機発光表示装置。
  22. 基板上に半導体層を形成し、前記半導体層をパターニングして薄膜トランジスタの活性層を形成する第１マスク工程と、
    前記第１マスク工程の結果物上に、第１絶縁層を形成し、前記第１絶縁層上に第１導電層を積層し、前記第１導電層をパターニングして薄膜トランジスタのゲート電極、及びキャパシタの下部電極を形成する第２マスク工程と、
    前記第２マスク工程の結果物上に、第２絶縁層を形成し、前記第２絶縁層が前記活性層のソース領域及びドレイン領域及び前記下部電極を露出させるように開口を形成する第３マスク工程と、
    前記第３マスク工程の結果物上に、第３絶縁層及び第２導電層を順次形成し、前記第３絶縁層及び前記第２導電層を同時にパターニングして、画素電極、前記下部電極上に直接配置される誘電膜、及び上部電極を形成する第４マスク工程と、
    前記第４マスク工程の結果物上に、第３導電層を形成し、前記第３導電層をパターニングしてソース電極及びドレイン電極を形成する第５マスク工程と、
    第４絶縁層を形成し、前記画素電極が露出されるように前記第４絶縁層を除去する第６マスク工程と、を含む薄膜トランジスタアレイ基板の製造方法。
  23. 前記第２マスク工程の後、前記ソース領域及び前記ドレイン領域にイオン不純物をドープする請求項２２に記載の薄膜トランジスタアレイ基板の製造方法。
  24. 前記第４マスク工程は、前記第３絶縁層をエッチングする第１エッチング工程、前記第２導電層をエッチングする第２エッチング工程を含む請求項２２又は２３に記載の薄膜トランジスタアレイ基板の製造方法。
  25. 前記第５マスク工程で、前記第３導電層は前記第２導電層とエッチングレートの異なる材料で形成される請求項２２から２４のいずれか一項に記載の薄膜トランジスタアレイ基板の製造方法。
  26. 前記第５マスク工程で、前記ソース電極及び前記ドレイン電極と同一材料を含むパッド電極をさらに形成する請求項２２から２５のいずれか一項に記載の薄膜トランジスタアレイ基板の製造方法。
  27. 前記第４マスク工程で、前記第２導電層は、透明導電層及び半透明導電層が順次積層される請求項２２から２６のいずれか一項に記載の薄膜トランジスタアレイ基板の製造方法。
  28. 前記半透明導電層上に保護層がさらに形成される請求項２７に記載の薄膜トランジスタアレイ基板の製造方法。
  29. 前記第３絶縁層は、前記第２絶縁層より厚さが小さく形成される請求項２２から２８のいずれか一項に記載の薄膜トランジスタアレイ基板の製造方法。
  30. 前記第３絶縁層は、前記第１絶縁層より誘電率の大きい材料で形成される請求項２２から２９のいずれか一項に記載の薄膜トランジスタアレイ基板の製造方法。
JP2012149855A 2011-07-14 2012-07-03 薄膜トランジスタアレイ基板、有機発光表示装置、及び薄膜トランジスタアレイ基板の製造方法 Active JP6120498B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2011-0070027 2011-07-14
KR1020110070027A KR101833235B1 (ko) 2011-07-14 2011-07-14 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
JP2013025307A JP2013025307A (ja) 2013-02-04
JP6120498B2 true JP6120498B2 (ja) 2017-04-26

Family

ID=46026614

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012149855A Active JP6120498B2 (ja) 2011-07-14 2012-07-03 薄膜トランジスタアレイ基板、有機発光表示装置、及び薄膜トランジスタアレイ基板の製造方法

Country Status (6)

Country Link
US (2) US9000444B2 (ja)
EP (1) EP2546903B1 (ja)
JP (1) JP6120498B2 (ja)
KR (1) KR101833235B1 (ja)
CN (1) CN102881695B (ja)
TW (1) TWI590336B (ja)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101801349B1 (ko) * 2011-09-06 2017-11-27 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102025836B1 (ko) * 2011-11-07 2019-09-27 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법
KR101881895B1 (ko) * 2011-11-30 2018-07-26 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 박막트랜지스터 어레이 기판의 제조 방법
JP2014016585A (ja) * 2012-07-11 2014-01-30 Panasonic Liquid Crystal Display Co Ltd 液晶表示装置の製造方法
KR101954984B1 (ko) * 2012-09-25 2019-03-08 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법
US9818763B2 (en) 2013-07-12 2017-11-14 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing display device
KR102103960B1 (ko) * 2013-08-16 2020-04-24 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 이를 포함하는 표시 장치, 및 박막 트랜지스터 어레이 기판의 제조 방법
KR102045036B1 (ko) * 2013-08-27 2019-11-14 엘지디스플레이 주식회사 고 개구율 유기발광 다이오드 표시장치 및 그 제조 방법
KR102148478B1 (ko) * 2013-12-24 2020-08-26 엘지디스플레이 주식회사 산화물 반도체를 적용한 박막 트랜지스터 어레이 기판 및 그 제조방법
USRE48695E1 (en) 2013-12-31 2021-08-17 Beijing Visionox Technology Co., Ltd. Transparent OLED device and display device employing same
CN104752476B (zh) * 2013-12-31 2018-05-22 乐金显示有限公司 有机发光显示装置及其制造方法
CN103715230B (zh) * 2013-12-31 2018-12-07 北京维信诺科技有限公司 一种透明oled器件及其显示装置
CN103943634A (zh) * 2014-03-17 2014-07-23 京东方科技集团股份有限公司 阵列基板、显示装置及其电容结构
CN104157613B (zh) * 2014-07-31 2017-03-08 京东方科技集团股份有限公司 一种阵列基板的制备方法
CN104362126A (zh) * 2014-11-21 2015-02-18 昆山工研院新型平板显示技术中心有限公司 阵列基板的制造方法
KR20160081101A (ko) * 2014-12-30 2016-07-08 삼성디스플레이 주식회사 유기 발광 표시 장치의 제조 방법 및 상기 제조 방법에 의해 제조된 유기 발광 표시 장치
CN104538357B (zh) 2015-01-13 2018-05-01 合肥京东方光电科技有限公司 制作阵列基板的方法和阵列基板
KR102512713B1 (ko) 2015-04-20 2023-03-23 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그의 제조 방법
KR102360010B1 (ko) * 2015-06-05 2022-02-10 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN105280552B (zh) * 2015-09-23 2019-03-19 京东方科技集团股份有限公司 一种阵列基板的制备方法、阵列基板和显示装置
KR102465559B1 (ko) * 2015-12-28 2022-11-11 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR101859484B1 (ko) 2016-05-30 2018-05-21 엘지디스플레이 주식회사 표시 장치 및 그 제조 방법
CN108122926B (zh) * 2016-11-29 2023-09-22 合肥鑫晟光电科技有限公司 阵列基板及其制作方法、显示面板和显示装置
CN108333844A (zh) * 2018-02-06 2018-07-27 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板及其制造方法
CN108428747B (zh) * 2018-03-22 2020-06-02 京东方科技集团股份有限公司 一种探测基板及其制备方法、x射线探测器
KR102637790B1 (ko) * 2018-05-31 2024-02-19 삼성디스플레이 주식회사 디스플레이 장치 및 이의 제조 방법
KR102180014B1 (ko) * 2018-06-01 2020-11-17 울산과학기술원 Ta2O5/In2O3 적층구조의 제조방법 및 이에 따라 제조된 적층구조
KR102623838B1 (ko) * 2018-08-20 2024-01-11 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102070148B1 (ko) 2018-10-24 2020-01-29 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102313004B1 (ko) * 2018-10-24 2021-10-15 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN109599364A (zh) * 2018-12-18 2019-04-09 武汉华星光电半导体显示技术有限公司 Tft阵列基板及其制作方法与oled显示面板
CN110071148A (zh) * 2019-04-10 2019-07-30 深圳市华星光电半导体显示技术有限公司 有机发光二极管显示装置及其制造方法
TWI717820B (zh) * 2019-09-03 2021-02-01 友達光電股份有限公司 元件基板及其製造方法
CN112786803A (zh) * 2021-01-04 2021-05-11 深圳市华星光电半导体显示技术有限公司 Oled背板及其制备方法
WO2023233985A1 (ja) * 2022-06-03 2023-12-07 ソニーグループ株式会社 電子装置およびその製造方法、発光装置、表示装置

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3973787B2 (ja) * 1997-12-31 2007-09-12 三星電子株式会社 液晶表示装置及びその製造方法
KR20000039802A (ko) 1998-12-16 2000-07-05 김영환 박막 트랜지스터 액정표시소자의 하부기판 제조방법
JP2001242803A (ja) 2000-02-29 2001-09-07 Sony Corp 表示装置及びその製造方法
JP4889872B2 (ja) * 2000-04-17 2012-03-07 株式会社半導体エネルギー研究所 発光装置及びそれを用いた電気器具
TW493282B (en) 2000-04-17 2002-07-01 Semiconductor Energy Lab Self-luminous device and electric machine using the same
JP2002083689A (ja) * 2000-06-29 2002-03-22 Semiconductor Energy Lab Co Ltd 発光装置
US6825496B2 (en) 2001-01-17 2004-11-30 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP4137454B2 (ja) * 2001-01-17 2008-08-20 株式会社半導体エネルギー研究所 発光装置、電子機器及び発光装置の作製方法
KR100426031B1 (ko) 2001-12-29 2004-04-03 엘지.필립스 엘시디 주식회사 능동행렬 유기전기발광소자 및 그의 제조 방법
KR100892945B1 (ko) * 2002-02-22 2009-04-09 삼성전자주식회사 액티브 매트릭스형 유기전계발광 표시장치 및 그 제조방법
JP2003337541A (ja) * 2002-05-17 2003-11-28 Toshiba Matsushita Display Technology Co Ltd 着用型表示装置
US7105999B2 (en) * 2002-07-05 2006-09-12 Lg.Philips Lcd Co., Ltd. Organic electroluminescent display device and method of fabricating the same
JP2004233959A (ja) * 2002-07-30 2004-08-19 Hitachi Displays Ltd 液晶表示装置
JP4517304B2 (ja) * 2002-12-11 2010-08-04 ソニー株式会社 表示装置及び表示装置の製造方法
US7227306B2 (en) * 2003-08-28 2007-06-05 Samsung Sdi Co., Ltd. Organic electroluminescence display having recessed electrode structure
KR100659053B1 (ko) 2004-05-21 2006-12-18 삼성에스디아이 주식회사 유기 전계 발광 표시장치
KR101116816B1 (ko) * 2004-06-05 2012-02-28 엘지디스플레이 주식회사 반투과형 박막 트랜지스터 기판 및 그 제조 방법
KR100611652B1 (ko) 2004-06-28 2006-08-11 삼성에스디아이 주식회사 유기 전계 발광 표시 소자 및 그 제조방법
KR100776480B1 (ko) 2005-08-30 2007-11-16 삼성에스디아이 주식회사 유기 발광 표시장치 및 그 제조 방법
JP4872591B2 (ja) * 2006-10-18 2012-02-08 三菱電機株式会社 Ｔｆｔ基板とその製法、ならびに該ｔｆｔ基板を備えた表示装置
JP5044273B2 (ja) 2007-04-27 2012-10-10 三菱電機株式会社 薄膜トランジスタアレイ基板、その製造方法、及び表示装置
KR100964227B1 (ko) 2008-05-06 2010-06-17 삼성모바일디스플레이주식회사 평판 표시 장치용 박막 트랜지스터 어레이 기판, 이를포함하는 유기 발광 표시 장치, 및 이들의 제조 방법
KR101074788B1 (ko) 2009-01-30 2011-10-20 삼성모바일디스플레이주식회사 평판 표시 장치 및 이의 제조 방법
JP2011065837A (ja) * 2009-09-16 2011-03-31 Sharp Corp 有機ｅｌ表示装置及びその製造方法
JP2011113736A (ja) * 2009-11-25 2011-06-09 Toshiba Mobile Display Co Ltd 有機ｅｌ装置及びその製造方法
KR20110121890A (ko) * 2010-05-03 2011-11-09 삼성모바일디스플레이주식회사 표시 장치 및 그의 제조 방법
KR101714026B1 (ko) * 2010-07-02 2017-03-09 삼성디스플레이 주식회사 유기 발광 디스플레이 장치 및 그 제조 방법

Also Published As

Publication number Publication date
CN102881695A (zh) 2013-01-16
US20150214252A1 (en) 2015-07-30
TW201304015A (zh) 2013-01-16
US9548321B2 (en) 2017-01-17
US9000444B2 (en) 2015-04-07
KR101833235B1 (ko) 2018-04-16
EP2546903B1 (en) 2017-11-29
JP2013025307A (ja) 2013-02-04
US20130015459A1 (en) 2013-01-17
EP2546903A2 (en) 2013-01-16
TWI590336B (zh) 2017-07-01
CN102881695B (zh) 2017-04-12
EP2546903A3 (en) 2013-07-03
KR20130009137A (ko) 2013-01-23

Similar Documents

Publication Publication Date Title
JP6120498B2 (ja) 薄膜トランジスタアレイ基板、有機発光表示装置、及び薄膜トランジスタアレイ基板の製造方法
KR102025836B1 (ko) 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법
KR101837625B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
JP5851192B2 (ja) 有機発光ディスプレイ装置及びその製造方法
KR101880720B1 (ko) 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법
TWI540717B (zh) 有機發光顯示裝置及其製造方法
US9136506B2 (en) Thin-film transistor array substrate, organic light-emitting display having the same, and method of manufacturing the organic light-emitting display
TWI584456B (zh) 有機發光顯示裝置及其製造方法
US8692254B2 (en) Organic light-emitting display device and method of manufacturing the same
JP6054629B2 (ja) 平板表示装置用バックプレーン、これを備える平板表示装置、及びその製造方法
US20120001182A1 (en) Organic light-emitting display device and method of manufacturing the same
KR20140039840A (ko) 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법
KR20140135560A (ko) 유기 발광 표시 장치 및 그 제조 방법
KR102075529B1 (ko) 평판 표시 장치 및 이의 제조 방법
KR20140137710A (ko) 박막 트랜지스터 기판, 그 제조방법 및 이를 포함하는 유기 발광 디스플레이 장치
KR20130014859A (ko) 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법
KR20200019163A (ko) 유기 발광 표시 장치 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150702

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160531

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20160831

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161031

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170228

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170328

R150 Certificate of patent or registration of utility model

Ref document number: 6120498

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250