KR102148478B1 - 산화물 반도체를 적용한 박막 트랜지스터 어레이 기판 및 그 제조방법 - Google Patents

산화물 반도체를 적용한 박막 트랜지스터 어레이 기판 및 그 제조방법 Download PDF

Info

Publication number
KR102148478B1
KR102148478B1 KR1020130162975A KR20130162975A KR102148478B1 KR 102148478 B1 KR102148478 B1 KR 102148478B1 KR 1020130162975 A KR1020130162975 A KR 1020130162975A KR 20130162975 A KR20130162975 A KR 20130162975A KR 102148478 B1 KR102148478 B1 KR 102148478B1
Authority
KR
South Korea
Prior art keywords
oxide semiconductor
layer
thin film
film transistor
array substrate
Prior art date
Application number
KR1020130162975A
Other languages
English (en)
Other versions
KR20150074825A (ko
Inventor
정기영
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020130162975A priority Critical patent/KR102148478B1/ko
Publication of KR20150074825A publication Critical patent/KR20150074825A/ko
Application granted granted Critical
Publication of KR102148478B1 publication Critical patent/KR102148478B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs

Abstract

본 발명은 산화물 반도체를 적용한 박막 트랜지스터 어레이 기판 및 그 제조방법에 관한 것으로, 개시된 발명은 기판상에 형성된 광차단막; 상기 광차단막 상에 형성된 수소 방지막; 상기 수소 방지막 상에 형성된 버퍼절연막; 상기 버퍼절연막 상에 형성된 산화물 반도체 층; 상기 산화물 반도체 층 위에 적층된 게이트 절연막 및 게이트 전극; 상기 게이트 전극과 상기 산화물 반도체 층을 포함한 상기 버퍼절연막 상에 형성되고, 상기 산화물 반도체 층의 소스영역과 드레인 영역을 각각 노출시키는 층간 절연막; 상기 층간 절연막 상에 형성되고, 상기 소스영역과 드레인 영역과 각각 전기적으로 접속되는 소스전극 및 드레인 전극; 상기 층간 절연막 상에 형성되고, 상기 드레인 전극을 노출시키는 패시베이션막; 및 상기 패시베이션막 상에 형성되고, 상기 드레인 전극과 전기적으로 연결되는 화소전극;을 포함하여 구성된다.

Description

산화물 반도체를 적용한 박막 트랜지스터 어레이 기판 및 그 제조방법{THIN FILM TRANSISTOR ARRAY SUBSTRATE USING OXIDE SEMICONDUCTOR AND METHOD FOR FABRICATING THE SAME}
본 발명은 박막 트랜지스터에 관한 것으로서, 보다 상세하게는 산화물 반도체를 적용한 박막 트랜지스터 어레이 기판 및 그 제조방법에 관한 것이다.
비약적으로 성장하고 있는 평판디스플레이 시장에서 가장 큰 응용 대상으로 TV(Television) 제품이 있다. 현재 TV용 패널로는 액정디스플레이(LCD; Liquid Crystal Display)가 주축을 이루고 있는 가운데, 유기발광디스플레이도 TV로의 응용을 위해 많은 연구가 진행되고 있다.
현재의 TV 용 디스플레이 기술의 방향을 시장에서 요구하는 주요 항목에 초점을 맞추고 있는데, 시장에서 요구하는 사항으로는 대형 TV 또는 DID(Digital Information Display), 저가격, 고화질(동영상 표현력, 고해상도, 밝기, 명암비, 색재현력)이 있다.
이러한 요건에 부합되게 하기 위해서는 유리 등의 기판의 대형화와 함께, 비용 증가 없이 우수한 성능을 갖는 디스플레이 스위칭 및 구동소자로 적용될 박막 트랜지스터(TFT; Thin Film Transistor)가 무엇보다 필요하다고 볼 수 있다.
따라서, 향후의 기술개발은 이러한 추세에 맞게 저가격으로 우수한 성능의 디스플레이 패널을 제작할 수 있는 TFT 제작 기술 확보에 초점이 맞춰져야 할 것이다.
디스플레이의 구동 및 스위칭 소자로서 대표적으로 많이 적용되는 비정질 실리콘 박막 트랜지스터(a-Si TFT)는 저가의 비용으로 2m가 넘는 대형 기판상에 균일하게 형성될 수 있는 소자로서 현재 널리 쓰이는 소자이다.
그러나, 디스플레이의 대형화 및 고화질 화 추세에 따라 소자 성능 역시 고성능이 요구되어, 이동도 0.5 cm2/Vs 수준의 기존의 a-Si TFT는 한계에 다다를 것으로 판단된다.
따라서, a-Si TFT보다 높은 이동도를 갖는 고성능 TFT 및 제조 기술이 필요하다. 또한, a-Si TFT는 최대의 약점으로서 동작을 계속함에 따라 소자 특성이 계속 열화되어 초기의 성능을 유지할 수 없는 신뢰성 상의 문제를 내포하고 있다.
이것은 a-Si TFT가 교류 구동의 LCD보다는 지속적으로 전류를 흘려 보내면서 동작하는 유기발광디스플레이(OLED; Organic Luminescene Emitted Diode)로 응용되기 힘든 주된 이유이다.
비정질 실리콘(a-Si) TFT 대비 월등히 높은 성능을 갖는 다결정 실리콘 박막 트랜지스터(poly-Si TFT)는 수십에서 수백 cm2/Vs의 높은 이동도를 갖기 때문에, 기존 a-Si TFT에서 실현하기 힘들었던 고화질 디스플레이에 적용할 수 있는 성능을 갖을 뿐만 아니라, a-Si TFT 대비 동작에 따른 소자특성 열화 문제가 매우 적다.
그러나, 이러한 poly-Si TFT를 제작하기 위해서는 a-Si TFT에 비해 많은 공정이 필요하고, 그에 따른 추가 장비 투자 역시 선행되어야 한다.
따라서, p-Si TFT는 디스플레이의 고화질 디스플레이 또는 OLED와 같은 제품에 응용되기에 적합하지만, 비용 면에서는 기존 a-Si TFT에 비해 열세이므로 응용이 제한적일 수밖에 없다.
특히, p-Si TFT 의 경우, 제조장비의 한계나 균일도 불량과 같은 기술적인 문제로 현재까지는 1m가 넘는 대형 기판을 이용한 제조 공정이 실현되고 있지 않기 때문에, TV 제품으로의 응용이 어려운 것도, 고성능의 p-Si TFT가 쉽게 시장에 자리 잡기 힘들게 하는 요인이 되고 있다.
따라서, a-Si TFT의 장점(대형화, 저가격화, 균일도)과 poly-Si TFT의 장점(고성능, 신뢰성)을 모두 취할 수 있는 새로운 TFT 기술에 대한 요구가 어느 때보다도 크며, 이에 대한 연구가 활발히 진행되고 있는데, 그 대표적인 것으로 산화물 반도체 TFT(Oxide Semiconductor TFT)가 있다.
이러한 산화물 반도체 TFT는 비정질 실리콘(a-Si) TFT에 비해 이동도 (mobility)가 높고, 다결정 실리콘(poly-Si) TFT에 비해서는 제조 공정이 간단하고 제작 비용이 낮다는 장점이 있어, 액정디스플레이(LCD) 및 유기전계발광소자(OLED) 에서 이용 가치가 높다.
기존의 산화물 반도체 TFT 중, 상부 게이트(Top Gate) 구조의 산화물 반도체 트랜지스터는 식각 정지막(etch stopper) 구조 대비 게이트와 소스전극/ 드레인 전극 간의 기생 용량을 최소화할 수 있는 장점을 갖는 구조이다.
이러한 장점을 갖는 상부 게이트(Top Gate) 구조의 종래기술에 따른 산화물 반도체를 적용한 박막 트랜지스터 어레이 기판에 대해 도 1 및 2를 참조하여 설명하면 다음과 같다.
도 1은 종래기술에 따른 산화물 반도체를 적용한 박막 트랜지스터 어레이 기판의 개략적인 단면도이다.
도 2는 종래기술에 따른 산화물 반도체를 적용한 박막 트랜지스터 어레이 기판에 있어서, 광차단막으로부터 수소가 활성층으로 확산되는 것을 개략적으로 도시한 개략적인 단면도이다.
종래기술에 따른 산화물 반도체를 적용한 박막 트랜지스터 어레이 기판(10)은, 도 1에 도시된 바와 같이, 기판(11) 상에 형성된 광차단막(light shielding layer) (13)과, 상기 광차단막(13) 상에 형성된 버퍼절연막(15)과, 상기 버퍼절연막(15) 상에 형성된 산화물 반도체층(17)과, 상기 산화물 반도체 층(17) 위에 적층된 게이트절연막(19) 및 게이트 전극(21)과, 상기 게이트 전극(21)과 상기 산화물 반도체 층(17)을 포함한 상기 버퍼절연막(15) 상에 형성되고, 상기 산화물 반도체층(17)의 소스영역(17a)과 드레인 영역(17b)을 각각 노출시키는 콘택홀(25a, 25b)을 구비한 층간 절연막(23)과, 상기 층간 절연막(23) 상에 형성되고, 상기 소스영역(17a)과 드레인 영역(17b)과 접촉하는 소스전극(27) 및 드레인 전극(29)과, 상기 소스전극 (27) 및 드레인 전극(29)을 포함한 층간 절연막(23) 상에 형성되고, 상기 드레인 전극(29)을 노출시키는 드레인 콘택홀(미도시)을 구비한 패시베이션막(31)과, 상기 패시베이션막 (31) 상에 상기 드레인 콘택홀(미도시)을 통해 상기 드레인 전극(29)과 전기적으로 접속되는 화소전극(33)을 포함하여 구성된다.
여기서, 상기 코플라나(coplanar) 산화물 반도체 박막 트랜지스터(10)의 상부 게이트(Top Gate) 구조는 기생 캐패시터(미도시) 측면에서 유리한 구조이지만, 산화물 반도체층(17)이 외부 광에 노출되는 구조이기 때문에 외부 광에 노출시에 소자 특성 중 문턱전압(Vth)이 이동하여 유리기판 또는 패널 내의 산포 저하의 원인이 된다.
그래서, 종래기술에서는 상기 산화물 반도체층(17)으로 빛의 투과를 막기 위해 상기 산화물 반도체층(17) 하부에 비정질 실리콘(a-Si)으로 구성된 광차단막 (13)을 사용한다.
그러나, 도 2에 도시된 바와 같이, 상기 비정질 실리콘(a-Si)은 수소 이온 중 이동하기 쉬운(mobile) 이온을 다수 포함하고 있는데, 이 수소 이온은 산화물 반도체층(17)에 확산(diffusion)되어 도너(donor)로 작용하기 때문에 소자 특성 중 문턱전압(Vth)을 이동시키며 소자 산포를 증가시키므로 제어가 어려운 인자 (factor)로 작용한다.
한편, 상기 구성으로 이루어진 종래기술에 따른 산화물 반도체를 적용한 박막 트랜지스터 어레이 기판 제조방법에 대해 도 3을 참조하여 개략적으로 설명하면 다음과 같다.
도 3은 종래기술에 따른 산화물 반도체를 적용한 박막 트랜지스터 어레이 기판 제조 공정 흐름도이다.
도 3을 참조하면, 먼저 기판(11)상에 비정질 실리콘(a-Si)으로 구성된 광차단막(13)을 형성하는 공정(S11)을 진행한다.
그 다음, 상기 광차단막(13) 상에 버퍼절연막(15)을 형성하고, 이어 상기 버퍼절연막(15) 상에 산화물 반도체층(17)을 형성하는 공정(S12)을 진행한다.
이어서, 상기 산화물 반도체 층(17) 위에 게이트 절연막(19)과 게이트 전극용 금속 물질을 증착한 후 상기 금속 물질을 선택적으로 패터닝하여 게이트 전극 (21)을 형성하는 공정(S13)을 진행한다.
그 다음, 상기 게이트 전극(21)과 상기 산화물 반도체층(17)을 포함한 상기 버퍼절연막(15) 상에 층간 절연막(23)을 증착한 후, 상기 층간 절연막(23)을 선택적으로 패터닝하여 상기 산화물 반도체층(17)의 소스영역(17a)과 드레인 영역 (17b)을 각각 노출시키는 콘택홀(25a, 25b)을 형성하는 공정(S14)을 진행한다.
이어서, 상기 층간 절연막(23) 상에 상기 소스영역(17a)과 드레인 영역 (17b)과 접촉하는 소스전극(27) 및 드레인 전극(29)을 형성하는 공정(S15)을 진행한다.
그 다음, 상기 소스전극(27) 및 드레인 전극(29)을 포함한 층간 절연막(23) 상에 패시베이션막(31)을 증착한 후 이를 선택적으로 패터닝하여 상기 드레인 전극 (29)을 노출시키는 드레인 콘택홀(미도시)을 형성하는 공정(S16)을 진행한다.
이어서, 상기 패시베이션막(31) 상에 상기 드레인 콘택홀(미도시)을 통해 상기 드레인 전극(29)과 전기적으로 접속되는 화소전극(33)을 형성하는 공정(S17)을 진행하는 공정 순으로 산화물 반도체 박막 트랜지스터를 제조하는 공정을 완료한다.
그러나, 상기 기판(11)상에 비정질 실리콘(a-Si)으로 구성된 광차단막(13)을 형성하는 공정(S11)시에, 상기 비정질 실리콘(a-Si)은 수소 이온 중 이동하기 쉬운(mobile) 이온을 다수 포함하고 있는데, 이 수소 이온은 산화물 반도체층(17)에 확산(diffusion)되어 도너(donor)로 작용하기 때문에 소자 특성 중 문턱전압 (Vth)을 이동시키며 소자 산포를 증가시키므로 제어가 어려운 인자(factor)로 작용한다.
이와 같이, 종래기술에 따른 산화물 반도체 박막 트랜지스터를 적용한 박막 트랜지스터 및 그 제조방법은 빛이 산화물 반도체층으로 투과되는 것을 막기 위해 상기 산화물 반도체층 하부에 비정질 실리콘으로 구성된 광차단막을 형성하지만, 상기 비정질 실리콘(a-Si)은 수소 이온 중 이동하기 쉬운(mobile) 이온을 다수 포함하고 있기 때문에 이 수소 이온은 산화물 반도체층에 확산(diffusion)되어 도너(donor)로 작용하게 된다.
따라서, 상기 비정질 실리콘(a-Si) 내의 수소 이온은 소자 특성 중 문턱전압 (Vth)을 이동시키며 소자 산포를 증가시키므로 제어가 어려운 인자 (factor)로 작용한다.
또한, 상기 광차단막 내의 비정질 실리콘으로부터의 수소 이온 발생을 억제하기 위해서는 별도의 탈 수소화 처리공정이 필요하기 때문에 제조 공정이 증가하게 된다.
본 발명은 종래기술의 문제점들을 해결하기 위한 것으로서, 본 발명의 목적은 광차단막 위에 산화물 반도체로 구성된 수소 방지막을 형성하여 광차단막에서 발생하는 수소 이온이 산화물 반도체층으로 확산되는 것을 차단하여 소자 특성 중 문턱전압의 이동을 방지함으로써 소자 특성의 안정화를 확보할 수 있는 산화물 반도체를 적용한 박막 트랜지스터 어레이 기판 및 그 제조방법을 제공함에 있다.
또한, 본 발명의 목적은 광차단막 위에 수소 방지막을 형성해 주기 때문에 상기 광차단막에서 발생하는 수소 이온을 제거하는 별도의 공정을 생략할 수 있어 공정 단순화를 이룰 수 있는 산화물 반도체를 적용한 박막 트랜지스터 어레이 기판 및 그 제조방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명에 따른 산화물 반도체를 적용한 박막 트랜지스터 어레이 기판은, 기판상에 형성된 광차단막; 상기 광차단막 상에 형성된 수소 방지막; 상기 수소방지막 상에 형성된 버퍼절연막; 상기 버퍼절연막 상에 형성된 산화물 반도체 층; 상기 산화물 반도체 층 위에 적층된 게이트절연막 및 게이트 전극; 상기 게이트 전극과 상기 산화물 반도체 층을 포함한 상기 버퍼절연막 상에 형성되고, 상기 산화물 반도체 층의 소스영역과 드레인 영역을 각각 노출시키는 층간 절연막; 상기 층간 절연막 상에 형성되고, 상기 소스영역과 드레인 영역과 각각 전기적으로 접속되는 소스전극 및 드레인 전극; 상기 층간 절연막 상에 형성되고, 상기 드레인 전극을 노출시키는 패시베이션막; 및 상기 패시베이션막 상에 형성되고, 상기 드레인 전극과 전기적으로 연결되는 화소전극;을 포함하여 구성되는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명에 따른 산화물 반도체를 적용한 박막 트랜지스터 어레이 기판 제조방법은, 기판상에 광차단막을 형성하는 단계; 상기 광차단막 상에 수소 방지막을 형성하는 단계; 상기 수소방지막 상에 버퍼절연막을 형성하는 단계; 상기 버퍼절연막 상에 산화물 반도체 층을 형성하는 단계; 상기 산화물 반도체 층 위에 게이트절연막 및 게이트 전극을 적층하는 단계; 상기 게이트 전극과 상기 산화물 반도체 층을 포함한 상기 버퍼절연막 상에 상기 산화물 반도체 층의 소스영역과 드레인 영역을 각각 노출시키는 층간 절연막을 형성하는 단계; 상기 층간 절연막 상에 상기 소스영역과 드레인 영역과 각각 전기적으로 접속되는 소스전극 및 드레인 전극을 형성하는 단계; 상기 층간 절연막 상에 상기 드레인 전극을 노출시키는 패시베이션막을 형성하는 단계; 및 상기 패시베이션막 상에 상기 드레인 전극과 전기적으로 연결되는 화소전극을 형성하는 단계;를 포함하여 구성되는 것을 특징으로 한다.
본 발명에 따른 산화물 반도체를 적용한 박막 트랜지스터 어레이 기판 및 그 제조방법은 비정질 실리콘으로 구성된 광차단막 위에 산화물 반도체로 구성된 수소 방지막을 형성하여 상기 광차단막을 구성하는 비정질 실리콘으로부터 발생하는 수소 이온이 산화물 반도체층으로 확산되는 것을 차단함으로써 소자 특성 중 문턱전압의 이동을 방지하여 소자 특성의 안정화를 확보할 수 있다.
또한, 본 발명에 따른 산화물 반도체를 적용한 박막 트랜지스터 어레이 기판 및 그 제조방법은 산화물 반도체로 구성된 수소 방지막을 광차단막 위에 형성하기 때문에 상기 광차단막을 구성하는 비정질 실리콘에서 발생하는 수소 이온을 제거하는 공정을 별도로 진행하지 않아도 되므로 공정 단순화를 이룰 수 있다.
도 1은 종래기술에 따른 산화물 반도체를 적용한 박막 트랜지스터 어레이 기판의 개략적인 단면도이다.
도 2는 종래기술에 따른 산화물 반도체를 적용한 박막 트랜지스터 어레이 기판에 있어서, 광차단막으로부터 수소가 활성층으로 확산되는 것을 개략적으로 도시한 개략적인 단면도이다.
도 3은 종래기술에 따른 산화물 반도체를 적용한 박막 트랜지스터 어레이 기판 제조 공정 흐름도이다.
도 4는 본 발명에 따른 산화물 반도체 박막 트랜지스터의 개략적인 평면도이다.
도 5는 본 발명에 따른 산화물 반도체를 적용한 박막 트랜지스터 어레이 기판의 개략적인 단면도이다.
도 6은 본 발명에 따른 산화물 반도체를 적용한 박막 트랜지스터 어레이 기판에 있어서, 수소 방지막에 의해 광차단막으로부터 발생하는 수소가 활성층으로 확산되는 것이 방지되는 것을 개략적으로 도시한 개략적인 단면도이다.
도 7은 본 발명에 따른 산화물 반도체를 적용한 박막 트랜지스터 어레이 기판 제조 공정 흐름도이다.
도 8a 내지 8o는 본 발명에 따른 산화물 반도체를 적용한 박막 트랜지스터 어레이 기판 제조 공정 단면도들이다.
이하, 본 발명의 바람직한 일 실시 예에 따른 산화물 반도체를 적용한 박막 트랜지스터 어레이 기판에 대해 첨부된 도면을 참조하여 상세히 설명한다.
도 4는 본 발명에 따른 산화물 반도체 박막 트랜지스터의 개략적인 평면도이다.
도 5는 본 발명에 따른 산화물 반도체를 적용한 박막 트랜지스터 어레이 기판의 개략적인 단면도이다.
도 4 및 5를 참조하면, 본 발명의 일 실시 예에 따른 산화물 반도체를 적용한 박막 트랜지스터 어레이 기판(100)은 기판(101) 상에 형성된 광차단막(103); 상기 광차단막(103) 상에 형성된 수소 방지막(105); 상기 수소 방지막 (105) 상에 형성된 버퍼절연막(107); 상기 버퍼절연막(107) 상에 형성된 산화물 반도체 층(109); 상기 산화물 반도체 층(109) 위에 적층된 게이트 절연막 패턴 (113a) 및 게이트 전극(115a); 상기 게이트 전극(115a)과 상기 산화물 반도체 층 (109)을 포함한 상기 버퍼절연막(107) 상에 형성되고, 상기 산화물 반도체 층 (109)의 소스영역(109a)과 드레인 영역(109b)을 각각 노출시키는 층간 절연막 (119); 상기 층간 절연막 (119) 상에 형성되고, 상기 소스영역(109a)과 드레인 영역 (109b)과 각각 전기적으로 접속되는 소스전극(125a) 및 드레인 전극(1295b); 상기 층간 절연막(119) 상에 형성되고, 상기 드레인 전극(129b)을 노출시키는 패시베이션막(129); 및 상기 패시베이션막(129) 상에 형성되고, 상기 드레인 전극 (125b)과 전기적으로 연결되는 화소전극(135)을 포함하여 구성된다.
여기서, 상기 본 발명에 따른 산화물 반도체 박막 트랜지스터 어레이 기판 (100)은 탑 게이트(Top gate), 바텀 게이트(Bottom gate) 방식 등을 포함하여 구동 가능한 박막 트랜지스터 구조를 모두 포함한다. 또한, 상기 산화물 반도체 박막 트랜지스터(100)는 식각 정지층을 사용하는 박막 트랜지스터 및 BCE 구조의 박막 트랜지스터에도 적용 가능하다.
본 발명에 따른 박막 트랜지스터 어레이 기판(100)은 액정표시장치 (Liquid Crystal Display; 이하 LCD라 함), 유기전계발광 다이오드(Organic Luminescence Emitted Diode; 이하 OLED라 함) 등 평판 디스플레이의 구동 소자 또는 스위칭 소자나, 메모리 소자의 주변 회로 구성을 위한 소자 등 다양한 전자 소자에 적용될 수 있다.
상기 기판(101)은 실리콘, 유리, 플라스틱 또는 다른 적절한 물질을 포함하여 이루어질 수 있다. 여기서는 기판으로 유리 기판을 적용한 경우를 예로 들어 설명하기로 한다.
또한, 상기 광 차단막(103)은 상기 산화물 반도체층(107)으로 빛이 투과되는 것을 차단하기 위해 사용하는 막으로서, 그 형성 물질로는 비정질 실리콘(a-Si)을 포함한 반도체 물질 중에서 선택하여 사용한다. 이때, 본 발명에서는 비정질 실리콘으로 광차단막을 형성하는 경우를 예로 들어 설명하기로 한다.
그리고, 상기 광차단막(103) 상에 형성되는 수소 방지막(105)은 상기 광차단막(103)을 구성하는 비정질 실리콘(a-Si)으로부터 상기 산화물 반도체로 구성된 활성층(109)으로 확산(Diffusion)되는 수소 이온들을 차단하기 위해 사용하는 막으로서, 그 형성 물질로는 IGZO, ITO, ZnO 산화물 반도체 물질 중에서 어느 하나를 사용한다.
상기 버퍼 절연막(107)의 형성물질로는 산화막과 질화막을 포함하는 무기 절연물질 중에서 어느 하나를 사용한다.
더욱이, 상기 산화물 반도체로 구성된 활성층(109)은 상기 소스전극(125a)과 드레인 전극(125b)과 각각 접촉하는 소스영역(109a)과 드레인 영역(109b)과 함께, 상기 소스전극(125a)과 드레인전극(125b) 사이에 전자가 이동하는 채널을 형성하기 위한 채널영역(109c)을 포함한다.
상기 산화물 반도체로 구성된 활성층(109)은 저온 다결정 실리콘(Low Temperature Poly Silicon; 이하 LTPS라 함) 또는 비정질 실리콘(a-Si) 재질 대신에 실리콘(Si) 계열의 반도체 막, IGZO 계열의 산화물 반도체막, 화합물 반도체, 카본 나노 튜브(Carbon nano tube), 그라핀(graphene) 및 유기 반도체를 사용한다.
이때, 상기 산화물 반도체로는, 게르마늄 (Ge), 주석(Sn), 납(Pb), 인듐 (In), 티타늄(Ti), 갈륨(Ga) 및 알루미늄(Al)으로 이루어지는 그룹으로부터 선택된 하나 이상의 물질 및 아연(Zn)을 포함하는 산화물 반도체에 실리콘(Si)이 첨가된 물질로 이루어질 수 있다. 예컨대, 상기 활성층(109)은 인듐아연 복합 산화물 (InZnO)에 실리콘 이온이 첨가된 실리콘 산화인듐아연(Si-InZnO: SIZO)으로 이루어질 수도 있다. 또한, 상기 활성층(109)은 a-IGZO, a-IZO, a-ITZO, IGO를 포함한 산화물 반도체 물질 중에서 어느 하나를 선택하여 사용한다.
그리고, 상기 활성층(109)이 SIZO로 이루어지는 경우, 아연 (Zn), 인듐 (In) 및 실리콘(Si) 원자의 전체 함량 대비 실리콘(Si) 원자 함량의 조성비는 약 0.001 중량%(wt%) 내지 약 30 wt%일 수도 있다. 실리콘(Si) 원자 함량이 높아질수록 전자 생성을 제어하는 역할이 강해져서, 이동도가 낮아질 수 있으나, 그 소자의 안정성은 더 좋아질 수 있다.
한편, 상기 활성층(109)으로는, 전술한 물질 외에 리튬(Li) 또는 칼륨 (K)과 같은 I족 원소, 마그네??(Mg), 칼슘(Ca) 또는 스트론튬(Sr)과 같은 Ⅱ족 원소, 갈륨(Ga), 알루미늄(Al), 인듐(In) 또는 이트륨(Y)과 같은 Ⅲ족 원소, 티타늄 (Ti), 지르코늄(Zr), 실리콘(Si), 주석(Sn) 또는 게르마늄(Ge)과 같은 Ⅳ족 원소, 탄탈륨 (Ta), 바나듐(V), 니오븀(Nb) 또는 안티몬(Sb)과 같은 Ⅴ족 원소, 또는 란티늄 (La), 세륨(Ce), 프라세오디뮴(Pr), 네오디뮴(Nd), 프로메튬(Pm), 사마륨 (Sm), 유로퓸(Eu), 가돌리듐(Gd), 터븀(Tb), 디스프로슘(Dy), 홀뮴(Ho), 어븀(Er), 툴륨 (Tm), 이터븀(Yb) 또는 루테듐(Lu)과 같은 란탄(Ln) 계열 원소 등이 더 포함될 수도 있다.
상기 게이트 절연막(113a)으로는 실리콘(Si) 계열의 산화막, 질화막, 또는 이를 포함하는 화합물과, Al2O3를 포함하는 금속산화막(metal oxide), 유기절연막, 낮은 유전 상수(low-k) 값을 갖는 재료를 포함한다. 예를 들어, 상기 게이트절연막 (113a)으로는, 산화실리콘(SiO2), 질화실리콘(SiNx), 산화지르코늄(ZrO2), 산화하프늄(HfO2), 산화티타늄(TiO2), 산화탄탈륨(Ta2O5), 바륨-스트론튬-티타늄-산소화합물 (Ba-Sr-Ti-O) 및 비스머스-아연-니오븀-산소 화합물(Bi-Zn-Nb-O)로 이루어지는 그룹으로부터 선택되는 어느 하나 또는 이들의 2 이상의 조합 또는 다른 적절한 물질을 포함할 수도 있다.
상기 게이트 전극(115a)으로는, 알루미늄(Al), 알루미늄 합금(Al alloy), 텅스텐(W), 구리(Cu), 구리 합금, 몰리브덴(Mo), 은(Ag), 은 합금(Ag alloy), 금 (Au), 금 합금(Au alloy), 크롬(Cr), 티타늄(Ti), 티타늄 합금(Ti alloy), 몰리텅스텐(MoW), 몰리티타늄(MoTi), 구리/몰리티타늄 (Cu/MoTi)을 포함하는 도전성 금속 그룹 중에서 선택된 적어도 어느 하나 또는 이들의 2 이상의 조합 또는 다른 적절한 물질을 포함할 수도 있다.
그리고, 상기 산화물 반도체로 구성된 활성층(109)은 소스전극(125a)과 드레인 전극(125b) 사이에 전자가 이동하는 채널을 형성하기 위한 층으로서, 저온 다결정 실리콘(Low Temperature Poly Silicon; 이하 LTPS라 함) 또는 비정질 실리콘 (a-Si) 재질 대신에 실리콘(Si) 계열의 반도체 막, IGZO 계열의 산화물 반도체막, 화합물 반도체, 카본 나노 튜브(Carbon nano tube), 그라핀(graphene) 및 유기 반도체를 사용한다.
이때, 상기 산화물 반도체로는, 게르마늄 (Ge), 주석(Sn), 납(Pb), 인듐 (In), 티타늄(Ti), 갈륨(Ga) 및 알루미늄(Al)으로 이루어지는 그룹으로부터 선택된 하나 이상의 물질 및 아연(Zn)을 포함하는 산화물 반도체에 실리콘(Si)이 첨가된 물질로 이루어질 수 있다. 예컨대, 상기 활성층(109)은 인듐아연 복합 산화물 (InZnO)에 실리콘 이온이 첨가된 실리콘 산화인듐아연(Si-InZnO: SIZO)으로 이루어질 수도 있다.
상기 활성층(109)이 SIZO로 이루어지는 경우, 액티브층에서 아연(Zn), 인듐 (In) 및 실리콘(Si) 원자의 전체 함량 대비 실리콘(Si) 원자 함량의 조성비는 약 0.001 중량%(wt%) 내지 약 30 wt%일 수도 있다. 실리콘(Si) 원자 함량이 높아질수록 전자 생성을 제어하는 역할이 강해져서, 이동도가 낮아질 수 있으나, 그 소자의 안정성은 더 좋아질 수 있다.
한편, 상기 활성층(109)으로는, 전술한 물질 외에 리튬(Li) 또는 칼륨(K)과 같은 I족 원소, 마그네??(Mg), 칼슘(Ca) 또는 스트론튬(Sr)과 같은 Ⅱ족 원소, 갈륨(Ga), 알루미늄(Al), 인듐(In) 또는 이트륨(Y)과 같은 Ⅲ족 원소, 티타늄 (Ti), 지르코늄(Zr), 실리콘(Si), 주석(Sn) 또는 게르마늄(Ge)과 같은 Ⅳ족 원소, 탄탈륨 (Ta), 바나듐(V), 니오븀(Nb) 또는 안티몬(Sb)과 같은 Ⅴ족 원소, 또는 란티늄 (La), 세륨(Ce), 프라세오디뮴(Pr), 네오디뮴(Nd), 프로메튬(Pm), 사마륨 (Sm), 유로퓸(Eu), 가돌리듐(Gd), 터븀(Tb), 디스프로슘(Dy), 홀뮴(Ho), 어븀(Er), 툴륨 (Tm), 이터븀(Yb) 또는 루테듐(Lu)과 같은 란탄(Ln) 계열 원소 등이 더 포함될 수도 있다.
상기 층간 절연막(119)으로는 실리콘(Si) 계열의 산화막, 질화막, 또는 이를 포함하는 화합물과, Al2O3를 포함하는 금속산화막(metal oxide), 유기절연막, 낮은 유전 상수(low-k) 값을 갖는 재료를 포함한다. 예를 들어, 상기 게이트절연막(107)으로는, 산화실리콘(SiO2), 질화실리콘(SiNx), 산화지르코늄(ZrO2), 산화하프늄 (HfO2), 산화티타늄(TiO2), 산화탄탈륨(Ta2O5), 바륨-스트론튬-티타늄-산소화합물 (Ba-Sr-Ti-O) 및 비스머스-아연-니오븀-산소 화합물(Bi-Zn-Nb-O)로 이루어지는 그룹으로부터 선택되는 어느 하나 또는 이들의 2 이상의 조합 또는 다른 적절한 물질을 포함할 수도 있다.
그리고, 상기 소스전극(125a) 및 드레인 전극(125b)으로는 알루미늄(Al), 알루미늄 합금(Al alloy), 텅스텐(W), 구리(Cu), 구리 합금, 몰리브덴(Mo), 은(Ag), 은 합금(Ag alloy), 금(Au), 금 합금(Au alloy), 크롬(Cr), 티타늄(Ti), 티타늄 합금(Ti alloy), 몰리텅스텐(MoW), 몰리티타늄(MoTi), 구리/몰리티타늄(Cu/MoTi)을 포함하는 도전성 금속 그룹 중에서 선택된 적어도 어느 하나 또는 이들의 2 이상의 조합 또는 다른 적절한 물질을 포함할 수도 있다.
더욱이, 상기 패시베이션막(129)을 구성하는 물질로는 실리콘(Si) 계열의 산화막, 질화막, 또는 이를 포함하는 무기 절연물질 또는 유기 절연물질 중에서 선택하여 사용한다.
상기 화소전극(135)을 구성하는 물질로는 ITO(Indium-Tin-Oxide), IZO (Indium-Zinc-Oxide)를 포함한 투명 도전 물질 중에서 선택하여 사용한다.
도 6은 본 발명에 따른 산화물 반도체를 적용한 박막 트랜지스터 어레이 기판에 있어서, 수소 방지막에 의해 광차단막으로부터 발생하는 수소가 활성층으로 확산되는 것이 방지되는 것을 개략적으로 도시한 개략적인 단면도이다.
도 6을 참조하면, 상기 광차단막(103) 상에 수소 방지막(105)이 형성되어 있어, 상기 광차단막(103)을 구성하는 비정질 실리콘(a-Si)으로부터 발생되는 수소 이온들이 상기 산화물 반도체로 구성된 활성층(109)으로 확산(Diffusion)되는 것이 차단된다. 특히, 상기 수소 방지막(105)으로 사용되는 산화물 반도체는 댕글링 본드(dangling bond)를 많이 내포하고 있어, 상기 광차단막(103)으로 발생된 수소 이온들이 상기 수소 방지막(105)의 댕글링 본드들에 트랩되기 때문에 상기 활성층 (109) 내부로 확산되는 것이 차단된다.
따라서, 본 발명에 따른 산화물 반도체를 적용한 박막 트랜지스터 어레이 기판은 비정질 실리콘으로 구성된 광차단막 위에 산화물 반도체로 구성된 수소 방지막을 형성하여 상기 광차단막을 구성하는 비정질 실리콘으로부터 발생하는 수소 이온이 산화물 반도체층으로 확산되는 것을 차단함으로써 소자 특성 중 문턱전압의 이동을 방지하여 소자 특성의 안정화를 확보할 수 있다.
상기 구성으로 이루어지는 본 발명에 따른 산화물 반도체를 적용한 박막 트랜지스터 어레이 기판 제조 공정에 대해 도 7을 참조하여 설명하면 다음과 같다.
도 7은 본 발명에 따른 산화물 반도체를 적용한 박막 트랜지스터 어레이 기판 제조 공정 흐름도이다.
도 7을 참조하면, 본 발명에 따른 산화물 반도체를 적용한 박막 트랜지스터 어레이 기판 제조 공정은 기판(101)상에 비정질 실리콘(a-Si)으로 구성된 광차단막 (103)을 형성하는 공정(S101)을 진행한다.
그 다음, 상기 광차단막(103) 상에 상기 광차단막(103)으로부터 발생하는 수소 이온들이 후속 공정에서 형성되는 활성층으로 확산되는 것을 방지하는 산화물 반도체로 구성된 수소 방지막 (105)을 형성하는 공정(S102)을 진행한다.
이어서, 상기 수소 방지막(105) 상에 버퍼절연막(107)을 형성하고, 이어 상기 버퍼절연막(107) 상에 산화물 반도체로 구성되는 활성층(109)을 형성하는 공정 (S103)을 진행한다.
그 다음, 상기 활성층(109) 위에 게이트 절연막(113)과 게이트 전극용 금속 물질을 증착한 후 상기 금속 물질을 선택적으로 패터닝하여 게이트 절연막패턴 (113a) 및 게이트 전극(115a)을 형성하는 공정(S103)을 진행한다.
이어서, 상기 게이트 전극(115a)과 상기 활성층(109)을 포함한 상기 버퍼절연막(107) 상에 층간 절연막(119)을 증착한 후, 상기 층간 절연막(119)을 선택적으로 패터닝하여 상기 활성층(109)의 소스영역(109a)과 드레인 영역(109b)을 각각 노출시키는 콘택홀(미도시, 도 8j의 123a, 123b 참조)을 형성하는 공정(S104)을 진행한다.
그 다음, 상기 층간 절연막(119) 상에 상기 소스영역(109a)과 드레인 영역 (109b)과 접촉하는 소스전극(125a) 및 드레인 전극(125b)을 형성하는 공정(S105)을 진행한다.
이어서, 상기 소스전극(125a) 및 드레인 전극(125b)을 포함한 층간 절연막 (119) 상에 패시베이션막(129)을 증착한 후 이를 선택적으로 패터닝하여 상기 드레인 전극(125b)을 노출시키는 드레인 콘택홀(미도시; 도 8n의 133 참조)을 형성하는 공정(S106)을 진행한다.
그 다음, 상기 패시베이션막(129) 상에 상기 드레인 콘택홀(133)을 통해 상기 드레인 전극(125b)과 전기적으로 접속되는 화소전극(135)을 형성하는 공정 (S107)을 진행하는 공정 순으로 산화물 반도체 박막 트랜지스터를 적용한 박막 트랜지스터 어레이 기판을 제조하는 공정을 완료한다.
한편, 상기 공정 순으로 이루어지는 본 발명에 따른 산화물 반도체를 적용한 박막 트랜지스터 어레이 기판 제조 방법에 대해 도 8a 내지 8o를 참조하여 구체적으로 설명하면 다음과 같다.
도 8a 내지 8o는 본 발명에 따른 산화물 반도체를 적용한 박막 트랜지스터 어레이 기판 제조 공정 단면도들이다.
도 8a를 참조하면, 기판(101) 전면에 빛이 후속 공정에서 형성될 산화물 반도체로 구성된 반도체층(도 8c의 108 참조)으로 투과되는 것을 차단하기 위한 광차단막(103)을 형성한다. 이때, 상기 광차단막(103)의 형성 물질로는 비정질 실리콘 (a-Si)을 포함한 반도체 물질 중에서 선택하여 사용한다. 본 발명에서는 비정질 실리콘으로 광차단막을 형성하는 경우를 예로 들어 설명하기로 한다.
상기 기판(101)은 실리콘, 유리, 플라스틱 또는 다른 적절한 물질을 포함하여 이루어질 수 있다. 여기서는 기판으로 유리 기판을 적용한 경우를 예로 들어 설명하기로 한다.
그 다음, 상기 광차단막(103) 상에 수소 방지막(105)을 형성한다. 이때, 상기 수소 방지막(105)은 상기 광차단막(103)을 구성하는 비정질 실리콘(a-Si)으로부터 상기 산화물 반도체로 구성된 반도체층(108)으로 확산(Diffusion)되는 수소 이온들을 차단하기 위해 사용하는 막으로서, 그 형성 물질로는 IGZO, ITO, ZnO 산화물 반도체 물질 중에서 어느 하나를 사용한다. 특히, 상기 수소 방지막(105)으로 사용되는 산화물 반도체는 댕글링 본드(dangling bond)를 많이 내포하고 있어, 상기 광차단막(103)으로 발생된 수소 이온들이 상기 수소 방지막(105)의 댕글링 본드들에 트랩되기 때문에 상기 활성층 (109) 내부로 확산되는 것이 차단된다.
이렇게 비정질 실리콘으로 구성된 광차단막(103) 위에 수소 방지막(105)을 형성하게 되면, 상기 수소 방지막(105)은 상기 광차단막(103)을 구성하는 비정질 실리콘으로부터 발생하는 수소 이온이 후속 공정에서 형성되는 산화물 반도체층 (108)으로 확산되는 것을 차단함으로써 소자 특성 중 문턱전압의 이동이 방지된다.
이어서, 도 8b를 참조하면, 상기 수소 방지막(105) 상에 무기 절연물질을 증착하여 버퍼막(107)을 형성한다.
그 다음, 도 8c를 참조하면, 상기 버퍼막(107) 상에 산화물 반도체층(108)을 형성한다. 이때, 상기 산화물 반도체층(108)은 소스전극(미도시)과 드레인전극(미도시) 사이에 전자가 이동하는 채널을 형성하기 위한 층으로서, 저온 다결정 실리콘(Low Temperature Poly Silicon; 이하 LTPS라 함) 또는 비정질 실리콘 (a-Si) 재질 대신에 실리콘(Si) 계열의 반도체 막, IGZO 계열의 산화물 반도체막, 화합물 반도체, 카본 나노 튜브 (Carbon nano tube), 그라핀(graphene) 및 유기 반도체를 사용한다.
이때, 상기 산화물 반도체로는, 게르마늄 (Ge), 주석(Sn), 납(Pb), 인듐 (In), 티타늄(Ti), 갈륨(Ga) 및 알루미늄(Al)으로 이루어지는 그룹으로부터 선택된 하나 이상의 물질 및 아연(Zn)을 포함하는 산화물 반도체에 실리콘(Si)이 첨가된 물질로 이루어질 수 있다. 예컨대, 상기 액티브층(109)은 인듐아연 복합 산화물 (InZnO)에 실리콘 이온이 첨가된 실리콘 산화인듐아연(Si-InZnO: SIZO)으로 이루어질 수도 있다.
상기 산화물 반도체층(108)이 SIZO로 이루어지는 경우, 상기 산화물 반도체층에서 아연(Zn), 인듐(In) 및 실리콘(Si) 원자의 전체 함량 대비 실리콘(Si) 원자 함량의 조성비는 약 0.001 중량%(wt%) 내지 약 30 wt%일 수도 있다. 실리콘(Si) 원자 함량이 높아질수록 전자 생성을 제어하는 역할이 강해져서, 이동도가 낮아질 수 있으나, 그 소자의 안정성은 더 좋아질 수 있다.
한편, 상기 산화물 반도체층(108)으로는, 전술한 물질 외에 리튬(Li) 또는 칼륨(K)과 같은 I족 원소, 마그네??(Mg), 칼슘(Ca) 또는 스트론튬(Sr)과 같은 Ⅱ족 원소, 갈륨(Ga), 알루미늄(Al), 인듐(In) 또는 이트륨(Y)과 같은 Ⅲ족 원소, 티타늄(Ti), 지르코늄(Zr), 실리콘(Si), 주석(Sn) 또는 게르마늄(Ge)과 같은 Ⅳ족 원소, 탄탈륨 (Ta), 바나듐(V), 니오븀(Nb) 또는 안티몬(Sb)과 같은 Ⅴ족 원소, 또는 란티늄 (La), 세륨(Ce), 프라세오디뮴(Pr), 네오디뮴(Nd), 프로메튬(Pm), 사마륨 (Sm), 유로퓸(Eu), 가돌리듐(Gd), 터븀(Tb), 디스프로슘(Dy), 홀뮴(Ho), 어븀 (Er), 툴륨 (Tm), 이터븀(Yb) 또는 루테듐(Lu)과 같은 란탄(Ln) 계열 원소 등이 더 포함될 수도 있다.
이어서, 상기 산화물 반도체층(108) 상에 감광성 물질을 도포하여 제1 감광막(111)을 형성한다.
그 다음, 도 8d를 참조하면, 포토리소그라피 공정기술을 이용한 제1 마스크 공정을 통해 상기 제1 감광막(111)을 노광 및 현상한 후 상기 제1 감광막(111)을 선택적으로 패터닝하여 제1 감광막패턴(111a)을 형성한다.
이어서, 도 8e를 참조하면, 상기 제1 감광막패턴(111a)을 식각 마스크로, 상기 산화물 반도체층(108)을 선택적으로 식각하여 활성층(109)을 형성한다.
그 다음, 도 8f를 참조하면, 상기 제1 감광막패턴(111a)을 제거하고, 상기 활성층(109)을 포함한 상기 버퍼 절연막(107) 상에 게이트 절연막(113)과 제1 도전층(115)을 차례로 적층한다. 이때, 상기 게이트 절연막(113)으로는 실리콘(Si) 계열의 산화막, 질화막, 또는 이를 포함하는 화합물과, Al2O3를 포함하는 금속산화막 (metal oxide), 유기절연막, 낮은 유전 상수(low-k) 값을 갖는 재료를 포함한다. 예를 들어, 상기 게이트절연막(107)으로는, 산화실리콘(SiO2), 질화실리콘(SiNx), 산화지르코늄(ZrO2), 산화하프늄(HfO2), 산화티타늄(TiO2), 산화탄탈륨(Ta2O5), 바륨-스트론튬-티타늄-산소화합물 (Ba-Sr-Ti-O) 및 비스머스-아연-니오븀-산소 화합물(Bi-Zn-Nb-O)로 이루어지는 그룹으로부터 선택되는 어느 하나 또는 이들의 2 이상의 조합 또는 다른 적절한 물질을 포함할 수도 있다.
또한, 상기 제1 도전층(115)으로는, 알루미늄(Al), 알루미늄 합금(Al alloy), 텅스텐(W), 구리(Cu), 구리 합금, 몰리브덴(Mo), 은(Ag), 은 합금(Ag alloy), 금(Au), 금 합금(Au alloy), 크롬(Cr), 티타늄(Ti), 티타늄 합금(Ti alloy), 몰리텅스텐 (MoW), 몰리티타늄 (MoTi), 구리/몰리티타늄 (Cu/MoTi)을 포함하는 도전성 금속 그룹 중에서 선택된 적어도 어느 하나 또는 이들의 2 이상의 조합 또는 다른 적절한 물질을 포함할 수도 있다.
이어서, 도 8g를 참조하면, 상기 제1 도전층(115) 상부에 제2 감광막(미도시)을 도포하고, 이를 포토리소그라피 공정기술을 이용한 제2 마스크 공정을 통해 노광 및 현상한 후 선택적으로 패터닝하여, 제2 감광막패턴(117)을 형성한다.
그 다음, 도 5h를 참조하면, 상기 제2 감광막패턴(117)을 식각 마스크로 상기 제1 도전층(115) 및 게이트 절연막(113)을 선택적으로 식각하여 게이트 전극 (115a) 및 게이트 절연막 패턴(113a)을 형성한다.
이어서, 상기 게이트 전극(115a) 양측 아래의 상기 활성층(109)에 불순물을 이온 주입하여, 서로 이격된 소스영역(109a) 및 드레인 영역(109b)을 형성한다. 이때, 상기 활성층(109) 아래의 영역은 채널영역(109c)을 이룬다.
그 다음, 도 8i를 참조하면, 상기 제2 감광막패턴(117)을 제거하고, 상기 게이트 전극(115a)을 포함한 기판 전면에 층간 절연막(119)(ILD; Inter Layered Dielectric)을 형성한다. 이때, 상기 층간 절연막(119)으로는 실리콘(Si) 계열의 산화막, 질화막, 또는 이를 포함하는 화합물과, Al2O3를 포함하는 금속산화막(metal oxide), 유기절연막, 낮은 유전 상수(low-k) 값을 갖는 재료를 포함한다. 예를 들어, 상기 게이트절연막(107)으로는, 산화실리콘(SiO2), 질화실리콘(SiNx), 산화지르코늄(ZrO2), 산화하프늄(HfO2), 산화티타늄(TiO2), 산화탄탈륨(Ta2O5), 바륨-스트론튬-티타늄-산소화합물 (Ba-Sr-Ti-O) 및 비스머스-아연-니오븀-산소 화합물 (Bi-Zn-Nb-O)로 이루어지는 그룹으로부터 선택되는 어느 하나 또는 이들의 2 이상의 조합 또는 다른 적절한 물질을 포함할 수도 있다.
이어서, 상기 층간 절연막(119) 상부에 제3 감광막(미도시)을 도포하고, 이를 포토리소그라피 공정기술을 이용한 제3 마스크 공정을 통해 노광 및 현상한 후 선택적으로 패터닝하여, 제3 감광막패턴(121)을 형성한다.
이어서, 도 8j를 참조하면, 상기 제3 감광막패턴(121)을 식각 마스크로 상기 층간절연막(119)을 선택적으로 패터닝하여, 상기 활성층(109)의 소스영역(109a) 및 드레인 영역(109b)을 각각 노출시키는 소스 콘택홀(123a) 및 드레인 콘택홀(123b)을 형성한다.
그 다음, 도 8k를 참조하면, 상기 제3 감광막패턴(121)을 제거하고, 상기 층간절연막(119) 상에 상기 소스영역(109a) 및 드레인 영역(109b)을 덮는 제2 도전층 (125)을 증착한다.
이때, 상기 제2 도전층(125)으로는, 알루미늄(Al), 알루미늄 합금(Al alloy), 텅스텐(W), 구리 (Cu), 구리 합금, 몰리브덴(Mo), 은(Ag), 은 합금(Ag alloy), 금(Au), 금 합금(Au alloy), 크롬(Cr), 티타늄(Ti), 티타늄 합금(Ti alloy), 몰리텅스텐 (MoW), 몰리티타늄 (MoTi), 구리/몰리티타늄 (Cu/MoTi)을 포함하는 도전성 금속 그룹 중에서 선택된 적어도 어느 하나 또는 이들의 2 이상의 조합 또는 다른 적절한 물질을 포함할 수도 있다.
이어서, 상기 제2 도전층(125) 상부에 제4 감광막(미도시)을 도포하고, 이를 포토리소그라피 공정기술을 이용한 제4 마스크 공정을 통해 상기 제4 감광막(미도시)을 노광 및 현상한 후 상기 제4 감광막(미도시)을 선택적으로 패터닝하여 제4 감광막패턴(127)을 형성한다.
그 다음, 도 8l를 참조하면, 상기 제4 감광막패턴(127)을 식각 마스크로 상기 제2 도전층(125)을 선택적으로 제거하여, 상기 소스영역(109a) 및 드레인 영역 (109b)과 각각 접촉하는 소스전극(125a) 및 드레인 전극(125b)을 각각 형성한다.
이어서, 상기 제4 감광막패턴(127)을 제거하고, 상기 소스전극(125a) 및 드레인 전극(125b)을 포함한 기판 전면에 패시베이션막(129)을 형성한다. 이때, 상기 패시베이션막(121)으로는 실리콘(Si) 계열의 산화막, 질화막, 또는 이를 포함하는 화합물 과, Al2O3를 포함하는 금속산화막(metal oxide), 유기절연막, 낮은 유전 상수 (low-k) 값을 갖는 재료를 포함한다. 예를 들어, 상기 게이트 절연막(107)으로는, 산화실리콘(SiO2), 질화실리콘(SiNx), 산화지르코늄 (ZrO2), 산화하프늄 (HfO2), 산화티타늄(TiO2), 산화탄탈륨(Ta2O5), 바륨-스트론튬-티타늄-산소화합물 (Ba-Sr-Ti-O) 및 비스머스-아연-니오븀-산소 화합물(Bi-Zn-Nb-O)로 이루어지는 그룹으로부터 선택되는 어느 하나 또는 이들의 2 이상의 조합 또는 다른 적절한 물질을 포함할 수도 있다.
그 다음, 도 8m을 참조하면, 상기 패시베이션막(129) 상에 제5 감광막(미도시)을 도포하고, 이를 포토리소그라피 공정기술을 이용한 제5 마스크 공정을 통해 상기 제5 감광막(미도시)을 노광 및 현상한 후 상기 제5 감광막(미도시)을 선택적으로 패터닝하여 제5 감광막패턴(131)을 형성한다.
이어서, 도 8n을 참조하면, 상기 제5 감광막패턴(131)을 식각 마스크로 상기 패시베이션막(129)을 선택적으로 패터닝하여 상기 드레인 전극(125b)을 노출시키는 화소전극 콘택홀(133)을 형성한다.
그 다음, 상기 제5 감광막패턴(131)을 제거하고, 상기 화소전극 콘택홀 (125b)을 포함한 패시베이션막(129) 상에 투명 도전 물질층(미도시)을 증착한다. 이때, 상기 투명 도전 물질층(미도시)으로는 ITO, IZO을 포함한 투명성 도전 물질 중에서 어느 하나를 선택하여 사용한다.
이어서, 도면에는 도시하지 않았지만, 상기 투명 도전 물질층(미도시) 상에 제6 감광막(미도시)을 도포하고, 이를 포토리소그라피 공정기술을 이용한 제6 마스크 공정을 통해 상기 제6 감광막(미도시)을 노광 및 현상한 후 상기 제6 감광막(미도시)을 선택적으로 패터닝하여 제6 감광막패턴(미도시)을 형성한다.
그 다음, 상기 제6 감광막패턴(미도시)을 식각 마스크로, 상기 투명 도전물질층(미도시)을 선택적으로 패터닝하여, 상기 드레인 전극(125b)과 전기적으로 연결되는 화소전극(135)을 형성하고, 상기 제6 감광막패턴(미도시)을 제거함으로써 본 발명에 따른 산화물 반도체 박막 트랜지스터를 적용한 박막 트랜지스터 어레이 기판 제조공정을 완료한다.
이와 같이, 본 발명에 따른 산화물 반도체를 적용한 박막 트랜지스터 어레이 기판 및 그 제조방법은 비정질 실리콘으로 구성된 광차단막 위에 산화물 반도체로 구성된 수소 방지막을 형성하여 상기 광차단막을 구성하는 비정질 실리콘으로부터 발생하는 수소 이온이 산화물 반도체층으로 확산되는 것을 차단함으로써 소자 특성 중 문턱전압의 이동을 방지하여 소자 특성의 안정화를 확보할 수 있다.
또한, 본 발명에 따른 산화물 반도체를 적용한 박막 트랜지스터 어레이 기판 및 그 제조방법은 광차단막을 구성하는 비정질 실리콘에서 발생하는 수소 이온을 제거하는 공정을 별도로 진행하지 않아도 되므로 공정 단순화를 이룰 수 있다.
상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 바람직한 실시 예의 예시로서 해석되어야 한다. 예를 들어, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면, 본 발명의 박막 트랜지스터의 구성 요소는 다양화할 수 있을 것이고, 구조 또한 다양한 형태로 변형할 수 있을 것이다.
본 발명의 산화물 박막 트랜지스터는 액정표시장치나 유기발광표시장치뿐만 아니라 메모리소자 및 논리 소자 분야에도 적용될 수 있음을 알 수 있을 것이다. 때문에 본 ㄴ발명의 범위는 설명된 실시 예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.
100: 박막 트랜지스터 어레이 기판 103: 광차단막
105: 수소 방지막 107: 버퍼 절연막
108: 산화물 반도체층 109: 활성층 113a: 게이트 절연막패턴 115a: 게이트 전극 119: 층간 절연막 125a: 소스전극 125b: 드레인 전극 129: 패시베이션막 133: 화소전극 콘택홀 135: 화소전극

Claims (8)

  1. 기판상에 형성된 광차단막;
    상기 광차단막 상에 형성된 수소 방지막;
    상기 수소 방지막 상에 형성된 버퍼절연막;
    상기 버퍼절연막 상에 형성된 산화물 반도체 층;
    상기 산화물 반도체 층 위에 적층된 게이트 절연막 및 게이트 전극;
    상기 게이트 전극과 상기 산화물 반도체 층을 포함한 상기 버퍼절연막 상에 형성되고, 상기 산화물 반도체 층의 소스영역과 드레인 영역을 각각 노출시키는 층간 절연막;
    상기 층간 절연막 상에 형성되고, 상기 소스영역과 드레인 영역과 각각 전기적으로 접속되는 소스전극 및 드레인 전극;
    상기 층간 절연막 상에 형성되고, 상기 드레인 전극을 노출시키는 패시베이션막; 및
    상기 패시베이션막 상에 형성되고, 상기 드레인 전극과 전기적으로 연결되는 화소전극;을 포함하여 구성되는 산화물 반도체를 적용한 박막 트랜지스터 어레이 기판.
  2. 제1항에 있어서, 상기 수소 방지막은 IGZO, ITO, ZnO를 포함한 산화물 반도체 물질 중에서 어느 하나를 선택하여 사용하는 것을 특징으로 하는 산화물 반도체를 적용한 박막 트랜지스터 어레이 기판.
  3. 제1항에 있어서, 상기 광차단막은 비정질 실리콘(a-Si)을 포함한 반도체 물질 중에서 어느 하나를 선택하여 사용하는 것을 특징으로 하는 산화물 반도체를 적용한 박막 트랜지스터 어레이 기판.
  4. 제1항에 있어서, 상기 산화물 반도체층은 a-IGZO, a-IZO, a-ITZO, IGO를 포함한 산화물 반도체 물질 중에서 어느 하나를 선택하여 사용하는 것을 특징으로 하는 산화물 반도체를 적용한 박막 트랜지스터 어레이 기판.
  5. 기판상에 광차단막을 형성하는 단계;
    상기 광차단막 상에 수소 방지막을 형성하는 단계;
    상기 수소 방지막 상에 버퍼절연막을 형성하는 단계;
    상기 버퍼절연막 상에 산화물 반도체 층을 형성하는 단계;
    상기 산화물 반도체 층 위에 게이트 절연막 및 게이트 전극을 적층하는 단계;
    상기 게이트 전극과 상기 산화물 반도체 층을 포함한 상기 버퍼절연막 상에 상기 산화물 반도체 층의 소스영역과 드레인 영역을 각각 노출시키는 층간 절연막을 형성하는 단계;
    상기 층간 절연막 상에 상기 소스영역과 드레인 영역과 각각 전기적으로 접속되는 소스전극 및 드레인 전극을 형성하는 단계;
    상기 층간 절연막 상에 상기 드레인 전극을 노출시키는 패시베이션막을 형성하는 단계; 및
    상기 패시베이션막 상에 상기 드레인 전극과 전기적으로 연결되는 화소전극을 형성하는 단계;를 포함하여 구성되는 산화물 반도체를 적용한 박막 트랜지스터 어레이 기판 제조방법.
  6. 제5항에 있어서, 상기 수소 방지막은 IGZO, ITO, ZnO 산화물 반도체 물질 중에서 어느 하나를 선택하여 사용하는 것을 특징으로 하는 산화물 반도체를 적용한 박막 트랜지스터 어레이 기판 제조방법.
  7. 제5항에 있어서, 상기 광차단막은 비정질 실리콘(a-Si)을 포함한 반도체 물질 중에서 어느 하나를 선택하여 사용하는 것을 특징으로 하는 산화물 반도체를 적용한 박막 트랜지스터 어레이 기판 제조방법.
  8. 제5항에 있어서, 상기 산화물 반도체층은 a-IGZO, a-IZO, a-ITZO, IGO를 포함한 산화물 반도체 물질 중에서 어느 하나를 선택하여 사용하는 것을 특징으로 하는 산화물 반도체를 적용한 박막 트랜지스터 어레이 기판 제조방법.

KR1020130162975A 2013-12-24 2013-12-24 산화물 반도체를 적용한 박막 트랜지스터 어레이 기판 및 그 제조방법 KR102148478B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130162975A KR102148478B1 (ko) 2013-12-24 2013-12-24 산화물 반도체를 적용한 박막 트랜지스터 어레이 기판 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130162975A KR102148478B1 (ko) 2013-12-24 2013-12-24 산화물 반도체를 적용한 박막 트랜지스터 어레이 기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20150074825A KR20150074825A (ko) 2015-07-02
KR102148478B1 true KR102148478B1 (ko) 2020-08-26

Family

ID=53787870

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130162975A KR102148478B1 (ko) 2013-12-24 2013-12-24 산화물 반도체를 적용한 박막 트랜지스터 어레이 기판 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR102148478B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102643111B1 (ko) * 2016-07-05 2024-03-04 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법
CN109755257A (zh) * 2017-11-03 2019-05-14 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板和显示装置
KR102393552B1 (ko) * 2017-11-09 2022-05-02 엘지디스플레이 주식회사 수소 차단막을 갖는 박막 트랜지스터 및 이를 포함하는 표시장치
KR102593330B1 (ko) * 2017-11-17 2023-10-25 엘지디스플레이 주식회사 표시 장치용 박막 트랜지스터 기판
KR102593533B1 (ko) 2018-02-28 2023-10-26 삼성디스플레이 주식회사 디스플레이 장치용 기판의 제조방법 및 디스플레이 장치의 제조 방법
KR20200021021A (ko) 2018-08-17 2020-02-27 삼성디스플레이 주식회사 표시장치
CN110047941A (zh) * 2019-04-03 2019-07-23 深圳市华星光电技术有限公司 阵列基板的制造方法和阵列基板
KR20240017547A (ko) * 2022-08-01 2024-02-08 엘지디스플레이 주식회사 산화물 반도체 패턴을 포함하는 박막 트랜지스터 어레이 기판 및 이를 포함하는 표시 장치

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100601374B1 (ko) * 2004-05-28 2006-07-13 삼성에스디아이 주식회사 박막 트랜지스터 및 그 제조방법과 박막 트랜지스터를포함하는 평판표시장치
KR101242030B1 (ko) * 2006-06-22 2013-03-11 엘지디스플레이 주식회사 유기전계발광 소자
KR102220018B1 (ko) * 2010-03-08 2021-02-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치를 제작하는 방법
KR101833235B1 (ko) * 2011-07-14 2018-04-16 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법

Also Published As

Publication number Publication date
KR20150074825A (ko) 2015-07-02

Similar Documents

Publication Publication Date Title
KR102148478B1 (ko) 산화물 반도체를 적용한 박막 트랜지스터 어레이 기판 및 그 제조방법
KR101438039B1 (ko) 산화물 박막 트랜지스터, 그 제조방법, 이를 구비한 표시장치 및 그 제조방법
US8921850B2 (en) Oxide thin film transistor, method for fabricating TFT, array substrate for display device and method for fabricating the same
US10692975B2 (en) Thin-film transistor array substrate
US10283529B2 (en) Method of manufacturing thin-film transistor, thin-film transistor substrate, and flat panel display apparatus
KR101675114B1 (ko) 박막 트랜지스터 및 그 제조방법
KR102068089B1 (ko) 산화물 반도체 박막 트랜지스터, 제조방법 및 이를 구비한 표시장치용 어레이 기판 및 제조방법
JP2011071476A (ja) 薄膜トランジスタ、薄膜トランジスタを用いた表示装置及び薄膜トランジスタの製造方法
US20230157089A1 (en) Display Apparatus
KR102070762B1 (ko) 산화물 박막 트랜지스터, 제조방법 및 이를 구비한 표시장치용 어레이기판 및 제조방법
KR101375846B1 (ko) 박막트랜지스터 및 그 제조방법
KR102142483B1 (ko) 표시장치용 박막 트랜지스터 어레이 기판 제조방법 및 박막 트랜지스터 어레이 기판
KR101985399B1 (ko) 표시장치용 산화물 박막 트랜지스터 및 그 제조방법
KR102148486B1 (ko) 표시장치용 박막 트랜지스터 어레이 기판 및 그 제조방법
KR102167136B1 (ko) 박막 트랜지스터 어레이 기판을 구비한 표시장치 및 그 제조방법
KR102135932B1 (ko) 표시장치용 박막 트랜지스터 어레이 기판 및 그 제조방법
KR20140042575A (ko) 산화물 박막 트랜지스터, 제조방법 및 이를 구비한 어레이기판 및 제조방법
KR102009017B1 (ko) 표시장치용 산화물 박막 트랜지스터 및 그 제조방법
KR102095811B1 (ko) 반도체 장치의 제조 방법
WO2023155091A1 (zh) 金属氧化物薄膜晶体管、阵列基板及显示装置
KR101987041B1 (ko) 표시장치용 산화물 박막 트랜지스터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant