KR102070762B1 - 산화물 박막 트랜지스터, 제조방법 및 이를 구비한 표시장치용 어레이기판 및 제조방법 - Google Patents

산화물 박막 트랜지스터, 제조방법 및 이를 구비한 표시장치용 어레이기판 및 제조방법 Download PDF

Info

Publication number
KR102070762B1
KR102070762B1 KR1020130065389A KR20130065389A KR102070762B1 KR 102070762 B1 KR102070762 B1 KR 102070762B1 KR 1020130065389 A KR1020130065389 A KR 1020130065389A KR 20130065389 A KR20130065389 A KR 20130065389A KR 102070762 B1 KR102070762 B1 KR 102070762B1
Authority
KR
South Korea
Prior art keywords
pattern
light absorption
oxide
active pattern
thin film
Prior art date
Application number
KR1020130065389A
Other languages
English (en)
Other versions
KR20140143615A (ko
Inventor
양희정
한규원
호원준
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020130065389A priority Critical patent/KR102070762B1/ko
Publication of KR20140143615A publication Critical patent/KR20140143615A/ko
Application granted granted Critical
Publication of KR102070762B1 publication Critical patent/KR102070762B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Abstract

본 발명은 산화물 박막트랜지스터, 제조방법, 표시장치용 어레이기판 및 그 제조방법에 관한 것으로, 개시된 발명은 기판상에 형성된 게이트전극과; 상기 게이트전극을 포함한 기판 전면에 형성된 게이트 절연막과; 상기 게이트전극 상측의 게이트 절연막 상에 형성되고 산화물 반도체로 구성된 액티브패턴과; 상기 액티브패턴 상에 형성된 식각정지층패턴과; 상기 액티브패턴 상에 형성되고, 서로 이격된 소스전극 및 드레인전극과; 상기 소스전극 및 드레인전극을 포함한 기판 전면에 형성된 패시베이션막과; 상기 액티브패턴 상측의 패시베이션막 상에 형성되고 구리산화막(Cu2O)으로 구성된 광흡수패턴;을 포함하여 구성된다.

Description

산화물 박막 트랜지스터, 제조방법 및 이를 구비한 표시장치용 어레이기판 및 제조방법{OXIDE THIN FILM TRANSISTOR, METHOD FOR FABRICATING TFT, ARRAY SUBSTRATE FOR DISPLAY DEVICE HAVING TFT AND METHOD FOR FABRICATING THE SAME}
본 발명은 박막 트랜지스터에 관한 것으로서, 보다 상세하게는 산화물 박막 트랜지스터, 제조방법, 이를 구비한 표시장치용 어레이기판 및 그 제조방법에 관한 것이다.
비약적으로 성장하고 있는 평판디스플레이 시장에서 가장 큰 응용 대상으로 TV(Television) 제품이 있다. 현재 TV용 패널로는 액정디스플레이(LCD; Liquid Crystal Display)가 주축을 이루고 있는 가운데, 유기발광디스플레이도 TV로의 응용을 위해 많은 연구가 진행되고 있다.
현재의 TV 용 디스플레이 기술의 방향을 시장에서 요구하는 주요 항목에 초점을 맞추고 있는데, 시장에서 요구하는 사항으로는 대형 TV 또는 DID(Digital Information Display), 저가격, 고화질(동영상 표현력, 고해상도, 밝기, 명암비, 색재현력)이 있다.
이러한 요건에 부합되게 하기 위해서는 유리 등의 기판의 대형화와 함께, 비용 증가 없이 우수한 성능을 갖는 디스플레이 스위칭 및 구동소자로 적용될 박막 트랜지스터(TFT; Thin Film Transistor)가 무엇보다 필요하다고 볼 수 있다.
따라서, 향후의 기술개발은 이러한 추세에 맞게 저가격으로 우수한 성능의 디스플레이 패널을 제작할 수 있는 TFT 제작 기술 확보에 초점이 맞춰져야 할 것이다.
디스플레이의 구동 및 스위칭 소자로서 대표적으로 많이 적용되는 비정질 실리콘 박막트랜지스터(a-Si TFT)는 저가의 비용으로 2m가 넘는 대형 기판상에 균일하게 형성될 수 있는 소자로서 현재 널리 쓰이는 소자이다.
그러나, 디스플레이의 대형화 및 고화질 화 추세에 따라 소자 성능 역시 고성능이 요구되어, 이동도 0.5 cm2/Vs 수준의 기존의 a-Si TFT는 한계에 다다를 것으로 판단된다.
따라서, a-Si TFT보다 높은 이동도를 갖는 고성능 TFT 및 제조 기술이 필요하다. 또한, a-Si TFT는 최대의 약점으로서 동작을 계속함에 따라 소자 특성이 계속 열화되어 초기의 성능을 유지할 수 없는 신뢰성 상의 문제를 내포하고 있다.
이것은 a-Si TFT가 교류 구동의 LCD보다는 지속적으로 전류를 흘려 보내면서 동작하는 유기발광디스플레이(OLED; Organic Luminescene Emitted Diode)로 응용되기 힘든 주된 이유이다.
비정질 실리콘(a-Si) TFT 대비 월등히 높은 성능을 갖는 다결정 실리콘 박막트랜지스터(poly-Si TFT)는 수십에서 수백 cm2/Vs의 높은 이동도를 갖기 때문에, 기존 a-Si TFT에서 실현하기 힘들었던 고화질 디스플레이에 적용할 수 있는 성능을 갖을 뿐만 아니라, a-Si TFT 대비 동작에 따른 소자특성 열화 문제가 매우 적다.
그러나, 이러한 poly-Si TFT를 제작하기 위해서는 a-Si TFT에 비해 많은 공정이 필요하고, 그에 따른 추가 장비 투자 역시 선행되어야 한다.
따라서, p-Si TFT는 디스플레이의 고화질 디스플레이 또는 OLED와 같은 제품에 응용되기에 적합하지만, 비용 면에서는 기존 a-Si TFT에 비해 열세이므로 응용이 제한적일 수밖에 없다.
특히, p-Si TFT 의 경우, 제조장비의 한계나 균일도 불량과 같은 기술적인 문제로 현재까지는 1m가 넘는 대형 기판을 이용한 제조 공정이 실현되고 있지 않기 때문에, TV 제품으로의 응용이 어려운 것도, 고성능의 p-Si TFT가 쉽게 시장에 자리 잡기 힘들게 하는 요인이 되고 있다.
따라서, a-Si TFT의 장점(대형화, 저가격화, 균일도)과 poly-Si TFT의 장점(고성능, 신뢰성)을 모두 취할 수 있는 새로운 TFT 기술에 대한 요구가 어느 때보다도 크며, 이에 대한 연구가 활발히 진행되고 있는데, 그 대표적인 것으로 산화물 반도체 TFT(Oxide Semiconductor TFT)가 있다.
이러한 산화물 반도체 TFT는 비정질 실리콘(a-Si) TFT에 비해 이동도 (mobility)가 높고, 다결정 실리콘(poly-Si) TFT에 비해서는 제조 공정이 간단하고 제작 비용이 낮다는 장점이 있어, 액정디스플레이(LCD) 및 유기전계발광소자(OLED) 에서 이용 가치가 높다.
이러한 관점에서, 산화물 반도체를 이용한 종래기술에 따른 산화물 박막트랜지스터 구조에 대해 도 1 및 2를 참조하여 설명하면 다음과 같다.
도 1은 종래기술에 따른 산화물 박막 트랜지스터 구조의 개략적인 단면도이다.
도 2는 종래기술에 따른 산화물 박막 트랜지스터의 개략적인 단면도로서, 외부 광이 액티브층 상, 하부에서 상기 액티브층 내부로 입사되는 상태를 개략적으로 도시한 도면이다.
종래기술에 따른 산화물 박막 트랜지스터(10)는, 도 1 내지 2에 도시된 바와 같이, 기판(11) 상에 일정 폭과 길이를 갖고 패턴된 게이트전극(13)과, 상기 게이트전극(13)을 포함한 기판(11) 전면에 형성된 게이트 절연막(15)과, 상기 게이트 전극(13) 상측을 포함한 게이트 절연막(15)의 상부에 형성되고 일정 모양으로 패턴 형성된 산화물 반도체로 이루어진 액티브층(17)과, 상기 액티브층(17) 상에 형성되고 일정 모양의 패턴으로 이루어진 식각정지층(19)과, 상기 식각정지층(19) 상부에서 서로 이격되고 상기 액티브층(17)과 게이트 절연막(15) 상부에 걸쳐 형성된 소스전극(21) 및 드레인전극(23)을 포함하여 구성된다.
여기서, 상기 식각정지층(19)은 상기 게이트전극(13)과 액티브층(17)과 오버랩되어 있으며, 상기 액티브층(17)의 채널영역 상부에 형성된다.
또한, 상기 소스전극(21) 및 드레인전극(23)은 상기 식각정지층(19) 상부에서 서로 이격되어 형성되고, 상기 식각정지층(19), 액티브층(17) 및 게이트 절연막 (15)에 걸쳐 형성된다.
종래기술에 따른 산화물 박막트랜지스터(10)에 따르면, 도 2에 도시된 바와 같이, 정전기 방지 목적으로 사용되는 X-선(Ray) 이온화(ionizer) 및 포토 노광 (photo exposure) 공정에 사용하는 UV 광 조사 또는 세정(cleaning) 목적으로 사용하는 EUV 광 조사시에 광이 산화물 반도체, 예를 들어 IGZO 또는 IGZO 계열의 물질로 구성된 액티브층(17)으로 투과됨으로 인해 상기 액티브층(17)이 광 특성에 반응하여 소자 특성을 저하시키게 된다. 이때, 상기 식각정지층(19)은 상기 액티브층 (17)의 채널영역을 보호해 주기는 하지만, 광을 투과시키는 성질이 있어 광이 상기 액티브층(17)의 채널영역으로 입사되기 때문에 상기 식각정지층(19)이 광으로부터 상기 액티브층(17)의 채널영역을 보호해 준다고 볼 수는 없다.
특히, 종래기술에 따른 산화물 박막트랜지스터는 배선 형성시에 광 특성을 이용하는 상기 공정들이 반드시 필요하기 때문에, 이러한 광 특성에 의해 액티브층을 구성하는 산화물 반도체, 예를 들어 IGZO의 특성을 저하시키게 된다.
본 발명은 종래기술의 문제점들을 해결하기 위한 것으로서, 본 발명의 목적은 광흡수 특성이 뛰어난 재질로 광흡수 패턴을 형성하여 액티브층으로 입사되는 광을 사전에 차단함으로써, 산화물 박막트랜지스터의 소자 특성 영향을 최소화하여 안정적인 장치 특성을 확보할 수 있는 산화물 박막 트랜지스터, 제조방법, 이를 구비한 표시장치용 어레이기판 및 그 제조방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명에 따른 산화물 박막트랜지스터의 제1 실시 예는, 기판상에 형성된 게이트전극과; 상기 게이트전극을 포함한 기판 전면에 형성된 게이트 절연막과; 상기 게이트전극 상측의 게이트 절연막 상에 형성되고 산화물 반도체로 구성된 액티브패턴과; 상기 액티브패턴 상에 형성된 식각정지층패턴과; 상기 액티브패턴 상에 형성되고, 서로 이격된 소스전극 및 드레인전극과; 상기 소스전극 및 드레인전극을 포함한 기판 전면에 형성된 패시베이션막과; 상기 액티브패턴 상측의 패시베이션막 상에 형성되고 광흡수 특성이 뛰어난 재질로 구성된 광흡수패턴;을 포함하여 구성되는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명에 따른 산화물 박막트랜지스터의 제1 실시 예의 제조방법은, 기판상에 게이트전극을 형성하는 단계과; 상기 게이트전극을 포함한 기판 전면에 게이트 절연막을 형성하는 단계와; 상기 게이트전극 상측의 게이트 절연막 상에 산화물 반도체로 구성된 액티브패턴을 형성하는 단계와; 상기 액티브패턴 상에 식각정지층패턴을 형성하는 단계와; 상기 액티브패턴 상에 서로 이격된 소스전극 및 드레인전극을 형성하는 단계와; 상기 소스전극 및 드레인전극을 포함한 기판 전면에 패시베이션막을 형성하는 단계와; 상기 액티브패턴 상측의 패시베이션막 상에 광흡수 특성이 뛰어난 재질로 구성된 광흡수패턴을 형성하는 단계;를 포함하여 구성되는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명에 따른 산화물 박막트랜지스터의 제2 실시 예는, 기판상에 형성되고, 광흡수 특성이 뛰어난 재질로 구성된 광흡수패턴과; 상기 광흡수패턴 상에 형성되고, 산화물 반도체로 구성되고 서로 이격된 소스영역과 드레인영역을 구비한 액티브패턴과; 상기 액티브패턴 상에 형성된 게이트절연막과; 상기 게이트절연막 상에 형성된 게이트전극과; 상기 게이트전극 및 액티브패턴을 포함한 기판 전면에 형성되고, 상기 액티브패턴의 소스영역과 드레인영역을 노출시키는 층간절연막과; 상기 층간절연막 상에 형성되어 서로 이격되고, 상기 소스영역과 드레인영역과 전기적으로 연결된 소스전극 및 드레인전극을 포함하여 구성되는 것을 특징으로 합니다.
상기 목적을 달성하기 위한 본 발명에 따른 산화물 박막트랜지스터의 제2 실시 예 제조방법은, 기판상에 광흡수 특성이 뛰어난 재질로 구성된 광흡수패턴을 형성하는 단계와; 상기 광흡수패턴 상에 산화물 반도체로 구성되고 서로 이격된 소스영역과 드레인영역을 구비한 액티브패턴을 형성하는 단계와; 상기 액티브패턴 상에 게이트절연막을 형성하는 단계와; 상기 게이트절연막 상에 게이트전극을 형성하는 단계와; 상기 게이트전극 및 액티브패턴을 포함한 기판 전면에 상기 액티브패턴의 소스영역과 드레인영역을 노출시키는 층간절연막을 형성하는 단계와; 상기 층간절연막 상에 서로 이격되어 상기 소스영역과 드레인영역과 전기적으로 연결되는 소스전극 및 드레인전극을 형성하는 단계를 포함하여 구성되는 것을 특징으로 합니다. 상기 목적을 달성하기 위한 본 발명에 따른 산화물 박막트랜지스터를 구비한 표시장치용 어레이기판은, 기판상에 형성된 게이트전극과; 상기 게이트전극을 포함한 기판 전면에 형성된 게이트 절연막과; 상기 게이트전극 상측의 게이트 절연막 상에 형성되고 산화물 반도체로 구성된 액티브패턴과; 상기 액티브패턴 상에 형성된 식각정지층패턴과; 상기 액티브패턴 상에 형성되고, 서로 이격된 소스전극 및 드레인전극과; 상기 소스전극 및 드레인전극을 포함한 기판 전면에 형성되고, 상기 드레인전극을 노출시키는 패시베이션막과; 상기 액티브패턴 상측의 패시베이션막 상에 형성되고, 구리산화막(Cu2O)으로 구성된 광흡수패턴과; 상기 패시베이션막 상에 형성되고, 상기 노출된 드레인전극과 전기적으로 연결되는 화소전극을 포함하여 구성되는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명에 따른 산화물 박막트랜지스터를 구비한 표시장치용 어레이기판 제조방법은, 기판상에 게이트전극을 형성하는 단계와; 상기 게이트전극을 포함한 기판 전면에 게이트 절연막을 형성하는 단계와; 상기 게이트전극 상측의 게이트 절연막 상에 산화물 반도체로 구성된 액티브패턴을 형성하는 단계와; 상기 액티브패턴 상에 식각정지층패턴을 형성하는 단계와; 상기 액티브패턴 상에 서로 이격된 소스전극 및 드레인전극을 형성하는 단계와; 상기 소스전극 및 드레인전극을 포함한 기판 전면에 상기 드레인전극을 노출시키는 패시베이션막을 형성하는 단계와; 상기 액티브패턴 상측의 패시베이션막 상에 광흡수 특성이 뛰어난 재질로 구성된 광흡수패턴을 형성하는 단계와; 상기 패시베이션막 상에 상기 노출된 드레인전극과 전기적으로 연결되는 화소전극을 형성하는 단계를 포함하여 구성되는 것을 특징으로 한다.
본 발명에 따른 산화물 박막트랜지스터, 제조방법, 이를 구비한 표시장치용 어레이기판 및 그 제조방법에 따르면 다음과 같은 효과가 있다.
본 발명에 따른 산화물 박막트랜지스터, 제조방법, 이를 구비한 표시장치용 어레이기판 및 그 제조방법은, 액티브층의 채널영역의 상부 또는 액티브층의 하부에 광흡수 특성이 뛰어난 구리산화막(Cu2O) 또는 구리질화산화막(CuON)으로 구성된 광흡수패턴을 형성하여, 공정 중에 사용하는 X-선 이온화장치(ionizer) 및 포토 공정 시에 사용하는 UV 광, 세정 공정시에 사용하는 EUV 광 등의 외부 광 특성에 의해 산화물 반도체가 반응하는 것을 사전에 차단함으로써 산화물 박막트랜지스터의 소자 특성의 영향을 최소화하여 안정적인 소자 특성을 확보할 수 있다.
도 1은 종래기술에 따른 산화물 박막 트랜지스터 구조의 개략적인 단면도이다.
도 2는 종래기술에 따른 산화물 박막 트랜지스터의 개략적인 단면도로서, 외부 광이 액티브층 상, 하부에서 상기 액티브층 내부로 입사되는 상태를 개략적으로 도시한 도면이다.
도 3은 본 발명의 제1 실시 예에 따른 산화물 박막 트랜지스터의 개략적인 단면도이다.
도 4a 내지 4g는 본 발명의 제1 실시 예에 따른 산화물 박막트랜지스터 제조공정 단면도들이다.
도 5는 본 발명에 따른 산화물 박막트랜지스터를 적용한 표시장치용 어레이기판의 개략적인 단면도이다.
도 6a 내지 6l은 본 발명에 따른 산화물 박막트랜지스터를 적용한 표시장치용 어레이기판 제조공정 단면도들이다.
도 7은 본 발명의 제2 실시 예에 따른 산화물 박막트랜지스터의 개략적인 단면도이다.
도 8a 내지 8j는 본 발명에 따른 산화물 박막트랜지스터를 적용한 표시장치용 어레이기판의 제조공정 단면도들이다.
이하, 본 발명의 바람직한 실시 예에 따른 산화물 박막트랜지스터 구조에 대해 첨부된 도면을 참조하여 상세히 설명한다.
도 3은 본 발명의 제1 실시 예에 따른 산화물 박막 트랜지스터의 개략적인 단면도이다.
본 발명의 제1 실시 예에 따른 산화물 박막트랜지스터(100)는, 도 3에 도시된 바와 같이, 기판(101) 상에 형성된 게이트전극(103a)과; 상기 게이트전극(103a)을 포함한 기판 전면에 형성된 게이트 절연막(107)과; 상기 게이트전극(103a) 상측의 게이트 절연막(107) 상에 형성되고 산화물 반도체로 구성된 액티브패턴 (109a)과; 상기 액티브패턴(109a) 상에 형성된 식각정지층패턴(113a)과; 상기 액티브패턴 (109a) 상에 형성되고, 서로 이격된 소스전극(117a) 및 드레인전극(117b)과; 상기 소스전극(117a) 및 드레인전극(117b)을 포함한 기판 전면에 형성된 패시베이션막 (121)과; 상기 액티브패턴(109a) 상측의 패시베이션막(121) 상에 형성되고, 광흡수패턴(123a);을 포함하여 구성된다.
여기서, 상기 본 발명의 제1 실시 예에 따른 산화물 박막트랜지스터(100)는 탑 게이트(Top gate), 바텀 게이트(Bottom gate) 방식 등을 포함하여 구동 가능한 박막트랜지스터 구조를 모두 포함한다. 또한, 상기 박막트랜지스터(100)는 식각정지층을 사용하는 박막트랜지스터 및 BCE 구조의 박막트랜지스터를 포함한다.
본 발명에 따른 박막트랜지스터(100)는 액정표시장치 (Liquid Crystal Display; 이하 LCD라 함), 유기발광 다이오드(Organic Luminescence Emitted Diode; 이하 OLED라 함) 등 평판 디스플레이의 구동 소자 또는 스위칭 소자나, 메모리 소자의 주변 회로 구성을 위한 소자 등 다양한 전자 소자에 적용될 수 있다.
상기 기판(101)은 실리콘, 유리, 플라스틱 또는 다른 적절한 물질을 포함하여 이루어질 수 있다.
상기 게이트 전극(103a)으로는, 알루미늄(Al), 알루미늄 합금(Al alloy), 텅스텐(W), 구리(Cu), 구리 합금, 몰리브덴(Mo), 은(Ag), 은 합금(Ag alloy), 금 (Au), 금 합금(Au alloy), 크롬(Cr), 티타늄(Ti), 티타늄 합금(Ti alloy), 몰리텅스텐(MoW), 몰리티타늄 (MoTi), 구리/몰리티타늄 (Cu/MoTi)을 포함하는 도전성 금속 그룹 중에서 선택된 적어도 어느 하나 또는 이들의 2 이상의 조합 또는 다른 적절한 물질을 포함할 수도 있다.
또한, 상기 게이트 절연막(107)으로는 실리콘(Si) 계열의 산화막, 질화막, 또는 이를 포함하는 화합물과, Al2O3를 포함하는 금속산화막(metal oxide), 유기절연막, 낮은 유전 상수(low-k) 값을 갖는 재료를 포함한다. 예를 들어, 상기 게이트절연막(107)으로는, 산화실리콘(SiO2), 질화실리콘(SiNx), 산화지르코늄(ZrO2), 산화하프늄(HfO2), 산화티타늄(TiO2), 산화탄탈륨(Ta2O5), 바륨-스트론튬-티타늄-산소화합물(Ba-Sr-Ti-O) 및 비스머스-아연-니오븀-산소 화합물(Bi-Zn-Nb-O)로 이루어지는 그룹으로부터 선택되는 어느 하나 또는 이들의 2 이상의 조합 또는 다른 적절한 물질을 포함할 수도 있다.
그리고, 상기 산화물 반도체로 구성된 액티브패턴(109a)은 소스전극(117a)과 드레인전극(117b) 사이에 전자가 이동하는 채널을 형성하기 위한 층으로서, 저온 다결정 실리콘(Low Temperature Poly Silicon; 이하 LTPS라 함) 또는 비정질 실리콘(a-Si) 재질 대신에 실리콘(Si) 계열의 반도체 막, IGZO 계열의 산화물 반도체막, 화합물 반도체, 카본 나노 튜브(Carbon nano tube), 그라핀(graphene) 및 유기 반도체를 사용한다.
이때, 상기 산화물 반도체로는, 게르마늄 (Ge), 주석(Sn), 납(Pb), 인듐 (In), 티타늄(Ti), 갈륨(Ga) 및 알루미늄(Al)으로 이루어지는 그룹으로부터 선택된 하나 이상의 물질 및 아연(Zn)을 포함하는 산화물 반도체에 실리콘(Si)이 첨가된 물질로 이루어질 수 있다. 예컨대, 상기 액티브패턴(109a)은 인듐아연 복합 산화물 (InZnO)에 실리콘 이온이 첨가된 실리콘 산화인듐아연(Si-InZnO: SIZO)으로 이루어질 수도 있다.
상기 액티브패턴(109a)이 SIZO로 이루어지는 경우, 액티브층에서 아연(Zn), 인듐(In) 및 실리콘(Si) 원자의 전체 함량 대비 실리콘(Si) 원자 함량의 조성비는 약 0.001 중량%(wt%) 내지 약 30 wt%일 수도 있다. 실리콘(Si) 원자 함량이 높아질수록 전자 생성을 제어하는 역할이 강해져서, 이동도가 낮아질 수 있으나, 그 소자의 안정성은 더 좋아질 수 있다.
한편, 상기 액티브패턴(109a)으로는, 전술한 물질 외에 리튬(Li) 또는 칼륨 (K)과 같은 I족 원소, 마그네?(Mg), 칼슘(Ca) 또는 스트론튬(Sr)과 같은 Ⅱ족 원소, 갈륨(Ga), 알루미늄(Al), 인듐(In) 또는 이트륨(Y)과 같은 Ⅲ족 원소, 티타늄 (Ti), 지르코늄(Zr), 실리콘(Si), 주석(Sn) 또는 게르마늄(Ge)과 같은 Ⅳ족 원소, 탄탈륨(Ta), 바나듐(V), 니오븀(Nb) 또는 안티몬(Sb)과 같은 Ⅴ족 원소, 또는 란티늄(La), 세륨(Ce), 프라세오디뮴(Pr), 네오디뮴(Nd), 프로메튬(Pm), 사마륨 (Sm), 유로퓸(Eu), 가돌리듐(Gd), 터븀(Tb), 디스프로슘(Dy), 홀뮴(Ho), 어븀(Er), 툴륨 (Tm), 이터븀(Yb) 또는 루테듐(Lu)과 같은 란탄(Ln) 계열 원소 등이 더 포함될 수도 있다.
또한, 상기 식각정지층패턴(113a)은 실리콘(Si) 계열의 산화막(oxide), 질화막(nitride), 또는 Al2O3를 포함하는 금속산화막(metal oxide), 유기절연막, 낮은 유전 상수(low-k) 값을 갖는 재료를 포함한다.
그리고, 상기 소스전극(117a) 및 드레인전극(117b)으로는 알루미늄(Al), 알루미늄 합금(Al alloy), 텅스텐(W), 구리(Cu), 구리 합금, 몰리브덴(Mo), 은(Ag), 은 합금(Ag alloy), 금(Au), 금 합금(Au alloy), 크롬(Cr), 티타늄(Ti), 티타늄 합금(Ti alloy), 몰리텅스텐(MoW), 몰리티타늄(MoTi), 구리/몰리티타늄(Cu/MoTi)을 포함하는 도전성 금속 그룹 중에서 선택된 적어도 어느 하나 또는 이들의 2 이상의 조합 또는 다른 적절한 물질을 포함할 수도 있다.
더욱이, 상기 광흡수패턴(123a)은 적어도 상기 액티브패턴(109a)의 채널영역을 덮도록 형성되거나, 또는 상기 채널영역을 포함한 액티브패턴(109a) 전체를 덮도록 형성될 수도 있다.
이때, 상기 광흡수패턴(123a)은 수소(Hydrogen) 함량이 적고 광흡수율이 높은 물질, 예를 들어 Cu, Al, Zr, Zn, Cr, Ti, Hf, V, Ta, Mo, W, Mn, Fe, Co, Ni, Mg, Ca를 포함하는 산화물(oxide) 중에서 하나 또는 하나 이상의 원소를 포함하는 합금 산화막을 사용하거나, 상기 합금 산화막을 하나 이상의 층으로 적층하여 사용할 수도 있다.
한편, 본 명세서에서 적용한 광흡수패턴(123a)으로는 수소(Hydrogen) 함량이 적고 광 흡수율이 높은 물질 중에서, 구리산화막(Cu2O) 또는 구리질화산화막(CuON)을 사용한다. 이때, 만일 수소(H) 함량이 높은 물질로 광흡수패턴을 형성하게 되면, 광흡수패턴 내의 수소(H) 성분이 액티브패턴(109a) 내의 산소(O)와 화학 결합하여 수분(H2O)을 생성하게 되고 상기 액티브패턴(109a)은 산소(O)가 빠져 나가게 되어 결국 산화물 반도체 특성을 잃게 된다. 한편, 상기 광흡수패턴(123a)의 재질로는, 약 1 nm 내지 700 nm 파장 대에서 약 0.1 내지 50% 정도의 광 투과율을 갖는 재질을 사용할 수도 있다.
또 한편, 상기 광흡수패턴(123a)은 상기 게이트 전극(123a) 하부에 상기 액티브패턴(109a)과 오버랩되도록 추가로 배치될 수도 있다.
따라서, 상기 광흡수패턴(123a)은 외부로부터 입사되는 광을 거의 흡수하여 그 하부의 액티브패턴(109a) 내로 투과되는 것을 사전에 차단해 주는 역할을 한다.
또한, 상기 광흡수패턴(123a)은 상기 액티브패턴(109a)의 채널영역 상의 식각정지층패턴(113a) 상측에만 형성되거나, 또는 상기 채널영역 상의 식각정지층패턴(113a)을 포함한 소스전극(117a) 및 드레인전극(117b) 상측에 형성될 수도 있다. 특히, 상기 광흡수패턴(123a)은 상기 박막트랜지스터(100)의 상부에 위치하는 패시베이션막(121) 상에 형성될 수 있다.
한편, 본 발명의 다른 실시 예로서, 상기 광흡수패턴(123a)은 패시베이션막 (121) 상부에 형성되지 않고, 상기 소스전극(117a) 및 드레인전극(117b) 상측에 직접 형성될 수도 있다.
따라서, 본 발명에 따른 산화물 박막트랜지스터은, 액티브패턴과 오버랩되는 패시베이션막 상에 광흡수 특성이 뛰어난 구리산화막(Cu2O) 또는 구리질화산화막 (CuON)으로 구성된 광흡수패턴을 형성하여, 공정 중에 사용하는 X-선 이온화장치 (ionizer) 및 포토 공정 시에 사용하는 UV 광, 세정 공정시에 사용하는 EUV 광 등의 외부 광 특성에 의해 산화물 반도체가 반응하는 것을 사전에 차단함으로써 산화물 박막트랜지스터의 소자 특성의 영향을 최소화하여 안정적인 소자 특성을 확보할 수 있다.
상기 구성으로 이루어지는 본 발명의 제1 실시 예에 따른 산화물 박막트랜지스터에 대해 도 4a 내지 4g를 참조하여 상세히 설명한다.
도 4a 내지 4g는 본 발명의 제1 실시 예에 따른 산화물 박막 트랜지스터의 제조공정 단면도들이다.
도 4a를 참조하면, 기판(101)상에 게이트전극용 제1 도전물질을 스퍼터링방법으로 증착하여 제1 도전층(103)을 형성하고, 그 위에 제1 감광막(미도시)을 도포한 후, 포토리소그라피 공정기술을 이용한 제1 마스크 공정을 통해 상기 제1 감광막(미도시)을 패터닝하여 제1 감광막패턴(105)을 형성한다.
이때, 상기 기판(101)은 실리콘, 유리, 플라스틱 또는 다른 적절한 물질을 포함하여 이루어질 수 있다.
또한, 상기 제1 도전층(103)으로는, 알루미늄(Al), 알루미늄 합금(Al alloy), 텅스텐(W), 구리(Cu), 구리 합금, 몰리브덴(Mo), 은(Ag), 은 합금(Ag alloy), 금(Au), 금 합금(Au alloy), 크롬(Cr), 티타늄(Ti), 티타늄 합금(Ti alloy), 몰리텅스텐 (MoW), 몰리티타늄 (MoTi), 구리/몰리티타늄 (Cu/MoTi)을 포함하는 도전성 금속 그룹 중에서 선택된 적어도 어느 하나 또는 이들의 2 이상의 조합 또는 다른 적절한 물질을 포함할 수도 있다.
그 다음, 도 4b를 참조하면, 상기 제1 감광막패턴(105)을 식각 마스크로 상기 제1 도전층(103)을 선택적으로 식각하여 게이트전극(103a)을 형성한다.
이어서, 상기 제1 감광막패턴(105)을 제거하고, 상기 게이트전극(103a)을 포함한 기판 전면에 게이트 절연막(107)을 형성한다. 이때, 상기 게이트 절연막(107)으로는 실리콘(Si) 계열의 산화막, 질화막, 또는 이를 포함하는 화합물과, Al2O3를 포함하는 금속산화막(metal oxide), 유기절연막, 낮은 유전 상수(low-k) 값을 갖는 재료를 포함한다. 예를 들어, 상기 게이트절연막(107)으로는, 산화실리콘(SiO2), 질화실리콘(SiNx), 산화지르코늄(ZrO2), 산화하프늄(HfO2), 산화티타늄(TiO2), 산화탄탈륨(Ta2O5), 바륨-스트론튬-티타늄-산소화합물 (Ba-Sr-Ti-O) 및 비스머스-아연-니오븀-산소 화합물(Bi-Zn-Nb-O)로 이루어지는 그룹으로부터 선택되는 어느 하나 또는 이들의 2 이상의 조합 또는 다른 적절한 물질을 포함할 수도 있다.
그 다음, 상기 게이트 절연막(107) 상부에 산화물 반도체로 구성된 액티브층 (109)을 형성한다. 이때, 상기 액티브층(109)은 소스전극(미도시)과 드레인전극(미도시) 사이에 전자가 이동하는 채널을 형성하기 위한 층으로서, 저온 다결정 실리콘(Low Temperature Poly Silicon; 이하 LTPS라 함) 또는 비정질 실리콘(a-Si) 재질 대신에 실리콘(Si) 계열의 반도체 막, IGZO 계열의 산화물 반도체막, 화합물 반도체, 카본 나노 튜브 (Carbon nano tube), 그라핀(graphene) 및 유기 반도체를 사용한다.
이때, 상기 산화물 반도체로는, 게르마늄 (Ge), 주석(Sn), 납(Pb), 인듐 (In), 티타늄(Ti), 갈륨(Ga) 및 알루미늄(Al)으로 이루어지는 그룹으로부터 선택된 하나 이상의 물질 및 아연(Zn)을 포함하는 산화물 반도체에 실리콘(Si)이 첨가된 물질로 이루어질 수 있다. 예컨대, 상기 액티브층(109)은 인듐아연 복합 산화물 (InZnO)에 실리콘 이온이 첨가된 실리콘 산화인듐아연(Si-InZnO: SIZO)으로 이루어질 수도 있다.
상기 액티브층(109)이 SIZO로 이루어지는 경우, 액티브층에서 아연(Zn), 인듐(In) 및 실리콘(Si) 원자의 전체 함량 대비 실리콘(Si) 원자 함량의 조성비는 약 0.001 중량%(wt%) 내지 약 30 wt%일 수도 있다. 실리콘(Si) 원자 함량이 높아질수록 전자 생성을 제어하는 역할이 강해져서, 이동도가 낮아질 수 있으나, 그 소자의 안정성은 더 좋아질 수 있다.
한편, 상기 액티브층(109)으로는, 전술한 물질 외에 리튬(Li) 또는 칼륨(K)과 같은 I족 원소, 마그네?(Mg), 칼슘(Ca) 또는 스트론튬(Sr)과 같은 Ⅱ족 원소, 갈륨(Ga), 알루미늄(Al), 인듐(In) 또는 이트륨(Y)과 같은 Ⅲ족 원소, 티타늄(Ti), 지르코늄(Zr), 실리콘(Si), 주석(Sn) 또는 게르마늄(Ge)과 같은 Ⅳ족 원소, 탄탈륨 (Ta), 바나듐(V), 니오븀(Nb) 또는 안티몬(Sb)과 같은 Ⅴ족 원소, 또는 란티늄 (La), 세륨(Ce), 프라세오디뮴(Pr), 네오디뮴(Nd), 프로메튬(Pm), 사마륨 (Sm), 유로퓸(Eu), 가돌리듐(Gd), 터븀(Tb), 디스프로슘(Dy), 홀뮴(Ho), 어븀(Er), 툴륨 (Tm), 이터븀(Yb) 또는 루테듐(Lu)과 같은 란탄(Ln) 계열 원소 등이 더 포함될 수도 있다.
이어서, 상기 액티브층(109) 상에 제2 감광막(미도시)을 도포하고, 포토리소그라피 공정기술을 이용한 제2 마스크 공정을 통해 상기 제2 감광막을 노광 및 현상한 후 상기 제2 감광막(미도시)을 선택적으로 패터닝하여 제2 감광막패턴(111)을 형성한다.
그 다음, 도 4c를 참조하면, 상기 제2 감광막패턴(111)을 식각 마스크로 상기 액티브층(109)을 선택적으로 제거하여, 상기 게이트전극(103a) 상측의 게이트 절연막(107) 상에 액티브패턴(109a)을 형성한다.
이어서, 상기 제2 감광막패턴(111)을 제거하고, 상기 액티브패턴(109a)을 포함한 게이트절연막(107) 상에 식각정지층(113)을 형성하고, 그 위에 제3 감광막(미도시)을 도포한다. 이때, 상기 식각정지층(113)은 실리콘(Si) 계열의 산화막 (oxide), 질화막(nitride), 또는 Al2O3를 포함하는 금속산화막(metal oxide), 유기절연막, 낮은 유전 상수(low-k) 값을 갖는 재료를 포함한다.
그 다음, 포토리소그라피 공정기술을 이용한 제3 마스크 공정을 통해 상기 제3 감광막(미도시)을 노광 및 현상한 후 상기 제3 감광막(미도시)을 선택적으로 패터닝하여 제3 감광막패턴(115)을 형성한다. 이때, 상기 제3 감광막패턴(115)은 상기 액티브패턴(109a)의 채널영역과 오버랩되는 식각정지층(113) 상부에만 남게 된다.
이어서, 도 4d에 도시된 바와 같이, 상기 제3 감광막패턴(115)을 식각마스크로, 상기 식각정지층(113)을 식각하여, 식각정지층패턴(113a)을 형성한다.
그 다음, 도 4e에 도시된 바와 같이, 상기 제3 감광막패턴(115)을 제거한 후, 상기 식각정지층패턴(113a)을 포함한 기판 전면, 예를 들어 액티브패턴(109a), 및 게이트절연막 (107) 상에 도전물질을 스퍼터링 방법으로 증착하여 제2 도전층 (117)을 형성하고, 그 위에 다시 제4 감광막(미도시)을 도포한다. 이때, 상기 제2 도전층(117)으로는, 알루미늄(Al), 알루미늄 합금(Al alloy), 텅스텐(W), 구리 (Cu), 구리 합금, 몰리브덴(Mo), 은(Ag), 은 합금(Ag alloy), 금(Au), 금 합금(Au alloy), 크롬(Cr), 티타늄(Ti), 티타늄 합금(Ti alloy), 몰리텅스텐 (MoW), 몰리티타늄 (MoTi), 구리/몰리티타늄 (Cu/MoTi)을 포함하는 도전성 금속 그룹 중에서 선택된 적어도 어느 하나 또는 이들의 2 이상의 조합 또는 다른 적절한 물질을 포함할 수도 있다.
이어서, 포토리소그라피 공정기술을 이용한 제4 마스크 공정을 통해 상기 제4 감광막(미도시)을 노광 및 현상한 후 상기 제4 감광막(미도시)을 선택적으로 패터닝하여 제4 감광막패턴(119)을 형성한다.
그 다음, 상기 제4 감광막패턴(119)을 식각마스크로, 상기 제2 도전층(117)을 식각하여, 상기 식각정지층패턴(113a)을 기준으로 서로 이격된 소스전극(117a) 및 드레인전극(117b)을 형성하고 제4 감광막패턴(119)을 제거한다.
이어서, 도 4f에 도시된 바와 같이, 상기 소스전극(117a) 및 드레인전극 (117b)을 포함한 기판 전면에 패시베이션막(121)을 증착한다. 이때, 상기 패시베이션막(121)으로는 실리콘(Si) 계열의 산화막, 질화막, 또는 이를 포함하는 화합물 과, Al2O3를 포함하는 금속산화막(metal oxide), 유기절연막, 낮은 유전 상수 (low-k) 값을 갖는 재료를 포함한다. 예를 들어, 상기 게이트절연막(107)으로는, 산화실리콘(SiO2), 질화실리콘(SiNx), 산화지르코늄 (ZrO2), 산화하프늄(HfO2), 산화티타늄(TiO2), 산화탄탈륨(Ta2O5), 바륨-스트론튬-티타늄-산소화합물 (Ba-Sr-Ti-O) 및 비스머스-아연-니오븀-산소 화합물(Bi-Zn-Nb-O)로 이루어지는 그룹으로부터 선택되는 어느 하나 또는 이들의 2 이상의 조합 또는 다른 적절한 물질을 포함할 수도 있다.
그 다음, 상기 패시베이션막(121) 상에 상기 액티브패턴(109a)의 채널영역으로 외부 광이 투과되는 것을 차단하기 위한 막으로 사용하기 위해 광흡수층(123)을 형성하고, 그 위에 제5 감광막(미도시)을 도포한다. 이때, 상기 광흡수층(123)은 수소(Hydrogen) 함량이 적고 광흡수율이 높은 물질, 예를 들어 Cu, Al, Zr, Zn, Cr, Ti, Hf, V, Ta, Mo, W, Mn, Fe, Co, Ni, Mg, Ca를 포함하는 산화물(oxide) 중에서 하나 또는 하나 이상의 원소를 포함하는 합금 산화막을 사용하거나, 상기 합금 산화막을 하나 이상의 층으로 적층하여 사용할 수도 있다. 한편, 상기 광흡수층 (123)의 재질로는, 약 1 nm 내지 700 nm 파장 대에서 약 0.1 내지 50% 정도의 광 투과율을 갖는 재질을 사용할 수도 있다.
한편, 본 명세서에서 적용한 광흡수층(123)으로는 수소(Hydrogen) 함량이 적고 광흡수율이 높은 물질 중에서, 구리산화막(Cu2O) 또는 구리질화산화막(CuON)을 사용한다. 이때, 만일 수소(H) 함량이 높은 물질로 광흡수층을 형성하게 되면, 광흡수층 내의 수소(H) 성분이 액티브패턴(109a) 내의 산소(O)와 화학 결합하여 수분(H2O)을 생성하게 되고 상기 액티브패턴(109a)은 산소(O)가 빠져 나가게 되어 결국 산화물 반도체 특성을 잃게 된다. 따라서, 상기 광흡수층(123)은 외부로부터 입사되는 광을 거의 흡수하여 그 하부의 액티브패턴(109a) 내로 투과되는 것을 사전에 차단해 주는 역할을 한다.
여기서, 상기 구리산화막(Cu2O)으로 구성되는 광흡수층(123)의 경우, 증착 챔버 (미도시)내에 Cu 금속과 함께 Ar가스와 O 가스를 일정 유량으로 주입하여 증착한다.
또한, 상기 구리산화막(CuON)으로 구성되는 광흡수층(123)의 경우, 증착 챔버(미도시) 내에 Cu 금속과 함께 Ar가스와 O 가스 및 N가스를 일정 유량으로 주입하여 증착한다.
또 한편, 본 발명의 다른 실시 예로서, 상기 광흡수층(123)은 패시베이션막 (121) 상부에 형성하지 않고, 상기 소스전극(117a) 및 드레인전극(117b) 상측에 직접 형성할 수도 있다.
이어서, 포토리소그라피 공정기술을 이용한 제5 마스크 공정을 통해 상기 제5 감광막(미도시)을 노광 및 현상한 후 상기 제5 감광막(미도시)을 선택적으로 패터닝하여 제5 감광막패턴(125)을 형성한다.
그 다음, 도 4g에 도시된 바와 같이, 상기 제5 감광막패턴(125)을 식각마스크로, 상기 광흡수층(123)을 식각하여, 상기 액티브패턴(109a) 전체를 외부 광으로부터 부터 차폐시켜 주는 광흡수패턴(123a)을 형성하고, 제5 감광막패턴(125)을 제거함으로써, 본 발명의 제1 실시 예에 따른 산화물 박막트랜지스터 제조공정을 완료한다. 이때, 상기 광흡수패턴(123a)은 상기 액티브패턴(109a)의 채널영역 상의 식각정지층패턴(113a) 상측에만 형성하거나, 또는 상기 채널영역을 포함한 액티브패턴(109a) 상의 소스전극(117a) 및 드레인전극(117b) 상측에 형성될 수도 있다. 특히, 상기 광흡수층패턴(123a)은 상기 박막트랜지스터(100)의 상부와 오버랩되는 패시베이션막(121) 상에 형성될 수 있다.
또 한편, 상기 광흡수패턴(123a)은 상기 게이트 전극(123a) 하부에 상기 액티브패턴(109a)과 오버랩되도록 추가로 배치할 수도 있다.
따라서, 본 발명에 따른 산화물 박막트랜지스터는, 액티브패턴과 오버랩되는 패시베이션막 상에 광흡수 특성이 뛰어난 구리산화막(Cu2O) 또는 구리질화산화막 (CuON)으로 구성된 광흡수패턴을 형성하여, 공정 중에 사용하는 X-선 이온화장치 (ionizer) 및 포토 공정 시에 사용하는 UV 광, 세정 공정시에 사용하는 EUV 광 등의 외부 광 특성에 의해 산화물 반도체가 반응하는 것을 사전에 차단함으로써 산화물 박막트랜지스터의 소자 특성의 영향을 최소화하여 안정적인 소자 특성을 확보할 수 있다.
또 한편, 본 발명에 따른 산화물 박막트랜지스터를 적용한 표시장치용 어레이기판에 대해 도 5를 참조하여 설명하면 다음과 같다.
도 5는 본 발명에 따른 산화물 박막트랜지스터를 적용한 표시장치용 어레이기판의 개략적인 단면도이다.
본 발명에 따른 산화물 박막트랜지스터를 적용한 표시장치용 어레이기판 (200)는, 도 5에 도시된 바와 같이, 기판(201) 상에 형성된 게이트전극(203a)과; 상기 게이트전극(203a)을 포함한 기판 전면에 형성된 게이트 절연막(207)과; 상기 게이트전극(203a) 상측의 게이트 절연막(207) 상에 형성되고 산화물 반도체로 구성된 액티브패턴(209a)과; 상기 액티브패턴(209a) 상에 형성된 식각정지층패턴(213a)과; 상기 액티브패턴(209a) 상에 형성되고, 서로 이격된 소스전극(217a) 및 드레인전극(217b)과; 상기 소스전극(217a) 및 드레인전극(217b)을 포함한 기판 전면에 형성되고, 상기 드레인전극(217b)을 노출시키는 패시베이션막(221)과; 상기 액티브패턴(209a) 상측의 패시베이션막(221) 상에 형성되고, 광흡수패턴(223a)과; 상기 패시베이션막(221) 상에 형성되고, 상기 패시베이션막(221)의 노출된 부분을 통해 상기 드레인전극(217b)과 전기적으로 연결되는 화소전극(231a)을 포함하여 구성된다.
여기서, 상기 본 발명에 따른 산화물 박막트랜지스터를 적용한 표시장치용 어레이기판(200)는 액정표시장치(Liquid Crystal Display; 이하 LCD라 함), 유기발광 다이오드(Organic Luminescence Emitted Diode; 이하 OLED라 함) 등 평판 디스플레이 등에 적용될 수 있다.
상기 기판(201)은 실리콘, 유리, 플라스틱 또는 다른 적절한 물질을 포함하여 이루어질 수 있다.
상기 게이트 전극(203a)으로는, 알루미늄(Al), 알루미늄 합금(Al alloy), 텅스텐(W), 구리(Cu), 구리 합금, 몰리브덴(Mo), 은(Ag), 은 합금(Ag alloy), 금(Au), 금 합금(Au alloy), 크롬(Cr), 티타늄(Ti), 티타늄 합금(Ti alloy), 몰리텅스텐(MoW), 몰리티타늄 (MoTi), 구리/몰리티타늄 (Cu/MoTi)을 포함하는 도전성 금속 그룹 중에서 선택된 적어도 어느 하나 또는 이들의 2 이상의 조합 또는 다른 적절한 물질을 포함할 수도 있다.
또한, 상기 게이트 절연막(207)으로는 실리콘(Si) 계열의 산화막, 질화막, 또는 이를 포함하는 화합물과, Al2O3를 포함하는 금속산화막(metal oxide), 유기절연막, 낮은 유전 상수(low-k) 값을 갖는 재료를 포함한다. 예를 들어, 상기 게이트절연막(107)으로는, 산화실리콘(SiO2), 질화실리콘(SiNx), 산화지르코늄(ZrO2), 산화하프늄(HfO2), 산화티타늄(TiO2), 산화탄탈륨(Ta2O5), 바륨-스트론튬-티타늄-산소화합물(Ba-Sr-Ti-O) 및 비스머스-아연-니오븀-산소 화합물(Bi-Zn-Nb-O)로 이루어지는 그룹으로부터 선택되는 어느 하나 또는 이들의 2 이상의 조합 또는 다른 적절한 물질을 포함할 수도 있다.
그리고, 상기 액티브패턴(209a)은 소스전극(217a)과 드레인전극(217b) 사이에 전자가 이동하는 채널을 형성하기 위한 층으로서, 저온 다결정 실리콘(Low Temperature Poly Silicon; 이하 LTPS라 함) 또는 비정질 실리콘(a-Si) 재질 대신에 실리콘(Si) 계열의 반도체 막, IGZO 계열의 산화물 반도체막, 화합물 반도체, 카본 나노 튜브(Carbon nano tube), 그라핀(graphene) 및 유기 반도체를 사용한다.
이때, 상기 산화물 반도체로는, 게르마늄 (Ge), 주석(Sn), 납(Pb), 인듐 (In), 티타늄(Ti), 갈륨(Ga) 및 알루미늄(Al)으로 이루어지는 그룹으로부터 선택된 하나 이상의 물질 및 아연(Zn)을 포함하는 산화물 반도체에 실리콘(Si)이 첨가된 물질로 이루어질 수 있다. 예컨대, 상기 액티브패턴(109a)은 인듐아연 복합 산화물 (InZnO)에 실리콘 이온이 첨가된 실리콘 산화인듐아연(Si-InZnO: SIZO)으로 이루어질 수도 있다.
상기 액티브패턴(209a)이 SIZO로 이루어지는 경우, 액티브층에서 아연(Zn), 인듐(In) 및 실리콘(Si) 원자의 전체 함량 대비 실리콘(Si) 원자 함량의 조성비는 약 0.001 중량%(wt%) 내지 약 30 wt%일 수도 있다. 실리콘(Si) 원자 함량이 높아질수록 전자 생성을 제어하는 역할이 강해져서, 이동도가 낮아질 수 있으나, 그 소자의 안정성은 더 좋아질 수 있다.
한편, 상기 액티브패턴(209a)으로는, 전술한 물질 외에 리튬(Li) 또는 칼륨 (K)과 같은 I족 원소, 마그네?(Mg), 칼슘(Ca) 또는 스트론튬(Sr)과 같은 Ⅱ족 원소, 갈륨(Ga), 알루미늄(Al), 인듐(In) 또는 이트륨(Y)과 같은 Ⅲ족 원소, 티타늄 (Ti), 지르코늄(Zr), 실리콘(Si), 주석(Sn) 또는 게르마늄(Ge)과 같은 Ⅳ족 원소, 탄탈륨(Ta), 바나듐(V), 니오븀(Nb) 또는 안티몬(Sb)과 같은 Ⅴ족 원소, 또는 란티늄(La), 세륨(Ce), 프라세오디뮴(Pr), 네오디뮴(Nd), 프로메튬(Pm), 사마륨 (Sm), 유로퓸(Eu), 가돌리듐(Gd), 터븀(Tb), 디스프로슘(Dy), 홀뮴(Ho), 어븀(Er), 툴륨 (Tm), 이터븀(Yb) 또는 루테듐(Lu)과 같은 란탄(Ln) 계열 원소 등이 더 포함될 수도 있다.
또한, 상기 식각정지층패턴(213a)은 실리콘(Si) 계열의 산화막(oxide), 질화막(nitride), 또는 Al2O3를 포함하는 금속산화막(metal oxide), 유기절연막, 낮은 유전 상수(low-k) 값을 갖는 재료를 포함한다.
그리고, 상기 소스전극(217a) 및 드레인전극(217b)으로는 알루미늄(Al), 알루미늄 합금(Al alloy), 텅스텐(W), 구리(Cu), 몰리브덴(Mo), 은(Ag), 은 합금(Ag alloy), 금(Au), 금 합금(Au alloy), 크롬(Cr), 티타늄(Ti), 티타늄 합금(Ti alloy), 몰리텅스텐(MoW), 몰리티타늄 (MoTi), 구리/몰리티타늄 (Cu/MoTi)을 포함하는 도전성 금속 그룹 중에서 선택된 적어도 어느 하나 또는 이들의 2 이상의 조합 또는 다른 적절한 물질을 포함할 수도 있다.
더욱이, 상기 광흡수패턴(223a)은 수소(Hydrogen) 함량이 적고 광흡수율이 높은 물질, 예를 들어 Cu, Al, Zr, Zn, Cr, Ti, Hf, V, Ta, Mo, W, Mn, Fe, Co, Ni, Mg, Ca를 포함하는 산화물(oxide) 중에서 하나 또는 하나 이상의 원소를 포함하는 합금 산화막을 사용하거나, 상기 합금 산화막을 하나 이상의 층으로 적층하여 사용할 수도 있다. 한편, 상기 광흡수패턴(223a)의 재질로는, 약 1 nm 내지 700 nm 파장 대에서 약 0.1 내지 50% 정도의 광 투과율을 갖는 재질을 사용할 수도 있다.
한편, 본 명세서에서 적용한 광흡수패턴(223a)으로는 수소(Hydrogen) 함량이 적고 광흡수율이 높은 물질 중에서, 구리산화막(Cu2O) 또는 구리질화산화막(CuON)을 사용한다. 이때, 만일 수소 (H) 함량이 높은 물질로 광흡수패턴을 형성하게 되면, 광흡수패턴 내의 수소(H) 성분이 액티브패턴(209a) 내의 산소(O)와 화학 결합하여 수분(H2O)을 생성하게 되고 상기 액티브패턴(209a)은 산소(O)가 빠져 나가게 되어 결국 산화물 반도체 특성을 잃게 된다. 따라서, 상기 광흡수패턴(223a)은 외부로부터 입사되는 광을 거의 흡수하여 그 하부의 액티브패턴(209a) 내로 투과되는 것을 사전에 차단해 주는 역할을 한다.
또한, 상기 광흡수패턴(223a)은 상기 액티브패턴(209a)의 채널영역 상의 식각정지층패턴(213a) 상측에만 형성되거나, 또는 상기 채널영역을 포함한 액티브패턴(209a) 상의 소스전극(217a) 및 드레인전극(217b) 상측의 패시베이션막(221) 상에 형성될 수도 있다. 한편, 상기 광흡수패턴(223a)은 표시장치의 개구영역인 화소전극이 형성되는 영역을 제외한 지역, 예를 들어 박막트랜지스터 영역, 게이트배선 영역 및 데이터배선 영역과 오버랩되는 위치에 형성될 수 있다.
한편, 본 발명의 다른 실시 예로서, 상기 광흡수패턴(223a)은 상기 패시베이션막(221) 상부에 형성되지 않고, 상기 소스전극(217a) 및 드레인전극(217b) 상에 직접 형성될 수도 있다.
그리고, 상기 화소전극(231a)은 투명한 도전 물질, 예를 들어 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 중에서 선택하여 사용한다.
또 한편, 상기 광흡수패턴(223a)은 상기 게이트 전극(203a) 하부에 상기 액티브패턴(209a)과 오버랩되도록 추가로 배치할 수도 있다.
따라서, 본 발명에 따른 산화물 박막트랜지스터를 구비한 표시장치용 어레이기판(200)은, 적어도 액티브패턴(209a)의 채널영역과 오버랩되는 패시베이션막 (221) 상에 광흡수 특성이 뛰어난 구리산화막(Cu2O) 또는 구리질화산화막(CuON)으로 구성된 광흡수패턴(223a)을 형성하여, 공정 중에 사용하는 X-선 이온화장치 (ionizer) 및 포토 공정 시에 사용하는 UV 광, 세정 공정시에 사용하는 EUV 광 등의 외부 광 특성에 의해 산화물 반도체가 반응하는 것을 사전에 차단함으로써 산화물 박막트랜지스터의 소자 특성의 영향을 최소화하여 안정적인 소자 특성을 확보할 수 있다.
상기 구성으로 이루어지는 본 발명에 따른 산화물 박막트랜지스터를 적용한 표시 장치용 어레이기판 제조방법에 대해 도 6a 내지 6l를 참조하여 상세히 설명한다.
도 6a 내지 6l는 본 발명에 따른 산화물 박막 트랜지스터를 적용한 표시장치용 어레이기판의 제조공정 단면도들이다.
도 6a를 참조하면, 기판(201)상에 게이트전극용 제1 도전물질을 스퍼터링방법으로 증착하여 제1 도전층(203)을 형성하고, 그 위에 제1 감광막(미도시)을 도포한 후, 포토리소그라피 공정기술을 이용한 제1 마스크 공정을 통해 상기 제1 감광막(미도시)을 패터닝하여 제1 감광막패턴(205)을 형성한다.
이때, 상기 기판(201)은 실리콘, 유리, 플라스틱 또는 다른 적절한 물질을 포함하여 이루어질 수 있다.
또한, 상기 제1 도전층(203)으로는, 알루미늄(Al), 알루미늄 합금(Al alloy), 텅스텐(W), 구리(Cu), 구리 합금, 몰리브덴(Mo), 은(Ag), 은 합금(Ag alloy), 금(Au), 금 합금(Au alloy), 크롬(Cr), 티타늄(Ti), 티타늄 합금(Ti alloy), 몰리텅스텐 (MoW), 몰리티타늄 (MoTi), 구리/몰리티타늄 (Cu/MoTi)을 포함하는 도전성 금속 그룹 중에서 선택된 적어도 어느 하나 또는 이들의 2 이상의 조합 또는 다른 적절한 물질을 포함할 수도 있다.
그 다음, 도 6b를 참조하면, 상기 제1 감광막패턴(205)을 식각 마스크로 상기 제1 도전층(203)을 선택적으로 식각하여 게이트전극(203a)을 형성한다.
이어서, 상기 제1 감광막패턴(205)을 제거하고, 상기 게이트전극(203a)을 포함한 기판 전면에 게이트 절연막(207)을 형성한다. 이때, 상기 게이트 절연막(207)으로는 실리콘(Si) 계열의 산화막, 질화막, 또는 이를 포함하는 화합물과, Al2O3를 포함하는 금속산화막(metal oxide), 유기절연막, 낮은 유전 상수(low-k) 값을 갖는 재료를 포함한다. 예를 들어, 상기 게이트절연막(207)으로는, 산화실리콘(SiO2), 질화실리콘(SiNx), 산화지르코늄(ZrO2), 산화하프늄(HfO2), 산화티타늄(TiO2), 산화탄탈륨(Ta2O5), 바륨-스트론튬-티타늄-산소화합물 (Ba-Sr-Ti-O) 및 비스머스-아연-니오븀-산소 화합물(Bi-Zn-Nb-O)로 이루어지는 그룹으로부터 선택되는 어느 하나 또는 이들의 2 이상의 조합 또는 다른 적절한 물질을 포함할 수도 있다.
그 다음, 상기 게이트 절연막(207) 상부에 산화물 반도체로 구성된 액티브층 (209)을 형성한다. 이때, 상기 액티브층(209)은 소스전극(미도시)과 드레인전극(미도시) 사이에 전자가 이동하는 채널을 형성하기 위한 층으로서, 저온 다결정 실리콘(Low Temperature Poly Silicon; 이하 LTPS라 함) 또는 비정질 실리콘(a-Si) 재질 대신에 실리콘(Si) 계열의 반도체 막, IGZO 계열의 산화물 반도체막, 화합물 반도체, 카본 나노 튜브 (Carbon nano tube), 그라핀(graphene) 및 유기 반도체를 사용한다.
이때, 상기 산화물 반도체로는, 게르마늄 (Ge), 주석(Sn), 납(Pb), 인듐 (In), 티타늄(Ti), 갈륨(Ga) 및 알루미늄(Al)으로 이루어지는 그룹으로부터 선택된 하나 이상의 물질 및 아연(Zn)을 포함하는 산화물 반도체에 실리콘(Si)이 첨가된 물질로 이루어질 수 있다. 예컨대, 상기 액티브층(209)은 인듐아연 복합 산화물 (InZnO)에 실리콘 이온이 첨가된 실리콘 산화인듐아연(Si-InZnO: SIZO)으로 이루어질 수도 있다.
상기 액티브층(209)이 SIZO로 이루어지는 경우, 액티브층에서 아연(Zn), 인듐(In) 및 실리콘(Si) 원자의 전체 함량 대비 실리콘(Si) 원자 함량의 조성비는 약 0.001 중량%(wt%) 내지 약 30 wt%일 수도 있다. 실리콘(Si) 원자 함량이 높아질수록 전자 생성을 제어하는 역할이 강해져서, 이동도가 낮아질 수 있으나, 그 소자의 안정성은 더 좋아질 수 있다.
한편, 상기 액티브층(209)으로는, 전술한 물질 외에 리튬(Li) 또는 칼륨(K)과 같은 I족 원소, 마그네?(Mg), 칼슘(Ca) 또는 스트론튬(Sr)과 같은 Ⅱ족 원소, 갈륨(Ga), 알루미늄(Al), 인듐(In) 또는 이트륨(Y)과 같은 Ⅲ족 원소, 티타늄(Ti), 지르코늄(Zr), 실리콘(Si), 주석(Sn) 또는 게르마늄(Ge)과 같은 Ⅳ족 원소, 탄탈륨 (Ta), 바나듐(V), 니오븀(Nb) 또는 안티몬(Sb)과 같은 Ⅴ족 원소, 또는 란티늄 (La), 세륨(Ce), 프라세오디뮴(Pr), 네오디뮴(Nd), 프로메튬(Pm), 사마륨 (Sm), 유로퓸(Eu), 가돌리듐(Gd), 터븀(Tb), 디스프로슘(Dy), 홀뮴(Ho), 어븀(Er), 툴륨 (Tm), 이터븀(Yb) 또는 루테듐(Lu)과 같은 란탄(Ln) 계열 원소 등이 더 포함될 수도 있다.
이어서, 상기 액티브층(209) 상에 제2 감광막(미도시)을 도포하고, 포토리소그라피 공정기술을 이용한 제2 마스크 공정을 통해 상기 제2 감광막을 노광 및 현상한 후 상기 제2 감광막(미도시)을 선택적으로 패터닝하여 제2 감광막패턴(211)을 형성한다.
그 다음, 도 6c를 참조하면, 상기 제2 감광막패턴(211)을 식각 마스크로 상기 액티브층(209)을 선택적으로 제거하여, 상기 게이트전극(203a) 상측의 게이트 절연막(207) 상에 액티브패턴(209a)을 형성한다.
이어서, 상기 제2 감광막패턴(211)을 제거하고, 상기 액티브패턴(209a)을 포함한 게이트절연막(207) 상에 식각정지층(213)을 형성하고, 그 위에 제3 감광막(미도시)을 도포한다. 이때, 상기 식각정지층(213)은 실리콘(Si) 계열의 산화막 (oxide), 질화막(nitride), 또는 Al2O3를 포함하는 금속산화막(metal oxide), 유기절연막, 낮은 유전 상수(low-k) 값을 갖는 재료를 포함한다.
그 다음, 포토리소그라피 공정기술을 이용한 제3 마스크 공정을 통해 상기 제3 감광막(미도시)을 노광 및 현상한 후 상기 제3 감광막(미도시)을 선택적으로 패터닝하여 제3 감광막패턴(215)을 형성한다. 이때, 상기 제3 감광막패턴(215)은 상기 액티브패턴(209a)의 채널영역과 오버랩되는 식각정지층(213) 상부에만 남게 된다.
이어서, 도 6d에 도시된 바와 같이, 상기 제3 감광막패턴(215)을 식각마스크로, 상기 식각정지층(213)을 식각하여, 식각정지층패턴(213a)을 형성한다.
그 다음, 도 6e에 도시된 바와 같이, 상기 제3 감광막패턴(215)을 제거한 후, 상기 식각정지층패턴(213a)을 포함한 기판 전면, 예를 들어 액티브패턴(209a), 및 게이트절연막(207) 상에 도전물질을 스퍼터링 방법으로 증착하여 제2 도전층 (217)을 형성하고, 그 위에 다시 제4 감광막(미도시)을 도포한다. 이때, 상기 제2 도전층(217)으로는, 알루미늄(Al), 알루미늄 합금(Al alloy), 텅스텐(W), 구리 (Cu), 구리 합금, 몰리브덴(Mo), 은(Ag), 은 합금(Ag alloy), 금(Au), 금 합금(Au alloy), 크롬(Cr), 티타늄(Ti), 티타늄 합금(Ti alloy), 몰리텅스텐 (MoW), 몰리티타늄 (MoTi), 구리/몰리티타늄 (Cu/MoTi)을 포함하는 도전성 금속 그룹 중에서 선택된 적어도 어느 하나 또는 이들의 2 이상의 조합 또는 다른 적절한 물질을 포함할 수도 있다.
이어서, 포토리소그라피 공정기술을 이용한 제4 마스크 공정을 통해 상기 제4 감광막(미도시)을 노광 및 현상한 후 상기 제4 감광막(미도시)을 선택적으로 패터닝하여 제4 감광막패턴(219)을 형성한다.
그 다음, 상기 제4 감광막패턴(219)을 식각마스크로, 상기 제2 도전층(217)을 식각하여, 상기 식각정지층패턴(213a)을 기준으로 서로 이격된 소스전극(217a) 및 드레인전극(217b)을 형성하고 제4 감광막패턴(219)을 제거한다.
이어서, 도 6f에 도시된 바와 같이, 상기 소스전극(217a) 및 드레인전극 (217b)을 포함한 기판 전면에 패시베이션막(221)을 증착한다. 이때, 상기 패시베이션막(221)으로는 실리콘(Si) 계열의 산화막, 질화막, 또는 이를 포함하는 화합물 과, Al2O3를 포함하는 금속산화막(metal oxide), 유기절연막, 낮은 유전 상수 (low-k) 값을 갖는 재료를 포함한다. 예를 들어, 상기 게이트절연막(207)으로는, 산화실리콘(SiO2), 질화실리콘(SiNx), 산화지르코늄 (ZrO2), 산화하프늄(HfO2), 산화티타늄(TiO2), 산화탄탈륨(Ta2O5), 바륨-스트론튬-티타늄-산소화합물 (Ba-Sr- Ti-O) 및 비스머스-아연-니오븀-산소 화합물(Bi-Zn-Nb-O)로 이루어지는 그룹으로부터 선택되는 어느 하나 또는 이들의 2 이상의 조합 또는 다른 적절한 물질을 포함할 수도 있다.
그 다음, 상기 패시베이션막(221) 상에 상기 액티브패턴(209a)의 채널영역으로 외부 광이 투과되는 것을 차단하기 위한 막으로 사용하기 위한 광흡수층(223)을 형성하고, 그 위에 제5 감광막(미도시)을 도포한다.
이때, 상기 광흡수층(223)은 수소(Hydrogen) 함량이 적고 광흡수율이 높은 물질, 예를 들어 Cu, Al, Zr, Zn, Cr, Ti, Hf, V, Ta, Mo, W, Mn, Fe, Co, Ni, Mg, Ca를 포함하는 산화물(oxide) 중에서 하나 또는 하나 이상의 원소를 포함하는 합금 산화막을 사용하거나, 상기 합금 산화막을 하나 이상의 층으로 적층하여 사용할 수도 있다. 한편, 상기 광흡수층(223)의 재질로는, 약 1 nm 내지 700 nm 파장 대에서 약 0.1 내지 50% 정도의 광 투과율을 갖는 재질을 사용할 수도 있다.
한편, 본 발명의 다른 실시 예로서, 상기 광흡수층(223a)은 패시베이션막 (221) 상부에 형성되지 않고, 상기 소스전극(217a) 및 드레인전극(217b) 상에 직접 형성될 수도 있다.
한편, 본 명세서에서 적용한 광흡수층(223)으로는 수소(Hydrogen) 함량이 적고 광 흡수율이 높은 물질 중에서, 구리산화막(Cu2O) 또는 구리질화산화막(CuON)을 사용한다. 이때, 만일 수소(H) 함량이 높은 물질로 광흡수패턴을 형성하게 되면, 광흡수패턴 내의 수소(H) 성분이 액티브패턴(209a) 내의 산소(O)와 화학 결합하여 수분(H2O)을 생성하게 되고 상기 액티브패턴(209a)은 산소(O)가 빠져 나가게 되어 결국 산화물 반도체 특성을 잃게 된다. 따라서, 상기 광흡수층(223)은 외부로부터 입사되는 광을 거의 흡수하여 그 하부의 액티브패턴(109a) 내로 투과되는 것을 사전에 차단해 주는 역할을 한다.
여기서, 상기 구리산화막(Cu2O)으로 구성되는 광흡수층(223)의 경우, 증착 챔버 (미도시)내에 Cu 금속과 함께 Ar가스와 O 가스를 일정 유량으로 주입하여 증착한다.
또한, 상기 구리산화막(CuON)으로 구성되는 광흡수층(223)의 경우, 증착 챔버 (미도시)내에 Cu 금속과 함께 Ar가스와 O 가스 및 N가스를 일정 유량으로 주입하여 증착한다.
또한, 상기 광흡수층(223)은 상기 액티브패턴(209a)의 채널영역 상의 식각정지층패턴(213a) 상측에만 형성되거나, 또는 상기 채널영역 상의 식각정지층패턴 (213a)을 포함한 소스전극(217a) 및 드레인전극(217b) 상측에 형성될 수도 있다. 특히, 상기 광흡수층(223)은 상기 박막트랜지스터(200)의 상부에 위치하는 패시베이션막(221) 상에 형성될 수 있다. 또 한편, 상기 광흡수층(223)은 상기 게이트 전극(203a) 하부에 상기 액티브패턴(209a)과 오버랩되도록 추가로 배치할 수도 있다. 이어서, 포토리소그라피 공정기술을 이용한 제5 마스크 공정을 통해 상기 제5 감광막(미도시)을 노광 및 현상한 후 상기 제5 감광막(미도시)을 선택적으로 패터닝하여 제5 감광막패턴(225)을 형성한다.
그 다음, 도 6g에 도시된 바와 같이, 상기 제5 감광막패턴(225)을 식각마스크로, 상기 광흡수층(223)을 식각하여, 상기 액티브패턴(209a) 전체를 외부 광으로부터 부터 차폐시켜 주는 광흡수패턴(223a)을 형성하고, 제5 감광막패턴(225)을 제거한다. 이때, 상기 광흡수패턴(223a)은 상기 액티브패턴(209a)의 채널영역 상의 식각정지층패턴(213a) 상측에만 형성하거나, 또는 상기 채널영역을 포함한 액티브패턴(209a) 상의 소스전극(217a) 및 드레인전극(217b) 상측에 형성될 수도 있다. 한편, 상기 광흡수패턴(223a)은 표시장치의 개구영역인 화소전극이 형성되는 영역을 제외한 지역, 예를 들어 박막트랜지스터 영역, 게이트배선 영역 및 데이터배선 영역과 오버랩되는 위치에 형성될 수 있다.
이어서, 상기 광흡수패턴(223a)을 포함한 패시베이션막(221) 상에 제6 감광막(미도시)을 도포한 후, 포토리소그라피 공정기술을 이용한 제6 마스크 공정을 통해 상기 제6 감광막(미도시)을 노광 및 현상한 후 상기 제6 감광막(미도시)을 선택적으로 패터닝하여 제6 감광막패턴(227)을 형성한다.
그 다음, 도 6h에 도시된 바와 같이, 상기 제6 감광막패턴(227)을 식각마스크로, 상기 패시베이션막(221)을 식각하여 상기 드레인전극(217b)을 노출시키는 드레인콘택홀(229)을 형성하고, 상기 제6 감광막패턴(227)을 제거한다.
이어서, 도 6i에 도시된 바와 같이, 상기 드레인콘택홀(229)을 포함한 상기 기판 전면에 투명도전층(231)을 형성한다. 이때, 상기 투명도전층(231)은 투명한 도전 물질, 예를 들어 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 중에서 선택하여 사용한다.
그 다음, 도 6j에 도시된 바와 같이, 상기 투명도전층(231) 상에 제7 감광막 (미도시)을 도포한 후, 포토리소그라피 공정기술을 이용한 제7 마스크 공정을 통해 상기 제7 감광막(미도시)을 노광 및 현상한 후 상기 제7 감광막(미도시)을 선택적으로 패터닝하여 제7 감광막패턴(233)을 형성한다.
이어서, 도 6l에 도시된 바와 같이, 상기 제7 감광막패턴(233)을 식각마스크로, 상기 투명도전층(231)을 식각하여, 표시장치용 화소전극(231a)을 형성한다.
이후, 상기 제7 감광막패턴(233)을 제거함으로써 본 발명에 따른 산화물 박막트랜지스터를 적용한 표시장치용 어레이기판 제조공정을 완료한다.
따라서, 본 발명에 따른 산화물 박막트랜지스터를 구비한 표시장치용 어레이기판(200) 제조방법은, 액티브패턴과 오버랩되는 패시베이션막 또는 게이트 전극 하부에 구리산화막(Cu2O) 또는 구리질화산화막(CuON)으로 구성된 광흡수패턴을 형성하여, 공정 중에 사용하는 X-선 이온화장치 (ionizer) 및 포토 공정 시에 사용하는 UV 광, 세정 공정시에 사용하는 EUV 광 등의 외부 광 특성에 의해 산화물 반도체가 반응하는 것을 사전에 차단함으로써 산화물 박막트랜지스터의 소자 특성의 영향을 최소화하여 안정적인 소자 특성을 확보할 수 있다.
또 한편, 본 발명의 제2 실시 예에 따른 산화물 박막트랜지스터 구조에 대해 첨부된 도면을 참조하여 상세히 설명한다.
도 7은 본 발명의 제2 실시 예에 따른 탑 게이트형(Top Gate Type) 산화물 박막 트랜지스터의 개략적인 단면도이다.
본 발명의 제2 실시 예에 따른 탑 게이트형(Top Gate Type) 산화물 박막트랜지스터(300)는, 도 7에 도시된 바와 같이, 기판(301) 상에 형성되고, 광흡수패턴 (303)과; 상기 광흡수패턴(303) 상에 형성되고, 산화물 반도체로 구성되고 서로 이격된 소스영역(307b)과 드레인영역(307c)을 구비한 액티브패턴(307)과; 상기 액티브패턴(307a) 상에 형성된 게이트절연막(313a)과; 상기 게이트절연막(313a) 상에 형성된 게이트전극(315a)과; 상기 게이트전극(315a) 및 액티브패턴(307)을 포함한 기판 전면에 형성되고, 상기 액티브패턴(307)의 소스영역(307b)과 드레인영역 (307c)을 노출시키는 층간절연막(319)과; 상기 층간절연막(319) 상에 형성되어 서로 이격되고, 상기 소스영역(307b)과 드레인영역(307c)과 전기적으로 연결된 소스전극(323a) 및 드레인전극(323b)을 포함하여 구성된다.
여기서, 상기 본 발명의 제2 실시 예에 따른 산화물 박막트랜지스터(300)는 액정표시장치(Liquid Crystal Display; 이하 LCD라 함), 유기발광 다이오드 (Organic Luminescence Emitted Diode; 이하 OLED라 함) 등 평판 디스플레이의 구동 소자 또는 스위칭 소자나, 메모리 소자의 주변 회로 구성을 위한 소자 등 다양한 전자 소자에 적용될 수 있다.
상기 기판(301)은 실리콘, 유리, 플라스틱 또는 다른 적절한 물질을 포함하여 이루어질 수 있다.
상기 광흡수패턴(303)은 상기 액티브패턴(307) 하부에 배치되도록 형성되거나, 또는 상기 액티브패턴(307)을 포함한 상기 소스전극(323a) 및 드레인전극 (323b) 하측에 배치되도록 형성될 수도 있다. 이때, 상기 광흡수패턴(303)은 수소 (Hydrogen) 함량이 적고 광흡수율이 높은 물질, 예를 들어 Cu, Al, Zr, Zn, Cr, Ti, Hf, V, Ta, Mo, W, Mn, Fe, Co, Ni, Mg, Ca를 포함하는 산화물(oxide) 중에서 하나 또는 하나 이상의 원소를 포함하는 합금 산화막을 사용하거나, 상기 합금 산화막을 하나 이상의 층으로 적층하여 사용할 수도 있다. 한편, 상기 광흡수패턴 (303)의 재질로는, 약 1 nm 내지 700 nm 파장 대에서 약 0.1 내지 50% 정도의 광 투과율을 갖는 재질을 사용할 수도 있다.
한편, 본 명세서에서 적용한 광흡수패턴(303)으로는 수소(Hydrogen) 함량이 적고 광흡수율이 높은 물질 중에서, 구리산화막(Cu2O) 또는 구리질화산화막(CuON)을 사용한다. 이때, 만일 수소(H) 함량이 높은 물질로 광흡수패턴을 형성하게 되면, 광흡수패턴 내의 수소(H) 성분이 액티브패턴(307) 내의 산소(O)와 화학 결합하여 수분(H2O)을 생성하게 되고 상기 액티브패턴(307)은 산소(O)가 빠져 나가게 되어 결국 산화물 반도체 특성을 잃게 된다. 따라서, 상기 광흡수패턴(303)은 외부로부터 입사되는 광을 거의 흡수하여 그 하부의 액티브패턴(307) 내로 투과되는 것을 사전에 차단해 주는 역할을 한다.
상기 광흡수패턴(303)과 상기 액티브패턴(307) 사이에는 버퍼산화막(305)이 형성되어 있다.
한편, 본 발명의 다른 실시 예로서, 상기 광흡수패턴(303)은 버퍼산화막 (305) 상부에 형성되지 않고, 상기 액티브패턴(307) 하면에 직접 형성될 수도 있다.
그리고, 상기 산화물 반도체로 구성된 액티브패턴(307)은 소스전극(323a)과 드레인전극(323b) 사이에 전자가 이동하는 채널을 형성하기 위한 층으로서, 저온 다결정 실리콘(Low Temperature Poly Silicon; 이하 LTPS라 함) 또는 비정질 실리콘(a-Si) 재질 대신에 실리콘(Si) 계열의 반도체 막, IGZO 계열의 산화물 반도체막, 화합물 반도체, 카본 나노 튜브(Carbon nano tube), 그라핀(graphene) 및 유기 반도체를 사용한다.
이때, 상기 산화물 반도체로는, 게르마늄 (Ge), 주석(Sn), 납(Pb), 인듐 (In), 티타늄(Ti), 갈륨(Ga) 및 알루미늄(Al)으로 이루어지는 그룹으로부터 선택된 하나 이상의 물질 및 아연(Zn)을 포함하는 산화물 반도체에 실리콘(Si)이 첨가된 물질로 이루어질 수 있다. 예컨대, 상기 액티브패턴(307)은 인듐아연 복합 산화물 (InZnO)에 실리콘 이온이 첨가된 실리콘 산화인듐아연(Si-InZnO: SIZO)으로 이루어질 수도 있다.
상기 액티브패턴(307)이 SIZO로 이루어지는 경우, 액티브층에서 아연(Zn), 인듐(In) 및 실리콘(Si) 원자의 전체 함량 대비 실리콘(Si) 원자 함량의 조성비는 약 0.001 중량%(wt%) 내지 약 30 wt%일 수도 있다. 실리콘(Si) 원자 함량이 높아질수록 전자 생성을 제어하는 역할이 강해져서, 이동도가 낮아질 수 있으나, 그 소자의 안정성은 더 좋아질 수 있다.
한편, 상기 액티브패턴(307)으로는, 전술한 물질 외에 리튬(Li) 또는 칼륨 (K)과 같은 I족 원소, 마그네?(Mg), 칼슘(Ca) 또는 스트론튬(Sr)과 같은 Ⅱ족 원소, 갈륨(Ga), 알루미늄(Al), 인듐(In) 또는 이트륨(Y)과 같은 Ⅲ족 원소, 티타늄 (Ti), 지르코늄(Zr), 실리콘(Si), 주석(Sn) 또는 게르마늄(Ge)과 같은 Ⅳ족 원소, 탄탈륨(Ta), 바나듐(V), 니오븀(Nb) 또는 안티몬(Sb)과 같은 Ⅴ족 원소, 또는 란티늄(La), 세륨(Ce), 프라세오디뮴(Pr), 네오디뮴(Nd), 프로메튬(Pm), 사마륨 (Sm), 유로퓸(Eu), 가돌리듐(Gd), 터븀(Tb), 디스프로슘(Dy), 홀뮴(Ho), 어븀(Er), 툴륨 (Tm), 이터븀(Yb) 또는 루테듐(Lu)과 같은 란탄(Ln) 계열 원소 등이 더 포함될 수도 있다.
또한, 상기 게이트 절연막(313)으로는 실리콘(Si) 계열의 산화막, 질화막, 또는 이를 포함하는 화합물과, Al2O3를 포함하는 금속산화막(metal oxide), 유기절연막, 낮은 유전 상수(low-k) 값을 갖는 재료를 포함한다. 예를 들어, 상기 게이트절연막(107)으로는, 산화실리콘(SiO2), 질화실리콘(SiNx), 산화지르코늄(ZrO2), 산화하프늄(HfO2), 산화티타늄(TiO2), 산화탄탈륨(Ta2O5), 바륨-스트론튬-티타늄-산소화합물(Ba-Sr-Ti-O) 및 비스머스-아연-니오븀-산소 화합물(Bi-Zn-Nb-O)로 이루어지는 그룹으로부터 선택되는 어느 하나 또는 이들의 2 이상의 조합 또는 다른 적절한 물질을 포함할 수도 있다.
상기 게이트 전극(315a)으로는, 알루미늄(Al), 알루미늄 합금(Al alloy), 텅스텐(W), 구리(Cu), 구리 합금, 몰리브덴(Mo), 은(Ag), 은 합금(Ag alloy), 금 (Au), 금 합금(Au alloy), 크롬(Cr), 티타늄(Ti), 티타늄 합금(Ti alloy), 몰리텅스텐(MoW), 몰리티타늄 (MoTi), 구리/몰리티타늄 (Cu/MoTi)을 포함하는 도전성 금속 그룹 중에서 선택된 적어도 어느 하나 또는 이들의 2 이상의 조합 또는 다른 적절한 물질을 포함할 수도 있다.
그리고, 상기 소스전극(323a) 및 드레인전극(323b)으로는 알루미늄(Al), 알루미늄 합금(Al alloy), 텅스텐(W), 구리(Cu), 구리 합금, 몰리브덴(Mo), 은(Ag), 은 합금(Ag alloy), 금(Au), 금 합금(Au alloy), 크롬(Cr), 티타늄(Ti), 티타늄 합금(Ti alloy), 몰리텅스텐(MoW), 몰리티타늄(MoTi), 구리/몰리티타늄(Cu/MoTi)을 포함하는 도전성 금속 그룹 중에서 선택된 적어도 어느 하나 또는 이들의 2 이상의 조합 또는 다른 적절한 물질을 포함할 수도 있다.
또 한편, 상기 광흡수패턴(303)은 상기 소스전극(323a) 및 드레인전극(323b) 상부에 상기 액티브패턴(307)과 오버랩되도록 추가로 배치할 수도 있다.
따라서, 본 발명에 따른 탑 게이트 타입의 산화물 박막트랜지스터(300)는, 액티브패턴(307)과 소스전극(323a) 및 드레인전극(323b)과 오버랩되는 기판(301) 에 구리산화막(Cu2O) 또는 구리질화산화막(CuON)으로 구성된 광흡수패턴(303)을 형성하여, 공정 중에 사용하는 X-선 이온화장치(ionizer) 및 포토 공정 시에 사용하는 UV 광, 세정 공정시에 사용하는 EUV 광 등의 외부 광 특성에 의해 산화물 반도체가 반응하는 것을 사전에 차단함으로써 산화물 박막트랜지스터의 소자 특성의 영향을 최소화하여 안정적인 소자 특성을 확보할 수 있다.
한편, 상기 구성으로 이루어지는 본 발명의 제2 실시 예에 따른 탑 게이트 타입의 산화물 박막트랜지스터에 대해 도 8a 내지 8g를 참조하여 상세히 설명한다.
도 8a 내지 8g는 본 발명의 제2 실시 예에 따른 탑 게이트 타입의 산화물 박막 트랜지스터의 제조공정 단면도들이다.
도 8a를 참조하면, 기판(301)상에 액티브패턴(미도시, 도 8d의 307 참조)으로 기판(301) 하부로부터 입사되는 외부 광이 투과되는 것을 차단하기 위한 막으로 사용하기 위해 광흡수층(미도시)을 형성한 후 마스크 공정을 통해 상기 광흡수층(미도시)을 선택적으로 식각하여, 광흡수패턴(303)을 형성한다. 이때, 상기 기판 (301)은 실리콘, 유리, 플라스틱 또는 다른 적절한 물질을 포함하여 이루어질 수 있다.
또한, 상기 광흡수패턴(303)은 채널영역을 포함한 상기 액티브패턴(307) 하면을 덮도록 배치된다. 이때, 상기 광흡수패턴(303)은 수소(Hydrogen) 함량이 적고 광흡수율이 높은 물질, 예를 들어 Cu, Al, Zr, Zn, Cr, Ti, Hf, V, Ta, Mo, W, Mn, Fe, Co, Ni, Mg, Ca를 포함하는 산화물(oxide) 중에서 하나 또는 하나 이상의 원소를 포함하는 합금 산화막을 사용하거나, 상기 합금 산화막을 하나 이상의 층으로 적층하여 사용할 수도 있다. 한편, 상기 광흡수패턴(303)의 재질로는, 약 1 nm 내지 700 nm 파장 대에서 약 0.1 내지 50% 정도의 광 투과율을 갖는 재질을 사용할 수도 있다.
한편, 본 명세서에서 적용한 광흡수패턴(303)으로는 수소(Hydrogen) 함량이 적고 광흡수율이 높은 물질 중에서, 구리산화막(Cu2O) 또는 구리질화산화막(CuON)을 사용한다. 이때, 만일 수소(H) 함량이 높은 물질로 광흡수패턴을 형성하게 되면, 광흡수패턴 내의 수소(H) 성분이 액티브패턴(303) 내의 산소(O)와 화학 결합하여 수분(H2O)을 생성하게 되고 상기 액티브패턴(307)은 산소(O)가 빠져 나가게 되어 결국 산화물 반도체 특성을 잃게 된다. 따라서, 상기 광흡수패턴(303)은 외부로부터 입사되는 광을 거의 흡수하여 그 하부의 액티브패턴(307) 내로 투과되는 것을 사전에 차단해 주는 역할을 한다.
여기서, 상기 구리산화막(Cu2O)으로 구성되는 광흡수패턴(303)의 경우, 증착 챔버(미도시) 내에 Cu 금속과 함께 Ar가스와 O 가스를 일정 유량으로 주입하여 증착한다.
또한, 상기 구리산화막(CuON)으로 구성되는 광흡수패턴(303)의 경우, 증착 챔버 (미도시)내에 Cu 금속과 함께 Ar가스와 O 가스 및 N가스를 일정 유량으로 주입하여 증착한다.
또한, 상기 광흡수패턴(303)은 상기 액티브패턴(307) 하측에만 형성되거나, 또는 상기 액티브패턴(307)을 포함한 소스전극(323a) 및 드레인전극(323b) 하측에 형성될 수도 있다.
한편, 본 발명의 다른 실시 예로서, 상기 광흡수패턴(303)은 상기 액티브층(미도시, 도 7b의 306 참조) 하면에 직접 형성할 수도 있다. 또 한편, 상기 광흡수패턴(303)은 상기 소스전극(323a) 및 드레인전극(323b) 상부에 상기 액티브패턴 (307)과 오버랩되도록 추가로 배치할 수도 있다.
그 다음, 도 8b를 참조하면, 상기 광흡수패턴(303)을 포함한 기판(301) 전면에 버퍼절연막(305)을 형성하고, 그 위에 산화물 반도체로 구성된 액티브층(306)을 형성한다. 이때, 상기 액티브층(306)은 소스전극(미도시)과 드레인전극(미도시) 사이에 전자가 이동하는 채널을 형성하기 위한 층으로서, 저온 다결정 실리콘(Low Temperature Poly Silicon; 이하 LTPS라 함) 또는 비정질 실리콘(a-Si) 재질 대신에 실리콘(Si) 계열의 반도체 막, IGZO 계열의 산화물 반도체막, 화합물 반도체, 카본 나노 튜브 (Carbon nano tube), 그라핀(graphene) 및 유기 반도체를 사용한다.
이때, 상기 산화물 반도체로는, 게르마늄 (Ge), 주석(Sn), 납(Pb), 인듐 (In), 티타늄(Ti), 갈륨(Ga) 및 알루미늄(Al)으로 이루어지는 그룹으로부터 선택된 하나 이상의 물질 및 아연(Zn)을 포함하는 산화물 반도체에 실리콘(Si)이 첨가된 물질로 이루어질 수 있다. 예컨대, 상기 액티브층(109)은 인듐아연 복합 산화물 (InZnO)에 실리콘 이온이 첨가된 실리콘 산화인듐아연(Si-InZnO: SIZO)으로 이루어질 수도 있다.
상기 액티브층(306)이 SIZO로 이루어지는 경우, 액티브층에서 아연(Zn), 인듐(In) 및 실리콘(Si) 원자의 전체 함량 대비 실리콘(Si) 원자 함량의 조성비는 약 0.001 중량%(wt%) 내지 약 30 wt%일 수도 있다. 실리콘(Si) 원자 함량이 높아질수록 전자 생성을 제어하는 역할이 강해져서, 이동도가 낮아질 수 있으나, 그 소자의 안정성은 더 좋아질 수 있다.
한편, 상기 액티브층(306)으로는, 전술한 물질 외에 리튬(Li) 또는 칼륨(K)과 같은 I족 원소, 마그네?(Mg), 칼슘(Ca) 또는 스트론튬(Sr)과 같은 Ⅱ족 원소, 갈륨(Ga), 알루미늄(Al), 인듐(In) 또는 이트륨(Y)과 같은 Ⅲ족 원소, 티타늄(Ti), 지르코늄(Zr), 실리콘(Si), 주석(Sn) 또는 게르마늄(Ge)과 같은 Ⅳ족 원소, 탄탈륨 (Ta), 바나듐(V), 니오븀(Nb) 또는 안티몬(Sb)과 같은 Ⅴ족 원소, 또는 란티늄 (La), 세륨(Ce), 프라세오디뮴(Pr), 네오디뮴(Nd), 프로메튬(Pm), 사마륨 (Sm), 유로퓸(Eu), 가돌리듐(Gd), 터븀(Tb), 디스프로슘(Dy), 홀뮴(Ho), 어븀(Er), 툴륨 (Tm), 이터븀(Yb) 또는 루테듐(Lu)과 같은 란탄(Ln) 계열 원소 등이 더 포함될 수도 있다.
이어서, 상기 액티브층(306) 상에 제1 감광막(309)을 도포하고, 포토리소그라피 공정기술을 이용한 마스크 공정을 통해 상기 제1 감광막(309)을 노광 및 현상한 후 상기 감광막(309)을 선택적으로 패터닝하여 제1 감광막패턴(309a)을 형성한다.
그 다음, 도 8c를 참조하면, 상기 제1 감광막패턴(309a)을 식각 마스크로 상기 액티브층(306)을 선택적으로 제거하여, 액티브패턴(307)을 형성한다.
이어서, 도 8d를 참조하면, 상기 제1 감광막패턴(309a)을 제거하고, 상기 액티브패턴(307)을 포함한 버퍼절연막(305) 상에 게이트절연막(313)과 게이트전극 용 제1 도전층(315)을 차례로 적층한 후, 그 위에 다시 제2 감광막(317)을 도포한다.
이때, 상기 게이트 절연막(313)으로는 실리콘(Si) 계열의 산화막, 질화막, 또는 이를 포함하는 화합물과, Al2O3를 포함하는 금속산화막(metal oxide), 유기절연막, 낮은 유전 상수(low-k) 값을 갖는 재료를 포함한다. 예를 들어, 상기 게이트절연막(107)으로는, 산화실리콘(SiO2), 질화실리콘(SiNx), 산화지르코늄(ZrO2), 산화하프늄(HfO2), 산화티타늄(TiO2), 산화탄탈륨(Ta2O5), 바륨-스트론튬-티타늄-산소화합물 (Ba-Sr-Ti-O) 및 비스머스-아연-니오븀-산소 화합물(Bi-Zn-Nb-O)로 이루어지는 그룹으로부터 선택되는 어느 하나 또는 이들의 2 이상의 조합 또는 다른 적절한 물질을 포함할 수도 있다.
또한, 상기 제1 도전층(315)으로는, 알루미늄(Al), 알루미늄 합금(Al alloy), 텅스텐(W), 구리(Cu), 구리 합금, 몰리브덴(Mo), 은(Ag), 은 합금(Ag alloy), 금(Au), 금 합금(Au alloy), 크롬(Cr), 티타늄(Ti), 티타늄 합금(Ti alloy), 몰리텅스텐 (MoW), 몰리티타늄 (MoTi), 구리/몰리티타늄 (Cu/MoTi)을 포함하는 도전성 금속 그룹 중에서 선택된 적어도 어느 하나 또는 이들의 2 이상의 조합 또는 다른 적절한 물질을 포함할 수도 있다.
그 다음, 도 8e를 참조하면, 포토리소그라피 공정기술을 이용한 마스크 공정을 통해 상기 제2 감광막(317)을 노광 및 현상한 후 상기 감광막(317)을 선택적으로 패터닝하여 제2 감광막패턴(317a)을 형성한다.
이어서, 도 8f를 참조하면, 상기 제2 감광막패턴(317a)을 식각 마스크로 상기 제1 도전층(315) 및 게이트절연막(313)을 선택적으로 식각하여 게이트전극 (315a) 및 게이트 절연막패턴(313a)을 형성한다.
그 다음, 도 8g를 참조하면, 상기 제2 감광막패턴(317a)을 제거하고, 상기 게이트전극(315a) 양측 아래의 상기 액티브패턴(307) 내에 불순물을 주입하여 소스영역(307b) 및 드레인영역(307c)을 형성한다. 이때, 소스영역(307b)과 드레인영역 (307c) 사이의 영역, 즉 불순물이 주입되지 않은 액티브패턴(307) 내에는 채널영역 (307a)이 형성된다.
이어서, 도면에는 도시하지 않았지만, 상기 액티브패턴(307)을 포함한 기판 전면에 층간절연막(319)을 형성한 후 그 위에 제3 감광막(미도시)을 도포한다.
그 다음, 도면에는 도시하지 않았지만, 포토리소그라피 공정기술을 이용한 마스크 공정을 통해 상기 제3 감광막(미도시)을 노광 및 현상한 후 상기 제3 감광막을 선택적으로 패터닝하여 제3 감광막패턴(미도시)을 형성한다.
이어서, 도 8h를 참조하면, 상기 제3 감광막패턴(미도시)을 식각 마스크로 상기 층간절연막(319)을 선택적으로 식각하여 상기 소스영역(307b)과 드레인영역 (307c)을 각각 노출시키는 제1 및 2 콘택홀(321a, 321b)을 동시에 형성한다.
그 다음, 도 8i를 참조하면, 상기 제3 감광막패턴(미도시)을 제거한 후 상기 제1 및 2 콘택홀(321a, 321b)을 포함한 층간절연막(319) 상에 도전물질을 스퍼터링 방법으로 증착하여 제2 도전층(323)을 형성하고, 그 위에 다시 제4 감광막(미도시)을 도포한다. 이때, 상기 제2 도전층(323)으로는, 알루미늄(Al), 알루미늄 합금(Al alloy), 텅스텐(W), 구리 (Cu), 구리 합금, 몰리브덴(Mo), 은(Ag), 은 합금(Ag alloy), 금(Au), 금 합금(Au alloy), 크롬(Cr), 티타늄(Ti), 티타늄 합금(Ti alloy), 몰리텅스텐 (MoW), 몰리티타늄 (MoTi), 구리/몰리티타늄 (Cu/MoTi)을 포함하는 도전성 금속 그룹 중에서 선택된 적어도 어느 하나 또는 이들의 2 이상의 조합 또는 다른 적절한 물질을 포함할 수도 있다.
이어서, 도면에는 도시하지 않았지만, 포토리소그라피 공정기술을 이용한 제4 마스크 공정을 통해 상기 제4 감광막(미도시)을 노광 및 현상한 후 상기 제4 감광막(미도시)을 선택적으로 패터닝하여 제4 감광막패턴(미도시)을 형성한다.
그 다음, 상기 제4 감광막패턴(미도시)을 식각 마스크로, 상기 제2 도전층 (323)을 식각하여, 상기 게이트전극(315a) 상부를 기준으로 서로 이격된 소스전극 (323a) 및 드레인전극(323b)을 형성하고 제4 감광막패턴(미도시)을 제거한다.
이어서, 도 8j에 도시된 바와 같이, 상기 소스전극(323a) 및 드레인전극 (323b)을 포함한 기판 전면에 패시베이션막(325)을 증착함으로써, 본 발명의 제2 실시 예에 따른 탑 게이트 타입의 산화물 박막트랜지스터 제조공정을 완료한다. 이때, 상기 패시베이션막(325)으로는 실리콘(Si) 계열의 산화막, 질화막, 또는 이를 포함하는 화합물 과, Al2O3를 포함하는 금속산화막(metal oxide), 유기절연막, 낮은 유전 상수 (low-k) 값을 갖는 재료를 포함한다.
따라서, 본 발명에 따른 탑 게이트 타입의 산화물 박막트랜지스터(300)는, 액티브패턴(307)과 소스전극(323a) 및 드레인전극(323b)과 오버랩되는 기판(301) 에 구리산화막(Cu2O) 또는 구리질화산화막(CuON)으로 구성된 광흡수패턴(303)을 형성하여, 공정 중에 사용하는 X-선 이온화장치(ionizer) 및 포토 공정 시에 사용하는 UV 광, 세정 공정시에 사용하는 EUV 광 등의 외부 광 특성에 의해 산화물 반도체가 반응하는 것을 사전에 차단함으로써 산화물 박막트랜지스터의 소자 특성의 영향을 최소화하여 안정적인 소자 특성을 확보할 수 있다.
상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 바람직한 실시 예의 예시로서 해석되어야 한다. 예를 들어, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면, 본 발명의 박막트랜지스터의 구성 요소는 다양화할 수 있을 것이고, 구조 또한 다양한 형태로 변형할 수 있을 것이다.
본 발명의 산화물 박막 트랜지스터는 액정표시장치나 유기발광표시장치뿐만 아니라 메모리소자 및 논리 소자 분야에도 적용될 수 있음을 알 수 있을 것이다. 때문에 본 발명의 범위는 설명된 실시 예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.
100: 산화물 박막트랜지스터 103a: 게이트전극
107: 게이트 절연막 109a: 액티브패턴
113a: 식각정지층패턴 117a: 소스전극 117b: 드레인전극 121: 패시베이션막
123a: 광흡수패턴

Claims (37)

  1. 기판상에 형성된 게이트전극;
    상기 게이트전극을 포함한 기판 전면에 형성된 게이트 절연막;
    상기 게이트전극 상측의 게이트 절연막 상에 형성되고 산화물 반도체로 구성된 액티브패턴;
    상기 액티브패턴 상에 형성된 식각정지층패턴;
    상기 액티브패턴 상에 형성되고, 서로 이격된 소스전극 및 드레인전극; 및
    상기 소스전극과 드레인전극 상부에 접하고 적어도 상기 액티브패턴의 채널영역과 오버랩되도록 배치된 광흡수패턴을 포함하는 산화물 박막트랜지스터.
  2. 제1항에 있어서, 상기 광흡수패턴은 1 nm 내지 700 nm 파장 대에서 0.1 내지 50%의 광 투과율을 갖는 재질로 형성되는 것을 특징으로 하는 산화물 박막트랜지스터.
  3. 제1항에 있어서, 상기 광흡수패턴은 수소(Hydrogen) 함량이 적고 광흡수율이 높은 물질인 Cu, Al, Zr, Zn, Cr, Ti, Hf, V, Ta, Mo, W, Mn, Fe, Co, Ni, Mg, Ca를 포함하는 산화물(oxide) 중에서 하나 또는 하나 이상의 원소를 포함하는 합금 산화막을 사용하거나, 상기 합금 산화막을 하나 이상의 층으로 적층하여 사용하는 것을 특징으로 하는 산화물 박막트랜지스터.
  4. 제1항에 있어서, 상기 광흡수패턴의 재질로는 구리산화막(Cu2O) 또는 구리질화산화막(CuON)을 사용하는 것을 특징으로 하는 산화물 박막트랜지스터.
  5. 제1항에 있어서, 상기 광흡수패턴은 상기 액티브패턴 상, 하부, 상기 소스전극과 드레인전극 상측 및 상기 게이트 전극 하부 중에서 적어도 어느 하나에 상기 액티브패턴과 오버랩되도록 배치되는 것을 특징으로 하는 산화물 박막트랜지스터.
  6. 삭제
  7. 삭제
  8. 제1항에 있어서, 상기 액티브패턴은 실리콘(Si) 계열의 반도체 막, IGZO 계열의 산화물 반도체막, 화합물 반도체, 카본 나노 튜브(Carbon nano tube), 그라핀 (graphene) 및 유기 반도체 중에서 선택하여 사용하는 것을 특징으로 하는 산화물 박막트랜지스터.
  9. 기판상에 게이트전극을 형성하는 단계;
    상기 게이트전극을 포함한 기판 전면에 게이트 절연막을 형성하는 단계;
    상기 게이트전극 상측의 게이트 절연막 상에 산화물 반도체로 구성된 액티브패턴을 형성하는 단계;
    상기 액티브패턴 상에 식각정지층패턴을 형성하는 단계;
    상기 액티브패턴 상에 서로 이격된 소스전극 및 드레인전극을 형성하는 단계; 및
    상기 소스전극과 드레인전극 상부에 접하고 적어도 상기 액티브패턴의 채널영역과 오버랩되는 광흡수패턴을 형성하는 단계를 포함하는 산화물 박막트랜지스터 제조방법.
  10. 제9항에 있어서, 상기 광흡수패턴은 1 nm 내지 700 nm 파장 대에서 0.1 내지 50%의 광 투과율을 갖는 재질로 형성하는 것을 특징으로 하는 산화물 박막트랜지스터 제조방법.
  11. 제9항에 있어서, 상기 광흡수패턴은 수소(Hydrogen) 함량이 적고 광흡수율이 높은 물질인 Cu, Al, Zr, Zn, Cr, Ti, Hf, V, Ta, Mo, W, Mn, Fe, Co, Ni, Mg, Ca를 포함하는 산화물(oxide) 중에서 하나 또는 하나 이상의 원소를 포함하는 합금 산화막을 사용하거나, 상기 합금 산화막을 하나 이상의 층으로 적층하여 사용하는 것을 특징으로 하는 산화물 박막트랜지스터 제조방법.
  12. 제9항에 있어서, 상기 광흡수패턴의 재질로는 구리산화막(Cu2O) 또는 구리질화산화막(CuON)을 사용하는 것을 특징으로 하는 산화물 박막트랜지스터 제조방법.
  13. 제9항에 있어서, 상기 광흡수패턴은 상기 액티브패턴의 상, 하부, 상기 소스전극과 드레인전극 상측 및 상기 게이트 전극 하부 중에서 적어도 어느 하나에 상기 액티브패턴과 오버랩되도록 배치되는 것을 특징으로 하는 산화물 박막트랜지스터 제조방법.
  14. 삭제
  15. 삭제
  16. 제9항에 있어서, 상기 액티브패턴은 실리콘(Si) 계열의 반도체 막, IGZO 계열의 산화물 반도체막, 화합물 반도체, 카본 나노 튜브(Carbon nano tube), 그라핀 (graphene) 및 유기 반도체 중에서 선택하여 사용하는 것을 특징으로 하는 산화물 박막트랜지스터 제조방법.
  17. 비표시영역과 표시영역이 정의된 기판;
    상기 기판의 비표시영역에 형성된 게이트전극;
    상기 게이트전극을 포함한 기판 전면에 형성된 게이트 절연막;
    상기 게이트전극 상측의 게이트 절연막 상에 형성되고, 산화물 반도체로 구성된 액티브패턴;
    상기 액티브패턴 상에 형성된 식각정지층패턴;
    상기 액티브패턴 상에 형성되고, 서로 이격된 소스전극 및 드레인전극;
    상기 소스전극과 드레인전극 상부에 접하고 적어도 상기 액티브패턴의 채널영역과 오버랩되도록 배치된 광흡수패턴; 및
    상기 기판의 표시영역상에 형성되고, 상기 소스전극 및 드레인전극과 연결되는 화소전극을 포함하는 산화물 박막트랜지스터를 구비한 표시장치용 어레이기판.
  18. 제17항에 있어서, 상기 광흡수패턴은 1 nm 내지 700 nm 파장 대에서 0.1 내지 50%의 광 투과율을 갖는 재질로 형성되는 것을 특징으로 하는 산화물 박막트랜지스터를 구비한 표시장치용 어레이기판.
  19. 제17항에 있어서, 상기 광흡수패턴은 수소(Hydrogen) 함량이 적고 광흡수율이 높은 물질인 Cu, Al, Zr, Zn, Cr, Ti, Hf, V, Ta, Mo, W, Mn, Fe, Co, Ni, Mg, Ca를 포함하는 산화물(oxide) 중에서 하나 또는 하나 이상의 원소를 포함하는 합금 산화막을 사용하거나, 상기 합금 산화막을 하나 이상의 층으로 적층하여 사용하는 것을 특징으로 하는 산화물 박막트랜지스터를 구비한 표시장치용 어레이기판.
  20. 제17항에 있어서, 상기 광흡수패턴의 재질로는 구리산화막(Cu2O) 또는 구리질화산화막(CuON)을 사용하는 것을 특징으로 하는 산화물 박막트랜지스터를 구비한 표시장치용 어레이기판.
  21. 제17항에 있어서, 상기 광흡수패턴은 상기 액티브패턴 상, 하부, 상기 소스전극과 드레인전극 상측 및 상기 게이트 전극 하부 중에서 적어도 어느 하나에 상기 액티브패턴과 오버랩되도록 배치되는 것을 특징으로 하는 산화물 박막트랜지스터를 구비한 표시장치용 어레이기판.
  22. 삭제
  23. 삭제
  24. 제17항에 있어서, 상기 액티브패턴은 실리콘(Si) 계열의 반도체 막, IGZO 계열의 산화물 반도체막, 화합물 반도체, 카본 나노 튜브(Carbon nano tube), 그라핀 (graphene) 및 유기 반도체 중에서 선택하여 사용하는 것을 특징으로 하는 산화물 박막트랜지스터를 구비한 표시장치용 어레이기판.
  25. 비표시영역과 표시영역이 정의된 기판을 제공하는 단계;
    상기 표시영역의 기판상에 게이트전극을 형성하는 단계;
    상기 게이트전극을 포함한 기판 전면에 게이트 절연막을 형성하는 단계;
    상기 게이트전극 상측의 게이트 절연막 상에 산화물 반도체로 구성된 액티브패턴을 형성하는 단계;
    상기 액티브패턴 상에 식각정지층패턴을 형성하는 단계;
    상기 액티브패턴 상에 서로 이격된 소스전극 및 드레인전극을 형성하는 단계;
    상기 소스전극과 드레인전극 상부에 접하고 적어도 상기 액티브패턴의 채널영역과 오버랩되는 광흡수패턴을 형성하는 단계; 및
    상기 기판의 표시영역 상에 상기 소스전극 및 드레인전극과 연결되는 화소전극을 형성하는 단계를 포함하는 산화물 박막트랜지스터를 구비한 표시장치용 어레이기판 제조방법.
  26. 제25항에 있어서, 상기 광흡수패턴은 1 nm 내지 700 nm 파장 대에서 0.1 내지 50%의 광 투과율을 갖는 재질로 형성하는 것을 특징으로 하는 산화물 박막트랜지스터를 구비한 표시장치용 어레이기판 제조방법.
  27. 제25항에 있어서, 상기 광흡수패턴은 수소(Hydrogen) 함량이 적고 광흡수율이 높은 물질인 Cu, Al, Zr, Zn, Cr, Ti, Hf, V, Ta, Mo, W, Mn, Fe, Co, Ni, Mg, Ca를 포함하는 산화물(oxide) 중에서 하나 또는 하나 이상의 원소를 포함하는 합금 산화막을 사용하거나, 상기 합금 산화막을 하나 이상의 층으로 적층하여 사용하는 것을 특징으로 하는 산화물 박막트랜지스터를 구비한 표시장치용 어레이기판 제조방법.
  28. 제25항에 있어서, 상기 광흡수패턴의 재질로는 구리산화막(Cu2O) 또는 구리질화산화막(CuON)을 사용하는 것을 특징으로 하는 산화물 박막트랜지스터를 구비한 표시장치용 어레이기판 제조방법.
  29. 제25항에 있어서, 상기 광흡수패턴은 상기 액티브패턴 상, 하부, 상기 소스전극과 드레인전극 상측 및 상기 게이트 전극 하부 중에서 적어도 어느 하나에 상기 액티브패턴과 오버랩되도록 배치되는 것을 특징으로 하는 산화물 박막트랜지스터를 구비한 표시장치용 어레이기판 제조방법.
  30. 삭제
  31. 삭제
  32. 제25항에 있어서, 상기 액티브패턴은 실리콘(Si) 계열의 반도체 막, IGZO 계열의 산화물 반도체막, 화합물 반도체, 카본 나노 튜브(Carbon nano tube), 그라핀 (graphene) 및 유기 반도체 중에서 선택하여 사용하는 것을 특징으로 하는 산화물 박막트랜지스터를 구비한 표시장치용 어레이기판 제조방법.
  33. 기판상에 형성된 광흡수패턴;
    상기 광흡수패턴 상에 형성되고 산화물 반도체로 구성된 액티브패턴;
    상기 액티브패턴 상에 형성된 게이트절연막;
    상기 게이트절연막 상에 형성된 게이트전극;
    상기 게이트전극 및 액티브패턴을 포함한 기판 전면에 형성되고, 상기 액티브패턴의 소스영역과 드레인영역을 노출시키는 층간절연막;
    상기 층간절연막 상에 형성되어 서로 이격되고, 상기 소스영역과 드레인영역과 전기적으로 연결된 소스전극 및 드레인전극을 포함하고,
    상기 광흡수패턴은 상기 액티브패턴 하면에 접하는 산화물 박막트랜지스터.
  34. 제33항에 있어서, 상기 광흡수패턴은 1 nm 내지 700 nm 파장 대에서 0.1 내지 50%의 광 투과율을 갖는 재질로 형성되는 것을 특징으로 하는 산화물 박막트랜지스터.
  35. 제33항에 있어서, 상기 광흡수패턴은 수소(Hydrogen) 함량이 적고 광흡수율이 높은 물질인 Cu, Al, Zr, Zn, Cr, Ti, Hf, V, Ta, Mo, W, Mn, Fe, Co, Ni, Mg, Ca를 포함하는 산화물(oxide) 중에서 하나 또는 하나 이상의 원소를 포함하는 합금 산화막을 사용하거나, 상기 합금 산화막을 하나 이상의 층으로 적층하여 사용하는 것을 특징으로 하는 산화물 박막트랜지스터.
  36. 제33항에 있어서, 상기 광흡수패턴의 재질로는 구리산화막(Cu2O) 또는 구리질화산화막(CuON)을 사용하는 것을 특징으로 하는 산화물 박막트랜지스터.
  37. 제33항에 있어서, 상기 광흡수패턴은 상기 액티브패턴 상, 하부, 상기 소스전극과 드레인전극 상측 및 상기 게이트 전극 하부 중에서 적어도 어느 하나에 상기 액티브패턴과 오버랩되도록 배치되는 것을 특징으로 하는 산화물 박막트랜지스터.
KR1020130065389A 2013-06-07 2013-06-07 산화물 박막 트랜지스터, 제조방법 및 이를 구비한 표시장치용 어레이기판 및 제조방법 KR102070762B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130065389A KR102070762B1 (ko) 2013-06-07 2013-06-07 산화물 박막 트랜지스터, 제조방법 및 이를 구비한 표시장치용 어레이기판 및 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130065389A KR102070762B1 (ko) 2013-06-07 2013-06-07 산화물 박막 트랜지스터, 제조방법 및 이를 구비한 표시장치용 어레이기판 및 제조방법

Publications (2)

Publication Number Publication Date
KR20140143615A KR20140143615A (ko) 2014-12-17
KR102070762B1 true KR102070762B1 (ko) 2020-01-29

Family

ID=52674321

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130065389A KR102070762B1 (ko) 2013-06-07 2013-06-07 산화물 박막 트랜지스터, 제조방법 및 이를 구비한 표시장치용 어레이기판 및 제조방법

Country Status (1)

Country Link
KR (1) KR102070762B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11942482B2 (en) 2020-12-01 2024-03-26 Samsung Display Co., Ltd. Display device and manufacturing method thereof

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102592564B1 (ko) * 2016-06-13 2023-10-23 삼성디스플레이 주식회사 트랜지스터 표시판
CN111969067A (zh) * 2020-07-21 2020-11-20 河南大学 一种氧化铟薄膜晶体管及其制备方法
CN115347006B (zh) * 2022-10-19 2023-01-03 广州华星光电半导体显示技术有限公司 阵列基板及其制作方法、显示面板

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080050080A (ko) * 2006-12-01 2008-06-05 엘지디스플레이 주식회사 액정표시소자의 박막트랜지스터 및 그 제조방법
KR101691560B1 (ko) * 2009-11-24 2017-01-10 삼성디스플레이 주식회사 표시기판 및 이의 제조방법
KR101741732B1 (ko) * 2010-05-07 2017-05-31 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101330376B1 (ko) * 2011-08-30 2013-11-15 엘지디스플레이 주식회사 산화물 박막 트랜지스터 제조방법 및 이를 이용한 유기발광표시장치 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11942482B2 (en) 2020-12-01 2024-03-26 Samsung Display Co., Ltd. Display device and manufacturing method thereof

Also Published As

Publication number Publication date
KR20140143615A (ko) 2014-12-17

Similar Documents

Publication Publication Date Title
KR102068089B1 (ko) 산화물 반도체 박막 트랜지스터, 제조방법 및 이를 구비한 표시장치용 어레이 기판 및 제조방법
KR102023924B1 (ko) 산화물 박막 트랜지스터를 구비한 표시장치용 어레이기판 그리고 그 제조방법
US9236495B2 (en) Oxide thin film transistor, method for fabricating TFT, display device having TFT, and method for fabricating the same
JP6262276B2 (ja) 酸化物薄膜トランジスタ及びその製造方法
US10069109B2 (en) Organic light emitting device and method of fabricating the same
US8822995B2 (en) Display substrate and method of manufacturing the same
KR102148478B1 (ko) 산화물 반도체를 적용한 박막 트랜지스터 어레이 기판 및 그 제조방법
KR101675114B1 (ko) 박막 트랜지스터 및 그 제조방법
WO2015058581A1 (zh) 薄膜晶体管及其制备方法、阵列基板、显示器
JP2011071476A (ja) 薄膜トランジスタ、薄膜トランジスタを用いた表示装置及び薄膜トランジスタの製造方法
JP2019197922A (ja) 半導体装置
KR102070762B1 (ko) 산화물 박막 트랜지스터, 제조방법 및 이를 구비한 표시장치용 어레이기판 및 제조방법
TW201218367A (en) Transistor structure, manufacturing method of transistor structure, and light emitting apparatus
US20090091254A1 (en) Organic electroluminescence device and method for manufacturing the same
KR101375846B1 (ko) 박막트랜지스터 및 그 제조방법
KR102142483B1 (ko) 표시장치용 박막 트랜지스터 어레이 기판 제조방법 및 박막 트랜지스터 어레이 기판
KR101985399B1 (ko) 표시장치용 산화물 박막 트랜지스터 및 그 제조방법
KR102148486B1 (ko) 표시장치용 박막 트랜지스터 어레이 기판 및 그 제조방법
KR102135932B1 (ko) 표시장치용 박막 트랜지스터 어레이 기판 및 그 제조방법
KR20140042575A (ko) 산화물 박막 트랜지스터, 제조방법 및 이를 구비한 어레이기판 및 제조방법
KR102167136B1 (ko) 박막 트랜지스터 어레이 기판을 구비한 표시장치 및 그 제조방법
KR102132412B1 (ko) 표시장치용 박막 트랜지스터 어레이 기판 및 그 제조방법
KR102009017B1 (ko) 표시장치용 산화물 박막 트랜지스터 및 그 제조방법
KR101987041B1 (ko) 표시장치용 산화물 박막 트랜지스터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant