CN115347006B - 阵列基板及其制作方法、显示面板 - Google Patents

阵列基板及其制作方法、显示面板 Download PDF

Info

Publication number
CN115347006B
CN115347006B CN202211276765.9A CN202211276765A CN115347006B CN 115347006 B CN115347006 B CN 115347006B CN 202211276765 A CN202211276765 A CN 202211276765A CN 115347006 B CN115347006 B CN 115347006B
Authority
CN
China
Prior art keywords
layer
metal oxide
etching barrier
interlayer insulating
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211276765.9A
Other languages
English (en)
Other versions
CN115347006A (zh
Inventor
余明爵
江志雄
李兰兰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangzhou China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Guangzhou China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangzhou China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Guangzhou China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202211276765.9A priority Critical patent/CN115347006B/zh
Publication of CN115347006A publication Critical patent/CN115347006A/zh
Application granted granted Critical
Publication of CN115347006B publication Critical patent/CN115347006B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明实施例公开了一种阵列基板及其制作方法、显示面板；该阵列基板包括金属遮光层、缓冲层、有源层、层间绝缘层及源漏极层，层间绝缘层上开设有多个第一过孔，阵列基板还包括贯穿层间绝缘层和缓冲层的多个第二过孔，有源层包括金属氧化物主体层及位于金属氧化物主体层远离衬底的表面的刻蚀阻挡层，刻蚀阻挡层包括与第一过孔对应的第一蚀刻阻挡部，源漏极层通过第一蚀刻阻挡部与金属氧化物主体层电连接；在利用一全透开口光罩形成层间绝缘层过孔与缓冲层过孔时，通过在有源层上设置刻蚀阻挡层的第一蚀刻阻挡部对有源层进行保护，减少了对有源层的刻蚀作用，通过第二过孔继续刻蚀缓冲层，一次性形成两类过孔，保护了有源层，降低了光罩成本。

Description

阵列基板及其制作方法、显示面板
技术领域
本发明涉及显示领域，具体涉及一种阵列基板及其制作方法、显示面板。
背景技术
在传统的显示面板中，阵列基板的金属遮光层与源漏极层之间设有缓冲层和层间绝缘层，有源层与源漏极层之间设有层间绝缘层，源漏极层分别与有源层及金属遮光层电连接，源漏极层电连接有源层及金属遮光层所需的两类过孔的深度不同。
若同时形成这两类过孔，需要采用半色调光罩。相较于普通的全透开口光罩，半色调光罩的成本较高。因此，传统的显示面板的阵列基板的制作成本居高不下。
因此，亟需一种阵列基板及其制作方法、显示面板，以解决上述技术问题。
发明内容
本发明提供一种阵列基板及其制作方法、显示面板，可以缓解目前在同时形成层间绝缘层过孔与缓冲层过孔时，采用半色调光罩的成本高的技术问题。
本发明提供一种阵列基板，包括：
衬底；
金属遮光层，位于所述衬底的表面；
缓冲层，位于所述金属遮光层远离所述衬底的表面；
有源层，位于所述缓冲层远离所述衬底的表面；
层间绝缘层，位于所述有源层远离所述衬底的表面，所述层间绝缘层上开设有多个第一过孔；
源漏极层，位于所述层间绝缘层远离所述衬底的表面，所述源漏极层通过所述第一过孔与所述有源层电连接；
其中，所述阵列基板还包括贯穿所述层间绝缘层和所述缓冲层的多个第二过孔，所述源漏极层通过所述第二过孔与所述金属遮光层电连接，所述有源层包括金属氧化物主体层及位于所述金属氧化物主体层远离所述衬底的表面的刻蚀阻挡层，所述刻蚀阻挡层包括与所述第一过孔对应的第一蚀刻阻挡部，所述源漏极层通过所述第一蚀刻阻挡部与所述金属氧化物主体层电连接。
优选的，所述刻蚀阻挡层包括掺杂锆元素的金属氧化物半导体材料，所述刻蚀阻挡层中的所述锆元素的存在形式包括微结晶的氧化锆。
优选的，所述金属氧化物主体层至少包括两层金属氧化物材料层，相邻两层所述金属氧化物材料层的金属氧化物材料不同。
优选的，所述刻蚀阻挡层还包括位于对应两个所述第一蚀刻阻挡部之间的第二蚀刻阻挡部。
优选的，所述第一蚀刻阻挡部中的所述锆元素的含量大于所述第二蚀刻阻挡部中的所述锆元素的含量。
优选的，所述金属氧化物主体层的材料与所述刻蚀阻挡层的材料相同。
优选的，所述刻蚀阻挡层中的所述锆元素的含量大于或等于所述金属氧化物主体层中的所述锆元素的含量。
优选的，所述刻蚀阻挡层中的所述锆元素的质量与所述刻蚀阻挡层中所有金属元素的质量的比值为0.1%至20%。
本发明还提供了一种阵列基板的制作方法，包括：
提供一衬底；
在所述衬底上形成金属遮光层；
在所述金属遮光层上形成缓冲层；
在所述缓冲层上形成包括金属氧化物主体层及位于所述金属氧化物主体层远离所述衬底的表面的刻蚀阻挡层的有源层，其中，所述刻蚀阻挡层包括位于所述金属氧化物主体层的表面上的两个第一蚀刻阻挡部；
在所述有源层上形成层间绝缘层；
对所述层间绝缘层及所述缓冲层进行图案化，以形成贯穿所述层间绝缘层的多个第一过孔及贯穿所述层间绝缘层和所述缓冲层的多个第二过孔；
在所述层间绝缘层上形成源漏极层，所述源漏极层通过所述第一过孔与所述第一蚀刻阻挡部电连接，所述源漏极层通过所述第二过孔与所述金属遮光层电连接。
优选的，所述对所述层间绝缘层及所述缓冲层进行图案化，以形成贯穿所述层间绝缘层的多个第一过孔及贯穿所述层间绝缘层和所述缓冲层的多个第二过孔的步骤包括：利用第一光罩，对所述层间绝缘层及所述缓冲层进行图案化，以形成贯穿所述层间绝缘层的多个第一过孔及贯穿所述层间绝缘层和所述缓冲层的多个第二过孔；其中，所述第一光罩包括多个第一开口及多个第二开口，一所述第一开口对应一所述第一过孔，一所述第二开口对应一所述第二过孔，所述第一开口及所述第二开口为全透光开口。
优选的，所述在所述缓冲层上形成包括金属氧化物主体层及位于所述金属氧化物主体层远离所述衬底的表面的刻蚀阻挡层的有源层的步骤包括：在所述缓冲层上形成包括金属氧化物主体层及位于所述金属氧化物主体层远离所述衬底的表面的刻蚀阻挡层，所述刻蚀阻挡层包括掺杂锆元素的金属氧化物半导体材料，所述刻蚀阻挡层包括位于所述金属氧化物主体层的表面上的两个第一蚀刻阻挡部；在空气中以150℃至220℃的温度，对所述有源层进行至少30分钟的退火处理，以使所述刻蚀阻挡层中的至少部分所述锆元素的存在形式变为微结晶的氧化锆。
本发明还提供了一种显示面板，包括任一上述的阵列基板。
本发明有益效果：由于有源层对应连接源漏极层的第一过孔处设置刻蚀阻挡层的第一蚀刻阻挡部，在利用一普通的全透开口光罩形成层间绝缘层过孔与缓冲层过孔时，通过刻蚀阻挡层的第一蚀刻阻挡部对有源层进行保护，从而减少了对有源层的刻蚀作用，同时通过对应金属遮光层的第二过孔继续刻蚀缓冲层，以使金属遮光层裸露，一次性形成两类过孔，保护了有源层，保证了有源层的电气稳定性，节省了制程步骤，降低了光罩成本。
附图说明
图1是本发明实施例提供的阵列基板的结构示意图；
图2是图1的区域A的第一种结构的放大示意图；
图3是图1的区域A的第二种结构的放大示意图；
图4是图1的区域A的第三种结构的放大示意图；
图5是图1的区域A的第四种结构的放大示意图；
图6是图1的区域A的第五种结构的放大示意图；
图7是图1的区域A的第六种结构的放大示意图；
图8是图1的区域A的第七种结构的放大示意图；
图9是本发明实施例提供的阵列基板的制作方法的步骤流程图；
图10A至图10C是本发明实施例提供的阵列基板的制作方法的流程示意图；
图11是本发明实施例提供的显示面板的结构示意图；
图12是本发明实施例提供的显示装置的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。此外，应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。在本发明中，在未作相反说明的情况下，使用的方位词如“上”和“下”通常是指装置实际使用或工作状态下的上和下，具体为附图中的图面方向；而“内”和“外”则是针对装置的轮廓而言的。
在传统的显示面板中，阵列基板的金属遮光层与源漏极层之间设有缓冲层和层间绝缘层，有源层与源漏极层之间设有层间绝缘层，源漏极层分别与有源层及金属遮光层电连接，源漏极层电连接有源层及金属遮光层所需的两类过孔的深度不同，若同时形成这两类过孔，目前需要采用半色调光罩，相较于普通的全透开口光罩，半色调光罩的成本较高。因此，传统的显示面板的阵列基板的制作成本居高不下。
请参阅图1至图8，本发明实施例提供一种阵列基板100，包括：
衬底200；
金属遮光层300，位于所述衬底200的表面；
缓冲层400，位于所述金属遮光层300远离所述衬底200的表面；
有源层500，位于所述缓冲层400远离所述衬底200的表面；
层间绝缘层600，位于所述有源层500远离所述衬底200的表面，所述层间绝缘层600上开设有多个第一过孔601；
源漏极层700，位于所述层间绝缘层600远离所述衬底200的表面，所述源漏极层700通过所述第一过孔601与所述有源层500电连接；
其中，所述阵列基板100还包括贯穿所述层间绝缘层600和所述缓冲层400的多个第二过孔602，所述源漏极层700通过所述第二过孔602与所述金属遮光层300电连接，所述有源层500包括金属氧化物主体层510及位于所述金属氧化物主体层510远离所述衬底200的表面的刻蚀阻挡层520，所述刻蚀阻挡层520包括与所述第一过孔601对应的第一蚀刻阻挡部521，所述源漏极层700通过所述第一蚀刻阻挡部521与所述金属氧化物主体层510电连接。
本发明在有源层对应连接源漏极层的第一过孔处设置刻蚀阻挡层的第一蚀刻阻挡部，在利用一普通的全透开口光罩刻蚀层间绝缘层和缓冲层以形成层间绝缘层过孔与缓冲层过孔时，通过刻蚀阻挡层的第一蚀刻阻挡部对有源层进行保护，从而减少了对有源层的刻蚀作用，同时通过对应金属遮光层的第二过孔继续刻蚀缓冲层，以使金属遮光层裸露，一次性形成两类过孔，保护了有源层，保证了有源层的电气稳定性，节省了制程步骤，降低了光罩成本。
现结合具体实施例对本发明的技术方案进行描述。
在一些实施例中，所述刻蚀阻挡层520包括掺杂锆元素的金属氧化物半导体材料，所述刻蚀阻挡层520中的所述锆元素的存在形式包括微结晶的氧化锆。
将锆元素掺杂在金属氧化物半导体材料中，经过退火后，会形成微结晶的氧化锆，在所述层间绝缘层600进行开孔时，微结晶的氧化锆可以降低刻蚀的速率，从而减少对有源层500的刻蚀作用，所述第一开孔在所述刻蚀阻挡层520处截止，所述第二开孔继续进行刻蚀，直至所述金属遮光层300为止，一次性形成两类过孔，保护了有源层500，保证了有源层500的电气稳定性，节省了制程步骤，降低了光罩成本。
在一些实施例中，请参阅图3，所述金属氧化物主体层510包括一层金属氧化物材料层511。
在一些实施例中，所述金属氧化物主体及所述刻蚀阻挡层520中的所述金属氧化物半导体材料可以为以下任一种：IGZO、IGTO、IGO、IZO。在此只做举例，不做具体限定。
在一些实施例中，所述金属氧化物主体层510至少包括两层金属氧化物材料层511，相邻两层所述金属氧化物材料层511的金属氧化物材料不同。
可以根据金属氧化物材料层511不同的金属氧化物材料，进行多种复合的载流子迁移率膜层，以适应不同要求的产品需求，如在所述缓冲层400至所述层间绝缘层600的方向上，所述金属氧化物材料层511中的载流子迁移率逐渐增大，或者在所述缓冲层400至所述层间绝缘层600的方向上，所述金属氧化物材料层511中的载流子迁移率逐渐减小，以适应不同阵列基板100的性能要求，提高产品竞争力。
在一些实施例中，请参阅图3，所述刻蚀阻挡层520覆盖全部所述金属氧化物主体层510。
在一些实施例中，请参阅图4，所述刻蚀阻挡层520还包括位于对应两个所述第一蚀刻阻挡部521之间的第二蚀刻阻挡部522。
所述有源层500包括位于所述有源层500两侧的导体区501及位于两个所述导体区501之间的沟道区502，所述第一蚀刻阻挡部521对应所述导体区501，所述第二蚀刻阻挡部522对应所述沟道区502。在所述有源层500进行导体化时，一般用等离子体进对需要导体化的所述导体区501进行轰击，从而在所述第一蚀刻阻挡部521处形成氧空穴，氧空穴会有扩散效应，而所述微结晶的氧化锆受到离子轰击，损伤程度较小，可减少氧空穴的扩散，从而对导体化的部分进行更为精准的控制，例如设计沟道的长度为4微米，氧空穴的扩散误差会更小，从而获得更加精准的短沟道。
在一些实施例中，请参阅图6，所述有源层500包括对应所述导体区501的导体段5011和对应所述沟道区502的沟道段5021，利用本申请的技术方案，所述沟道段5021的长度为2微米至4微米，优选的为2微米至3微米，短沟道段5021可以使一个薄膜晶体管的占位更小，从而设置更密集的像素，提高显示像素密度。
在一些实施例中，请参阅图5，所述第一蚀刻阻挡部521中的所述锆元素的含量大于所述第二蚀刻阻挡部522中的所述锆元素的含量。
所述锆元素的含量越多，微结晶的氧化锆的含量越多，从而提高所述第一蚀刻阻挡部521的耐刻蚀性能，更好地保护所述有源层500。
在一些实施例中，所述第一蚀刻阻挡部521中的所述锆元素的含量小于所述第二蚀刻阻挡部522中的所述锆元素的含量。
所述锆元素的含量越多，微结晶的氧化锆的含量越多，从而提高所述第二段对于离子轰击的抵抗力，损伤程度更小，更有利于减少氧空穴的扩散，从而对导体化的部分进行更为精准的控制，从而获得更加精准的短沟道。
在一些实施例中，请参阅图7，所述金属氧化物主体层510的材料与所述刻蚀阻挡层520的材料相同。
所述金属氧化物主体层510的材料与所述刻蚀阻挡层520的材料相同，可以进一步降低所述金属氧化物主体层510的氧空穴的扩散作用，从而对导体化的部分进行更为精准的控制，从而获得更加精准的短沟道。
在一些实施例中，所述金属氧化物主体层510与所述刻蚀阻挡层520可以一同沉积形成为所述有源层。
在一些实施例中，请参阅图7，所述刻蚀阻挡层520中的所述锆元素的含量大于或等于所述金属氧化物主体层510中的所述锆元素的含量。
所述金属氧化物主体层510中的所述锆元素的含量不宜过大，过大会导致金属氧化物主体层510电阻率会增大，影响所述有源层500的半导体特性。
在一些实施例中，所述刻蚀阻挡层520中的所述锆元素的质量与所述刻蚀阻挡层520中所有金属元素的质量的比值为0.1%至20%。
所述刻蚀阻挡层520中的所述锆元素的质量与所述刻蚀阻挡层520中所有金属元素的质量的比值不宜过高，过高会导致所述有源层500的半导体属性下降，电阻率增大，影响所述有源层500的电气性能。
在一些实施例中，请参阅图8，所述金属氧化物主体层510包括与所述第一蚀刻阻挡部521对应的第一部分523及与所述第二蚀刻阻挡部522对应的第二部分524。
在一些实施例中，请参阅图6、图8，所述导体段5011包括所述第一蚀刻阻挡部521及所述第一部分523，所述沟道段5021包括所述第二蚀刻阻挡部522及所述第二部分524。
在一些实施例中，所述第一蚀刻阻挡部521中的氧空穴含量大于所述第二蚀刻阻挡部522中的氧空穴含量，所述第一部分523中的所述氧空穴含量大于所述第二部分524中的所述氧空穴含量。
在一些实施例中，请参阅图2，所述阵列基板100还包括位于所述有源层500远离所述衬底200的表面的栅绝缘层810及位于所述栅绝缘层810远离所述有源层500的表面的栅极层820，所述栅绝缘层810和所述栅极层820位于所述有源层500与所述层间绝缘层600之间。
在一些实施例中，所述源漏极层700包括源极和漏极，所述源极通过所述第二过孔602与所述金属遮光层300电连接。
所述金属遮光层300包括多个遮光单元，所述有源层500在所述金属遮光层300上的正投影位于所述遮光单元内。通过所述源极与所述金属遮光层300的电连接，可以提高所述阵列基板100的电稳定性。
在一些实施例中，请参阅图1、图2，所述阵列基板100还包括位于所述源漏极层700远离所述有源层500的表面的钝化层830及位于所述钝化层830远离所述源漏极层700的表面的像素电极层840。
所述钝化层830包括多个第三过孔831，所述像素电极层840通过所述第三过孔831与所述源漏极层700的所述漏极电连接。若所述阵列基板100为液晶显示面板10的一部分，所述像素电极层840可以为像素电极；若所述阵列基板100为自发光式显示面板10的一部分，所述像素电极层840可以为阳极。
在一些实施例中，所述金属遮光层300包括多条电线，多条所述电线可以为所述源漏极层700的源漏极走线。
在一些实施例中，所述刻蚀阻挡层520包括掺杂锆元素的金属氧化物半导体材料，所述刻蚀阻挡层520中的所述锆元素的存在形式包括微结晶的氧化锡。微结晶的氧化锡同样可以对刻蚀有阻挡作用，受到离子轰击时损伤程度较小，可减少氧空穴的扩散，从而对导体化的部分进行更为精准的控制，从而获得更加精准的短沟道。
在一些实施例中，所述刻蚀阻挡层520的厚度为100埃米至500埃米。所述刻蚀阻挡层520的厚度不宜过厚，过厚电阻率会增大，影响所述有源层500的半导体特性。
本发明在有源层对应连接源漏极层的第一过孔处设置刻蚀阻挡层的第一蚀刻阻挡部，在利用一普通的全透开口光罩刻蚀层间绝缘层和缓冲层以形成层间绝缘层过孔与缓冲层过孔时，通过刻蚀阻挡层的第一蚀刻阻挡部对有源层进行保护，从而减少对有源层的刻蚀作用，同时通过对应金属遮光层的第二过孔继续刻蚀缓冲层，以使金属遮光层裸露，一次性形成两类过孔，保护了有源层，保证了有源层的电气稳定性，节省了制程步骤，降低了光罩成本。
请参阅图9，本发明实施例还提供一种阵列基板100的制作方法，包括：
S100、提供一衬底200；
S200、在所述衬底200上形成金属遮光层300；
S300、在所述金属遮光层300上形成缓冲层400；
S400、在所述缓冲层400上形成包括金属氧化物主体层510及位于所述金属氧化物主体层510远离所述衬底200的表面的刻蚀阻挡层520的有源层500，所述刻蚀阻挡层520包括位于所述金属氧化物主体层510的表面上的两个第一蚀刻阻挡部521；
S500、在所述有源层500上形成层间绝缘层600；
S600、对所述层间绝缘层600及所述缓冲层400进行图案化，以形成贯穿所述层间绝缘层600的多个第一过孔601及贯穿所述层间绝缘层600和所述缓冲层400的多个第二过孔602；
S700、在所述层间绝缘层600上形成源漏极层700，所述源漏极层700通过所述第一过孔601与所述第一蚀刻阻挡部521电连接，所述源漏极层700通过所述第二过孔602与所述金属遮光层300电连接。
本发明在有源层对应连接源漏极层的第一过孔处设置刻蚀阻挡层的第一蚀刻阻挡部，在利用一普通的全透开口光罩刻蚀层间绝缘层和缓冲层以形成层间绝缘层过孔与缓冲层过孔时，通过刻蚀阻挡层的第一蚀刻阻挡部对有源层进行保护，从而减少对有源层的刻蚀作用，同时通过对应金属遮光层的第二过孔继续刻蚀缓冲层，以使金属遮光层裸露，一次性形成两类过孔，保护了有源层，保证了有源层的电气稳定性，节省了制程步骤，降低了光罩成本。
现结合具体实施例对本发明的技术方案进行描述。
本实施例中，所述阵列基板100的制作方法包括：
S100、提供一衬底200，请参阅图10A。
在一些实施例中，所述衬底200可以为玻璃衬底200或者柔性衬底200，柔性衬底200可以为聚酰亚胺材料。
S200、在所述衬底200上形成金属遮光层300，请参阅图10A。
在一些实施例中，所述金属遮光层300包括多个遮光单元。所述有源层500在所述金属遮光层300上的正投影位于所述遮光单元内。通过所述源极与所述金属遮光层300的电连接，可以提高所述阵列基板100的电稳定性。
在一些实施例中，所述金属遮光层300包括多条电线，多条所述电线可以为所述源漏极层700的源漏极走线。
S300、在所述金属遮光层300上形成缓冲层400，请参阅图10A。
在一些实施例中，所述缓冲层400的材料可以为硅氧化合物或/和氮硅化合物。
在一些实施例中，所述缓冲层400为整层设置。
S400、在所述缓冲层400上形成包括金属氧化物主体层510及位于所述金属氧化物主体层510远离所述衬底200的表面的刻蚀阻挡层520的有源层500，所述刻蚀阻挡层520包括位于所述金属氧化物主体层510的表面上的两个第一蚀刻阻挡部521，请参阅图10B。
通过在有源层500对应连接源漏极层700的第一过孔601处设置刻蚀阻挡层520的第一蚀刻阻挡部521，在利用一普通的全透开口光罩刻蚀层间绝缘层600和缓冲层400以形成层间绝缘层600过孔与缓冲层400过孔时，通过刻蚀阻挡层520的第一蚀刻阻挡部521对有源层500进行保护，从而减少对有源层500的刻蚀，同时通过与金属遮光层300对应的第二过孔602继续刻蚀缓冲层400，以使金属遮光层300裸露，一次性形成两类过孔，保护了有源层500，保证了有源层500的电气稳定性，节省了制程步骤，降低了光罩成本。
在一些实施例中，步骤S400包括：
S410、在所述缓冲层400上形成包括金属氧化物主体层510及位于所述金属氧化物主体层510远离所述衬底200的表面的刻蚀阻挡层520，所述刻蚀阻挡层520包括掺杂锆元素的金属氧化物半导体材料，所述刻蚀阻挡层520包括位于所述金属氧化物主体层510的表面上的两个第一蚀刻阻挡部521。
S420、在空气中以150℃至220℃的温度，对所述有源层500进行至少30分钟的退火处理，以使所述刻蚀阻挡层520中的至少部分所述锆元素的存在形式变为微结晶的氧化锆。
S430、对所述有源层500进行导体化，以形成位于所述有源层500两侧的导体区501及位于两个所述导体区501之间的沟道区502，请参阅图6。
在一些实施例中，所述有源层500包括位于所述有源层500两侧的导体区501及位于两个所述导体区501之间的沟道区502，所述第一蚀刻阻挡部521对应所述导体区501，所述第二蚀刻阻挡部522对应所述沟道区502。在所述有源层500进行导体化时，一般用等离子体进对需要导体化的所述导体区501进行轰击，从而在所述第一蚀刻阻挡部521处形成氧空穴，氧空穴会有扩散效应，而所述微结晶的氧化锆受到离子轰击，损伤程度较小，可减少氧空穴的扩散，从而对导体化的部分进行更为精准的控制，例如设计沟道的长度为4微米，氧空穴的扩散误差会更小，从而获得更加精准的短沟道。
在一些实施例中，所述刻蚀阻挡层520还包括位于对应两个所述第一蚀刻阻挡部521之间的第二蚀刻阻挡部522。
在一些实施例中，请参阅图4，所述第一蚀刻阻挡部521中的所述锆元素的含量大于所述第二蚀刻阻挡部522中的所述锆元素的含量。
在一些实施例中，请参阅图5，所述第一蚀刻阻挡部521中的所述锆元素的含量小于所述第二蚀刻阻挡部522中的所述锆元素的含量。
在一些实施例中，请参阅图7，所述金属氧化物主体层510的材料与所述刻蚀阻挡层520的材料相同。
在一些实施例中，请参阅图7，所述刻蚀阻挡层520中的所述锆元素的含量大于或等于所述金属氧化物主体层510中的所述锆元素的含量。
在一些实施例中，所述刻蚀阻挡层520中的所述锆元素的质量与所述刻蚀阻挡层520中所有金属元素的质量的比值为0.1%至20%。
在一些实施例中，请参阅图8，所述金属氧化物主体层510包括与所述第一蚀刻阻挡部521对应的第一部分523及与所述第二蚀刻阻挡部522对应的第二部分524。
在一些实施例中，请参阅图6、图8，所述导体段5011包括所述第一蚀刻阻挡部521及所述第一部分523，所述沟道段5021包括所述第二蚀刻阻挡部522及所述第二部分524。
在一些实施例中，所述第一蚀刻阻挡部521中的氧空穴含量大于所述第二蚀刻阻挡部522中的氧空穴含量，所述第一部分523中的所述氧空穴含量大于所述第二部分524中的所述氧空穴含量。
在一些实施例中，请参阅图3，所述金属氧化物主体层510包括一层金属氧化物材料层511。
在一些实施例中，所述金属氧化物主体及所述刻蚀阻挡层520中的所述金属氧化物半导体材料可以为以下任一种：IGZO、IGTO、IGO、IZO。在此只做举例，不做具体限定。
在一些实施例中，所述金属氧化物主体层510至少包括两层金属氧化物材料层511，相邻两层所述金属氧化物材料层511的金属氧化物材料不同。
在一些实施例中，步骤S400之后还包括：
S401、在所述有源层500上形成栅绝缘层810，请参阅图2。
S402、在所述栅绝缘层810上形成栅极层820，请参阅图2。
S500、在所述有源层500上形成层间绝缘层600，请参阅图10C。
在一些实施例中，所述层间绝缘层600的材料可以为硅氧化合物或/和氮硅化合物。
在一些实施例中，所述层间绝缘层600为整层设置，请参阅图10C。
S600、对所述层间绝缘层600及所述缓冲层400进行图案化，以形成贯穿所述层间绝缘层600的多个第一过孔601及贯穿所述层间绝缘层600和所述缓冲层400的多个第二过孔602，请参阅图10C。
在一些实施例中，步骤S600包括：
S610、利用第一光罩900，对所述层间绝缘层600及所述缓冲层400进行图案化，以形成贯穿所述层间绝缘层600的多个第一过孔601及贯穿所述层间绝缘层600和所述缓冲层400的多个第二过孔602，请参阅图10C。
S620、其中，所述第一光罩900包括多个第一开口910及多个第二开口920，一所述第一开口910对应一所述第一过孔601，一所述第二开口920对应一所述第二过孔602，所述第一开口910及所述第二开口920为全透光开口，请参阅图10C。
利用一普通的全透开口光罩刻蚀层间绝缘层600和缓冲层400以形成层间绝缘层600过孔与缓冲层400过孔时，通过刻蚀阻挡层520的第一蚀刻阻挡部521对有源层500进行保护，从而减少了对有源层500的刻蚀作用，同时通过与金属遮光层300对应的第二过孔602继续刻蚀缓冲层400，以使金属遮光层300裸露，一次性形成两类过孔，保护了有源层500，保证了有源层500的电气稳定性，节省了制程步骤，降低了光罩成本。
在一些实施例中，对所述层间绝缘层600及所述缓冲层400进行刻蚀（图案化）时，利用的刻蚀材料可以为氟系气体，例如CF4等。
S700、在所述层间绝缘层600上形成源漏极层700，所述源漏极层700通过所述第一过孔601与所述第一蚀刻阻挡部521电连接，所述源漏极层700通过所述第二过孔602与所述金属遮光层300电连接，请参阅图1。
在一些实施例中，所述源漏极层700包括源极和漏极，所述源极通过所述第二过孔602与所述金属遮光层300电连接。
在一些实施例中，所述阵列基板100的制作方法还包括：
S800、在所述源漏极层700上形成钝化层830，请参阅图1。
在一些实施例中，步骤S800包括：
S810、在所述源漏极层700上形成包括多个第三过孔831的钝化层830，请参阅图1。
在一些实施例中，所述第三过孔831贯穿所述钝化层830，使所述源漏极层700裸露。
在一些实施例中，所述第三过孔831贯穿所述钝化层830，使所述源漏极层700的所述漏极裸露。
S900、在所述钝化层830上形成像素电极层840，请参阅图1。
在一些实施例中，所述像素电极层840通过所述第三过孔831与所述源漏极层700的所述漏极电连接。
本发明在有源层对应连接源漏极层的第一过孔处设置刻蚀阻挡层的第一蚀刻阻挡部，在利用一普通的全透开口光罩刻蚀层间绝缘层和缓冲层以形成层间绝缘层过孔与缓冲层过孔时，通过刻蚀阻挡层的第一蚀刻阻挡部对有源层进行保护，从而减少了对有源层的刻蚀作用，同时通过对应金属遮光层的第二过孔继续刻蚀缓冲层，以使金属遮光层裸露，一次性形成两类过孔，保护了有源层，保证了有源层的电气稳定性，节省了制程步骤，降低了光罩成本。
请参阅图11，本发明实施例提供一种显示面板10，包括任一上述的阵列基板100。
在一些实施例中，所述显示面板10可以为液晶显示面板10，也可以为自发光式显示面板10。
在一些实施例中，所述显示面板10可为液晶显示面板10，所述显示面板10还包括液晶层、彩膜层及上下偏光层。所述显示模组还包括与显示面板10对应的背光单元。
在一些实施例中，所述显示面板10为自发光式显示面板10。所述显示面板10还包括发光器件层。
请参阅图12，本发明实施例还提供了一种显示装置1，包括如任一上述的显示面板10及装置主体2，所述装置主体2与所述显示面板10组合为一体。
所述显示面板10的具体结构请参阅任一上述显示面板10的实施例及附图，在此不再赘述。
本实施例中，所述装置主体2可以包括中框、框胶等，所述显示装置1可以为手机、平板、电视等显示终端，在此不做限定。
本发明实施例公开了一种阵列基板及其制作方法、显示面板；该阵列基板包括金属遮光层、缓冲层、有源层、层间绝缘层及源漏极层，层间绝缘层上开设有多个第一过孔，阵列基板还包括贯穿层间绝缘层和缓冲层的多个第二过孔，有源层包括金属氧化物主体层及位于金属氧化物主体层远离衬底的表面的刻蚀阻挡层，刻蚀阻挡层包括与第一过孔对应的第一蚀刻阻挡部，源漏极层通过第一蚀刻阻挡部与金属氧化物主体层电连接；本发明在利用一普通的全透开口光罩刻蚀层间绝缘层和缓冲层以形成层间绝缘层过孔与缓冲层过孔时，通过在有源层上设置刻蚀阻挡层的第一蚀刻阻挡部对有源层进行保护，从而减少对有源层的刻蚀作用，同时通过第二过孔继续刻蚀缓冲层，一次性形成两类过孔，保护了有源层，降低了光罩成本。
以上对本发明实施例所提供的一种阵列基板及其制作方法、显示面板进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (9)

1.一种阵列基板，其特征在于，包括：
衬底；
金属遮光层，位于所述衬底的表面；
缓冲层，位于所述金属遮光层远离所述衬底的表面；
有源层，位于所述缓冲层远离所述衬底的表面；
层间绝缘层，位于所述有源层远离所述衬底的表面，所述层间绝缘层上开设有多个第一过孔；
源漏极层，位于所述层间绝缘层远离所述衬底的表面，所述源漏极层通过所述第一过孔与所述有源层电连接；
其中，所述阵列基板还包括贯穿所述层间绝缘层和所述缓冲层的多个第二过孔，所述源漏极层通过所述第二过孔与所述金属遮光层电连接，所述有源层包括金属氧化物主体层及位于所述金属氧化物主体层远离所述衬底的表面的刻蚀阻挡层，所述刻蚀阻挡层包括与所述第一过孔对应的第一蚀刻阻挡部，所述源漏极层通过所述第一蚀刻阻挡部与所述金属氧化物主体层电连接，所述阵列基板还包括位于所述有源层远离所述衬底的表面的栅绝缘层、及位于所述栅绝缘层远离所述有源层的表面的栅极层，所述刻蚀阻挡层包括掺杂锆元素的金属氧化物半导体材料，所述刻蚀阻挡层中的所述锆元素的存在形式包括微结晶的氧化锆，所述刻蚀阻挡层还包括位于对应两个所述第一蚀刻阻挡部之间的第二蚀刻阻挡部，所述第一蚀刻阻挡部中的所述锆元素的含量小于所述第二蚀刻阻挡部中的所述锆元素的含量。
2.根据权利要求1所述的阵列基板，其特征在于，所述金属氧化物主体层至少包括两层金属氧化物材料层，相邻两层所述金属氧化物材料层的金属氧化物材料不同。
3.根据权利要求1所述的阵列基板，其特征在于，所述金属氧化物主体层的材料与所述刻蚀阻挡层的材料相同。
4.根据权利要求3所述的阵列基板，其特征在于，所述刻蚀阻挡层中的所述锆元素的含量大于或等于所述金属氧化物主体层中的所述锆元素的含量。
5.根据权利要求1所述的阵列基板，其特征在于，所述刻蚀阻挡层中的所述锆元素的质量与所述刻蚀阻挡层中所有金属元素的质量的比值为0.1%至20%。
6.一种阵列基板的制作方法，其特征在于，包括：
提供一衬底；
在所述衬底上形成金属遮光层；
在所述金属遮光层上形成缓冲层；
在所述缓冲层上形成包括金属氧化物主体层及位于所述金属氧化物主体层远离所述衬底的表面的刻蚀阻挡层的有源层，其中，所述刻蚀阻挡层包括位于所述金属氧化物主体层的表面上的两个第一蚀刻阻挡部；
在所述有源层上形成层间绝缘层；
对所述层间绝缘层及所述缓冲层进行图案化，以形成贯穿所述层间绝缘层的多个第一过孔及贯穿所述层间绝缘层和所述缓冲层的多个第二过孔；
在所述层间绝缘层上形成源漏极层，所述源漏极层通过所述第一过孔与所述第一蚀刻阻挡部电连接，所述源漏极层通过所述第二过孔与所述金属遮光层电连接；
其中，所述阵列基板还包括位于所述有源层远离所述衬底的表面的栅绝缘层、及位于所述栅绝缘层远离所述有源层的表面的栅极层，所述刻蚀阻挡层包括掺杂锆元素的金属氧化物半导体材料，所述刻蚀阻挡层中的所述锆元素的存在形式包括微结晶的氧化锆，所述刻蚀阻挡层还包括位于对应两个所述第一蚀刻阻挡部之间的第二蚀刻阻挡部，所述第一蚀刻阻挡部中的所述锆元素的含量小于所述第二蚀刻阻挡部中的所述锆元素的含量。
7.根据权利要求6所述的阵列基板的制作方法，其特征在于，所述对所述层间绝缘层及所述缓冲层进行图案化，以形成贯穿所述层间绝缘层的多个第一过孔及贯穿所述层间绝缘层和所述缓冲层的多个第二过孔的步骤包括：
利用第一光罩，对所述层间绝缘层及所述缓冲层进行图案化，以形成贯穿所述层间绝缘层的多个第一过孔及贯穿所述层间绝缘层和所述缓冲层的多个第二过孔；
其中，所述第一光罩包括多个第一开口及多个第二开口，一所述第一开口对应一所述第一过孔，一所述第二开口对应一所述第二过孔，所述第一开口及所述第二开口为全透光开口。
8.根据权利要求6所述的阵列基板的制作方法，其特征在于，所述在所述缓冲层上形成包括金属氧化物主体层及位于所述金属氧化物主体层远离所述衬底的表面的刻蚀阻挡层的有源层的步骤包括：
在所述缓冲层上形成包括金属氧化物主体层及位于所述金属氧化物主体层远离所述衬底的表面的刻蚀阻挡层，所述刻蚀阻挡层包括掺杂锆元素的金属氧化物半导体材料，所述刻蚀阻挡层包括位于所述金属氧化物主体层的表面上的两个第一蚀刻阻挡部；
在空气中以150℃至220℃的温度，对所述有源层进行至少30分钟的退火处理，以使所述刻蚀阻挡层中的至少部分所述锆元素的存在形式变为微结晶的氧化锆。
9.一种显示面板，其特征在于，包括如权利要求1至5中任一项所述的阵列基板。
CN202211276765.9A 2022-10-19 2022-10-19 阵列基板及其制作方法、显示面板 Active CN115347006B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211276765.9A CN115347006B (zh) 2022-10-19 2022-10-19 阵列基板及其制作方法、显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211276765.9A CN115347006B (zh) 2022-10-19 2022-10-19 阵列基板及其制作方法、显示面板

Publications (2)

Publication Number Publication Date
CN115347006A CN115347006A (zh) 2022-11-15
CN115347006B true CN115347006B (zh) 2023-01-03

Family

ID=83956954

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211276765.9A Active CN115347006B (zh) 2022-10-19 2022-10-19 阵列基板及其制作方法、显示面板

Country Status (1)

Country Link
CN (1) CN115347006B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013084752A (ja) * 2011-10-07 2013-05-09 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103227208B (zh) * 2013-04-10 2016-12-28 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、阵列基板和显示装置
KR102070762B1 (ko) * 2013-06-07 2020-01-29 엘지디스플레이 주식회사 산화물 박막 트랜지스터, 제조방법 및 이를 구비한 표시장치용 어레이기판 및 제조방법
US9362413B2 (en) * 2013-11-15 2016-06-07 Cbrite Inc. MOTFT with un-patterned etch-stop
TWI658597B (zh) * 2014-02-07 2019-05-01 日商半導體能源研究所股份有限公司 半導體裝置
KR102407521B1 (ko) * 2015-01-28 2022-06-10 엘지디스플레이 주식회사 유기전계발광 표시소자
CN105655354A (zh) * 2016-01-22 2016-06-08 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制备方法以及显示装置
KR20200034889A (ko) * 2018-09-21 2020-04-01 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20200113055A (ko) * 2019-03-20 2020-10-06 삼성디스플레이 주식회사 디스플레이 장치
CN111180466B (zh) * 2020-01-06 2023-09-05 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法、显示面板
KR20220004845A (ko) * 2020-07-02 2022-01-12 삼성디스플레이 주식회사 표시 장치
CN114171603A (zh) * 2021-12-08 2022-03-11 深圳市华星光电半导体显示技术有限公司 驱动基板及其制备方法、显示面板

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013084752A (ja) * 2011-10-07 2013-05-09 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法

Also Published As

Publication number Publication date
CN115347006A (zh) 2022-11-15

Similar Documents

Publication Publication Date Title
CN110212113B (zh) 电致发光显示基板及其制备方法、电致发光显示装置
KR100293760B1 (ko) Ｉｔｏ 막 접촉 구조, ｔｆｔ 기판 및 그 제조방법
CN107658345B (zh) 氧化物薄膜晶体管及其制备方法、阵列基板和显示装置
US11569472B2 (en) Electroluminescent display substrate, manufacturing method thereof and electroluminescent display apparatus
CN109346482B (zh) 薄膜晶体管阵列基板及其制造方法、显示面板
WO2003058724A1 (en) A thin film transistor array panel and a method for manufacturing the same
CN109638078B (zh) Tft的制备方法、tft、oled背板和显示装置
CN111293127B (zh) 一种显示面板及其制备方法
US20230095169A1 (en) Thin film transistor substrate, manufacturing method thereof, and display panel
US20230317826A1 (en) Method for manufacturing thin film transistor, and thin film transistor
US10361261B2 (en) Manufacturing method of TFT substrate, TFT substrate, and OLED display panel
JPH08236775A (ja) 薄膜トランジスタおよびその製造方法
CN111627933B (zh) 主动元件基板及其制造方法
CN111090196B (zh) 像素阵列基板
CN115347006B (zh) 阵列基板及其制作方法、显示面板
JP2842892B2 (ja) 薄膜トランジスタとその製造方法ならびにそれを用いたマトリクス回路基板と画像表示装置
WO2022148260A1 (zh) 薄膜晶体管阵列基板及其制备方法、显示面板
CN112103245B (zh) 阵列基板的制造方法、阵列基板及显示面板
CN115241208A (zh) 显示面板
CN114883345A (zh) 驱动背板及其制备方法、显示面板
US20240136360A1 (en) Array substrate, manufacturing method thereof, and display panel
KR20170124152A (ko) 트랜지스터 패널 및 그 제조 방법
CN107454979B (zh) 薄膜晶体管制造方法、tft阵列基板及柔性显示屏
US20240072068A1 (en) Array substrate, manufacturing method thereof, and display panel
CN115377204B (zh) 显示面板及其制作方法、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant