CN103227208B - 薄膜晶体管及其制造方法、阵列基板和显示装置 - Google Patents

薄膜晶体管及其制造方法、阵列基板和显示装置 Download PDF

Info

Publication number
CN103227208B
CN103227208B CN201310123609.3A CN201310123609A CN103227208B CN 103227208 B CN103227208 B CN 103227208B CN 201310123609 A CN201310123609 A CN 201310123609A CN 103227208 B CN103227208 B CN 103227208B
Authority
CN
China
Prior art keywords
molybdenum
alloy
protective layer
source
silicide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310123609.3A
Other languages
English (en)
Other versions
CN103227208A (zh
Inventor
袁广才
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201310123609.3A priority Critical patent/CN103227208B/zh
Priority to PCT/CN2013/077417 priority patent/WO2014166160A1/zh
Priority to US14/349,120 priority patent/US9263539B2/en
Publication of CN103227208A publication Critical patent/CN103227208A/zh
Application granted granted Critical
Publication of CN103227208B publication Critical patent/CN103227208B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及薄膜晶体管显示技术领域，公开了一种薄膜晶体管及其制造方法、阵列基板和显示装置，所述薄膜晶体管包括栅电极、有源层和源/漏电极，以及位于所述栅电极和有源层之间的栅绝缘层，其中：所述栅电极包括栅电极金属层和第一组保护层，所述第一组保护层位于栅电极金属层和栅绝缘层之间，将有源层和栅电极金属层隔离；所述栅电极金属层的材质为铜或铜合金。采用本发明技术方案，由于第一组保护层对栅电极金属层和有源层隔离开，因此，避免了铜扩散污染有源层，大大提高了产品的良率。

Description

薄膜晶体管及其制造方法、阵列基板和显示装置
技术领域
本发明涉及薄膜晶体管显示技术领域，特别是涉及一种薄膜晶体管及其制造方法、阵列基板和显示装置。
背景技术
在平板显示装置中，薄膜晶体管液晶显示器（Thin Film Transistor LiquidCrystal Display，简称TFT-LCD）具有体积小、功耗低、制造成本相对较低和低辐射等特点，在当前的平板显示器市场占据了主导地位。
氧化物薄膜晶体管（Oxide Thin Film Transistor，简称OTFT）具有超薄、重量轻、低耗电等优势，不仅可以用于制造液晶显示面板，而且为新一代有机发光显示面板的有机发光二极管（Organic Light-Emitting Diode，简称OLED）的应用提供了可能，该有机发光二极管较现有的薄膜晶体管，其色彩更艳丽并且影像更清晰。
现有的阵列基板制备工艺为，在衬底基板上溅射形成栅电极，沉积栅绝缘层，沉积有源层，溅射源/漏电极，沉积钝化层，溅射像素电极。
现有技术存在的缺陷在于，采用铜或铜合金制作的栅电极和源/漏电极，由于铜较活泼，容易扩散进入有源层，因此，铜易污染有源层，从而影响了载流子的迁移率，最终导致产品缺陷。
发明内容
本发明的目的是提供一种薄膜晶体管及其制造方法、阵列基板和显示装置，用以避免铜扩散对有源层的污染，提高产品的良率。
本发明薄膜晶体管，所述薄膜晶体管包括栅电极、有源层和源/漏电极，以及位于所述栅电极和有源层之间的栅绝缘层，其中：
所述栅电极包括栅电极金属层和第一组保护层，所述第一组保护层位于栅电极金属层和栅绝缘层之间，将所述有源层和所述栅电极金属层隔离；
所述栅电极金属层的材质为铜或铜合金。
优选的，所栅电极还包括第二组保护层，位于栅电极金属层背离第一组保护层的一侧；
所述第二组保护层包括第一栅保护层和第二栅保护层，所述第二栅保护层位于第一栅保护层和栅电极金属层之间。
较佳的，所述第一栅保护层的材质为氮化硅或氮化钛；和/或
所述第二栅保护层的材质为钼钛合金、钼钨合金、钼锆合金、钼铌合金、钼铜合金、钼钒合金、钼钽合金、钼镍合金、钼铬合金、钼铪合金、钼铑合金、钼钴合金、钼钯合金、钼铂合金、钼铝合金、钼锰合金、硅化钛、硅化钨、硅化锆、硅化铌、硅化铜、硅化钒、硅化钽、硅化镍、硅化铬、硅化铪、硅化铑、硅化钴、硅化钯、硅化铂、硅化铝或硅化锰。
优选的，所述第一组保护层包括第三栅保护层和第四栅保护层，所述第三栅保护层位于栅电极金属层和第四栅保护层之间。
较佳的，所述第三栅保护层的材质为钼铝铌合金、钼钨合金、钼锆合金、钼钒合金、钼钽合金、钼镍合金、钼铬合金、钼钴合金、钼钯合金、钼铂合金、钼铪合金、钼铑合金、钼锰合金、硅化钼或钼钛合金；和/或
所述第四栅保护层的材质为氮化钼、氮硅化钼、氮化铝钼、氮化铜钼、氮化钨钼、氮化锆钼、氮化铪钼、氮化铑钼、氮化钒钼、氮化钽钼、氮化镍钼、氮化铬钼、氮化钴钼、氮化钯钼、氮化铂钼、氮化锰钼、氮化钛钼、氯硅化钼、氯化铝钼、氯化铜钼、氯化钨钼、氯化锆钼、氯化铪钼、氯化铑钼、氯化钒钼、氯化钽钼、氯化镍钼、氯化铬钼、氯化钴钼、氯化钯钼、氯化铂钼、氯化锰钼、氯化钛钼、磷硅化钼、磷化铝钼、磷化铜钼、磷化钨钼、磷化锆钼、磷化铪钼、磷化铑钼、磷化钒钼、磷化钽钼、磷化镍钼、磷化铬钼、磷化钴钼、磷化钯钼、磷化铂钼、磷化锰钼或磷化钛钼。
优选的，所述薄膜晶体管的源/漏电极包括源/漏电极金属层和第二源/漏保护层，所述第二源/漏保护层位于源/漏电极金属层和有源层之间，将源/漏电极金属层和有源层隔离；
所述源/漏电极金属层的材质为铜或铜合金。
优选的，所述第二源/漏保护层的材质为钼钛合金、钼钨合金、钼锆合金、钼铌合金、钼铜合金、钼钒合金、钼钽合金、钼镍合金、钼铬合金、钼铪合金、钼铑合金、钼钴合金、钼钯合金、钼铂合金、钼铝合金、钼锰合金、硅化钛、硅化钨、硅化锆、硅化铌、硅化铜、硅化钒、硅化钽、硅化镍、硅化铬、硅化铪、硅化铑、硅化钴、硅化钯、硅化铂、硅化铝或硅化锰。
优选的，所述源/漏电极还包括第三组保护层，位于源/漏电极金属层背离第二源/漏保护层的一侧；
所述第三组保护层包括第三源/漏保护层和第四源/漏保护层，所述第三源/漏保护层位于源/漏电极金属层和第四源/漏保护层之间。
较佳的，所述第三源/漏保护层的材质为钼铝铌合金、钼钨合金、钼锆合金、钼钒合金、钼钽合金、钼镍合金、钼铬合金、钼钴合金、钼钯合金、钼铂合金、钼铪合金、钼铑合金、钼锰合金、硅化钼或钼钛合金；和/或
所述第四源/漏保护层的材质为氮化钼、氮硅化钼、氮化铝钼、氮化铜钼、氮化钨钼、氮化锆钼、氮化铪钼、氮化铑钼、氮化钒钼、氮化钽钼、氮化镍钼、氮化铬钼、氮化钴钼、氮化钯钼、氮化铂钼、氮化锰钼、氮化钛钼、氯硅化钼、氯化铝钼、氯化铜钼、氯化钨钼、氯化锆钼、氯化铪钼、氯化铑钼、氯化钒钼、氯化钽钼、氯化镍钼、氯化铬钼、氯化钴钼、氯化钯钼、氯化铂钼、氯化锰钼、氯化钛钼、磷硅化钼、磷化铝钼、磷化铜钼、磷化钨钼、磷化锆钼、磷化铪钼、磷化铑钼、磷化钒钼、磷化钽钼、磷化镍钼、磷化铬钼、磷化钴钼、磷化钯钼、磷化铂钼、磷化锰钼或磷化钛钼。
优选的，对于上述的薄膜晶体管，所述薄膜晶体管为底栅型薄膜晶体管或顶栅型薄膜晶体管。
优选的，对于上述的薄膜晶体管，所述有源层的材质为金属氧化物半导体、晶硅或非晶硅。
本发明还涉及一种阵列基板，包括上述的薄膜晶体管。
本发明还涉及一种显示装置，包括上述的阵列基板。
本发明涉及一种薄膜晶体管的制造方法，包括：
在衬底基板上形成包括栅电极的图案，所述栅电极包括依次形成于衬底基板之上的栅电极金属层和第一组保护层，其中，所述栅电极金属层的材质为铜或铜合金；
在形成栅电极的基板上形成覆盖栅电极和衬底基板的包括栅绝缘层的图案；
在形成栅绝缘层的基板上形成位于栅电极上方的包括有源层的图案，以及位于有源层之上的包括刻蚀阻挡层的图案；
在形成刻蚀阻挡层的基板上形成包括源/漏电极的图案。
优选的，所述栅电极包括依次形成于衬底基板之上的第二组保护层、栅电极金属层和第一组保护层。
较佳的，所述第二组保护层包括依次形成于衬底基板之上的第一栅保护层和第二栅保护层；所述第一组保护层包括依次形成于所述栅电极金属层之上的第三栅保护层和第四栅保护层。
优选的，所述源/漏电极包括依次形成于刻蚀阻挡层之上的第二源/漏保护层和源/漏电极金属层。
优选的，所述源/漏电极还包括形成于源/漏电极金属层之上的第三组保护层，所述第三组保护层包括依次形成于源/漏电极金属层之上的第三源/漏保护层和第四源/漏保护层。
本发明还涉及另一种薄膜晶体管的制造方法，包括：
在衬底基板上形成包括源/漏电极的图案；
在形成源/漏电极的基板上形成覆盖源/漏电极和衬底基板的包括刻蚀阻挡层的图案；
在形成刻蚀阻挡层的基板上形成位于源/漏电极上方的包括有源层的图案；
在形成有源层的基板上形成包括栅绝缘层的图案；
在形成栅绝缘层的基板上形成包括栅电极的图案，所述栅电极包括依次形成于栅绝缘层之上的第一组保护层和栅电极金属层，其中，所述栅电极金属层的材质为铜或铜合金。
优选的，所述栅电极包括依次形成于栅绝缘层之上的第一组保护层、栅电极金属层和第二组保护层。
较佳的，所述第一组保护层包括依次形成于栅绝缘层之上的第四栅保护层和第三栅保护层；所述第二组保护层包括依次形成于栅电极金属层之上的第二栅保护层和第一栅保护层。
优选的，所述源/漏电极包括依次形成于衬底基板之上的源/漏电极金属层和第二源/漏保护层。
优选的，所述源/漏电极包括依次形成于衬底基板之上的第三组保护层、源/漏电极金属层和第二源/漏保护层，其中，所述第三组保护层包括依次形成于衬底基板之上的第四源/漏保护层和第三源/漏保护层。
优选的，对于上述的薄膜晶体管的制造方法，在形成栅绝缘层之后还包括：采用退火工艺处理栅绝缘层。
在本发明薄膜晶体管中，由于对栅电极金属层的铜或铜合金采用第一组保护层将其和有源层隔离开，因此，避免了铜扩散污染有源层，使载流子迁移率正常，大大提高了产品的良率。
附图说明
图1为包括本发明薄膜晶体管的阵列基板结构示意图；
图2为图1中薄膜晶体管的栅电极A区的局部结构放大图；
图3为本发明薄膜晶体管的栅电极结构示意图；
图4为图1中薄膜晶体管的源/漏电极B区的局部结构放大图。
附图标记：
1-衬底基板 2-栅电极 3-栅绝缘层 4-有源层 5-刻蚀阻挡层
6-源/漏电极 7-钝化层8-像素电极 21-第一栅保护层 22-第二栅保护层
23-栅电极金属层 24-第三栅保护层 25-第四栅保护层 31-第二组保护层
32-第一组保护层 62-第二源/漏保护层 63-源/漏电极金属层
64-第三源/漏保护层 65-第四源/漏保护层
具体实施方式
为了避免铜或铜合金作为栅电极对有源层的污染，提高产品的良率，本发明提供了一种薄膜晶体管及其制造方法、阵列基板和显示装置。在该技术方案中，采用第一组保护层将栅电极金属层和有源层隔离开，防止了铜扩散进入有源层导致载流子迁移率的变化，从而提高了产品的良率。
如图1和图2所示，图1为包括本发明薄膜晶体管的阵列基板结构示意图，图2为图1薄膜晶体管的栅电极的局部放大图，本发明提供的阵列基板，包括呈阵列排布的多个薄膜晶体管，图1阵列基板中的薄膜晶体管为底栅型，本发明也适用于顶栅型的薄膜晶体管，本发明的薄膜晶体管，所述薄膜晶体管包括栅电极2、有源层4和源/漏电极6，以及位于栅电极2和有源层4之间的栅绝缘层3，其中：
栅电极2包括栅电极金属层23和第一组保护层24，第一组保护层24位于栅电极金属层23和栅绝缘层3之间，将有源层4和栅电极金属层23隔离；
栅电极金属层23的材质为铜或铜合金。
在本发明实施例中，无论是顶栅型或是底栅型薄膜晶体管，由于采用第一组保护层将有源层和栅电极金属层进行了隔离，因此避免了栅电极金属层中的铜扩散至有源层中，造成有源层的污染，进而提高了产品的良率。
优选的，如图2所示，所述栅电极还包括位于栅电极金属层23背离第一组保护层32的第二组保护层31；
如图3所示，所述第二组保护层31包括第一栅保护层21和第二栅保护层22，第二栅保护层22位于栅电极金属层23和第一栅保护层21之间。
较佳的，所述第一栅保护层21的材质为氮化硅或氮化钛；和/或
所述第二栅保护层22的材质为钼钛合金、钼钨合金、钼锆合金、钼铌合金、钼铜合金、钼钒合金、钼钽合金、钼镍合金、钼铬合金、钼铪合金、钼铑合金、钼钴合金、钼钯合金、钼铂合金、钼铝合金、钼锰合金、硅化钛、硅化钨、硅化锆、硅化铌、硅化铜、硅化钒、硅化钽、硅化镍、硅化铬、硅化铪、硅化铑、硅化钴、硅化钯、硅化铂、硅化铝或硅化锰。
在本发明实施例中，第一栅保护层可以增加栅电极与基板的附着力，第二栅保护层也可以防止栅电极金属层中铜的扩散。并且本发明实施例中，第一栅保护层可以为单层，也可以为多层，多层结构以氮化硅和氮化钛叠加的结构形成，例如在衬底基板上依次形成的氮化硅层、氮化钛层两层结构形成的第一栅保护层；第二栅保护层也可以为单层，也可以为多层，采用上述第二栅保护层的材料形成多层结构，如两层、三层或四层。第一栅保护层采用的材料可以为氮化硅或氮化钛，还可以采用与上述各物质的材料特性相同或相近的其他无机绝缘材料，第一栅保护层的厚度为10nm-300nm；第二栅保护层的主要采用的材料是钼（Mo）、钛（Ti）、硅（Si）共掺杂的合金材料，其中Ti元素可以被钨（W）、锆（Zr）、铌（Nb）、铜（Cu）、钒（V）、钽（Ta）、镍（Ni）、铬（Cr）、铪（Hf）、铑（Rh）、钴（Co）、钯（Pd）、铂（Pt）、铝（Al）或锰（Mn）所代替，还可以采用与上述各物质的材料特性相同或相近的其他金属。
优选的，如图3所示，所述第一组保护层32包括第三栅保护层24和第四栅保护层25，第三栅保护层24位于栅电极金属层23和第四栅保护层25之间。
较佳的，所述第三栅保护层24的材质为钼铝铌合金、钼钨合金、钼锆合金、钼钒合金、钼钽合金、钼镍合金、钼铬合金、钼钴合金、钼钯合金、钼铂合金、钼铪合金、钼铑合金、钼锰合金、硅化钼或钼钛合金；和/或
所述第四栅保护层25的材质为氮化钼、氮硅化钼、氮化铝钼、氮化铜钼、氮化钨钼、氮化锆钼、氮化铪钼、氮化铑钼、氮化钒钼、氮化钽钼、氮化镍钼、氮化铬钼、氮化钴钼、氮化钯钼、氮化铂钼、氮化锰钼、氮化钛钼、氯硅化钼、氯化铝钼、氯化铜钼、氯化钨钼、氯化锆钼、氯化铪钼、氯化铑钼、氯化钒钼、氯化钽钼、氯化镍钼、氯化铬钼、氯化钴钼、氯化钯钼、氯化铂钼、氯化锰钼、氯化钛钼、磷硅化钼、磷化铝钼、磷化铜钼、磷化钨钼、磷化锆钼、磷化铪钼、磷化铑钼、磷化钒钼、磷化钽钼、磷化镍钼、磷化铬钼、磷化钴钼、磷化钯钼、磷化铂钼、磷化锰钼或磷化钛钼。
在本发明实施例中，第一组保护层用于将栅电极金属层与有源层隔离，第一组保护层优选采用第三栅保护层和第四栅保护层构成的两层结构形成，第三栅保护层可以为形成第三栅保护层的上述材料中的一种形成的单层结构，也可以为两种或多种形成的叠层结构；第四栅保护层可以为形成第四栅保护层的上述材料中的一种形成的单层结构，也可以为两种或多种形成的叠层结构。第三栅保护层，其材质可以为Mo、Al、Nb三种金属的形成的合金材料，其中，Al可以被W、Zr、V、Ta、Ni、Cr、Co、Pd、Pt、Hf、Rh、Mn、Ti、Si等元素替代，同时Nb可以被W、Zr、V、Ta、Ni、Cr、Co、Pd、Pt、Hf、Rh、Mn、Ti、Si等元素代替。
优选的，如图1和图4所示，所述薄膜晶体管的源/漏电极6包括源/漏电极金属层63和第二源/漏保护层62，第二源/漏保护层62位于源/漏电极金属层63和有源层4之间，将源/漏电极金属层63和有源层4隔离；
所述源/漏电极金属层63的材质为铜或铜合金。
与栅电极类似的，对源/漏电极也采用铜或铜合金制备的源/漏电极金属层，在源/漏电极金属层和有源层之间设计第二源/漏保护层将两者隔离，避免源/漏电极金属层中的铜扩散污染有源层导致的载流子迁移率的变化，进而提高产品的良率。
优选的，第二源/漏保护层62的材质为钼钛合金、钼钨合金、钼锆合金、钼铌合金、钼铜合金、钼钒合金、钼钽合金、钼镍合金、钼铬合金、钼铪合金、钼铑合金、钼钴合金、钼钯合金、钼铂合金、钼铝合金、钼锰合金、硅化钛、硅化钨、硅化锆、硅化铌、硅化铜、硅化钒、硅化钽、硅化镍、硅化铬、硅化铪、硅化铑、硅化钴、硅化钯、硅化铂、硅化铝或硅化锰。
第二源/漏保护层的材质和第二栅保护层的材质一致，同理，第二源/漏保护层可以为上述材料形成的单层结构，也可以为上述材料中的两种甚至多种形成的叠层结构。
优选的，如图4所示，源/漏电极还包括第三组保护层，位于源/漏电极金属层63背离第二源/漏保护层62的一侧；
第三组保护层包括第三源/漏保护层64和第四源/漏保护层65，第三源/漏保护层64位于源/漏电极金属层63和第四源/漏保护层65之间。
较佳的，所述第三源/漏保护层64的材质为钼铝铌合金、钼钨合金、钼锆合金、钼钒合金、钼钽合金、钼镍合金、钼铬合金、钼钴合金、钼钯合金、钼铂合金、钼铪合金、钼铑合金、钼锰合金、硅化钼或钼钛合金；和/或
所述第四源/漏保护层65的材质为氮化钼、氮硅化钼、氮化铝钼、氮化铜钼、氮化钨钼、氮化锆钼、氮化铪钼、氮化铑钼、氮化钒钼、氮化钽钼、氮化镍钼、氮化铬钼、氮化钴钼、氮化钯钼、氮化铂钼、氮化锰钼、氮化钛钼、氯硅化钼、氯化铝钼、氯化铜钼、氯化钨钼、氯化锆钼、氯化铪钼、氯化铑钼、氯化钒钼、氯化钽钼、氯化镍钼、氯化铬钼、氯化钴钼、氯化钯钼、氯化铂钼、氯化锰钼、氯化钛钼、磷硅化钼、磷化铝钼、磷化铜钼、磷化钨钼、磷化锆钼、磷化铪钼、磷化铑钼、磷化钒钼、磷化钽钼、磷化镍钼、磷化铬钼、磷化钴钼、磷化钯钼、磷化铂钼、磷化锰钼或磷化钛钼。
在本发明实施例中，第三源/漏保护层的材质和第三栅保护层的材质一致，同理，第三源/漏保护层可以为形成第三源/漏保护层的上述材料中的一种形成的单层结构，也可以为上述材料中的两种甚至多种形成的叠层结构；第四源/漏保护层的材质和第四栅保护层的材质一致，同理，第四源/漏保护层可以为形成第四源/漏保护层的上述材料中的一种形成的单层结构，也可以为上述材料中两种甚至多种形成的叠层结构。第三层源/漏保护层和第四层源/漏保护层也是为了防止源/漏电极金属层中铜的扩散。
对于上述的薄膜晶体管，所述的薄膜晶体管为底栅型薄膜晶体管或顶栅型薄膜晶体管。
优选的，如图1所示，所述有源层4的材质为金属氧化物半导体、晶硅或非晶硅。
在本发明实施例中，对栅电极和/或源/漏电极做的改进，不仅可以应用于金属氧化物半导体薄膜晶体管中，也可以应用于晶硅薄膜晶体管中或非晶硅薄膜晶体管中，以及由这些薄膜晶体管形成的阵列基板中。
本发明实施例还提供一种阵列基板，包括上述的薄膜晶体管。如图1所示，为底栅型薄膜晶体管形成的阵列基板的结构示意图，所述阵列基板包括衬底基板1，在衬底基板1之上，可进一步包括：栅线层、栅绝缘层3、有源层4等。所述阵列基板可以为顶栅型，也可以为底栅型，如图1所示为底栅型的薄膜晶体管形成的阵列基板，其结构具体为：栅线层（栅线层的栅线在每一个像素单元内包括栅电极2）形成于衬底基板1之上，栅绝缘层3形成于栅线层之上，有源层4形成于栅绝缘层3之上，刻蚀阻挡层5（用于防止数据线层形成沟道时对有源层的刻蚀）覆盖部分有源层4之上，数据线层形成于有源层4和刻蚀阻挡层5之上，采用构图工艺对数据线层进行图形化后，形成源/漏电极6，钝化层7覆盖整个基板并在部分源/漏电极6上方形成有过孔，像素电极层8部分沉积入过孔与源/漏电极6可导电连接。
本发明实施例还提供了一种显示装置，其包括上述任意一种阵列基板，所述显示装置可以为：液晶面板、电子纸、OLED面板、液晶电视、液晶显示器、数码相框、手机、平板电脑等具有任何显示功能的产品或部件。
本发明还提供了一种薄膜晶体管的制造方法，包括：
在衬底基板上形成包括栅电极的图案，所述栅电极包括依次形成于衬底基板之上的栅电极金属层和第一组保护层，其中，所述栅电极金属层的材质为铜或铜合金；
在形成栅电极的基板上形成覆盖栅电极和衬底基板的包括栅绝缘层的图案；
在形成栅绝缘层的基板上形成位于栅电极上方的包括有源层的图案，以及位于有源层之上的包括刻蚀阻挡层的图案；
在形成刻蚀阻挡层的基板上形成包括源/漏电极的图案。
优选的，所述栅电极包括依次形成于衬底基板之上的第二组保护层、栅电极金属层和第一组保护层。
较佳的，所述第二组保护层包括依次形成于衬底基板之上的第一栅保护层和第二栅保护层；所述第一组保护层包括依次形成于所述栅电极金属层之上的第三栅保护层和第四栅保护层。
优选的，所述源/漏电极包括依次形成于刻蚀阻挡层之上的第二源/漏保护层和源/漏电极金属层。
优选的，所述源/漏电极还包括形成于源/漏电极金属层之上的第三组保护层，所述第三组保护层包括依次形成于源/漏电极金属层之上的第三源/漏保护层和第四源/漏保护层。
在本发明实施例中，该实施例制作的薄膜晶体管为底栅型阵列基板，制作栅电极时，依次制作栅电极金属层和第一组保护层，其中，第一组保护层可以包括依次形成的第三栅保护层和第四栅保护层，此外，还可以在衬底基板之上依次制作第二组保护层、栅电极金属层和第一组保护层，其中，第二组保护层包括依次形成的第一栅保护层和第二栅保护层；制作源/漏电极时，依次制作第二源/漏保护层和源/漏电极金属层，此外，还可以在源/漏电极金属层上制作第三组保护层，第三组保护层包括依次制作的第三源/漏保护层和第四源/漏保护层，在该阵列基板中，栅电极和源/漏电极的至少一个需采上述工艺制备，所述构图工艺通常包括清洗、成膜、涂布、曝光、显影、干刻或湿刻、光刻胶剥离等工序。在本发明实施例中，由于在栅电极金属层和有源层之间形成有第三栅保护层和第四栅保护层，可以防止栅电极金属层的铜扩散进入至有源层，提高产品的良率。
本发明实施例还提供了另一种薄膜晶体管的制造方法，包括：
在衬底基板上形成包括源/漏电极的图案；
在形成源/漏电极的基板上形成覆盖源/漏电极和衬底基板的包括刻蚀阻挡层的图案；
在形成刻蚀阻挡层的基板上形成位于源/漏电极上方的包括有源层的图案；
在形成有源层的基板上形成包括栅绝缘层的图案；
在形成栅绝缘层的基板上形成包括栅电极的图案，所述栅电极包括依次形成于栅绝缘层之上的第一组保护层和栅电极金属层，其中，所述栅电极金属层的材质为铜或铜合金。
优选的，所述栅电极包括依次形成于栅绝缘层之上的第一组保护层、栅电极金属层和第二组保护层。
较佳的，所述第一组保护层包括依次形成于栅绝缘层之上的第四栅保护层和第三栅保护层；所述第二组保护层包括依次形成于栅电极金属层之上的第二栅保护层和第一栅保护层。
优选的，所述源/漏电极包括依次形成于衬底基板之上的源/漏电极金属层和第二源/漏保护层。
优选的，所述源/漏电极包括依次形成于衬底基板之上的第三组保护层、源/漏电极金属层和第二源/漏保护层，其中，所述第三组保护层包括依次形成于衬底基板之上的第四源/漏保护层和第三源/漏保护层。
在本发明实施例中，该实施例制作的薄膜晶体管为顶栅型薄膜晶体管，制作栅电极时，依次制作第一组保护层和栅电极金属层，其中，第一组保护层包括依次制作的第四栅保护层和第三栅保护层，此外，还可以依次制作第一组保护层、栅电极金属层和第二组保护层，其中，第二组保护层包括依次制作的第二栅保护层和第一栅保护层；制作源/漏电极时，依次制作源/漏电极金属层和第二源/漏保护层，此外，还可以依次制作第三组保护层、源/漏电极金属层和第二源/漏保护层，其中，第三组保护层可以包括依次制作的第四源/漏保护层和第三源/漏保护层，在该阵列基板中，栅电极和源/漏电极的至少一个需采上述工艺制备，所述构图工艺通常包括清洗、成膜、涂布、曝光、显影、干刻或湿刻、光刻胶剥离等工序。在本发明实施例中，由于在栅电极金属层和有源层之间形成有第三栅保护层和第四栅保护层，可以防止栅电极金属层的铜扩散进入至有源层，提高产品的良率。
优选的，在制作栅绝缘层之后还包括：采用退火工艺处理栅绝缘层。
在现有技术中，在制作栅绝缘层的工艺中避免不了使得栅绝缘层中掺杂着氢的基团，如氢氧根（OH-），氢离子（H+）和吸附的氢元素等。这些氢的基团在薄膜晶体管器件的制作过程以及这些器件在工作的状态中容易发生断裂，随着时间的推移和环境的变化，很有可能扩散到有源层中。扩散出来的OH-，H2O，H+等物质将影响器件的稳定性，使薄膜晶体管器件的阈值电压（Vth）发生较大的漂移，导致产品失效。而在制作完栅绝缘层后增加一步退火工艺，可以阻止氢的基团的扩散，避免阈值电压发生较大的漂移，提高了产品的良率。
以下列举一个具体的实施例来进一步详细解释包括本发明薄膜晶体管的阵列基板及该阵列基板的制造方法，该实施例采用本发明最优的技术方案，仅以底栅结构的阵列基板为代表，仅以氧化物半导体作为有源层为代表。形成如图1所示的底栅型的阵列基板，图1、图3和图4分别本实施例阵列基板结构示意图、栅电极结构示意图和源/漏电极结构示意图，请参照图1、图3和图4所示，本实施例阵列基板的制造方法包括以下步骤：
步骤1、在衬底基板1上形成的第一栅保护层21；衬底基板的材质可以选为玻璃，第一栅保护层采用的材料为氮化硅或氮化钛，还可以采用与上述各物质的材料特性相同或相近的其他无机绝缘材料形成的薄膜。第一栅保护层的厚度为10nm-300nm。
步骤2、在上述第一栅保护层21形成以后，在第一栅保护层21之上形成第二栅保护层22，第二栅保护层的主要采用的材料是Mo、Ti、Si共掺杂的合金材料，其中Ti元素可以被W、Zr、Nb、Cu、V、Ta、Ni、Cr、Hf、Rh、Co、Pd、Pt、Al、Mn来代替，还可以采用与上述各物质的材料特性相同或相近的其他金属。
步骤3、在第二栅保护层22完成以后，在第二栅保护层22上形成栅电极金属层23，其材料为铜或铜合金。
步骤4、在栅电极金属层23完成之后，在其上形成第三栅保护层24，其材质为Mo、Al、Nb三种金属的合金材料，其中，Al可以被W、Zr、V、Ta、Ni、Cr、Co、Pd、Pt、Hf、Rh、Mn、Ti、Si等材料替代，同时合金层中的Nb也可以被W、Zr、V、Ta、Ni、Cr、Co、Pd、Pt、Hf、Rh、Mn、Ti、Si等材料代替。同时上述两种金属元素还可以采用与其材料特性相同或相近的其他金属。
步骤5、在上述第三栅保护层24形成以后，形成第四栅保护层25，其材质为MoSiNx，其中的Si元素可以被N、Al、Cu、W、Zr、Hf、Rh、V、Ta、Ni、Cr、Co、Pd、Pt、Mn、Ti等材料所代替，其中的N元素可以被Cl、P等元素及其材料特性相同或相近的元素代替。
步骤6、第一栅保护层21、第二栅保护层22、栅电极金属层23、第三栅保护层24和第四栅保护层25组成了栅电极层，对栅电极层进行图形化工艺，具体为采用湿法、干法或者湿法干法相结合的蚀刻工艺完成对栅电极层的图形化，形成栅电极2。
步骤7、形成栅电极2后，在栅电极2和衬底基板1上覆盖一层栅绝缘层3，栅绝缘层的材料可以采用二氧化硅薄膜，氧化铝薄膜，氧化钛薄膜、氮氧化硅薄膜、氧化锆薄膜、氧化钽薄膜、钛酸钡薄膜、氧化钕薄膜、氮氧化硅薄膜、氮氧化铝薄膜、氮氧化锆薄膜、氮氧化钽薄膜、氮氧化钕薄膜、氮化硅薄膜、氮化铝薄膜、氮化锆薄膜或氮化钽薄膜，还可以采用与上述各物质的材料特性相同或相近的其他无机绝缘材料形成的薄膜。同时本实施例中的栅绝缘层可以是上述无机绝缘材料形成的单层薄膜，也可以是两种、三种甚至多种薄膜的形成叠层结构，其各种组合也在本发明的保护范围之内。
步骤8、当栅绝缘层3为单层氮化物或者氮氧化物时，可以结合退火工艺来对栅绝缘层进行处理，优选的，退火温度为250℃-500℃，时间为10min-200min。在现有技术中，在制作栅绝缘层的工艺中避免不了使得栅绝缘层中掺杂着氢的基团，如氢氧根（OH-），氢离子（H+）和吸附的氢元素等。这些氢的基团在薄膜晶体管器件的制作过程以及这些器件在工作的状态中容易发生断裂，随着时间的推移和环境的变化，很有可能扩散到有源层中。扩散出来的OH-，H2O，H+等物质将影响器件的稳定性，使薄膜晶体管器件的阈值电压（Vth）发生较大的漂移，导致产品失效。而在制作完栅绝缘层后增加一步退火工艺，可以阻止氢的基团的扩散，避免阈值电压发生较大的漂移，提高了产品的良率。
步骤9、在上述工艺完成以后的基板上形成氧化物有源层4，有源层是使用金属氧化物半导体，如铟镓锌氧化物（IGZO），铟镓锡氧化物（ITZO），铟锌氧化物（IZO），锌锡氧化物（TZO）及其性质类似的金属氧化物半导体。在对氧化物有源层进行可以选择的退火工艺以后，对其进行图形化工艺，采用湿法、干法或者湿法干法相结合的蚀刻工艺完成对上述有源层氧化物半导体进行图形化。退火和表面处理工艺可以选择在图形化进行。
步骤10、在对氧化物有源层4进行图形化和处理工艺以后在其上形成刻蚀阻挡层5，刻蚀阻挡层的材料可以采用二氧化硅薄膜，氧化铝薄膜，氧化钛薄膜、氮氧化硅薄膜、氧化锆薄膜、氧化钽薄膜、钛酸钡薄膜、氧化钕薄膜、氮氧化硅薄膜、氮氧化铝薄膜、氮氧化锆薄膜、氮氧化钽薄膜和氮氧化钕薄膜，还可以采用与上述各物质的材料特性相同或相近的其他无机绝缘材料形成的薄膜。
步骤11、在对刻蚀阻挡层5进行处理和工艺图形化以后，在其上形成第二源/漏保护层62，其材料可以是Mo、Ti、Si共掺杂的合金材料，其中Ti元素可以被W、Zr、Nb、Cu、V、Ta、Ni、Cr、Hf、Rh、Co、Pd、Pt、Al、Mn所替代，还可以采用与上述各物质的材料特性相同或相近的其他金属。
步骤12、在第二源/漏保护层62完成以后，在其上形成源/漏电极金属层63，其材料为铜或其合金。
步骤13、在源/漏电极金属层63形成以后，在其上形成第三源/漏保护层64，其材质为Mo、Al、Nb三种金属的合金材料，其中材料Al可以被W、Zr、V、Ta、Ni、Cr、Co、Pd、Pt、Hf、Rh、Mn、Ti、Si等材料替代，同时合金层中的Nb可以被W、Zr、V、Ta、Ni、Cr、Co、Pd、Pt、Hf、Rh、Mn、Ti、Si等材料代替。同时上述两种金属元素还可以采用与其材料特性相同或相近的其他金属。
步骤14、在上述第三源/漏保护层64形成以后，在其上形成第四源/漏保护层65，其材质为MoSiNx，其中Si元素可以被N、Al、Cu、W、Zr、Hf、Rh、V、Ta、Ni、Cr、Co、Pd、Pt、Mn、Ti等材料所代替。其中N元素可以被Cl、P等元素及其材料特性相同或相近的元素所代替。
步骤15、上述各层工艺形成以后，对其进行图形化工艺，在上述工艺完成以后在其上形成钝化层7，并对其进行图形化工艺并制作过孔，钝化层的材料可以采用二氧化硅薄膜，氧化铝薄膜，氧化钛、氮氧化硅薄膜、氧化锆薄膜、氧化钽薄膜、钛酸钡薄膜、氧化钕薄膜、氮氧化硅薄膜、氮氧化铝薄膜、氮氧化锆薄膜、氮氧化钽薄膜、氮氧化钕薄膜、氮化硅薄膜、氮化铝薄膜、氮化锆薄膜或氮化钽薄膜外，还可以采用与上述各物质的材料特性相同或相近的其他无机绝缘材料形成的薄膜。同时本发明中的栅绝缘层可以是上述绝缘层层半导体中的一种，两种或者三种薄膜的叠层结构，其组合也在本发明的保护范围之内。钝化层的组合优化也可以和有机绝缘层材料相结合来实现。有机材料的通常采用树脂系材料或亚克力系材料。
步骤16、在上述工艺完成以后在其上形成像素电极8，并对其进行图形化工艺。
在本发明实施例中，通过多层优化的栅电极和源/漏电极的保护层来解决当氧化物TFT阵列采用铜或其合金作为电极时良率不好的问题。通过应用本发明的方法可以有效提高产品的良率，并达到了降低成本、提高产能的有益效果。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (16)

1.一种薄膜晶体管，其特征在于，所述薄膜晶体管包括栅电极、有源层和源/漏电极，以及位于所述栅电极和有源层之间的栅绝缘层，其中：
所述栅电极包括栅电极金属层和第一组保护层，所述第一组保护层位于栅电极金属层和栅绝缘层之间，将所述有源层和所述栅电极金属层隔离；
所述栅电极金属层的材质为铜或铜合金，所述第一组保护层用于防止铜扩散至所述有源层；
所述栅电极还包括第二组保护层，位于栅电极金属层背离第一组保护层的一侧；
所述第二组保护层包括第一栅保护层和第二栅保护层，所述第二栅保护层位于第一栅保护层和栅电极金属层之间；
所述第一栅保护层的材质为氮化硅或氮化钛；
所述薄膜晶体管的源/漏电极包括源/漏电极金属层和第二源/漏保护层，所述第二源/漏保护层位于源/漏电极金属层和有源层之间，将源/漏电极金属层和有源层隔离；
所述源/漏电极金属层的材质为铜或铜合金；
所述第二源/漏保护层的材质为钼钛合金、钼钨合金、钼锆合金、钼铌合金、钼铜合金、钼钒合金、钼钽合金、钼镍合金、钼铬合金、钼铪合金、钼铑合金、钼钴合金、钼钯合金、钼铂合金、钼铝合金、钼锰合金、硅化钛、硅化钨、硅化锆、硅化铌、硅化铜、硅化钒、硅化钽、硅化镍、硅化铬、硅化铪、硅化铑、硅化钴、硅化钯、硅化铂、硅化铝或硅化锰；
所述有源层的材质为金属氧化物半导体、晶硅或非晶硅。
2.如权利要求1所述的薄膜晶体管，其特征在于，所述第二栅保护层的材质为钼钛合金、钼钨合金、钼锆合金、钼铌合金、钼铜合金、钼钒合金、钼钽合金、钼镍合金、钼铬合金、钼铪合金、钼铑合金、钼钴合金、钼钯合金、钼铂合金、钼铝合金、钼锰合金、硅化钛、硅化钨、硅化锆、硅化铌、硅化铜、硅化钒、硅化钽、硅化镍、硅化铬、硅化铪、硅化铑、硅化钴、硅化钯、硅化铂、硅化铝或硅化锰。
3.如权利要求1或2所述的薄膜晶体管，其特征在于，所述第一组保护层包括第三栅保护层和第四栅保护层，所述第三栅保护层位于栅电极金属层和第四栅保护层之间。
4.如权利要求3所述的薄膜晶体管，其特征在于，所述第三栅保护层的材质为钼铝铌合金、钼钨合金、钼锆合金、钼钒合金、钼钽合金、钼镍合金、钼铬合金、钼钴合金、钼钯合金、钼铂合金、钼铪合金、钼铑合金、钼锰合金、硅化钼或钼钛合金；和/或
所述第四栅保护层的材质为氮化钼、氮硅化钼、氮化铝钼、氮化铜钼、氮化钨钼、氮化锆钼、氮化铪钼、氮化铑钼、氮化钒钼、氮化钽钼、氮化镍钼、氮化铬钼、氮化钴钼、氮化钯钼、氮化铂钼、氮化锰钼、氮化钛钼、氯硅化钼、氯化铝钼、氯化铜钼、氯化钨钼、氯化锆钼、氯化铪钼、氯化铑钼、氯化钒钼、氯化钽钼、氯化镍钼、氯化铬钼、氯化钴钼、氯化钯钼、氯化铂钼、氯化锰钼、氯化钛钼、磷硅化钼、磷化铝钼、磷化铜钼、磷化钨钼、磷化锆钼、磷化铪钼、磷化铑钼、磷化钒钼、磷化钽钼、磷化镍钼、磷化铬钼、磷化钴钼、磷化钯钼、磷化铂钼、磷化锰钼或磷化钛钼。
5.如权利要求1所述的薄膜晶体管，其特征在于，所述源/漏电极还包括第三组保护层，位于源/漏电极金属层背离第二源/漏保护层的一侧；
所述第三组保护层包括第三源/漏保护层和第四源/漏保护层，所述第三源/漏保护层位于源/漏电极金属层和第四源/漏保护层之间。
6.如权利要求5所述的薄膜晶体管，其特征在于，所述第三源/漏保护层的材质为钼铝铌合金、钼钨合金、钼锆合金、钼钒合金、钼钽合金、钼镍合金、钼铬合金、钼钴合金、钼钯合金、钼铂合金、钼铪合金、钼铑合金、钼锰合金、硅化钼或钼钛合金；和/或
所述第四源/漏保护层的材质为氮化钼、氮硅化钼、氮化铝钼、氮化铜钼、氮化钨钼、氮化锆钼、氮化铪钼、氮化铑钼、氮化钒钼、氮化钽钼、氮化镍钼、氮化铬钼、氮化钴钼、氮化钯钼、氮化铂钼、氮化锰钼、氮化钛钼、氯硅化钼、氯化铝钼、氯化铜钼、氯化钨钼、氯化锆钼、氯化铪钼、氯化铑钼、氯化钒钼、氯化钽钼、氯化镍钼、氯化铬钼、氯化钴钼、氯化钯钼、氯化铂钼、氯化锰钼、氯化钛钼、磷硅化钼、磷化铝钼、磷化铜钼、磷化钨钼、磷化锆钼、磷化铪钼、磷化铑钼、磷化钒钼、磷化钽钼、磷化镍钼、磷化铬钼、磷化钴钼、磷化钯钼、磷化铂钼、磷化锰钼或磷化钛钼。
7.如权利要求1、2、5或6所述的薄膜晶体管，其特征在于，所述薄膜晶体管为底栅型薄膜晶体管或顶栅型薄膜晶体管。
8.一种阵列基板，其特征在于，包括如权利要求1～7中任一项所述的薄膜晶体管。
9.一种显示装置，其特征在于，包括如权利要求8所述的阵列基板。
10.一种薄膜晶体管的制造方法，其特征在于，包括：
在衬底基板上形成包括栅电极的图案，所述栅电极包括依次形成于衬底基板之上的第二组保护层、栅电极金属层和第一组保护层，其中，所述栅电极金属层的材质为铜或铜合金，所述第一组保护层用于防止铜扩散至有源层；
所述第二组保护层包括依次形成于衬底基板之上的第一栅保护层和第二栅保护层；
所述第一栅保护层的材质为氮化硅或氮化钛；
在形成栅电极的基板上形成覆盖栅电极和衬底基板的包括栅绝缘层的图案；
在形成栅绝缘层的基板上形成位于栅电极上方的包括有源层的图案，以及位于有源层之上的包括刻蚀阻挡层的图案；
在形成刻蚀阻挡层的基板上形成包括源/漏电极的图案；
所述源/漏电极包括依次形成于刻蚀阻挡层之上的第二源/漏保护层和源/漏电极金属层；
所述源/漏电极金属层的材质为铜或铜合金；
所述第二源/漏保护层的材质为钼钛合金、钼钨合金、钼锆合金、钼铌合金、钼铜合金、钼钒合金、钼钽合金、钼镍合金、钼铬合金、钼铪合金、钼铑合金、钼钴合金、钼钯合金、钼铂合金、钼铝合金、钼锰合金、硅化钛、硅化钨、硅化锆、硅化铌、硅化铜、硅化钒、硅化钽、硅化镍、硅化铬、硅化铪、硅化铑、硅化钴、硅化钯、硅化铂、硅化铝或硅化锰；
所述有源层的材质为金属氧化物半导体、晶硅或非晶硅。
11.如权利要求10所述的薄膜晶体管的制造方法，其特征在于，所述第一组保护层包括依次形成于所述栅电极金属层之上的第三栅保护层和第四栅保护层。
12.如权利要求10所述的薄膜晶体管的制造方法，其特征在于，所述源/漏电极还包括形成于源/漏电极金属层之上的第三组保护层，所述第三组保护层包括依次形成于源/漏电极金属层之上的第三源/漏保护层和第四源/漏保护层。
13.一种薄膜晶体管的制造方法，其特征在于，包括：
在衬底基板上形成包括源/漏电极的图案；
在形成源/漏电极的基板上形成覆盖源/漏电极和衬底基板的包括刻蚀阻挡层的图案；
在形成刻蚀阻挡层的基板上形成位于源/漏电极上方的包括有源层的图案；
在形成有源层的基板上形成包括栅绝缘层的图案；
在形成栅绝缘层的基板上形成包括栅电极的图案，所述栅电极包括依次形成于栅绝缘层之上的第一组保护层、栅电极金属层和第二组保护层，其中，所述栅电极金属层的材质为铜或铜合金，所述第一组保护层用于防止铜扩散至所述有源层；
所述第二组保护层包括依次形成于栅电极金属层之上的第二栅保护层和第一栅保护层；
所述第一栅保护层的材质为氮化硅或氮化钛；
所述源/漏电极包括依次形成于衬底基板之上的源/漏电极金属层和第二源/漏保护层；
所述源/漏电极金属层的材质为铜或铜合金；
所述第二源/漏保护层的材质为钼钛合金、钼钨合金、钼锆合金、钼铌合金、钼铜合金、钼钒合金、钼钽合金、钼镍合金、钼铬合金、钼铪合金、钼铑合金、钼钴合金、钼钯合金、钼铂合金、钼铝合金、钼锰合金、硅化钛、硅化钨、硅化锆、硅化铌、硅化铜、硅化钒、硅化钽、硅化镍、硅化铬、硅化铪、硅化铑、硅化钴、硅化钯、硅化铂、硅化铝或硅化锰；
所述有源层的材质为金属氧化物半导体、晶硅或非晶硅。
14.如权利要求13所述的薄膜晶体管的制造方法，其特征在于，所述第一组保护层包括依次形成于栅绝缘层之上的第四栅保护层和第三栅保护层。
15.如权利要求13所述的薄膜晶体管的制造方法，其特征在于，所述源/漏电极包括依次形成于衬底基板之上的第三组保护层、源/漏电极金属层和第二源/漏保护层，其中，所述第三组保护层包括依次形成于衬底基板之上的第四源/漏保护层和第三源/漏保护层。
16.如权利要求10或13所述的薄膜晶体管的制造方法，其特征在于，在形成栅绝缘层之后还包括：采用退火工艺处理栅绝缘层。
CN201310123609.3A 2013-04-10 2013-04-10 薄膜晶体管及其制造方法、阵列基板和显示装置 Active CN103227208B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201310123609.3A CN103227208B (zh) 2013-04-10 2013-04-10 薄膜晶体管及其制造方法、阵列基板和显示装置
PCT/CN2013/077417 WO2014166160A1 (zh) 2013-04-10 2013-06-18 薄膜晶体管及其制造方法、阵列基板和显示装置
US14/349,120 US9263539B2 (en) 2013-04-10 2013-06-18 Thin-film transistor and fabrication method thereof, array substrate and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310123609.3A CN103227208B (zh) 2013-04-10 2013-04-10 薄膜晶体管及其制造方法、阵列基板和显示装置

Publications (2)

Publication Number Publication Date
CN103227208A CN103227208A (zh) 2013-07-31
CN103227208B true CN103227208B (zh) 2016-12-28

Family

ID=48837579

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310123609.3A Active CN103227208B (zh) 2013-04-10 2013-04-10 薄膜晶体管及其制造方法、阵列基板和显示装置

Country Status (3)

Country Link
US (1) US9263539B2 (zh)
CN (1) CN103227208B (zh)
WO (1) WO2014166160A1 (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103456795A (zh) * 2013-09-02 2013-12-18 合肥京东方光电科技有限公司 薄膜晶体管及其制作方法、阵列基板和显示装置
CN103943638A (zh) * 2014-04-15 2014-07-23 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN103943639B (zh) * 2014-04-15 2016-08-17 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
KR102245497B1 (ko) * 2014-08-08 2021-04-29 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
CN104332474B (zh) * 2014-09-02 2017-10-31 重庆京东方光电科技有限公司 一种阵列基板及其制作方法和显示装置
CN104600123B (zh) 2015-01-05 2018-06-26 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板及显示装置
CN104766803B (zh) 2015-04-01 2018-09-11 京东方科技集团股份有限公司 Tft的制作方法及tft、阵列基板、显示装置
CN104795402B (zh) 2015-04-09 2016-09-07 京东方科技集团股份有限公司 阵列基板及其制作方法和显示装置
CN104701384A (zh) * 2015-04-09 2015-06-10 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板和显示装置
JP2017022377A (ja) 2015-07-14 2017-01-26 株式会社半導体エネルギー研究所 半導体装置
KR20170027932A (ko) * 2015-09-02 2017-03-13 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN114093890B (zh) 2016-01-29 2023-07-04 株式会社半导体能源研究所 半导体装置
CN107369706A (zh) * 2017-07-17 2017-11-21 华南理工大学 一种显示用电子器件铜合金电极及其制备方法
CN109390414B (zh) * 2018-11-14 2022-04-15 成都中电熊猫显示科技有限公司 一种薄膜晶体管、阵列基板以及显示面板
CN109671623B (zh) * 2018-12-21 2020-11-24 深圳市华星光电技术有限公司 栅极与薄膜晶体管的制造方法
CN110649044B (zh) * 2019-09-30 2022-02-25 厦门天马微电子有限公司 阵列基板及其制作方法、显示面板和显示装置
CN112103353B (zh) * 2020-08-21 2023-07-18 中国地质大学（北京） 一种基于磷硒化锰(MnPSe3)场效应晶体管结构的光电探测器
CN113488533A (zh) * 2021-06-17 2021-10-08 惠科股份有限公司 薄膜晶体管及其制备方法、显示装置
CN115347006B (zh) * 2022-10-19 2023-01-03 广州华星光电半导体显示技术有限公司 阵列基板及其制作方法、显示面板
WO2024092440A1 (zh) * 2022-10-31 2024-05-10 京东方科技集团股份有限公司 显示基板、显示面板和显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1897270A (zh) * 2005-07-15 2007-01-17 三星电子株式会社 布线结构、制造布线的方法、薄膜晶体管基板及其制造方法
CN101179029A (zh) * 2006-11-09 2008-05-14 中华映管股份有限公司 薄膜晶体管及其制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101895421B1 (ko) 2011-02-24 2018-09-07 삼성디스플레이 주식회사 배선, 박막 트랜지스터, 및 박막 트랜지스터 표시판과 이들을 제조하는 방법들

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1897270A (zh) * 2005-07-15 2007-01-17 三星电子株式会社 布线结构、制造布线的方法、薄膜晶体管基板及其制造方法
CN101179029A (zh) * 2006-11-09 2008-05-14 中华映管股份有限公司 薄膜晶体管及其制造方法

Also Published As

Publication number Publication date
US9263539B2 (en) 2016-02-16
WO2014166160A1 (zh) 2014-10-16
US20150194498A1 (en) 2015-07-09
CN103227208A (zh) 2013-07-31

Similar Documents

Publication Publication Date Title
CN103227208B (zh) 薄膜晶体管及其制造方法、阵列基板和显示装置
KR101489652B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
CN104078424B (zh) 低温多晶硅tft阵列基板及其制备方法、显示装置
CN103745978B (zh) 显示装置、阵列基板及其制作方法
US9818775B2 (en) Array substrate, manufacturing method thereof, display device, thin-film transistor (TFT) and manufacturing method thereof
CN104022076B (zh) 阵列基板及其制作方法、显示装置
CN103681751B (zh) 薄膜晶体管阵列基板及其制造方法
TWI542014B (zh) 薄膜電晶體及其製造方法、具備薄膜電晶體之影像顯示裝置
CN101416320B (zh) Tft基板及反射型tft基板以及其制造方法
CN102916009B (zh) 显示衬底、制造显示衬底的方法以及具有显示衬底的液晶显示装置
CN101556968B (zh) 薄膜晶体管和其制造方法以及有机发光二极管显示装置
CN105849878A (zh) 具有未图案化的蚀刻停止的motft
JP2013232619A (ja) 表示装置、アレイ基板、薄膜トランジスタ及びその製造方法
CN103208506A (zh) 阵列基板、显示装置及制作方法
CN103346089B (zh) 一种自对准双层沟道金属氧化物薄膜晶体管及其制作方法
KR20160073923A (ko) 박막트랜지스터 어레이 기판
CN106847837B (zh) 一种互补型薄膜晶体管及其制作方法和阵列基板
CN103794555A (zh) 制造阵列基板的方法
CN105702623A (zh) Tft阵列基板的制作方法
CN105633170A (zh) 金属氧化物薄膜晶体管及其制备方法以及阵列基板和显示装置
CN106206620A (zh) 薄膜晶体管阵列基板及其制备方法和显示器件
CN102024842A (zh) 显示器及其制造方法
CN104051472A (zh) 一种显示装置、阵列基板及其制作方法
CN100483233C (zh) 平面显示器的像素结构及其制造方法
CN203118952U (zh) 阵列基板、显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant