CN113488533A - 薄膜晶体管及其制备方法、显示装置 - Google Patents

薄膜晶体管及其制备方法、显示装置 Download PDF

Info

Publication number
CN113488533A
CN113488533A CN202110675031.7A CN202110675031A CN113488533A CN 113488533 A CN113488533 A CN 113488533A CN 202110675031 A CN202110675031 A CN 202110675031A CN 113488533 A CN113488533 A CN 113488533A
Authority
CN
China
Prior art keywords
precursor
time
thin film
gas
upper side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110675031.7A
Other languages
English (en)
Inventor
卓恩宗
夏玉明
袁海江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HKC Co Ltd
Original Assignee
HKC Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HKC Co Ltd filed Critical HKC Co Ltd
Priority to CN202110675031.7A priority Critical patent/CN113488533A/zh
Publication of CN113488533A publication Critical patent/CN113488533A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开一种薄膜晶体管及其制备方法、显示装置，薄膜晶体管包括：衬底；栅极，设于所述衬底的上侧，所述栅极的材质包括非晶态材料；栅极绝缘层，设于所述栅极的上侧；有源层，设于所述栅极绝缘层的上侧；以及，源极和漏极，间隔设于所述有源层的上侧。通过采用非晶态材料作为栅极，增加了栅极的平整度，相比于晶态材料，非晶态物质具有许多晶态物质所不具备的优良性质，其原子排布不规整，使得栅极具有较好的电化学活性，最终，提高了薄膜晶体管的电子迁移率和开关电流比，使得薄膜晶体管的性能优良，以适应各种工业化需求。

Description

薄膜晶体管及其制备方法、显示装置
技术领域
本发明涉及液晶显示技术领域，特别涉及一种薄膜晶体管及其制备方法、显示装置。
背景技术
TFT(Thin Film Transistor)是薄膜晶体管的缩写。TFT式显示屏是各类笔记本电脑和台式机上的主流显示设备，该类显示屏上的每个液晶像素点都是由集成在像素点后面的薄膜晶体管来驱动，因此TFT式显示屏也是一类有源矩阵液晶显示设备。
随着电子工业的飞速发展，对薄膜晶体管的性能要求也越来越高，现有的薄膜晶体管，电子迁移率和开关电流比较低，使得薄膜晶体管的性能不能满足要求。
发明内容
本发明的主要目的是提出一种薄膜晶体管及其制备方法、显示装置，旨在提供一种高电子迁移率和高开关电流比的薄膜晶体管。
为实现上述目的，本发明提出一种薄膜晶体管，包括自下向上依次层叠设置的衬底、栅极、栅极绝缘层，有源层及源漏层，所述源漏层包括间隔设置的源极和漏极，所述栅极的材质包括非晶态材料。
可选地，所述薄膜晶体管还包括第一保护层，所述第一保护层设于所述栅极和所述栅极绝缘层之间；和/或，
所述薄膜晶体管还包括第二保护层，所述第二保护层设于所述源漏层的上侧。
可选地，所述栅极绝缘层的材质包括非晶态材料；和/或，
所述有源层的材质包括非晶态材料；和/或，
所述源极的材质包括非晶态材料；和/或，
所述漏极的材质包括非晶态材料；和/或，
所述第一保护层的材质包括非晶态材料；和/或，
所述第二保护层的材质包括非晶态材料。
可选地，所述栅极的材质包括a-TiAl3、a-TiCuX中的一种；和/或，
所述栅极绝缘层的材质包括a-SiNX；和/或，
所述有源层的材质包括a-Si、a-IGZO中的一种；和/或，
所述第一保护层的材质包括MoN、TiN、Mo以及Ti中的一种；和/或，
所述第二保护层的材质包括MoN、TiN、Mo以及Ti中的一种。
本发明进一步提出一种如上所述的薄膜晶体管的制备方法，包括以下步骤：
采用原子层沉积法在衬底的上侧沉积非晶态材料，以形成栅极；
在所述栅极的上侧沉积栅极绝缘层；
在所述栅极绝缘层的上侧沉积有源层；
在所述有源层的上侧沉积源极；
在所述有源层的上侧沉积间隔于所述源极的漏极。
可选地，步骤采用原子层沉积法在衬底的上侧沉积非晶态材料，以形成栅极之后，步骤在所述栅极的上侧沉积栅极绝缘层之前，还包括：在所述栅极的上侧沉积第一保护层；和/或，
步骤在所述有源层的上侧沉积间隔于所述源极的漏极之后，还包括：在所述源极和漏极的上侧沉积第二保护层。
可选地，所述采用原子层沉积法在衬底的上侧沉积非晶态材料，以形成栅极的步骤包括：
将衬底放入原子层沉积反应室中，向反应室中交替脉冲通入钛前驱体和铝前驱体，并重复交替脉冲第一预设次数，以在衬底的上侧沉积非晶态材料a-TiAl3，形成栅极；
其中，在一次交替脉冲通入钛前驱体和铝前驱体中，所述钛前驱体的通入时间为0.01～0.03s，停留时间为2～10s，吹扫时间为5～15s，所述铝前驱体的通入时间为0.01～0.03s，停留时间为2～10s，吹扫时间为2～10s；
所述钛前驱体包括氯化钛和钛酸四丁酯中的至少一种，所述铝前驱体包括三甲基铝和氯化铝中的至少一种。
可选地，所述反应室中的温度为100～150℃；和/或，
所述反应室中的压力为0.01～5torr；和/或，
所述第一预设次数为400～600次。
可选地，所述在所述栅极的上侧沉积栅极绝缘层的步骤包括：
将沉积有栅极的衬底放入原子层沉积反应室中，向反应室中交替脉冲通入第一前驱体和第二前驱体，并重复交替脉冲第二预设次数，以在栅极的上侧沉积非晶态材料a-SiNX，形成栅极绝缘层；
其中，在一次交替脉冲通入第一前驱体和第二前驱体中，所述第一前驱体的通入时间为0.01～0.03s，停留时间为5～15s，吹扫时间为5～10s，所述第二前驱体的通入时间为0.01～0.03s，停留时间为10～30s，吹扫时间为10～30s，所述第一前驱体为[NH(C4H9)]2SiH2，所述第二前驱体为NH3。
可选地，所述反应室中的温度为80～200℃；和/或，
所述反应室中的压力为0.01～5torr；和/或，
所述第二预设次数为400～600次。
可选地，所述在所述栅极绝缘层的上侧沉积有源层的步骤包括：
将沉积有栅极和栅极绝缘层的衬底放入原子层沉积反应室中，依次进行第一前驱体交替脉冲循环和第二前驱体交替脉冲循环，并重复第一前驱体交替脉冲循环和第二前驱体交替脉冲循环2～8次，以在栅极的上侧沉积非晶态材料a-IGZO，形成有源层；
其中，第一前驱体交替脉冲循环包括80～100个交替脉冲过程，每个交替脉冲过程包括，采用交替脉冲的方式，向反应室中通入三甲基铟和氧气；第二前驱体交替脉冲循环包括5～15个交替脉冲过程，每个交替脉冲过程包括，采用交替脉冲的方式，向反应室中通入四(二甲氨基)锡和氧气；
第一前驱体交替脉冲循环的每个交替脉冲过程中，所述三甲基铟的通入时间为0.01～0.03s，停留时间为5～10s，吹扫时间为5～15s，所述氧气的通入时间为0.01～0.03s，停留时间为1～5s，吹扫时间为5～10s；
第二前驱体交替脉冲循环的每个交替脉冲过程中，所述四(二甲氨基)锡的通入时间为0.01～0.02s，停留时间为5～10s，吹扫时间为5～10s，所述氧气的通入时间为0.01～0.03s，停留时间为5～10s，吹扫时间为5～10s。
可选地，所述在所述栅极的上侧沉积第一保护层的步骤包括：
将沉积有栅极的衬底放入原子层沉积反应室中，向反应室中交替脉冲通入第一前驱体和第二前驱体，并重复交替脉冲第一预设次数，以在所述栅极上沉积非晶态第一保护层；
其中，所述第一前驱体为钼前驱体或钛前驱体，所述第二前驱体为氮前驱体，所述反应室中的温度为100～250℃，在一次交替脉冲通入第一前驱体和氮前驱体中，所述第一前驱体的通入时间为0.01～0.03s，停留时间为5～20s，吹扫时间为2～10s，所述氮前驱体的通入时间为0.01～0.03s，停留时间为10～30s，吹扫时间为10～30s；或，
其中，所述第一前驱体为钼前驱体或钛前驱体，所述第二前驱体为还原性前驱体，所述反应室中的温度为150～300℃，在一次交替脉冲通入第一前驱体和还原性前驱体中，所述第一前驱体的通入时间为0.01～0.03s，停留时间为5～20s，吹扫时间为2～10s，所述还原性前驱体的通入时间为0.01～0.03s，停留时间为10～30s，吹扫时间为10～30s。
可选地，所述反应室中的压力为0.01～0.5torr；和/或，
所述第一预设次数为400～600次。
可选地，所述在所述源极和漏极的上侧沉积第二保护层的步骤包括：
将沉积有栅极、栅极绝缘层、有源层、源极和漏极的衬底放入原子层沉积反应室中，向反应室中交替脉冲通入第一前驱体和第二前驱体，并重复交替脉冲第二预设次数，以在金属源漏层上沉积非晶态第二保护层；
其中，第一前驱体为钼前驱体或钛前驱体，所述第二前驱体为氮前驱体，所述反应室中的温度为100～250℃，在一次交替脉冲通入第一前驱体和氮前驱体中，所述第一前驱体的通入时间为0.01～0.03s，停留时间为5～20s，吹扫时间为2～10s，所述氮前驱体的通入时间为0.01～0.03s，停留时间为10～30s，吹扫时间为10～30s；或，
其中，第一前驱体为钼前驱体或钛前驱体，所述第二前驱体为还原性前驱体，所述反应室中的温度为150～300℃，在一次交替脉冲通入第一前驱体和还原性前驱体中，所述第一前驱体的通入时间为0.01～0.03s，停留时间为5～20s，吹扫时间为2～10s，所述还原性前驱体的通入时间为0.01～0.03s，停留时间为10～30s，吹扫时间为10～30s。
本发明进一步提出一种显示装置，所述显示装置包括显示面板和控制部件，所述控制部件用于控制所述显示面板显示，所述显示面板中的阵列基板包括多个如上所述的薄膜晶体管。
本发明提供的技术方案中，设计一种薄膜晶体管，通过采用非晶态材料作为栅极，增加了栅极的平整度，相比于晶态材料，非晶态物质具有许多晶态物质所不具备的优良性质，其原子排布不规整，使得栅极具有较好的电化学活性，最终，提高了薄膜晶体管的电子迁移率和开关电流比，使得薄膜晶体管的性能优良，以适应各种工业化需求。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅为本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本发明提供的薄膜晶体管的一实施例的结构示意图；
图2为本发明提出的薄膜晶体管的制备方法的一实施例的流程示意图；
图3为本发明提出的显示装置的一实施例的结构示意图。
附图标号说明：
标号 名称 标号 名称
1 衬底 61 源极
2 栅极 62 漏极
3 第一保护层 7 第二保护层
4 栅极绝缘层 100 显示装置
5 有源层 200 显示面板
51 a-Si:H 300 控制部件
52 n型a-Si:H
本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将对本发明实施例中的技术方案进行清楚、完整地描述。实施例中未注明具体条件者，按照常规条件或制造商建议的条件进行。所用试剂或仪器未注明生产厂商者，均为可以通过市售购买获得的常规产品。
另外，全文中出现的“和/或”的含义，包括三个并列的方案，以“A和/或B”为例，包括A方案、或B方案、或A和B同时满足的方案。此外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明提出一种薄膜晶体管，请参阅图1，该薄膜晶体管包括自下向上依次层叠设置的衬底1、栅极2、栅极绝缘层4、有源层5、源漏层，所述源漏层包括源极61和漏极62，其中，栅极2设于所述衬底1的上侧，所述栅极2的材质包括非晶态材料。
本发明提出的薄膜晶体管，通过采用非晶态材料作为栅极2，增加了栅极2的平整度，相比于晶态材料，非晶态物质具有许多晶态物质所不具备的优良性质，其原子排布不规整，使得栅极2具有较好的电化学活性，最终，提高了薄膜晶体管的电子迁移率和开关电流比，使得薄膜晶体管的性能优良，以适应各种工业化需求。
可以理解的是，本发明的薄膜晶体管的结构形式不限于附图1所示的结构，凡是具有栅极2的薄膜晶体管，都在本发明的保护范围内。
对于栅极2的非晶态材料具体包括哪些物质，本发明不做限制，只要是非晶态材料并可以作为栅极2的，均在本发明的保护范围内，优选地，在本发明实施例中，所述栅极2的材质包括a-TiAl3、a-TiCuX中的一种，TiAl3和TiCuX均是密度较小的金属间化合物，且稳定性强，提高了薄膜晶体管的电子迁移率和开关电流比，使得薄膜晶体管的性能优良；而可以理解的是，TiAl3和TiCuX前的“a”表示“非晶态”。
此外，栅极2的材质还可以为非晶态Cu或非晶态Al，采用非晶态金属材料作为栅极2，增加了栅极2的平整度，相比于晶态材料，非晶态物质具有许多晶态物质所不具备的优良性质，其原子排布不规整，使得栅极2具有较好的电化学活性，最终，提高了薄膜晶体管的电子迁移率和开关电流比，使得薄膜晶体管的性能优良，以适应各种工业化需求。采用Cu和Al作为栅极2，是因为Cu和Al的导电性好，且易于采用原子层沉积法制备，成本也较低。
进一步地，为了进一步提高本发明的薄膜晶体管的性能，在本发明实施例中，优选地，栅极绝缘层4的材质包括非晶态材料，提高了薄膜晶体管的电子迁移率和开关电流比，本发明对栅极绝缘层4的非晶态材料包括哪些材料，也不做限制，优选地，栅极绝缘层4的材质包括a-SiNX，a-SiNX前的“a”表示“非晶态”，研究表明，采用非晶态的a-SiNX作为薄膜晶体管的栅极绝缘层4，能够使薄膜晶体管的电子迁移率和开关电流比大大提高。
类似地，有源层5的材质包括非晶态材料，本发明对有源层5的非晶态材料包括哪些材料，也不做限制，优选地，所述有源层5的材质包括a-Si、a-IGZO中的一种，采用非晶态的a-Si或a-IGZO，a-Si和a-IGZO前的“a”表示“非晶态”，IGZO(indium gallium zincoxide)为铟镓锌氧化物的缩写，载流子迁移率是非晶硅的20～30倍，可以大大提高器件对像素电极的充放电速率，提高像素的响应速度，实现更快的刷新率，同时更快的响应也大大提高了像素的行扫描速率。
此外，有源层5包括a-Si:H和n型a-Si:H中的至少一种。a-Si:H和n型a-Si:H前的“a”表示“非晶态”，n型a-Si:H为掺杂P的a-Si:H。优选地，参见图1，有源层5包括a-Si:H和n型a-Si:H，且n型a-Si:H设于a-Si:H背向衬底1的一侧。单独采用a-Si:H作为有源层5，当源极61和漏极62导通时，电阻很大，电流很小。单独单独采用n型a-Si:H作为有源层5，薄膜晶体管的漏电流很高。当同时采用a-Si:H和n型a-Si:H作为有源层5时，能够使薄膜晶体管的电子迁移率和开关电流比大大提高，漏电流降低。
更进一步地，源极61、漏极62的材质也包括非晶态材料，进一步提高了薄膜晶体管的电子迁移率和开关电流比，使得薄膜晶体管的性能优良。
优选地，源极61、漏极62的材质包括非晶态Cu和非晶态Al中的一种。采用非晶态金属材料作为栅极2，增加了栅极2的平整度，相比于晶态材料，非晶态物质具有许多晶态物质所不具备的优良性质，其原子排布不规整，使得栅极2具有较好的电化学活性，最终，提高了薄膜晶体管的电子迁移率和开关电流比，使得薄膜晶体管的性能优良，以适应各种工业化需求。采用Cu和Al作为栅极2，是因为Cu和Al的导电性好，且易于采用原子层沉积法制备，成本也较低。
薄膜晶体管中，栅极2、源极61和漏极62氧化后，导电性降低，电子迁移率降低，导致器件对像素电极的充放电速率变差。因此，在本发明实施例中，请参阅图1，所述薄膜晶体管还包括第一保护层3，所述第一保护层3设于所述栅极2和所述栅极绝缘层4之间，和/或，所述薄膜晶体管还包括第二保护层7，所述第二保护层7设于所述源漏层的上侧。在栅极2、源极61和漏极62的上侧设置第一保护层3和第二保护层7，以防止栅极2和/或源极61和漏极62被氧化，保证栅极2、源极61和漏极62具有较好的载流子迁移率，使得器件对像素电极的充放电速率较快，提高像素的响应速度，实现更快的刷新率，同时更快的响应也大大提高了像素的行扫描速率。
对于第一保护层3和第二保护层7的材料，本发明不做限制，只要是化学稳定性好并可以采用原子层沉积方法制备的，均在本发明的保护范围内。优选地，在本发明实施例中，第二保护层7的材质包括MoN、TiN、Mo以及Ti中的任意一种，第一保护层3的材质包括MoN、TiN、Mo以及Ti中的任意一种。MoN、TiN、Mo以及Ti的稳定性好，并且与铜的匹配性佳，能更好地防止铜氧化。
优选地，第一保护层3和第二保护层7也分别采用非晶态材料，相比于晶体材料，非晶态材料在宏观上表现出更好的柔性，而作为本发明的优选实施例，栅极2、栅极绝缘层4、有源层5、源极61和漏极62、第一保护层3和第二保护层7均是非晶态材料，可以使薄膜晶体管获得较好的柔性，尤其适用于曲面液晶显示屏，提高曲面液晶显示屏的力学性能。
可以理解的是，上述栅极绝缘层4、有源层5、源极61和漏极62、第一保护层3、第二保护层7是非晶态材料，可以同时满足，也可以只满足其中一个，而作为本发明的优选实施例，栅极绝缘层4、有源层5、源极61和漏极62均是非晶态材料，如此，可以使薄膜晶体管的电子迁移率和开关电流比较高，进一步提高器件性能，此外，在薄膜晶体管加工时，可以在一个反应室中，采用原子层沉积法制备，方便加工，节约成本。
本发明进一步提出一种如上所述的薄膜晶体管的制备方法，请参阅图2，本发明提出的薄膜晶体管的制备方法包括以下步骤：
S10、采用原子层沉积法在衬底的上侧沉积非晶态材料，以形成栅极。
原子层沉积(atomic layer deposition，ALD)技术是一种特殊的化学气相沉积技术，是通过将气相前驱体脉冲交替通入反应室并在沉积基体表面发生化学吸附反应形成薄膜的一种方法。当前驱体分子达到沉积基体表面，它们会在其表面化学吸附并发生表面反应，原子层沉积的表面反应具有自限制性，即化学吸附自限制性(CS)和顺次反应自限制性(RS)，这种自限制性特征是原子层沉积的基础，通过不断重复这种自限制性反应形成纳米颗粒或薄膜，生产极好的三维保形性化学计量薄膜。ALD沉积的膜层的均匀性、致密性、阶梯覆盖率以及厚度控制等方面都具有明显的优势。
原子层沉积是通过将气相前驱体脉冲交替地通入反应器并在沉积基体上化学吸附并反应而形成沉积膜的一种方法。当前驱体达到沉积基体表面，它们会在其表面化学吸附并发生表面反应。在前驱体脉冲之间需要用惰性气体对原子层沉积反应器进行清洗。
具体地，栅极的非晶态材料可以是a-TiAl3、a-TiCuX中的一种，当栅极的非晶态材料是a-TiAl3时，上述步骤包括：
将衬底放入原子层沉积反应室中，向反应室中交替脉冲通入钛前驱体和铝前驱体，并重复交替脉冲第一预设次数，以在衬底的上侧沉积非晶态材料a-TiAl3，形成栅极；
其中，在一次交替脉冲通入第一前驱体和第二前驱体中，所述钛前驱体的通入时间为0.01～0.03s，停留时间为2～10s，吹扫时间为5～15s，所述铝前驱体的通入时间为0.01～0.03s，停留时间为2～10s，吹扫时间为2～10s；
所述钛前驱体包括氯化钛和钛酸四丁酯中的至少一种，所述铝前驱体包括三甲基铝和氯化铝中的至少一种。
可以理解的是，上述钛前驱体和铝前驱体的通入时间和停留时间的控制非常重要，通过两个前驱体通入时间和停留时间的控制，得到的薄膜晶体管的性能最佳，并且在相对较低的温度下可以制备非晶态材料，过多的前驱体打入(通入时间过长)容易发生类似于CVD(化学气相沉积)的反应，影响薄膜性能，而且ALD的前驱体材料价格较高，因此，钛前驱体和铝前驱体的控制很重要，停留时间对形成饱和致密的薄膜也非常重要，如果时间短了，未来得及充分反应，会导致原子比例不正确，薄膜不均匀，有缺陷，时间过长影响沉积效率和成分变化。而在本发明实施例的上述范围内，得到的栅极薄膜质地均匀，性能较好。
此外，在本发明实施例中，一次交替脉冲过程包括：通入钛前驱体0.01～0.03s，并控制金属前驱体停留在反应室中2～10s，使钛前驱体在反应室中充分吸附，吸附完成后通入保护气5～15s将多余的钛前驱体进行吹扫，清除残留气体；再通入铝前驱体0.01～0.03s，并控制铝前驱体停留在反应室中2～10s，使铝前驱体与反应室吸附的钛前驱体完成反应，在反应完成后通入保护气2～10s进行吹扫。类似地，后文中的交替脉冲通入第一前驱体和第二前驱体与此处类似，不再一一赘述。
优选地，钛前驱体的通入时间为0.02s，停留时间为5s，吹扫时间为10s，所述铝前驱体的通入时间为0.01s，停留时间为5s，吹扫时间为5s，上述条件下，得到的栅极平整度较好。
在吹扫时，一般使用惰性气体吹扫，在本发明实施例中，采用氩气吹扫，后文类似，不再赘述。
此外，优选地，在进行原子层沉积时，所述反应室中的温度为100～150℃，例如可以是100℃、110℃、120℃、130℃、140℃、150℃等，反应室中的压力为0.01～5torr，例如可以是0.01torr、1torr、2torr、2.5torr、3torr、4torr、5torr等，第一预设次数为400～600次，例如可以是400次、500次、600次等，优选为500次。可以理解，上述反应温度、反应室中的压力及第一预设次数可以同时满足，也可以只满足其中一个，而作为本发明的优选实施例，反应温度、反应室中的压力及第一预设次数的条件同时满足，如此，制得的栅极厚度均匀、平整度高。
当栅极的材料是非晶态Cu时，采用原子层沉积法制备非晶态Cu的步骤包括：
将衬底放入原子层沉积反应室中，向反应室中交替脉冲通入铜前驱体和还原性前驱体，并重复交替脉冲预设次数，以在衬底上沉积非晶态Cu，形成栅极；
其中，在一次交替脉冲通入铜前驱体和还原性前驱体中，铜前驱体的通入时间为0.01～0.03s，停留时间为5～20，吹扫时间为2～10s，还原性前驱体的通入时间为0.01～0.03s，停留时间为10～30s，吹扫时间为10～30s；
铜前驱体包括N,N-二异丙基乙酸铜、二(六氟戊二酮)铜以及乙酰丙酮铜中的任意一种，还原性前驱体包括CO和H2中的任意一种。
可以理解的是，上述铜前驱体和还原性前驱体的通入时间和停留时间的控制非常重要，通过两个前驱体通入时间和停留时间的控制，得到的薄膜晶体管的性能最佳，并且在相对较低的温度下可以制备非晶态材料，过多的前驱体打入(通入时间过长)容易发生类似于CVD(化学气相沉积)的反应，影响薄膜性能，而且ALD的前驱体材料价格较高，因此，铜前驱体和还原性前驱体的控制很重要，停留时间对形成饱和致密的薄膜也非常重要，如果时间短了，未来得及充分反应，会导致原子比例不正确，薄膜不均匀，有缺陷，时间过长影响沉积效率和成分变化。而在本发明实施例的上述范围内，得到的栅极薄膜质地均匀，性能较好。
优选地，铜前驱体的通入时间为0.02s，停留时间为5s，吹扫时间为10s，所述还原性前驱体的通入时间为0.02s，停留时间为20s，吹扫时间为20s，上述条件下，得到的栅极平整度较好。
此外，优选地，在进行原子层沉积时，所述反应室中的温度为150～300℃，例如可以是150℃、160℃、180℃、200℃、220℃、250℃、280℃、300℃等，反应室中的压力为0.01～0.5torr，例如可以是0.01torr、0.1torr、0.2torr、0.3torr、0.4torr、0.5torr等，第一预设次数为400～600次，例如可以是400次、500次、600次等，优选为500次。可以理解，上述反应温度、反应室中的压力及预设次数可以同时满足，也可以只满足其中一个，而作为本发明的优选实施例，反应温度、反应室中的压力及预设次数的条件同时满足，如此，制得的栅极厚度均匀、平整度高。
S20、在所述栅极的上侧沉积栅极绝缘层。
栅极绝缘层的材质可以是晶态材料，也可以是非晶态材料，优选为非晶态材料，此时，对于栅极绝缘层的沉积方式，本发明不做限制，优选地，当栅极绝缘层的材质为非晶态材料a-SiNX时，步骤S20包括：
将沉积有栅极的衬底放入原子层沉积反应室中，向反应室中交替脉冲通入第一前驱体和第二前驱体，并重复交替脉冲第二预设次数，以在栅极的上侧沉积非晶态材料a-SiNX，形成栅极绝缘层。
其中，在一次交替脉冲通入第一前驱体和第二前驱体中，所述第一前驱体的通入时间为0.01～0.03s，停留时间为5～15s，吹扫时间为5～10s，所述第二前驱体的通入时间为0.01～0.03s，停留时间为10～30s，吹扫时间为10～30s，所述第一前驱体为[NH(C4H9)]2SiH2，所述第二前驱体为NH3。
同样，上述第一前驱体和第二前驱体的通入时间和停留时间的控制非常重要，通过两个前驱体通入时间和停留时间的控制，得到的薄膜晶体管的性能最佳，并且在相对较低的温度下可以制备非晶态材料，过多的前驱体打入(通入时间过长)容易发生类似于CVD(化学气相沉积)的反应，影响薄膜性能，而且ALD的前驱体材料价格较高，因此，第一前驱体和第二前驱体量的控制很重要，停留时间对形成饱和致密的薄膜也非常重要，如果时间短了，未来得及充分反应，会导致原子比例不正确，薄膜不均匀，有缺陷，时间过长影响沉积效率和成分变化。而在本发明实施例的上述范围内，得到的栅极绝缘层薄膜质地均匀，性能较好。
优选地，第一前驱体的通入时间为0.02s，停留时间为10s，吹扫时间为5s，所述第二前驱体的通入时间为0.02s，停留时间为20s，吹扫时间为20s，上述条件下，得到的栅极平整度较好。
此外，优选地，在进行原子层沉积时，所述反应室中的温度为80～200℃，例如可以是80℃、100℃、110℃、120℃、130℃、140℃、150℃、160℃、170℃、180℃、190℃、200℃等，反应室中的压力为0.01～5torr，例如可以是0.01torr、1torr、2torr、2.5torr、3torr、4torr、5torr等，第二预设次数为400～600次，例如可以是400次、500次、600次等，优选为500次。可以理解，上述反应温度、反应室中的压力及第一预设次数可以同时满足，也可以只满足其中一个，而作为本发明的优选实施例，反应温度、反应室中的压力及第一预设次数的条件同时满足，如此，制得的栅极厚度均匀、平整度高。
S30、在所述栅极绝缘层的上侧沉积有源层。
有源层的材质可以是晶态材料，也可以是非晶态材料，优选为非晶态材料，此时，对于有源层的沉积方式，本发明不做限制，优选地，当有源层的材质为非晶态材料a-IGZO时，步骤S30包括：
将沉积有栅极和栅极绝缘层的衬底放入原子层沉积反应室中，依次进行第一前驱体交替脉冲循环和第二前驱体交替脉冲循环，并重复第一前驱体交替脉冲循环和第二前驱体交替脉冲循环2～8次，以在栅极的上侧沉积非晶态材料a-IGZO，形成有源层；
其中，第一前驱体交替脉冲循环包括80～100个交替脉冲过程，每个交替脉冲过程包括，采用交替脉冲的方式，向反应室中通入三甲基铟和氧气；第二前驱体交替脉冲循环包括5～15个交替脉冲过程，每个交替脉冲过程包括，采用交替脉冲的方式，向反应室中通入四(二甲氨基)锡和氧气；
第一前驱体交替脉冲循环的每个交替脉冲过程中，所述三甲基铟的通入时间为0.01～0.03s，停留时间为5～10s，吹扫时间为5～15s，所述氧气的通入时间为0.01～0.03s，停留时间为1～5s，吹扫时间为5～10s；
第二前驱体交替脉冲循环的每个交替脉冲过程中，所述四(二甲氨基)锡的通入时间为0.01～0.02s，停留时间为5～10s，吹扫时间为5～10s，所述氧气的通入时间为0.01～0.03s，停留时间为5～10s，吹扫时间为5～10s。
为便于理解，以重复第一前驱体交替脉冲循环和第二前驱体交替脉冲循环2次为例，步骤S30具体为：
1)向反应室中脉冲通入三甲基铟，三甲基铟的通入时间为0.01～0.03s，停留时间为5～10s，用惰性气体吹扫5～15s，再向反应室中通入氧气，氧气的通入时间为0.01～0.03s，停留时间为1～5s，用惰性气体吹扫时间为5～10s，完成一个交替脉冲过程，重复上述交替脉冲过程80～100次，完成第一前驱体交替脉冲循环；
2)向反应室中脉冲通入四(二甲氨基)锡，四(二甲氨基)锡的通入时间为0.01～0.02s，停留时间为5～10s，用惰性气体吹扫时间为5～10s，再向反应室中通入氧气，氧气的通入时间为0.01～0.03s，停留时间为5～10s，用惰性气体吹扫时间为5～10s，完成一个交替脉冲过程，重复上述交替脉冲过程5～15次，完成第二前驱体交替脉冲循环；
3)重复步骤1)和2)，即完成重复第一前驱体交替脉冲循环和第二前驱体交替脉冲循环2次。
上述前驱体三甲基铟、氧气、四(二甲氨基)锡的通入时间和停留时间的控制非常重要，通过前驱体通入时间和停留时间的控制，得到的薄膜晶体管的性能最佳，并且在相对较低的温度下可以制备非晶态材料，过多的前驱体打入(通入时间过长)容易发生类似于CVD(化学气相沉积)的反应，影响薄膜性能，而且ALD的前驱体材料价格较高，因此，三甲基铟、氧气、四(二甲氨基)锡的量的控制很重要，停留时间对形成饱和致密的薄膜也非常重要，如果时间短了，未来得及充分反应，会导致原子比例不正确，薄膜不均匀，有缺陷，时间过长影响沉积效率和成分变化。而在本发明实施例的上述范围内，得到的a-IGZO薄膜质地均匀，性能较好。
优选地，三甲基铟的通入时间为0.02s，停留时间为5s，吹扫时间为10s，氧气的通入时间为0.02s，停留时间为3s，吹扫时间为10s，所述四(二甲氨基)锡的通入时间为0.01s，停留时间为5s，吹扫时间为5s，氧气的通入时间为0.02s，停留时间为5s，吹扫时间为5s，上述条件下，得到的栅极平整度较好。
此外，优选地，在进行原子层沉积时，所述反应室中的温度为150～250℃，例如可以是150℃、160℃、170℃、180℃、190℃、200℃、210℃、220℃、230℃、240℃、250℃等，反应室中的压力为0.01～0.5torr，例如可以是0.01torr、0.1torr、0.2torr、0.25torr、0.3torr、0.4torr、0.5torr等。
当有源层的材料是a-Si:H和n型a-Si:H时，采用原子层沉积法沉积a-Si:H的步骤包括：
将沉积有栅极、栅极绝缘层的衬底放入原子层沉积反应室中，向反应室中交替脉冲通入第一前驱体和第二前驱体，并重复交替脉冲预设次数，以在栅极绝缘层沉积a-Si:H。
其中，第一前驱体为SiH4、SiCl4、[NH(C4H9)]2SiH2中的任意一种，第二前驱体为H2和CO中的任意一种，反应室中的温度为80～200℃，在一次交替脉冲通入第一前躯体和第二前驱体中，第一前驱体的通入时间为0.01～0.05s，停留时间为5～20s，吹扫时间为5～20s，第二前驱体的通入时间为0.01～0.05s，停留时间为10～30s，吹扫时间为10～30s，以获得a-Si:H。
可选地，所述反应室中的压力为0.01～0.5torr。所述预设次数为400～600次。优选地，在一次交替脉冲通入第一前驱体和第二前驱体中，第一前驱体的通入时间为0.03s，停留时间为15s，吹扫时间为10s，第二前驱体的通入时间为0.03s，停留时间为20s，吹扫时间为20s，以获得a-Si:H。
采用原子层沉积法沉积n型a-Si:H的步骤包括：
将沉积有栅极、栅极绝缘层和a-Si:H的衬底放入原子层沉积反应室中，向反应室中交替脉冲通入第一前驱体、第二前驱体和第三前驱体，并重复交替脉冲预设次数，以在a-Si:H上沉积n型a-Si:H。
其中，第一前驱体为SiH4、SiCl4、[NH(C4H9)]2SiH2中的任意一种，第二前驱体为H2和CO中的任意一种，第三前驱体为PH3，反应室中的温度为80～200℃，在一次交替脉冲通入第一前躯体和第二前驱体中，第一前驱体的通入时间为0.01～0.05s，停留时间为5～20s，吹扫时间为5～20s，第二前驱体的通入时间为0.01～0.05s，停留时间为10～30s，吹扫时间为10～30s，第三前驱体的通入时间为0.01～0.03s，停留时间为2～10s，吹扫时间为2～10s，以获得n型a-Si:H。
可选地，所述反应室中的压力为0.01～0.5torr。可选地，所述预设次数为400～600次。优选地，在一次交替脉冲通入第一前驱体、第二前驱体和第三前驱体中，第一前驱体的通入时间为0.03s，停留时间为15s，吹扫时间为10s，第二前驱体的通入时间为0.03s，停留时间为20s，吹扫时间为20s，第三前驱体的通入时间为0.01s，停留时间为5s，吹扫时间为5s以获得n型a-Si:H。
S40、在所述有源层的上侧沉积源极。
S50、在所述有源层的上侧沉积间隔于所述源极的漏极。
源极和漏极的材质可以是晶态材料，也可以是非晶态材料，优选为非晶态材料，此时，对于源极和漏极的沉积方式，本发明不做限制，优选地，采用原子层沉积法沉积，得到的源极、漏极平整度较好。
在本发明的另一实施例中，在步骤S10之后，步骤S20之前，薄膜晶体管的制备方法还包括：
S60、在所述栅极的上侧沉积第一保护层。
第一保护层的材质可以是晶态材料，也可以是非晶态材料，优选为非晶态材料，当第一保护层的材质为非晶态材料时，步骤S60包括：
将沉积有栅极的衬底放入原子层沉积反应室中，向反应室中交替脉冲通入第一前驱体和第二前驱体，并重复交替脉冲第一预设次数，以在栅极上沉积非晶态第一保护层。
在本发明的一实施例中，第一前驱体为钼前驱体或钛前驱体，第二前驱体为氮前驱体，反应室中的温度为100～250℃，在一次交替脉冲通入第一前驱体和氮前驱体中，第一前驱体的通入时间为0.01～0.03s，停留时间为5～20s，吹扫时间为2～10s，氮前驱体的通入时间为0.01～0.03s，停留时间为10～30s，吹扫时间为10～30s，以获得非晶态MoN或非晶体TiN。
所述Mo前驱体为二烷基二硫代磷酸氧钼、二烷基二硫代氨基甲酸钼、二烷基二硫代氨基甲酸钼中的一种；
所述Ti前驱体为四氯化钛、钛酸四丁酯中的一种；
所述氮前驱体为NH3、N2、N2H4中的一种。
优选地，第一前驱体的通入时间为0.02s，停留时间为10s，吹扫时间为5s，所述第二前驱体的通入时间为0.02s，停留时间为20s，吹扫时间为20s，上述条件下，得到的栅极平整度较好。
此外，优选地，在进行原子层沉积时，所述反应室中的温度为100～150℃，例如可以是100℃、110℃、120℃、130℃、140℃、150℃等，反应室中的压力为0.01～0.5torr，例如可以是0.01torr、0.1torr、0.2torr、0.3torr、0.4torr、0.5torr等，第二预设次数为400～600次，例如可以是400次、500次、600次等，优选为500次。可以理解，上述反应温度、反应室中的压力及预设次数可以同时满足，也可以只满足其中一个，而作为本发明的优选实施例，反应温度、反应室中的压力及预设次数的条件同时满足，如此，制得的栅极厚度均匀、平整度高。
而在本发明的另一实施例中，第一前驱体为钼前驱体或钛前驱体，第二前驱体为还原性前驱体，反应室中的温度为150～300℃，在一次交替脉冲通入第一前驱体和还原性前驱体中，第一前驱体的通入时间为0.01～0.03s，停留时间为5～20s，吹扫时间为2～10s，氮前驱体的通入时间为0.01～0.03s，停留时间为10～30s，吹扫时间为10～30s，以获得非晶态Mo或非晶体Ti。
其中，钼前驱体为二烷基二硫代磷酸氧钼、二烷基二硫代氨基甲酸钼、二烷基二硫代氨基甲酸钼中的一种；
所述钛前驱体为四氯化钛、钛酸四丁酯中的一种；
还原性前驱体为CO和H2中的一种。
优选地，第一前驱体的通入时间为0.02s，停留时间为10s，吹扫时间为5s，所述第二前驱体的通入时间为0.02s，停留时间为20s，吹扫时间为20s，上述条件下，得到的栅极平整度较好。
此外，优选地，在进行原子层沉积时，所述反应室中的温度为150～300℃，例如可以是150℃、160℃、180℃、200℃、220℃、250℃、280℃、300℃等，反应室中的压力为0.01～0.5torr，例如可以是0.01torr、0.1torr、0.2torr、0.3torr、0.4torr、0.5torr等，第二预设次数为400～600次，例如可以是400次、500次、600次等，优选为500次。可以理解，上述反应温度、反应室中的压力及预设次数可以同时满足，也可以只满足其中一个，而作为本发明的优选实施例，反应温度、反应室中的压力及预设次数的条件同时满足，如此，制得的栅极厚度均匀、平整度高。
在步骤S50之后，薄膜晶体管的制备方法还包括：
S70、在所述源极和漏极的上侧沉积第二保护层。
所述第二保护层的制备工艺同第一保护层的制备工艺，故不赘述。
本发明进一步提出一种显示装置，所述显示装置包括如上所述的薄膜晶体管。请参阅图3，所述显示装置100包括控制部件300和显示面板200，所述控制部件300用于控制所述显示面板200显示，所述显示面板200中的阵列基板包括多个如上所述的薄膜晶体管，所述薄膜晶体管的具体制备方法参照上述实施例，由于本发明显示装置采用了上述所有实施例的全部技术方案，因此至少具有上述实施例的技术方案所带来的所有有益效果，在此不再一一赘述。
以下结合具体实施例和附图对本发明的技术方案作进一步详细说明，应当理解，以下实施例仅仅用以解释本发明，并不用于限定本发明。
实施例1
1)栅极制备：栅极材质为a-TiAl3，采用ALD沉积法，温度100℃，压强0.01toor，ALD沉积法过程：
Figure BDA0003118919170000171
Figure BDA0003118919170000181
2)栅极绝缘层制备：栅极绝缘层的材质为a-SiNX，采用ALD沉积法，温度80℃，压强0.01toor，ALD沉积法过程：
序号 程序 配方 时间(s)
1 第一前驱体(Dose1) [NH(C<sub>4</sub>H<sub>9</sub>)]<sub>2</sub>SiH<sub>2</sub> 0.02
2 停留时间1(Reaciton1) [NH(C<sub>4</sub>H<sub>9</sub>)]<sub>2</sub>SiH<sub>2</sub>停留时间 10
3 惰性气体吹扫1(Purge1) Ar吹扫 5
4 第二前驱体(Dose2) NH<sub>3</sub> 0.02
5 停留时间2(Reaciton1) NH<sub>3</sub>停留时间 20
6 惰性气体吹扫 Ar吹扫 20
7 总循环数(Goto1) 500次
8 结束(End)
3)有源层制备：有源层的材质为a-IGZO，采用ALD沉积法，温度150℃，压强0.01toor，ALD沉积法过程：
Figure BDA0003118919170000182
Figure BDA0003118919170000191
实施例2
1)栅极制备：栅极材质为a-TiAl3，采用ALD沉积法，温度150℃，压强5toor，ALD沉积法过程：
序号 程序 配方 时间(s)
1 钛前驱体(Dose1) 氯化钛，钛酸四丁酯 0.01
2 停留时间1(Reaciton1) 氯化钛停留时间 2
3 惰性气体吹扫1(Purge1) Ar吹扫 5
4 铝前驱体(Dose2) 三甲基铝，氯化铝 0.03
5 停留时间2(Reaciton1) 三甲基铝停留时间 2
6 惰性气体吹扫 Ar吹扫 2
7 总循环数(Goto1) 400次
8 结束(End)
2)栅极绝缘层制备：栅极绝缘层的材质为a-SiNX，采用ALD沉积法，温度200℃，压强5toor，ALD沉积法过程：
Figure BDA0003118919170000192
Figure BDA0003118919170000201
3)有源层制备：有源层的材质为a-IGZO，采用ALD沉积法，温度250℃，压强0.5toor，ALD沉积法过程：
序号 程序 配方 时间(s)
1 前驱体1 三甲基铟 0.01
2 停留时间(Reaciton) 三甲基铟停留时间 10
3 惰性气体吹扫(Purge) Ar吹扫 5
4 前驱体2 氧气 0.01
5 停留时间(Reaciton) 氧气停留时间 1
6 惰性气体吹扫(Purge) Ar吹扫 5
7 前驱体3 0.01四(二甲氨基)锡 0.02
8 停留时间(Reaciton) 四(二甲胺基)锡停留时间 10
9 惰性气体吹扫 Ar吹扫 10
10 氧前驱体(Dose2) 氧气 0.01
11 停留时间2(Reaciton1) 氧气停留时间 10
12 惰性气体吹扫 Ar吹扫 10
13 序号1-6循环次数 80次
14 序号7-12循环次数 5次
15 序号13-14循环次数 2次
16 结束(End)
实施例3
1)栅极制备：栅极材质为a-TiAl3，采用ALD沉积法，温度125℃，压强2.5toor，ALD沉积法过程：
序号 程序 配方 时间(s)
1 钛前驱体(Dose1) 氯化钛，钛酸四丁酯 0.03
2 停留时间1(Reaciton1) 氯化钛停留时间 10
3 惰性气体吹扫1(Purge1) Ar吹扫 15
4 铝前驱体(Dose2) 三甲基铝，氯化铝 0.02
5 停留时间2(Reaciton1) 三甲基铝停留时间 10
6 惰性气体吹扫 Ar吹扫 10
7 总循环数(Goto1) 600次
8 结束(End)
2)栅极绝缘层制备：栅极绝缘层的材质为a-SiNX，采用ALD沉积法，温度140℃，压强2.5toor，ALD沉积法过程：
序号 程序 配方 时间(s)
1 第一前驱体(Dose1) [NH(C<sub>4</sub>H<sub>9</sub>)]<sub>2</sub>SiH<sub>2</sub> 0.03
2 停留时间1(Reaciton1) [NH(C<sub>4</sub>H<sub>9</sub>)]<sub>2</sub>SiH<sub>2</sub>停留时间 15
3 惰性气体吹扫1(Purge1) Ar吹扫 8
4 第二前驱体(Dose2) NH<sub>3</sub> 0.03
5 停留时间2(Reaciton1) NH<sub>3</sub>停留时间 30
6 惰性气体吹扫 Ar吹扫 30
7 总循环数(Goto1) 600次
8 结束(End)
3)有源层制备：有源层的材质为a-IGZO，采用ALD沉积法，温度200℃，压强0.25toor，ALD沉积法过程：
Figure BDA0003118919170000211
Figure BDA0003118919170000221
实施例4
1)栅极制备：栅极材质为a-TiAl3，采用ALD沉积法，温度110℃，压强0.8toor，ALD沉积法过程：
Figure BDA0003118919170000222
Figure BDA0003118919170000231
2)栅极绝缘层制备：栅极绝缘层的材质为a-SiNX，采用ALD沉积法，温度160℃，压强3toor，ALD沉积法过程：
序号 程序 配方 时间(s)
1 第一前驱体(Dose1) [NH(C<sub>4</sub>H<sub>9</sub>)]<sub>2</sub>SiH<sub>2</sub> 0.02
2 停留时间1(Reaciton1) [NH(C<sub>4</sub>H<sub>9</sub>)]<sub>2</sub>SiH<sub>2</sub>停留时间 10
3 惰性气体吹扫1(Purge1) Ar吹扫 9
4 第二前驱体(Dose2) NH<sub>3</sub> 0.02
5 停留时间2(Reaciton1) NH<sub>3</sub>停留时间 20
6 惰性气体吹扫 Ar吹扫 20
7 总循环数(Goto1) 550次
8 结束(End)
3)有源层制备：有源层的材质为a-IGZO，采用ALD沉积法，温度220℃，压强0.3toor，ALD沉积法过程：
Figure BDA0003118919170000232
Figure BDA0003118919170000241
实施例5
1)栅极制备：栅极材质为非晶态Cu，采用原子层沉积(ALD)法，温度150℃，压强0.01toor，ALD法过程：
序号 程序 配方 时间(s)
1 铜前驱体(Dose1) N,N-二异丙基乙酸铜 0.01
2 停留时间1(Reaciton1) N,N-二异丙基乙酸铜 5
3 惰性气体吹扫1(Purge1) Ar吹扫 2
4 还原性前驱体(Dose2) CO 0.01
5 停留时间2(Reaciton1) CO 10
6 惰性气体吹扫 Ar吹扫 10
7 总循环数(Goto1) 400次
8 结束(End)
2)第一保护层制备：第一保护层的材质为非晶态MoN，采用ALD法，温度100℃，压强0.01toor，ALD法过程：
Figure BDA0003118919170000242
Figure BDA0003118919170000251
3)栅极绝缘层制备；
4)有源层制备；
5)源极和漏极制备：源极和漏极采用与栅极相同的沉积参数；
6)第二保护层制备：第二保护层采用与第一保护层相同的沉积参数。
实施例6
1)栅极制备：栅极材质为非晶态Cu，采用原子层沉积(ALD)法，温度200℃，压强0.03toor，ALD法过程：
序号 程序 配方 时间(s)
1 铜前驱体(Dose1) 二(六氟戊二酮)铜 0.02
2 停留时间1(Reaciton1) 二(六氟戊二酮)铜 10
3 惰性气体吹扫1(Purge1) Ar吹扫 5
4 还原性前驱体(Dose2) H<sub>2</sub> 0.02
5 停留时间2(Reaciton1) H<sub>2</sub> 20
6 惰性气体吹扫 Ar吹扫 20
7 总循环数(Goto1) 500次
8 结束(End)
2)第一保护层制备：第一保护层的材质为非晶态TiN，采用ALD法，温度120℃，压强0.03toor，ALD法过程：
Figure BDA0003118919170000252
Figure BDA0003118919170000261
3)栅极绝缘层制备；
4)有源层制备；
5)源极和漏极制备：源极和漏极采用与栅极相同的沉积参数；
6)第二保护层制备：第二保护层采用与第一保护层相同的沉积参数。
实施例7
1)栅极制备：栅极材质为非晶态Cu，采用原子层沉积(ALD)法，温度300℃，压强0.05toor，ALD法过程：
序号 程序 配方 时间(s)
1 铜前驱体(Dose1) 乙酰丙酮铜 0.03
2 停留时间1(Reaciton1) 乙酰丙酮铜 15
3 惰性气体吹扫1(Purge1) Ar吹扫 10
4 还原性前驱体(Dose2) H<sub>2</sub> 0.03
5 停留时间2(Reaciton1) H<sub>2</sub> 30
6 惰性气体吹扫 Ar吹扫 30
7 总循环数(Goto1) 600次
8 结束(End)
2)第一保护层制备：第一保护层的材质为非晶态Mo，采用ALD法，温度300℃，压强0.05toor，ALD法过程：
Figure BDA0003118919170000262
Figure BDA0003118919170000271
3)栅极绝缘层制备；
4)有源层制备；
5)源极和漏极：源极和漏极采用与栅极相同的沉积参数；
6)第二保护层制备：第二保护层采用与第一保护层相同的沉积参数。
实施例8
1)栅极制备：栅极材质为非晶态Cu，采用原子层沉积(ALD)法，温度150℃，压强0.01toor，ALD法过程：
序号 程序 配方 时间(s)
1 铜前驱体(Dose1) N,N-二异丙基乙酸铜 0.01
2 停留时间1(Reaciton1) N,N-二异丙基乙酸铜 5
3 惰性气体吹扫1(Purge1) Ar吹扫 2
4 还原性前驱体(Dose2) CO 0.01
5 停留时间2(Reaciton1) CO 10
6 惰性气体吹扫 Ar吹扫 10
7 总循环数(Goto1) 400次
8 结束(End)
2)第一保护层制备：第一保护层的材质为非晶态Ti，采用ALD法，温度150℃，压强0.01toor，ALD法过程：
Figure BDA0003118919170000272
Figure BDA0003118919170000281
3)栅极绝缘层制备；
4)有源层制备；
5)源极和漏极制备：源极和漏极采用与栅极相同的沉积参数；
6)第二保护层制备：第二保护层采用与第一保护层相同的沉积参数。
实施例5至实施例8中，栅极绝缘层的材质均为a-SiNX，均采用ALD沉积法，沉积参数与实施例1相同，有源层的材质均为a-Si:H和n型a-Si:H，沉积过程如下：
1)采用ALD沉积法沉积a-Si:H，温度100℃，压强0.01toor，ALD沉积法过程：
序号 程序 配方 时间(s)
1 第一前驱体(Dose1) [NH(C<sub>4</sub>H<sub>9</sub>)]<sub>2</sub>SiH<sub>2</sub> 0.03
2 停留时间1(Reaciton1) [NH(C<sub>4</sub>H<sub>9</sub>)]<sub>2</sub>SiH<sub>2</sub> 10
3 惰性气体吹扫1(Purge1) Ar吹扫 5
4 第二前驱体(Dose2) CO 0.03
5 停留时间2(Reaciton1) CO 20
6 惰性气体吹扫 Ar吹扫 20
7 总循环数(Goto1) 300次
8 结束(End)
2)采用ALD沉积法沉积n型a-Si:H，温度100℃，压强0.01toor，ALD沉积法过程：
Figure BDA0003118919170000282
Figure BDA0003118919170000291
以某市售薄膜晶体管为对比例1，对实施例1至4及对比例1的薄膜晶体管测定电子迁移率、阈值电压及开关电流比，得表1。
表1实施例及对比例的薄膜晶体管的性能测试
电子迁移率(μ) 阈值电压(Vth) 开关电流比(Ion/Ioff)
实施例1 0.8 0.5V 5×10<sup>7</sup>
实施例2 0.7 0.4V 5×10<sup>7</sup>
实施例3 0.7 0.6V 4×10<sup>7</sup>
实施例4 0.8 0.5V 4×10<sup>7</sup>
实施例5 0.3 0.7V 2.5×10<sup>7</sup>
实施例6 0.8 0.7V 4.0×10<sup>7</sup>
实施例7 0.5 0.6V 2.5×10<sup>7</sup>
实施例8 0.3 0.3V 1.7×10<sup>7</sup>
对比例1 0.3 1.2V 1.5×10<sup>7</sup>
由表1可以看出，实施例1至8制得的薄膜晶体管的电子迁移率及开关电流比均明显高于对比例1，说明本申请提出的薄膜晶体管性能明显由于现有的薄膜晶体管，因此，本申请制得的薄膜晶体管比现有的薄膜晶体管的电子迁移率及开关电流比均更优异，市场优势明显。
以上仅为本发明的优选实施例，并非因此限制本发明的专利范围，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包括在本发明的专利保护范围内。

Claims (10)

1.一种薄膜晶体管，包括自下向上依次层叠设置的衬底、栅极、栅极绝缘层，有源层及源漏层，所述源漏层包括间隔设置的源极和漏极，其特征在于，所述栅极的材质包括非晶态材料。
2.如权利要求1所述的薄膜晶体管，其特征在于，所述薄膜晶体管还包括第一保护层，所述第一保护层设于所述栅极和所述栅极绝缘层之间；和/或，
所述薄膜晶体管还包括第二保护层，所述第二保护层设于所述源漏层的上侧。
3.如权利要求2所述的薄膜晶体管，其特征在于，所述栅极绝缘层的材质包括非晶态材料；和/或，
所述有源层的材质包括非晶态材料；和/或，
所述源极的材质包括非晶态材料；和/或，
所述漏极的材质包括非晶态材料；和/或，
所述第一保护层的材质包括非晶态材料；和/或，
所述第二保护层的材质包括非晶态材料。
4.如权利要求3所述的薄膜晶体管，其特征在于，所述栅极的材质包括a-TiAl3、a-TiCuX中的一种；和/或，
所述栅极绝缘层的材质包括a-SiNX；和/或，
所述有源层的材质包括a-Si、a-IGZO中的一种；和/或，
所述第一保护层的材质包括MoN、TiN、Mo以及Ti中的一种；和/或，
所述第二保护层的材质包括MoN、TiN、Mo以及Ti中的一种。
5.一种如权利要求1至4任意一项所述的薄膜晶体管的制备方法，其特征在于，包括以下步骤：
采用原子层沉积法在衬底的上侧沉积非晶态材料，以形成栅极；
在所述栅极的上侧沉积栅极绝缘层；
在所述栅极绝缘层的上侧沉积有源层；
在所述有源层的上侧沉积源极；
在所述有源层的上侧沉积间隔于所述源极的漏极。
6.如权利要求5所述的薄膜晶体管的制备方法，其特征在于，
步骤采用原子层沉积法在衬底的上侧沉积非晶态材料，以形成栅极之后，步骤在所述栅极的上侧沉积栅极绝缘层之前，还包括：在所述栅极的上侧沉积第一保护层；和/或，
步骤在所述有源层的上侧沉积间隔于所述源极的漏极之后，还包括：在所述源极和漏极的上侧沉积第二保护层。
7.如权利要求5所述的薄膜晶体管的制备方法，其特征在于，所述采用原子层沉积法在衬底的上侧沉积非晶态材料，以形成栅极的步骤包括：
将衬底放入原子层沉积反应室中，向反应室中交替脉冲通入钛前驱体和铝前驱体，并重复交替脉冲第一预设次数，以在衬底的上侧沉积非晶态材料a-TiAl3，形成栅极；
其中，在一次交替脉冲通入钛前驱体和铝前驱体中，所述钛前驱体的通入时间为0.01～0.03s，停留时间为2～10s，吹扫时间为5～15s，所述铝前驱体的通入时间为0.01～0.03s，停留时间为2～10s，吹扫时间为2～10s；
所述钛前驱体包括氯化钛和钛酸四丁酯中的至少一种，所述铝前驱体包括三甲基铝和氯化铝中的至少一种。
8.如权利要求5所述的薄膜晶体管的制备方法，其特征在于，所述在所述栅极的上侧沉积栅极绝缘层的步骤包括：
将沉积有栅极的衬底放入原子层沉积反应室中，向反应室中交替脉冲通入第一前驱体和第二前驱体，并重复交替脉冲第二预设次数，以在栅极的上侧沉积非晶态材料a-SiNX，形成栅极绝缘层；
其中，在一次交替脉冲通入第一前驱体和第二前驱体中，所述第一前驱体的通入时间为0.01～0.03s，停留时间为5～15s，吹扫时间为5～10s，所述第二前驱体的通入时间为0.01～0.03s，停留时间为10～30s，吹扫时间为10～30s，所述第一前驱体为[NH(C4H9)]2SiH2，所述第二前驱体为NH3。
9.如权利要求5所述的薄膜晶体管的制备方法，其特征在于，所述在所述栅极绝缘层的上侧沉积有源层的步骤包括：
将沉积有栅极和栅极绝缘层的衬底放入原子层沉积反应室中，依次进行第一前驱体交替脉冲循环和第二前驱体交替脉冲循环，并重复第一前驱体交替脉冲循环和第二前驱体交替脉冲循环2～8次，以在栅极的上侧沉积非晶态材料a-IGZO，形成有源层；
其中，第一前驱体交替脉冲循环包括80～100个交替脉冲过程，每个交替脉冲过程包括，采用交替脉冲的方式，向反应室中通入三甲基铟和氧气；第二前驱体交替脉冲循环包括5～15个交替脉冲过程，每个交替脉冲过程包括，采用交替脉冲的方式，向反应室中通入四(二甲氨基)锡和氧气；
第一前驱体交替脉冲循环的每个交替脉冲过程中，所述三甲基铟的通入时间为0.01～0.03s，停留时间为5～10s，吹扫时间为5～15s，所述氧气的通入时间为0.01～0.03s，停留时间为1～5s，吹扫时间为5～10s；
第二前驱体交替脉冲循环的每个交替脉冲过程中，所述四(二甲氨基)锡的通入时间为0.01～0.02s，停留时间为5～10s，吹扫时间为5～10s，所述氧气的通入时间为0.01～0.03s，停留时间为5～10s，吹扫时间为5～10s。
10.一种显示装置，其特征在于，所述显示装置包括显示面板和控制部件，所述控制部件用于控制所述显示面板显示，所述显示面板中的阵列基板包括多个如权利要求1至4任意一项所述的薄膜晶体管。
CN202110675031.7A 2021-06-17 2021-06-17 薄膜晶体管及其制备方法、显示装置 Pending CN113488533A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110675031.7A CN113488533A (zh) 2021-06-17 2021-06-17 薄膜晶体管及其制备方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110675031.7A CN113488533A (zh) 2021-06-17 2021-06-17 薄膜晶体管及其制备方法、显示装置

Publications (1)

Publication Number Publication Date
CN113488533A true CN113488533A (zh) 2021-10-08

Family

ID=77935626

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110675031.7A Pending CN113488533A (zh) 2021-06-17 2021-06-17 薄膜晶体管及其制备方法、显示装置

Country Status (1)

Country Link
CN (1) CN113488533A (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102437040A (zh) * 2011-11-17 2012-05-02 大连大学 一种制备HfLaO高介电栅介质薄膜的方法
CN103137449A (zh) * 2011-12-01 2013-06-05 中芯国际集成电路制造(上海)有限公司 栅极的制作方法、晶体管的制作方法
CN103227208A (zh) * 2013-04-10 2013-07-31 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、阵列基板和显示装置
CN104766803A (zh) * 2015-04-01 2015-07-08 京东方科技集团股份有限公司 Tft的制作方法及tft、阵列基板、显示装置
US20150364563A1 (en) * 2014-03-17 2015-12-17 Semiconductor Manufacturing International (Shanghai) Corporation Metal gate stack structure and manufacturing method
CN109887884A (zh) * 2019-03-13 2019-06-14 中国科学院微电子研究所 一种半导体器件的制造方法
CN110444601A (zh) * 2019-07-29 2019-11-12 天津大学 非晶铟镓氧化锌薄膜晶体管及其制造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102437040A (zh) * 2011-11-17 2012-05-02 大连大学 一种制备HfLaO高介电栅介质薄膜的方法
CN103137449A (zh) * 2011-12-01 2013-06-05 中芯国际集成电路制造(上海)有限公司 栅极的制作方法、晶体管的制作方法
CN103227208A (zh) * 2013-04-10 2013-07-31 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、阵列基板和显示装置
US20150364563A1 (en) * 2014-03-17 2015-12-17 Semiconductor Manufacturing International (Shanghai) Corporation Metal gate stack structure and manufacturing method
CN104766803A (zh) * 2015-04-01 2015-07-08 京东方科技集团股份有限公司 Tft的制作方法及tft、阵列基板、显示装置
CN109887884A (zh) * 2019-03-13 2019-06-14 中国科学院微电子研究所 一种半导体器件的制造方法
CN110444601A (zh) * 2019-07-29 2019-11-12 天津大学 非晶铟镓氧化锌薄膜晶体管及其制造方法

Similar Documents

Publication Publication Date Title
KR100716654B1 (ko) 정방정계 구조의 지르코늄산화막 형성 방법 및 그를 구비한캐패시터의 제조 방법
Ponraj et al. Review on atomic layer deposition and applications of oxide thin films
TWI394203B (zh) 利用原子層沉積法形成氮化鈦薄膜之方法
JP7171916B2 (ja) モリブデン含有薄膜の製造方法およびこれにより製造されたモリブデン含有薄膜
US20130292676A1 (en) Phase-stabilized thin films, structures and devices including the thin films, and methods of forming same
KR101094375B1 (ko) 탄소함유 전극을 갖는 반도체 장치 및 그 제조 방법
US20070093018A1 (en) Dielectric material forming methods and enhanced dielectric materials
Song et al. Substrate dependent growth behaviors of plasma-enhanced atomic layer deposited nickel oxide films for resistive switching application
KR20090039083A (ko) 루테늄 막 형성 방법
JP2014531749A (ja) メモリ用途のための金属酸化物材料の原子層堆積
TWI834000B (zh) 原子層沉積製程
TW201333250A (zh) 原子層沈積之摻雜方法
JP2020133002A (ja) 反応チャンバーにおいて循環堆積プロセスにより基材上に酸化ハフニウムランタン膜を堆積させるための方法
KR101584100B1 (ko) 금속 실리케이트 막의 형성 방법 및 이를 이용한 반도체 소자의 형성 방법
US8563392B2 (en) Method of forming an ALD material
KR101597585B1 (ko) 광활성 티타늄산화물의 제조방법
US20150380309A1 (en) Metal-insulator-semiconductor (MIS) contact with controlled defect density
CN113488533A (zh) 薄膜晶体管及其制备方法、显示装置
CN111549329A (zh) 铁电薄膜的制备方法、铁电存储器及其制备方法
KR20100055655A (ko) ｎ-타입 ＺｎＯ 반도체 박막의 제조 방법 및 박막 트랜지스터
US20210118671A1 (en) Atomic layer deposition of indium germanium zinc oxide
TWI775386B (zh) 製備一半導體層的方法
US20230377877A1 (en) Methods and systems for forming memory devices and components thereof
CN110838431A (zh) 制造半导体器件的方法和使用该方法制造的半导体器件
US20210066592A1 (en) Deposition Of Metal-Organic Oxide Films

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination