TWI775386B - 製備一半導體層的方法 - Google Patents

製備一半導體層的方法 Download PDF

Info

Publication number
TWI775386B
TWI775386B TW110113289A TW110113289A TWI775386B TW I775386 B TWI775386 B TW I775386B TW 110113289 A TW110113289 A TW 110113289A TW 110113289 A TW110113289 A TW 110113289A TW I775386 B TWI775386 B TW I775386B
Authority
TW
Taiwan
Prior art keywords
semiconductor layer
precursor
unit process
substrate
temperature
Prior art date
Application number
TW110113289A
Other languages
English (en)
Other versions
TW202204671A (zh
Inventor
李炫炅
昔壯衒
朴正佑
朴鎭成
洪泰賢
盛佳祯
金旼貞
Original Assignee
韓商韓松化學有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 韓商韓松化學有限公司 filed Critical 韓商韓松化學有限公司
Publication of TW202204671A publication Critical patent/TW202204671A/zh
Application granted granted Critical
Publication of TWI775386B publication Critical patent/TWI775386B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C23C16/4554—Plasma being used non-continuously in between ALD reactions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electromagnetism (AREA)
  • Plasma & Fusion (AREA)
  • Thin Film Transistor (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

一種製備一半導體層的方法。該方法包含下列步驟：準備一基板；及通過執行一第一單元製程及一第二單元製程在該基板上形成一含有銦(In)和鎵(Ga)的半導體層，該第一單元製程是使一含有銦的第一前驅物與一第一反應源進行反應，該第二單元製程是使一含有鎵的第二前驅物與一第二反應源進行反應。

Description

製備一半導體層的方法
本發明是有關於一種製備一半導體層(semiconductor layer)的方法與一包含該半導體層的電晶體(transistor)，特別是指一種通過在一基板(substrate)上提供一含有銦的前驅物(precursor)與一反應源(reaction source)製備一半導體層的方法與一包含該半導體層的電晶體。
目前，基於矽的電晶體(Si-based transistor)主要用於顯示器市場，特別是在LCD領域。然而，近來根據市場對高解析度和OLED應用的需求，正在對基於氧化物半導體的電晶體進行研究。
例如，韓國專利公開第10-2019-0067556號(申請號：10-2017-016714；申請人：延世大學工業學術合作基金會)公開了一種氧化物半導體薄膜電晶體及其製備方法，該製備方法包含：在一基板上形成一閘極電極(gate electrode)；在該閘極電極上形成一閘極絕緣膜(gate insulating film)；在該閘極絕緣膜上形成一 半導體薄膜，及形成在該半導體薄膜上彼此間隔開的源/汲極電極(source/drain electrodes)。其中，形成該半導體薄膜的特色在於，通過使用氧化物半導體靶和聚合物靶的共濺射方法(co-sputtering method)形成該半導體薄膜，以改善該半導體薄膜的疏水性。
然而，使用現有濺射系統的氧化物薄膜半導體層難以控制可靠性(reliability)和遷移率(mobility)。另外，高遷移率的材料通常具有差的可靠性，而具有高可靠性的材料具有低的遷移率。此外，難以通過成分控制來精確地控制厚度與特性。又，難以在低溫製程中使用該材料，因為薄膜沉積後的大多數製程不可避免地需要在高溫下進行熱處理(heat-treatment)。因此，各種關於能夠解決前述問題之氧化物半導體薄膜形成的技術正在研究與開發中。
[相關技術文獻] [專利文獻]
(專利文獻1)韓國專利公開第10-2019-0067556號。
本發明的目的是提供一種製備一具有改善遷移率之半導體層的方法及包括該半導體層的電晶體。
本發明的另一目的是提供一種製備一具有改善開/關比(ION/IOFF)之半導體層的方法及包括該半導體層的電晶體。
本發明的另一目的是提供一種製備一可容易地控制組成之半導體層的製備方法及包括該半導體層的電晶體。
本發明的另一目的是提供一種製備一具有改善可靠性之半導體層的方法及包括該半導體層的電晶體。
本發明的目的不限於上述目的。
為了實現上述目的，本發明提供一種製備一半導體層的方法。
在一方面，一種製備一半導體層的方法，該方法包含下列步驟：準備一基板；及通過執行一第一單元製程(first unit process)及一第二單元製程(second unit process)在該基板上形成一含有銦(In)和鎵(Ga)的半導體層，該第一單元製程是使一含有銦的第一前驅物(first precursor)與一第一反應源(first reaction source)進行反應，該第二單元製程是使一含有鎵的第二前驅物(second precursor)與一第二反應源(second reaction source)進行反應，其中，該第一前驅物與該第二前驅物分別具有一化學結構相同的配位基(ligand)。
根據一實施方式，該第一前驅物包括如下式1所示的化合物，該第二前驅物包括如下式2所示的化合物：
Figure 110113289-A0305-02-0005-30
Figure 110113289-A0305-02-0005-31
根據一實施方式，該製備一半導體層的方法還包含一在形成該半導體層後，對該半導體層進行熱處理的步驟，其中，前述步驟是根據該第一單元製程的重複執行次數(number of times of repetitive performance)與該第二單元製程的重複執行次數來控制該半導體層的熱處理溫度(heat-treatment temperature)。
根據一實施方式，當該第一單元製程的重複執行次數與該第二單元製程的重複執行次數之比為4：1時，該半導體層是在高於350℃且低於450℃的溫度下進行熱處理。
根據一實施方式，當該第一單元製程的重複執行次數與該第二單元製程的重複執行次數之比為6：1時，該半導體層是在高於300℃且低於400℃的溫度下進行熱處理。
根據一實施方式，該半導體層是通過紫外光(UV light)進行熱處理。
根據一實施方式，該第一反應源與該第二反應源分別包括混合氧氣(O2)及氬氣(Ar)的電漿(plasma)。
在另一方面，一種製備一半導體層的方法，該方法包含下列步驟：準備一基板；在該基板上提供一含有銦的前驅物；通過在該提供有該前驅物的基板上提供一反應源，使該前驅物與該反應源在第一溫度下彼此進行反應，以形成一半導體層；及在第二溫度下對該半導體層進行熱處理，其中，根據該反應源的種類控制該第一溫度。
根據另一實施方式，該反應源包括混合氧氣及氬氣的電漿，且該第一溫度控制在高於100℃且低於250℃。
根據另一實施方式，該反應源包括水，且該第一溫度控制在高於100℃且低於200℃。
根據另一實施方式，該前驅物包括如下式1所示的化合物：
Figure 110113289-A0305-02-0006-2
為了解決前述技術問題，本發明提供一種電晶體。
在另一方面，一種電晶體包含：一基板；一設置在該基板上的閘極絕緣膜(gate insulating film)；一設置在該閘極絕 緣膜上並含有銦(In)與鎵(Ga)的主動層(active layer)；及一設置在該閘極絕緣膜上以與該主動層之一側接觸的源電極(source electrode)，及一設置在該閘極絕緣膜上以與該主動層之另一側接觸的汲極電極(drain electrode)，其中，在該主動層中，銦含量大於25.3wt%(重量百分比)且小於33.5wt%，鎵含量大於6.8wt%且小於16.9wt%。
根據另一實施方式，該主動層的遷移率(mobility)是在26.0cm2/Vs以上。
根據另一實施方式，該電晶體的開/關比(ION/IOFF)是在6.2E+10以上。
本發明之功效在於：本發明的製備半導體層的方法包含：準備一基板；通過執行一第一單元製程及一第二單元製程在該基板上形成一含有銦和鎵的半導體層，該第一單元製程是使一含有銦的第一前驅物與一第一反應源進行反應，該第二單元製程是使一含有鎵的第二前驅物與一第二反應源進行反應，其中，該第一前驅物與該第二前驅物分別具有一化學結構相同的配位基。因此，本發明容易控制半導體層中的組成比(composition ratio)，且可以改善包含半導體層之電晶體的電性能(electrical properties)和可靠性。
S110、S120、S210、S220、S230、S240:步驟流程
100:基板
110:閘極絕緣膜
200:半導體層
210:第一材料層
220:第二材料層
S:源電極
D:汲極電極
本發明之其他的特徵及功效，將於參照圖式的實施方式中清楚地呈現，其中：圖1是一描述本發明第一實施例之製備半導體層的方法的流程圖；圖2至7分別是一說明本發明第一實施例之製備半導體層之過程的圖；圖8是一說明包含本發明第一實施例之半導體層的電晶體的圖；圖9是一描述本發明第二實施例之製備半導體層的方法的流程圖；圖10是一說明本發明第二實施例之半導體層的圖；圖11至12分別是一說明根據反應源製備半導體層之過程的圖；圖13是一說明本發明實施例1之半導體薄膜中的In生長速率的圖；圖14是一說明本發明實施例1之半導體薄膜中的Ga生長速率的圖；圖15至16分別是一顯示包含實施例1之經UV退火之半導體薄膜的電晶體之電性能曲線圖； 圖17至20分別是一說明包含實施例1之經在爐中進行熱處理之半導體薄膜的電晶體之電性能的曲線圖；圖21是一說明本發明實施例2之半導體薄膜的電性能的圖；圖22是一說明本發明實施例2之半導體薄膜的結構的圖；圖23至26分別是一說明本發明實施例2之電晶體的電性能的圖；圖27是一說明本發明實施例3之半導體薄膜的電性能的圖；圖28是一說明本發明實施例3之半導體薄膜的結構的圖；及圖29至32分別是一說明本發明實施例3之電晶體的電性能的圖。
以下將參考圖式詳細說明本發明的實施例。然而，本發明的技術思想不限於本文描述的實施例，而是可以以其它形式來呈現。相反地，本文所提供的示例性實施方式能使本發明的內容透徹和完整，並能將本發明的精神充分地傳達給本發明中的通常知識者。
在本說明書中，當一個元件被指在另一個元件上時，這意味它可直接在另一個元件上形成或可在它們之間插入第三個 元件。此外，在圖式中，為了有效地描述技術內容，放大了膜與區域的厚度。
此外，在本說明書的各種實施例中，例如第一、第二與第三之類的術語是用於描述各種元件，但是這些元件不應受這些術語的限制。這些術語僅用於區分一個元件和另一個元件。因此，在一個實施例中被稱為第一元件的那些元件在另一個實施例中可以被稱為第二元件。本文描述和示出的每個實施例還包括其補充實施例。另外，本文所使用的術語「和/或」被用作包括該術語之前和之後所描述元件中至少一個的含義。
除非上下文另外明確指出，否則本文所用的單數形式包括複數形式。此外，術語「包含、包括、具有、含有」是用於指說明書中所描述的特徵、數字、步驟、元件或其組合的存在，但不應理解為排除一個或多個其它特徵、數字、步驟、元件或其組合的存在或添加。另外，在此使用的「連接」可以用於包括多個元件間的直接連接和間接連接。
另外，在本發明的以下描述中，如果確定相關的已知功能或配置的詳細描述可能會不必要地使本發明的主題晦澀難懂，則將省略該詳細描述。
圖1是一描述本發明第一實施例之製備半導體層的方法的流程圖。圖2至7分別是一說明本發明第一實施例之製備半導體 層之過程的圖。圖8是一說明包含本發明第一實施例之半導體層的電晶體的圖。
參照圖1至3，準備一基板100(S110)。根據本發明的實施例，該基板100可以是半導體基板。例如，該基板100可以是矽(Si)基板。可選擇地，根據另一個實施方式，該基板100可以是金屬基板、塑料基板或玻璃基板。該基板100的種類不受限制。
參照圖1至7，可以在該基板100上形成半導體層200(S120)。根據實施例，可以通過原子層沉積(atomic layer deposition)來形成半導體層200。具體地，形成該半導體層200可以包括：在該基板100上提供第一前驅物的步驟；吹掃(purge)步驟；在該提供有第一前驅物的基板100上提供第一反應源的步驟；吹掃步驟；在該基板100上提供第二前驅物的步驟；吹掃步驟；在該提供有第二前驅物的基板100上提供第二反應源的步驟，及吹掃步驟。前述皆在圖1和2中描述。
根據一個實施方式，第一前驅物可以包括銦(In)。可選擇地，第二前驅物可以包括鎵(Ga)。然而，第一前驅物和第二前驅物可以具有相同的配位基。更具體地，第一前驅物可以包括由下式1所示的化合物，且第二前驅物可以包括由下式2所示的化合物：
Figure 110113289-A0305-02-0012-4
Figure 110113289-A0305-02-0012-5
根據一個實施方式，第一反應源與第二反應源可以是相同的。例如，第一反應源與第二反應源可以包括電漿，在該電漿中氧氣(O2)和氬氣(Ar)以50：50wt%的比例混合。通過電漿製造薄膜與通過現有濺射系統所製備的薄膜相比，可以提高品質。
如上所述，當第一前驅物包括銦(In)，第二前軀物包括鎵(Ga)，且第一與第二反應源包括氧(O2)時，該半導體層200可以包括IGO(銦鎵氧化物)。
可以將第一前驅物提供步驟-吹掃步驟-第一反應源提供步驟-吹掃步驟定義為第一單元製程。另一方面，可以將第二前驅物提供步驟-吹掃步驟-二反應源提供步驟-吹掃步驟定義為第二單元製程。另外，當依次執行第一單元製程和第二單元製程時，可以將第一單元製程和第二單元製程定義為群組製程(group process)。
根據一個實施方式，當執行第一單元製程時，可以形成一第一材料層210。即，當第一前驅物與第一反應源可以彼此反應時，可以形成該第一材料層210。可選擇地，當執行第二單元製程時，可以形成一第二材料層220。即，第二前驅物與第二反應源可以彼此反應以形成該第二材料層220。
根據一個實施方式，可以重複執行群組製程。因此，該第一材料層210與第二材料層220可以交替且重複地形成在該基板100上。在這種情況下，多個第一材料層210與多個第二材料層220可以被定義為該半導體層200。
根據另一個實施方式，第一單元製程與第二單元製程中的任一個都可以被重複執行多次。當多次重複執行第一單元製程與第二單元製程時，可以分別控制該第一材料層210與該第二材料層220的厚度。例如，當增加第一單元製程的重複執行次數時，可以增加該第一材料層210的厚度。另外，當增加第二單元製程的重複執行次數時，可以增加該第二材料層220的厚度。因此，可以將厚度受到控制的該第一材料層210與該第二材料層220設置在該基板100上。在這種情況下，可以將厚度受到控制的該第一材料層210與該第二材料層220定義為該半導體層200。
如上所述，由於第一前驅物與第二前驅物具有相同的配位基，所以可以通過第一前驅物提供步驟-第二前驅物提供步驟- 吹掃步驟-反應源提供步驟-吹掃步驟來形成該半導體層200。反應源可與上述第一和第二反應源相同。在這種情況下，與依照順序執行第一單元製程與第二單元製程的情況相比，由於減少了吹掃步驟的數量，因此簡化了處理成本和過程。
根據一個實施方式，該半導體層200可以不被劃分為該第一材料層210與該第二材料層220。更具體地，當該第一材料層210與該第二材料層220均不具有預定的厚度時，在該半導體層200中該第一材料層210與該第二材料層220無法在視覺上區分開。
可選擇地，根據另一個實施方式，該半導體層200可以被劃分為該第一材料層210與該第二材料層220。更具體地，當該第一材料層210與該第二材料層220各自形成具有預定厚度或更大的預定厚度時，在該半導體層200中則可以在視覺上將該第一材料層210與該第二材料層220彼此區分開。
根據一個實施方式，控制第一單元製程與第二單元製程的比率，從而可以控制該半導體層200中的銦(In)與鎵(Ga)的比率。例如，可以將第一單元製程的重複執行率(或稱重複執行次數)控制為大於第二單元製程的重複執行率(或稱重複執行次數)之3倍且小於9倍。在這種情況下，在該半導體層200中，可以將銦(In)的含量控制為大於25.3wt%且小於33.5wt%，並且可以將鎵(Ga)的含量控制為大於6.8wt%且小於16.9wt%。因此，可以改善包 括該半導體層200的電晶體的性能。稍後將描述包括該半導體層200的電晶體的具體結構。
更具體地，當將第一單元製程的重複執行率與第二單元製程的重複執行率之比控制為4：1或6：1時，可以改善包括該半導體層200之電晶體的電性能[如遷移率和開/關比(ION/IOFF)]。當第一單元製程的重複執行率與第二單元製程的重複執行率之比為4：1時，半導體層200中的銦(In)含量為28.6wt%，且鎵(Ga)含量為12.6wt%。可替代地，當第一單元製程的重複執行率與第二單元製程的重複執行率之比為6：1時，半導體層200中的銦(In)含量可以為31.3wt%，且鎵(Ga)含量可以為9.3wt%。
根據一個實施方式，當第一前驅物與第二前驅物具有相同的配位基時，第一單元製程的重複執行次數與第二單元製程的重複執行次數的增加率，以及該半導體層200中的鎵(Ga)含量與銦(In)含量的減少率基本上可以恆定。例如，當與第二單元製程的重複執行次數相比，第一單元製程的重複執行次數增加100%時，該半導體層200中鎵(Ga)含量相對於銦(In)含量可以減少約100%。
更具體地，當第一單元製程的重複執行率與第二單元製程的重複執行率之比從3：1變為6：1時，該半導體層200中銦(In)含量與鎵(Ga)含量之比可以從1：0.67到1：0.30。因此，當第一 前驅物與第二前驅物具有相同的配位基時，可以容易地控制該半導體層200中的銦(In)和鎵(Ga)的含量。
該半導體層200可以被熱處理。例如，可以通過紫外光(UV)對該半導體層200進行熱處理。替代地，作為另一個示例，可以在爐(furnace)中對該半導體層200進行熱處理。
根據一個實施方式，可以根據第一單元製程的重複執行次數與第二單元製程的重複執行次數來控制該半導體層200的熱處理溫度。例如，當第一單元製程的重複執行次數與第二單元製程的重複執行次數之比為4：1時，可以在高於350℃且低於450℃的溫度下熱處理該半導體層200。可選擇地，作為另一個示例，當第一單元製程的重複執行次數與第二單元製程的重複執行次數之比為6：1時，可以在高於300℃且低於400℃的溫度下熱處理該半導體層200。在這種情況下，可以改善包括該半導體層200的電晶體的性能(例如遷移率、開/關比等)。
該半導體層200可以用作電晶體的主動層。更具體地，參照圖8，電晶體可以包括一基板100、一設置在該基板100上的閘極絕緣膜110、一設置在該閘極絕緣膜110上的主動層200、一設置在該閘極絕緣膜110上的源電極S，以便與該主動層200的一側接觸，及一設置在該閘極絕緣膜110上的汲極電極D，以便與該主動層200的另一側接觸。
在這種情況下，在該主動層200中，可以將銦(In)的含量控制為大於25.3wt%且小於33.5%wt%，並可以將鎵(Ga)的含量控制為大於6.8wt%且小於16.9wt%。另外，在該主動層200的製造過程中，可以將熱處理溫度控制為高於300℃且低於400℃或高於350℃且低於450℃。因此，可以提供具有26.0cm2/Vs以上之高遷移率與6.2E+10以上之高開/關比(ION/IOFF)的電晶體。
根據本發明第一實施例的製備半導體層的方法可以包含：準備一基板100；及通過執行一第一單元製程及一第二單元製程在該基板100上形成一含有銦(In)和鎵(Ga)的半導體層200，該第一單元製程是使一含有銦(In)的第一前驅物與一第一反應源進行反應，該第二單元製程是使一含有鎵(Ga)的第二前驅物與一第二反應源進行反應，其中，該第一前驅物與該第二前驅物分別具有一化學結構相同的配位基。因此，容易控制該半導體層200中的組成比，且可以改善包括該半導體層200的電晶體的電性能與可靠性。
以上已經描述了根據本發明第一實施例之製備半導體層的方法。在下文中，將描述根據本發明第二實施例之製備半導體層的方法，其中通過使含有銦(In)的前驅物與反應源反應來形成半導體層。
圖9是一描述根據本發明第二實施例之製備半導體層的方法的流程圖。圖10是一說明本發明第二實施例之半導體層的 圖。圖11與12分別是一說明根據反應源製備半導體層之過程的圖。
參照圖9與10，準備基板100(S210)。根據一個實施方式，該基板100可以是半導體基板。例如，該基板100可以是矽(Si)基板。可選擇地，根據另一實施方式，該基板100可以是金屬基板、塑料基板或玻璃基板。該基板100的種類不受限制。
可以在該基板100(S220)上提供包括銦(In)的前驅物。例如，前驅物可以包括由下式1所示的化合物：
Figure 110113289-A0305-02-0018-6
反應源可以提供在該提供有該前驅物的基板100上。在這種情況下，前驅物與反應源可以反應。因此，可以形成一半導體層200(S230)。根據一個實施方式，可以在提供反應源之前和提供反應源之後進行吹掃製程。即，該半導體層200可以通過前驅物提供步驟-吹掃步驟-反應源提供步驟-吹掃步驟而形成。該半導體層形成步驟可以在第一溫度下執行。
根據一個實施方式，反應源可以包括電漿，在電漿中氧氣(O2)和氬氣(Ar)以50：50wt%的比例混合。或者，根據另一 個實施方式，反應源可以包括水(H2O)。因此，該半導體層200可以含有氧化銦(InxOy；x,y>0)。
也就是說，如圖11所示，該半導體層200可以通過前驅物提供步驟-吹掃步驟-O2/Ar電漿提供步驟-吹掃步驟來製備。或者，如圖12所示，可以通過前驅物提供步驟-吹掃步驟-H2O提供步驟-吹掃步驟來製備。
根據一個實施方式，可以根據反應源的種類來控制第一溫度。例如，當反應源包括混合氧氣(O2)和氬氣(Ar)的電漿時，可以將第一溫度控制為高於100℃且低於250℃。備選地，作為另一個示例，當反應源包括水(H2O)時，可以將第一溫度控制為高於100℃且低於200℃。在這種情況下，可以改善包括該半導體層200的電晶體的性能(例如遷移率、開/關比等)。
可以在第二溫度下對該半導體層200進行熱處理(S240)。例如，可以通過紫外光(UV)對該半導體層200進行熱處理。替代地，作為另一個示例，可以在爐中對該半導體層200進行熱處理。
根據本發明第二實施例之製備半導體層的方法可以包含：製備一基板100；在該基板100上提供一含有銦的前驅物；通過在該提供有該前驅物的基板100上提供一反應源，使該前驅物與該反應源彼此進行反應，以形成一半導體層200；及對該半導體層 200進行熱處理，其中，根據該反應源的種類控制該半導體層200之熱處理的溫度。因此，可以改善包括該半導體層200的電晶體的電性能。
上面已經描述了根據本發明實施例之製備半導體層的方法和電晶體。在下文中，將描述根據本發明實施例之製備半導體層的方法，以及電晶體的具體實驗示例和性能評估結果。
實施例1之半導體薄膜的製備
實施例1的IGO半導體薄膜是通過執行第一前驅物提供步驟-吹掃步驟-O2/Ar(50：50wt%)電漿提供步驟-吹掃步驟-第二前驅物提供步驟-吹掃步驟-O2/Ar(50：50wt%)電漿提供步驟-吹掃步驟形成在基板上。作為第一前驅物與第二前驅物，分別是使用下式1與式2所示的化合物：
Figure 110113289-A0305-02-0020-7
Figure 110113289-A0305-02-0020-8
在上述過程中，將第一前驅物提供步驟-吹掃步驟-O2/Ar電漿提供步驟-吹掃步驟定義為第一單元製程，並將第二前驅物提供步驟-吹掃步驟-O2/Ar電漿提供步驟-吹掃步驟定義為第二單元製程，且重複執行每個單元製程。
更具體地，以2：1、3：1、4：1、6：1、9：1和19：1的比例重複執行第一單元製程：第二單元製程，且半導體將根據各比例所製備的薄膜定義為實施例1-1、實施例1-2、實施例1-3、實施例1-4、實施例1-5及實施例1-6的半導體薄膜。在實施例1-1至1-6的半導體薄膜的製程中，第一單元製程：第二單元製程的比率總結在下表1中。
Figure 110113289-A0305-02-0021-14
比較例1之半導體薄膜的製備
比較例1的IGO半導體薄膜是通過執行第一前驅物提供步驟-吹掃步驟-O2/Ar(50：50wt%)電漿提供步驟-吹掃步驟-第二前驅物提供步驟-吹掃步驟-O2/Ar(50：50wt%)電漿提供步驟-吹掃步驟形成在基板上。作為第一前驅物，是使用[3-(二甲基胺基) 丙基]二甲基銦{[3-(dimethylamino)propyl]dimethyl indium；DADI}，並且作為第二前驅物，是使用三甲基鎵(trimethylgallium；TMGa)。
另外，如實施例1的半導體薄膜中所述，將第一單元製程：第二單元製程的比例控制為2：1、3：1、4：1、6：1、9：1及19：1。將根據各個比例所製備的半導體薄膜定義為比較例1-1至1-6的半導體薄膜。
實施例1之電晶體的製備
實施例1-1至1-6的電晶體是通過在Si閘極上形成SiO2閘極絕緣膜(厚度為100nm)，接著，根據實施例1-1至1-6在閘極絕緣膜上形成半導體薄膜(厚度為20nm)、ITO源電極(厚度為100nm)及ITO汲極電極(厚度為100nm)來製備。
圖13是是一說明本發明實施例1之半導體薄膜中的In生長速率的圖。圖14是一說明本發明實施例1之半導體薄膜中的Ga生長速率的圖。
參照圖13與14，製備實施例1的半導體薄膜，且測量和說明第一前驅物與第二前驅物溫度(℃)的GPC(Å/cycle)及折射率(refractive index)。半導體薄膜的總生長溫度控制在200℃，O2/Ar電漿控制在300W和5s。另外，測量實施例1-2至1-6 之半導體薄膜的計算沉積速率(calculated deposition rate)和實際沉積速率(actual deposition rate)，並結果總結在下表2中。
Figure 110113289-A0305-02-0023-15
從表2可以確認，對於實施例1-3的半導體薄膜，計算沉積速率與實際沉積速率匹配。
另外，測量實施例1-2至1-6之半導體薄膜的組成比和比較例1-2至1-6之半導體薄膜的組成比。在下表3中總結了實施例1-2至1-6之半導體薄膜的組成比，並在表4中總結了比較例1-2至1-6之半導體薄膜的組成比。
Figure 110113289-A0305-02-0023-16
表4
Figure 110113289-A0305-02-0024-32
從表3可以看出，在使用具有相同配位基的前驅物製備實施例1之半導體薄膜的情況下，當第一單元製程：第二單元製程的比例從3：1增加至6：1，In：Ga的比例從1：0.67降至1：0.30。即可以確認的是，隨著第一單元製程與第二製程處理的重複執行次數之比增加100%(3→6)，Ga與In之比減少約100%(0.67→0.30)。
同時，從表4可以看出，在使用具有不同配位基的前驅物製備比較例1之半導體薄膜的情況下，當第一單元製程：第二單元製程的比例從3：1增加到6：1，In：Ga的比例從1：1.07降低到1：0.71。也就是說，可以確認的是，當第一單元製程與第二單元製程的重複執行次數之比增加100%(3→6)時，Ga與In之比減少約50%(1.07→0.71)。
即可以看出，當使用具有相同配位基的前驅物製備半導體薄膜時，第一單元製程的重複執行次數相對於第二單元製程的重複執行次數之增加比例，及半導體薄膜中鎵(Ga)含量相對於銦 (In)含量之減少比例基本恆定。因此，可以看出，當使用具有相同配位基的前驅物製備IGO薄膜時，通過控制ALD製程的順序，可以輕易地控制IGO薄膜中的In含量和Ga含量。
圖15與16分別是一顯示包含實施例1之經UV退火(UV annealing)之半導體薄膜的電晶體之電性能曲線圖。
參照圖15與16，製備實施例1-2至1-6的電晶體，且在250℃和300℃的溫度下對包括在每個電晶體中之半導體薄膜進行UV退火，然後測量電性能並針對每個半導體薄膜進行說明。
從圖15和16可以看出，隨著半導體薄膜中Ga比例的增加，電晶體的Vth正向偏移且斜率逐漸增加。特別地，可以確認實施例1-3(4：1)之電晶體的遷移率(μsat，cm2/Vs)和開/關比(ION/IOFF)最高，並與紫外光退火溫度無關。
圖17至20分別是一說明包含實施例1之經在爐中進行熱處理之半導體薄膜的電晶體之電性能曲線圖。
參照圖17至20，製備實施例1-1至1-6的電晶體，並在300℃、350℃、400℃和450℃的溫度下對包括在每個電晶體中之半導體薄膜進行熱處理。於室溫下放置3小時，然後測量並說明每個半導體薄膜的電性能。更具體地，圖17說明包括在300℃下進行熱處理之半導體薄膜的電晶體之電性能，其結果總結在下表5中。另外，圖18說明包括在350℃下進行熱處理之半導體薄 膜的電晶體之電性能，其結果總結在下表6中。另外，圖19說明包括在400℃下進行熱處理之半導體薄膜的電晶體之電性能，其結果總結在下表7中。另外，圖20說明包括在450℃下進行熱處理之半導體薄膜的電晶體之電性能，其結果總結在下表8中。
Figure 110113289-A0305-02-0026-18
Figure 110113289-A0305-02-0026-19
表7
Figure 110113289-A0305-02-0027-33
Figure 110113289-A0305-02-0027-21
另外，根據實施例1-3和1-4的電晶體之半導體薄膜的熱處理溫度之遷移率和開/關比，總結在下表9和10中。
Figure 110113289-A0305-02-0027-22
從表9可以確認，當第一單元製程的重複執行次數：第二單元製程的重複執行次數為4：1時，遷移率(μsat)隨著溫度升高。但是，可以確認開/關比(ION/IOFF)逐漸增加到400℃，然後在400℃後再次降低。
Figure 110113289-A0305-02-0028-23
從表10可以確認，當第一單元製程的重複執行次數：第二單元製程的重複執行次數為6：1時，遷移率(μsat)和開關比(ION/IOFF)一直增加到350℃，然後再降低。
因此，從表9與10中可以看出，當第一單元製程的重複執行次數：第二單元製程的重複執行次數為4：1時，半導體薄膜之熱處理溫度被控制為高於350℃且低於450℃，並當第一單元製程的重複執行次數：第二單元製程的重複執行次數為6：1時，半導體薄膜之熱處理溫度被控制為高於300℃且低於400℃，以改善電晶體的電性能。
實施例2之半導體薄膜的製備
通過在基板上執行In前驅物提供步驟-吹掃步驟-O2/Ar(50：50wt%)電漿提供步驟-吹掃步驟來製備薄膜後，將所 製得的薄膜在250℃下進行UV退火1小時以製備實施例2的In2O3半導體薄膜。作為In前驅物，是使用由下式1所示的化合物：
Figure 110113289-A0305-02-0029-9
另外，在通過控制In前驅物提供步驟-吹掃步驟-O2/Ar(50：50wt%)電漿提供步驟-吹掃步驟之製程溫度為100°C、150℃、200℃和250℃來製造半導體薄膜後，將在各個溫度下製備的薄膜分別定義為實施例2-1、2-2、2-3和2-4的半導體薄膜。在下表11中總結實施例2-1、2-2、2-3和2-4的半導體薄膜的製程溫度。
Figure 110113289-A0305-02-0029-25
實施例2之電晶體的製備
實施例2-1至2-4的電晶體是通過在Si閘極上形成SiO2閘極絕緣膜(厚度為100nm)，接著，根據實施例2-1至2-4在閘極絕緣膜上形成半導體薄膜(厚度為20nm)、ITO源電極(厚度為100nm)及ITO汲極電極(厚度為100nm)來製備。
圖21是一說明本發明實施例2之半導體薄膜的電性能的圖。
參照圖21，實施例2-1(100℃)、2-2(150℃)、2-3(200℃)和2-4(250℃)之半導體薄膜的載子濃度(carrier concentration,cm-3)、霍爾遷移率(hall mobility,cm2/Vsec)和電阻率(resistivity,Ohm．cm)皆被測量及說明。
由圖21可知，實施例2的半導體薄膜隨著半導體薄膜的製程溫度上升，載子濃度和霍爾遷移率增加，而電阻率降低。
圖22是一說明本發明實施例2之半導體薄膜的結構的圖。
參照圖22，測量和說明實施例2-1(100℃)、2-2(150℃)、2-3(200℃)和2-4(250℃)的半導體薄膜的晶體結構。由圖22可知，實施例2-1至2-4的所有半導體薄膜均呈立方(cubic)結構，是In2O3的一般結構。
另外，測量實施例2-1至2-4的半導體薄膜的O/In比和雜質，並測量結果總結在下表12中。
Figure 110113289-A0305-02-0030-26
從表12可以確認，實施例2-1至2-4的半導體薄膜不具有碳和氮的雜質並具有1：2的理想In/O比。
圖23至26分別是一說明本發明實施例2之電晶體的電性能的圖。
參照圖23至26，測量並說明本發明實施例2-1至2-4之電晶體的閘極電壓(V)之汲極電流(A)。從圖23和26可以看出，包括在100℃下沉積之半導體薄膜的電晶體表現出絕緣性能，而包括在250℃下沉積之半導體薄膜的電晶體表現出導電性能。同時，如圖24和25所示，因為該半導體薄膜受到UV熱處理，所以包括在150℃和200℃下沉積之半導體薄膜的電晶體表現出半導體特性。
結果，可以看出，當通過執行In前驅物提供步驟-吹掃步驟-O2/Ar(50：50wt%)電漿提供步驟-吹掃步驟來製備In2O3半導體薄膜時，為了有效提高電晶體的電性能，將半導體薄膜沉積溫度控制在高於100℃且低於250℃。
實施例3之半導體薄膜的製備
通過在基板上執行In前驅物提供步驟-吹掃步驟-H2O提供步驟-吹掃步驟來製備薄膜後，將所製得的薄膜在250℃下進行UV退火1小時以製備實施例3的In2O3半導體薄膜。作為In前驅物，是使用由下式1所示的化合物：
Figure 110113289-A0305-02-0032-10
另外，在通過將In前驅物提供步驟-吹掃步驟-H2O提供步驟-吹掃步驟的溫度控制為100℃、150℃、200℃和250℃來製備半導體薄膜後，分別將在各個溫度下所製備的薄膜定義為實施例3-1、3-2、3-3和3-4的半導體薄膜。在下表11中總結實施例3-1、3-2、3-3和3-4的半導體薄膜的處理溫度。
Figure 110113289-A0305-02-0032-27
實施例3之電晶體的製備
實施例3-1至3-4的電晶體是通過在Si閘極上形成SiO2閘極絕緣膜(厚度為100nm)，接著，根據實施例3-1至3-4在閘極絕緣膜上形成半導體薄膜(厚度為20nm)、ITO源電極(厚度為100nm)及ITO汲極電極(厚度為100nm)來製備。
圖27是一說明本發明實施例3之半導體薄膜的電性能的圖。
參照圖27，實施例3-1(100℃)、3-2(150℃)、3-3(200℃)和3-4(250℃)之半導體薄膜的載子濃度(cm-3)、霍爾遷移率(cm2/Vsec)和電阻率(Ohm．cm)皆被測量及說明。
由圖27可知，實施例3的半導體薄膜隨著半導體薄膜的製程溫度上升，載子濃度增加，電阻率降低，且霍爾遷移率維持恆定。
圖28是一說明本發明實施例3之半導體薄膜的結構的圖。
參照圖28，測量和說明實施例3-1(100℃)、3-2(150℃)、3-3(200℃)和3-4(250℃)的半導體薄膜的晶體結構。由圖28可知，實施例3-1(100℃)和3-2(150℃)的半導體薄膜均呈立方結構，是In2O3的一般結構，實施例3-3(200℃)和3-4(250℃)的半導體薄膜表現出菱面體(rhombohedral)結構。
另外，測量實施例3-1至3-4的半導體薄膜的O/In比和雜質，並測量結果總結在下表14中。
Figure 110113289-A0305-02-0033-28
從表14可以確認，實施例3-1至3-4的半導體薄膜具有與晶體結構相同的趨勢，在100℃和150℃下具有約1.3的O/In比。在200℃和250℃下為約1.6，且在100℃下含有約14%的碳雜質。
圖29至32分別是一說明本發明實施例3之電晶體的電性能的圖。
參照圖29至32，測量並說明本發明實施例3-1至3-4之電晶體的閘極電壓(V)之汲極電流(A)。由圖29可知，包括在100℃下沉積之半導體薄膜的電晶體具有絕緣性。如圖31和32所示，包括在200℃和250℃下沉積之半導體薄膜的晶體管表現出導電性能。同時，由圖30可知，因為該半導體薄膜受到UV熱處理，所以包括在150℃下沉積之半導體薄膜的電晶體表現出半導體特性。
結果，可以看出，當通過執行In前驅物提供步驟-吹掃步驟-H2O提供步驟-吹掃步驟來製備In2O3半導體薄膜時，為了有效提高電晶體的電性能，將半導體薄膜沉積溫度控制在高於100℃且低於250℃。
雖已經使用上文中的優選實施例詳細描述了本發明，但是本發明的範圍不限於特定實施例，並應由所附申請專利範圍來解釋。另外，在本發明所屬技術領域中的通常知識者應該理解，在不脫離本發明範圍的情況下可以做出許多修改和變化。
Figure 110113289-A0305-02-0001-1
100:基板
110:閘極絕緣膜
200:半導體層
210:第一材料層
220:第二材料層
S:源電極
D:汲極電極

Claims (8)

  1. 一種製備一半導體層的方法，該方法包含下列步驟：準備一基板；及通過執行一第一單元製程及一第二單元製程在該基板上形成一含有銦和鎵的半導體層，該第一單元製程是使一含有銦的第一前驅物與一第一反應源進行反應，該第二單元製程是使一含有鎵的第二前驅物與一第二反應源進行反應，其中，該第一前驅物與該第二前驅物分別具有一化學結構相同的配位基，其中，該第一前驅物包括如下式1所示的化合物，該第二前驅物包括如下式2所示的化合物：
    Figure 110113289-A0305-02-0036-11
    Figure 110113289-A0305-02-0036-12
     且，該第一反應源與該第二反應源分別包括混合氧氣及氬氣的電漿。
  2. 如請求項1所述的方法，還包含一在形成該半導體層後，對該半導體層進行熱處理的步驟，其中，前述步驟 是根據該第一單元製程的重複執行次數與該第二單元製程的重複執行次數來控制該半導體層的熱處理溫度。
  3. 如請求項2所述的方法，其中，當該第一單元製程的重複執行次數與該第二單元製程的重複執行次數之比為4：1時，該半導體層是在高於350℃且低於450℃的溫度下進行熱處理。
  4. 如請求項2所述的方法，其中，當該第一單元製程的重複執行次數與該第二單元製程的重複執行次數之比為6：1時，該半導體層是在高於300℃且低於400℃的溫度下進行熱處理。
  5. 如請求項2所述的方法，其中，該半導體層是通過紫外光進行熱處理。
  6. 一種製備一半導體層的方法，該方法包含下列步驟：準備一基板；在該基板上提供一含有銦的前驅物；通過在該提供有該前驅物的基板上提供一反應源，使該前驅物與該反應源在第一溫度下彼此進行反應，以形成一半導體層；及在第二溫度下對該半導體層進行熱處理，其中，根據該反應源的種類控制該第一溫度，其中，該前驅物包括如下式1所示的化合物：
    Figure 110113289-A0305-02-0037-13
     且，該反應源包括水或混合氧氣及氬氣的電漿。
  7. 如請求項6所述的方法，其中，該第一溫度控制在高於100℃且低於250℃。
  8. 如請求項6所述的方法，其中，且該第一溫度控制在高於100℃且低於200℃。
TW110113289A 2020-04-16 2021-04-13 製備一半導體層的方法 TWI775386B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200045913A KR102321729B1 (ko) 2020-04-16 2020-04-16 반도체층 및 그 제조방법, 그리고 이를 포함하는 트랜지스터.
KR10-2020-0045913 2020-04-16

Publications (2)

Publication Number Publication Date
TW202204671A TW202204671A (zh) 2022-02-01
TWI775386B true TWI775386B (zh) 2022-08-21

Family

ID=78084798

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110113289A TWI775386B (zh) 2020-04-16 2021-04-13 製備一半導體層的方法

Country Status (6)

Country Link
US (1) US20230146033A1 (zh)
JP (1) JP7515613B2 (zh)
KR (1) KR102321729B1 (zh)
CN (1) CN115380362A (zh)
TW (1) TWI775386B (zh)
WO (1) WO2021210907A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102635426B1 (ko) * 2022-01-11 2024-02-07 한양대학교 산학협력단 C-축 배열 izo 물질막, 및 그 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190014847A (ko) * 2017-08-04 2019-02-13 한양대학교 산학협력단 Igo 박막의 제조 방법, 및 igo 박막 트랜지스터
KR20200008512A (ko) * 2018-07-16 2020-01-28 한양대학교 산학협력단 c축 배향된 결정성 산화물 반도체막을 구비하는 수직형 비휘발성 메모리 소자

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010153802A (ja) * 2008-11-20 2010-07-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
US9171960B2 (en) * 2013-01-25 2015-10-27 Qualcomm Mems Technologies, Inc. Metal oxide layer composition control by atomic layer deposition for thin film transistor
KR101814254B1 (ko) * 2015-10-08 2018-01-31 한양대학교 산학협력단 투명 활성층, 이를 포함하는 박막 트랜지스터, 및 그 제조 방법
KR20180121520A (ko) 2016-02-29 2018-11-07 스미토모 긴조쿠 고잔 가부시키가이샤 산화물 반도체 박막, 산화물 반도체 박막의 제조 방법 및 그것을 이용한 박막 트랜지스터
KR102328782B1 (ko) * 2017-03-06 2021-11-22 한양대학교 산학협력단 아연 및 인듐을 포함하는 산화물 반도체 박막 및 그 제조 방법
KR102059636B1 (ko) 2017-12-07 2020-02-20 연세대학교 산학협력단 산화물 반도체 박막 트랜지스터 및 그 제조 방법
KR102087858B1 (ko) * 2018-04-18 2020-03-12 주식회사 한솔케미칼 원자층 증착용(ald), 화학 기상 증착용(cvd) 전구체 화합물 및 이를 이용한 ald/cvd 증착법
KR102142268B1 (ko) * 2018-06-25 2020-08-12 삼성전자 주식회사 전이금속에 의해 결정화 유도된 다결정질 금속 산화물 채널층을 구비하는 박막트랜지스터 및 수직형 비휘발성 메모리 소자
JP2020009960A (ja) * 2018-07-11 2020-01-16 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
KR102180242B1 (ko) * 2019-02-19 2020-11-18 한양대학교 산학협력단 고유전율 트랜지스터 및 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190014847A (ko) * 2017-08-04 2019-02-13 한양대학교 산학협력단 Igo 박막의 제조 방법, 및 igo 박막 트랜지스터
KR20200008512A (ko) * 2018-07-16 2020-01-28 한양대학교 산학협력단 c축 배향된 결정성 산화물 반도체막을 구비하는 수직형 비휘발성 메모리 소자

Also Published As

Publication number Publication date
CN115380362A (zh) 2022-11-22
JP2023522043A (ja) 2023-05-26
KR102321729B1 (ko) 2021-11-05
TW202204671A (zh) 2022-02-01
KR20210128128A (ko) 2021-10-26
WO2021210907A1 (ko) 2021-10-21
US20230146033A1 (en) 2023-05-11
JP7515613B2 (ja) 2024-07-12

Similar Documents

Publication Publication Date Title
Al-Jawhari A review of recent advances in transparent p-type Cu2O-based thin film transistors
JP5744726B2 (ja) 多重アクティブチャネル層を用いた薄膜トランジスタ
Maeng et al. Atomic layer deposited p-type copper oxide thin films and the associated thin film transistor properties
KR101284587B1 (ko) Ｐ-형 투명 산화물 반도체, 이를 포함하는 트랜지스터 및 그 제조방법
US20140252350A1 (en) Thin film transistor and method of manufacturing the same
US20080277656A1 (en) METHOD OF MANUFACTURING ZnO SEMICONDUCTOR LAYER FOR ELECTRONIC DEVICE AND THIN FILM TRANSISTOR INCLUDING THE ZnO SEMICONDUCTOR LAYER
US10311992B2 (en) Transparent conducting films including complex oxides
US20080191350A1 (en) Magnesium-doped zinc oxide structures and methods
US20060131671A1 (en) Electronic device including dielectric layer, and a process for forming the electronic device
WO2006070799A1 (ja) ＭＯＣＶＤ（有機金属化学蒸着）法によるＺｎＯ系透明導電膜の製造方法
US8859331B2 (en) Compositions used in formation of oxide material layers, methods of forming an oxide material layer using the same, and methods of fabricating a thin film transistor using same
TW200827479A (en) Atomic layer deposited barium strontium titanium oxide films
KR101812702B1 (ko) 박막 트랜지스터 및 그 제조 방법
TWI775386B (zh) 製備一半導體層的方法
Chao et al. Characterization of nitrogen doped p-type ZnO thin films prepared by reactive ion beam sputter deposition
KR101531606B1 (ko) 자발적 연소 반응이 발생하는 인듐아연 산화물계 반도체 잉크 조성물 및 이를 통해 제조되는 무기 반도체 박막
CN111549329A (zh) 铁电薄膜的制备方法、铁电存储器及其制备方法
KR102241097B1 (ko) 이차원 전자 가스를 포함하는 박막, 그 제조 방법, 및 이를 포함하는 트랜지스터
KR102308979B1 (ko) 유-무기 하이브리드 박막 및 그 제조 방법
KR20100055655A (ko) ｎ-타입 ＺｎＯ 반도체 박막의 제조 방법 및 박막 트랜지스터
KR20170142982A (ko) 박막 트랜지스터의 제조 방법
JP2022118459A (ja) Ｌｉドープｐ型ＮｉＯ薄膜の製造方法
KR102686124B1 (ko) 헥사고날 구조를 갖는 준-단배향 igzo 물질막, 및 그 제조방법, 그리고 준-단배향 igzo 물질막이 사용된 반도체 소자
Aguilar del Valle et al. Design, growth, and characterization of crystalline copper oxide p-type transparent semiconductive thin films with figures of merit suitable for their incorporation into translucent devices
KR102693443B1 (ko) 인듐 질산화물 박막 및 그 제조 방법, 그리고 이를 포함하는 트랜지스터

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent