CN103137449A - 栅极的制作方法、晶体管的制作方法 - Google Patents
栅极的制作方法、晶体管的制作方法 Download PDFInfo
- Publication number
- CN103137449A CN103137449A CN2011102984270A CN201110298427A CN103137449A CN 103137449 A CN103137449 A CN 103137449A CN 2011102984270 A CN2011102984270 A CN 2011102984270A CN 201110298427 A CN201110298427 A CN 201110298427A CN 103137449 A CN103137449 A CN 103137449A
- Authority
- CN
- China
- Prior art keywords
- grid
- annealing
- back taper
- manufacture method
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供一种栅极的制作方法,包括以下步骤:在半导体衬底上形成倒锥形栅极;对所述倒锥形栅极进行退火处理,以改善栅极的形状。所述倒锥形栅极的材料可以为非晶硅、单晶硅、多晶硅、非晶锗、单晶锗、锗化硅、金属或金属合金。在半导体衬底上形成倒锥形栅极的步骤前,还可以包括在半导体衬底上形成二氧化硅层的步骤,所述倒锥形栅极形成在所述二氧化硅层上方。本发明还提供一种晶体管的制作方法。本发明通过对倒锥形栅极的退火处理,获得表面平坦、无基脚或基角很小、且侧壁无扭曲的栅极结构。
Description
技术领域
本发明涉及半导体器件制造技术领域,尤其涉及栅极与晶体管的制作方法。
背景技术
随着半导体制造技术的飞速发展,半导体器件为了达到更快的运算速度、更大的数据存储量以及更多的功能,集成电路芯片朝向更高的元件密度、高集成度方向发展。在半导体器件的发展过程中,栅极的制作好坏直接影响着晶体管的性能及半导体器件的质量。
以NMOS晶体管为例,现有的形成栅极的具体工艺如下:参考图1所示,提供半导体衬底100,在半导体衬底100中掺杂离子,形成P型掺杂阱(未图示);用热氧化法或化学气相沉积法在半导体衬底100上形成栅介质层102,所述栅介质层102的材料为氧化硅;用化学气相沉积法在栅介质层102上形成多晶硅层104;在多晶硅层104上形成光刻胶层(未图示),经过曝光显影工艺定义出栅极图形;以光刻胶层为掩模,在多晶硅层104中注入预定深度的离子105,用以减小多晶硅层104作为栅极电极的电阻率,增加其导电性,所述离子105可以为磷离子。
参考图2,接着,继续以光刻胶层为掩模,刻蚀多晶硅层104和栅介质层102至露出半导体衬底100,刻蚀后的多晶硅层104作为栅极104a,与刻蚀后的栅介质层102a构成栅极结构103;去除光刻胶层后,将带有各膜层的半导体衬底100放入反应室中,在氢气、氮气或氧气环境中对栅极104进行退火处理107,使栅极104a表面平整。
请参照图3,将带有各膜层的半导体衬底100从反应室取出后,用化学气相沉积法在半导体衬底100及栅极104a上形成氮化硅层(未图示);用干法刻蚀法刻蚀氮化硅层,去除半导体衬底100上的氮化硅层,并在栅极结构103两侧形成偏移间隙壁106;以栅极结构103为掩模,向半导体衬底100中注入N型离子,于栅极结构103两侧的P型掺杂阱中形成N型源/漏极延伸区108。
参照图4所示,于栅极结构103两侧的偏移间隙壁106上形成侧墙109;继续以栅极结构106为掩模,向半导体衬底100中注入N型离子,形成N型源/漏极110;将带有各膜层及器件的半导体衬底100放入退火炉内,对半导体衬底100进行退火,使注入的离子扩散均匀。
上面图中展示的仅是理想工艺条件下制得的源漏极、栅极形状的示意图。但是,在实际生产时,利用上述方法制得的栅极结构有明显缺陷。例如,利用掩模刻蚀多晶硅层104的工艺中,形成的栅极104a底面与栅介质层102a的交界处通常会形成基角1041,如图5(a)中所示,并且栅极104a的表面也较粗糙,这些都会影响到栅极的性能。为改善栅极104a表面的粗糙度,通常会对栅极104a表面进行退火处理,如图2中所示;然而,这里的退火处理虽然可以改善表面的粗糙度,但却会使栅极104a的侧壁产生扭曲,如图5(b)所示,这同样是不希望出现的。
因而,有必要提供一种制作栅极的方法,以解决上述问题。
发明内容
本发明的目的是提供一种栅极的制作方法,以提高栅极的性能。本发明的另一目的是提供一种晶体管的制作方法,其通过改善栅极的性能以提高晶体管的性能。
为实现上述目的,本发明提供一种栅极的制作方法,包括以下步骤:
在半导体衬底上形成倒锥形栅极;
对所述倒锥形栅极进行退火处理,以改善栅极的形状。
为实现上述目的,本发明还提供一种晶体管的制作方法,其采用上述的栅极制作方法来制作栅极。
与现有技术相比,本发明具有以下优点:
本发明通过对倒锥形栅极的退火处理,获得表面平坦、无基脚或基角很小、且侧壁无扭曲的栅极结构,从而提高栅极及整个器件的工作性能。
附图说明
图1至图4是现有晶体管形成方法的示意图。
图5是现有技术形成的晶体管结构中栅极缺陷的示意图。
图6是本发明提供的形成栅极的具体实施方式流程图。
图7至图11是本发明提供的形成栅极的实施例示意图。
图12至图13是本发明提供的形成栅极的另一实施例的示意图。
具体实施方式
图6是本发明提供的晶体管制作方法的具体实施方式流程图。如图6所示,首先执行步骤S101,在半导体衬底上形成倒锥形栅极。
这里所说的倒锥形栅极指的是顶部尺寸大于底部尺寸、并且整体结构大体呈锥形的栅极。需要说明的是,这里提供的倒锥形栅极是为了补偿后续过程中退火处理的栅极的变形,因而,对于一些顶部尺寸大于底部尺寸的其它形状,只要它也是为了补偿后续退火工艺的变形量,就应当将其理解为倒锥形。
根据所需栅极类型的不同,这里所说的倒锥形栅极的材料可以是非晶硅或晶态硅(也称晶体硅,其可以是单晶硅或多晶硅),这样可以在后续形成多晶硅栅极;倒锥形栅极的材料也可以是非晶态或晶态的金属或金属合金,以便在后续形成金属栅极。
在形成倒锥形栅极之前,可以预先在半导体衬底上形成栅介质层(比如二氧化硅层),以隔离倒锥形栅极和下方的半导体衬底,尤其是隔离倒锥形栅极与形成在半导体衬底中位于源漏极之间的沟道。
接着,执行步骤S102,对所述倒锥形栅极的暴露在外的侧壁及所述半导体衬底进行退火处理,以形成表面平坦、无基脚或基角很小、且侧壁无扭曲的栅极结构。
本领域人员熟知的是,对普通栅极的退火处理可以改善表面的粗糙度,但是也会导致栅极侧壁的扭曲,而侧壁的扭曲或变形是应该尽力避免的。所以,除非不得已,一般不会为了改善表面粗糙度而对形成后的栅极进行退火处理;即便不得不采用退火处理,通常也会通过另外的方式修正栅极侧壁的变形,否则将极大地损坏栅极的性能。发明人在研究中发现,对倒锥形栅极的退火处理,一方面改善了栅极表面的粗糙度,使其平整、光滑,另一方面也没有产生前述的侧壁变形或者只产生了极轻微的形变,完全在可接受范围之内,从而避免了后续的修复步骤。
另外,对半导体衬底的退火处理,可以在栅极结构(主要是指栅介质层)下方形成切口结构(Notch),从而有利于提高栅介质层的完整性(GOIperformance)。在退火过程中,由于栅介质层与半导体衬底之间(主要是栅介质层的氧粒子与半导体衬底的硅粒子之间)庞大的界面能量,栅介质层(主要是栅介质层边缘)下方的硅粒子会向别处迁移,从而在栅介质层边缘的下方形成切口结构。测试结果表明,栅介质层边缘下方的切口可以改善栅介质层的完整性(GOI performance)。
不仅如此,由于倒锥形栅极的底部尺寸明显小于顶部,即便退火处理后,栅极底部与半导体衬底(或栅极氧化层)的连接处仍不会出现向外凸伸的基角,从而也保证了栅极及半导体器件的性能。
需要说明的是,对不同材料的倒锥形栅极进行退火时,为获得较理想的栅极结构,可能要选择不同的时间、温度、压力等参数。由于可用作栅极的材料众多,发明人不可能逐一给出参数范围;但发明人相信,基于本发明给出的提示—对倒锥形栅极的退火可以获得较佳的栅极形状,以及对退火工艺的基本了解,本领域技术人员应该能找出合适的参数,虽然未必是最佳的参数。
再说明一点,选择非晶态物质(例如非晶硅、非晶态的金属或合金)作为倒锥形栅极的材料会带来另外的好处。一方面,非晶态材料的表面较光滑、平整,栅极的制作过程中几乎无需担忧栅极表面粗糙度会过高的问题;另一方面,利用退火修复倒锥形栅极形状的同时,也会实现材料的晶体化,因而不需要单独的非晶态转化晶态的工艺步骤。
另外,当所需的栅极需要进行掺杂以改善电阻时,既可以选择在对倒锥形栅极的退火前进行,也可以选择在对倒锥形栅极的退火后进行。但是,选择在退火前进行的,需要考虑掺入的杂质在退火过程中可能产生的对栅极形状的影响,必要时采取调整退火参数或适当变更倒锥形栅极形状的措施将其抵消。
在步骤S102后,还可以另外执行形成栅极侧壁、形成源漏极的步骤。在后文的具体实施例中会作介绍,这里不予说明。
图7至图11是本发明形成晶体管的实施例示意图。如图7所示,提供半导体衬底110,所述半导体衬底110上形成有栅介质层120。所述半导体衬底110内还形成有隔离结构100,用于隔离后续形成的有源区。
所述半导体衬底110可以选自硅基底、绝缘层上的硅(SOI)、或者还可以是其它的材料,例如砷化镓等III-V族化合物。所述栅介质层120为氧化硅、氮氧化硅、氮化硅之一或组合。
继续参考图7,在所述栅介质层120上形成栅极材料层130。所述栅极材料层130的材料为多晶硅、非晶硅、单晶硅、多晶锗、非晶锗、单晶锗、锗化硅之一。
所述栅极材料层130掺杂有离子,所述掺杂离子与栅极材料层130的材料对应如下:若所述栅极材料层130的材料为多晶硅、非晶硅、单晶硅之一,则所述掺杂离子可以为磷、硼、砷、锗中一种或多种;若所述栅极材料层130的材料为多晶锗、非晶锗、单晶锗之一,则所述掺杂离子可以为磷、硼、砷、硅中一种或多种;若所述栅极材料层130的材料为锗化硅,则所述掺杂离子可以为磷、硼、砷中的一种或多种。
进一步地,所述栅极材料层130内的离子掺杂浓度随栅极材料层130的厚度呈梯度分布,所述梯度分布为离子浓度随栅极材料层130的厚度递增或随栅极材料层130的厚度递减。所述梯度分布还可以为线性分布或非线性分布。
作为一个实施例,所述具有浓度递增或递减的栅极材料层130可以分别通过以下方式获得:
1、通过化学气相沉积法形成具有浓度递增栅极材料层130,具体包括:沉积栅极材料层130的同时,采用掺杂气体对栅极材料层130进行离子掺杂,且随着所述栅极材料层130的沉积厚度增加,逐渐增加掺杂气体的流量或者浓度,形成离子浓度随栅极材料层130的厚度递增的栅极材料层130。所述栅极材料层130的顶部掺杂离子浓度最大,底部掺杂离子浓度最小。
以形成硼离子浓度随多晶硅牺牲层厚度递增的多晶硅牺牲层为例,在采用现有工艺形成多晶硅牺牲层的同时,采用三氟化硼(BF3)对多晶硅牺牲层进行掺杂,随着多晶硅沉积厚度的增加,增加三氟化硼(BF3)的流量,形成硼离子浓度随多晶硅牺牲层厚度递增的多晶硅牺牲层。
2、通过化学气相沉积法形成具有浓度递减栅极材料层130,具体包括:沉积栅极材料层130的同时,采用掺杂气体对栅极材料层130进行离子掺杂,且随着所述栅极材料层130的沉积厚度增加,逐渐减少掺杂气体的流量或者浓度,形成离子浓度随栅极材料层130的厚度递减的栅极材料层130。所述栅极材料层130的顶部掺杂离子浓度最小,底部掺杂离子浓度最大。
以形成磷离子浓度随多晶硅牺牲层厚度递减的多晶硅牺牲层为例,在采用现有工艺形成多晶硅牺牲层的同时,采用磷烷(PH3)对多晶硅牺牲层进行掺杂,随着多晶硅沉积厚度的增加,减少磷烷(PH3)的流量,形成磷离子浓度随多晶硅牺牲层厚度递减的多晶硅牺牲层。
如图8所示,在所述栅极材料层130上形成图案化的掩模层140,所述掩模层140的图案与后续形成的倒锥形栅极的位置对应。所述掩模层140可以是单一的光刻胶层,也可以是氧化硅层、氮氧化硅层和光刻胶层的多层结构。
如图9所示,以所述掩模层140为掩模,对所述栅极材料层130进行刻蚀,形成倒锥形栅极150。随着刻蚀的进行,倒锥形栅极150的侧壁将逐渐收缩,最终得到一个底部宽度小顶部宽度大、具有倾斜侧壁的倒锥形栅极150。经过发明人大量的创造性劳动,发现所述倒锥形栅极150的侧壁与所述栅介质层120表面成的锐角范围为45°到80°,尤其是60°到75°时,后续退火后形成的栅极形状较优。
具体地,所述刻蚀气体包括氯气(Cl2)、溴化氢(HBr)、六氟化硫(SF6)、三氟化氮(NF3)或四氟化碳(CF4)中的一种或多种。其中,对于具有不同的离子浓度梯度分布,刻蚀气体的选择是不同的,具体包括:
1、对于离子浓度从顶部至底部递减的栅极材料层130,选择的刻蚀气体对离子浓度较高的栅极材料层130具有较低的横向刻蚀率,对于离子浓度越低的栅极材料层130具有较高的横向刻蚀率。通过具有横向刻蚀率差异率的刻蚀气体对栅极材料层130的刻蚀,得到顶部宽度大于底部宽度的倒锥形栅极150。
作为一个实施例,以掺杂离子为磷离子,所述栅极材料层130的离子浓度递减为例,则可以选择溴化氢气体对所述栅极材料层130进行刻蚀,随着刻蚀进程,所述刻蚀气体横向刻蚀率增加,最后形成顶部宽度大于底部宽度的倒锥形栅极150。所述溴化氢气体的流量为50sccm至250sccm,所述刻蚀时间为10秒至100秒;所述刻蚀的腔体压力为5毫托至50毫托;所述刻蚀功率为500瓦至1000瓦。
2、对于离子浓度从顶部至底部递增的栅极材料层130,选择的刻蚀气体对离子浓度较低的栅极材料层130具有较低的横向刻蚀率,对于离子浓度越高的栅极材料层130具有较高的横向刻蚀率。通过所述具有横向刻蚀率差异的刻蚀气体对栅极材料层130的刻蚀,得到顶部宽度大于底部宽度的倒锥形栅极150。
在理想状况下,刻蚀形成的倒锥形栅极150会呈规则的锥形,但在实际工艺中倒锥形栅极150侧壁与栅介质层120的交界处通常形成基角152。
如图10所示,去除掩模层140,并将带有各膜层的半导体衬底110放入退火炉中,对倒锥形栅极150进行退火,使栅极形状得以重塑,形成表面平坦、无基脚或基角很小、且侧壁无扭曲的栅极150’。需说明的是,若最初形成倒锥形栅极150的材料为非晶硅或单晶硅,这里的退火工艺在重塑栅极形状的同时也会使它们多晶化而形成多晶硅栅极。
本实施例中,采用的退火方法可以为均温退火、尖峰退火、炉管退火或准分子激光退火等。如果采用炉管退火,则退火温度为700℃~850℃,退火时间为10分~30分,退火所需压力为15托~100托,退火采用的气体为氢气或氮气,流量为5SLM~30SLM(标准升/分)。作力一个优选的实施例,用炉管退火最佳的温度选用800℃,退火所用时间为15分钟,退火所需压力为80托,此时氮气的流量为20SLM。
如果采用均温退火,则退火温度为950℃~1100℃,退火时间为5秒~20秒,退火所需压力为15托~100托,退火采用的气体为氢气或氮气,流量为5SLM~30SLM。作为一个优选的实施例,用均温退火最佳的温度选用1000℃,退火所用时间为10秒,退火所需压力为80托,此时氮气的流量为20SLM。
如果采用尖峰退火的温度为1000℃~1050℃,退火所需压力为15托~100托,退火采用的气体为氢气或氮气,流量为5SLM~30SLM。作为一个优选的实施例,用尖峰退火最佳的温度选用1020℃,退火所需压力为80托,此时氮气的流量为20SLM。
如图11所示,以栅极150’为掩模,在所述半导体衬底110内形成浅离子掺杂区161;然后,在栅极150’两侧的半导体衬底110上形成侧墙170,并以所述侧墙170为掩模,在所述半导体衬底110内形成源/漏区162。在其他实施例中,也可以直接对栅极150’两侧的半导体衬底110进行源/漏离子注入,形成源/漏区;所述源/漏区的形成也可以参考现有的源/漏区形成工艺,在这里就不一一例举。
图12至图13为本发明提供的形成倒锥形栅极的另一种方法的示意图。首先,依照前面实施例中给出的方法,形成如图3所示结构,包括:半导体衬底110,位于所述半导体衬底110的栅介质层120和栅极材料层130,及位于所述牺牲层上图案化的掩模层140,所述掩模层140的图案与后续形成的栅极位置对应。所述半导体衬底110内还形成有隔离结构100,用于隔离后续形成的有源区。所述栅极材料层130中同样掺杂有浓度呈梯度变化的离子。
而后,以所述掩模层140为掩模,如图12所示,对所述栅极材料层130进行刻蚀,形成初始栅极250。所述初始栅极250的侧壁垂直于所述栅介质层120。
所述刻蚀工艺可以为现有的刻蚀工艺,具体地,选择的刻蚀气体可以是氯气、溴化氢或六氟化硫中的一种或多种。所述刻蚀气体对栅极材料层130的离子浓度梯度不敏感,刻蚀形成侧壁垂直于所述栅介质层120。
理想状况下,初始栅极250会呈规则的矩形且表面光滑,但在实际工艺中初始栅极250侧壁与栅介质层120的交界处通常形成基角252,这会极坏的影响栅极的工作性能;不仅如此,初始栅极250表面通常也较粗糙。
如图13所示,对所述初始栅极250进行修正,形成倒锥形栅极250’。所述修正为湿法刻蚀。所述倒锥形栅极250’具有倾斜侧壁,其底部宽度小顶部宽度大。其中,所述倒锥形栅极250’的侧壁与所述栅介质层120表面所成锐角范围为45°到80°。
还需要说明的是,本实施例中采用先刻蚀形成垂直侧壁的替代栅电极层,再采用湿法刻蚀工艺形成具有倾斜侧壁的替代栅电极层,具有刻蚀精准,形成的具有倾斜侧壁的替代栅电极层精密度高的优点。且与一步干法刻蚀形成的侧壁相比,所述采用先干法刻蚀后湿法刻蚀形成的侧壁与栅介质层所成的锐角范围更大。
所述湿法刻蚀的溶液为以下溶液之一:氢氟酸和硝酸的混合溶液;氢氟酸溶液;氢氧化钾溶液;四甲基氢氧化铵溶液;双氧水;氯化氢和双氧水的混合溶液;氨水和双氧水的混合溶液。其中,对于具有不同的离子浓度梯度分布,所述刻蚀溶液的选择是不同的,具体包括:
1、对于离子浓度从顶部至底部递减的栅极材料层130,选择的刻蚀溶液对离子浓度较高的栅极材料层130具有较低的横向刻蚀率,对于离子浓度较低的刻蚀栅极材料层130具有较高的横向刻蚀率。通过具有横向刻蚀率差异的刻蚀溶液对栅极材料层130的刻蚀,得到顶部宽度大于底部宽度的倒锥形栅极250’。
作为一个实施例,以掺杂离子为磷离子,所述栅极材料层130的离子浓度从顶部至底部递减为例,则可以选择氢氟酸和硝酸的混合溶液对所述栅极材料层130进行刻蚀,随着刻蚀进程,氢氟酸和硝酸的混合溶液具有横向刻蚀率差异,最后形成顶部宽度大于底部宽度的倒锥形栅极250’。所述氢氟酸和硝酸的混合溶液中的混合比为5∶1,所述刻蚀时间为10秒至100秒。
2、对于离子浓度从顶部至底部递增的栅极材料层130,选择的刻蚀溶液对离子浓度较低的栅极材料层130具有较低的横向刻蚀率,对于离子浓度较高的栅极材料层130具有较高的横向刻蚀率。通过所述具有横向刻蚀率差异的刻蚀溶液对栅极材料层130的刻蚀,得到顶部宽度大于底部宽度的倒锥形栅极250’。
形成具有倾斜侧壁的倒锥形栅极250’之后,可采取与上述实施例中相同的退火工艺,从而重塑栅极的形状,获得优化的栅极。
不管是图7至图11对应的实施例,还是图12、图13给出的实施例中,倒锥形栅极150的形成依赖于栅极材料层130中的掺杂浓度,所以它可能不适用于不需要掺杂的栅极结构的制作。鉴于此,发明人另外给出一种适于制作无掺杂栅极的方法,具体如下:利用前面实施例中的方法制得掺杂的倒锥形栅极150、250’;在所述倒锥形栅极150、250’周围沉积介质层;去除倒锥形栅极150、250’,从而在介质层内形成倒锥形的沟槽;采用填充物质填充沟槽形成倒锥形的金属栅极或多晶硅栅极;去除倒锥形金属栅极或多晶硅栅极周围的介质层,使得倒锥形栅极的侧壁、顶壁暴露在外。形成具有倾斜侧壁的倒锥形栅极之后,同样可采取与上述实施例中相同的退火工艺,从而重塑栅极的形状,获得优化的栅极。
虽然本发明已以较佳实施例披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (15)
1.一种栅极的制作方法,其特征在于,包括以下步骤:
在半导体衬底上形成倒锥形栅极;
对所述倒锥形栅极进行退火处理,以改善栅极的形状。
2.根据权利要求1所述的栅极的制作方法,其特征在于,所述倒锥形栅极的材料为非晶硅、单晶硅、多晶硅、非晶锗、单晶锗、锗化硅、金属或金属合金。
3.根据权利要求1所述的栅极的制作方法,其特征在于,在半导体衬底上形成倒锥形栅极的步骤前,另包括在半导体衬底上形成二氧化硅层的步骤;所述倒锥形栅极形成在所述二氧化硅层上方。
4.根据权利要求1所述的栅极的制作方法,其特征在于,所述在半导体衬底上形成倒锥形栅极的步骤,包括:
形成栅极材料层,所述栅极材料层具有随所述栅极材料层的厚度呈浓度梯度分布的掺杂离子;
刻蚀所述栅极材料层,以形成所述倒锥形栅极。
5.根据权利要求4所述的栅极的制作方法,其特征在于,所述掺杂离子为磷、硼、砷、锗或硅中的一种或多种。
6.根据权利要求4所述的栅极的制作方法,其特征在于,所述梯度分布为掺杂离子的浓度随栅极材料层的厚度递增或随栅极材料层的厚度递减。
7.根据权利要求4所述的栅极的制作方法,其特征在于,所述牺牲层的刻蚀工艺为通过干法刻蚀工艺一次性完成。
8.根据权利要求7所述的栅极的制作方法,其特征在于,所述干法刻蚀的刻蚀气体包括氯气、溴化氢、六氟化硫、三氟化氮或四氟化碳中的一种或多种。
9.根据权利要求1所述的栅极的制作方法,其特征在于,所述栅极材料层的刻蚀工艺通过干法刻蚀和湿法刻蚀共同完成,包括:
干法刻蚀所述栅极材料层形成初始栅极,所述初始栅极具有垂直于半导体衬底的侧壁;
湿法刻蚀所述初始栅极形成所述倒锥形栅极。
10.根据权利要求9所述的栅极的制作方法,其特征在于,所述湿法刻蚀的溶液为以下溶液之一:氢氟酸和硝酸的混合溶液;氢氟酸溶液;氢氧化钾溶液;四甲基氢氧化铵溶液;双氧水;氯化氢和双氧水的混合溶液;氨水和双氧水的混合溶液。
11.根据权利要求1所述的栅极的制作方法,其特征在于,所述倒锥形栅极的侧壁与所述半导体衬底的表面所成的锐角在45°到80°之间。
12.根据权利要求1所述的栅极的制作方法,其特征在于,所述退火处理为均温退火、尖峰退火、炉管退火或准分子激光退火。
13.一种晶体管的制作方法,其特征在于,其采用如权利要求1至12任一项所述的栅极制作方法来制作栅极。
14.根据权利要求13所述的晶体管的制作方法,其特征在于,对所述倒锥形栅极进行退火处理的步骤后,另包括:
以退火处理后的栅极为掩模,进行离子注入,以在所述半导体衬底内形成浅离子掺杂区;
在退火处理后的栅极的侧壁形成侧墙,并以所述侧墙为掩模,进行离子注入,以在所述半导体衬底内形成源/漏区。
15.根据权利要求13所述的晶体管的制作方法,其特征在于,对所述倒锥形栅极进行退火处理的步骤后,另包括:
以退火处理后的栅极为掩模,进行离子注入,以在所述半导体衬底内形成源/漏区。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110298427.0A CN103137449B (zh) | 2011-12-01 | 2011-12-01 | 栅极的制作方法、晶体管的制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110298427.0A CN103137449B (zh) | 2011-12-01 | 2011-12-01 | 栅极的制作方法、晶体管的制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103137449A true CN103137449A (zh) | 2013-06-05 |
CN103137449B CN103137449B (zh) | 2016-04-20 |
Family
ID=48497103
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110298427.0A Active CN103137449B (zh) | 2011-12-01 | 2011-12-01 | 栅极的制作方法、晶体管的制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103137449B (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106716624A (zh) * | 2014-09-24 | 2017-05-24 | 高通股份有限公司 | 具有非晶态金属层的金属栅 |
CN112670172A (zh) * | 2020-12-29 | 2021-04-16 | 上海集成电路装备材料产业创新中心有限公司 | 一种金属栅器件的制备方法 |
CN112951928A (zh) * | 2019-12-09 | 2021-06-11 | 财团法人工业技术研究院 | 电极结构与太阳电池结构 |
CN113488533A (zh) * | 2021-06-17 | 2021-10-08 | 惠科股份有限公司 | 薄膜晶体管及其制备方法、显示装置 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4774200A (en) * | 1985-03-26 | 1988-09-27 | Sumitomo Electric Industries, Ltd. | Schottky-gate field effect transistor and method for producing the same |
US5877530A (en) * | 1996-07-31 | 1999-03-02 | Lsi Logic Corporation | Formation of gradient doped profile region between channel region and heavily doped source/drain contact region of MOS device in integrated circuit structure using a re-entrant gate electrode and a higher dose drain implantation |
US6060375A (en) * | 1996-07-31 | 2000-05-09 | Lsi Logic Corporation | Process for forming re-entrant geometry for gate electrode of integrated circuit structure |
JP2001015753A (ja) * | 1999-04-28 | 2001-01-19 | Toshiba Corp | 半導体装置およびその製造方法 |
CN101079376A (zh) * | 2006-05-22 | 2007-11-28 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制造方法 |
CN101123271A (zh) * | 2006-08-11 | 2008-02-13 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其制造方法 |
US20090162983A1 (en) * | 2007-12-24 | 2009-06-25 | Samsung Electronics Co., Ltd. | Method of fabricating schottky barrier transistor |
CN101587895A (zh) * | 2009-04-29 | 2009-11-25 | 启东市捷捷微电子有限公司 | 门极灵敏触发单向晶闸管芯片及其制造方法 |
US20100048027A1 (en) * | 2008-08-21 | 2010-02-25 | International Business Machines Corporation | Smooth and vertical semiconductor fin structure |
CN101740368A (zh) * | 2008-11-06 | 2010-06-16 | 中芯国际集成电路制造(北京)有限公司 | 半导体器件及其栅极的形成方法 |
-
2011
- 2011-12-01 CN CN201110298427.0A patent/CN103137449B/zh active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4774200A (en) * | 1985-03-26 | 1988-09-27 | Sumitomo Electric Industries, Ltd. | Schottky-gate field effect transistor and method for producing the same |
US5877530A (en) * | 1996-07-31 | 1999-03-02 | Lsi Logic Corporation | Formation of gradient doped profile region between channel region and heavily doped source/drain contact region of MOS device in integrated circuit structure using a re-entrant gate electrode and a higher dose drain implantation |
US6060375A (en) * | 1996-07-31 | 2000-05-09 | Lsi Logic Corporation | Process for forming re-entrant geometry for gate electrode of integrated circuit structure |
JP2001015753A (ja) * | 1999-04-28 | 2001-01-19 | Toshiba Corp | 半導体装置およびその製造方法 |
CN101079376A (zh) * | 2006-05-22 | 2007-11-28 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制造方法 |
CN101123271A (zh) * | 2006-08-11 | 2008-02-13 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其制造方法 |
US20090162983A1 (en) * | 2007-12-24 | 2009-06-25 | Samsung Electronics Co., Ltd. | Method of fabricating schottky barrier transistor |
US20100048027A1 (en) * | 2008-08-21 | 2010-02-25 | International Business Machines Corporation | Smooth and vertical semiconductor fin structure |
CN101740368A (zh) * | 2008-11-06 | 2010-06-16 | 中芯国际集成电路制造(北京)有限公司 | 半导体器件及其栅极的形成方法 |
CN101587895A (zh) * | 2009-04-29 | 2009-11-25 | 启东市捷捷微电子有限公司 | 门极灵敏触发单向晶闸管芯片及其制造方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106716624A (zh) * | 2014-09-24 | 2017-05-24 | 高通股份有限公司 | 具有非晶态金属层的金属栅 |
CN112951928A (zh) * | 2019-12-09 | 2021-06-11 | 财团法人工业技术研究院 | 电极结构与太阳电池结构 |
CN112951928B (zh) * | 2019-12-09 | 2024-05-14 | 财团法人工业技术研究院 | 电极结构与太阳电池结构 |
CN112670172A (zh) * | 2020-12-29 | 2021-04-16 | 上海集成电路装备材料产业创新中心有限公司 | 一种金属栅器件的制备方法 |
CN113488533A (zh) * | 2021-06-17 | 2021-10-08 | 惠科股份有限公司 | 薄膜晶体管及其制备方法、显示装置 |
Also Published As
Publication number | Publication date |
---|---|
CN103137449B (zh) | 2016-04-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9876019B1 (en) | Integrated circuits with programmable memory and methods for producing the same | |
CN101572230A (zh) | 提高栅极侧壁氧化层厚度一致性的方法及栅极的制造方法 | |
CN103137449B (zh) | 栅极的制作方法、晶体管的制作方法 | |
CN106601750A (zh) | 带有u型沟槽的半浮栅存储器件及制备方法 | |
CN103632977A (zh) | 半导体结构及形成方法 | |
KR100426482B1 (ko) | 플래쉬 메모리 셀의 제조 방법 | |
US9646830B2 (en) | Semiconductor structure and fabrication method thereof | |
CN102737970B (zh) | 半导体器件及其栅介质层制造方法 | |
CN101364538B (zh) | 栅层形成方法 | |
CN104091780A (zh) | 自对准sti的形成方法 | |
TWI786418B (zh) | 半導體結構及其製造方法 | |
CN111785729B (zh) | 一种三维存储器的制作方法 | |
CN106298526A (zh) | 准绝缘体上硅场效应晶体管器件的制作方法 | |
CN103094340B (zh) | 晶体管及其形成方法 | |
CN103943486A (zh) | 多晶硅膜层形貌的形成方法 | |
US11205593B2 (en) | Asymmetric fin trimming for fins of FinFET device | |
CN104022152A (zh) | 带有压应变薄膜应变源的双栅p沟道MOSFET及制备方法 | |
CN103426735A (zh) | 半导体结构的形成方法及mos晶体管的形成方法 | |
JP2013105812A (ja) | シリコン膜の形成方法及び半導体装置の製造方法 | |
CN104282572A (zh) | Vdmos器件制造方法 | |
CN106158668B (zh) | 制造半导体装置的方法 | |
US11882693B2 (en) | Method for manufacturing semiconductor device | |
CN103646863A (zh) | 一种制作多晶硅栅的方法 | |
CN113257743B (zh) | 半导体器件、制作方法及三维存储器 | |
KR100772715B1 (ko) | 벌브형 리세스드 채널을 구비한 트랜지스터 및 그의 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |