CN104701384A - 一种薄膜晶体管及其制备方法、阵列基板和显示装置 - Google Patents

一种薄膜晶体管及其制备方法、阵列基板和显示装置 Download PDF

Info

Publication number
CN104701384A
CN104701384A CN201510166870.0A CN201510166870A CN104701384A CN 104701384 A CN104701384 A CN 104701384A CN 201510166870 A CN201510166870 A CN 201510166870A CN 104701384 A CN104701384 A CN 104701384A
Authority
CN
China
Prior art keywords
film transistor
thin
active layer
copper alloy
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510166870.0A
Other languages
English (en)
Inventor
姜春生
李旭远
刘威
朱夏明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201510166870.0A priority Critical patent/CN104701384A/zh
Publication of CN104701384A publication Critical patent/CN104701384A/zh
Priority to PCT/CN2016/075769 priority patent/WO2016161863A1/zh
Priority to US15/320,332 priority patent/US10256315B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Abstract

本发明公开了一种薄膜晶体管及其制备方法、阵列基板和显示装置，以解决采用Cu制备的电极或导线由于扩散能力强或易氧化，导致显示装置不良或显示异常的问题。所述薄膜晶体管，包括纯铜材料形成的栅电极、栅极绝缘层、有源层、源电极和漏电极，所述薄膜晶体管还包括铜合金膜层，所述铜合金膜层设置于所述栅电极朝向所述有源层的一面。本发明实施例有益效果如下：在薄膜晶体管的栅电极朝向所述有源层的一面设置铜合金膜层，合金元素在晶界、晶面、表面处的积累能够阻止铜原子向所述有源层的扩散，并能够提高所述栅电极的抗氧化能力，从而避免薄膜晶体管的功能失效或显示装置出现Mura缺陷所造成的显示装置不良或显示异常的问题。

Description

一种薄膜晶体管及其制备方法、阵列基板和显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种薄膜晶体管及其制备方法、阵列基板和显示装置。
背景技术
在显示装置的阵列基板的制造工艺中，Al是最早使用的金属导体材料，随着显示装置分辨率的不断提高，铝材料逐渐不能适应新的要求。其中电阻率偏高和易产生电迁移失效、在制备过程中形成小丘(Hillock)等问题是应用铝材料的主要不足，尤其随着显示装置分辨率的提高，导线的密度及平均面积内的线长均有所增加，因此铝材料已经不适应现在显示装置的制备。
为了解决上述问题，现有技术采用铜Cu作为导体材料，Cu可以具有低电阻率(Cu的电阻率是1.7μΩ·cm，Al的电阻率2.7μΩ·cm)，有较好的响应速率；可以制备更窄线宽的导线或电极，从而降低损耗；可以提高布线密度，有利于高分辨率显示装置的实现。但是，虽然Cu有良好的电学性能，但是以Cu作为导体材料也具有如下问题：Cu有很强的扩散能力，且以Cu制备的导线或电极在小于200℃环境下易氧化，可能导致显示装置不良或显示异常。例如，以Cu制备的薄膜晶体管的栅极，Cu原子会渗透至薄膜晶体管的有源层，造成薄膜晶体管的功能失效，从而导致显示装置不良或显示异常；又例如，以Cu制备的薄膜晶体管的栅极在小于200℃环境下易氧化，氧化后的栅极会导致显示装置出现很明显的Mura缺陷，使得显示装置不良或显示异常。
发明内容
本发明的目的是提供一种薄膜晶体管及其制备方法、阵列基板和显示装置，以解决采用Cu制备的电极或导线由于扩散能力强或易氧化，导致显示装置不良或显示异常的问题。
本发明的目的是通过以下技术方案实现的：
本发明实施例提供一种薄膜晶体管，包括纯铜材料形成的栅电极、栅极绝缘层、有源层、源电极和漏电极，所述薄膜晶体管还包括铜合金膜层，所述铜合金膜层设置于所述栅电极朝向所述有源层的一面。
本实施例中，在薄膜晶体管的栅电极朝向所述有源层的一面设置铜合金膜层，合金元素在晶界、晶面、表面处的积累能够阻止铜原子向所述有源层的扩散，并能够提高所述栅电极的抗氧化能力，从而避免薄膜晶体管的功能失效或显示装置出现Mura缺陷所造成的显示装置不良或显示异常的问题。
优选的，所述铜合金膜层还设置于所述栅电极背向所述有源层的一面。本实施例中，可以进一步提高所述栅电极的抗氧化能力。
优选的，所述铜合金膜层还设置于所述源电极和所述漏电极的朝向所述有源层的一面。本实施例中，在所述源电极和所述漏电极朝向所述有源层的一面设置铜合金膜层，合金元素在晶界、晶面、表面处的积累能够阻止铜原子向所述有源层的扩散，可以提高所述薄膜晶体管的稳定性，并能够提高所述源电极和所述漏电极的抗氧化能力。
优选的，所述薄膜晶体管还包括设置于所述源电极和所述漏电极所在层与所述有源层之间的刻蚀阻挡层。本实施例中，所述刻蚀阻挡层可以在刻蚀所述源电极和所述漏电极时，对所述有源层形成保护。
优选的，所述铜合金膜层为铜锆合金膜层或铜铬合金膜层。
优选的，所述薄膜晶体管为底栅型或顶栅型。
本发明实施例有益效果如下：在薄膜晶体管的栅电极朝向所述有源层的一面设置铜合金膜层，合金元素在晶界、晶面、表面处的积累能够阻止铜原子向所述有源层的扩散，并能够提高所述栅电极的抗氧化能力，从而避免薄膜晶体管的功能失效或显示装置出现Mura缺陷所造成的显示装置不良或显示异常的问题。
本发明实施例提供一种阵列基板，包括如上实施例提供的所述薄膜晶体管。
优选的，所述薄膜晶体管所在层至少还包括与所述栅电极具有相同层级结构的栅线，所述源电极和所述漏电极所在层至少还包括与所述源电极和所述漏电极具有相同层级结构的数据线。
本发明实施例有益效果如下：在薄膜晶体管的栅电极朝向所述有源层的一面设置铜合金膜层，合金元素在晶界、晶面、表面处的积累能够阻止铜原子向所述有源层的扩散，并能够提高所述栅电极的抗氧化能力，从而避免薄膜晶体管的功能失效或显示装置出现Mura缺陷所造成的显示装置不良或显示异常的问题。
本发明实施例提供一种显示装置，包括如上实施例提供的所述阵列基板。
本发明实施例有益效果如下：在薄膜晶体管的栅电极朝向所述有源层的一面设置铜合金膜层，合金元素在晶界、晶面、表面处的积累能够阻止铜原子向所述有源层的扩散，并能够提高所述栅电极的抗氧化能力，从而避免薄膜晶体管的功能失效或显示装置出现Mura缺陷所造成的显示装置不良或显示异常的问题。
本发明实施例提供一种薄膜晶体管的制备方法，所述薄膜晶体管包括纯铜材料形成的栅电极、栅极绝缘层、有源层、源电极和漏电极，所述方法包括在所述栅电极朝向所述有源层的一面形成铜合金膜层。
优选的，所述薄膜晶体管为底栅型，在所述栅电极朝向所述有源层的一面形成铜合金膜层，具体包括：
通过物理气相沉积工艺依次沉积所述铜金属薄膜和铜合金薄膜，并通过构图工艺使所述铜金属薄膜和所述铜合金薄膜形成所述栅电极和所述铜合金膜层。
优选的，所述方法还包括对形成所述有源层和所述铜合金膜层的所述薄膜晶体管进行退火工艺处理，所述退火工艺的温度范围为200～400℃，时间为1～2小时。
本发明实施例有益效果如下：在薄膜晶体管的栅电极朝向所述有源层的一面设置铜合金膜层，合金元素在晶界、晶面、表面处的积累能够阻止铜原子向所述有源层的扩散，并能够提高所述栅电极的抗氧化能力，从而避免薄膜晶体管的功能失效或显示装置出现Mura缺陷所造成的显示装置不良或显示异常的问题。
附图说明
图1为本发明实施例提供的第一种薄膜晶体管的结构示意图；
图2为本发明实施例提供的第二种薄膜晶体管的结构示意图；
图3为本发明实施例提供的第三种薄膜晶体管的结构示意图；
图4为本发明实施例提供的第四种薄膜晶体管的结构示意图；
图5为本发明实施例提供的薄膜晶体管的制备方法的流程图。
具体实施方式
下面结合说明书附图对本发明实施例的实现过程进行详细说明。需要注意的是，自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
本发明提供一种薄膜晶体管，通过至少在薄膜晶体管的栅电极朝向有源层的一面设置铜合金膜层，利用铜合金膜层析出的合金元素在晶界、晶面、及相邻膜层或本身的表面处积累，阻止栅电极的铜材料中铜原子的扩散、以及提高铜材料的抗氧化能力，从而避免薄膜晶体管的功能失效或显示装置出现Mura缺陷所造成的显示装置不良或显示异常的问题。
该薄膜晶体管可以底栅型或顶栅型，铜合金膜层不限于设置于薄膜晶体管的栅电极朝向有源层的一面，可以同时设置于栅电极的两面(即栅电极的上方或下方)，进一步的，也可以应用于薄膜晶体管的源电极和漏电极的任意一面或两面。该薄膜晶体管应用于阵列基板时，与薄膜晶体管的栅电极同层的导线(例如栅线、或公共电极线)可以采用与栅电极相同或相似的结构，以增加抗氧化能力；相同原理，与薄膜晶体管的源电极和漏电极同层的导线(例如数据线)可以采用与栅电极相同或相似的结构。
为了更清楚的对本发明提供的薄膜晶体管进行说明，举例如下：
实施例一
参见图1，本发明实施例提供的第一种薄膜晶体管，包括衬底基板1、纯铜材料形成的栅电极2、栅极绝缘层4、有源层5、源电极6和漏电极7，薄膜晶体管还包括铜合金膜层3，铜合金膜层3设置于栅电极2朝向有源层5的一面。本实施例中，在薄膜晶体管的栅电极2朝向有源层5的一面设置铜合金膜层3，铜合金膜层3中的合金元素在晶界、晶面、表面处的积累能够阻止铜原子向有源层5的扩散，并能够提高栅电极2的抗氧化能力，从而避免薄膜晶体管的功能失效或显示装置出现Mura缺陷所造成的显示装置不良或显示异常的问题。
优选的，铜合金膜层3为铜锆合金膜层或铜铬合金膜层。铜锆合金膜层中的锆原子或铜铬合金膜层中的铬原子在薄膜晶体管制备工序中的退火工序时，可以由铜机体中析出，因此可以在纯铜材料的栅电极2及铜合金膜层3的交界处积累，形成具有抗扩散和抗氧化的膜层。
优选的，薄膜晶体管还包括设置于源电极6和漏电极7所在层与有源层5之间的刻蚀阻挡层8。本实施例中，刻蚀阻挡层8可以在刻蚀源电极6和漏电极7时，对有源层5形成保护。
本发明实施例的薄膜晶体管为底栅型，在薄膜晶体管的栅电极2朝向有源层5的一面设置铜合金膜层3，合金元素(例如锆、铬)在晶界、晶面、表面处的积累能够阻止铜原子向有源层5的扩散，并能够提高栅电极2的抗氧化能力，从而避免薄膜晶体管的功能失效或显示装置出现Mura缺陷所造成的显示装置不良或显示异常的问题。
实施例二
参见图2，本发明实施例提供的第二种薄膜晶体管，包括衬底基板1、纯铜材料形成的栅电极2、栅极绝缘层4、有源层5、源电极6和漏电极7，薄膜晶体管还包括铜合金膜层3，铜合金膜层3设置于栅电极2朝向有源层5的一面。与图1所示的薄膜晶体管不同之外在于，在薄膜晶体管的栅电极2的背向有源层5的一面也设置铜合金膜层3。本实施例中，在薄膜晶体管的栅电极2的上面和下面均设置铜合金膜层3，铜合金膜层3中的合金元素在晶界、晶面、表面处积累，例如栅电极2朝向有源层5的一面设置的铜合金膜层3中的合金元素的积累，能够阻止铜原子向有源层5的扩散，并能够提高栅电极2的抗氧化能力；而栅电极2背向有源层5的一面设置的铜合金膜层3中的合金元素的积累，能够进一步提高栅电极2的抗氧化能力；由上结构，能够避免薄膜晶体管的功能失效或显示装置出现Mura缺陷所造成的显示装置不良或显示异常的问题。
与图1所示薄膜晶体管相似的，铜合金膜层3为铜锆合金膜层或铜铬合金膜层。铜锆合金膜层中的锆原子或铜铬合金膜层中的铬原子在薄膜晶体管制备工序中的退火工序时，可以由铜机体中析出，因此可以在纯铜材料的栅电极2及铜合金膜层3的交界处积累，形成具有抗扩散和抗氧化的膜层。
优选的，薄膜晶体管还包括设置于源电极6和漏电极7所在层与有源层5之间的刻蚀阻挡层8。本实施例中，刻蚀阻挡层8可以在刻蚀源电极6和漏电极7时，对有源层5形成保护。
本发明实施例的薄膜晶体管为底栅型，在薄膜晶体管的栅电极2的上下表面均设置铜合金膜层3，合金元素在晶界、晶面、表面处的积累能够阻止铜原子向有源层5的扩散，并能够提高栅电极2的抗氧化能力，从而避免薄膜晶体管的功能失效或显示装置出现Mura缺陷所造成的显示装置不良或显示异常的问题。
实施例三
参见图3，本发明实施例提供的第三种薄膜晶体管，包括衬底基板1、纯铜材料形成的栅电极2、栅极绝缘层4、有源层5、源电极6和漏电极7，薄膜晶体管还包括铜合金膜层3，铜合金膜层3设置于栅电极2朝向有源层5的一面、以及设置于源电极6和漏电极7的朝向有源层5的一面。本实施例中，在薄膜晶体管的栅电极2朝向有源层5的一面、源电极和漏电极的朝向有源层的一面设置铜合金膜层3，铜合金膜层3中的合金元素在晶界、晶面、表面处的积累能够阻止铜原子向有源层5的扩散，并能够提高栅电极2、源电极6和漏电极7的抗氧化能力，从而避免薄膜晶体管的功能失效或显示装置出现Mura缺陷所造成的显示装置不良或显示异常的问题。
与图1所示薄膜晶体管相似的，铜合金膜层3为铜锆合金膜层或铜铬合金膜层。铜锆合金膜层中的锆原子或铜铬合金膜层中的铬原子在薄膜晶体管制备工序中的退火工序时，可以由铜机体中析出，因此可以在纯铜材料的栅电极2及铜合金膜层3的交界处积累，形成具有抗扩散和抗氧化的膜层。
优选的，薄膜晶体管还包括设置于源电极6和漏电极7所在层与有源层5之间的刻蚀阻挡层8。本实施例中，刻蚀阻挡层8可以在刻蚀源电极6和漏电极7时，对有源层5形成保护。
需要说明的是，铜合金膜层3也可以同时设置于源电极6和漏电极7的上面和下面，即同时设置于源电极6和漏电极7的朝向有源层5的一面和背向有源层5的一面。该结构根据本实施例提供的薄膜晶体管进行变型即可，在此不再赘述。
本发明实施例的薄膜晶体管为底栅型，在薄膜晶体管的栅电极2朝向有源层5的一面、以及源电极6和漏电极7的朝向有源层5的一面设置铜合金膜层3，合金元素在晶界、晶面、表面处的积累能够阻止铜原子向有源层5的扩散，并能够提高栅电极2的抗氧化能力，从而避免薄膜晶体管的功能失效或显示装置出现Mura缺陷所造成的显示装置不良或显示异常的问题。
实施例四
由于铜材料制备的栅电极2与衬底基板1的结合力并不理想，因此为了提高二者的结合力，也可以在制备栅电极之前在衬底基板1上设置过渡层。结合图1所示的薄膜晶体管，举例如下：
如图4，本发明实施例提供的第四种薄膜晶体管，包括衬底基板1、过渡层9、纯铜材料形成的栅电极2、栅极绝缘层4、有源层5、源电极6和漏电极7，薄膜晶体管还包括铜合金膜层3，铜合金膜层3设置于栅电极2朝向有源层5的一面。该过渡层9可以为钼铌合金材料制备，以提高纯铜材料形成的栅电极2与衬底基板1之间的结合力。实施例中，在薄膜晶体管的栅电极2朝向有源层5的一面设置铜合金膜层3，铜合金膜层3中的合金元素在晶界、晶面、表面处的积累能够阻止铜原子向有源层5的扩散，并能够提高栅电极2的抗氧化能力，从而避免薄膜晶体管的功能失效或显示装置出现Mura缺陷所造成的显示装置不良或显示异常的问题。
优选的，铜合金膜层3为铜锆合金膜层或铜铬合金膜层。铜锆合金膜层中的锆原子或铜铬合金膜层中的铬原子在薄膜晶体管制备工序中的退火工序时，可以由铜机体中析出，因此可以在纯铜材料的栅电极2及铜合金膜层3的交界处积累，形成具有抗扩散和抗氧化的膜层。
优选的，薄膜晶体管还包括设置于源电极6和漏电极7所在层与有源层5之间的刻蚀阻挡层8。本实施例中，刻蚀阻挡层8可以在刻蚀源电极6和漏电极7时，对有源层5形成保护。
图1至图4所示的薄膜晶体管仅是为了对本发明进行说明，本发明并不限于此，顶栅型的薄膜晶体管可以按栅电极2、源电极6和漏电极7的具体位置，设置合适的铜合金膜层3，其原理与底栅型的相同，在此不再赘述。
本发明实施例提供一种阵列基板，包括如上实施例提供的薄膜晶体管。
优选的，薄膜晶体管所在层至少还包括与栅电极具有相同层级结构的栅线，源电极和漏电极所在层至少还包括与源电极和漏电极具有相同层级结构的数据线。
具体的栅线和数据线的结构可以参考图1至图4中栅电极2、源电极6和漏电极7的结构。
本发明实施例有益效果如下：在薄膜晶体管的栅电极朝向有源层的一面设置铜合金膜层，合金元素在晶界、晶面、表面处的积累能够阻止铜原子向有源层的扩散，并能够提高栅电极的抗氧化能力，从而避免薄膜晶体管的功能失效或显示装置出现Mura缺陷所造成的显示装置不良或显示异常的问题。
本发明实施例提供一种显示装置，包括如上实施例提供的阵列基板，显示装置可以是显示面板、手机、平板等，在此不做限定。
本发明实施例有益效果如下：在薄膜晶体管的栅电极朝向有源层的一面设置铜合金膜层，合金元素在晶界、晶面、表面处的积累能够阻止铜原子向有源层的扩散，并能够提高栅电极的抗氧化能力，从而避免薄膜晶体管的功能失效或显示装置出现Mura缺陷所造成的显示装置不良或显示异常的问题。
本发明实施例提供一种薄膜晶体管的制备方法，薄膜晶体管包括纯铜材料形成的栅电极、栅极绝缘层、有源层、源电极和漏电极，方法包括在栅电极朝向有源层的一面形成铜合金膜层。本实施例中，通过在栅电极朝向有源层的一面设置铜合金膜层，铜合金膜层析出的合金元素能够在晶界、晶面、表面处的积累能够阻止铜原子向有源层的扩散，并能够提高栅电极的抗氧化能力，从而避免薄膜晶体管的功能失效或显示装置出现Mura缺陷所造成的显示装置不良或显示异常的问题。
当然，基于薄膜晶体管具体结构的不同，其制备工序也相应需要调整。在此以图4所示的薄膜晶体管的制备为例进行说明，如下：
参见图5，本发明实施例提供一种薄膜晶体管的制备方法，包括：
501，在衬底基板上沉积钼铌金属薄膜。
502，在钼铌金属薄膜上沉积纯铜金属薄膜。
503，在纯铜金属薄膜之上沉积铜合金薄膜；并通过构图工艺使钼铌金属薄膜、铜金属薄膜和铜合金薄膜形成过渡层、栅电极和铜合金膜层。
504，在完成上述步骤的衬底基板上形成有源层。
505，对完成上述步骤的衬底基板进行退火工艺处理，退火工艺的温度范围为200～400℃，时间为1～2小时。该退火工艺能够使铜合金膜层中的合金元素由铜机体中析出，从而合金元素在晶界、晶面、表面处积累。
506，在完成退火工艺的衬底基板上形成刻蚀阻挡层，以及在阻挡层之上形成源电极和漏电极。
需要说明的是，铜合金膜层可以铜锆合金膜层或铜铬合金膜层。上述步骤中的沉积可以采用物理气相沉积，在此不再赘述。
本发明实施例有益效果如下：在薄膜晶体管的栅电极朝向有源层的一面设置铜合金膜层，合金元素在晶界、晶面、表面处的积累能够阻止铜原子向有源层的扩散，并能够提高栅电极的抗氧化能力，从而避免薄膜晶体管的功能失效或显示装置出现Mura缺陷所造成的显示装置不良或显示异常的问题。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (12)

1.一种薄膜晶体管，包括纯铜材料形成的栅电极、栅极绝缘层、有源层、源电极和漏电极，其特征在于，所述薄膜晶体管还包括铜合金膜层，所述铜合金膜层设置于所述栅电极朝向所述有源层的一面。
2.如权利要求1所述的薄膜晶体管，其特征在于，所述铜合金膜层还设置于所述栅电极背向所述有源层的一面。
3.如权利要求1或2所述的薄膜晶体管，其特征在于，所述铜合金膜层还设置于所述源电极和所述漏电极的朝向所述有源层的一面。
4.如权利要求3所述的薄膜晶体管，其特征在于，所述薄膜晶体管还包括设置于所述源电极和所述漏电极所在层与所述有源层之间的刻蚀阻挡层。
5.如权利要求1所述的薄膜晶体管，其特征在于，所述铜合金膜层为铜锆合金膜层或铜铬合金膜层。
6.如权利要求1所述的薄膜晶体管，其特征在于，所述薄膜晶体管为底栅型或顶栅型。
7.一种阵列基板，其特征在于，包括如权利要求1至6任一项所述的薄膜晶体管。
8.如权利要求7所述的阵列基板，其特征在于，所述薄膜晶体管所在层至少还包括与所述栅电极具有相同层级结构的栅线，所述源电极和所述漏电极所在层至少还包括与所述源电极和所述漏电极具有相同层级结构的数据线。
9.一种显示装置，其特征在于，包括如权利要求7或8所述的阵列基板。
10.一种薄膜晶体管的制备方法，所述薄膜晶体管包括纯铜材料形成的栅电极、栅极绝缘层、有源层、源电极和漏电极，其特征在于，所述方法包括在所述栅电极朝向所述有源层的一面形成铜合金膜层。
11.如权利要求10所述的方法，其特征在于，所述薄膜晶体管为底栅型，在所述栅电极朝向所述有源层的一面形成铜合金膜层，具体包括：
通过物理气相沉积工艺依次沉积所述铜金属薄膜和铜合金薄膜，并通过构图工艺使所述铜金属薄膜和所述铜合金薄膜形成所述栅电极和所述铜合金膜层。
12.如权利要求11所述的方法，其特征在于，所述方法还包括对形成所述有源层和所述铜合金膜层的所述薄膜晶体管进行退火工艺处理，所述退火工艺的温度范围为200～400℃，时间为1～2小时。
CN201510166870.0A 2015-04-09 2015-04-09 一种薄膜晶体管及其制备方法、阵列基板和显示装置 Pending CN104701384A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201510166870.0A CN104701384A (zh) 2015-04-09 2015-04-09 一种薄膜晶体管及其制备方法、阵列基板和显示装置
PCT/CN2016/075769 WO2016161863A1 (zh) 2015-04-09 2016-03-07 薄膜晶体管及其制备方法、阵列基板和显示装置
US15/320,332 US10256315B2 (en) 2015-04-09 2016-03-07 Thin film transistor and method for fabricating the same, array substrate and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510166870.0A CN104701384A (zh) 2015-04-09 2015-04-09 一种薄膜晶体管及其制备方法、阵列基板和显示装置

Publications (1)

Publication Number Publication Date
CN104701384A true CN104701384A (zh) 2015-06-10

Family

ID=53348310

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510166870.0A Pending CN104701384A (zh) 2015-04-09 2015-04-09 一种薄膜晶体管及其制备方法、阵列基板和显示装置

Country Status (3)

Country Link
US (1) US10256315B2 (zh)
CN (1) CN104701384A (zh)
WO (1) WO2016161863A1 (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105070766A (zh) * 2015-09-23 2015-11-18 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示装置
WO2016161863A1 (zh) * 2015-04-09 2016-10-13 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
CN106981426A (zh) * 2017-04-06 2017-07-25 京东方科技集团股份有限公司 薄膜晶体管的制备方法、显示装置
CN107204320A (zh) * 2017-05-25 2017-09-26 京东方科技集团股份有限公司 金属导线、薄膜晶体管及制作方法、阵列基板和显示装置
CN107634002A (zh) * 2017-09-26 2018-01-26 深圳市华星光电技术有限公司 薄膜晶体管及其制作方法
CN108010960A (zh) * 2017-11-01 2018-05-08 华南理工大学 一种氧化物薄膜晶体管栅电极及其制备方法
CN108288643A (zh) * 2018-01-26 2018-07-17 华南理工大学 一种氧化物薄膜晶体管栅极及其制备、氧化物薄膜晶体管
CN108474986A (zh) * 2016-09-21 2018-08-31 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、具有该薄膜晶体管的显示基板和显示面板
CN111900175A (zh) * 2020-07-29 2020-11-06 北海惠科光电技术有限公司 一种显示面板的制作方法和显示面板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101090123A (zh) * 2006-06-16 2007-12-19 台湾薄膜电晶体液晶显示器产业协会 具铜导线结构的薄膜晶体管及其制造方法
CN103227206A (zh) * 2012-01-26 2013-07-31 日立电线株式会社 薄膜晶体管、其制造方法以及使用了该薄膜晶体管的显示装置
US20140014950A1 (en) * 2010-12-27 2014-01-16 Sharp Kabushiki Kaisha Active matrix substrate, method for manufacturing the same, and display panel

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4243401B2 (ja) * 1999-12-21 2009-03-25 エルジー ディスプレイ カンパニー リミテッド 銅配線基板およびその製造方法ならびに液晶表示装置
JP4065959B2 (ja) * 2004-08-31 2008-03-26 国立大学法人東北大学 液晶表示装置、スパッタリングターゲット材および銅合金
KR101326128B1 (ko) * 2006-09-29 2013-11-06 삼성디스플레이 주식회사 표시 장치용 배선, 식각액, 박막 트랜지스터 표시판 및 그제조 방법
KR101067364B1 (ko) * 2006-10-12 2011-09-23 울박, 인크 도전막 형성 방법, 박막 트랜지스터, 박막 트랜지스터를 갖는 패널 및 박막 트랜지스터의 제조 방법
US7919795B2 (en) * 2006-12-21 2011-04-05 Samsung Electronics Co., Ltd. Wire structure, method for fabricating wire, thin film transistor substrate, and method for fabricating the thin film transistor substrate
KR101934977B1 (ko) * 2011-08-02 2019-03-19 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101913207B1 (ko) * 2011-10-12 2018-11-01 삼성디스플레이 주식회사 박막 트랜지스터, 및 박막 트랜지스터 표시판과 이들을 제조하는 방법
CN103227208B (zh) * 2013-04-10 2016-12-28 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、阵列基板和显示装置
KR102075530B1 (ko) * 2013-09-11 2020-02-11 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판 및 그 제조방법, 및 이를 포함하는 표시장치
US9991392B2 (en) * 2013-12-03 2018-06-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN104701384A (zh) * 2015-04-09 2015-06-10 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板和显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101090123A (zh) * 2006-06-16 2007-12-19 台湾薄膜电晶体液晶显示器产业协会 具铜导线结构的薄膜晶体管及其制造方法
US20140014950A1 (en) * 2010-12-27 2014-01-16 Sharp Kabushiki Kaisha Active matrix substrate, method for manufacturing the same, and display panel
CN103227206A (zh) * 2012-01-26 2013-07-31 日立电线株式会社 薄膜晶体管、其制造方法以及使用了该薄膜晶体管的显示装置

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016161863A1 (zh) * 2015-04-09 2016-10-13 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
US10256315B2 (en) 2015-04-09 2019-04-09 Boe Technology Group Co., Ltd. Thin film transistor and method for fabricating the same, array substrate and display device
WO2017049835A1 (zh) * 2015-09-23 2017-03-30 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
CN105070766A (zh) * 2015-09-23 2015-11-18 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示装置
US10224409B2 (en) 2015-09-23 2019-03-05 Boe Technology Group Co., Ltd. Thin film transistor, method for producing the same, array substrate and display apparatus
CN108474986A (zh) * 2016-09-21 2018-08-31 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、具有该薄膜晶体管的显示基板和显示面板
CN108474986B (zh) * 2016-09-21 2022-07-05 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、具有该薄膜晶体管的显示基板和显示面板
CN106981426B (zh) * 2017-04-06 2020-04-03 京东方科技集团股份有限公司 薄膜晶体管的制备方法、显示装置
CN106981426A (zh) * 2017-04-06 2017-07-25 京东方科技集团股份有限公司 薄膜晶体管的制备方法、显示装置
CN107204320B (zh) * 2017-05-25 2019-11-29 京东方科技集团股份有限公司 金属导线、薄膜晶体管及制作方法、阵列基板和显示装置
CN107204320A (zh) * 2017-05-25 2017-09-26 京东方科技集团股份有限公司 金属导线、薄膜晶体管及制作方法、阵列基板和显示装置
CN107634002A (zh) * 2017-09-26 2018-01-26 深圳市华星光电技术有限公司 薄膜晶体管及其制作方法
CN108010960A (zh) * 2017-11-01 2018-05-08 华南理工大学 一种氧化物薄膜晶体管栅电极及其制备方法
CN108288643A (zh) * 2018-01-26 2018-07-17 华南理工大学 一种氧化物薄膜晶体管栅极及其制备、氧化物薄膜晶体管
CN111900175A (zh) * 2020-07-29 2020-11-06 北海惠科光电技术有限公司 一种显示面板的制作方法和显示面板
US11791349B2 (en) 2020-07-29 2023-10-17 Beihai Hkc Optoelectronics Technology Co., Ltd. Manufacturing method for display panel and display panel

Also Published As

Publication number Publication date
WO2016161863A1 (zh) 2016-10-13
US20170256621A1 (en) 2017-09-07
US10256315B2 (en) 2019-04-09

Similar Documents

Publication Publication Date Title
CN104701384A (zh) 一种薄膜晶体管及其制备方法、阵列基板和显示装置
US5162933A (en) Active matrix structure for liquid crystal display elements wherein each of the gate/data lines includes at least a molybdenum-base alloy layer containing 0.5 to 10 wt. % of chromium
CN102033343B (zh) 阵列基板及其制造方法
CN108962946A (zh) 显示面板及其制造方法
CN103345093B (zh) 像素单元、阵列基板及其制造、修复方法和显示装置
CN102191467B (zh) 金属布线、薄膜制造方法、tft阵列面板及其制造方法
CN103354206B (zh) 过孔制作方法、显示面板制作方法及显示面板
CN102033370B (zh) 液晶显示基板及其制造方法
CN104932161A (zh) 阵列基板及其制作方法、修复方法、显示装置
CN104952932A (zh) 薄膜晶体管、阵列基板及其制作方法、显示装置
TW200527091A (en) An array substrate applied in large-scale and high-quality display device and manufacturing method thereof
CN106129066A (zh) 一种阵列基板、显示面板及阵列基板制备方法
CN101887893B (zh) 一种薄膜晶体管阵列基板及其制造方法
CN102623461A (zh) 薄膜晶体管阵列基板及其制作方法
Arai et al. Mo-capped Al–Nd alloy for both gate and data bus lines of liquid crystal displays
CN107978608B (zh) Ips型薄膜晶体管阵列基板及其制作方法
CN101022080A (zh) 金属导线及其制造方法
CN104299942A (zh) 过孔制作方法、阵列基板制作方法及阵列基板、显示装置
Yu et al. The role of oxygen in the deposition of copper–calcium thin film as diffusion barrier for copper metallization
US11233071B2 (en) Electrode structure and array substrate
CN103107134B (zh) 一种阵列基板及其制作方法、液晶显示装置
JP4317564B2 (ja) メッキ促進層を有する半導体構造物を作る方法
CN102301431B (zh) 阳极化薄膜结构的电连接
CN101556415B (zh) 像素结构及其制备方法
JP4394466B2 (ja) 銅拡散を防止可能なアレイ基板の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20150610