CN108010960A - 一种氧化物薄膜晶体管栅电极及其制备方法 - Google Patents

一种氧化物薄膜晶体管栅电极及其制备方法 Download PDF

Info

Publication number
CN108010960A
CN108010960A CN201711057219.5A CN201711057219A CN108010960A CN 108010960 A CN108010960 A CN 108010960A CN 201711057219 A CN201711057219 A CN 201711057219A CN 108010960 A CN108010960 A CN 108010960A
Authority
CN
China
Prior art keywords
thin film
gate electrode
film transistor
substrate
transistor gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711057219.5A
Other languages
English (en)
Other versions
CN108010960B (zh
Inventor
宁洪龙
卢宽宽
姚日晖
张啸尘
李晓庆
邓宇熹
邓培淼
周尚雄
袁炜健
彭俊彪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
South China University of Technology SCUT
Original Assignee
South China University of Technology SCUT
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by South China University of Technology SCUT filed Critical South China University of Technology SCUT
Priority to CN201711057219.5A priority Critical patent/CN108010960B/zh
Publication of CN108010960A publication Critical patent/CN108010960A/zh
Application granted granted Critical
Publication of CN108010960B publication Critical patent/CN108010960B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401Multistep manufacturing processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT

Abstract

本发明属于显示器件技术领域,公开了一种氧化物薄膜晶体管栅电极及其制备方法。所述栅电极由依次层叠的衬底、铜合金薄膜的栅极主体层和ITO薄膜的栅极界面层构成。其制备方法为:在衬底上沉积20~250nm厚度的铜合金薄膜作为栅极主体层;然后在铜合金薄膜上沉积10~50nm厚的ITO薄膜作为栅极界面层。本发明制备的氧化物TFT栅电极具有高结合强度,高电学稳定性,低电阻率,刻蚀兼容性好,工艺简单,成本低廉的优点。

Description

一种氧化物薄膜晶体管栅电极及其制备方法
技术领域
本发明属于显示器件技术领域,具体涉及一种氧化物薄膜晶体管栅电极及其制备方法。
背景技术
薄膜晶体管(Thin Film Transistor,简称TFT),是电子行业应用广泛的半导体器件,多用作主动式矩阵液晶显示屏(AMLCD)和有源矩阵有机发光二极管(AMOLED)屏幕的驱动电路核心元件。氧化物TFT是采用金属氧化物半导体材料作为TFT器件的有源沟道层,相比传统的硅基半导体TFT器件,具有成本低廉、载流子迁移率高、均匀性好的特点,是未来TFT发展的主要方向。氧化物TFT的结构包括:栅极、栅极绝缘层、有源层和源漏电极。
伴随信息化社会的快速发展,信息显示行业面临新的挑战,大尺寸、高分辨率、低延迟速率的显示面板日益普及,需要加快发展具有高迁移率、低电阻率特性的TFT元件。
要降低TFT器件的电阻率,需要使用低电阻率材料作为电极材料,铜薄膜(2.3μΩ·cm)以其优异的低电阻率和相对低廉的价格,日益受到行业的关注。目前,纯铜作为器件电极,主要面临以下困难:(1)Cu原子结构中最外层只有一个核外电子,化学活性弱,难以与衬底键合,导致铜电极与衬底的结合强度差。(2)铜原子发生扩散造成铜污染,导致绝缘层或半导体有源层中形成深能级受主杂质,使器件性能退化。(3)铜机械强度低。(4)铜电极表面存在氧化和硫化问题,导致电极电阻率上升。
基于以上问题,目前的解决方法主要有:(1)在铜薄膜电极和绝缘层之间,添加一层或多层其他金属作为过渡层来阻挡铜原子的扩散并提高结合强度。如现在常见的使用Mo/Cu或Ni/Cu的叠层作为薄膜晶体管的栅电极。这种处理方式,添加的过渡层与纯铜薄膜的刻蚀特性存在差异,导致工艺复杂,成本较高。且在界面处存在晶格失配会导致寄生电容增加。(2)在铜电极和衬底之间生长铜籽晶层,用于改善结合强度和抗电迁移性。引入籽晶层的技术,虽然可以达到以上目的,但是仍无法阻止铜原子向衬底材料的扩散和污染。
发明内容
针对以上现有技术存在的缺点和不足之处,本发明的首要目的在于提供一种氧化物薄膜晶体管栅电极。
本发明的另一目的在于提供上述氧化物薄膜晶体管栅电极的制备方法。
本发明目的通过以下技术方案实现:
一种氧化物薄膜晶体管栅电极,由依次层叠的衬底、铜合金薄膜的栅极主体层和氧化铟锌(ITO)薄膜的栅极界面层构成。
优选地,所述衬底包括玻璃衬底、单晶硅衬底、柔性PI衬底、柔性PEN衬底、SiOx衬底、SiNx衬底、Al2O3衬底、IZO(铟锌氧化物)衬底或IGZO(铟镓锌氧化物)衬底。
优选地,所述铜合金薄膜的材料由铜、铬和锆组成,以重量百分比计,Cr占合金总量的比例为0.1%~0.39%,Zr占合金总量的比例为0.1%~0.5%。优选地,Cr占合金总量的比例为0.29%~0.32%,Zr占合金总量的比例为0.18%~0.21%。更优选地,Cr占合金总量的比例为0.3%,Zr占合金总量的比例为0.2%。
优选地,所述铜合金薄膜的厚度为20~250nm。
优选地,所述铜合金薄膜中存在多种非籽晶层的晶格结构。
优选地,所述ITO薄膜的厚度为10~50nm。
上述氧化物薄膜晶体管栅电极的制备方法,包括如下制备步骤:
(1)在衬底上沉积20~250nm厚度的铜合金薄膜作为栅极主体层;
(2)在铜合金薄膜上沉积10~50nm厚的氧化铟锌(ITO)薄膜作为栅极界面层。
优选地,步骤(1)完成后在温度100~500℃的条件下进行退火0.5~2h,然后进行步骤(2)。更优选在温度300~350℃的条件下进行退火。
优选地,步骤(2)完成后在温度100~500℃的条件下进行退火0.5~2h。更优选在温度300~350℃的条件下进行退火。
优选的,步骤(1)中以磁控溅射方法、自溅射方法、离子溅射方法、化学气相沉积方法、蒸发方法或电化学方法在衬底上沉积铜合金薄膜作为栅极主体层。
优选的,步骤(2)中以磁控溅射方法、自溅射方法、离子溅射方法、化学气相沉积方法、蒸发方法或电化学方法在铜合金薄膜上沉积ITO薄膜作为栅极界面层。
本发明原理为:由于纯铜薄膜不易与玻璃衬底或单晶硅衬底发生较强的键合作用,导致纯铜薄膜在上述衬底上的附着强度很差,采用铜合金薄膜作为栅极主体层,可以使电极的电阻率接近纯铜的同时,又能保证较高的电极强度。由Cu-Cr和Cu-Zr合金二元相图可知,Cr和Zr两种元素在Cu中的室温固溶度极小,且不会生成中间化合物。采用过饱和固溶体的Cu-Cr-Zr合金靶成膜,通过高温退火处理会有过饱和的Cr和Zr排出,导致与铜相分离,在薄膜的界面处自发形成过渡层,可以阻挡Cu的扩散,同时Cr和Zr更易与氧结合形成稳定的氧化物,导致电极与衬底的结合强度明显提高。铜合金层与ITO层界面能够很好的键合,不存在界面的晶格失配问题,这使该电极具备良好的导电性和附着性。
对铜合金薄膜衬底退火处理后再沉积ITO薄膜,由于铜合金薄膜经退火处理在衬底界面处和上表面都形成了氧化物,再沉积ITO薄膜后,经退火处理ITO与金属氧化物薄膜可以发生很好的键合,使结合强度明显增加。
对铜合金薄膜不进行退火处理而直接沉积ITO界面层,由于Cr和Zr几乎都排到衬底界面处形成稳定的氧化物,合金层上表面与ITO层发生紧密键合,可以有效阻挡铜污染。最终制备出整体结合强度和稳定性良好的栅电极。
与现有技术在铜薄膜电极和衬底之间,添加一层其他金属薄膜,作为过渡层来阻挡铜污染并提高结合强度相比。本发明采用铜合金薄膜作为氧化物TFT的栅极主体层,铜合金薄膜保证了与衬底的高结合强度,同为氧化物的ITO薄膜又保证了电极的界面稳定性。ITO薄膜仅作为界面层,铜合金薄膜仍作为栅极主体层不会导致电阻率有明显提高,但保证了铜栅电极的结合强度和电学稳定性,即阻止Cu原子扩散。铜合金薄膜可以自发在电极和衬底界面处形成扩散阻挡层。铜合金层为非籽晶层,不需要考虑复杂的生长条件以控制晶体生长方向,使制备工艺明显简化,成本大大降低。本发明的导电主体仍是铜,更能凸显铜材料作为氧化物TFT栅电极的电学性能优势。
本发明具有如下优点及有益效果:
本发明制备的氧化物TFT栅电极具有高结合强度,高电学稳定性,低电阻率,刻蚀兼容性好,工艺简单,成本低廉的优点。
附图说明
图1为本发明所制备的氧化物薄膜晶体管栅电极的结构示意图。
图2(a)是采用玻璃基板,以纯铜作为栅电极,剥离电极测试结合强度后的偏光图像。
图2(b)是采用玻璃基板,以本发明的实施例1的Cu-Cr-Zr/ITO作为栅电极,剥离电极测试结合强度后的偏光图像。
图3为采用本发明实施例5栅极结构的薄膜晶体管的结构示意图。
图4为采用本发明实施例5栅极结构的薄膜晶体管的转移特性曲线图。
具体实施方式
下面结合实施例及附图对本发明作进一步详细的描述,但本发明的实施方式不限于此。
实施例1
本实施例的一种氧化物薄膜晶体管栅电极,通过如下方法制备得到:
(1)在衬底上以磁控溅射的方法沉积20nm厚度的铜合金薄膜作为栅极主体层;铜合金薄膜的材料成分由铜、铬和锆组成(Cu-Cr-Zr层),以重量百分比计,Cr占合金总量的比例为0.1%,Zr占合金总量的比例为0.5%;然后在温度100℃的条件下进行退火0.5h。
(2)在退火处理后,在铜合金薄膜上以磁控溅射方法沉积10nm厚度的ITO薄膜(ITO层),并在温度100℃的条件下进行退火0.5h。
本实施例所制备的氧化物薄膜晶体管栅电极的结构示意图如图1所示。由依次层叠的基板、Cu-Cr-Zr层和ITO层构成。
依照ASTM D3359描述的胶带法评估薄膜的粘附性。粘附性测试的具体过程如下:首先,用刀片在薄膜上划出10×10个边长为1mm的方格;然后,将压敏胶带覆盖在方格上,停留1min后将其撕下;最后观察膜层的脱落状况。用测试后膜层的脱落率来评价薄膜的粘附性。图2(a)是在玻璃基板上纯铜作为栅电极,剥离测试后的偏光图像,图2(b)是在玻璃基板上,采用本发明的Cu-Cr-Zr合金/ITO双层结构的栅电极,剥离测试后的偏光图像。图2(a)、(b)均采用相同制备工艺,经过对比可以看出,采用本发明结构的栅电极与基板的结合强度远远高于纯铜栅电极。
实施例2
本实施例的一种氧化物薄膜晶体管栅电极,通过如下方法制备得到:
(1)在衬底上以磁控溅射的方法沉积250nm厚度的铜合金薄膜作为栅极主体层;铜合金薄膜的材料成分由铜、铬和锆组成,以重量百分比计,Cr占合金总量的比例为0.1%,Zr占合金总量的比例为0.5%;
(2)再在铜合金薄膜上以磁控溅射方法沉积50nm厚度的ITO薄膜。
本实施例所制备的氧化物薄膜晶体管栅电极的结构示意图如图1所示。
本实施例制备的氧化物薄膜晶体管栅电极薄膜经四探针方阻测量仪测出方阻值为0.08Ω/□,计算得到电阻率为2.4μΩ·cm,优于传统的铝栅电极(3.3μΩ·cm)。
实施例3
本实施例的一种氧化物薄膜晶体管栅电极,通过如下方法制备得到:
(1)在衬底上以磁控溅射的方法沉积80nm厚度的铜合金薄膜作为栅极主体层;铜合金薄膜的材料成分由铜、铬和锆组成,以重量百分比计,Cr占合金总量的比例为0.39%,Zr占合金总量的比例为0.1%;然后在温度100℃的条件下进行退火0.5h。
(2)在退火处理后,在铜合金薄膜上以磁控溅射方法沉积20nm厚度的ITO薄膜。
本实施例所制备的氧化物薄膜晶体管栅电极的结构示意图如图1所示。
测试结果表明本实施例制备的氧化物薄膜晶体管栅电极具有高的电导率及稳定性。
实施例4
本实施例的一种氧化物薄膜晶体管栅电极,通过如下方法制备得到:
(1)在衬底上以磁控溅射的方法沉积100nm厚度的铜合金薄膜作为栅极主体层;铜合金薄膜的材料成分由铜、铬和锆组成,以重量百分比计,Cr占合金总量的比例为0.39%,Zr占合金总量的比例为0.1%。
(2)在铜合金薄膜上以磁控溅射方法沉积50nm厚度的ITO薄膜,并在温度500℃的条件下进行退火2h。
本实施例所制备的氧化物薄膜晶体管栅电极的结构示意图如图1所示。
测试结果表明本实施例制备的氧化物薄膜晶体管栅电极具有高的电导率及稳定性。
实施例5
本实施例的一种氧化物薄膜晶体管栅电极,通过如下方法制备得到:
(1)在衬底上以磁控溅射的方法沉积100nm厚度的铜合金薄膜作为栅极主体层;铜合金薄膜的材料成分由铜、铬和锆组成,以重量百分比计,Cr占合金总量的比例为0.3%,Zr占合金总量的比例为0.2%。
(2)在铜合金薄膜上以磁控溅射方法沉积20nm厚度的ITO薄膜,并在温度350℃的条件下进行退火2h。
本实施例所制备的氧化物薄膜晶体管栅电极的结构示意图如图1所示。
在上述栅电极上,采用射频磁控溅射沉积328nm的Al2O3作为栅极绝缘层,沉积25nm氧化铟镓锌(IGZO)作为有源层,经450℃,1小时的前空气退火处理后,掩模沉积150nm铝薄膜作为源漏电极,制备出具有本发明栅电极结构的氧化物薄膜晶体管,结构如图3所示。
本实施例所制备的铜合金叠层栅极的氧化物薄膜晶体管在VDS=20.1V的条件下测试TFT转移特性曲线,如图4所示,可见采用本发明栅极结构制备的TFT器件性能优异。
上述实施例为本发明较佳的实施方式,但本发明的实施方式并不受上述实施例的限制,其它的任何未背离本发明的精神实质与原理下所作的改变、修饰、替代、组合、简化,均应为等效的置换方式,都包含在本发明的保护范围之内。

Claims (10)

1.一种氧化物薄膜晶体管栅电极,其特征在于:由依次层叠的衬底、铜合金薄膜的栅极主体层和ITO薄膜的栅极界面层构成。
2.根据权利要求1所述的一种氧化物薄膜晶体管栅电极,其特征在于:所述衬底包括玻璃衬底、单晶硅衬底、柔性PI衬底、柔性PEN衬底、SiOx衬底、SiNx衬底、Al2O3衬底、IZO衬底或IGZO衬底。
3.根据权利要求1所述的一种氧化物薄膜晶体管栅电极,其特征在于:所述铜合金薄膜的材料由铜、铬和锆组成,以重量百分比计,Cr占合金总量的比例为0.1%~0.39%,Zr占合金总量的比例为0.1%~0.5%。
4.根据权利要求1所述的一种氧化物薄膜晶体管栅电极,其特征在于:所述铜合金薄膜的厚度为20~250nm。
5.根据权利要求1所述的一种氧化物薄膜晶体管栅电极,其特征在于:所述铜合金薄膜中存在多种非籽晶层的晶格结构。
6.根据权利要求1所述的一种氧化物薄膜晶体管栅电极,其特征在于:所述ITO薄膜的厚度为10~50nm。
7.权利要求1~6任一项所述的一种氧化物薄膜晶体管栅电极的制备方法,其特征在于包括如下制备步骤:
(1)在衬底上沉积20~250nm厚度的铜合金薄膜作为栅极主体层;
(2)在铜合金薄膜上沉积10~50nm厚的氧化铟锌薄膜作为栅极界面层。
8.根据权利要求7所述的一种氧化物薄膜晶体管栅电极的制备方法,其特征在于:步骤(1)完成后在温度100~500℃的条件下进行退火0.5~2h,然后进行步骤(2)。
9.根据权利要求7所述的一种氧化物薄膜晶体管栅电极的制备方法,其特征在于:步骤(2)完成后在温度100~500℃的条件下进行退火0.5~2h。
10.根据权利要求7所述的一种氧化物薄膜晶体管栅电极的制备方法,其特征在于:步骤(1)中沉积栅极主体层和步骤(2)中沉积栅极界面层的方法为磁控溅射方法、自溅射方法、离子溅射方法、化学气相沉积方法、蒸发方法或电化学方法。
CN201711057219.5A 2017-11-01 2017-11-01 一种氧化物薄膜晶体管栅电极及其制备方法 Active CN108010960B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711057219.5A CN108010960B (zh) 2017-11-01 2017-11-01 一种氧化物薄膜晶体管栅电极及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711057219.5A CN108010960B (zh) 2017-11-01 2017-11-01 一种氧化物薄膜晶体管栅电极及其制备方法

Publications (2)

Publication Number Publication Date
CN108010960A true CN108010960A (zh) 2018-05-08
CN108010960B CN108010960B (zh) 2020-11-24

Family

ID=62052129

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711057219.5A Active CN108010960B (zh) 2017-11-01 2017-11-01 一种氧化物薄膜晶体管栅电极及其制备方法

Country Status (1)

Country Link
CN (1) CN108010960B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109346456A (zh) * 2018-09-03 2019-02-15 华南理工大学 一种显示用电子器件铜互连布线电极及其制备方法
CN111524803A (zh) * 2020-03-19 2020-08-11 浙江大学 一种用于高温传感的多层复合薄膜电极及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1897269A (zh) * 2005-07-15 2007-01-17 三星电子株式会社 布线结构、布线形成方法、薄膜晶体管基板及其制造方法
CN103474471A (zh) * 2013-08-29 2013-12-25 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
CN104701384A (zh) * 2015-04-09 2015-06-10 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板和显示装置
CN105449001A (zh) * 2015-12-28 2016-03-30 昆山国显光电有限公司 一种薄膜晶体管及其制作方法
JP2016191114A (ja) * 2015-03-31 2016-11-10 滋賀県 半導体層の製造方法、積層体の製造方法、半導体層、積層体、半導体装置、および太陽電池

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1897269A (zh) * 2005-07-15 2007-01-17 三星电子株式会社 布线结构、布线形成方法、薄膜晶体管基板及其制造方法
CN103474471A (zh) * 2013-08-29 2013-12-25 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
JP2016191114A (ja) * 2015-03-31 2016-11-10 滋賀県 半導体層の製造方法、積層体の製造方法、半導体層、積層体、半導体装置、および太陽電池
CN104701384A (zh) * 2015-04-09 2015-06-10 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板和显示装置
CN105449001A (zh) * 2015-12-28 2016-03-30 昆山国显光电有限公司 一种薄膜晶体管及其制作方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109346456A (zh) * 2018-09-03 2019-02-15 华南理工大学 一种显示用电子器件铜互连布线电极及其制备方法
CN111524803A (zh) * 2020-03-19 2020-08-11 浙江大学 一种用于高温传感的多层复合薄膜电极及其制备方法
CN111524803B (zh) * 2020-03-19 2023-04-25 浙江大学 一种用于高温传感的多层复合薄膜电极及其制备方法

Also Published As

Publication number Publication date
CN108010960B (zh) 2020-11-24

Similar Documents

Publication Publication Date Title
KR101407402B1 (ko) 박막 트랜지스터의 반도체층용 산화물 및 스퍼터링 타깃, 및 박막 트랜지스터
JP5723262B2 (ja) 薄膜トランジスタおよびスパッタリングターゲット
KR101361303B1 (ko) 배선 구조 및 배선 구조를 구비한 표시 장치
JP5852307B2 (ja) 薄膜トランジスタ及びその製造方法
TWI478308B (zh) Wiring construction and display device
CN103003860B (zh) 显示装置用Cu合金膜和显示装置
TWI445179B (zh) A wiring structure and a manufacturing method thereof, and a display device having a wiring structure
TW201123460A (en) Thin film transistor, method of manufacturing the same, and organic electroluminescent device including thin film transistor
JP2012151469A (ja) 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP2014013892A (ja) 薄膜トランジスタ
TW201131776A (en) Oxide semiconductor layer and semiconductor device
TW200938660A (en) Etching solution composition
JP6341198B2 (ja) 酸化物半導体ターゲット、酸化物半導体膜及びその製造方法、並びに薄膜トランジスタ
JP2011091364A (ja) 配線構造およびその製造方法、並びに配線構造を備えた表示装置
TW201218384A (en) Thin film transistor and method for manufacturing the same
TW201041140A (en) Transistor, transistor manufacturing method, and manufacturing device thereof
JP5507133B2 (ja) ボトムゲート構造の薄膜トランジスタの製造方法
CN103460351A (zh) Cu合金膜和具备它的显示装置或电子装置
JP5774005B2 (ja) 銅電極を有する薄膜トランジスタ(tft)
CN108010960A (zh) 一种氧化物薄膜晶体管栅电极及其制备方法
CN107369706A (zh) 一种显示用电子器件铜合金电极及其制备方法
JP2014056945A (ja) アモルファス酸化物薄膜及びその製造方法、並びにそれを用いた薄膜トランジスタ
CN104766891A (zh) 一种薄膜晶体管的源漏电极及制备方法、薄膜晶体管及制备方法
WO2016035554A1 (ja) 薄膜トランジスタの酸化物半導体薄膜、薄膜トランジスタ、およびスパッタリングターゲット
JP2012216729A (ja) 薄膜トランジスタ構造および表示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant