CN106981426B - 薄膜晶体管的制备方法、显示装置 - Google Patents
薄膜晶体管的制备方法、显示装置 Download PDFInfo
- Publication number
- CN106981426B CN106981426B CN201710221190.3A CN201710221190A CN106981426B CN 106981426 B CN106981426 B CN 106981426B CN 201710221190 A CN201710221190 A CN 201710221190A CN 106981426 B CN106981426 B CN 106981426B
- Authority
- CN
- China
- Prior art keywords
- layer
- alloy material
- drain electrode
- material layer
- source electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 37
- 238000002360 preparation method Methods 0.000 title abstract description 6
- 239000010410 layer Substances 0.000 claims abstract description 133
- 239000000956 alloy Substances 0.000 claims abstract description 82
- 239000010949 copper Substances 0.000 claims abstract description 34
- 239000010408 film Substances 0.000 claims abstract description 33
- 238000001556 precipitation Methods 0.000 claims abstract description 33
- 239000011241 protective layer Substances 0.000 claims abstract description 23
- 229910052802 copper Inorganic materials 0.000 claims abstract description 20
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 18
- 239000000203 mixture Substances 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 238000000151 deposition Methods 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims description 79
- 230000008569 process Effects 0.000 claims description 61
- 238000004519 manufacturing process Methods 0.000 claims description 28
- 229910052751 metal Inorganic materials 0.000 claims description 16
- 239000002184 metal Substances 0.000 claims description 16
- 230000001681 protective effect Effects 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 12
- 239000010936 titanium Substances 0.000 claims description 11
- 230000032683 aging Effects 0.000 claims description 10
- 239000011135 tin Substances 0.000 claims description 10
- 229910052718 tin Inorganic materials 0.000 claims description 8
- 229910052719 titanium Inorganic materials 0.000 claims description 8
- 229910000881 Cu alloy Inorganic materials 0.000 claims description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 5
- 238000001816 cooling Methods 0.000 claims description 4
- 238000005224 laser annealing Methods 0.000 claims description 4
- 229910045601 alloy Inorganic materials 0.000 claims 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052760 oxygen Inorganic materials 0.000 abstract description 5
- 239000001301 oxygen Substances 0.000 abstract description 5
- 239000002244 precipitate Substances 0.000 description 15
- 238000000059 patterning Methods 0.000 description 13
- 239000000243 solution Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 7
- 230000003647 oxidation Effects 0.000 description 7
- 238000007254 oxidation reaction Methods 0.000 description 7
- 230000008021 deposition Effects 0.000 description 5
- 238000005137 deposition process Methods 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 4
- 229910001092 metal group alloy Inorganic materials 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- 230000018109 developmental process Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000001755 magnetron sputter deposition Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- -1 and at the same time Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000003405 preventing effect Effects 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000006104 solid solution Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000035882 stress Effects 0.000 description 1
- 230000007847 structural defect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000013077 target material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Abstract
本发明提供一种薄膜晶体管的制备方法、显示装置，属于显示技术领域，其可解决现有的薄膜晶体管中，在由铜形成的源极、漏极之后，源极和漏极易与氧气及水分接触发生氧化，从而影响薄膜晶体管的膜层间接触电阻及性能的问题。本发明的薄膜晶体管的制备方法，包括：在衬底基板的上方沉积合金材料层，并对所述合金材料层至少与待形成源极、漏极对应的位置进行析出处理工艺以及构图工艺，形成源极、漏极和位于所述源极、漏极上的保护层。
Description
技术领域
本发明属于显示技术领域，具体涉及一种薄膜晶体管的制备方法、显示装置。
背景技术
随着显示技术不断发展，人们对于高分辨率、高色彩度以及高清晰度的显示屏的需求愈发强烈。为了提高面板的响应时间以及降低功耗，在薄膜晶体管中多选择电阻率较小的铜及银等金属作为栅极、源极和漏极。
以铜为例，铜具有较低的电阻率及良好的抗电迁移能力，可满足显示终端大尺寸、高分辨率及高驱动频率的要求。但是，因铜本身的活泼性的影响，在对铜进行刻蚀后，易与氧气及水分接触发生氧化，从而影响薄膜晶体管的膜层间接触电阻及性能。
因此，在栅极、源极和漏极采用铜的薄膜晶体管的制造中，如何防止铜的氧化及稳定铜电极性能对本领域技术人员来说十分重要。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一，提出了一种能够对由铜形成的源极、漏极进行保护，以避免其被氧气及水分氧化的薄膜晶体管的制备方法、显示装置。
解决本发明技术问题所采用的技术方案是一种薄膜晶体管的制备方法，包括：
在衬底基板的上方沉积合金材料层，并对所述合金材料层至少与待形成源极、漏极对应的位置进行析出处理工艺以及构图工艺，形成源极、漏极和位于所述源极、漏极上的保护层。
其中，对所述合金材料层至少与待形成源极、漏极对应的位置进行析出处理工艺以及构图工艺，形成源极、漏极和位于所述源极、漏极上的保护层包括：
对所述合金材料层进行析出处理，形成金属膜层和位于所述金属膜层上方的保护膜层；
通过对所述金属膜层和保护膜层进行构图工艺，形成包括源极、漏极和保护层的图形。
其中，对所述合金材料层至少与待形成源极、漏极对应的位置进行析出处理工艺以及构图工艺，以形成源极、漏极和位于所述源极、漏极上的保护层包括：
通过构图工艺，形成图案化的合金材料层；
对所述图案化的合金材料层进行析出处理，形成源极、漏极和位于所述源极、漏极上方的保护层。
其中，所述析出处理工艺包括固溶时效处理工艺。
其中，固溶时效处理工艺中的恒温温度为300℃～350℃，恒温时间为45min～60min，降温速率为20℃/min～25℃/min。
其中，所述合金材料层为铜合金材料层。
其中，所述铜合金材料层采用至少含有铜、钛、锡的合金材料制成。
其中，在形成源极、漏极和位于所述源极、漏极上的保护层之前，还包括：
在所述衬底基板的上方形成有源层的步骤；
在所述有源层和所述合金材料层之间形成缓冲材料层，并通过一次构图工艺形成包括缓冲图案和源极、漏极的步骤。
其中，所述析出处理工艺包括激光退火工艺。
作为另一技术方案，本发明还提供一种显示装置，包括采用上述任意一项所述的薄膜晶体管的制备方法制备的薄膜晶体管。
本发明的薄膜晶体管的制备方法、显示装置中，该制备方法包括：在衬底基板的上方沉积合金材料层，并对合金材料层至少与待形成源极、漏极对应的位置进行析出处理工艺以及构图工艺，形成源极、漏极和位于源极、漏极上的保护层，也就是说，保护层是通过对合金材料层进行工艺处理得到的，其是对合金材料层进行析出处理时产生的析出物形成的，不需要通过额外的沉积或构图工艺形成，能够有效用于防止源极和漏极暴露在空气以及水分中的氧化问题，同时，还简化了制备工艺；另外，随着合金材料层表面的析出物的富集析出，金属合金中的Cu基体晶格的畸变程度降低，使得由晶格畸变带来的导电性降低将有所恢复，随着析出处理的时间增长，Cu晶格的畸变程度降低，
析出物增多，使得Cu的导电性恢复。
附图说明
图1为本发明的实施例1的薄膜晶体管的制备方法的流程示意图；
图2为图1的执行完步骤S1之后的结构示意图；
图3为图1的执行完步骤S2之后的结构示意图；
图4为图1的执行完步骤S3之后的结构示意图；
图5为图1的执行完步骤S41之后的结构示意图；
图6为图1的执行完步骤S42之后的结构示意图；
图7为本发明的实施例2的薄膜晶体管的制备方法的流程示意图；
图8为图7的执行完步骤S43之后的结构示意图；
图9为图7的执行完步骤S44之后的结构示意图；
其中，附图标记为：1、衬底基板；11、栅极；12、栅绝缘层；2、有源层；3、缓冲材料层；4、合金材料层；41、金属膜层；42、保护膜层；5、源极；6、漏极；7、保护层；8、缓冲图案。
具体实施方式
为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明作进一步详细描述。
在此需要说明的是，在以下实施例中，以底栅结构薄膜晶体管(也即相对于基底侧而言栅极位于有源层之下)为例，对薄膜晶体管的制备方法进行说明。当然，薄膜晶体管的结构并不局限于此，还可以采用顶栅结构(也即相对于基底侧而言栅极位于有源层之上)或者其他结构的薄膜晶体管，均属于本发明所保护的范围，在此不再赘述。
实施例1：
请参照图1至图6，本实施例提供一种薄膜晶体管的制备方法，包括：
S0、在衬底基板1上形成栅极11，以及在栅极11上形成栅绝缘层12的步骤。
步骤S1，请参照图2，在衬底基板1的上方形成有源层2的步骤。从图2中可以看出，有源层2实际上是形成在栅绝缘层12上的。形成有源层2的步骤包括现有技术中常用的光刻胶沉积、曝光、显影、刻蚀等步骤，在此不再赘述。
步骤S2，请参照图3，在有源层2上形成缓冲材料层3。
需要说明的是，在步骤S2中，实际上只是在有源层2上沉积了缓冲材料层3，此时并不需要对缓冲材料层3进行构图工艺，一般来说，缓冲材料层3采用金属材料(如Mo或Mo的合金材料)制成，缓冲材料层3用于在后续工艺中形成缓冲图案8，保护层8可与源极5和漏极6通过一次构图工艺形成，从而可以减少一次对缓冲材料层3的构图工艺，即简化了工艺步骤。之所以设置缓冲图案8，是为了防止形成后的源极5和漏极6中的铜向有源层2扩散。当然，步骤S2并不一定存在，可根据实际情况进行删除。
步骤S3，请参照图4，在衬底基板1(缓冲材料层3)的上方沉积合金材料层4。
具体的，通过磁控溅射在缓冲材料层3的上方沉积合金材料层4。之所以采用磁控溅射的方式在有源层2上沉积合金材料层4，是由于靶材溅射过程中所用参数能够避免氧气及水分的引入，从而避免氧气及水分对之后形成的源极5和漏极6造成影响。
其中，合金材料层4的厚度为
需要说明的是，此处所说的合金材料层4的厚度是指沉积在有源层2上且未经析出处理或构图工艺处理的合金材料层4的厚度，当然，该沉积的合金材料层4的厚度并不局限于此，可根据实际情况进行设置，在此不再赘述。
步骤S4，对合金材料层4至少与待形成源极5、漏极6对应的位置进行析出处理工艺以及构图工艺，形成源极5、漏极6和位于源极5、漏极6上的保护层7。
可以理解的是，对合金材料层4至少与待形成源极5、漏极6对应的位置进行析出处理工艺，可以是对整个合金材料层4进行析出处理工艺，也可以仅对待形成源极5、漏极6的位置进行析出处理工艺，在此不再赘述。在本实施例中，以对整个合金材料层4进行析出处理工艺为例进行说明。
其中，步骤S4包括：
步骤S41，请参照图5，对合金材料层4进行析出处理，形成金属膜层41和位于金属膜层41上方的保护膜层42。
也就是说，在进行析出处理后，实际上合金材料层4转化为金属膜层41和保护膜层42，即在对合金材料层4进行析出处理之后，金属膜层41位于有源层2上方，保护膜层42位于金属膜层41上方。
其中，合金材料层4为铜合金材料层。
优选地，铜合金材料层采用至少含有铜、钛、锡的合金材料(Cu-3Ti-2Sn)制成。之所以如此设置，是由于在合金材料层4中，Cu的基体晶格存在畸变，这种晶格畸变会导致Cu的导电性降低，而合金材料层4中至少含有铜(Cu)、钛(Ti)、锡(Sn)，能够使形成的保护膜层42中含有Ti和Sn，从而能够有效恢复由Cu形成的源极5和漏极6的导电率，使源极5和漏极6的导电率恢复至纯铜的95％以上。
进一步优选地，在至少含有铜、钛、锡的合金材料中，Ti的含量在2～3.5wt％范围内，Sn的含量在1.5～2.5wt％范围内。当然，Cu、Ti和Sn的含量并不局限于此，在此不再赘述。
其中，析出处理工艺包括固溶时效处理工艺。
之所以通过固溶时效处理工艺使合金材料层4析出保护膜层42，是由于对合金材料层4进行固溶时效处理，可有效的降低合金材料层4内部的组织缺陷，消除位错及晶格之间应力，提高合金材料层4的稳定性，恢复由Cu形成的源极5和漏极6的导电率；同时，合金材料层4在固溶时效处理过程中产生的析出物聚集在表面形成过饱和固溶体(即保护膜层42)，其中，析出物主要为富Ti的β’-Cu4Ti以及β-Cu4Ti，由于合金材料层4的厚度比较薄，析出物会在金属膜层41的表面附近聚集，保护膜层42由于Ti及Sn的富集具有很强的耐氧化能力。
其中，固溶时效处理工艺中的恒温温度为300℃～350℃，恒温时间为45min～60min，降温速率为20℃/min～25℃/min。优选地，恒温温度为300℃，恒温时间为60min，降温速率为20℃/min。当然，固溶时效处理工艺中的参数并不局限于此，可根据实际情况进行设置，在此不再赘述。
步骤S42，请参照图6，通过对金属膜层41和保护膜层42进行构图工艺，形成包括源极5、漏极6和保护层7的图形。
如图6所示，结合步骤S2的描述，在步骤S42中，实际上是通过对缓冲材料层3、金属膜层41和保护膜层42进行一次构图工艺(包括沉积光刻胶、曝光、显影、刻蚀等步骤)，形成缓冲图案8、源极5。漏极和保护层7。需要说明的是，由于先进行析出处理后进行构图工艺，即先形成保护膜层42再对该保护膜层42进行刻蚀，因此，保护层8只形成于源极5和漏极7的上表面(如图6所示)。
显然，本实施例的析出处理还可进行许多变化；例如：析出处理工艺包括激光退火工艺，即采用激光退火工艺形成位于源极5、漏极6上的保护层7，在此不再赘述。
本实施例的薄膜晶体管的制备方法，包括：在衬底基板的上方沉积合金材料层，并对合金材料层至少与待形成源极、漏极对应的位置进行析出处理工艺以及构图工艺，形成源极、漏极和位于源极、漏极上的保护层，也就是说，保护层是通过对合金材料层进行工艺处理得到的，其是对合金材料层进行析出处理时产生的析出物形成的，不需要通过额外的沉积或构图工艺形成，能够有效用于防止源极和漏极暴露在空气以及水分中的氧化问题，同时，还简化了制备工艺；另外，随着合金材料层表面的析出物的富集析出，金属合金中的Cu基体晶格的畸变程度降低，使得由晶格畸变带来的导电性降低将有所恢复，随着析出处理的时间增长，Cu晶格的畸变程度降低，析出物增多，使得Cu的导电性恢复。
实施例2：
请参照图7至图9，本实施例提供一种薄膜晶体管的制备方法，其具有与实施例1的薄膜晶体管的制备方法类似的步骤，其与实施例1的区别在于，在步骤S4中，先对合金材料层进行构图工艺，再对图案化的合金材料层进行析出处理。
具体地，步骤S4包括：
步骤S43，请参照图8，通过构图工艺，形成图案化的合金材料层4。
从图8中可以看出，在沉积完合金材料层4之后，现对该合金材料层4进行一次构图工艺，形成图案化的合金材料层4，该图案化的合金材料层4与待形成的源极5和漏极6具有相同的形状。
步骤S44，请参照图9，对图案化的合金材料层4进行析出处理，形成源极5、漏极6和位于源极5、漏极6上方的保护层7。
在本实施例中，由于先进行构图工艺后进行析出处理，即先刻蚀成图案化的合金材料层4再对该图案化的合金材料层4进行析出处理，因此，保护层8形成于源极5和漏极6的整个表面上，即保护层8形成于源极5和漏极7的上表面以及两个侧表面上(如图9所示)，因此，本实施例的保护层8具有更好的防氧化效果。
本实施例的薄膜晶体管的制备方法，包括：在衬底基板的上方沉积合金材料层，并对合金材料层至少与待形成源极、漏极对应的位置进行析出处理工艺以及构图工艺，形成源极、漏极和位于源极、漏极上的保护层，也就是说，保护层是通过对合金材料层进行工艺处理得到的，其是对合金材料层进行析出处理时产生的析出物形成的，不需要通过额外的沉积或构图工艺形成，能够有效用于防止源极和漏极暴露在空气以及水分中的氧化问题，同时，还简化了制备工艺；另外，随着合金材料层表面的析出物的富集析出，金属合金中的Cu基体晶格的畸变程度降低，使得由晶格畸变带来的导电性降低将有所恢复，随着析出处理的时间增长，Cu晶格的畸变程度降低，析出物增多，使得Cu的导电性恢复。
实施例3：
本实施例提供了一种显示装置，其包括采用实施例1或2的薄膜晶体管的制备方法制备的薄膜晶体管。显示装置可以为：液晶显示面板、电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
本实施例的显示装置，其包括采用实施例1或2的薄膜晶体管的制备方法制备的薄膜晶体管，其中，保护层是通过对合金材料层进行工艺处理得到的，其是对合金材料层进行析出处理时产生的析出物形成的，不需要通过额外的沉积或构图工艺形成，能够有效用于防止源极和漏极暴露在空气以及水分中的氧化问题，同时，还简化了制备工艺；另外，随着合金材料层表面的析出物的富集析出，金属合金中的Cu基体晶格的畸变程度降低，使得由晶格畸变带来的导电性降低将有所恢复，随着析出处理的时间增长，Cu晶格的畸变程度降低，析出物增多，使得Cu的导电性恢复。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。
Claims (8)
1.一种薄膜晶体管的制备方法，其特征在于，包括：
在衬底基板的上方沉积合金材料层，并对所述合金材料层至少于待形成源极、漏极对应的位置进行析出处理工艺以及构图工艺，形成源极、漏极和位于所述源极、漏极上的合金保护层；
其中，所述对所述合金材料层至少于待形成源极、漏极对应的位置进行析出处理工艺以及构图工艺，形成源极、漏极和位于所述源极、漏极上的合金保护层包括：
对所述合金材料层进行析出处理，形成金属膜层和位于所述金属膜层上方的保护膜层；
通过对所述金属膜层和保护膜层进行构图工艺，形成包括源极、漏极和合金保护层的图形。
2.根据权利要求1所述的薄膜晶体管的制备方法，其特征在于，所述析出处理工艺包括固溶时效处理工艺。
3.根据权利要求2所述的薄膜晶体管的制备方法，其特征在于，固溶时效处理工艺中的恒温温度为300℃～350℃，恒温时间为45min～60min，降温速率为20℃/min～25℃/min。
4.根据权利要求1所述的薄膜晶体管的制备方法，其特征在于，所述合金材料层为铜合金材料层。
5.根据权利要求4所述的薄膜晶体管的制备方法，其特征在于，所述铜合金材料层采用至少含有铜、钛、锡的合金材料制成。
6.根据权利要求1所述的薄膜晶体管的制备方法，其特征在于，在形成源极、漏极和位于所述源极、漏极上的合金保护层之前，还包括：
在所述衬底基板的上方形成有源层的步骤；
在所述有源层和所述合金材料层之间形成缓冲材料层，并通过一次构图工艺形成包括缓冲图案和源极、漏极的步骤。
7.根据权利要求1所述的薄膜晶体管的制备方法，其特征在于，所述析出处理工艺包括激光退火工艺。
8.一种显示装置，其特征在于，包括采用权利要求1至7任意一项所述的薄膜晶体管的制备方法制备的薄膜晶体管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710221190.3A CN106981426B (zh) | 2017-04-06 | 2017-04-06 | 薄膜晶体管的制备方法、显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710221190.3A CN106981426B (zh) | 2017-04-06 | 2017-04-06 | 薄膜晶体管的制备方法、显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106981426A CN106981426A (zh) | 2017-07-25 |
| CN106981426B true CN106981426B (zh) | 2020-04-03 |
Family
ID=59343762
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710221190.3A Active CN106981426B (zh) | 2017-04-06 | 2017-04-06 | 薄膜晶体管的制备方法、显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106981426B (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1508615A (zh) * | 2002-12-19 | 2004-06-30 | 株式会社神户制钢所 | 电子器件及其制造方法、溅射靶 |
| CN1897300A (zh) * | 2005-04-15 | 2007-01-17 | 株式会社半导体能源研究所 | 显示设备和所述显示设备的制造方法 |
| CN101568999A (zh) * | 2007-01-10 | 2009-10-28 | 日本电气株式会社 | 半导体装置及其制造方法 |
| CN103022083A (zh) * | 2012-12-10 | 2013-04-03 | 京东方科技集团股份有限公司 | 一种阵列基板、显示装置及阵列基板的制备方法 |
| CN103489902A (zh) * | 2013-09-30 | 2014-01-01 | 京东方科技集团股份有限公司 | 一种电极及其制作方法、阵列基板及显示装置 |
| CN103531594A (zh) * | 2013-10-30 | 2014-01-22 | 京东方科技集团股份有限公司 | 一种阵列基板和显示器件 |
| CN104701384A (zh) * | 2015-04-09 | 2015-06-10 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制备方法、阵列基板和显示装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130207111A1 (en) * | 2012-02-09 | 2013-08-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device including semiconductor device, electronic device including semiconductor device, and method for manufacturing semiconductor device |
-
2017
- 2017-04-06 CN CN201710221190.3A patent/CN106981426B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1508615A (zh) * | 2002-12-19 | 2004-06-30 | 株式会社神户制钢所 | 电子器件及其制造方法、溅射靶 |
| CN1897300A (zh) * | 2005-04-15 | 2007-01-17 | 株式会社半导体能源研究所 | 显示设备和所述显示设备的制造方法 |
| CN101568999A (zh) * | 2007-01-10 | 2009-10-28 | 日本电气株式会社 | 半导体装置及其制造方法 |
| CN103022083A (zh) * | 2012-12-10 | 2013-04-03 | 京东方科技集团股份有限公司 | 一种阵列基板、显示装置及阵列基板的制备方法 |
| CN103489902A (zh) * | 2013-09-30 | 2014-01-01 | 京东方科技集团股份有限公司 | 一种电极及其制作方法、阵列基板及显示装置 |
| CN103531594A (zh) * | 2013-10-30 | 2014-01-22 | 京东方科技集团股份有限公司 | 一种阵列基板和显示器件 |
| CN104701384A (zh) * | 2015-04-09 | 2015-06-10 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制备方法、阵列基板和显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106981426A (zh) | 2017-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8263977B2 (en) | TFT substrate and TFT substrate manufacturing method | |
| JP5244295B2 (ja) | Ｔｆｔ基板及びｔｆｔ基板の製造方法 | |
| US9812472B2 (en) | Preparation method of oxide thin-film transistor | |
| EP2743982A2 (en) | Display device, array substrate and manufacturing method thereof | |
| WO2020207119A1 (zh) | 显示基板及其制作方法、显示装置 | |
| US9905580B2 (en) | Method for manufacturing thin film transistor, thin film transistor, and array substrate and display device using the same | |
| US20180267376A1 (en) | Conductive pattern structure and its manufacturing method, array substrate and display device | |
| WO2018113214A1 (zh) | 薄膜晶体管及其制作方法、显示基板、显示装置 | |
| WO2019114357A1 (zh) | 阵列基板及其制造方法、显示装置 | |
| US9754970B2 (en) | Thin film transistor, fabricating method thereof, array substrate and display device | |
| US10504926B2 (en) | Thin film transistor, method for fabricating the same, array substrate, and display panel | |
| JP5308206B2 (ja) | 表示装置製造方法 | |
| US20150311345A1 (en) | Thin film transistor and method of fabricating the same, display substrate and display device | |
| CN103489902B (zh) | 一种电极及其制作方法、阵列基板及显示装置 | |
| CN112002763A (zh) | 一种tft基板及其制造方法、显示面板 | |
| CN110794630A (zh) | 一种阵列基板及其制造方法 | |
| JP5374111B2 (ja) | 表示装置およびこれに用いるＣｕ合金膜 | |
| CN106981426B (zh) | 薄膜晶体管的制备方法、显示装置 | |
| WO2020114101A1 (zh) | 薄膜晶体管、显示基板及其制备方法、显示装置 | |
| US10790309B2 (en) | Conductive pattern structure, manufacturing method thereof, array substrate and display device | |
| CN107204320B (zh) | 金属导线、薄膜晶体管及制作方法、阵列基板和显示装置 | |
| US9196734B2 (en) | Thin-film transistor substrate and method for fabricating the same, display | |
| US10199510B2 (en) | Thin film transistor, thin film transistor manufacturing method and array substrate | |
| WO2016192447A1 (zh) | 一种阵列基板及其制备方法、显示装置 | |
| CN113707559B (zh) | 一种薄膜晶体管的制备方法、薄膜晶体管及显示面板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |