CN103489902A - 一种电极及其制作方法、阵列基板及显示装置 - Google Patents

一种电极及其制作方法、阵列基板及显示装置 Download PDF

Info

Publication number
CN103489902A
CN103489902A CN201310460786.0A CN201310460786A CN103489902A CN 103489902 A CN103489902 A CN 103489902A CN 201310460786 A CN201310460786 A CN 201310460786A CN 103489902 A CN103489902 A CN 103489902A
Authority
CN
China
Prior art keywords
copper
alloy layer
copper alloy
electrode
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310460786.0A
Other languages
English (en)
Other versions
CN103489902B (zh
Inventor
姚琪
张锋
曹占锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201310460786.0A priority Critical patent/CN103489902B/zh
Publication of CN103489902A publication Critical patent/CN103489902A/zh
Application granted granted Critical
Publication of CN103489902B publication Critical patent/CN103489902B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/432—Heterojunction gate for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/435—Resistive materials for field effect devices, e.g. resistive gate for MOSFET or MESFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种电极及其制作方法、阵列基板及显示装置，用以简化具有隔离作用的电极的制作工艺流程。本发明提供的电极包括：位于基板上的第一金属隔离层；位于第一金属隔离层上的第一铜金属层；位于第一铜金属层上的第二金属隔离层。第一金属隔离层和第二金属隔离层可以阻挡铜金属层中铜离子的扩散。

Description

一种电极及其制作方法、阵列基板及显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种电极及其制作方法、阵列基板及显示装置。
背景技术
在平板显示技术领域，大尺寸、高分辨率以及高画质的平板显示装置，如液晶电视，在当前的平板显示器市场已经占据了主导地位。
目前，图像信号的延迟成为制约大尺寸、高分辨率及高画质平板显示装置的关键因素之一。降低阵列基板中的各种电极和电极线的电阻对减小图像信号的延迟起有效作用。现有技术通过降低阵列基板中的TFT的源极、漏极、栅极以及栅线、数据线，和阵列基板中的公共电极等的电阻减小图像信号的延迟，提高图像的画质。
一般地，通过电阻较小的铜金属Cu作为所述源极、漏极、栅极以及栅线、数据线和公共电极等，以减小图像信号的延迟，但是存在以下缺点：
Cu在较高温度的条件下（如450℃），Cu离子会扩散并穿过绝缘层，从而会影响TFT的性能。
为了解决上述问题，一般的做法为在Cu金属层的两侧制作Cu阻挡层，Cu阻挡层一般通过钼Mo、钛Ti等金属或合金制作而成。但是，钼Mo、钛Ti等金属或合金的刻蚀难度较大，制作过程对后续工艺产生不利的影响，导致制作TFT阵列基板的制作工艺流程复杂，制作成本较高。
发明内容
本发明实施例提供一种电极及其制作方法、阵列基板及显示装置，用以简化具有隔离作用的电极的制作工艺流程。
为实现上述目的，本发明实施例提供的一种电极包括：
位于基板上的第一金属隔离层；
位于第一金属隔离层上的第一铜金属层；
位于第一铜金属层上的第二金属隔离层。
较佳地，所述第一金属隔离层和第二金属隔离层的材质相同。
较佳地，所述第一金属隔离层和第二金属隔离层为包括钼、锰、钨、钽、银、钛和锡中至少之一的膜层。
较佳地，还包括位于第一金属隔离层和第二金属隔离层之间的第二铜金属层，以及位于第一铜金属层和第二铜金属层之间的铜合金层。
较佳地，所述铜合金层为包括铜以及钼、锰、钨、钽、银、钛和锡中至少一种金属的铜合金层。
本发明实施例提供的一种电极的制作方法，包括：
在基板上形成覆盖所述基板的第一铜合金层；
根据预设电极图形对所述第一铜合金层进行构图工艺，形成按所述图形分布的初始电极；
对形成有所述初始电极的基板进行退火工艺，使初始电极中的非铜金属离子向电极表面扩散，得到表面由所述非铜金属离子扩散后形成的具有第一金属隔离层和第二金属隔离层的电极。
较佳地，在基板上形成第一铜合金层之后，根据预设电极图形对所述第一铜合金层进行构图工艺之前还包括：
在第一铜合金层上形成第二铜合金层；
根据预设电极图形对所述第一铜合金层进行构图工艺的同时还包括根据所述预设电极图形对所述第二铜合金层进行构图工艺，所述初始电极由第一铜合金层和第二铜合金层形成。
较佳地，在基板上形成第一铜合金层之后，根据预设电极图形对所述第一铜合金层进行构图工艺之前还包括：
依次在所述第一铜合金层上形成第三铜合金层和第二铜合金层，第三铜合金层与所述第二铜合金层和第一铜合金层的材料不同；
根据预设电极图形对所述第一铜合金层进行构图工艺的同时还包括根据所述预设电极图形对第二铜合金层和第三铜合金层进行构图工艺，所述初始电极由第一铜合金层、第二铜合金层和第三铜合金层形成。
较佳地，在基板上形成第一铜合金层之后，根据预设电极图形对所述第一铜合金层进行构图工艺之前还包括：
依次在所述第一铜合金层上形成铜金属层和第二铜合金层；
根据预设电极图形对所述第一铜合金层进行构图工艺的同时还包括根据所述预设电极图形对第二铜合金层和铜金属层进行构图工艺，所述初始电极由第一铜合金层、铜金属层和第二铜合金层形成。
较佳地，所述第一铜合金层和第二铜合金层的材料相同。
较佳地，对形成有所述电极图形的基板进行退火工艺具体为：
在惰性气体环境中，退火温度范围为250～600℃，且退火时间为20～120分钟的条件下对形成有所述电极图形的基板进行退火。
较佳地，采用热蒸镀工艺，在氧气等离子体环境中依次蒸镀第一铜合金层、第三铜合金层和第二铜合金层。
较佳地，采用热蒸镀工艺，在氧气等离子体环境中依次蒸镀第一铜合金层、第三铜合金层和第二铜合金层，具体为：采用热蒸镀工艺，在氧气等离子体环境中蒸镀覆盖所述基板的铜钼合金、铜锰合金、铜钨合金、铜铊合金、铜银合金、铜钛合金或铜锡合金的膜层，作为第一铜合金层；
采用热蒸镀工艺，在氧气等离子体环境中蒸镀覆盖所述基板的铜钼合金、铜锰合金、铜钨合金、铜铊合金、铜银合金、铜钛合金或铜锡合金的膜层，作为第三铜合金层；
采用热蒸镀工艺，在氧气等离子体环境中蒸镀覆盖所述基板的铜钼合金、铜锰合金、铜钨合金、铜铊合金、铜银合金、铜钛合金或铜锡合金的膜层，作为第二铜合金层。
较佳地，所述第一铜合金层、第三铜合金层或第二铜合金层中的铜与合金中的另一种金属的原子百分比为0.1%～30%。
较佳地，形成所述电极图形之前还包括：
在无任何膜层的基板上形成覆盖所述基板的缓冲层，所述缓冲层为钼、钛、或钼钛合金膜层。
较佳地，所述电极图形为栅极、源极、漏极、栅线、数据线、像素电极或公共电极。
较佳地，所述铜合金层为包括铜以及钼、锰、钨、钽、银、钛和锡中至少一种金属的铜合金层。
较佳地，所述第一金属隔离层和第二金属隔离层为包括钼、锰、钨、钽、银、钛和锡中至少之一的膜层。
本发明实施例提供一种阵列基板，包括薄膜晶体管，所述薄膜晶体管中的栅极、源极和漏极至少之一为上述电极。
较佳地，还包括栅线、数据线、公共电极和像素电极；
所述栅线、数据线、公共电极和像素电极至少之一为上述电极。
本发明实施例提供的电极为表面具有金属隔离层的电极，金属隔离层之间的电极为铜金属层和/或铜合金层，所述金属隔离层可以阻挡所述铜金属或铜合金中的铜离子的扩散。本发明利用在高温环境下铜合金中的非铜金属容易扩散到电极表面形成一层金属或合金膜层，扩散出的金属或合金膜层形成金属隔离层，铜金属层和/或铜合金层位于所述金属隔离层之间，该制作具有金属隔离层的电极的方法，可以简化制作工艺流程，降低制作难度。
附图说明
图1为本发明实施例提供的电极结构示意图之一；
图2为本发明实施例提供的电极结构示意图之二；
图3为本发明实施例提供的制作电极的方法总体流程示意图；
图4为制作图1所示的电极的方法具体流程示意图之一；
图5为制作图1所示的电极的方法具体流程示意图之二；
图6为制作图2所示的电极的方法具体流程示意图；
图7为本发明基板上形成缓冲层的结构示意图；
图8为图7所示的基板上形成铜合金层的结构示意图；
图9为图8所示的经构图工艺后的电极示意图；
图10为图9所示的经退火工艺之后的电极示意图；
图11为制作图2所示的电极的方法具体流程示意图；
图12为形成有缓冲层、第一铜合金层、第二铜合金层和第三铜合金层的电极结构示意图；
图13为图12所示的电极结构经构图工艺和退后工艺后的电极结构示意图；
图14为铜合金退火前铜原子和钼原子的分布情况；
图15为铜合金退火后铜原子和钼原子的分布情况。
具体实施方式
本发明实施例提供一种电极及其制作方法、阵列基板及显示装置，用以简化制作电极的工艺流程，降低制作难度。
本发明实施例提供的电极为表面具有金属隔离层的电极，金属隔离层之间的电极为铜金属层和/或铜合金层，所述金属隔离层可以阻挡所述铜金属或铜合金中的铜离子的扩散。本发明利用在高温环境下铜合金中的非铜金属容易扩散到电极表面形成一层金属或合金膜层，扩散出的金属或合金膜层形成金属隔离层，铜金属层和/或铜合金层位于所述金属隔离层之间，该制作具有金属隔离层的电极的方法，可以简化制作工艺流程，降低制作难度。
以下将通过两类典型的电极说明本发明实施例提供的电极的制作方法。
第一类电极：
参见图1，为本发明实施例提供的电极截面图，包括：
位于基板1上的第一金属隔离层11，位于第一金属隔离层11上的第一铜金属层12，位于第一铜金属层12上的第二金属隔离层13；
第一金属隔离层11、第一铜金属层12和第二金属隔离层13构成电极2；
第一金属隔离层11和第二金属隔离层13可以阻挡第一铜金属层12中铜离子的扩散。
较佳地，图1所示的第一金属隔离层11可以为包括钼Mo、锰Mn、钨W、钽Ta、银Ag、钛Ti和锡Sn中至少一种金属的膜层。
第二金属隔离层13可以为包括钼Mo、锰Mn、钨W、钽Ta、银Ag、钛Ti和锡Sn中至少一种金属的膜层。
第一金属隔离层11和第二金属隔离层13的材质可以相同或不同。
其中一种实施方式为：第一金属隔离层11和第二金属隔离层13的材质相同；另一种实施方式为：第一金属隔离层11和第二金属隔离层13的材质不同。
第二类电极：
参见图2，为本发明实施例提供的电极截面图，包括：
在图1所示的电极结构的基础上，还包括：第二铜金属层14和铜合金层15；
参见图2，电极具体包括：
位于基板1上的第一金属隔离层11；
位于第一金属隔离层11上的第一铜金属层12；
位于第一铜金属层12上的铜合金层15；
位于铜合金层15上的第二铜金属层14；
位于第二铜金属层14上的第二金属隔离层13。
较佳地，第一金属隔离层11可以为包括钼Mo、锰Mn、钨W、钽Ta、银Ag、钛Ti和锡Sn中至少一种金属的膜层。
第二金属隔离层13可以为包括钼Mo、锰Mn、钨W、钽Ta、银Ag、钛Ti和锡Sn中至少一种金属的膜层。
第一金属隔离层11和第二金属隔离层13的材质可以相同或不同。
优选地，第一金属隔离层11和第二金属隔离层13的材质相同。
铜合金层15为包括铜Cu以及钼Mo、锰Mn、钨W、钽Ta、银Ag、钛Ti和锡Sn中至少一种金属的铜合金层；
上述钼Mo、锰Mn、钨W、钽Ta、银Ag、钛Ti和锡Sn作为铜合金中的其中一种或多种材料仅是举例说明本发明，并不用于限制本发明，具体实施过程中不限于上述几种。
较佳地，铜合金层15中，铜合金中的非铜金属与铜金属的原子百分比为0.1%～30%，即非铜金属所占的比例较少，铜金属占的比例较大铜合金作为电极的主要部分起导电作用。
也就是说，本发明实施例提供的铜合金为包括铜和至少一种其他类型的金属的合金。
上述本发明提供的电极位于基板上，与基板直接接触，在具体实施过程中，电极可以位于基板上的其他膜层结构上，不限于与基板直接接触，例如TFT中，底栅型TFT的栅电极可以直接位于基板上，源电极和漏电极位于基板上的绝缘层上，这里不做具体限定。
本发明上述两类型电极可以为阵列基板中任一可导电的电极，例如可以为薄膜晶体管中栅电极、源电极或漏电极等，或与薄膜晶体管中的栅电极、源电极和漏电极分别对应相连的栅线、数据线和像素电极，还可以为公共电极或公共电极线等。本发明实施例提供的电极为表面具有金属隔离层的铜金属电极或铜和铜合金组成的电极。
当然，本发明实施例提供的所有类型的电极可以为适用于半导体领域的其他任何铜金属电极或铜合金电极。
当铜或铜合金电极表面不设置金属隔离层时，铜或铜合金电极中的铜金属离子会穿过与之相接触的绝缘层或其他膜层扩散，本发明实施例提供的电极表面具有金属隔离层，可以阻挡铜金属离子的扩散，避免铜金属离子对薄膜晶体管性能的影响，例如当铜金属离子扩散到TFT的半导体层时，对TFT的性能有很大影响，甚至导致TFT无法正常工作。另外，本发明提供的铜电极或铜合金电极与其表面的金属隔离层在同一次构图工艺中形成，简化了具有隔离作用的电极的制作工艺流程，从而简化了阵列基板的制作工艺流程。
本发明提及的构图工艺至少包括曝光、显影、光刻和刻蚀等工艺流程。
以下将通过附图具体说明本发明实施例提供的电极的制作方法、阵列基板和显示装置。
以下分别说明三类型的电极结构。
类型一：为图1所示的点击结构，第一金属隔离层和第二金属隔离层材料相同。
类型二：图1所示的电极结构，第一金属隔离层和第二金属隔离层材料不相同。
类型三：图2所示的电极结构。
参见图3，类型一提供的电极的制作方法包括：
S11、在基板上形成覆盖所述基板的第一铜合金层；
S12、根据预设电极图形对所述第一铜合金层进行构图工艺，形成按所述图形分布的初始电极；
S13、对形成有所述初始电极的基板进行退火工艺，使初始电极中的非铜金属离子向电极表面扩散，得到表面由所述非铜金属离子扩散后形成的具有第一金属隔离层和第二金属隔离层的电极。
上述步骤S13仅对第一铜合金层进行退火工艺，第一金属隔离层和第二金属隔离层的材料相同。
类型二提供的电极的制作方法在上述类型一提供的方法的基础上，在步骤S12之前还包括：在第一铜合金层上形成第二铜合金层；
步骤S12还包括根据所述预设电极图形对所述第二铜合金层进行构图工艺，所述初始电极由第一铜合金层和第二铜合金层形成。
步骤S13对形成有所述初始电极的基板进行退火工艺，由于所述初始电极由第一铜合金层和第二铜合金层形成，第一铜合金层和第二铜合金层材料不同，非铜离子不同，非铜离子形成的第一金属隔离层和第二金属隔离层不同。
参见图4，类型二提供的电极的制作方法具体包括：
S21、在基板上形成覆盖所述基板的第一铜合金层；
S22、在第一铜合金层上形成第二铜合金层，第二铜合金层与第一铜合金层的材料不同；
当然形成第一铜合金层和形成第二铜合金层的先后顺序可以互换。
S23、根据预设电极图形对所述第一铜合金层和第二铜合金层进行构图工艺，形成按所述图形分布的初始电极；
S24、对形成有所述初始电极的基板进行退火工艺，使初始电极中的非铜金属离子向电极表面扩散，得到表面由所述非铜金属离子扩散后形成的具有第一金属隔离层和第二金属隔离层的电极。
类型三提供的电极的制作方法在上述类型一提供的方法的基础上，在步骤S12之前还包括：依次在所述第一铜合金层上形成第三铜合金层和第二铜合金层，第三铜合金层与所述第二铜合金层和第一铜合金层的材料不同；
根据预设电极图形对所述第一铜合金层进行构图工艺的同时还包括根据所述预设电极图形对第二铜合金层和第三铜合金层进行构图工艺，所述初始电极由第一铜合金层、第二铜合金层和第三铜合金层形成。
参见图5，类型三提供的电极的制作方法具体包括：
S31、在基板上形成覆盖所述基板的第一铜合金层；
S32、在第一铜合金层上形成第三铜合金层或铜金属层，第三铜合金层与第一铜合金层的材料不同；
S33、在第三铜合金层或铜金属层上形成第二铜合金层，第二铜合金层与第三铜合金层的材料不同。
当然形成第一铜合金层和形成第二铜合金层的先后顺序可以互换。优选地，第一铜合金层和第二铜合金层的材料相同。
S34、根据预设电极图形对所述第一铜合金层、第三铜合金层或铜金属层，和第二铜合金层进行构图工艺，形成按所述图形分布的初始电极；
S35、对形成有所述初始电极的基板进行退火工艺，使初始电极中的非铜金属离子向电极表面扩散，得到表面由所述非铜金属离子扩散后形成的具有第一金属隔离层和第二金属隔离层的电极。
若第一铜合金层和第二铜合金层的材料相同，则第一金属隔离层和第二金属隔离层的材料相同，若第一铜合金层和第二铜合金层的材料不相同，则第一金属隔离层和第二金属隔离层的材料不相同。
上述步骤S31至步骤S33，具体为：采用热蒸镀工艺，在氧气等离子体环境中依次蒸镀第一铜合金层、第三铜合金层和第二铜合金层。
进一步地，在氧气等离子体环境中依次蒸镀第一铜合金层、第三铜合金层和第二铜合金层，具体为：采用热蒸镀工艺，在氧气等离子体环境中蒸镀覆盖所述基板的铜钼合金、铜锰合金、铜钨合金、铜铊合金、铜银合金、铜钛合金或铜锡合金的膜层，作为第一铜合金层；
采用热蒸镀工艺，在氧气等离子体环境中蒸镀覆盖所述基板的铜钼合金、铜锰合金、铜钨合金、铜铊合金、铜银合金、铜钛合金或铜锡合金的膜层，作为第三铜合金层；
采用热蒸镀工艺，在氧气等离子体环境中蒸镀覆盖所述基板的铜钼合金、铜锰合金、铜钨合金、铜铊合金、铜银合金、铜钛合金或铜锡合金的膜层，作为第二铜合金层。
所述第一铜合金层、第三铜合金层或第二铜合金层中的铜与合金中的另一种金属的原子百分比为0.1%～30%。
上述三种类型的电极任一的制作方法，较佳地，所述第一铜合金层、第二铜合金层和第三铜合金层为包括铜以及钼、锰、钨、钽、银、钛和锡中至少一种金属的膜层。
上述三种类型的电极任一的制作方法，较佳地，所述第一金属隔离层和第二金属隔离层为包括钼、锰、钨、钽、银、钛和锡中至少之一的膜层。
第一金属隔离层和第二金属隔离层的材料由铜合金层中除铜金属离子之外的其他金属离子决定。
本发明提供的上述电极的制作方法，制成的电极为表面具有金属隔离层的铜电极。制作过程为：首先根据预设电极图形对由铜合金形成的导电层进行构图工艺形成电极图形，构图工艺过程中主要步骤为对导电层的刻蚀过程。铜合金与铜的刻蚀性能接近，刻蚀速率几乎相同。其次，对通过构图工艺形成的电极图形进行退火工艺，退火过程中，铜合金中除铜之外的一种或多种金属扩散到所述电极的表面，形成表面具有金属隔离层的电极图形。金属隔离层由扩散到电极表面的金属或合金组成。本发明金属铜电极与电极表面的金属隔离层在同一次构图工艺中形成，节约工艺流程。
上述三种类型的电极任一的制作方法，较佳地，对形成有所述初始电极图形的基板进行退火工艺具体为：
在惰性气体环境中，退火温度范围为250～600℃，且退火时间为20～120分钟的条件下对形成有所述电极图形的基板进行退火。
进一步地，在惰性气体（如氮气N2），退火温度范围为250～600℃，且退火时间为20～120分钟的条件下对形成有铜合金电极的基板进行退火。较佳地，退火时间为20～60分钟。
需要说明的是，不同材料的合金退火温度和退火时间略有差异，具体在实施过程中，根据具体材料的不同设置最佳或较佳地的温度和退火时间，目的是使得合金中全部或部分非金属离子析出到电极的表面即可，保证析出的金属隔离层的厚度能够阻挡铜离子的扩散即可。
较佳地，步骤S11、步骤S21和步骤S31之前，还包括形成覆盖所述基板的缓冲层，所述缓冲层为钼、钛，或钼钛合金，或者为类似于钼、钛、钼钛合金性质的金属或合金膜层。
较佳地，所述电极图形为栅极、源极、漏极、栅线、数据线、像素电极或公共电极。
以下将以制作底栅型TFT的栅线为例说明图1所示的电极的制作方法。
参见图6，制作TFT的栅线包括以下步骤：
S101、通过镀膜工艺在基板上形成缓冲层。该缓冲层可以增加铜合金与基板之间的附着力。步骤S101在制作所述电极时为可选项，在具体实施时，可以根据铜合金与基板的附着力程度确定是否设置缓冲层。
如图7所示，在基板1上形成缓冲层10；由于基板1一般为玻璃基板或有机树脂基板，该缓冲层10可以提高栅电极与基板之间的附着力。该缓冲层10可以为钼（Mo）、钛（Ti）或钼钛合金（MoTi）等。
S102、通过镀膜工艺在基板上形成覆盖所述基板的第一铜合金层。
如图8所示，在基板1的缓冲层10上，在含氧气等离子体的环境中蒸镀设定厚度的第一铜合金层12，第一铜合金12可以为包括铜Cu且包括钼Mo、锰Mn、钨W、钽Ta、银Ag、钛Ti和锡Sn中至少一种金属的合金层。例如可以为铜钼合金（CuMo）、铜锰合金（CuMn）、铜钨合金（CuW）、铜钽合金(CuTa)、铜银合金(CuAg)、铜钛合金（CuTi）或铜锡合金(CuSn)等。
较佳地，步骤S102制作第一铜合金层时第一铜合金中的铜与合金中的非铜金属的原子百分比可以控制在0.1%～30%范围内。铜与铜合金中的非铜金属的原子百分比为0.1%～30%说明铜占合金的比例较少，这样有利于在电极表面析出一定厚度的非铜金属层或合金层，以达到隔离金属铜离子的目的。
具体实施过程中，铜与合金中的非铜金属的原子百分比根据实际需求而定，例如根据电极的厚度、金属隔离层的厚度而定。
在含氧气等离子体的环境中蒸镀铜合金们可以提高铜合金与基板或其他膜层之间的附着力。
S103、根据栅极图像对基板上的铜合金层进行构图工艺，形成初始栅极图形。铜合金的刻蚀特性与铜金属层的刻蚀特性类似，二者同时刻蚀，刻蚀难度较小，尤其是铜合金相比较其他金属如Ti、Mo等金属层，刻蚀难度较小。
具体地，对铜合金层进行曝光、显影、湿法刻蚀等工艺，形成如图9所示的初始栅电极图形。可以看出，初始栅电极为一层铜合金层，表面未形成金属隔离层。
S104、将形成有栅电极的基板进行退火工艺处理，最终形成表面具有第一金属隔离层和第二金属隔离层的栅电极。
具体地，在惰性气体氮气N2环境中，退火温度范围为250～600℃，且退火时间为20～60分钟的条件下对形成有所述栅电极图形的基板进行退火。
退火后，形成如图10所示的栅电极，栅电极2的下表面形成第一金属隔离层11，上表面形成第二金属隔离层13，第一金属隔离层11和第二金属隔离层13之间形成第一铜金属层12。此时，第一金属隔离层11和第二金属隔离层13的材料相同。例如，当退火之前的铜合金为铜钽合金时，第一金属隔离层和第二金属隔离层为钽Ta金属层。可以看出，退火后的栅电极等效为三层功能膜层。相比较分别制作三层功能膜层的工艺难度大大降低，且增强了第一金属隔离层和第二金属隔离层分别与铜电极的结合力。
以下将具体介绍图2所示的电极的形成过程，以第一铜金属层和第二铜金属层之间设置第三铜金属层为例说明。
参见图11，为形成图2所示的电极的具体过程，以包括以下步骤：
S201、通过镀膜工艺在基板上形成优选厚度为10～500的缓冲层。与步骤S101中描述的内容类似，这里不再赘述。
S202、通过镀膜工艺在基板上形成第一铜合金层。
参见图12，基板1上的缓冲层10上形成第一铜合金层21。具体地，在含氧气等离子体处理后的环境中蒸镀设定厚度的第一铜合金层21，铜合金可以为包括铜Cu且包括钼Mo、锰Mn、钨W、钽Ta、银Ag、钛Ti和锡Sn中至少一种金属的铜合金层。铜合金层中铜与铜合金中的非铜金属的原子百分比可以控制在0.1%～30%范围内。
S203、参见图12，形成覆盖所述第一铜合金层21的第三铜合金层23，该第一铜合金层21与第三铜合金层23材料不同；
形成过程与现有技术类似，这里不再赘述。
S204、参见图12，形成覆盖所述第三铜合金层23的第二铜合金层22，该第二铜合金层22为材料不同于第三铜合金层23的铜合金层。形成过程与现有技术类似，这里不再赘述。
S205、对所述第一铜合金层、第三铜合金层和第二铜合金层进行构图工艺，形成初始的栅极图形。
S206、将形成有所述栅电极图形的基板进行退火工艺处理，形成表面具有第一金属隔离层和第二金属隔离层的栅电极。
具体地，在惰性气体氮气N2环境中，退火温度范围为250～600℃，且退火时间为20～60分钟的条件下对形成有所述栅电极图形的基板进行退火。
退火后，形成的图13所示的栅电极，栅电极的上表面形成第二金属隔离层13，下表面形成第一金属隔离层11；第一金属隔离层11和第二金属隔离层13为铜合金中的钼金属层、锰金属层Mn、铜钨合金（CuW）、铜钽合金(CuTa)、铜银合金(CuAg)、铜钛合金（CuTi）或铜锡合金(CuSn)等膜层。
以下以钼铜合金（CuMo）为例说明铜合金退火前后的变化情况。
参见图14，为铜合金退火前，铜Cu原子和钼Mo原子的分布情况。铜Cu原子和钼Mo原子均匀分布。
参见图15，为铜合金退火后，铜Cu原子和钼Mo原子的分布情况，铜Cu原子分布在整个合金层的内层，钼Mo原子分布在整个合金层的表层。
本发明通过上述方法制作电极，形成的电极表面具有金属隔离层，金属隔离层可以很好地隔离电极中的铜离子的扩散。例如，当所述电极为栅电极或源漏电极时，电极表面的金属隔离层可以很好地阻止铜离子穿过绝缘层向其他功能膜层（例如半导体层）扩散，避免了铜离子对半导体特性的影响。
本发明实施例还提供一种阵列基板，包括薄膜晶体管，所述薄膜晶体管中的栅极、源极和漏极至少之一为上述本发明提供的电极。
进一步地，阵列基板还包括栅线、数据线、公共电极和像素电极；所述栅线、数据线、公共电极和像素电极至少之一为上述本发明提供的电极。
需要说明的是，无论是底栅型TFT还是顶栅型TFT，半导体层均位于源电极和漏电极的下方，当所述源电极和漏电极采用本发明实施例提供的电极制作方法形成时，源漏电极（即源电极和漏电极）靠近半导体层的一侧包括金属隔离层，金属隔离层用于隔离源漏电极中的铜离子向所述半导体层扩散，源漏电极远离半导体层的一侧包括金属隔离层，该金属隔离层可以避免源漏电极中的铜离子向其他，膜层扩散。
本发明实施例还提供一种显示装置，包括上述阵列基板或者包括上述电极。该显示装置可以为液晶面板、液晶显示器、液晶电视、有机电致发光显示OLED面板、OLED显示器、OLED电视或电子纸等显示装置。
本发明实施例提供的电极的制作方法可以适用于制作包括非晶硅或多晶硅半导体的TFT中的电极或制作包括金属氧化物半导体（如IGZO-TFT）的TFT中的电极。
本发明实施例提供的电极的制作方法还可以适用于制作由铜或铜合金形成的公共电极、公共电极线或像素电极等，这里不再赘述。
综上所述，本发明实施例提供的电极为表面具有金属隔离层的电极，金属隔离层之间的电极为铜金属层和/或铜合金层，所述金属隔离层可以阻挡所述铜金属或铜合金中的铜离子的扩散。本发明利用在高温环境下铜合金中的非铜金属容易扩散到电极表面形成一层金属或合金膜层，扩散出的金属或合金膜层形成金属隔离层，铜金属层和/或铜合金层位于所述金属隔离层之间，该制作具有金属隔离层的电极的方法，可以简化制作工艺流程，降低制作难度。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (21)

1.一种电极，其特征在于，包括：
位于基板上的第一金属隔离层；
位于第一金属隔离层上的第一铜金属层；
位于第一铜金属层上的第二金属隔离层。
2.根据权利要求1所述的电极，其特征在于，所述第一金属隔离层和第二金属隔离层的材质相同。
3.根据权利要求2所述的电极，其特征在于，所述第一金属隔离层和第二金属隔离层为包括钼、锰、钨、钽、银、钛和锡中至少之一的膜层。
4.根据权利要求1-3任一所述的电极，其特征在于，还包括位于第一金属隔离层和第二金属隔离层之间的第二铜金属层，以及位于第一铜金属层和第二铜金属层之间的铜合金层。
5.根据权利要求4所述的电极，其特征在于，所述铜合金层为包括铜以及钼、锰、钨、钽、银、钛和锡中至少一种金属的铜合金层。
6.一种电极的制作方法，其特征在于，包括：
在基板上形成覆盖所述基板的第一铜合金层；
根据预设电极图形对所述第一铜合金层进行构图工艺，形成按所述图形分布的初始电极；
对形成有所述初始电极的基板进行退火工艺，使初始电极中的非铜金属离子向电极表面扩散，得到表面由所述非铜金属离子扩散后形成的具有第一金属隔离层和第二金属隔离层的电极。
7.根据权利要求6所述的方法，其特征在于，在基板上形成第一铜合金层之后，根据预设电极图形对所述第一铜合金层进行构图工艺之前还包括：
在第一铜合金层上形成第二铜合金层；
根据预设电极图形对所述第一铜合金层进行构图工艺的同时还包括根据所述预设电极图形对所述第二铜合金层进行构图工艺，所述初始电极由第一铜合金层和第二铜合金层形成。
8.根据权利要求6所述的方法，其特征在于，在基板上形成第一铜合金层之后，根据预设电极图形对所述第一铜合金层进行构图工艺之前还包括：
依次在所述第一铜合金层上形成第三铜合金层和第二铜合金层，第三铜合金层与所述第二铜合金层和第一铜合金层的材料不同；
根据预设电极图形对所述第一铜合金层进行构图工艺的同时还包括根据所述预设电极图形对第二铜合金层和第三铜合金层进行构图工艺，所述初始电极由第一铜合金层、第二铜合金层和第三铜合金层形成。
9.根据权利要求6所述的方法，其特征在于，在基板上形成第一铜合金层之后，根据预设电极图形对所述第一铜合金层进行构图工艺之前还包括：
依次在所述第一铜合金层上形成铜金属层和第二铜合金层；
根据预设电极图形对所述第一铜合金层进行构图工艺的同时还包括根据所述预设电极图形对第二铜合金层和铜金属层进行构图工艺，所述初始电极由第一铜合金层、铜金属层和第二铜合金层形成。
10.根据权利要求8或9所述的方法，其特征在于，所述第一铜合金层和第二铜合金层的材料相同。
11.根据权利要求6-9任一权项所述的方法，其特征在于，对形成有所述电极图形的基板进行退火工艺具体为：
在惰性气体环境中，退火温度范围为250～600℃，且退火时间为20～120分钟的条件下对形成有所述电极图形的基板进行退火。
12.根据权利要求8所述的方法，其特征在于，采用热蒸镀工艺，在氧气等离子体环境中依次蒸镀第一铜合金层、第三铜合金层和第二铜合金层。
13.根据权利要求12所述的方法，其特征在于，采用热蒸镀工艺，在氧气等离子体环境中依次蒸镀第一铜合金层、第三铜合金层和第二铜合金层，具体为：采用热蒸镀工艺，在氧气等离子体环境中蒸镀覆盖所述基板的铜钼合金、铜锰合金、铜钨合金、铜铊合金、铜银合金、铜钛合金或铜锡合金的膜层，作为第一铜合金层；
采用热蒸镀工艺，在氧气等离子体环境中蒸镀覆盖所述基板的铜钼合金、铜锰合金、铜钨合金、铜铊合金、铜银合金、铜钛合金或铜锡合金的膜层，作为第三铜合金层；
采用热蒸镀工艺，在氧气等离子体环境中蒸镀覆盖所述基板的铜钼合金、铜锰合金、铜钨合金、铜铊合金、铜银合金、铜钛合金或铜锡合金的膜层，作为第二铜合金层。
14.根据权利要求12所述的方法，其特征在于，所述第一铜合金层、第三铜合金层或第二铜合金层中的铜与合金中的另一种金属的原子百分比为0.1%～30%。
15.根据权利要求6所述的方法，其特征在于，形成所述电极图形之前还包括：
在无任何膜层的基板上形成覆盖所述基板的缓冲层，所述缓冲层为钼、钛、或钼钛合金膜层。
16.根据权利要求6所述的方法，其特征在于，所述电极图形为栅极、源极、漏极、栅线、数据线、像素电极或公共电极。
17.根据权利要求6-9任一所述的方法，其特征在于，所述铜合金层为包括铜以及钼、锰、钨、钽、银、钛和锡中至少一种金属的铜合金层。
18.根据权利要求6-9任一所述的方法，其特征在于，所述第一金属隔离层和第二金属隔离层为包括钼、锰、钨、钽、银、钛和锡中至少之一的膜层。
19.一种阵列基板，其特征在于，包括薄膜晶体管，所述薄膜晶体管中的栅极、源极和漏极至少之一为权利要求1-5任一所述的电极。
20.根据权利要求19所述的阵列基板，其特征在于，还包括栅线、数据线、公共电极和像素电极；
所述栅线、数据线、公共电极和像素电极至少之一为权利要求1-5任一所述的电极。
21.一种显示装置，其特征在于，包括权利要求19或20所示的阵列基板。
CN201310460786.0A 2013-09-30 2013-09-30 一种电极及其制作方法、阵列基板及显示装置 Active CN103489902B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310460786.0A CN103489902B (zh) 2013-09-30 2013-09-30 一种电极及其制作方法、阵列基板及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310460786.0A CN103489902B (zh) 2013-09-30 2013-09-30 一种电极及其制作方法、阵列基板及显示装置

Publications (2)

Publication Number Publication Date
CN103489902A true CN103489902A (zh) 2014-01-01
CN103489902B CN103489902B (zh) 2016-01-06

Family

ID=49830002

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310460786.0A Active CN103489902B (zh) 2013-09-30 2013-09-30 一种电极及其制作方法、阵列基板及显示装置

Country Status (1)

Country Link
CN (1) CN103489902B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104766891A (zh) * 2015-03-18 2015-07-08 华南理工大学 一种薄膜晶体管的源漏电极及制备方法、薄膜晶体管及制备方法
CN104795407A (zh) * 2015-04-23 2015-07-22 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板、显示装置
WO2016155178A1 (zh) * 2015-04-03 2016-10-06 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置
WO2017071023A1 (zh) * 2015-10-28 2017-05-04 深圳市华星光电技术有限公司 一种薄膜晶体管、阵列基板及其制成方法
CN106981426A (zh) * 2017-04-06 2017-07-25 京东方科技集团股份有限公司 薄膜晶体管的制备方法、显示装置
WO2019100492A1 (zh) * 2017-11-21 2019-05-31 深圳市华星光电半导体显示技术有限公司 背沟道蚀刻型tft基板及其制作方法
WO2024146414A1 (zh) * 2023-01-03 2024-07-11 京东方科技集团股份有限公司 线路板及其制备方法、发光基板、背光模组及显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070218690A1 (en) * 2006-03-20 2007-09-20 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Fabrication method for semiconductor interconnections
CN101132011A (zh) * 2006-07-20 2008-02-27 三星电子株式会社 阵列基板及其制造方法和具有阵列基板的显示器件
CN103227206A (zh) * 2012-01-26 2013-07-31 日立电线株式会社 薄膜晶体管、其制造方法以及使用了该薄膜晶体管的显示装置
CN103299429A (zh) * 2010-12-27 2013-09-11 夏普株式会社 有源矩阵基板及其制造方法以及显示面板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070218690A1 (en) * 2006-03-20 2007-09-20 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Fabrication method for semiconductor interconnections
CN101132011A (zh) * 2006-07-20 2008-02-27 三星电子株式会社 阵列基板及其制造方法和具有阵列基板的显示器件
CN103299429A (zh) * 2010-12-27 2013-09-11 夏普株式会社 有源矩阵基板及其制造方法以及显示面板
CN103227206A (zh) * 2012-01-26 2013-07-31 日立电线株式会社 薄膜晶体管、其制造方法以及使用了该薄膜晶体管的显示装置

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104766891A (zh) * 2015-03-18 2015-07-08 华南理工大学 一种薄膜晶体管的源漏电极及制备方法、薄膜晶体管及制备方法
CN104766891B (zh) * 2015-03-18 2019-01-29 华南理工大学 一种薄膜晶体管的源漏电极及制备方法、薄膜晶体管及制备方法
US10199504B2 (en) 2015-04-03 2019-02-05 Boe Technology Group Co., Ltd. Thin film transistor and manufacturing method thereof, array substrate, display device
WO2016155178A1 (zh) * 2015-04-03 2016-10-06 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置
US10192907B2 (en) 2015-04-23 2019-01-29 Boe Technology Group Co., Ltd. Array substrate and manufacturing method thereof, display panel and display device
CN104795407B (zh) * 2015-04-23 2016-02-24 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板、显示装置
CN104795407A (zh) * 2015-04-23 2015-07-22 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板、显示装置
WO2017071023A1 (zh) * 2015-10-28 2017-05-04 深圳市华星光电技术有限公司 一种薄膜晶体管、阵列基板及其制成方法
CN106981426A (zh) * 2017-04-06 2017-07-25 京东方科技集团股份有限公司 薄膜晶体管的制备方法、显示装置
CN106981426B (zh) * 2017-04-06 2020-04-03 京东方科技集团股份有限公司 薄膜晶体管的制备方法、显示装置
WO2019100492A1 (zh) * 2017-11-21 2019-05-31 深圳市华星光电半导体显示技术有限公司 背沟道蚀刻型tft基板及其制作方法
US10355035B2 (en) 2017-11-21 2019-07-16 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Manufacturing method of back-channel-etched (BCE) thin film transistor (TFT) substrate
WO2024146414A1 (zh) * 2023-01-03 2024-07-11 京东方科技集团股份有限公司 线路板及其制备方法、发光基板、背光模组及显示装置

Also Published As

Publication number Publication date
CN103489902B (zh) 2016-01-06

Similar Documents

Publication Publication Date Title
CN103489902B (zh) 一种电极及其制作方法、阵列基板及显示装置
KR101447342B1 (ko) 어레이 기판 및 그 제조 방법, 액정 패널, 디스플레이
US7719626B2 (en) Liquid crystal display units with data and/or address lines being formed of copper alloy and method of fabricating the same
CN104766803B (zh) Tft的制作方法及tft、阵列基板、显示装置
US10394098B2 (en) Conductive pattern structure and its array substrate and display device
KR101790861B1 (ko) 전자 장치에서의 금속화를 위한 구리-합금 장벽 층 및 캡핑 층
CN103474471A (zh) 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
CN103715264A (zh) 氧化物薄膜晶体管及其制备方法、阵列基板及显示装置
CN103956386A (zh) 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置
JP2013051328A (ja) アクティブマトリックス型表示素子およびその製造方法
CN103531640A (zh) 薄膜晶体管、阵列基板及其制造方法和显示装置
CN103531594A (zh) 一种阵列基板和显示器件
WO2022116313A1 (zh) 一种阵列基板、显示面板及其制备方法
CN106920753B (zh) 薄膜晶体管及其制作方法、阵列基板和显示器
CN104241296A (zh) 一种阵列基板及其制作方法和显示装置
CN103413834A (zh) 一种薄膜晶体管及其制作方法、阵列基板及显示装置
CN108766972B (zh) 薄膜晶体管及其制作方法、显示基板
CN103400802B (zh) 阵列基板及其制作方法和显示装置
CN104409516A (zh) 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置
CN103117283A (zh) 一种阵列基板及其制作方法和显示装置
CN101388413B (zh) 薄膜晶体管及其制造方法与应用其的液晶显示面板
CN105449001B (zh) 一种薄膜晶体管及其制作方法
US9685463B2 (en) Array substrate, its manufacturing method, display panel and display device
CN203690307U (zh) 阵列基板和显示装置
CN202678317U (zh) 导电结构、薄膜晶体管、阵列基板和显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant