CN103117283A - 一种阵列基板及其制作方法和显示装置 - Google Patents

Abstract

本发明的实施例提供一种阵列基板及其制作方法和显示装置，涉及显示技术领域，在既能保证开口率又不增加制作成本的基础上，实现了窄边框技术。该阵列基板包括：基板；位于基板上的栅极、栅线和位于栅线之间的第一栅线引线；覆盖栅极、栅线和第一栅线引线的栅绝缘层；位于栅绝缘层上方的有源层、源极、漏极和数据线；覆盖有源层、源极、漏极和数据线的钝化层；栅线将与栅线交叉的第一栅线引线隔开；第一栅线引线包括信号传输区域和位于信号传输区域两端的连接区域，其中信号传输区域与数据线平行且位于数据线下方，连接区域位于数据线区域的一侧。本发明应用于显示器制造。

Description

一种阵列基板及其制作方法和显示装置

技术领域

本发明涉及显示技术领域，尤其涉及一种阵列基板及其制作方法和显示装置。

背景技术

现有技术中，为了实现窄边框显示面板，将栅线引线(Gate fan-outin active area，简称GIA)分两部分完成。一部分与栅线层同步工序完成，另一部分与数据线层同步工序完成。在不增加工艺步骤的情况下完成了GIA线的布置，并且大部分GIA线布置在数据线的正下方，保证了较高的开口率。但是，为了不增加工艺步骤，则GIA过孔需要在有源层上与有源层工艺同步完成。由于正常工艺的有源层刻蚀中，只需要进行有源层的刻蚀，而需要保留GI绝缘层。而GIA过孔部分则需要同时刻蚀掉有源层和GI层，以保证后续数据线层工序形成的第二部分GIA线能与栅线层工序形成的第一部分GIA线相互电导通。这样为了保证有源层工序只用一张掩膜版，需要考虑用半色调掩膜half tone mask或者灰色调掩膜gray tone mask，然而这种掩膜工艺成本很高。

发明内容

本发明的实施例提供一种阵列基板及其制作方法和显示装置，在既能保证开口率又不增加制作成本的基础上，实现了窄边框技术。

为达到上述目的，本发明的实施例采用如下技术方案：

第一方面，提供一种阵列基板，包括：基板；位于所述基板上的栅极、栅线和位于所述栅线之间的第一栅线引线；覆盖所述栅极、栅线和所述第一栅线引线的栅绝缘层；位于所述栅绝缘层上方的有源层、源极、漏极和数据线；覆盖所述有源层、源极、漏极和数据线的钝化层；位于所述钝化层上方的像素电极图形，所述像素电极图形通过钝化层上的过孔与所述漏极导通；所述方法还包括：

所述栅线将与所述栅线交叉排列的第一栅线引线隔开；

所述第一栅线引线包括信号传输区域和位于所述信号传输区域两端的连接区域，其中所述信号传输区域与所述数据线平行且位于所述数据线下方，所述连接区域位于所述数据线区域的一侧；被所述栅线隔开的两段所述第一栅线引线相邻的连接区域被与所述像素电极图形同层形成的第二栅线引线通过过孔导通，所述过孔在所述钝化层和所述栅绝缘层上；所述栅线通过所述栅线与所述栅线对应的第一栅线引线交叉处上方所述栅绝缘层和钝化层上的过孔与所述第二栅线引线导通，其中所述第二栅线引线与所述第一栅线引线导通构成栅线引线与对应的栅线导通。

可选的，所述栅线和所述第一栅线引线由同一层导电材料通过一次构图工艺形成。

可选的，所述第二栅线引线和所述像素电极图形由同一层导电材料通过一次构图工艺形成。

可选的，所述第一栅线引线的信号传输区域的宽度与所述数据线的宽度相同。

可选的，所述第一栅线引线上的连接区域位于所述数据线的同一侧。

第二方面，提供一种阵列基板的制作方法，包括：

在基板上形成一层导电材料层通过构图工艺形成栅极、栅线和第一栅线引线；

制作覆盖所述栅极、栅线和所述第一栅线引线的栅绝缘层；

在所述栅绝缘层上形成有源层、栅极、漏极和数据线；

制作覆盖所述有源层、栅极、漏极和数据线的钝化层；

在所述漏极上方的钝化层上形成第一过孔，在所述栅线与所述栅线对应的第一栅线引线交叉位置的钝化层上形成第二过孔，在所述第一栅线引线的连接区域上方的栅绝缘层和钝化层上形成第三过孔；

在所述钝化层上形成一层透明导电材料层，通过构图工艺形成像素电极图形和第二栅线引线；

其中，所述第二栅线引线通过第三过孔将被所述栅线隔开的两段所述第一栅线引线相邻的连接区域导通，所述第二栅线引线通过所述第二过孔与对应的栅线导通，所述第二栅线引线与所述第一栅线引线导通构成栅线引线与对应的栅线导通。

第三方面，提供一种显示装置，包括阵列基板，其中：

所述阵列基板为第一方面所述的任一阵列基板。

本发明的实施例提供的阵列基板及其制作方法和显示装置，通过分两部分制作栅线引线，即一部分与栅线同层，另一部分与像素电极图形同层，在既能保证开口率又不增加制作成本的基础上，实现了窄边框技术。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明的实施例提供的一种阵列基板的俯视结构示意图；

图2为本发明的实施例提供的一种阵列基板在图1所示的AA’截面的结构示意图；

图3为本发明的实施例提供的一种阵列基板在图1所示的BB’截面的结构示意图；

图4为本发明的实施例提供的一种阵列基板的制作方法的流程示意图；

图5为本发明的实施例提供的一种阵列基板的制作过程中的结构一示意图；

图6为本发明的实施例提供的一种阵列基板的制作过程中的结构二示意图；

图7为本发明的实施例提供的一种阵列基板的制作过程中的结构三示意图。

附图标记：1-基板；2-栅线；3-有源层；4-数据线；5-源极；6-漏极；7-钝化层过孔(钝化层)；8-像素电极图形；9-第一栅线引线；10-第二栅线引线(10a、10b)；11-栅绝缘层；12-栅极；a、b、c、d-过孔。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明的实施例提供一种阵列基板，参照图1、2和3所示，包括：

基板1；位于基板上的栅极12、栅线2和位于栅线2之间的第一栅线引线9；覆盖栅极12、栅线2和第一栅线引9线的栅绝缘层11；位于栅绝缘层11上方的有源层3、源极5、漏极6和数据4线；覆盖有源层3、源极5、漏极6和数据线4的钝化层7；位于钝化层7上方的像素电极图形8，该像素电极图形8通过钝化层7上的过孔(即过孔a)与漏极6导通。

栅线2将与栅线2交叉排列的第一栅线引线9隔开。

第一栅线引线9包括信号传输区域和位于信号传输区域两端的连接区域，其中信号传输区域与数据线4平行且位于数据线4下方，连接区域位于数据线4区域的一侧；被栅线2隔开的两段第一栅线引线9相邻的连接区域被与像素电极图形8同层形成的第二栅线引线10通过过孔导通，该过孔在钝化层7和栅绝缘层11上(如图所示过孔b、c)；栅线2通过栅线2与栅线2对应的第一栅线引线9交叉处上方栅绝缘层11和钝化层7上的过孔与第二栅线引线10导通，其中第二栅线引线10与第一栅线引线9导通构成栅线引线与对应的栅线导通。

具体的如图1所示，第二栅线引线10包括两种作用的连接方式，第一种连接方式为如图中10a所示，可以实现被栅线2隔开的两段第一栅线引线9相邻的连接区域被与像素电极图形8同层形成的第二栅线引线10通过过孔导通，该过孔在钝化层7和栅绝缘层11上(如图所示过孔b、c)，即无论是第二栅线引线10a或第二栅线引线10b，其最基本的作用即将两端相邻的第一栅线引线9导通，而对于由第一栅线引线和第二栅线引线共同组成的栅线引线，其作用是为对应的栅线提供扫描线号，因此第二栅线引线10的另一种功能的连接方式为如10b所示，可以实现栅线2通过栅线2与栅线2对应的第一栅线引线9交叉处上方栅绝缘层11和钝化层7上的过孔(即过孔d)与第二栅线引线10导通。

这里，栅线2和第一栅线引线9由同一层导电材料通过一次构图工艺形成。第二栅线引线10和像素电极图形8由同一层导电材料通过一次构图工艺形成。在形成像素电极图形区域钝化层7过孔a时需要刻蚀掉数据线层上面的钝化层7，在形成栅线2与栅线对应的第一栅线引线9交叉处上方的过孔d时需要刻蚀掉栅线上面的钝化层7和栅绝缘层11，同样形成被栅线2隔开的两段第一栅线引线9相邻的连接区域上方的过孔b和过孔c需要刻蚀掉钝化层7和栅绝缘层11，采用普通的掩膜板和一般的钝化层过孔工艺即可以完成对钝化层及钝化层与栅绝缘层过孔的刻蚀，使得栅线、第一栅线引线和第二栅线引线之间互相导通。这样通过制作漏极上方导通像素电极图形的过孔a的同一次构图工艺同时形成上述的过孔b、c及d，因此在不必改变原有的阵列基板制作工艺，故可以节省成本。最后第一栅线引线将间隔设置的第二栅线引线两两导通形成平行于数据线设置的栅线引线，每条栅线引线与对应的唯一一条栅线导通，并为对应的栅线提供扫描信号。

进一步，第一栅线引线9的信号传输区域的宽度与数据线4的宽度相同。且该第一栅线引线9上的连接区域位于数据线4的同一侧。

同时，本发明的实施例中不采用原始的栅极侧引线的方式，而是采用第一栅线引线与栅线同步工艺完成，第二栅线引线与像素电极图形层同步工艺完成，且第二栅线引线与数据线平行。这样，可以将栅极驱动电路和数据线驱动电路制作的同一侧，而第一栅线引线被数据线覆盖，因此既保证了开口率又实现了窄边框。

本发明的实施例提供的阵列基板，通过将栅线引线分为两部分，即一部分与栅线同层，另一部分与像素电极图形同层，在既能保证开口率又不增加制作成本的基础上，实现了窄边框技术。进而，可以避免增加工艺流程。

本发明的实施例提供一种阵列基板的制作方法，参照图4所示，该方法包括以下步骤：

201、在基板上形成一层导电材料层通过构图工艺形成栅极12、栅线2和第一栅线引线9。

具体的，如图5所示，采用磁控溅射或者热蒸发的方法在基板例如玻璃基板或石英基板上沉积一层厚度在

至的金属薄膜，该金属薄膜通常可以采用钼、铝、铝镍合金、钼钨合金、铬、或铜等金属，也可以使用上述几种材料薄膜的组合结构。然后，用掩模板通过曝光、显影、刻蚀、剥离等构图工艺处理，在基板的一定区域上形成多条横向的栅线和与栅线相连的栅极和位于栅线之间的第一栅线引线。

202、制作覆盖栅极、栅线和第一栅线引线的栅绝缘层。

具体的，可以利用化学汽相沉积法在玻璃基板上沉积厚度为

至

的栅电极绝缘层薄膜，该栅绝缘层薄膜的材料通常是氮化硅，也可以使用氧化硅和氮氧化硅等。

203、在栅绝缘层上形成有源层3、源极5、漏极6和数据线4。

具体的，如图6所示，可以利用化学汽相沉积法在栅绝缘层上沉积金属氧化物半导体薄膜，然后对金属氧化物半导体薄膜进行一次构图工艺形成有源层，即在光刻胶涂覆后，用普通的掩模板对基板进行曝光、显影、刻蚀形成有源层即可。

进而，采用和制作栅线类似的方法，在基板上沉积一层类似于栅金属的厚度在

到

金属薄膜。通过构图工艺处理在一定区域形成源极、漏极和数据线。

204、制作覆盖有源层、源极、漏极和数据线的钝化层。

具体的，采用和栅绝缘层以及有源层相类似的方法，在整个基板上涂覆一层厚度在

到

的钝化层，其材料通常是氮化硅或透明的有机树脂材料。

205、在漏极上方的钝化层上形成第一过孔a，在栅线与栅线对应的第一栅线引线交叉位置的钝化层上形成第二过孔d，在第一栅线引线的连接区域上方的栅绝缘层和钝化层上形成第三过孔b和c。

具体的，如图7所示，通过掩模板，利用曝光和刻蚀等构图工艺处理，在漏极上方的钝化层位置处形成第一过孔。进而，采用和制作第一过孔相类似的方法在栅线与栅线对应的栅线引线交叉位置的钝化层上形成第二过孔，并在连接区域上方的栅绝缘层和钝化层上形成第三过孔。

206、在钝化层上形成一层透明导电材料层，通过构图工艺形成像素电极图形8和第二栅线引线10。

参照图1所示，其中，第二栅线引线通过第三过孔将被栅线隔开的两段第一栅线引线相邻的连接区域导通，第二栅线引线通过第二过孔与对应的栅线导通，第二栅线引线与第一栅线引线导通构成栅线引线与对应的栅线导通。

具体的，采用和栅绝缘层以及有源层相类似的方法，在整个基板的钝化层上沉积一层像素电极图形。常用的像素电极为ITO(IndiumTin Oxides，铟锡氧化物)或IZO(Indium Zinc Oxide，铟锌氧化物)，厚度在

至

之间。

本发明的实施例提供的阵列基板的制作方法，通过分两部分制作栅线引线，即一部分与栅线同层工艺完成，另一部分与像素电极图形同层工艺完成，在既能保证开口率又不增加制作成本的基础上，实现了窄边框技术。进而，可以避免增加工艺流程。

本发明的实施例提供一种显示装置，包括阵列基板，其中：

该阵列基板为附图中图1所对应的实施例中的阵列基板。

本发明的实施例提供的显示装置，通过将栅线引线分为两部分，即一部分与栅线同层，另一部分与像素电极图形同层，即一部分与栅线同层工艺完成，另一部分与像素电极图形同层工艺完成，在既能保证开口率又不增加制作成本的基础上，实现了窄边框技术。进而，可以避免增加工艺流程。

本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储于一计算机可读取存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (7)

1.一种阵列基板，包括：基板；位于所述基板上的栅极、栅线和位于所述栅线之间的第一栅线引线；覆盖所述栅极、栅线和所述第一栅线引线的栅绝缘层；位于所述栅绝缘层上方的有源层、源极、漏极和数据线；覆盖所述有源层、源极、漏极和数据线的钝化层；位于所述钝化层上方的像素电极图形，所述像素电极图形通过钝化层上的过孔与所述漏极导通；其特征在于，还包括：

所述栅线将与所述栅线交叉排列的第一栅线引线隔开；

所述第一栅线引线包括信号传输区域和位于所述信号传输区域两端的连接区域，其中所述信号传输区域与所述数据线平行且位于所述数据线下方，所述连接区域位于所述数据线区域的一侧；被所述栅线隔开的两段所述第一栅线引线相邻的连接区域被与所述像素电极图形同层形成的第二栅线引线通过过孔导通，所述过孔在所述钝化层和所述栅绝缘层上；所述栅线通过所述栅线与所述栅线对应的第一栅线引线交叉处上方所述栅绝缘层和钝化层上的过孔与所述第二栅线引线导通，其中所述第二栅线引线与所述第一栅线引线导通构成栅线引线与对应的栅线导通。

2.根据权利要求1所述的阵列基板，其特征在于，所述栅线和所述第一栅线引线由同一层导电材料通过一次构图工艺形成。

3.根据权利要求1所述的阵列基板，其特征在于，所述第二栅线引线和所述像素电极图形由同一层导电材料通过一次构图工艺形成。

4.根据权利要求1所述的阵列基板，其特征在于，所述第一栅线引线的信号传输区域的宽度与所述数据线的宽度相同。

5.根据权利要求1所述的阵列基板，其特征在于，所述第一栅线引线上的连接区域位于所述数据线的同一侧。

6.一种阵列基板的制作方法，其特征在于，包括：

在基板上形成一层导电材料层通过构图工艺形成栅极、栅线和第一栅线引线；

制作覆盖所述栅极、栅线和所述第一栅线引线的栅绝缘层；

在所述栅绝缘层上形成有源层、源极、漏极和数据线；

制作覆盖所述有源层、源极、漏极和数据线的钝化层；

在所述漏极上方的钝化层上形成第一过孔，在所述栅线与所述栅线对应的第一栅线引线交叉位置的钝化层上形成第二过孔，在所述第一栅线引线的连接区域上方的栅绝缘层和钝化层上形成第三过孔；

在所述钝化层上形成一层透明导电材料层，通过构图工艺形成像素电极图形和第二栅线引线；

其中，所述第二栅线引线通过第三过孔将被所述栅线隔开的两段所述第一栅线引线相邻的连接区域导通，所述第二栅线引线通过所述第二过孔与对应的栅线导通，所述第二栅线引线与所述第一栅线引线导通构成栅线引线与对应的栅线导通。

7.一种显示装置，其特征在于，包括权利要求1～5任一项所述的阵列基板。

Images