CN102023401A - Tft-lcd阵列基板及其制造方法 - Google Patents
Tft-lcd阵列基板及其制造方法 Download PDFInfo
- Publication number
- CN102023401A CN102023401A CN2009100933883A CN200910093388A CN102023401A CN 102023401 A CN102023401 A CN 102023401A CN 2009100933883 A CN2009100933883 A CN 2009100933883A CN 200910093388 A CN200910093388 A CN 200910093388A CN 102023401 A CN102023401 A CN 102023401A
- Authority
- CN
- China
- Prior art keywords
- data line
- via hole
- tft
- pixel
- connection strap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Liquid Crystal (AREA)
Abstract
本发明涉及一种TFT-LCD阵列基板及其制造方法。阵列基板包括定义了以矩阵方式排列的数个像素区域的栅线和数据线，每个像素区域内形成有像素电极和薄膜晶体管，所述数据线包括位于奇数像素列的第一数据线和位于偶数像素列的第二数据线，所述第一数据线和第二数据线分别位于栅绝缘层的两侧。本发明将相邻的第一数据线与第二数据线分别设置在不同的结构层上，使同层相邻的数据线之间的距离增加了一倍，使不同层相邻的数据线之间由栅绝缘层隔离，因此一方面在生产中有效减少了数据线之间发生短路的几率，另一方面在使用中大幅度消除了数据线之间的串扰，不但提高了产品的成品率，而且提升了产品的画面品质。
Description
技术领域
本发明涉及一种薄膜晶体管液晶显示器及其制造方法，尤其是一种TFT-LCD阵列基板及其制造方法。
背景技术
近年来，由于薄膜晶体管液晶显示器(Thin Film Transistor Liquid Crystal Display，简称TFT-LCD)具有重量轻、体积小、功耗低、无辐射、显示分辨率高等优点，已经在市场中占有主导地位。
TFT-LCD的主体结构包括对盒的阵列基板和彩膜基板，阵列基板上形成有栅线、数据线以及以矩阵方式排列的薄膜晶体管和像素电极，彩膜基板上形成有黑矩阵、彩色树脂和公共电极，通过控制阵列基板的像素电极与彩膜基板的公共电极之间的电压差使液晶分子偏转，液晶分子偏转的角度不同使透过的光线不同，从而产生不同的灰度，实现所需画面的显示。
随着生活水平的不断提高和生产力水平的日益改进，市场对高清晰、高分辨率产品的追求也越来越迫切。但由于分辨率的提高使得相邻数据线之间的距离缩小，因此数据线串扰和数据线短路是生产高分辨率TFT-LCD必须解决的技术难题。数据线串扰是指两条数据线之间的耦合，两条数据线之间的互感和互容会引起数据线出现噪声，研究表明，两条数据线上电流强度相同时，两条数据线间的距离越近，彼此之间的串扰效应越明显。数据线短路是指两条数据线之间彼此相连，使像素电极无法接收到正常信号而产生不良。研究表明，在相同工艺条件下，两条数据线间的距离越近，彼此之间发生短路的几率越大。
发明内容
本发明的目的是提供一种TFT-LCD阵列基板及其制造方法，可大幅度消除数据线之间串扰和短路现象。
为了实现上述目的，本发明提供了一种TFT-LCD阵列基板，包括定义了以矩阵方式排列的数个像素区域的栅线和数据线，每个像素区域内形成有像素电极和薄膜晶体管，所述数据线包括位于第一像素列的第一数据线和位于与第一像素列相邻的第二像素列的第二数据线，所述第一数据线和第二数据线分别位于栅绝缘层的两侧。
所述第一数据线与所述薄膜晶体管的源电极和漏电极同层设置，所述第二数据线与所述栅线同层设置，所述第二数据线通过第一连接条与薄膜晶体管的源电极连接，间断设置在相邻的两个栅线之间的第二数据线通过第二连接条相互连接。进一步地，所述第一连接条和第二连接条与像素电极同层设置。
在上述技术方案基础上，还包括与栅线同层设置的公共电极线，间断设置在相邻的两个第二数据线之间的公共电极线通过第三连接条相互连接。
为了实现上述目的，本发明还提供了一种TFT-LCD阵列基板制造方法，包括：
步骤1、在基板上通过构图工艺形成包括栅电极、栅线和第二数据线的图形，所述第二数据线位于第二像素列，并间断设置在相邻的两个栅线之间；
步骤2、在完成前述步骤的基板上通过构图工艺形成包括第一数据线、第一源电极、第一漏电极、第二源电极和第二漏电极的图形，所述第一数据线位于与第二像素列相邻的第一像素列，所述第一源电极和第一漏电极位于所述第一像素列的像素区域内，所述第二源电极和第二漏电极位于所述第二像素列的像素区域内；
步骤3、在完成前述步骤的基板上通过构图工艺形成包括第一过孔、第二过孔和第三过孔的图形，所述第一过孔位于第一漏电极和第二漏电极的上方，所述第二过孔位于第二源电极的上方，所述第三过孔分别位于第二数据线的端部；
步骤4、在完成前述步骤的基板上通过构图工艺形成包括像素电极、第一连接条和第二连接条的图形，位于第一像素列像素区域内的像素电极通过第一过孔与第一漏电极连接，位于第二像素列像素区域内的像素电极通过第一过孔与第二漏电极连接；所述第一连接条通过第二过孔和第三过孔使第二源电极和第二数据线连接，所述第二连接条通过第三过孔使位于栅线两侧的第二数据线相互连接。
所述步骤1中还同时形成有公共电极线，所述公共电极线间断设置在相邻的两个第二数据线之间；所述步骤3中还同时形成有第四过孔图形，所述第四过孔分别位于所述公共电极线的端部；所述步骤4中还同时形成有第三连接条，所述第三连接条通过第四过孔使位于第二数据线两侧的公共电极线相互连接。
所述步骤1中还同时形成有第一遮挡条，位于公共电极线中部的第一遮挡条与公共电极线连接；所述步骤2中还同时形成有第二遮挡条，所述第二遮挡条位于相邻的公共电极线之间；所述步骤3中还同时形成有第五过孔图形，所述第五过孔分别位于所述第二遮挡条的端部；所述步骤4中形成的第三连接条通过第四过孔和第五过孔使公共电极线和第二遮挡条连接。
所述步骤1中还同时形成有第一遮挡条和第二遮挡条，位于公共电极线中部的第一遮挡条和位于公共电极线端部的第二遮挡条分别与公共电极线连接；所述步骤3中还同时形成有第六过孔图形，所述第六过孔分别位于所述第二遮挡条的端部；所述步骤4中形成的第三连接条通过第六过孔使位于第二数据线两侧的第二遮挡条相互连接。
本发明提供了一种TFT-LCD阵列基板及其制造方法，将相邻的第一数据线与第二数据线分别设置在不同的结构层上，使同层相邻的数据线之间的距离增加了一倍，使不同层相邻的数据线之间由栅绝缘层隔离，因此一方面在生产中有效减少了数据线之间发生短路的几率，另一方面在使用中大幅度消除了数据线之间的串扰，不但提高了产品的成品率，而且提升了产品的画面品质。
附图说明
图1为本发明TFT-LCD阵列基板第一实施例的平面图；
图2为图1中A1-A1向的剖面图；
图3为图1中B1-B1向的剖面图；
图4为图1中C1-C1向的剖面图；
图5为图1中D1-D1向的剖面图；
图6为本发明TFT-LCD阵列基板第一实施例第一次构图工艺后的平面图；
图7为图6中A2-A2向的剖面图；
图8为图6中B2-B2向的剖面图；
图9为图6中C2-C2向的剖面图；
图10为图6中D2-D2向的剖面图；
图11为本发明TFT-LCD阵列基板第一实施例第二次构图工艺后的平面图；
图12为图11中A3-A3向的剖面图；
图13为图11中B3-B3向的剖面图；
图14为图11中C3-C3向的剖面图；
图15为图11中D3-D3向的剖面图；
图16为本发明TFT-LCD阵列基板第一实施例第三次构图工艺后的平面图；
图17为图16中A4-A4向的剖面图；
图18为图16中B4-B4向的剖面图；
图19为图16中C4-C4向的剖面图；
图20为图16中D4-D4向的剖面图；
图21为本发明TFT-LCD阵列基板第二实施例的平面图；
图22为本发明TFT-LCD阵列基板第二实施例第一次构图工艺后的平面图；
图23为本发明TFT-LCD阵列基板第二实施例第二次构图工艺后的平面图；
图24为本发明TFT-LCD阵列基板第二实施例第三次构图工艺后的平面图；
图25为本发明TFT-LCD阵列基板第三实施例的平面图；
图26为本发明TFT-LCD阵列基板第三实施例第一次构图工艺后的平面图；
图27为本发明TFT-LCD阵列基板第三实施例第二次构图工艺后的平面图；
图28为本发明TFT-LCD阵列基板第三实施例第三次构图工艺后的平面图；
图29为本发明TFT-LCD阵列基板制造方法的流程图；
图30为本发明TFT-LCD阵列基板制造方法第一实施例的流程图；
图31为本发明TFT-LCD阵列基板制造方法第二实施例的流程图；
图32为本发明TFT-LCD阵列基板制造方法第三实施例的流程图。
附图标记说明：
1-基板； 2-栅电极； 3-栅绝缘层；
4-半导体层； 5-掺杂半导体层； 6a-第一源电极；
6b-第二源电极； 7a-第一漏电极； 7b-第二漏电极；
8-钝化层； 11-栅线； 12a-第一数据线；
12b-第二数据线； 13-像素电极； 14-公共电极线；
15a-第一遮挡条； 15b-第二遮挡条； 21-第一过孔；
22-第二过孔； 23-第三过孔； 24-第四过孔；
25-第五过孔； 26-第六过孔； 31-第一连接条；
32-第二连接条； 33-第三连接条。
具体实施方式
下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。附图中各层薄膜厚度和区域大小形状不反映TFT-LCD阵列基板的真实比例，目的只是示意说明本发明内容。
图1为本发明TFT-LCD阵列基板第一实施例的平面图，所反映的是两列像素区域的结构，图2为图1中A1-A1向的剖面图，图3为图1中B1-B1向的剖面图，图4为图1中C1-C1向的剖面图，图5为图1中D1-D1向的剖面图。本实施例TFT-LCD阵列基板的主体结构包括形成在基板上的栅线和数据线，栅线和数据线定义了以矩阵方式排列的数个像素区域，为便于说明本实施例技术方案，本实施例把矩阵排列的像素区域划分成相邻的第一像素列和第二像素列，并进一步假定第一像素列为奇数像素列，第二像素列为偶数像素列。如图1～图5所示，本实施例数据线包括分别位于栅绝缘层上方的第一数据线12a和位于栅绝缘层下方的第二数据线12b，即第一数据线12a和第二数据线12b分别位于栅绝缘层的两侧，第一数据线12a位于奇数像素列的像素区域内，第二数据线12b位于偶数像素列的像素区域内，即第一数据线12a和第二数据线12b间隔设置，相邻的栅线11、相邻的第一数据线12a与第二数据线12b定义的像素区域内形成有薄膜晶体管和像素电极13，栅线用于向薄膜晶体管提供开启或关断电压，位于奇数像素列像素区域内的薄膜晶体管用于控制第一数据线12a向像素电极13提供数据电压，位于偶数像素列像素区域内的薄膜晶体管用于控制第二数据线12b向像素电极13提供数据电压。本实施例位于奇数像素列的第一数据线12a为整体结构，位于偶数像素列的第二数据线12b为分段结构，间断设置在相邻的两个栅线11之间的第二数据线12b通过第二连接条32相互连接成整体结构。此外，本实施例还包括分段结构的公共电极线14，间断设置在相邻的两个第二数据线12b之间的公共电极线14通过第三连接条33相互连接成整体。
本实施例位于奇数像素列的薄膜晶体管包括栅电极2、有源层、第一源电极6a和第一漏电极7a，位于偶数像素列的薄膜晶体管包括栅电极2、有源层、第二源电极6b和第二漏电极7b。具体地，栅电极2、栅线11、第二数据线12b和公共电极线14形成在基板1上，栅电极2与栅线11连接，第二数据线12b形成在偶数像素列，且位于相邻的栅线11之间，公共电极线14与栅线11平行，且位于相邻的第二数据线12b之间。栅绝缘层3形成在栅电极2、栅线11、第二数据线12b和公共电极线14并覆盖整个基板1。有源层(包括半导体层4和掺杂半导体层5)形成在栅绝缘层3上并位于每个栅电极2的上方。奇数像素列中薄膜晶体管的第一源电极6a和第一漏电极7a形成在有源层上，第一源电极6a的一端位于栅电极2的上方，另一端与同层设置的第一数据线12a直接连接，第一漏电极7a的一端位于栅电极2的上方，另一端与像素电极13连接；第一源电极6a与第一漏电极7a之间形成第一TFT沟道区域，第一TFT沟道区域的掺杂半导体层5被完全刻蚀掉，并刻蚀掉部分厚度的半导体层4，使第一TFT沟道区域的半导体层4暴露出来；偶数像素列中薄膜晶体管的第二源电极6b和第二漏电极7b形成在有源层上，第二源电极6b的一端位于栅电极2的上方，另一端通过第一连接条31与第二数据线12b连接，第二漏电极7b的一端位于栅电极2的上方，另一端与像素电极13连接；第二源电极6b与第二漏电极7b之间形成第二TFT沟道区域，第二TFT沟道区域的掺杂半导体层5被完全刻蚀掉，并刻蚀掉部分厚度的半导体层4，使第二TFT沟道区域的半导体层4暴露出来。钝化层8形成在上述构图上，在第一漏电极7a和第二漏电极7b位置分别开设有第一过孔21，在第二源电极6b位置开设有第二过孔22，在第二数据线12b的两个端部分别开设有第三过孔23，在公共电极线14的两个端部分别开设有第四过孔24。像素电极13、第一连接条31、第二连接条32和第三连接条33形成在钝化层8上，位于奇数像素列像素区域内的像素电极13通过第一过孔21与第一漏电极7a连接，位于偶数像素列像素区域内的像素电极13通过第一过孔21与第二漏电极7b连接，第一连接条31分别通过第二过孔22和第三过孔23使第二源电极6b与第二数据线12b连接，第二连接条32分别通过第二数据线12b端部开设的第三过孔23使位于栅线两侧的第二数据线12b相互连接，第三连接条33分别通过公共电极线14端部开设的第四过孔24使位于第二数据线12b两侧的公共电极线14相互连接。
图6～图20为本发明TFT-LCD阵列基板第一实施例制造过程的示意图，可以进一步说明本实施例的技术方案，在以下说明中，本发明所称的构图工艺包括光刻胶涂覆、掩模、曝光、刻蚀和光刻胶剥离等工艺，光刻胶以正性光刻胶为例。
图6为本发明TFT-LCD阵列基板第一实施例第一次构图工艺后的平面图，所反映的是两列像素区域的结构，图7为图6中A2-A2向的剖面图，图8为图6中B2-B2向的剖面图，图9为图6中C2-C2向的剖面图，图10为图6中D2-D2向的剖面图。首先采用磁控溅射或热蒸发的方法，在基板1(如玻璃基板或石英基板)上沉积一层厚度为的栅金属薄膜，栅金属薄膜可以采用Cr、W、Ti、Ta、Mo、Al、Cu等金属或合金的单层膜，也可以采用由多层金属薄膜构成的复合薄膜。采用普通掩模板通过构图工艺，在基板1上形成包括栅电极2、栅线11、第二数据线12b和公共电极线14的图形，如图6～图10所示。其中，栅线11为水平延伸的整体结构，与栅线11连接的栅电极2形成在每个像素列的像素区域内；第二数据线12b为竖直延伸的间断结构，每个第二数据线12b形成在偶数像素列，且设置在相邻的两个栅线11之间；公共电极线14为水平延伸的间断结构，每个公共电极线14设置在相邻的两个第二数据线12b之间。
图11为本发明TFT-LCD阵列基板第一实施例第二次构图工艺后的平面图，所反映的是两列像素区域的结构，图12为图11中A3-A3向的剖面图，图13为图11中B3-B3向的剖面图，图14为图11中C3-C3向的剖面图，图15为图11中D3-D3向的剖面图。在完成图6所示构图的基板上，首先采用等离子体增强化学气相沉积(简称PECVD)方法，依次沉积厚度为
的栅绝缘层3、厚度为
的半导体薄膜和厚度为
的掺杂半导体层薄膜，然后采用磁控溅射或热蒸发的方法，沉积一层厚度为
的源漏金属薄膜。栅绝缘层3可以采用氧化物、氮化物或氧氮化合物，对应的反应气体可以为SiH4、NH3、N2的混合气体或SiH2Cl2、NH3、N2的混合气体，半导体薄膜对应的反应气体可以为SiH4、H2的混合气体或SiH2Cl2、H2的混合气体，源漏金属薄膜可以采用Cr、W、Ti、Ta、Mo、Al、Cu等金属或合金的单层膜，也可以采用由多层金属薄膜构成的复合薄膜。采用半色调或灰色调掩模板通过构图工艺，在奇数像素列的像素区域内形成有源层、第一数据线12a、第一源电极6a、第一漏电极7a和第一TFT沟道区域图形，在偶数像素列的像素区域内形成有源层、第二源电极6b、第二漏电极7b和第二TFT沟道区域图形，如图11～图15所示。本次构图工艺后，有源层(包括半导体层4和掺杂半导体层5)形成在栅绝缘层3上并位于每个像素区域内的每个栅电极2的上方，在奇数像素列的像素区域内，第一源电极6a和第一漏电极7a形成在有源层上，第一源电极6a的一端位于栅电极2上方，另一端与同层设置的第一数据线12a直接连接，第一漏电极7a的一端位于栅电极2上方，与第一源电极6a相对设置，第一源电极6a与第一漏电极7a之间形成第一TFT沟道区域，第一TFT沟道区域的掺杂半导体层5被完全刻蚀掉，并刻蚀掉部分厚度的半导体层4，使第一TFT沟道区域的半导体层4暴露出来。在偶数像素列的像素区域内，第二源电极6b和第二漏电极7b形成在有源层上，第二源电极6b的一端位于栅电极2上方，另一端与第二数据线12b邻近，第二漏电极7b的一端位于栅电极2上方，与第二源电极6b相对设置，第二源电极6b与第二漏电极7b之间形成第二TFT沟道区域，第二TFT沟道区域的掺杂半导体层5被完全刻蚀掉，并刻蚀掉部分厚度的半导体层4，使第二TFT沟道区域的半导体层4暴露出来。
本次构图工艺是一种采用多步刻蚀方法的构图工艺，与现有技术四次构图工艺中形成有源层、数据线、源电极、漏电极和TFT沟道区域图形的过程相同，工艺过程具体为：首先在源漏金属薄膜上涂覆一层光刻胶，采用半色调或灰色调掩模板对光刻胶进行曝光，使光刻胶形成完全曝光区域、未曝光区域和部分曝光区域，其中未曝光区域对应于第一数据线、第一源电极、第一漏电极、第二源电极和第二漏电极图形所在区域，部分曝光区域对应于第一TFT沟道区域和第二TFT沟道区域图形所在区域，完全曝光区域对应于上述图形以外的区域。显影处理后，未曝光区域的光刻胶厚度没有变化，形成光刻胶完全保留区域，完全曝光区域的光刻胶被完全去除，形成光刻胶完全去除区域，部分曝光区域的光刻胶厚度变薄，形成光刻胶部分保留区域。通过第一次刻蚀工艺完全刻蚀掉完全曝光区域的源漏金属薄膜、掺杂半导体薄膜和半导体薄膜，形成包括有源层和第一数据线的图形。通过灰化工艺，去除部分曝光区域的光刻胶，暴露出该区域的源漏金属薄膜。通过第二次刻蚀工艺完全刻蚀掉部分曝光区域的源漏金属薄膜和掺杂半导体薄膜，并刻蚀掉部分厚度的半导体薄膜，使该区域的半导体薄膜暴露出来，形成包括第一源电极、第一漏电极、第二源电极、第二漏电极、第一TFT沟道区域和第二TFT沟道区域的图形。最后剥离剩余的光刻胶，完成本实施例第二次构图工艺。由于第一数据线和有源层在同一次构图工艺中形成，因此第一数据线下方还保留有半导体薄膜和掺杂半导体层薄膜。
图16为本发明TFT-LCD阵列基板第一实施例第三次构图工艺后的平面图，所反映的是两列像素区域的结构，图17为图16中A4-A4向的剖面图，图18为图16中B4-B4向的剖面图，图19为图16中C4-C4向的剖面图，图20为图16中D4-D4向的剖面图。在完成图11所示构图的基板上，采用PECVD方法沉积厚度
的钝化层8，钝化层8可以采用氧化物、氮化物或氧氮化合物，对应的反应气体可以为SiH4、NH3、N2的混合气体或SiH2Cl2、NH3、N2的混合气体。采用普通掩模板通过构图工艺，形成包括第一过孔21、第二过孔22、第三过孔23和第四过孔24的图形，如图16～图20所示。其中，第一过孔21分别位于第一漏电极7a和第二漏电极7b的上方，第一过孔21内的钝化层8被刻蚀掉，暴露出第一漏电极7a或第二漏电极7b的表面；第二过孔22位于第二源电极6b的上方，第二过孔22内的钝化层8被刻蚀掉，暴露出第二源电极6b的表面；第三过孔23分别位于第二数据线12b的两个端部，第三过孔23内的钝化层8和栅绝缘层3被刻蚀掉，暴露出第二数据线12b的表面；第四过孔24分别位于公共电极线14的两个端部，第四过孔24内的钝化层8和栅绝缘层3被刻蚀掉，暴露出公共电极线14的表面。本构图工艺中，还同时形成有栅线接口区域(栅线PAD)的栅线接口过孔和数据线接口区域(数据线PAD)的数据线接口过孔等图形，栅线接口过孔和数据线接口过孔的结构和形成工艺已广泛应用于目前的构图工艺中，这里不再赘述。
最后，在完成上述构图的基板上，采用磁控溅射或热蒸发的方法，沉积厚度为
的透明导电薄膜，透明导电薄膜可以采用氧化铟锡(ITO)、氧化铟锌(IZO)或氧化铝锌等材料的单层膜，或上述材料任意组合构成的复合膜，也可以采用其它金属及金属氧化物。采用普通掩模板通过构图工艺，形成包括像素电极13、第一连接条31、第二连接条32和第三连接条33的图形，如图1～图5所示。其中，位于奇数像素列像素区域内的像素电极13通过第一过孔21与第一漏电极7a连接，位于偶数像素列像素区域内的像素电极13通过第一过孔21与第二漏电极7b连接；第一连接条31的一端通过第二过孔22与第二源电极6b连接，另一端通过第三过孔23与第二数据线12b连接，使第二源电极6b和第二数据线12b通过第一连接条31连接起来；第二连接条32的一端通过第三过孔23与位于栅线一侧的第二数据线12b连接，另一端通过第三过孔23与位于栅线另一侧的第二数据线12b连接，使位于栅线两侧的第二数据线12b通过第二连接条32连接起来；第三连接条33的一端通过第四过孔24与位于第二数据线12b一侧的公共电极线14连接，另一端通过第四过孔24与位于第二数据线12b另一侧的公共电极线14连接，使位于第二数据线12b两侧的公共电极线14通过第三连接条33连接起来。实际应用中，第一连接条31和第二连接条32可以为一体结构。
本实施例所说明的四次构图工艺仅仅是制备本实施例TFT-LCD阵列基板的一种实现方法，实际使用中还可以通过增加构图工艺、选择不同的材料或材料组合来实现本实施例。例如，本实施例TFT-LCD阵列基板第二次构图工艺可以由采用普通掩模板的两次构图工艺完成，即通过一次采用普通掩模板的构图工艺形成有源层图形，通过另一次采用普通掩模板的构图工艺形成第一数据线、第一源电极、第一漏电极、第二源电极、第二漏电极、第一TFT沟道区域和第二TFT沟道区域图形。
经发明人的深入研究表明，由于现有TFT-LCD阵列基板结构的数据线均为同层设置，且在同一次构图工艺中形成，相邻数据线之间没有介质阻隔，这样，一方面在生产中增加了相邻数据线之间发生短路的几率，另一方面在使用中容易发生串扰现象。为此，本实施例提供了一种TFT-LCD阵列基板，通过将第二数据线设置在栅绝缘层之下，第一数据线设置在栅绝缘层之上，即相邻的第一数据线与第二数据线分别设置在不同的结构层上，使同层相邻的数据线之间的距离增加了一倍，使不同层相邻的数据线之间由栅绝缘层隔离，因此一方面在生产中有效减少了相邻数据线之间发生短路的几率，另一方面在使用中大幅度消除了相邻数据线之间的串扰，不但提高了产品的成品率，而且提升了产品的画面品质。
需要说明的是，本实施例所述的第一像素列和第二像素列、奇数像素列和偶数像素列只是一种表述方式，实际上，第一像素列也可以为偶数像素列，相应地第二像素列为奇数像素列，位于奇数像素列的第一数据线为分段结构、位于偶数像素列的第二数据线为整体结构同样适用于本发明。
图21为本发明TFT-LCD阵列基板第二实施例的平面图，所反映的是两列像素区域的结构。本实施例是前述第一实施例技术方案的一种结构扩展，在前述第一实施例技术方案基础上，本实施例TFT-LCD阵列基板还包括遮光条图形，位于每个像素区域内的遮光条不仅与该像素区域内的公共电极线14连接，而且相邻两个像素区域的遮光条也相互连接。下面通过本实施例制造过程进一步说明本实施例的技术方案，其中薄膜材料、沉积和构图工艺与前述第一实施例相同，不再赘述。
图22为本发明TFT-LCD阵列基板第二实施例第一次构图工艺后的平面图，所反映的是两列像素区域的结构。首先在基板上沉积一层栅金属薄膜，采用普通掩模板通过构图工艺，在基板上形成包括栅电极2、栅线11、第二数据线12b、公共电极线14和第一遮挡条15a的图形，如图22所示。其中，栅线11为水平延伸的整体结构，与栅线11连接的栅电极2形成在每个像素区域内；位于偶数像素列的第二数据线12b为竖直延伸的间断结构，且每个第二数据线12b设置在相邻的两个栅线11之间；相互连接成整体的公共电极线14和第一遮挡条15a设置在相邻的两个第二数据线12b之间，竖直设置的第一遮挡条15a位于水平设置的公共电极线14的中部。如果将第一遮挡条15a图形看成是由“竖条”构成的话，那么奇数像素列的“竖条”位于该像素区域的右侧，下端与位于该像素区域的公共电极线14连接，偶数像素列的“竖条”位于该像素区域的左侧，下端与位于该像素区域的公共电极线14连接，且该两个“竖条”的上端相互连接。
图23为本发明TFT-LCD阵列基板第二实施例第二次构图工艺后的平面图，所反映的是两列像素区域的结构。在完成图22所示构图的基板上，首先依次沉积栅绝缘层、半导体薄膜和掺杂半导体层薄膜，然后沉积源漏金属薄膜，采用半色调或灰色调掩模板通过构图工艺，形成包括有源层、第一数据线12a、第一源电极6a、第一漏电极7a、第二源电极6b、第二漏电极7b和第二遮挡条15b的图形，如图23所示。其中，形成在奇数像素列像素区域内的有源层、第一数据线12a、第一源电极6a、第一漏电极7a和第一TFT沟道区域图形与前述第一实施例结构相同，形成在偶数像素列像素区域内的有源层、第二源电极6b、第二漏电极7b和第二TFT沟道区域图形也与前述第一实施例结构相同，第二遮挡条15b位于相邻的公共电极线14之间。如果将第二遮挡条15b图形看成是由“竖条”构成的话，那么形成在每个像素区域内的“竖条”为关于第二数据线12b的对称结构，奇数像素列的“竖条”位于该像素区域的左侧，偶数像素列的“竖条”位于该像素区域的右侧，且该两个“竖条”的上端相互连接。
图24为本发明TFT-LCD阵列基板第二实施例第三次构图工艺后的平面图，所反映的是两列像素区域的结构。在完成图23所示构图的基板上，沉积钝化层，采用普通掩模板通过构图工艺，形成包括第一过孔21、第二过孔22、第三过孔23、第四过孔24和第五过孔25的图形，如图24所示。其中，第一过孔21、第二过孔22和第三过孔23的位置和结构与前述第一实施例结构相同，第四过孔24位于公共电极线14靠近第二遮挡条15b的端部，第四过孔24内的钝化层和栅绝缘层被刻蚀掉，暴露出公共电极线14的表面，第五过孔25位于第二遮挡条15b的两个端部，第五过孔25内的钝化层被刻蚀掉，暴露出第二遮挡条15b的表面。
最后，在完成上述构图的基板上，沉积透明导电薄膜，采用普通掩模板通过构图工艺，形成包括像素电极13、第一连接条31、第二连接条32和第三连接条33的图形，如图21所示。其中，位于奇数像素列的像素电极13通过第一过孔21与第一漏电极7a连接，位于偶数像素列的像素电极13通过第一过孔21与第二漏电极7b连接；第一连接条31的一端通过第二过孔22与第二源电极6b连接，另一端通过第三过孔23与第二数据线12b连接，使第二源电极6b和第二数据线12b通过第一连接条31连接起来；第二连接条32的一端通过第三过孔23与位于栅线一侧的第二数据线12b连接，另一端通过第三过孔23与位于栅线另一侧的第二数据线12b连接，使位于栅线两侧的第二数据线12b通过第二连接条32连接起来；第三连接条33的一端通过第四过孔24与公共电极线14连接，另一端通过第五过孔25与第二遮挡条15b连接，使公共电极线14和第二遮挡条15b通过第三连接条33连接起来。实际应用中，第一连接条31和第二连接条32可以为一体结构。
本实施例中，可以通过结构设计和工艺参数控制使像素电极不与第一遮光条和第二遮光条搭接，这样不会因为相邻像素区域内两侧遮光条图形不一致而造成存储电容之间的差异。
图25为本发明TFT-LCD阵列基板第三实施例的平面图，所反映的是两列像素区域的结构。本实施例是前述第二实施例技术方案的一种结构变形，是另一种遮光条图形方案。下面通过本实施例制造过程进一步说明本实施例的技术方案，其中薄膜材料、沉积和构图工艺与前述实施例相同，不再赘述。
图26为本发明TFT-LCD阵列基板第三实施例第一次构图工艺后的平面图，所反映的是两列像素区域的结构。首先在基板上沉积一层栅金属薄膜，采用普通掩模板通过构图工艺，在基板上形成包括栅电极2、栅线11、第二数据线12b、公共电极线14、第一遮挡条15a和第二遮挡条15b的图形，如图26所示。其中，栅线11和第二数据线12b的位置和结构与前述第二实施例相同，相互连接成整体的公共电极线14、第一遮挡条15a和第二遮挡条15b设置在相邻的两个第二数据线12b之间，竖直设置的第一遮挡条15a位于水平设置的公共电极线14的中部，竖直设置的第二遮挡条15b位于水平设置的公共电极线14的两端。如果将第一遮挡条15a和第二遮挡条15b图形看成是由“竖条”构成的话，那么奇数像素列的第一遮挡条15a位于该像素区域的右侧，下端与位于该像素区域的公共电极线14连接，第二遮挡条15b位于该像素区域的左侧，偶数像素列的第一遮挡条15a位于该像素区域的左侧，下端与位于该像素区域的公共电极线14连接，第二遮挡条15b位于该像素区域的右侧，且两个第一遮挡条15a的上端相互连接。
图27为本发明TFT-LCD阵列基板第三实施例第二次构图工艺后的平面图，所反映的是两列像素区域的结构。在完成图26所示构图的基板上，首先依次沉积栅绝缘层、半导体薄膜和掺杂半导体层薄膜，然后沉积源漏金属薄膜，采用半色调或灰色调掩模板通过构图工艺，形成包括有源层、第一数据线12a、第一源电极6a、第一漏电极7a、第二源电极6b和第二漏电极7b的图形，如图27所示。有源层、第一数据线12a、第一源电极6a、第一漏电极7a、第二源电极6b和第二漏电极7b的位置和结构与前述实施例相同。
图28为本发明TFT-LCD阵列基板第三实施例第三次构图工艺后的平面图，所反映的是两列像素区域的结构。在完成图27所示构图的基板上，沉积钝化层，采用普通掩模板通过构图工艺，形成包括第一过孔21、第二过孔22、第三过孔23和第六过孔26的图形，如图28所示。其中，第一过孔21、第二过孔22和第三过孔23的位置和结构与前述实施例结构相同，第六过孔26分别位于第二遮挡条15b的端部，第六过孔26内的钝化层和栅绝缘层被刻蚀掉，暴露出第二遮挡条15b的表面。
最后，在完成上述构图的基板上，沉积透明导电薄膜，采用普通掩模板通过构图工艺，形成包括像素电极13、第一连接条31、第二连接条32和第三连接条33的图形，如图25所示。其中，像素电极13、第一连接条31和第二连接条32的位置和结构与前述实施例结构相同，第三连接条33通过第二遮挡条15b端部开设的第六过孔26使位于第二数据线12b两侧的第二遮挡条15b相互连接。
图29为本发明TFT-LCD阵列基板制造方法的流程图，包括：
步骤1、在基板上通过构图工艺形成包括栅电极、栅线和第二数据线的图形，所述第二数据线位于第二像素列，并间断设置在相邻的两个栅线之间；
步骤2、在完成前述步骤的基板上通过构图工艺形成包括第一数据线、第一源电极、第一漏电极、第二源电极和第二漏电极的图形，所述第一数据线位于与第二像素列相邻的第一像素列，所述第一源电极和第一漏电极位于所述第一像素列的像素区域内，所述第二源电极和第二漏电极位于所述第二像素列的像素区域内；
步骤3、在完成前述步骤的基板上通过构图工艺形成包括第一过孔、第二过孔和第三过孔的图形，所述第一过孔位于第一漏电极和第二漏电极的上方，所述第二过孔位于第二源电极的上方，所述第三过孔分别位于第二数据线的端部；
步骤4、在完成前述步骤的基板上通过构图工艺形成包括像素电极、第一连接条和第二连接条的图形，位于第一像素列像素区域内的像素电极通过第一过孔与第一漏电极连接，位于第二像素列像素区域内的像素电极通过第一过孔与第二漏电极连接；所述第一连接条通过第二过孔和第三过孔使第二源电极和第二数据线连接，所述第二连接条通过第三过孔使位于栅线两侧的第二数据线相互连接。
本发明提供了一种TFT-LCD阵列基板制造方法，将相邻的第一数据线与第二数据线分别设置在不同的结构层上，使同层相邻的数据线之间的距离增加了一倍，使不同层相邻的数据线之间由栅绝缘层隔离，因此一方面在生产中有效减少了数据线之间发生短路的几率，另一方面在使用中大幅度消除了数据线之间的串扰，不但提高了产品的成品率，而且提升了产品的画面品质。本发明仍采用现有制备流程和设备，没有增加现有构图工艺次数，实现手段成熟，可以保证产品质量。
下面通过具体实施例进一步说明本发明TFT-LCD阵列基板制造方法的技术方案。
图30为本发明TFT-LCD阵列基板制造方法第一实施例的流程图，包括：
步骤11、在基板上沉积栅金属薄膜，通过构图工艺形成包括栅电极、栅线、第二数据线和公共电极线的图形，所述第二数据线位于第二像素列，并间断设置在相邻的两个栅线之间，所述公共电极线间断设置在相邻的两个第二数据线之间；
步骤12、在完成前述步骤的基板上沉积栅绝缘层、半导体薄膜、掺杂半导体薄膜和源漏金属薄膜，通过构图工艺形成包括第一数据线、第一源电极、第一漏电极、第二源电极和第二漏电极的图形，所述第一数据线位于与第二像素列相邻的第一像素列，所述第一源电极和第一漏电极位于第一像素列的像素区域内，所述第二源电极和第二漏电极位于第二像素列的像素区域内；
步骤13、在完成前述步骤的基板上沉积钝化层，通过构图工艺形成包括第一过孔、第二过孔、第三过孔和第四过孔的图形，所述第一过孔位于第一漏电极和第二漏电极的上方，所述第二过孔位于第二源电极的上方，所述第三过孔分别位于第二数据线的端部，所述第四过孔分别位于所述公共电极线的端部；
步骤14、在完成前述步骤的基板上沉积透明导电薄膜，通过构图工艺形成包括像素电极、第一连接条、第二连接条和第三连接条的图形，位于第一像素列像素区域内的像素电极通过第一过孔与第一漏电极连接，位于第二像素列像素区域内的像素电极通过第一过孔与第二漏电极连接；所述第一连接条通过第二过孔和第三过孔使第二源电极和第二数据线连接，所述第二连接条通过第三过孔使位于栅线两侧的第二数据线相互连接；所述第三连接条通过第四过孔使位于第二数据线两侧的公共电极线相互连接。
本实施例的制备过程已在前述图6～图20所示技术方案中详细介绍，这里不再赘述。
图31为本发明TFT-LCD阵列基板制造方法第二实施例的流程图，包括：
步骤21、在基板上沉积栅金属薄膜，通过构图工艺形成包括栅电极、栅线、第二数据线、公共电极线和第一遮挡条的图形，所述第二数据线位于第二像素列，并间断设置在相邻的两个栅线之间，所述公共电极线间断设置在相邻的两个第二数据线之间，所述第一遮挡条位于公共电极线的中部，并与公共电极线连接；
步骤22、在完成前述步骤的基板上沉积栅绝缘层、半导体薄膜、掺杂半导体薄膜和源漏金属薄膜，通过构图工艺形成包括第一数据线、第一源电极、第一漏电极、第二源电极、第二漏电极和第二遮挡条的图形，所述第一数据线位于与第二像素列相邻的第一像素列，所述第一源电极和第一漏电极位于第一像素列的像素区域内，所述第二源电极和第二漏电极位于第二像素列的像素区域内，所述第二遮挡条位于相邻的公共电极线之间；
步骤23、在完成前述步骤的基板上沉积钝化层，通过构图工艺形成包括第一过孔、第二过孔、第三过孔、第四过孔和第五过孔的图形，所述第一过孔位于第一漏电极和第二漏电极的上方，所述第二过孔位于第二源电极的上方，所述第三过孔分别位于第二数据线的端部，所述第四过孔分别位于所述公共电极线的端部，所述第五过孔分别位于所述第二遮挡条的端部；
步骤24、在完成前述步骤的基板上沉积透明导电薄膜，通过构图工艺形成包括像素电极、第一连接条、第二连接条和第三连接条的图形，位于第一像素列像素区域内的像素电极通过第一过孔与第一漏电极连接，位于第二像素列像素区域内的像素电极通过第一过孔与第二漏电极连接；所述第一连接条通过第二过孔和第三过孔使第二源电极和第二数据线连接，所述第二连接条通过第三过孔使位于栅线两侧的第二数据线相互连接；所述第三连接条通过第四过孔和第五过孔使公共电极线和第二遮挡条连接。
本实施例是前述第一实施例的一种方案扩展，是在第一实施例技术方案的基础上增加了遮挡条结构，制备过程已在前述图21～图24所示技术方案中介绍，这里不再赘述。
图32为本发明TFT-LCD阵列基板制造方法第三实施例的流程图，包括：
步骤31、在基板上沉积栅金属薄膜，通过构图工艺形成包括栅电极、栅线、第二数据线、公共电极线、第一遮挡条和第二遮挡条的图形，所述第二数据线位于第二像素列，并间断设置在相邻的两个栅线之间，所述公共电极线间断设置在相邻的两个第二数据线之间，所述第一遮挡条位于公共电极线的中部，所述第二遮挡条位于公共电极线的的两端，所述第一遮挡条和第二遮挡条分别与公共电极线连接；
步骤32、在完成前述步骤的基板上沉积栅绝缘层、半导体薄膜、掺杂半导体薄膜和源漏金属薄膜，通过构图工艺形成包括第一数据线、第一源电极、第一漏电极、第二源电极和第二漏电极的图形，所述第一数据线位于与第二像素列相邻的第一像素列，所述第一源电极和第一漏电极位于第一像素列的像素区域内，所述第二源电极和第二漏电极位于第二像素列的像素区域内；
步骤33、在完成前述步骤的基板上沉积钝化层，通过构图工艺形成包括第一过孔、第二过孔、第三过孔和第六过孔的图形，所述第一过孔位于第一漏电极和第二漏电极的上方，所述第二过孔位于第二源电极的上方，所述第三过孔分别位于第二数据线的端部，所述第六过孔分别位于所述第二遮挡条的端部；
步骤34、在完成前述步骤的基板上沉积透明导电薄膜，通过构图工艺形成包括像素电极、第一连接条、第二连接条和第三连接条的图形，位于第一像素列像素区域内的像素电极通过第一过孔与第一漏电极连接，位于第二像素列像素区域内的像素电极通过第一过孔与第二漏电极连接；所述第一连接条通过第二过孔和第三过孔使第二源电极和第二数据线连接，所述第二连接条通过第三过孔使位于栅线两侧的第二数据线相互连接；所述第三连接条通过第六过孔使位于第二数据线两侧的第二遮挡条相互连接。
本实施例是前述第二实施例的一种结构变形，制备过程已在前述图25～图28所示技术方案中介绍，这里不再赘述。
最后应说明的是：以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围。
Claims (11)
1.一种TFT-LCD阵列基板，包括定义了以矩阵方式排列的数个像素区域的栅线和数据线，每个像素区域内形成有像素电极和薄膜晶体管，其特征在于，所述数据线包括位于第一像素列的第一数据线和位于与第一像素列相邻的第二像素列的第二数据线，所述第一数据线和第二数据线分别位于栅绝缘层的两侧。
2.根据权利要求1所述的TFT-LCD阵列基板，其特征在于，所述第一数据线与所述薄膜晶体管的源电极和漏电极同层设置，所述第二数据线与所述栅线同层设置，所述第二数据线通过第一连接条与薄膜晶体管的源电极连接，间断设置在相邻的两个栅线之间的第二数据线通过第二连接条相互连接。
3.根据权利要求2所述的TFT-LCD阵列基板，其特征在于，所述第一连接条和第二连接条与像素电极同层设置。
4.根据权利要求1～3中任一权利要求所述的TFT-LCD阵列基板，其特征在于，还包括与栅线同层设置的公共电极线，间断设置在相邻的两个第二数据线之间的公共电极线通过第三连接条相互连接。
5.根据权利要求4所述的TFT-LCD阵列基板，其特征在于，还包括与第二数据线同层设置的第一遮挡条和与第一数据线同层设置的第二遮挡条，所述第一遮挡条与公共电极线直接连接，所述第二遮挡条与公共电极线通过第三连接条相互连接。
6.根据权利要求4所述的TFT-LCD阵列基板，其特征在于，还包括与第二数据线同层设置的第一遮挡条和第二遮挡条，所述第一遮挡条和第二遮挡条分别与公共电极线直接连接，所述第二遮挡条通过第三连接条相互连接。
7.根据权利要求5或6所述的TFT-LCD阵列基板，其特征在于，所述第三连接条与像素电极同层设置。
8.一种TFT-LCD阵列基板制造方法，其特征在于，包括：
步骤1、在基板上通过构图工艺形成包括栅电极、栅线和第二数据线的图形，所述第二数据线位于第二像素列，并间断设置在相邻的两个栅线之间；
步骤2、在完成前述步骤的基板上通过构图工艺形成包括第一数据线、第一源电极、第一漏电极、第二源电极和第二漏电极的图形，所述第一数据线位于与第二像素列相邻的第一像素列，所述第一源电极和第一漏电极位于所述第一像素列的像素区域内，所述第二源电极和第二漏电极位于所述第二像素列的像素区域内；
步骤3、在完成前述步骤的基板上通过构图工艺形成包括第一过孔、第二过孔和第三过孔的图形，所述第一过孔位于第一漏电极和第二漏电极的上方，所述第二过孔位于第二源电极的上方，所述第三过孔分别位于第二数据线的端部；
步骤4、在完成前述步骤的基板上通过构图工艺形成包括像素电极、第一连接条和第二连接条的图形，位于第一像素列像素区域内的像素电极通过第一过孔与第一漏电极连接，位于第二像素列像素区域内的像素电极通过第一过孔与第二漏电极连接；所述第一连接条通过第二过孔和第三过孔使第二源电极和第二数据线连接，所述第二连接条通过第三过孔使位于栅线两侧的第二数据线相互连接。
9.根据权利要求8所述的TFT-LCD阵列基板制造方法，其特征在于，所述步骤1中还同时形成有公共电极线，所述公共电极线间断设置在相邻的两个第二数据线之间；所述步骤3中还同时形成有第四过孔图形，所述第四过孔分别位于所述公共电极线的端部；所述步骤4中还同时形成有第三连接条，所述第三连接条通过第四过孔使位于第二数据线两侧的公共电极线相互连接。
10.根据权利要求9所述的TFT-LCD阵列基板制造方法，其特征在于，所述步骤1中还同时形成有第一遮挡条，位于公共电极线中部的第一遮挡条与公共电极线连接；所述步骤2中还同时形成有第二遮挡条，所述第二遮挡条位于相邻的公共电极线之间；所述步骤3中还同时形成有第五过孔图形，所述第五过孔分别位于所述第二遮挡条的端部；所述步骤4中形成的第三连接条通过第四过孔和第五过孔使公共电极线和第二遮挡条连接。
11.根据权利要求9所述的TFT-LCD阵列基板制造方法，其特征在于，所述步骤1中还同时形成有第一遮挡条和第二遮挡条，位于公共电极线中部的第一遮挡条和位于公共电极线端部的第二遮挡条分别与公共电极线连接；所述步骤3中还同时形成有第六过孔图形，所述第六过孔分别位于所述第二遮挡条的端部；所述步骤4中形成的第三连接条通过第六过孔使位于第二数据线两侧的第二遮挡条相互连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200910093388.3A CN102023401B (zh) | 2009-09-18 | 2009-09-18 | Tft-lcd阵列基板及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200910093388.3A CN102023401B (zh) | 2009-09-18 | 2009-09-18 | Tft-lcd阵列基板及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102023401A true CN102023401A (zh) | 2011-04-20 |
| CN102023401B CN102023401B (zh) | 2014-04-16 |
Family
ID=43864899
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200910093388.3A Active CN102023401B (zh) | 2009-09-18 | 2009-09-18 | Tft-lcd阵列基板及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102023401B (zh) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102637632A (zh) * | 2011-06-10 | 2012-08-15 | 京东方科技集团股份有限公司 | 一种薄膜晶体管阵列的制作方法和薄膜晶体管阵列 |
| CN102646632A (zh) * | 2012-03-08 | 2012-08-22 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法和显示装置 |
| CN103117283A (zh) * | 2013-01-25 | 2013-05-22 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法和显示装置 |
| CN103698894A (zh) * | 2013-12-27 | 2014-04-02 | 合肥京东方光电科技有限公司 | 一种被动偏光式三维显示装置及其制作方法 |
| CN104076567A (zh) * | 2014-07-22 | 2014-10-01 | 深圳市华星光电技术有限公司 | 阵列基板及其制造方法、显示装置 |
| CN105974687A (zh) * | 2016-07-20 | 2016-09-28 | 深圳市华星光电技术有限公司 | 一种阵列基板以及液晶显示器 |
| CN107204352A (zh) * | 2016-03-16 | 2017-09-26 | 昆山工研院新型平板显示技术中心有限公司 | Oled显示面板以及oled显示面板的制造方法 |
| CN109143706A (zh) * | 2018-09-18 | 2019-01-04 | 武汉华星光电半导体显示技术有限公司 | 一种显示面板及显示装置 |
| WO2019062297A1 (zh) * | 2017-09-30 | 2019-04-04 | 京东方科技集团股份有限公司 | 阵列基板、显示面板及显示装置 |
| CN110908199A (zh) * | 2019-11-15 | 2020-03-24 | 武汉华星光电技术有限公司 | 阵列基板及液晶显示面板 |
| CN111487826A (zh) * | 2020-05-12 | 2020-08-04 | Tcl华星光电技术有限公司 | 显示面板及其制作方法、显示终端 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030193490A1 (en) * | 2002-04-11 | 2003-10-16 | Biing-Der Liu | Display driving circuit |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101196860B1 (ko) * | 2006-01-13 | 2012-11-01 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
-
2009
- 2009-09-18 CN CN200910093388.3A patent/CN102023401B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030193490A1 (en) * | 2002-04-11 | 2003-10-16 | Biing-Der Liu | Display driving circuit |
Cited By (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8823001B2 (en) | 2011-06-10 | 2014-09-02 | Boe Technology Group Co., Ltd. | Thin film transistor array substrate and method for manufacturing the same |
| CN102637632A (zh) * | 2011-06-10 | 2012-08-15 | 京东方科技集团股份有限公司 | 一种薄膜晶体管阵列的制作方法和薄膜晶体管阵列 |
| US9196683B2 (en) | 2011-06-10 | 2015-11-24 | Boe Technology Group Co., Ltd. | Thin film transistor array substrate and method for manufacturing the same |
| US8987743B2 (en) | 2011-06-10 | 2015-03-24 | Boe Technology Group Co., Ltd. | Thin film transistor array substrate and method for manufacturing the same |
| CN102637632B (zh) * | 2011-06-10 | 2014-12-10 | 京东方科技集团股份有限公司 | 一种薄膜晶体管阵列的制作方法和薄膜晶体管阵列 |
| US9768306B2 (en) | 2012-03-08 | 2017-09-19 | Boe Technology Group Co., Ltd. | Array substrate and display device |
| US9368635B2 (en) | 2012-03-08 | 2016-06-14 | Boe Technology Group Co., Ltd. | Array substrate, method for manufacturing the same and display device |
| CN102646632B (zh) * | 2012-03-08 | 2014-04-02 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法和显示装置 |
| CN102646632A (zh) * | 2012-03-08 | 2012-08-22 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法和显示装置 |
| CN103117283B (zh) * | 2013-01-25 | 2015-03-25 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法和显示装置 |
| CN103117283A (zh) * | 2013-01-25 | 2013-05-22 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法和显示装置 |
| CN103698894A (zh) * | 2013-12-27 | 2014-04-02 | 合肥京东方光电科技有限公司 | 一种被动偏光式三维显示装置及其制作方法 |
| US9235058B2 (en) | 2013-12-27 | 2016-01-12 | Boe Technology Group Co., Ltd | Polarization-type three-dimensional display device and manufacturing method thereof |
| WO2016011692A1 (zh) * | 2014-07-22 | 2016-01-28 | 深圳市华星光电技术有限公司 | 阵列基板及其制造方法、显示装置 |
| US9490271B2 (en) | 2014-07-22 | 2016-11-08 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Array substrate having jump wire connecting first and second wirings |
| CN104076567A (zh) * | 2014-07-22 | 2014-10-01 | 深圳市华星光电技术有限公司 | 阵列基板及其制造方法、显示装置 |
| CN107204352A (zh) * | 2016-03-16 | 2017-09-26 | 昆山工研院新型平板显示技术中心有限公司 | Oled显示面板以及oled显示面板的制造方法 |
| US10446445B2 (en) | 2016-03-16 | 2019-10-15 | Kunshan New Flat Panel Display Technology Center Co., Ltd. | OLED display panel with a plurality of pixel groups arranged in a matrix with each pixel group having two sub-pixels and manufacturing method for same |
| CN107204352B (zh) * | 2016-03-16 | 2020-06-16 | 昆山工研院新型平板显示技术中心有限公司 | Oled显示面板以及oled显示面板的制造方法 |
| CN105974687A (zh) * | 2016-07-20 | 2016-09-28 | 深圳市华星光电技术有限公司 | 一种阵列基板以及液晶显示器 |
| WO2019062297A1 (zh) * | 2017-09-30 | 2019-04-04 | 京东方科技集团股份有限公司 | 阵列基板、显示面板及显示装置 |
| US11480837B2 (en) | 2017-09-30 | 2022-10-25 | Hefei Xinsheng Optoelectronics Technology Co., Ltd. | Array substrate, display panel and display device |
| CN109143706A (zh) * | 2018-09-18 | 2019-01-04 | 武汉华星光电半导体显示技术有限公司 | 一种显示面板及显示装置 |
| CN110908199A (zh) * | 2019-11-15 | 2020-03-24 | 武汉华星光电技术有限公司 | 阵列基板及液晶显示面板 |
| CN111487826A (zh) * | 2020-05-12 | 2020-08-04 | Tcl华星光电技术有限公司 | 显示面板及其制作方法、显示终端 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102023401B (zh) | 2014-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102023401B (zh) | Tft-lcd阵列基板及其制造方法 | |
| CN102645803B (zh) | 像素单元，阵列基板、液晶面板、显示装置及其制造方法 | |
| CN101852953B (zh) | Tft-lcd阵列基板及其制造方法和液晶显示面板 | |
| TWI290643B (en) | Liquid crystal display device and method of fabricating the same | |
| CN101814511B (zh) | Tft-lcd阵列基板及其制造方法 | |
| CN102023429B (zh) | Tft-lcd阵列基板及其制造和断线修复方法 | |
| CN101807583B (zh) | Tft-lcd阵列基板及其制造方法 | |
| CN101995708B (zh) | Tft-lcd阵列基板及其制造方法 | |
| CN101840116B (zh) | Tft-lcd阵列基板及其制造方法 | |
| CN101520580B (zh) | Tft-lcd阵列基板结构及其制造方法 | |
| CN102156368A (zh) | 薄膜晶体管液晶显示阵列基板及其制造方法 | |
| WO2019047627A1 (zh) | 阵列基板、显示面板、显示装置 | |
| CN102654698B (zh) | 液晶显示器阵列基板及其制造方法、液晶显示器 | |
| CN101825814A (zh) | Tft-lcd阵列基板及其制造方法 | |
| CN102023423B (zh) | 液晶显示器及其制造方法 | |
| CN104142593B (zh) | 阵列基板及显示装置 | |
| CN101825816A (zh) | Tft-lcd阵列基板及其制造方法 | |
| CN102023424B (zh) | Tft-lcd阵列基板及其制造方法 | |
| CN101957527A (zh) | Ffs型tft-lcd阵列基板及其制造方法 | |
| CN104049430A (zh) | 一种阵列基板、显示装置及其制造方法 | |
| CN104007574A (zh) | 一种阵列基板、显示装置及其制造方法 | |
| CN101799603B (zh) | Tft-lcd阵列基板及其制造方法 | |
| CN202421681U (zh) | 像素单元、阵列基板、液晶面板及显示装置 | |
| JPH09160509A (ja) | アクティブマトリクス基板及びその製造方法 | |
| CN101126876B (zh) | 薄膜晶体管液晶显示器像素结构的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: JINGDONGFANG SCIENCE AND TECHNOLOGY GROUP CO., LTD Free format text: FORMER OWNER: BEIJING BOE PHOTOELECTRICITY SCIENCE + TECHNOLOGY CO., LTD. Effective date: 20141126 Owner name: BEIJING BOE PHOTOELECTRICITY SCIENCE + TECHNOLOGY Effective date: 20141126 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 100176 DAXING, BEIJING TO: 100015 CHAOYANG, BEIJING |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20141126 Address after: 100015 Jiuxianqiao Road, Beijing, No. 10, No. Patentee after: BOE Technology Group Co., Ltd. Patentee after: Beijing BOE Photoelectricity Science & Technology Co., Ltd. Address before: 100176 Beijing economic and Technological Development Zone, West Central Road, No. 8 Patentee before: Beijing BOE Photoelectricity Science & Technology Co., Ltd. |