CN110794630A - 一种阵列基板及其制造方法 - Google Patents
一种阵列基板及其制造方法 Download PDFInfo
- Publication number
- CN110794630A CN110794630A CN201910951823.5A CN201910951823A CN110794630A CN 110794630 A CN110794630 A CN 110794630A CN 201910951823 A CN201910951823 A CN 201910951823A CN 110794630 A CN110794630 A CN 110794630A
- Authority
- CN
- China
- Prior art keywords
- layer
- photoresist
- electrode
- area
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 36
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 35
- 239000004065 semiconductor Substances 0.000 claims abstract description 55
- 239000002184 metal Substances 0.000 claims abstract description 43
- 229910052751 metal Inorganic materials 0.000 claims abstract description 43
- 238000000151 deposition Methods 0.000 claims abstract description 15
- 239000004020 conductor Substances 0.000 claims abstract description 9
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 7
- 239000010410 layer Substances 0.000 claims description 146
- 229920002120 photoresistant polymer Polymers 0.000 claims description 43
- 238000000034 method Methods 0.000 claims description 38
- 239000010409 thin film Substances 0.000 claims description 10
- 239000011241 protective layer Substances 0.000 claims description 9
- 238000005468 ion implantation Methods 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 7
- -1 hydrogen ions Chemical class 0.000 claims description 7
- 238000010438 heat treatment Methods 0.000 claims description 6
- 230000014759 maintenance of location Effects 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052681 coesite Inorganic materials 0.000 claims description 4
- 229910052906 cristobalite Inorganic materials 0.000 claims description 4
- 150000002500 ions Chemical class 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- 239000002356 single layer Substances 0.000 claims description 4
- 229910052682 stishovite Inorganic materials 0.000 claims description 4
- 229910052905 tridymite Inorganic materials 0.000 claims description 4
- 229910004205 SiNX Inorganic materials 0.000 claims description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N argon Substances [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 3
- 229910052786 argon Inorganic materials 0.000 claims description 3
- 238000004380 ashing Methods 0.000 claims description 3
- 239000001257 hydrogen Substances 0.000 claims description 3
- 229910052739 hydrogen Inorganic materials 0.000 claims description 3
- 230000008569 process Effects 0.000 description 17
- 238000010586 diagram Methods 0.000 description 11
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000002834 transmittance Methods 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1233—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different thicknesses of the active layer in different devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Nonlinear Science (AREA)
- Manufacturing & Machinery (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
本发明提出一种阵列基板及其制造方法，涉及显示面板领域，所述制造方法包括以下步骤：S1：在基板上沉积第一金属层，形成位于像素区的栅极以及位于端子区的扫描线；S2：依次沉积第一绝缘层、半导体层和第二金属层，利用半透掩膜版形成位于像素区的栅极绝缘层、沟道半导体层、源极、漏极、与漏极接触的第一半导体层以及位于端子区的数据线；S3：沉积第二绝缘层，形成绝缘保护层，所述绝缘保护层上设有第一开孔并暴露出第一半导体层，通过第一开孔对第一半导体层进行导体化形成像素电极；S4：沉积第三绝缘层，形成介电层，并形成位于端子区扫描线上的第一接触孔以及数据线上的第二接触孔；S5：沉积透明电极，形成覆盖像素区和端子区的公共电极。
Description
技术领域
本发明属于显示面板领域，具体涉及一种阵列基板及其制造方法。
技术背景
边缘场开关(Fringe Field Switching，简称FFS)技术是目前的一种液晶显示器技术，是一种广视角技术，能够实现大尺寸，高清晰显示画面。FFS液晶显示面板具有响应时间快、光透过率高、宽视角等优点，传统的FFS液晶显示面板都需要两层ITO来制作，这使得FFS液晶显示面板的制作流程要比一般的液晶面板多一至两道光罩(掩膜版)工艺，相应的成本也增加了。
为了增强氧化物薄膜晶体管竞争力，缩减成本，提升产能，现有技术对减光罩技术进行了开发研究，在新型氧化物半导体技术(采用背沟道刻蚀(Back Channel Etching，BCE)，与9道量产工艺(采用刻蚀阻挡层(Etching Stop Layer，ESL)相比，减少1道掩膜版为8Mask)基础之上，通过采用半透掩膜(Half Tone Mask，HTM)技术，同时在端子区采用第二绝缘层、第一绝缘层和栅极绝缘层三层绝缘层一次刻蚀技术，顶层透明电极连接第一层金属和第二层金属，进一步缩减栅极绝缘层掩膜版和有源层掩膜版变为6道掩膜版，成本依旧很高。
发明内容
本发明的目的在于解决现有阵列基板制程技术掩膜版成本高的问题，本发明提供一种阵列基板及其制造方法，通过采用5道掩膜版制作出阵列基板，提高生产效率、降低生产成本。
本发明的技术方案如下：
本发明公开了一种阵列基板的制造方法，阵列基板包括位于中间的像素区和位于边缘的端子区，包括以下步骤：
S1：在基板上沉积第一金属层，利用掩膜版进行图案化形成位于像素区的栅极以及位于端子区的扫描线；
S2：在步骤S1的基础上依次沉积第一绝缘层、半导体层和第二金属层，利用第一半透掩膜版进行图案化形成位于像素区的栅极绝缘层、沟道半导体层、源极、漏极、与漏极接触的第一半导体层以及位于端子区的数据线；
S3：在步骤S2的基础上沉积第二绝缘层，利用掩膜版进行图案化形成覆盖像素区和端子区的绝缘保护层，所述绝缘保护层上设有第一开孔并暴露出第一半导体层，通过第一开孔对第一半导体层进行导体化形成像素电极；
S4：在步骤S3的基础上沉积第三绝缘层，利用掩膜版形成覆盖像素区和端子区的介电层，并形成位于端子区扫描线上的第一接触孔以及数据线上的第二接触孔；
S5：在步骤S4的基础上沉积透明电极，利用掩膜版形成覆盖像素区和端子区的公共电极。
优选地，所述步骤S2具体包括以下步骤：
S21：在步骤S1的基础上依次沉积第一绝缘层、半导体层和第二金属层；
S22：形成覆盖第二金属层的光刻胶，采用第一半透掩膜版对光刻胶进行曝光，显影后形成无光刻胶保留区、光刻胶部分保留区和光刻胶完整保留区；
S23：在步骤S22的基础上对无光刻胶保留区的第二金属层和半导体层进行刻蚀；
S24：对光刻胶进行灰化处理，去除掉光刻胶部分保留区的光刻胶，暴露出位于光刻胶部分保留区的第二金属层；
S25：再对光刻胶部分保留区暴露的第二金属层进行刻蚀，暴露出位于像素区光刻胶部分保留区内的第一半导体层；
S26：剥离光刻胶完整保留区的光刻胶，在像素区和端子区的光刻胶完整保留区形成位于像素区的源极和漏极以及位于端子区的数据线。
优选地，所述步骤S3提到的导体化是通过离子注入的方法进行。
优选地，所述离子注入还包括高温加热。
优选地，所述高温加热的温度为300-450℃。
优选地，所述离子为氢离子或氩离子。
优选地，所述栅极绝缘层的材料为SiNx或SiO2。
优选地，所述第一金属层是单层金属或多层金属，所述第二金属层是双层金属。
本发明还公开了一种阵列基板，包括纵横交错的扫描线和数据线，位于扫描线和数据线交叉处的薄膜晶体管，覆盖扫描线、数据线和薄膜晶体管的介电层以及位于介电层上方的公共电极层。
其中，所述薄膜晶体管包括位于底层的栅极，位于栅极上方的栅极绝缘层、沟道半导体层、像素电极、源极和漏极，位于源极和漏极上方的绝缘保护层，其中，沟道半导体层和像素电极位于同一层，所述像素电极由形成导电沟道的半导体层经过导体化形成。
本发明能够带来以下至少一项有益效果：
本发明通过一道半透掩膜版制备出源极、漏极、沟道半导体层和像素电极，不同于其他现有技术将像素电极单独使用掩膜版制作，最终达到减少掩膜版数量的目的，实现利用5道掩膜版制造阵列基板，降低生产成本的同时提高了生产效率。
附图说明
下面将以明确易懂的方式，结合附图说明优选实施方式，对本发明予以进一步说明。
图1是本发明阵列基板制造方法步骤S1的过程之一的示意图；
图2是本发明阵列基板制造方法步骤S1的过程之二的示意图；
图3是本发明阵列基板制造方法步骤S2的过程之一的示意图；
图4是本发明阵列基板制造方法步骤S2的过程之二的示意图；
图5是本发明阵列基板制造方法步骤S2的过程之三的示意图；
图6是本发明阵列基板制造方法步骤S2的过程之四的示意图；
图7是本发明阵列基板制造方法步骤S2的过程之五的示意图；
图8是本发明阵列基板制造方法步骤S2的过程之六的示意图；
图9是本发明阵列基板制造方法步骤S3的过程之一的示意图；
图10是本发明阵列基板制造方法步骤S3的过程之二的示意图；
图11是本发明阵列基板制造方法步骤S3的过程之三的示意图；
图12是本发明阵列基板制造方法步骤S4的示意图；
图13是本发明阵列基板制造方法步骤S5的过程之一的示意图；
图14是本发明阵列基板制造方法步骤S5的过程之二的示意图。
具体实施方式
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对照附图说明本发明的具体实施方式。显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，并获得其他的实施方式。
为使图面简洁，各图中只示意性地表示出了与本发明相关的部分，它们并不代表其作为产品的实际结构。另外，以使图面简洁便于理解，在有些图中具有相同结构或功能的部件，仅示意性地绘示了其中的一个，或仅标出了其中的一个。在本文中，“一个”不仅表示“仅此一个”，也可以表示“多于一个”的情形。
下面以具体实施例详细介绍本发明的技术方案。
本发明提供一种阵列基板的制造方法，采用5道掩膜版制作出可以用于FFS显示模式的阵列基板，本发明的阵列基板包括位于中间的像素区100和位于边缘的端子区200，包括以下步骤：
S1：如图1和图2所示，在基板01上沉积第一金属层02，利用掩膜版进行图案化形成位于像素区100的栅极021以及位于端子区200的扫描线022。
S2：如图3至图8所示，在步骤S1的基础上依次沉积第一绝缘层03、半导体层04和第二金属层05，利用第一半透掩膜版10进行图案化形成位于像素区100的栅极绝缘层031、沟道半导体层041、源极051、漏极052、与漏极052接触的第一半导体层042以及位于端子区200的数据线053。
S3：如图9至图11所示，在步骤S2的基础上沉积第二绝缘层06，利用掩膜版进行图案化形成覆盖像素区100和端子区200的绝缘保护层061，所述绝缘保护层061上设有第一开孔062并暴露出第一半导体层042，通过第一开孔062对第一半导体层042进行导体化形成像素电极043。
S4：如图12所示，在步骤S3的基础上沉积第三绝缘层07，利用掩膜版形成覆盖像素区100和端子区200的介电层071，并形成位于端子区200内扫描线022上的第一接触孔072以及数据线053上的第二接触孔073。
S5：如图13和图14所示，在步骤S4的基础上沉积透明电极08，利用掩膜版形成覆盖像素区100和端子区200的公共电极081。形成的公共电极081在端子区200构成第一金属层02和第二金属层05之间的连接图案，即导通了扫描线022和数据线053。
其中，用于制作栅极021和扫描线022的第一金属层02可以是单层金属或单层金属氧化物(如铜或ITO)，也可以是多层金属(前层是Ti、MoNb，后层是铜)，制作出的栅极021和扫描线022的厚度为用于制作源极051、漏极052和数据线053的第二金属05一般是双层金属(前层是Ti、MoNb，后层是铜)，厚度为
所述第一绝缘层03为双层结构，一层为SiNx，另一层为SiO2，制作出的栅极绝缘层031厚度为所述半导体层04为金属氧化物半导体，可以是IGZO或IZO或ITO，也可以是IGZO和ITO的混合物，制作出的半导体层厚度为所述透明电极08可以是ITO；所述第二绝缘层06可以是SiO2，为了更好的形成接触孔的构图，SiO2的厚度需要大于等于
其中，所述步骤S2具体包括以下步骤：
S21：如图3所示，在步骤S1的基础上依次沉积第一绝缘层03、半导体层04和第二金属层05。
S22：如图4所示，形成覆盖第二金属层05的光刻胶11，采用第一半透掩膜版10对光刻胶11进行曝光，显影后形成无光刻胶保留区110、光刻胶部分保留区111和光刻胶完整保留区112。
S23：如图5所示，在步骤S22的基础上对无光刻胶保留区110的第二金属层05和半导体层04进行刻蚀；一般采用含氟酮酸对其进行刻蚀。
S24：如图6所示，对光刻胶11进行灰化处理，去除掉光刻胶部分保留区111的光刻胶11，暴露出位于光刻胶部分保留区111的第二金属层05。
S25：如图7所示，再对光刻胶部分保留区111暴露的第二金属层05进行刻蚀，暴露出位于像素区100光刻胶部分保留区111内的沟道半导体层041和第一半导体层042。
S26：如图8所示，剥离光刻胶完整保留区112的光刻胶11，在像素区100和端子区200的光刻胶完整保留区112形成位于像素区100的源极051和漏极052以及位于端子区200的数据线053。
本发明步骤S2通过采用半透掩膜版对第一绝缘层03、半导体层04和第二金属层05分两次刻蚀，构图形成源极051、漏极052、沟道半导体层041和第一半导体层042，所述第一半导体层042为后续步骤S3中形成像素电极043的导体化做铺垫。其中，所述半透掩膜版具有3种透过率，可以形成全透过区，不透光区和半透光区，这种半透光区的透过率范围一般在10％～50％。
所述步骤S3提到的第一半导体层042的导体化一般是通过离子注入的方法进行，利用第二绝缘层06作为掩膜可以使得沟道区的半导体层不被导体化，此外，在实际制造过程中，也可以采用第二绝缘层06加上光阻层作为掩膜。暴露出来的第一半导体层042通过离子注入导体化形成像素电极043，因为导体的扩散效应，像素电极043在形成的过程当中也会有一部分形成在漏极052的下方。其中，所述离子注入还包括高温加热，高温加热可以使得导体化过程中离子横向扩散，让像素电极043与漏极052充分接触。所述高温加热的温度一般为300-450℃，所用的离子一般为氢离子或氩离子。
本发明还公开了一种阵列基板，包括纵横交错的扫描线022和数据线053，位于扫描线022和数据线053交叉处的薄膜晶体管，还包括覆盖扫描线022、数据线053和薄膜晶体管的介电层071以及位于介电层071上方的公共电极层081。
其中，所述薄膜晶体管包括位于底层的栅极021，位于栅极021上方的栅极绝缘层031、沟道半导体层041、像素电极043、源极051和漏极052，位于源极051和漏极052上方的绝缘保护层061，其中，沟道半导体层041和像素电极043位于同一层，所述像素电极043由第一半导体层042经过导体化形成。
本发明通过将源极、漏极、半导体层集成到一道半透掩膜版上，沟道半导体层和像素电极在半导体层上同层设置，利用离子注入的方式将部分半导体层导体化形成像素电极，不同于其他现有技术将像素电极单独使用掩膜版制作，最终达到减少掩膜版数量的目的，实现利用5道掩膜版完成生产，降低了生产成本，提高了生产效率。
应当说明的是，以上所述仅是本发明的优选实施方式，但是本发明并不限于上述实施方式中的具体细节，应当指出，对于本技术领域的普通技术人员来说，在本发明的技术构思范围内，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，对本发明的技术方案进行多种等同变换，这些改进、润饰和等同变换也应视为本发明的保护范围。
Claims (9)
1.一种阵列基板的制造方法，阵列基板包括位于中间的像素区和位于边缘的端子区，其特征在于，包括以下步骤：
S1：在基板上沉积第一金属层，利用掩膜版进行图案化形成位于像素区的栅极以及位于端子区的扫描线；
S2：在步骤S1的基础上依次沉积第一绝缘层、半导体层和第二金属层，利用第一半透掩膜版进行图案化形成位于像素区的栅极绝缘层、沟道半导体层、源极、漏极、与漏极接触的第一半导体层以及位于端子区的数据线；
S3：在步骤S2的基础上沉积第二绝缘层，利用掩膜版进行图案化形成覆盖像素区和端子区的绝缘保护层，所述绝缘保护层上设有第一开孔并暴露出第一半导体层，通过第一开孔对第一半导体层进行导体化形成像素电极；
S4：在步骤S3的基础上沉积第三绝缘层，利用掩膜版形成覆盖像素区和端子区的介电层，并形成位于端子区扫描线上的第一接触孔以及数据线上的第二接触孔；
S5：在步骤S4的基础上沉积透明电极，利用掩膜版形成覆盖像素区和端子区的公共电极。
2.根据权利要求1所述的阵列基板的制造方法，其特征在于，所述步骤S2具体包括以下步骤：
S21：在步骤S1的基础上依次沉积第一绝缘层、半导体层和第二金属层；
S22：形成覆盖第二金属层的光刻胶，采用第一半透掩膜版对光刻胶进行曝光，显影后形成无光刻胶保留区、光刻胶部分保留区和光刻胶完整保留区；
S23：在步骤S22的基础上对无光刻胶保留区的第二金属层和半导体层进行刻蚀；
S24：对光刻胶进行灰化处理，去除掉光刻胶部分保留区的光刻胶，暴露出位于光刻胶部分保留区的第二金属层；
S25：再对光刻胶部分保留区暴露的第二金属层进行刻蚀，暴露出位于像素区光刻胶部分保留区内的第一半导体层；
S26：剥离光刻胶完整保留区的光刻胶，在像素区和端子区的光刻胶完整保留区形成位于像素区的源极和漏极以及位于端子区的数据线。
3.根据权利要求1所述的阵列基板的制造方法，其特征在于，所述步骤S3提到的导体化是通过离子注入的方法进行。
4.根据权利要求3所述的阵列基板的制造方法，其特征在于，所述离子注入还包括高温加热。
5.根据权利要求4所述的阵列基板的制造方法，其特征在于，所述高温加热的温度为300-450℃。
6.根据权利要求3所述的阵列基板的制造方法，其特征在于，所述离子为氢离子或氩离子。
7.根据权利要求3所述的阵列基板的制造方法，其特征在于，所述栅极绝缘层的材料为SiNx或SiO2。
8.根据权利要求3所述的阵列基板的制造方法，其特征在于，所述第一金属层是单层金属或多层金属，所述第二金属层是双层金属。
9.一种阵列基板，其特征在于，包括纵横交错的扫描线和数据线，位于扫描线和数据线交叉处的薄膜晶体管，覆盖扫描线、数据线和薄膜晶体管的介电层以及位于介电层上方的公共电极层，
其中，所述薄膜晶体管包括位于底层的栅极，位于栅极上方的栅极绝缘层、沟道半导体层、像素电极、源极和漏极，位于源极和漏极上方的绝缘保护层，其中，沟道半导体层和像素电极位于同一层，所述像素电极由形成导电沟道的半导体层经过导体化形成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910951823.5A CN110794630A (zh) | 2019-10-09 | 2019-10-09 | 一种阵列基板及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910951823.5A CN110794630A (zh) | 2019-10-09 | 2019-10-09 | 一种阵列基板及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110794630A true CN110794630A (zh) | 2020-02-14 |
Family
ID=69440159
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910951823.5A Pending CN110794630A (zh) | 2019-10-09 | 2019-10-09 | 一种阵列基板及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110794630A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111613576A (zh) * | 2020-05-21 | 2020-09-01 | 南京中电熊猫平板显示科技有限公司 | 一种阵列基板及其制造方法 |
| CN111987110A (zh) * | 2020-07-31 | 2020-11-24 | 南京中电熊猫液晶显示科技有限公司 | 一种阵列基板及其制造方法 |
| CN112420738A (zh) * | 2020-10-29 | 2021-02-26 | 南京中电熊猫液晶显示科技有限公司 | 阵列基板及其制造方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2565916A1 (en) * | 2010-04-26 | 2013-03-06 | Beijing BOE Optoelectronics Technology Co., Ltd. | Manufacturing method for array substrate with fringe field switching type thin film transistor liquid crystal display |
| CN104505372A (zh) * | 2014-12-16 | 2015-04-08 | 昆山龙腾光电有限公司 | 金属氧化物薄膜晶体管阵列基板的制作方法 |
| CN106033760A (zh) * | 2015-01-16 | 2016-10-19 | 中华映管股份有限公司 | 像素结构的制作方法 |
| US20160358944A1 (en) * | 2015-06-03 | 2016-12-08 | Boe Technology Group Co., Ltd. | Oxide Semiconductor TFT Array Substrate and Method for Manufacturing the Same |
| CN106653767A (zh) * | 2016-12-12 | 2017-05-10 | 深圳市华星光电技术有限公司 | 一种阵列基板及其制作方法 |
| CN109727912A (zh) * | 2019-01-02 | 2019-05-07 | 南京中电熊猫液晶显示科技有限公司 | 一种内嵌式触控阵列基板及其制造方法 |
| CN109872973A (zh) * | 2019-01-16 | 2019-06-11 | 南京中电熊猫液晶显示科技有限公司 | 一种阵列基板及其制造方法 |
-
2019
- 2019-10-09 CN CN201910951823.5A patent/CN110794630A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2565916A1 (en) * | 2010-04-26 | 2013-03-06 | Beijing BOE Optoelectronics Technology Co., Ltd. | Manufacturing method for array substrate with fringe field switching type thin film transistor liquid crystal display |
| CN104505372A (zh) * | 2014-12-16 | 2015-04-08 | 昆山龙腾光电有限公司 | 金属氧化物薄膜晶体管阵列基板的制作方法 |
| CN106033760A (zh) * | 2015-01-16 | 2016-10-19 | 中华映管股份有限公司 | 像素结构的制作方法 |
| US20160358944A1 (en) * | 2015-06-03 | 2016-12-08 | Boe Technology Group Co., Ltd. | Oxide Semiconductor TFT Array Substrate and Method for Manufacturing the Same |
| CN106653767A (zh) * | 2016-12-12 | 2017-05-10 | 深圳市华星光电技术有限公司 | 一种阵列基板及其制作方法 |
| CN109727912A (zh) * | 2019-01-02 | 2019-05-07 | 南京中电熊猫液晶显示科技有限公司 | 一种内嵌式触控阵列基板及其制造方法 |
| CN109872973A (zh) * | 2019-01-16 | 2019-06-11 | 南京中电熊猫液晶显示科技有限公司 | 一种阵列基板及其制造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111613576A (zh) * | 2020-05-21 | 2020-09-01 | 南京中电熊猫平板显示科技有限公司 | 一种阵列基板及其制造方法 |
| CN111987110A (zh) * | 2020-07-31 | 2020-11-24 | 南京中电熊猫液晶显示科技有限公司 | 一种阵列基板及其制造方法 |
| CN112420738A (zh) * | 2020-10-29 | 2021-02-26 | 南京中电熊猫液晶显示科技有限公司 | 阵列基板及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9437619B2 (en) | Array substrate, manufacturing method thereof and display device | |
| US6562645B2 (en) | Method of fabricating fringe field switching mode liquid crystal display | |
| US10192904B2 (en) | Array substrate and manufacturing method thereof, display device | |
| US10998353B2 (en) | Array substrate and display device | |
| EP3091568B1 (en) | Array substrate, manufacturing method therefor, display device and electronic product | |
| CN106019751B (zh) | 阵列基板及其制造方法、显示装置 | |
| US10833107B2 (en) | Thin film transistor, manufacturing method therefor, array substrate and display device | |
| CN111180471A (zh) | 阵列基板及其制造方法 | |
| CN110794630A (zh) | 一种阵列基板及其制造方法 | |
| CN106847836B (zh) | Tft基板及其制作方法 | |
| EP2731127B1 (en) | Tft array substrate, method of fabricating same, and display device | |
| CN103928400A (zh) | 阵列基板及其制作方法、显示装置 | |
| CN105957867A (zh) | 阵列基板母板及其制作方法、显示装置 | |
| CN103022056B (zh) | 一种阵列基板及制备方法、显示装置 | |
| CN103681514B (zh) | 阵列基板及其制作方法、显示装置 | |
| KR100325072B1 (ko) | 고개구율및고투과율액정표시장치의제조방법 | |
| CN102455591A (zh) | 薄膜图案和阵列基板的制造方法 | |
| CN106024705B (zh) | Tft基板的制作方法 | |
| CN215008229U (zh) | 阵列基板、显示面板和显示装置 | |
| CN110600483A (zh) | 一种阵列基板及其制造方法 | |
| CN102637634B (zh) | 一种阵列基板及其制作方法、显示装置 | |
| CN113725157A (zh) | 阵列基板及其制作方法 | |
| CN109599363B (zh) | 一种阵列基板及其制造方法 | |
| WO2017041447A1 (zh) | 一种阵列基板及其制作方法、显示装置 | |
| CN103928397B (zh) | 一种tft阵列基板及其制备方法和显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20200911 Address after: No.7 Tianyou Road, Qixia District, Nanjing City, Jiangsu Province Applicant after: NANJING CEC PANDA LCD TECHNOLOGY Co.,Ltd. Address before: Nanjing Crystal Valley Road in Qixia District of Nanjing City Tianyou 210033 Jiangsu province No. 7 Applicant before: NANJING CEC PANDA FPD TECHNOLOGY Co.,Ltd. Applicant before: NANJING CEC PANDA LCD TECHNOLOGY Co.,Ltd. Applicant before: NANJING HUADONG ELECTRONICS INFORMATION & TECHNOLOGY Co.,Ltd. |
|
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20200214 |