CN106129071A - 一种阵列基板的制作方法及相应装置 - Google Patents
一种阵列基板的制作方法及相应装置 Download PDFInfo
- Publication number
- CN106129071A CN106129071A CN201610821800.9A CN201610821800A CN106129071A CN 106129071 A CN106129071 A CN 106129071A CN 201610821800 A CN201610821800 A CN 201610821800A CN 106129071 A CN106129071 A CN 106129071A
- Authority
- CN
- China
- Prior art keywords
- layer
- pixel electrode
- photoresist
- region
- support membrane
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 87
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 239000010410 layer Substances 0.000 claims abstract description 310
- 239000011229 interlayer Substances 0.000 claims abstract description 48
- 230000008569 process Effects 0.000 claims abstract description 38
- 238000000059 patterning Methods 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 239000012212 insulator Substances 0.000 claims abstract description 15
- 229920002120 photoresistant polymer Polymers 0.000 claims description 127
- 239000012528 membrane Substances 0.000 claims description 67
- 239000010408 film Substances 0.000 claims description 51
- 230000000717 retained effect Effects 0.000 claims description 20
- 239000010409 thin film Substances 0.000 claims description 20
- 229910052751 metal Inorganic materials 0.000 claims description 19
- 239000002184 metal Substances 0.000 claims description 19
- 238000005530 etching Methods 0.000 claims description 12
- 238000003384 imaging method Methods 0.000 claims description 8
- 230000004888 barrier function Effects 0.000 claims description 7
- 230000000903 blocking effect Effects 0.000 claims description 7
- 238000009413 insulation Methods 0.000 claims description 6
- 230000005611 electricity Effects 0.000 claims description 4
- 238000005516 engineering process Methods 0.000 abstract description 22
- 238000012545 processing Methods 0.000 abstract description 21
- 230000007423 decrease Effects 0.000 abstract description 6
- 239000000463 material Substances 0.000 description 11
- 238000001259 photo etching Methods 0.000 description 6
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000002210 silicon-based material Substances 0.000 description 4
- 239000000203 mixture Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000007687 exposure technique Methods 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 238000005286 illumination Methods 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical class [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000012216 screening Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Nonlinear Science (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明涉及一种阵列基板的制作方法及相应装置，用以解决目前现有的TFT阵列基板，一般需进行7次掩膜曝光，制作工艺较为复杂，且需要在保护层上设置过孔，制作工艺难度大的问题。该方法包括：在衬底基板上依次形成遮光层、有源层、层间绝缘层、像素电极、源漏极、栅极绝缘层、以及栅极的图形；其中，通过一道构图工艺形成像素电极和源漏极的图形。本发明中的制作方法，通过一道构图工艺形成像素电极和源漏极的图形，进而实现了可以仅通过6道构图工艺完成阵列基板的制作，减少了使用的掩膜版数量，简化了制程，并降低了生产成本；同时，本发明中像素电极与源漏极直接接触，无需制作过孔，降低了制作的工艺难度。
Description
技术领域
本发明涉及液晶显示领域，尤其涉及一种阵列基板的制作方法及相应装置。
背景技术
在液晶显示领域中，薄膜晶体管的有源层一直使用稳定性能、加工性能等优异的硅系材料，硅系材料主要分为非晶硅和多晶硅，其中非晶硅材料迁移率很低，而多晶硅材料虽然有较高的迁移率，但用其制造的器件均匀性较差，良率低，单价高。所以近年来，将透明氧化物半导体膜用于沟道形成区来制造TFT(Thin Film Transistor，薄膜晶体管)等，并应用于电子器件及光器件的技术受到广泛关注。
现有的TFT阵列基板的工艺中，制作工艺较为复杂，需进行7次掩膜曝光，分别为遮光层，有源层，栅极，绝缘层和栅极绝缘层的过孔设置，数据线以及源漏极，钝化层，以及透明像素电极。多次的掩膜曝光加大了工艺的难度，容易出现由于对位精度不足引起的不良，使产品良率下降；同时，由于像素电极设置在保护层上，需要在保护层上设置多个过孔，以使像素电极与源漏电极相连，但在保护层上设置过孔的制作工艺难度大。
综上所述，现有的TFT阵列基板，一般需进行7次掩膜曝光，制作工艺较为复杂，且需要在保护层上设置过孔，制作工艺难度大。
发明内容
本发明实施例提供的一种阵列基板的制作方法及相应装置，用以解决目前现有的TFT阵列基板，一般需进行7次掩膜曝光，制作工艺较为复杂，且需要在保护层上设置过孔，制作工艺难度大的问题。
本发明实施例提供的一种阵列基板的制作方法，包括：
在衬底基板上依次形成遮光层、有源层、层间绝缘层、像素电极、源漏极、栅极绝缘层、以及栅极的图形；其中，
通过一道构图工艺形成所述像素电极和所述源漏极的图形。
本发明中阵列基板的制作方法，通过一道构图工艺形成像素电极和源漏极的图形，进而实现了可以仅通过6道构图工艺完成阵列基板的制作，相比于现有技术中需进行7道光刻工艺，减少了使用的掩膜版数量，简化了制程，并降低了生产成本；同时，本发明中在制作完像素电极后，直接制作源漏极，使像素电极与源漏极直接接触，无需制作过孔，降低了制作的工艺难度。
较佳的，在形成所述有源层图形的同时，形成与所述有源层同层设置，且位于像素电极区域的第一支撑膜层；以及，
在形成所述层间绝缘层图形的同时，形成与所述层间绝缘层同层设置，且位于像素电极区域的第二支撑膜层；
其中，所述第一支撑膜层的图形与所述第二支撑膜层的图形相互重叠。
较佳的，所述通过一道构图工艺形成所述像素电极和所述源漏极的图形，具体包括：
在衬底基板上依次形成像素电极层、金属层和光刻胶层；
使用第一掩膜板对所述光刻胶层曝光显影，去除掉与所述有源层沟道区域对应的像素电极层和金属层；
采用灰化工艺减薄所述光刻胶层直至去除掉所述光刻胶层中与所述第二支撑膜层正对的区域；
采用刻蚀工艺去除掉光刻胶层未覆盖区域的金属层；
剥离剩余的光刻胶层，得到所述像素电极和所述源漏极的图形、以及与所述像素电极同层设置，且用于连接所述源漏极和所述像素电极的连接薄膜的图形。
较佳的，通过一道构图工艺形成所述有源层和所述层间绝缘层的图形、以及位于像素电极区域的所述第一支撑膜层和所述第二支撑膜层的图形。
较佳的，所述通过一道构图工艺形成所述有源层和所述层间绝缘层的图形、以及位于像素电极区域的所述第一支撑膜层和所述第二支撑膜层的图形，具体包括：
在衬底基板上依次形成有源层、绝缘材料和光刻胶层；
使用第二掩膜板对所述光刻胶层曝光显影，得到光刻胶完全去除区域、光刻胶部分保留区域以及光刻胶完全保留区域；所述光刻胶完全去除区域对应于形成有源层的图形区域、以及位于像素电极区域的第一支撑膜层和第二支撑膜层的图形区域，所述光刻胶完全保留区域对应于形成层间绝缘层的图形区域；
利用所述光刻胶完全保留区域和光刻胶部分保留区域的光刻胶层的遮挡，去除掉所述光刻胶完全去除区域的有源层和绝缘材料；
采用灰化工艺去除掉所述光刻胶部分保留区域的光刻胶层，同时减薄光刻胶完全保留区域的光刻胶层；
采用刻蚀工艺去除掉所述光刻胶部分保留区域的绝缘材料；
剥离所述光刻胶完全保留区域的光刻胶层，得到所述有源层和所述层间绝缘层的图形、以及位于像素电极区域的所述第一支撑膜层和所述第二支撑膜层的图形。
较佳的，所述第二掩膜版为半色调掩膜板或灰色调掩膜板。
本发明实施例提供的一种采用本发明实施例提供的上述方法制作的阵列基板，包括：
衬底基板，位于所述衬底基板上的遮光层；
位于所述遮光层上的有源层，以及设置在所述有源层上远离所述衬底基板一侧的层间绝缘层；
位于所述层间绝缘层上的像素电极；
位于所述像素电极层上的源漏极；
位于所述源漏极上的栅极绝缘层；
位于所述栅极绝缘层上的栅极。
较佳的，该阵列基板还包括：与所述有源层同层设置，且位于像素电极区域的第一支撑膜层；以及，与所述层间绝缘层同层设置，且位于像素电极区域的第二支撑膜层。
较佳的，所述像素电极所在膜层的图形包括：位于像素电极区域的像素电极的图形，以及位于非像素电极区域的用于连接所述源漏极和所述像素电极的连接薄膜的图形；
所述连接薄膜的图形覆盖了所述非像素电极区域中除所述有源层沟道区域外的所有其它区域。
本发明实施例提供的一种显示装置，所述显示装置包括本发明实施例提供的上述阵列基板。
附图说明
图1为本发明实施例提供的一种阵列基板的结构示意图；
图2为本发明实施例提供的一种通过一道构图工艺形成像素电极和源漏极的图形的方法步骤流程图；
图3a-图3e分别为本发明实施例提供的形成像素电极和源漏极图形的方法中各步骤执行后的结构示意图；
图4为本发明实施例提供的一种通过一道构图工艺形成有源层和层间绝缘层图形的方法的步骤流程图；
图5a-图5f分别为本发明实施例提供的形成有源层和层间绝缘层图形的方法中各步骤执行后的结构示意图；
图6为本发明实施例提供的上述阵列基板的制作方法的整体步骤流程图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明一部分实施例，并不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
附图中各层薄膜厚度和区域形状大小不反映阵列基板的真实比例，目的只是示意说明本发明内容。
本发明实施例提供的一种阵列基板的制作方法，包括以下步骤：在衬底基板上依次形成遮光层、有源层、层间绝缘层、像素电极、源漏极、栅极绝缘层、以及栅极的图形；其中，通过一道构图工艺形成像素电极和源漏极的图形。
如图1所示，为本发明实施例提供的一种阵列基板的结构示意图。该阵列基板为通过上述方法制作的阵列基板，其中，在衬底基板100上通过第一道构图工艺形成遮光层101的图形；通过第二道构图工艺形成有源层102的图形；通过第三道构图工艺形成层间绝缘层103的图形；通过第四道构图工艺形成像素电极104和源漏极105的图形；通过第五道构图工艺形成栅极绝缘层106的图形；通过第六道构图工艺形成栅极107的图形。
在具体实施时，本发明实施例提供的阵列基板的制作方法中，可以通过六道构图工艺，依次在衬底基板上形遮光层、有源层、层间绝缘层、像素电极、源漏极、栅极绝缘层、以及栅极的图形。
目前，现有的TFT阵列基板，一般需进行7次掩膜曝光，制作工艺较为复杂，且需要在保护层上设置过孔，制作工艺难度大。
基于此，本发明实施例提供的上述阵列基板的制作方法，通过一道构图工艺形成像素电极和源漏极的图形，进而实现了可以仅通过6道构图工艺完成阵列基板的制作，相比于现有技术中需进行7道光刻工艺，减少了使用的掩膜版数量，简化了制程，并降低了生产成本；同时，本发明中在制作完像素电极后，直接制作源漏极，使像素电极与源漏极直接接触，无需制作过孔，降低了制作的工艺难度。
在具体实施时，本发明实施例提供的上述阵列基板的制作方法中，通过一道构图工艺形成像素电极和源漏极的图形，为了能够实现通过一道构图工艺即可形成像素电极和源漏极的图形，需要在像素电极区域设置支撑层，以使待形成的像素电极图形的高度与源漏极图形的高度齐平。
较佳的，在形成有源层102图形的同时，形成与有源层102同层设置，且位于像素电极区域a的第一支撑膜层1021；以及，在形成层间绝缘层103图形的同时，形成与层间绝缘层103同层设置，且位于像素电极区域a的第二支撑膜层1031；其中，第一支撑膜层1021的图形与第二支撑膜层1031的图形相互重叠。
如图1所示，图中在像素电极区域a处设置有图形相互重叠、且起到支撑像素电极104作用的第一支撑膜层1021和第二支撑膜层1031，其中，第一支撑膜层1021和第二支撑膜层1031并没有实质性的功能作用，仅用于支撑像素电极，因而其材料的选取只要是在光照条件下不影响显示效果即可，实际上也可以根据需要设置为不与有源层和/或层间绝缘层图形同时形成的，即单独形成的一个或多个支撑层，但由于制作有源层和层间绝缘层的材料，在光照时均不会影响显示面板的显示效果，因而为了简化制作工艺，第一支撑膜层1021可以在形成有源层102图形的同时形成的，与有源层102同层设置；第二支撑膜层1031层间绝缘层在形成层间绝缘层103图形的同时形成的，与层间绝缘层103同层设置。
下面具体介绍如何通过一道构图工艺形成像素电极和源漏极的图形，如图2所示，为本发明实施例提供的一种通过一道构图工艺形成像素电极和源漏极的图形的方法步骤流程图，具体可以采用如下步骤实现：
步骤201，在衬底基板上依次形成像素电极层、金属层和光刻胶层；
步骤202，使用第一掩膜板对光刻胶层曝光显影，去除掉与有源层沟道区域对应的像素电极层和金属层；
步骤203，采用灰化工艺减薄光刻胶层直至去除掉光刻胶层中与第二支撑膜层正对的区域；
步骤204，采用刻蚀工艺去除掉光刻胶层未覆盖区域的金属层；
步骤205，剥离剩余的光刻胶层，得到像素电极和源漏极的图形、以及与像素电极同层设置，且用于连接源漏极和像素电极的连接薄膜的图形。
在具体实施时，在实现上述步骤201时，如图3a所示，先在衬底基板100上沉积一整层的用于制作像素电极层14的材料，如ITO(Indium Tin Oxides，氧化铟锡)等，再在一整层的像素电极层14上沉积用于制作源漏极的金属层15，之后再在金属层15上形成一层表面为平面的光刻胶层301。由于像素电极区域a处设置了能够起到支撑像素电极104作用的第一支撑膜层1021和第二支撑膜层1031，因而形成的光刻胶层301存在一定的高度差，即像素电极区域a处的光刻胶层较薄，而源漏极图形所对应的光刻胶层较厚。
在具体实施时，在实现上述步骤202时，如图3b所示，使用第一掩膜板对光刻胶层301进行曝光显影，对上述形成的一整层的像素电极层14和金属层15进行刻蚀，去除掉与有源层沟道区域b对应的像素电极层和金属层。
在具体实施时，在实现上述步骤203时，如图3c所示，在去除掉与有源层沟道区域b对应的像素电极层和金属层之后，需要刻蚀源漏极的图形，如图3a所示，利用光刻胶层301的高度差，采用灰化工艺减薄光刻胶层301，直至去除掉光刻胶层中与第二支撑膜层1031正对着的区域，同时，也去除掉与第二支撑膜层1031上的光刻胶层位于同一平面的其它区域的光刻胶层，保留光刻胶层较厚的区域的光刻胶(即源漏极图形所在区域对应的光刻胶)。
在具体实施时，在实现上述步骤204时，如图3d所示，利用图3c中剩余的光刻胶的遮挡，采用刻蚀工艺去除掉光刻胶层未覆盖区域的金属层，剩余的金属层即为源漏极105的图形。
在具体实施时，在实现上述步骤205时，如图3e所示，待所有的膜层刻蚀完成之后，剥离剩余的光刻胶层，即可得到像素电极104和源漏极105的图形、以及与像素电极104同层设置，且用于连接源漏极105和像素电极104的连接薄膜1041的图形。为了区分像素电极104和起到连接作用的连接薄膜1041，图3e中采用不同的图案对两者分别进行了标识，但实际上像素电极104和连接薄膜1041是同层设置的，且均是由像素电极材料制成。
除了上述介绍的可以通过一道构图工艺形成像素电极和源漏极的图形外，由于第一支撑膜层和第二支撑膜层可以分别与有源层和层间绝缘层同时形成，因而为了进一步减少制作工艺，较佳的，通过一道构图工艺形成有源层和层间绝缘层的图形、以及位于像素电极区域的第一支撑膜层和第二支撑膜层的图形。因而，本发明实施例提供的上述阵列基板的制作方法，可以通过一道构图工艺形成有源层和层间绝缘层的图形，进而可以进一步减少一道沟通工艺，实现了可以仅通过5道构图工艺完成阵列基板的制作，减少了使用的掩膜版数量，简化了制程，并降低了生产成本。
如图4所示，为本发明实施例提供的一种通过一道构图工艺形成有源层和层间绝缘层图形的方法的步骤流程图，具体可以采用如下步骤实现：
步骤401，在衬底基板上依次形成有源层、绝缘材料和光刻胶层；
步骤402，使用第二掩膜板对光刻胶层曝光显影，得到光刻胶完全去除区域、光刻胶部分保留区域以及光刻胶完全保留区域；光刻胶完全去除区域对应于形成有源层的图形区域、以及位于像素电极区域的第一支撑膜层和第二支撑膜层的图形区域，光刻胶完全保留区域对应于形成层间绝缘层的图形区域；
步骤403，利用光刻胶完全保留区域和光刻胶部分保留区域的光刻胶层的遮挡，去除掉光刻胶完全去除区域的有源层和绝缘材料；
步骤404，采用灰化工艺去除掉光刻胶部分保留区域的光刻胶层，同时减薄光刻胶完全保留区域的光刻胶层；
步骤405，采用刻蚀工艺去除掉光刻胶部分保留区域的绝缘材料；
步骤406，剥离光刻胶完全保留区域的光刻胶层，得到有源层和层间绝缘层的图形、以及位于像素电极区域的第一支撑膜层和第二支撑膜层的图形。
由于本发明中上述图4所示的方法流程中采用半曝光工艺制作有源层和层间绝缘层图形，较佳的，第二掩膜版为半色调掩膜板或灰色调掩膜板。在具体实施时，也可以根据需要采用其它可行的工艺，通过一次构图工艺制作出有源层和层间绝缘层的图形。
在具体实施时，在实现上述步骤401时，如图5a所示，先在已经形成了遮光层的衬底基板100上沉积一整层的用于制作有源层102的有源层材料12，如IGZO(Indium GalliumZinc Oxide，铟镓锌氧化物)等，再在一整层的有源层材料12上沉积用于制作层间绝缘层的绝缘材料13，之后再在绝缘材料13上形成光刻胶层302。由于本发明中遮光层的制作工艺并无改进的地方，因而可以根据需要进行制作，在此并不作限定。
在具体实施时，在实现上述步骤402时，如图5b所示，使用第二掩膜板对光刻胶层302进行曝光显影，在刻胶层302上形成光刻胶完全去除区域c、光刻胶部分保留区域d以及光刻胶完全保留区域e；光刻胶完全去除区域c对应于形成有源层的图形区域、以及位于像素电极区域的第一支撑膜层1021和第二支撑膜层1031的图形区域，光刻胶完全保留区域e对应于形成层间绝缘层的图形区域。
在具体实施时，在实现上述步骤403时，如图5c所示，利用光刻胶部分保留区域d以及光刻胶完全保留区域e的遮挡，对形成的一整层的有源层材料12和绝缘材料13进行刻蚀，去除掉光刻胶完全去除区域c对应的有源层和绝缘材料。如图5c所示，执行完步骤403之后，就可以在像素电极区域a处形成第一支撑膜层1021和第二支撑膜层1031。
在具体实施时，在实现上述步骤404时，如图5d所示，在去除掉光刻胶完全去除区域c对应的有源层材料和绝缘材料之后，采用灰化工艺去除掉光刻胶部分保留区域d的光刻胶层，同时减薄光刻胶完全保留区域e的光刻胶层；
在具体实施时，在实现上述步骤405时，如图5e所示，利用图5d中剩余的光刻胶(即光刻胶完全保留区域e)的遮挡，采用刻蚀工艺去除掉光刻胶层未覆盖区域的绝缘材料，剩余的绝缘材料即为层间绝缘层103的图形，剩余的有源层的材料即为有源层102的图形。
在具体实施时，在实现上述步骤406时，如图5f所示，待所有的膜层刻蚀完成之后，剥离剩余的光刻胶层，即可得到有源层102和层间绝缘层103的图形、以及第一支撑膜层1021和第二支撑膜层1031。本发明实施例提供的制作方法中，第一支撑膜层1021与有源层102同层设置，第二支撑膜层1031与层间绝缘层103同层设置。
为了清楚的说明本发明实施例提供的阵列基板的制作方法，如图6所示，为本发明实施例提供的上述阵列基板的制作方法的整体步骤流程图，包括以下步骤：
步骤601，在衬底基板上形成遮光层的图形；
步骤602，在衬底基板上依次形成有源层、绝缘材料和光刻胶层；
步骤603，使用第二掩膜板对光刻胶层曝光显影，得到光刻胶完全去除区域、光刻胶部分保留区域以及光刻胶完全保留区域；
步骤604，利用光刻胶完全保留区域和光刻胶部分保留区域的光刻胶层的遮挡，去除掉光刻胶完全去除区域的有源层和绝缘材料；
步骤605，采用灰化工艺去除掉光刻胶部分保留区域的光刻胶层，同时减薄光刻胶完全保留区域的光刻胶层；
步骤606，采用刻蚀工艺去除掉光刻胶部分保留区域的绝缘材料；
步骤607，剥离光刻胶完全保留区域的光刻胶层，得到有源层和层间绝缘层的图形、以及位于像素电极区域的第一支撑膜层和第二支撑膜层的图形；
步骤608，在衬底基板上依次形成像素电极层、金属层和光刻胶层；
步骤609，使用第一掩膜板对光刻胶层曝光显影，去除掉与有源层沟道区域对应的像素电极层和金属层；
步骤610，采用灰化工艺减薄光刻胶层直至去除掉光刻胶层中与第二支撑膜层正对的区域；
步骤611，采用刻蚀工艺去除掉光刻胶层未覆盖区域的金属层；
步骤612，剥离剩余的光刻胶层，得到像素电极和源漏极的图形、以及与像素电极同层设置，且用于连接源漏极和像素电极的连接薄膜的图形；
步骤613，在衬底基板上依次形成栅极绝缘层和栅极的图形。
基于同一发明构思，如图1所示，本发明实施例提供的一种采用本发明实施例提供的上述方法制作的阵列基板，包括：衬底基板100，位于衬底基板100上的遮光层101；位于遮光层101上的有源层102，以及设置在有源层102上远离衬底基板100一侧的层间绝缘层103；位于层间绝缘层103上的像素电极104；位于像素电极层上的源漏极105；位于源漏极105上的栅极绝缘层106；位于栅极绝缘层106上的栅极107。
从图1的截面可知，自下而上，衬底基板100上设置遮光层101，有源层102，层间绝缘层103，层间绝缘层103之上是像素电极104和源漏极105，源漏极105之上是栅极绝缘层106和栅极107。
在具体实施时，为了能够实现通过一道构图工艺即可形成像素电极和源漏极的图形，需要在像素电极区域设置支撑层，以使待形成的像素电极图形的高度与源漏极图形的高度齐平。同时，为了简化制作工艺，支撑层可以与有源层和层间绝缘层同层设置。
较佳的，该阵列基板还包括：与有源层同层设置，且位于像素电极区域的第一支撑膜层；以及，与层间绝缘层同层设置，且位于像素电极区域的第二支撑膜层。有源层102和层间绝缘层103通过一道掩膜版制成，TFT区域的有源层沟道区域上覆盖有层间绝缘层103，像素电极104对应的位置，保留全部的有源层材料和层间绝缘层材料，作为第一支撑膜层1021和第二支撑膜层1031。像素电极104和源漏极105通过一道掩膜版制成，该工艺不需要采用半曝光工艺，工艺简单。
本发明中的阵列基板，除了设置了上述支撑层之外，还与像素电极同层设置了连接薄膜。较佳的，像素电极所在膜层的图形包括：位于像素电极区域的像素电极的图形，以及位于非像素电极区域的用于连接源漏极和像素电极的连接薄膜的图形；连接薄膜的图形覆盖了非像素电极区域中除有源层沟道区域外的所有其它区域。
在具体实施时，如图3e所示，图中将同层设置、且相互连接的像素电极和连接薄膜分别标识出来，其中，像素电极104位于像素电极区域a的第二支撑层1031上，其顶端与源漏极105的顶端齐平；而连接薄膜位于非像素电极区域，主要起到连接作用，用于连接源漏极和像素电极，这样可以使像素电极与源漏极直接连接，而无需中间设置绝缘层，再在绝缘层上设置过孔，简化了制作工艺；从图3e中也可以看出，连接薄膜的图形覆盖了除有源层沟道区域b外的所有其它区域。
基于同一构思，本发明实施例中还提供了一种显示装置，该显示装置包括本发明实施例中提供的任一阵列基板。该显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。由于该显示装置解决问题的原理与本发明实施例一种阵列基板相似，因此该显示装置的实施可以参见阵列基板的实施，重复之处不再赘述。
综上所述，本发明中阵列基板的制作方法，通过一道构图工艺形成像素电极和源漏极的图形，进而实现了可以仅通过6道构图工艺完成阵列基板的制作，相比于现有技术中需进行7道光刻工艺，减少了使用的掩膜版数量，简化了制程，并降低了生产成本；同时，本发明中在制作完像素电极后，直接制作源漏极，使像素电极与源漏极直接接触，无需制作过孔，降低了制作的工艺难度。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (10)
1.一种阵列基板的制作方法，其特征在于，包括：
在衬底基板上依次形成遮光层、有源层、层间绝缘层、像素电极、源漏极、栅极绝缘层、以及栅极的图形；其中，
通过一道构图工艺形成所述像素电极和所述源漏极的图形。
2.如权利要求1所述的方法，其特征在于，在形成所述有源层图形的同时，形成与所述有源层同层设置，且位于像素电极区域的第一支撑膜层；以及，
在形成所述层间绝缘层图形的同时，形成与所述层间绝缘层同层设置，且位于像素电极区域的第二支撑膜层；
其中，所述第一支撑膜层的图形与所述第二支撑膜层的图形相互重叠。
3.如权利要求2所述的方法，其特征在于，所述通过一道构图工艺形成所述像素电极和所述源漏极的图形，具体包括：
在衬底基板上依次形成像素电极层、金属层和光刻胶层；
使用第一掩膜板对所述光刻胶层曝光显影，去除掉与所述有源层沟道区域对应的像素电极层和金属层；
采用灰化工艺减薄所述光刻胶层直至去除掉所述光刻胶层中与所述第二支撑膜层正对的区域；
采用刻蚀工艺去除掉光刻胶层未覆盖区域的金属层；
剥离剩余的光刻胶层，得到所述像素电极和所述源漏极的图形、以及与所述像素电极同层设置，且用于连接所述源漏极和所述像素电极的连接薄膜的图形。
4.如权利要求2所述的方法，其特征在于，通过一道构图工艺形成所述有源层和所述层间绝缘层的图形、以及位于像素电极区域的所述第一支撑膜层和所述第二支撑膜层的图形。
5.如权利要求4所述的方法，其特征在于，所述通过一道构图工艺形成所述有源层和所述层间绝缘层的图形、以及位于像素电极区域的所述第一支撑膜层和所述第二支撑膜层的图形，具体包括：
在衬底基板上依次形成有源层、绝缘材料和光刻胶层；
使用第二掩膜板对所述光刻胶层曝光显影，得到光刻胶完全去除区域、光刻胶部分保留区域以及光刻胶完全保留区域；所述光刻胶完全去除区域对应于形成有源层的图形区域、以及位于像素电极区域的第一支撑膜层和第二支撑膜层的图形区域，所述光刻胶完全保留区域对应于形成层间绝缘层的图形区域；
利用所述光刻胶完全保留区域和光刻胶部分保留区域的光刻胶层的遮挡，去除掉所述光刻胶完全去除区域的有源层和绝缘材料；
采用灰化工艺去除掉所述光刻胶部分保留区域的光刻胶层，同时减薄光刻胶完全保留区域的光刻胶层；
采用刻蚀工艺去除掉所述光刻胶部分保留区域的绝缘材料；
剥离所述光刻胶完全保留区域的光刻胶层，得到所述有源层和所述层间绝缘层的图形、以及位于像素电极区域的所述第一支撑膜层和所述第二支撑膜层的图形。
6.如权利要求5所述的方法，其特征在于，所述第二掩膜版为半色调掩膜板或灰色调掩膜板。
7.一种采用权利要求1-6任一项所述方法制作的阵列基板，其特征在于，包括：
衬底基板，位于所述衬底基板上的遮光层；
位于所述遮光层上的有源层，以及设置在所述有源层上远离所述衬底基板一侧的层间绝缘层；
位于所述层间绝缘层上的像素电极；
位于所述像素电极层上的源漏极；
位于所述源漏极上的栅极绝缘层；
位于所述栅极绝缘层上的栅极。
8.如权利要求7所述的阵列基板，其特征在于，该阵列基板还包括：与所述有源层同层设置，且位于像素电极区域的第一支撑膜层；以及，与所述层间绝缘层同层设置，且位于像素电极区域的第二支撑膜层。
9.如权利要求8所述的阵列基板，其特征在于，所述像素电极所在膜层的图形包括：位于像素电极区域的像素电极的图形，以及位于非像素电极区域的用于连接所述源漏极和所述像素电极的连接薄膜的图形；
所述连接薄膜的图形覆盖了所述非像素电极区域中除所述有源层沟道区域外的所有其它区域。
10.一种显示装置，其特征在于，所述显示装置包括权利要求7-9任一项所述的阵列基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610821800.9A CN106129071B (zh) | 2016-09-13 | 2016-09-13 | 一种阵列基板的制作方法及相应装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610821800.9A CN106129071B (zh) | 2016-09-13 | 2016-09-13 | 一种阵列基板的制作方法及相应装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106129071A true CN106129071A (zh) | 2016-11-16 |
| CN106129071B CN106129071B (zh) | 2018-12-25 |
Family
ID=57271221
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610821800.9A Active CN106129071B (zh) | 2016-09-13 | 2016-09-13 | 一种阵列基板的制作方法及相应装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106129071B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106711088A (zh) * | 2016-12-26 | 2017-05-24 | 武汉华星光电技术有限公司 | Oled显示装置的双层栅极结构的制作方法 |
| CN107634070A (zh) * | 2017-09-15 | 2018-01-26 | 京东方科技集团股份有限公司 | 阵列基板的制造方法、阵列基板及显示装置 |
| CN110620080A (zh) * | 2019-10-23 | 2019-12-27 | 成都中电熊猫显示科技有限公司 | 阵列基板的制造方法、阵列基板及显示面板 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20090037725A (ko) * | 2007-10-12 | 2009-04-16 | 삼성전자주식회사 | 박막트랜지스터 기판, 그 제조 방법 및 이를 갖는 표시장치 |
| CN102148196A (zh) * | 2010-04-26 | 2011-08-10 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板及其制造方法 |
| CN102651343A (zh) * | 2012-03-16 | 2012-08-29 | 京东方科技集团股份有限公司 | 一种阵列基板的制作方法、阵列基板及显示装置 |
| CN102709235A (zh) * | 2011-10-26 | 2012-10-03 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示装置 |
| CN103178021A (zh) * | 2013-02-28 | 2013-06-26 | 京东方科技集团股份有限公司 | 一种氧化物薄膜晶体管阵列基板及制作方法、显示面板 |
| US20140154823A1 (en) * | 2011-12-31 | 2014-06-05 | Boe Technology Group Co., Ltd. | Manufacturing method of tft array substrate |
| CN103996683A (zh) * | 2014-05-29 | 2014-08-20 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法和显示装置 |
-
2016
- 2016-09-13 CN CN201610821800.9A patent/CN106129071B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20090037725A (ko) * | 2007-10-12 | 2009-04-16 | 삼성전자주식회사 | 박막트랜지스터 기판, 그 제조 방법 및 이를 갖는 표시장치 |
| CN102148196A (zh) * | 2010-04-26 | 2011-08-10 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板及其制造方法 |
| CN102709235A (zh) * | 2011-10-26 | 2012-10-03 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示装置 |
| US20140154823A1 (en) * | 2011-12-31 | 2014-06-05 | Boe Technology Group Co., Ltd. | Manufacturing method of tft array substrate |
| CN102651343A (zh) * | 2012-03-16 | 2012-08-29 | 京东方科技集团股份有限公司 | 一种阵列基板的制作方法、阵列基板及显示装置 |
| CN103178021A (zh) * | 2013-02-28 | 2013-06-26 | 京东方科技集团股份有限公司 | 一种氧化物薄膜晶体管阵列基板及制作方法、显示面板 |
| CN103996683A (zh) * | 2014-05-29 | 2014-08-20 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法和显示装置 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106711088A (zh) * | 2016-12-26 | 2017-05-24 | 武汉华星光电技术有限公司 | Oled显示装置的双层栅极结构的制作方法 |
| CN106711088B (zh) * | 2016-12-26 | 2019-10-18 | 武汉华星光电技术有限公司 | Oled显示装置的双层栅极结构的制作方法 |
| CN107634070A (zh) * | 2017-09-15 | 2018-01-26 | 京东方科技集团股份有限公司 | 阵列基板的制造方法、阵列基板及显示装置 |
| US10921662B2 (en) | 2017-09-15 | 2021-02-16 | Hefei Xinsheng Optoelectronics Technology Co., Ltd. | Manufacturing method of array substrate, array substrate, display panel and display device |
| CN110620080A (zh) * | 2019-10-23 | 2019-12-27 | 成都中电熊猫显示科技有限公司 | 阵列基板的制造方法、阵列基板及显示面板 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106129071B (zh) | 2018-12-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103149760B (zh) | 薄膜晶体管阵列基板、制造方法及显示装置 | |
| CN103472646B (zh) | 一种阵列基板及其制备方法和显示装置 | |
| CN100428038C (zh) | 液晶显示器件及其制造方法 | |
| CN108598089B (zh) | Tft基板的制作方法及tft基板 | |
| CN102842587B (zh) | 阵列基板及其制作方法、显示装置 | |
| CN102723269A (zh) | 阵列基板及其制作方法、显示装置 | |
| CN102890378B (zh) | 一种阵列基板及其制造方法 | |
| CN102709234B (zh) | 薄膜晶体管阵列基板及其制造方法和电子器件 | |
| CN102636927A (zh) | 阵列基板及其制造方法 | |
| CN104201152A (zh) | 制作显示面板的方法 | |
| CN104298040A (zh) | 一种coa基板及其制作方法和显示装置 | |
| CN202473925U (zh) | 一种顶栅型tft阵列基板及显示装置 | |
| CN104218019A (zh) | 薄膜晶体管阵列基板及其制造方法 | |
| CN104465510A (zh) | 一种阵列基板及其制作方法和显示面板 | |
| CN104241296B (zh) | 一种阵列基板及其制作方法和显示装置 | |
| CN102629592A (zh) | 阵列基板及其制作方法、显示装置 | |
| CN101350330A (zh) | 薄膜晶体管阵列基板及其制造方法 | |
| CN105097840A (zh) | 一种阵列基板、其制作方法、液晶显示面板及显示装置 | |
| CN102969311A (zh) | 阵列基板及其制作方法、显示装置 | |
| CN101477989B (zh) | 薄膜晶体管基板及其制造方法 | |
| CN103681514A (zh) | 阵列基板及其制作方法、显示装置 | |
| CN106129071A (zh) | 一种阵列基板的制作方法及相应装置 | |
| CN103489874A (zh) | 阵列基板及其制备方法、显示装置 | |
| CN106373967A (zh) | 阵列基板及其制备方法、显示装置 | |
| CN105448936A (zh) | 一种阵列基板及其制作方法、显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |