KR20090037725A - 박막트랜지스터 기판, 그 제조 방법 및 이를 갖는 표시장치 - Google Patents

박막트랜지스터 기판, 그 제조 방법 및 이를 갖는 표시장치 Download PDF

Info

Publication number
KR20090037725A
KR20090037725A KR1020070103207A KR20070103207A KR20090037725A KR 20090037725 A KR20090037725 A KR 20090037725A KR 1020070103207 A KR1020070103207 A KR 1020070103207A KR 20070103207 A KR20070103207 A KR 20070103207A KR 20090037725 A KR20090037725 A KR 20090037725A
Authority
KR
South Korea
Prior art keywords
layer
substrate
insulating
electrode
drain electrode
Prior art date
Application number
KR1020070103207A
Other languages
English (en)
Inventor
조승환
김보성
송근규
노정훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070103207A priority Critical patent/KR20090037725A/ko
Priority to US12/187,687 priority patent/US20090096949A1/en
Publication of KR20090037725A publication Critical patent/KR20090037725A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/165—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field
    • G02F1/166—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field characterised by the electro-optical or magneto-optical effect
    • G02F1/167—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field characterised by the electro-optical or magneto-optical effect by electrophoresis

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Geometry (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Molecular Biology (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 절연기판; 상기 절연기판 위에 형성되어 있으며, 데이터선과, 상기 데이터선과 연결되어 있는 소스전극과, 상기 소스전극과 분리되어 있는 드레인전극과, 상기 드레인전극에 연결되어 있으며 상기 드레인 전극과 동일층에 형성되어 있는 화소전극을 포함하는 제1도전층; 상기 소스전극 및 상기 드레인전극 위에 형성되어 있는 유기반도체; 상기 유기반도체 위에 형성되어 있는 게이트절연막; 상기 게이트절연막 위에 형성되어 있으며, 게이트선 및 상기 게이트선과 연결되어 있는 게이트전극을 포함하는 제2도전층; 그리고, 상기 제2도전층 위에 형성되어 있는 절연막을 포함하는 박막트랜지스터기판에 관한 것이다. 이에 의해, 박막트랜지스터기판의 제조공정을 단순화할 수 있다.

Description

박막트랜지스터 기판, 그 제조 방법 및 이를 갖는 표시장치{THIN FILM TRANSISTOR ARRAY PANEL, METHOD FOR MANUFACTURING THE SAME AND DISPLAY APPRATUS WITH THE SAME}
본 발명은 유기반도체를 갖는 박막트랜지스터 기판, 그 제조 방법 및 이를 구비한 표시장치에 관한 것이다.
액정 표시장치(liquid crystal display, LCD), 유기발광 표시장치(organic light emitting diode display, OLED display), 전기영동 표시장치(electrophoretic display)와 같은 평판 표시장치는 복수의 전극과 그 전극에 의해 활성화되는 전기광학(electro-optical) 활성층을 포함한다. 전기광학 활성층은 액정 표시장치의 경우 액정층을 포함하고, 유기발광 표시장치의 경우 유기 발광층을 포함하며, 전기영동 표시장치의 경우 하전입자층을 포함한다.
복수의 전극은 스위칭소자에 연결되어 전기신호를 전기광학 활성층에 인가하는 화소전극과, 기준이 되는 공통전극을 포함한다. 전기광학 활성층은 화소전극으로부터 인가된 전기신호를 광학신호로 변환하여 영상을 표시하게 된다.
평판 표시장치는 스위칭소자로서 박막 트랜지스터(thin film transistor, TFT)를 주로 사용한다. 평판 표시장치에는 이러한 박막 트랜지스터를 제어하기 위해 주사신호를 전달하는 게이트선(gate line)과 화소전극에 인가될 신호를 전달하는 데이터선(data line)이 구비된다.
이러한 박막트랜지스터 중에서, 규소(Si)와 같은 무기 반도체 대신 유기반도체를 포함하는 유기 박막트랜지스터(organic thin film transistor, OTFT)에 대한 연구가 활발히 이루어지고 있다. 그리고, 이러한 유기 박막트랜지스터는 절연기판 상에 매트릭스(matrix) 형태로 배열되어 유기 박막트랜지스터기판을 형성하게 된다.
이러한 유기 박막트랜지스터기판에는 각종 배선들 및 절연막들이 형성되어 있는데, 이러한 배선들 및 절연막들을 형성하는 위한 공정이 매우 복잡한 문제점이 있다.
본 발명의 목적은 제조공정이 단순한 박막트랜지스터기판을 제공하는 것이다.
본 발명의 다른 목적은 제조공정을 단순화할 수 있는 박막트랜지스터의 제조방법을 제공하는 것이다.
본 발명의 또 다른 목적은 제조공정이 단순한 박막트랜지스터기판을 구비한 표시장치를 제공하는 것이다.
상기 목적은, 절연기판; 상기 절연기판 위에 형성되어 있으며, 데이터선과, 상기 데이터선과 연결되어 있는 소스전극과, 상기 소스전극과 분리되어 있는 드레인전극과, 상기 드레인전극에 연결되어 있으며 상기 드레인전극과 동일층에 형성되어 있는 화소전극을 포함하는 제1도전층; 상기 소스전극 및 상기 드레인전극 사이에 형성되어 있는 유기반도체; 상기 유기반도체 위에 형성되어 있는 게이트절연막; 그리고, 상기 게이트절연막 위에 형성되어 있으며, 게이트선 및 상기 게이트선과 연결되어 있는 게이트전극을 포함하는 제2도전층을 포함하는 박막트랜지스터기판에 의해 달성된다.
상기 데이터선은 투명한 도전성 물질을 포함하는 제1층과, 금속을 포함하는 제2층을 포함할 수 있다.
상기 소스전극, 상기 드레인전극 및 상기 화소전극은 투명한 도전성 물질일 수 있다.
상기 투명 도전성 물질은 ITO 또는 IZO일 수 있다.
상기 제2도전층 위에 형성되어 있는 유기막을 더 포함할 수 있다.
상기 유기막 위에 형성되어 있는 보호막을 더 포함할 수 있다.
상기 제2도전층 위에 형성되어 있는 보호막을 더 포함할 수 있다.상기 유기막은 상기 게이트선 위에 형성될 수 있다.
상기 목적은, 절연기판 위에 투명 도전성 물질을 포함하는 제1층 및 금속을 포함하는 제2층을 순차적으로 형성하여, 데이터선과, 상기 데이터선과 연결되어 있는 소스전극과, 상기 소스전극과 분리되어 있는 드레인전극과, 상기 드레인전극에 연결되어 있는 화소전극을 포함하는 제1도전층을 형성하는 단계; 상기 소스전극 및 상기 드레인전극 위에 형성되어 있는 유기반도체를 형성하는 단계; 상기 유기반도체, 상기 소스전극 및 상기 드레인전극 위에 절연물질층 및 금속층을 순차적으로 형성하는 단계; 상기 금속층 위에 절연막부재를 형성하는 단계; 그리고, 상기 금속층 및 절연물질층을 식각하여 게이트선 및 게이트전극을 포함하는 제2도전층 및 게이트절연막을 형성하는 단계를 포함하는 것을 특징으로 하는 박막트랜지스터기판의 제조방법에 의해서 달성될 수 있다.
상기 제1도전층을 형성하는 단계는 상기 제2층 위에 감광부재를 형성하는 단계; 상기 감광부재를 노광 및 현상하여 제1감광부재와, 상기 제1감광부재보다 얇은 제2감광부재를 형성하는 단계; 상기 제1감광부재 및 상기 제2감광부재를 사용하여 상기 제2층 및 상기 제1층을 순차적으로 식각하는 단계; 상기 제2감광부재를 제거하는 단계; 그리고, 상기 제1감광부재를 사용하여 상기 제2층을 식각하는 단계를 포함할 수 있다.
상기 제2감광부재는 상기 소스전극, 상기 드레인전극 및 상기 화소전극이 형성될 위치에 형성될 수 있다.
상기 유기반도체를 형성하는 단계는 잉크젯 인쇄 방법으로 수행될 수 있다.
상기 제2도전층 및 게이트절연막을 형성하는 단계는, 상기 절연막부재를 노광 및 현상하여 제1절연막부재와, 상기 제1절연막부재보다 얇은 제2절연막부재를 형성하는 단계; 상기 제1절연막부재 및 상기 제2절연막부재를 사용하여 상기 금속층을 식각하며, 상기 절연물질층을 식각하여 상기 게이트절연막을 형성하는 단계; 상기 제2절연막부재를 제거하는 단계; 그리고, 상기 제1절연막부재를 사용하여 상기 금속층을 식각하여 제2도전층을 형성하는 단계를 포함할 수 있다.
상기 제1절연막부재 위에 보호막을 형성하는 단계를 더 포함할 수 있다.
상기 제2도전층을 형성한 후, 상기 제1절연막부재를 제거하는 단계와, 상기 제2도전층 및 상기 게이트절연막 위에 보호막을 형성하는 단계를 더 포함할 수 있다.
상기 목적은 제1절연기판을 갖는 제1기판; 상기 제1절연기판과 대향하도록 마련된 제2절연기판을 갖는 제2기판; 상기 제1기판 및 상기 제2기판 사이에 형성된 액정층을 포함하며,
상기 제1기판은, 상기 제1절연기판 위에 형성되어 있으며, 데이터선과, 상기 데이터선과 연결되어 있는 소스전극과, 상기 소스전극과 분리되어 있는 드레인전극과, 상기 드레인전극에 연결되어 있으며 상기 드레인전극과 동일층에 형성되어 있는 화소전극을 포함하는 제1도전층; 상기 소스전극 및 상기 드레인전극 사이에 형성되어 있는 유기반도체; 상기 유기반도체 위에 형성되어 있는 게이트절연막; 그리고, 상기 게이트절연막 위에 형성되어 있으며, 게이트선 및 상기 게이트선과 연결되어 있는 게이트전극을 포함하는 제2도전층을 포함하는 것을 특징으로 하는 표시장치에 의해 달성될 수도 있다.
상기 데이터선은 투명한 도전성 물질을 포함하는 제1층과, 금속을 포함하는 제2층을 포함할 수 있다.
상기 소스전극, 상기 드레인전극 및 상기 화소전극은 투명한 도전성 물질일 수 있다.
상기 목적은, 제1절연기판을 갖는 제1기판; 상기 제1절연기판과 대향하도록 마련된 제2절연기판을 갖는 제2절연기판; 상기 제1기판 및 상기 제2기판 사이에 위치하며 유체와 유체에 분산되어 있는 하전입자을 포함하는 하전입자층을 포함하며,
상기 제1기판은, 상기 제1절연기판 위에 형성되어 있으며, 데이터선과, 상기 데이터선과 연결되어 있는 소스전극과, 상기 소스전극과 분리되어 있는 드레인전극과, 상기 드레인전극에 연결되어 있으며 상기 드레인전극과 동일층에 형성되어 있는 화소전극을 포함하는 제1도전층; 상기 소스전극 및 상기 드레인전극 사이에 형성되어 있는 유기반도체; 상기 유기반도체 위에 형성되어 있는 게이트절연막; 그리고, 상기 게이트절연막 위에 형성되어 있으며, 게이트선 및 상기 게이트선과 연결되어 있는 게이트전극을 포함하는 제2도전층을 포함하는 것을 특징으로 하는 표시장치에 의해 달성될 수도 있다.
상기 데이터선은 투명한 도전성 물질을 포함하는 제1층과, 금속을 포함하는 제2층을 포함할 수 있다.
상기 소스전극, 상기 드레인전극 및 상기 화소전극은 투명한 도전성 물질일 수 있다.
본 발명에 따르면, 박막트랜지스터기판의 제조공정을 단순화할 수 있다.
이하에서는 첨부도면을 참조하여 본 발명에 대하여 설명한다.
여러 실시예에 있어서 동일한 구성요소에 대하여는 동일한 참조번호를 부여하였으며, 동일한 구성요소에 대하여는 제1실시예에서 대표적으로 설명하고 다른 실시예에서는 생략될 수 있다.
이하에서는 박막트랜지스터기판 및 표시장치로서 액정 표시장치 및 전기영동 표시장치를 예로 들어 설명한다. 그러나 본 발명은 이에 한정되지 않고 유기전계발광 표시장치와 같은 다른 종류의 표시장치에도 적용될 수 있다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
제1실시예
도 1 및 도 2는 본 발명의 제1실시예에 따른 박막트랜지스터기판의 배치도 및 단면도이다. 이 도면들에 도시된 바와 같이, 박막트랜지스터기판(100)은 절연기판(substrate)(110)과, 절연기판(110) 위에 형성된 제1도전층(120)과, 제1도전층(120)의 소스전극(source electrode)(122) 및 드레인전극(drain electrode)(123)과 접촉하는 유기반도체(140)와, 유기반도체(140) 위에 형성되어 있는 게이트절연막(150)과, 게이트절연막(150) 위에 형성되어 있는 제2도전층(160)과, 제2도전층(160) 위에 형성되어 있는 절연막(170)을 포함한다.
절연기판(110)은 투명한 유리, 실리콘(silicone) 또는 플라스틱(plastic) 등으로 제작된다. 절연기판(110) 위에는 데이터선(data line)(121), 소스전극(122) 및 드레인전극(123)을 포함하는 제1도전층(120)이 형성되어 있다.
제1도전층(120)은 본 발명의 일예로 절연기판(110)과 직접 접촉하도록 절연기판(110)의 바로 위에 형성된다. 그러나, 절연기판(110)과 제1도전층(120)사이에 별도의 층이 형성될 수도 있다.
데이터선(121)은 데이터 신호를 전달하며 도 1를 기준으로 주로 세로 방향으로 뻗어 있다. 각 데이터선(121)에는 다른 층 또는 외부 구동 회로와 전기적으로 접속하도록 데이터 패드(도시하지 않음)가 형성되어 있다. 데이터선(121)은 하측에 형성되는 제1층(120a)과, 제1층(120a) 위에 형성되는 제2층(120b)을 포함한 이중층으로 형성되어 있다.
제1층(120a)은 절연기판(110)의 바로 위에 형성된다. 제1층(120a)은 소스전극(122), 드레인전극(123) 및 화소전극(125)과 동일한 층으로 형성된다. 제1층(120a)은 투명한 도전성 물질을 포함한다. 예를 들어, 제1층(120a)은 투명한 도전성 산화물질인 ITO 또는 IZO 등으로 만들어질 수 있다.
제2층(120b)은 제1층(120a)의 바로 위에 형성되며, 소스전극(122), 드레인전극(123) 및 화소전극(125)의 상부에서는 제거되어 있다. 제2층(120b)은 금속물질을 포함한다. 예를 들어, 제2층(120b)은 몰리브덴(Mo), 몰리브덴 합금, 크롬(Cr), 크롬 합금, 알루미늄(Al), 알루미늄 합금, 구리(Cu), 구리 합금, 은(Ag), 은 합금 따위의 저저항성 금속으로 만들어질 수 있다. 이때, 제2층(120b)은 제1층(120a)과 식 각 선택비가 다른 물질로 만들어져야 한다.
소스전극(122)은 각 데이터선(121)으로부터 가로방향으로 돌출되도록 형성된다. 소스전극(122)은 제1층(120a)과 동일한 층으로 형성된다. 예를 들어, 소스전극(122)은 ITO 또는 IZO 등과 같은 투명 도전성 산화물로 만들어진다.
드레인전극(123)은 소스전극(122)과 분리되며, 소스전극(122)와 마주보게 형성된다. 드레인전극(123)은 소스전극(122)과 마찬가지로 제1층(120a)과 동일한 층으로 만들어진다.
화소전극(125)은 드레인전극(123)과 전기적으로 연결되며, 소스전극(122) 및 드레인전극(123)과 마찬가지로 제1층(120a)과 동일한 층으로 만들어진다. 예를 들어, 화소전극(125)은 ITO 또는 IZO 등과 같은 투명 도전성 산화물로 만들어진다.
화소전극(125)은 박막트랜지스터에서 데이터전압을 인가 받아 공통전압(common voltage)을 갖는 공통전극(common electrode)과 함께 전기장을 생성한다. 이러한 전기장에 의해, 두 전극 사이에 위치하는 액정층과 같은 전기광학(electro-optical) 활성층이 전기신호를 광학 신호로 변환하여 영상을 표시하게 된다.
유기반도체(140)는 소스전극(122) 및 드레인전극(123) 사이의 절연기판(110) 위에 소스전극(122) 및 드레인전극(123)과 접촉되도록 형성된다. 유기반도체(140)는 수용액이나 유기용매에 용해되는 고분자 화합물이나 저분자 화합물을 포함할 수 있다. 유기반도체(140)는 본 발명의 일예로 잉크젯 인쇄 방법에 의해 분사되어 용매를 증발시켜 형성한다.
유기반도체(140)는 테트라센(tetracene) 또는 펜타센(pentacene)의 치환기를 포함하는 유도체를 포함할 수 있다. 유기반도체(140)는 또한 티오펜 링(thiophene ring)의 2, 5 위치에서 연결된 4 내지 8개의 티오펜을 포함하는 올리고티오펜(oligothiophene)을 포함할 수 있다.
유기반도체(140)는 폴리티닐렌비닐렌(polythienylenevinylene), 폴리-3-헥실티오펜(poly 3-hexylthiophene), 폴리티오펜(polythiophene), 프탈로시아닌(phthalocyanine), 금속화 프탈로시아닌(metallized phthalocyanine) 또는 그의 할로겐화 유도체를 포함할 수 있다. 유기반도체(140)는 또한 페릴렌테트라카르복실산 이무수물(perylenetetracarboxylic dianhydride, PTCDA), 나프탈렌테트라카르복실산 이무수물(naphthalenetetracarboxylic dianhydride, NTCDA) 또는 이들의 이미드(imide) 유도체를 포함할 수 있다. 유기반도체(140)는 페릴렌(perylene) 또는 코로넨(coronene)과 그들의 치환기를 포함하는 유도체를 포함할 수도 있다.
유기반도체(140)의 두께는 약 300Å 내지 1㎛일 수 있다.
본 발명의 제1실시예에 따른 박막트랜지스터기판(100)에는 별도의 절연막 기능을 하는 뱅크(bank)을 만들지 않고 소스전극(122)과 드레인전극(123) 사이에 유기반도체(140)를 형성하게 된다. 이와 같이 뱅크없이 유기반도체(140)을 형성하는 경우에는 소스전극(122), 드레인전극(123) 및 절연기판(110)의 표면처리를 통해 잉크젯방식에 의해 분사된 유기반도체 용액의 접촉각도(contact angle)를 조절하는 방식을 사용할 수 있다. 예를 들어, 표면처리를 통해 소스전극(122), 드레인전극(123) 및 절연기판(110)의 표면장력을 비슷하여 절연기판(110)으로부터 유기반도 체 용액이 소스전극(122) 및 드레인전극(123)으로 밀려나는 것을 방지할 수 있다. 그러나, 소스전극 및 드레인전극의 일부가 노출된 별도의 뱅크를 설치하며, 그 노출된 공간에 유기반도체(140)를 형성할 수도 있다.
게이트절연막(150)은 유기반도체(140) 위에 형성된다. 게이트절연막(150)은 유기반도체(140)를 충분히 커버할 수 있도록 유기반도체(140)가 형성되지 않은 소스전극(122) 및 드레인전극(123) 위에도 형성될 수 있다. 게이트절연막(150)은 데이터선(121)의 위에도 형성될 수 있다. 즉, 게이트절연막(150)은 그 상부에 별도의 보호막(173)이 형성되지 않는 경우 소스전극(122), 드레인전극(123) 및 데이터선(121) 위에 형성되어 절연 및 보호의 역할을 할 수 있다.
게이트절연막(150)은 폴리아크릴(polyacryl)과 그 유도체, 폴리스티렌(polystyrene)과 그 유도체, 벤조시클로부탄(benzocyclobutane, BCB), 폴리이미드(polyimide)와 그 유도체, 폴리비닐알코올(polyvinyl alcohol)과 그 유도체, 파릴렌(parylene)과 그 유도체, 퍼플루오로시클로부탄(perfluorocyclobutane)과 그 유도체, 퍼플루오로비닐에테르(perfluorovinylether)와 그 유도체 등으로 만들어질 수 있다.
제2도전층(160)은 게이트절연막(150) 위에 형성된다. 제2도전층(160)은 게이트선(161)과, 게이트선(161)과 연결되어 있는 게이트전극(163)을 포함한다. 제2도전층(160)은 몰리브덴(Mo), 몰리브덴 합금, 크롬(Cr), 크롬 합금, 알루미늄(Al), 알루미늄 합금, 구리(Cu), 구리 합금, 은(Ag), 은 합금 따위의 저저항성 금속으로 만들어진다.
게이트선(161)은 게이트 신호를 전달하며 도 1를 기준으로 주로 가로 방향으로 뻗어 데이터선(121)과 교차한다. 게이트선(161)은 다른 층 또는 외부 구동회로와의 접속을 위한 게이트 패드(도시하지 않음)을 포함한다.
게이트전극(163)은 게이트절연막(150)을 사이에 두고 유기반도체(140)와 중첩된다. 게이트전극(163)은 게이트선(161)의 길이방향에서 가로방향으로 돌출되게 형성된다. 게이트전극(163)과 소스전극(122) 및 드레인전극(123)사이에는 기생용량(Cgs)이 형성되며, 이러한 기생용량(Cgs)을 최소화 하기 위해서는 소스전극(122) 및 드레인전극(123)과 중첩되는 게이트전극(163)의 면적을 최소화하는 것이 필요하다. 이에, 게이트전극(163)은 게이트절연막(150) 위에 유기반도체(140)에 대응하도록 게이트절연막(150)보다 좁게 형성될 수 있다.
절연막(170)은 제2도전층(160) 위에 형성된다. 본 발명의 일예로 절연막(170)은 게이트전극(163)과 동일한 영역에 형성된 유기막(171)을 포함한다. 그리고, 절연막(170)은 유기막(171) 위에 형성된 보호막(173)을 더 포함 할 수 있다.
유기막(171)은 본 발명의 일예로 게이트전극(163) 및 게이트선(161) 위에 형성될 수 있다. 즉, 별도의 보호막(173)이 마련되지 않는 경우, 유기막(171)은 게이트전극(163) 및 게이트선(161)을 보호하기 위하여 이들 위에 형성될 수 있다. 유기막(171)은 게이트선(161)과 동일한 영역에 형성될 수 있다. 그리고, 유기막(171)은 아크릴계 유기물질로 만들어질 수 있다.
보호막(173)은 박막트랜지스터 및 제2도전층(160)을 보호한다. 그러나, 보호막(173)은 절연기판(110)의 일부분 또는 전면에 형성될 수 있으며 경우에 따라 생 략할 수도 있다(제2실시예 참조).
도 3 내지 도 14는 본 발명의 제1실시예에 따른 박막트랜지스터기판의 제조공정을 도시한 도면이다. 이 도면들을 기초로 하여 본 발명의 제1실시예에 따른 박막트랜지스터기판(100)의 제조방법을 상세하게 설명한다.
도 3은 절연기판(110) 위에 제1층(120a) 및 제2층(120b)을 순차적으로 적층한 후, 감광부재(20)을 도포하고, 마스크(30)를 배치한 단면도이다. 본 발명의 일예로 제1층(120a)은 ITO로 형성되며, 제2층(120b)은 몰리브덴(Mo)으로 형성된다. 감광부재(20) 위에 배치된 마스크(30)를 사용하여 노광한다.
마스크(30)는 투명한 재질로 마련된 마스크기판(31)과, 빛을 차단하는 차광부(33)와, 빛을 반투과하는 반투광부(35)을 가진다. 마스크기판(31)은 석영(quartz) 등의 재질로 투명하게 마련될 수 있다. 차광부(33)는 빛을 차단하도록 마스크기판(31)에 크롬(Cr) 등의 재질로 형성될 수 있다. 반투광부(35)는 마스크기판(31)에 크롬(Cr) 등의 재질로 슬릿패턴(slit pattern)으로 형성될 수 있다. 그러나, 반투광부(35)는 격자패턴(lattice pattern)으로 형성될 수도 있으며, 차광부(33)에 비해 투과율이 중간이거나 차광부(33)의 두께의 반 정도가 되도록 형성될 수도 있다. 슬릿패턴을 사용할 때에는 슬릿의 폭이나 슬릿 사이의 간격이 사진 공정에 사용하는 노광기의 분해능(resolution)보다 작은 것이 바람직하다.
이와 같은 마스크(30)를 사용함에 따라, 도 4에 도시한 바와 같이, 감광부재(20)에 서로 다른 두께를 가지는 제1감광부재(21) 및 제2감광부재(23)가 형성된다. 제2감광부재(23)의 두께가 제1감광부재(21)의 두께보다 얇게 형성된다. 제1감 광부재(21)와 제2감광부재(23)의 두께의 비(ratio)는 후술할 식각 공정에서의 공정 조건에 따라 다르게 된다. 본 발명의 일예로 제2감광부재(23)의 두께는 제1감광부재(21)의 두께의 1/2 이하인 것이 바람직하다.
도 5를 참고하면, 제1감광부재(21) 및 제2감광부재(23)를 마스크로 사용하여 불필요한 제2층(120b)을 식각하다. 이때, 제2층(120b)의 식각은 몰리브덴용 식각액을 사용한 습식 식각일 수 있으며, 몰리브덴용 식각액을 사용하는 경우에는 식각 선택비가 다른 ITO로 형성된 제1층(120a)은 식각되지 않는다.
이어서 제1감광부재(21) 및 제2감광부재(23)를 마스크로 사용하여 불필요한 제1층(120a)을 식각하다. 이에, 제1도전층(120)의 제1층(120a)이 형성된다. 이때 제1층(120a)의 식각은 ITO용 식각액을 사용한 습식 식각일 수 있다. 그러나, 제1층(120a) 및 제2층(120b)은 제1감광부재(21) 및 제2감광부재(23)를 마스크로 사용하여 건식 식각으로 동시에 식각될 수도 있다.
도 6를 참고하면, 애싱(ashing)과 같은 에치 백(etch back) 공정을 사용하여 제2감광부재(23)를 제거한다. 이때, 제1감광부재(21)도 역시 두께가 어느 정도 얇아지게 된다.
도 7를 참고하면, 얇아진 제1감광부재(21)을 마스크로 사용하여 노출되어 있는 제2층(120b)을 식각한다. 이때, 제2층(120b)의 식각은 몰리브덴용 식각액을 사용하므로 식각 선택비가 다른 ITO로 형성된 제1층(120a)은 식각되지 않는다. 이에, 제1층(120a)으로 형성된 소스전극(122), 드레인전극(123) 및 화소전극(125)이 형성된다.
도 8b를 참고하면, 데이터선(121) 위에 형성된 제1감광부재(21)을 제거한다. 이에, 절연기판(110) 위에는 제1층(120a) 및 제2층(120b)의 이중층으로 이루어진 데이터선(121)이 형성되며, 제1층(120a)의 단일층으로 이루어진 소스전극(122), 드레인전극(123) 및 화소전극(125)이 형성된다.
도 8a는 도 8b에서 설명한 공정에 의해 제1감광부재(21)가 제거된 상태의 박막트랜지스터기판(100)의 배치도를 도시한 도면이다.
이에, 본 발명의 제1실시예에 따른 박막트랜지스터기판(100)은 하나의 마스크를 사용하여 데이터선, 소스전극, 드레인전극 및 화소전극을 형성할 수 있으므로 제조공정을 단순화 시킬 수 있다.
도 9를 참조하면, 소스전극(122) 및 드레인전극(123) 사이에 소스전극(122) 및 드레인전극(123)과 접촉하도록 유기반도체(140)를 형성한다. 유기반도체(140)는 잉크젯 인쇄 방식으로 유기반도체 용액을 분사한 후, 유기 반도체 용액 중 용매를 증발시켜 형성한다. 본 발명의 일예로 유기반도체(140)는 별도의 뱅크없이 소스전극(122) 및 드레인전극(123) 사이에 위치한 절연기판(110)과, 소스전극(122) 및 드레인전극(123) 상에 위치하도록 잉크젯 인쇄 방식으로 유기반도체 용액을 분사하게 된다. 이와 같이, 별도의 뱅크없이 유기반도체(140)를 형성하기 위해서는 적절한 표면처리 방법 등이 요구되며, 이러한 내용은 전술한 바와 같으므로 자세한 설명은 생략한다.
이에, 본 발명의 제1실시예에 따른 박막트랜지스터기판은 뱅크를 사용하지 않고 유기반도체를 형성하여 마스크를 사용하는 횟수를 줄일 수 있으므로 제조공정 을 단순화 시킬 수 있다.
도 10을 참조하면, 절연기판(110) 전면에 절연물질층(50) 및 금속층(60)을 순차적으로 적층한다. 절연물질층(50)은 일예로 불소계 고분자물질을 포함할 수 있다.
도 11을 참조하면, 금속층(60) 위에 절연막부재(70)을 도포하고, 마스크(80)를 배치하여 노광한다. 이때, 마스크(80)는 도 3에 도시된 마스크(20)와 같이, 마스크기판(81)과 차광부(83) 및 반투광부(85)을 가진다. 마스크(80)는 도 3의 설명과 유사하므로 상세한 설명을 생략한다.
이와 같은 마스크(80)를 사용함에 따라, 도 12에 도시한 바와 같이, 절연막부재(70)에 서로 다른 두께를 가지는 제1절연막부재(71) 및 제2절연막부재(73)가 형성된다. 제1절연막부재(71) 및 제2절연막부재(73)는 전술한 제1감광부재(21) 및 제2감광부재(23)와 유사하므로 자세한 설명은 생략한다.
도 13를 참고하면, 제1절연막부재(71) 및 제2절연막부재(73)를 마스크로 사용하여 금속층(60) 및 절연물질층(50)을 식각한다. 이에, 게이트절연막(150)을 형성하게 된다. 이때, 절연물질층(50)의 식각은 해당 절연물질용 식각액을 사용한 습식 식각일 수 있으며, 해당 절연물질용 식각액을 사용하는 경우에는 식각 선택비가 다른 ITO로 형성된 제1층(120a) 및 몰리브덴으로 형성된 제2층(120b)은 식각되지 않는다.
도 14를 참고하면, 애싱(ashing)과 같은 에치 백(etch back) 공정을 사용하여 제2절연막부재(73)를 제거한다. 이때, 제1절연막부재(71)도 역시 두께가 어느 정도 얇아지게 된다.
도 15를 참고하면, 얇아진 제1절연막부재(71)을 마스크로 사용하여 노출되어 있는 금속층(60)을 식각한다. 이에, 게이트전극(163) 및 게이트선(161)을 포함하는 제2도전층(160)을 형성하게 된다. 그런 후, 얇아진 제1절연막부재(71)는 유기막(171)으로 존재하게 된다. 유기막(171)은 게이트전극(163)과 동일한 영역에 형성되어 있다. 그리고, 유기막(171)은 게이트선(161)과 동일한 영역에 형성될 수도 있다.
이에, 본 발명의 제1실시예에 따른 박막트랜지스터기판(100)은 하나의 마스크를 사용하여 게이트절연막, 게이트선 및 게이트전극을 형성할 수 있으므로 제조공정을 단순화 시킬 수 있다.
그런 후, 도 2에 도시된 바와 같이, 절연기판(110)의 전면에 유기물질을 적층하고 노광 및 현상하여 화소전극(125)이 노출된 보호막(173)을 형성한다. 보호막(173)은 박막트랜지스터 및 제2도전층(160)을 보호한다. 그러나, 보호막(173)은 경우에 따라 생략할 수도 있다(제2실시예 참조). 그리고, 보호막(173)은 제2도전층(160)을 형성한 후에 마스크로 사용되었던 제1절연막부재(71)인 유기막(171)을 제거하고 형성될 수도 있다(제3실시예 참조).
이와 같이, 본 발명의 제1실시예에 따른 박막트랜지스터기판(100)은 하나의 마스크를 사용하여 데이터선, 소스전극, 드레인전극 및 화소전극을 형성할 수 있으며, 뱅크없이 유기반도체를 형성할 수 있고, 또한 하나의 마스크를 사용하여 게이트절연막, 게이트선 및 게이트전극을 형성할 수 있으므로 제조공정을 단순화 시킬 수 있다.
제2실시예
도 16은 본 발명의 제2실시예에 따른 박막트랜지스터기판의 단면도이다.
이 도면에 도시된 바와 같이, 제2실시예에 따른 박막트랜지스터기판(1100)의 절연막(1170)은 제1실시예의 유기막(171) 위에 보호막(173)을 형성하고 있지 않은 경우이며, 이것이 제1실시예와의 차이다. 즉, 제2실시예의 절연막(1170)은 제1실시예에서 보호막(173)을 제외한 유기막(171)과 유사한 의미이다.
제2실시예의 절연막(1170)은 게이트전극(163) 및 게이트선(161) 위에 형성되어 있으며, 게이트절연막(1150)이 데이터선(121), 소스전극(122) 및 드레인전극(123) 위에 형성되어 있다. 이에, 별도로 게이트선(161) 이나 트랜지스터를 보호할 필요가 없어 보호막을 생략할 수 있다.
이와 같이, 본 발명의 제2실시예에 따른 박막트랜지스터기판(1100)은 보호막을 생략하여 제1실시예 보다 더욱 더 제조공정을 단순화 시킬 수 있다.
제3실시예
도 17은 본 발명의 제3실시예에 따른 박막트랜지스터기판의 단면도이다.
이 도면에 도시된 바와 같이, 제3실시예에 따른 박막트랜지스터기판(2100)의 절연막(2170)은 제1실시예의 유기막(171)을 제거하고 그 위에 제1실시예의 보호막(173)을 형성하고 있는 경우이며, 이것이 제1실시예와의 차이이다. 즉, 제3실시예의 절연막(2170)은 제1실시예에서 유기막(171)을 제외한 보호막(173)과 유사한 의미이다.
제3실시예의 절연막(2170)은 절연기판(110)의 전면에 유기물질을 적층하고 노광 및 현상하여 화소전극(125)이 노출되도록 형성된다.
도 18은 본 발명의 제1실시예에 따른 박막트랜지스터기판이 장착된 액정 표시장치의 단면도이다. 표시장치(1)는 제1절연기판(110)을 갖는 제1기판(100)과, 제1절연기판(110)과 대향하도록 마련된 제2절연기판(210)을 갖는 제2기판(200)과, 제1기판(100) 및 제2기판(200) 사이에 형성된 액정층(300)을 포함한다.
제1기판(100)은 전술한 박막트랜지스터기판(100)와 동일하므로 자세한 설명을 생략한다. 다만, 박막트렌지스터기판(100)의 절연기판(110)을 제1기판(100)에서는 제1절연기판(110)이라고 한다. 즉, 도 18을 참조하면, 제1도전층(120)이 제1절연기판(110) 위에 형성되어 있다.
이하에서는 제2기판(200)에 대해 설명한다.
제2절연기판(210) 상에는 블랙 매트릭스(220)가 형성되어 있다. 블랙 매트릭스(220)는 일반적으로 적색, 녹색 및 청색 필터들 사이를 구분하며, 제1기판(100)에 위치하는 박막트랜지스터(T)로의 직접적인 광조사를 차단하는 역할을 한다. 블랙 매트릭스(220)는 통상 검은색 안료가 첨가된 감광성 유기물질로 이루어져 있다. 상기 검은색 안료로는 카본블랙이나 티타늄 옥사이드 등을 사용한다. 또한, 블랙 매트릭스(220)는 크롬 옥사이드 등의 금속물질을 포함할 수도 있다.
제2절연기판(210)의 상부에는 각 화소전극(125)에 대응하여 상이한 컬러의 컬러필터층(230)이 형성되어 있다. 컬러필터층(230)은 블랙 매트릭스(220)를 경계로 하여 적색, 녹색 및 청색 필터가 반복되어 형성된다. 컬러필터층(230)은 백라이 트 유닛과 같은 광원(미도시)으로부터 조사되어 액정층(300)을 통과한 빛에 색상을 부여하는 역할을 한다. 컬러필터층(230)은 통상 감광성 유기물질로 이루어져 있다. 컬러필터층(230)은 제2기판(200)이 아닌 제1기판(100) 상에 형성될 수도 있으며, 백라이트 유닛의 구동 형태에 따라 생략될 수도 있다.
컬러필터층(230)과 컬러필터층(230)이 덮고 있지 않은 블랙 매트릭스(220)의 상부에는 오버코트막(240)이 형성되어 있다. 오버코트막(240)은 컬러필터층(230)을 평탄화하고 보호하는 역할을 하며 통상 아크릴계 에폭시 재료가 많이 사용된다.
오버코트막(240)의 상부에는 공통전극(250)이 형성된다. 공통전극(250)은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)등의 투명한 도전물질로 이루어진다. 공통전극(250)은 제1기판(100)의 화소전극(125)과 함께 액정층(300)에 직접 전압을 인가한다. 공통전극(250)의 상부에는 셀갭 스페이서(255)가 형성되어 있으며, 셀갭 스페이서(255) 하부의 제1기판(100) 상에는 박막트랜지스터(T)가 형성되어 있다. 셀갭 스페이서(255)는 제1기판(100)과 제2기판(200)이 일정한 이격거리를 유지할 수 있도록 하는 기능을 한다. 셀캡 스페이서(255)에 의해 이격된 양 기판(100, 200) 사이의 공간으로 액정이 주입된다.
제1 기판(100)과 제2 기판(200)의 사이에는 액정분자를 포함하는 액정층(300)이 위치한다.
이에, 본 발명의 제1실시예에 따른 박막트랜지스터기판을 갖는 액정 표시장치(1)도 역시 하나의 마스크를 사용하여 데이터선, 소스전극, 드레인전극 및 화소전극을 형성할 수 있으며, 뱅크없이 유기반도체를 형성할 수 있고, 또한 하나의 마 스크를 사용하여 게이트절연막, 게이트선 및 게이트전극을 형성할 수 있으므로 제조공정을 단순화 시킬 수 있다.
도 19는 본 발명의 제1실시예에 따른 박막트랜지스터기판이 장착된 액정 표시장치의 다른 실시예를 도시한 단면도이다.
이하 표시장치(1)에 대해서는 이 도면을 기초하여 도 18과의 차이점에 대해서 설명한다. 표시장치(1)에는 전술한 백라이트 유닛과 같은 광원(미도시)으로부터 발생된 빛이 박막트랜지스터기판(100)의 유기반도체(140)로 입사되는 것을 방지하도록 마련된 광차단층(111)과, 광차단층(111)과 제1도전층(120)사이에 마련된 절연층(112)을 더 포함한다.
광차단층(111)은 광원으로부터 발생된 빛이 유기반도체(140)에 입사되는 것을 방지하도록 유기반도체(140)의 넓이에 대응하여 절연기판(110) 위에 형성된다. 광원으로부터 발생된 빛이 유기반도체(140)에 입사될 경우, 유기반도체(140)의 특성을 저하시킬 수 있다.
광차단층(111)은 본 발명의 일예로 제1도전층(120)의 제2층(120a)과 같이 금속물질을 포함한다. 이 경우에는 광차단층(111)과 제1도전층(120) 사이에 절연층(112)이 마련되어야 한다. 그러나, 광차단층(111)은 이에 한정되지 않고 전술한 블랙매트릭스(220)와 같은 재질로 마련될 수도 있다. 이 경우에는 광차단층(111)과 제1도전층(120) 사이에 형성된 절연층(112)을 생략할 수 도 있다.
도 20은 본 발명의 제1실시예에 따른 박막트랜지스터기판이 장착된 전기영동 표시장치(electrophoretic display)의 단면도이다. 표시장치(1a)는 제1절연기 판(110)을 갖는 제1기판(100)과, 제1절연기판(110)과 대향하도록 마련된 제2절연기판(410)을 갖는 제2기판(400)과, 제1기판(100) 및 제2기판(400) 사이에 유체(560)와 유체(560)에 분사되어 있는 하전입자(570)을 포함하는 하전입자층(500)을 포함한다.
제1기판(100)은 전술한 박막트랜지스터기판(100)와 동일하므로 자세한 설명을 생략한다. 다만, 박막트렌지스터기판(100)의 절연기판(110)을 제1기판(100)에서는 제1절연기판(110)이라고 한다. 즉, 도 19을 참조하면, 제1도전층(120)이 제1절연기판(110) 위에 형성되어 있다.
이하에서는 제2기판(400)에 대해 설명한다.
제2절연기판(410) 위에 공통전극(420)과 실링/접착층(430)이 형성되어 있다.
공통전극(420)은 통상 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)등의 투명한 도전물질로 이루어져 있다. 공통전극(420)은 제2절연기판(410)에 전면적으로 형성되어 있으며, 화소전극(125)과 함께 양성 또는 음성을 띤 하전입자(570)를 구동하기 위한 전계를 형성한다.
실링/접착층(430)은 격벽(450)과 접착되어 한 화소의 하전입자(570)가 다른 화소로 이동하는 것을 방지한다. 실링/접착층(430)은 고분자계 물질일 수 있으며, 실시예와 달리 제2기판(400)과 별도로 마련되어 조립과정에서 제2기판(400)에 부착될 수도 있다.
본 발명에 따른 전기영동 표시장치(1a)에서는 제1기판(100)과 제2기판(400) 중 어디에도 컬러필터가 형성되어 있지 않다. 이는 본 발명의 전기영동 표시장 치(1a)는 화소 내의 하전입자(570)의 색상을 통해 컬러를 구현하기 때문이다.
제1기판(100)과 제2기판(400) 사이에는 격벽(450)이 위치한다. 격벽(450)은 각 화소간을 구별하며 각 화소의 하전입자(570)가 다른 화소로 이동하는 것을 방지한다.
격벽(450)은 유체(560)을 수용할 수 있는 수용부(451)를 형성하고 있다.
격벽(450)의 수용부(451)은 본 발명의 일예로 마이크로컵(micro cup) 형태로 형성되어 있다. 그러나, 격벽(450)의 수용부(451)는 이에 한정되지 않고, 수용공간이 구 형상을 갖는 마이크로캡슐(micro capsule) 형태로 형성될 수도 있다.
격벽(450)의 수용부(451)에 수용되어 있는 유체(560)은 하전입자(570)의 높은 이동도를 위하여 점도가 낮으며 화학반응을 억제하기 위하여 유전상수도 낮은 것이 바람직하다. 유체(560)은 또한 반사휘도 확보를 위하여 투명한 것이 바람직하다. 유체(560)의 예로는 데카하이드로 나프탈렌, 5-에틸리덴-2-노르보르덴, 지방유, 파라핀유 등의 하이드로 카본; 톨루엔, 크실렌, 페닐크실릴에탄, 도데실 벤젠 및 알킬나프탈렌 등의 방향족 하이드로 카본; 퍼플루오르데칼린, 퍼플루오르톨루엔, 퍼플루오르크실렌, 디클로로벤조트리플루오라이드, 3,4,5-트리클로로벤조트리플루어라이드, 클로로펜타플루오르-벤젠, 디클로로노네인, 펜타클로로벤젠 등의 할로겐화 용매 등이 있다.
유체(560)에 분산되어 있는 하전입자(570)는 각 화소의 색상을 결정한다. 하전입자(570)는 코어(571)와 코어(571)를 둘러싸는 착색층(572)을 포함한다. 코어(571)는 흰색으로서 산화 티타늄(TiO2) 또는 실리카(SiO2)로 이루어질 수 있다. 착색층(572)은 적색, 청색, 녹색 중 어느 하나이다.
하전입자(570)는 화소전극(125)과 공통전극(420) 사이에 형성되는 전계에 따라 상하운동하며 반사되는 빛의 양을 조절하게 된다. 예를 들어 한 화소 내의 모든 하전입자(570)가 제2기판(400) 쪽으로 위치할 경우 적색, 녹색, 청색을 표시하는 화소에서 반사되는 빛들이 혼합되어 백색을 띄게 된다. 반대로, 모든 하전입자(570)가 제1기판(100) 쪽으로 위치할 경우 반사되는 양이 줄어들어 블랙을 표현하게 된다.
하전입자(570)는 고유 전하를 나타낼 수도 있고, 전하조절제(charge control agent)를 이용하여 명시적으로 하전될 수도 있고, 용매에 부유하면서 전하를 얻을 수 있다. 전하조절제는 폴리머이거나 비폴리머일 수도 있고, 이온성이거나 비이온성일 수도 있으며, 소듐 도데실벤젠술포네이트, 금속 비누, 폴리부텐 숙신이미드, 말레익 무수물 코폴리머, 비닐 피리딘 코폴리머, 비닐피롤리돈 코폴리머, 아크릴(메타크릴)산 코폴리머 등이 가능하다.
유체(560)에 분산되어 있는 하전입자(570), 전하조절제 등의 입자들은 상호간에 콜로이달 안정성(colloidal stability)를 만족시켜야 한다. 이는 입자들의 크기와 표면전하를 조절하여 달성할 수 있다.
이에, 본 발명의 제1실시예에 따른 박막트랜지스터기판을 갖는 전기영동 표시장치(1a)도 역시 하나의 마스크를 사용하여 데이터선, 소스전극, 드레인전극 및 화소전극을 형성할 수 있으며, 뱅크없이 유기반도체를 형성할 수 있고, 또한 하나의 마스크를 사용하여 게이트절연막, 게이트선 및 게이트전극을 형성할 수 있으므 로 제조공정을 단순화 시킬 수 있다.
전술한 도 18 및 도 19에서는 본 발명의 제1실시예에 따른 박막트랜지스터기판이 장착된 경우의 액정 표시장치 및 전기영동 표시장치이나, 이러한 표시장치에 본 발명의 제2실시예 혹은 제3실시예에 따른 박막트랜지스터기판이 장착될 수도 있다.
그리고, 전술한 도 18 및 도 19는 본 발명에 따른 박막트랜지스터기판이 액정 표시장치 및 전기영동 표시장치에 장착된 경우를 설명하고 있으나, 본 발명에 따른 박막트랜지스터기판은 유기발광 표시장치 등 다른 형태의 평판 표시장치에도 장착될 수 있다.
비록 본 발명의 몇몇 실시예들이 도시되고 설명되었지만, 본 발명이 속하는 기술분야의 통상의 지식을 가진 당업자라면 본 발명의 원칙이나 정신에서 벗어나지 않으면서 본 실시예를 변형할 수 있음을 알 수 있을 것이다. 본 발명의 범위는 첨부된 청구항과 그 균등물에 의해 정해질 것이다.
도 1은 본 발명의 제1실시예에 따른 박막트랜지스터기판의 배치도이고,
도 2는 도 1의 박막트랜지스터기판의 II-II에 따른 단면도이고,
도 3 내지 도 7, 도 8b, 도 9 내지 도 15는 도 2의 박막트랜지스터기판의 제조과정을 순차적으로 도시한 단면도이고,
도 8a는 도 8b의 박막트랜지스터기판의 배치도이고,
도 16은 본 발명의 제2실시예에 따른 박막트랜지스터기판으로 유기막 위에 보호막이 형성된 단면도이고,
도 17은 본 발명의 제3실시예에 따른 박막트랜지스터기판으로 유기막이 제거되고 보호막이 형성된 단면도이고,
도 18은 본 발명의 제1실시예에 따른 박막트랜지스터기판을 포함하는 액정 표시장치의 단면도이고,
도 19은 본 발명의 제1실시예에 따른 박막트랜지스터기판을 포함하는 액정 표시장치의 다른 실시예를 도시한 단면도이고,
도 20는 본 발명의 제1실시예에 따른 박막트랜지스터기판을 포함하는 전기영동 표시장치의 단면도이다.
* 도면의 주요부분에 대한 부호의 설명 *
100 : 박막트랜지스터기판 110 : 절연기판
121 : 데이터선 122 : 소스전극
123 : 드레인전극 125 : 화소전극
140 : 유기반도체 150 : 게이트절연막
160 : 게이트선 161 : 게이트전극
170 : 절연막 171 : 유기막
173 : 보호막

Claims (21)

  1. 절연기판;
    상기 절연기판 위에 형성되어 있으며, 데이터선과, 상기 데이터선과 연결되어 있는 소스전극과, 상기 소스전극과 분리되어 있는 드레인전극과, 상기 드레인전극에 연결되어 있으며 상기 드레인 전극과 동일층에 형성되어 있는 화소전극을 포함하는 제1도전층;
    상기 소스전극 및 상기 드레인전극 사이에 형성되어 있는 유기반도체;
    상기 유기반도체 위에 형성되어 있는 게이트절연막; 그리고,
    상기 게이트절연막 위에 형성되어 있으며, 게이트선 및 상기 게이트선과 연결되어 있는 게이트전극을 포함하는 제2도전층을 포함하는 것을 특징으로 하는 박막트랜지스터기판.
  2. 제1항에 있어서,
    상기 데이터선은 투명한 도전성 물질을 포함하는 제1층과, 금속을 포함하는 제2층을 포함하는 것을 특징으로 하는 박막트랜지스터기판.
  3. 제1항에 있어서,
    상기 소스전극, 상기 드레인전극 및 상기 화소전극은 투명한 도전성 물질을 포함하는 것을 특징으로 하는 박막 트랜지스터기판.
  4. 제2항 또는 제3항에 있어서,
    상기 투명 도전성 물질은 ITO 또는 IZO인 것을 특징으로 하는 박막트랜지스터기판.
  5. 제1항에 있어서,
    상기 제2도전층 위에 형성되어 있는 유기막을 더 포함하는 것을 특징으로 하는 박막트랜지스터기판.
  6. 제5항에 있어서,
    상기 유기막 위에 형성되어 있는 보호막을 더 포함하는 것을 특징으로 하는 박막트랜지스터기판.
  7. 제1항에 있어서,
    상기 제2도전층 위에 형성되어 있는 보호막을 더 포함하는 것을 특징으로 하는 박막트랜지스터기판.
  8. 제5항에 있어서,
    상기 유기막은 상기 게이트선 위에 형성된 것을 특징으로 하는 박막트랜지스터기판.
  9. 절연기판 위에 투명 도전성 물질을 포함하는 제1층 및 금속을 포함하는 제2층을 순차적으로 형성하여, 데이터선과, 상기 데이터선과 연결되어 있는 소스전극과, 상기 소스전극과 분리되어 있는 드레인전극과, 상기 드레인전극에 연결되어 있는 화소전극을 포함하는 제1도전층을 형성하는 단계;
    상기 소스전극 및 상기 드레인전극 위에 형성되어 있는 유기반도체를 형성하는 단계,
    상기 유기반도체, 상기 소스전극 및 상기 드레인전극 위에 절연물질층 및 금속층을 순차적으로 형성하는 단계;
    상기 금속층 위에 절연막부재를 형성하는 단계; 그리고
    상기 금속층 및 절연물질층을 식각하여 게이트선 및 게이트전극을 포함하는 제2도전층 및 게이트절연막을 형성하는 단계를 포함하는 것을 특징으로 하는 박막트랜지스터기판의 제조방법.
  10. 제9항에서,
    상기 제1도전층을 형성하는 단계는
    상기 제2층 위에 감광부재를 형성하는 단계;
    상기 감광부재를 노광 및 현상하여 제1감광부재와, 상기 제1감광부재보다 얇은 제2감광부재를 형성하는 단계;
    상기 제1감광부재 및 상기 제2감광부재를 사용하여 상기 제2층 및 상기 제1 층을 순차적으로 식각하는 단계;
    상기 제2감광부재를 제거하는 단계; 그리고
    상기 제1감광부재를 사용하여 상기 제2층을 식각하는 단계를 포함하는 것을 특징으로 하는 박막트랜지스터기판의 제조방법.
  11. 제10항에서,
    상기 제2감광부재는 상기 소스전극, 상기 드레인전극 및 상기 화소전극이 형성될 위치에 형성되는 것을 특징으로 하는 박막트랜지스터기판의 제조방법.
  12. 제9항에서,
    상기 유기반도체를 형성하는 단계는 잉크젯 인쇄 방법으로 수행되는 것을 특징으로 하는 박막트랜지스터기판의 제조방법.
  13. 제9항에서,
    상기 제2도전층 및 게이트절연막을 형성하는 단계는
    상기 절연막부재를 노광 및 현상하여 제1절연막부재와, 상기 제1절연막부재보다 얇은 제2절연막부재를 형성하는 단계;
    상기 제1절연막부재 및 상기 제2절연막부재를 사용하여 상기 금속층을 식각하며, 상기 절연물질층을 식각하여 상기 게이트절연막을 형성하는 단계;
    상기 제2절연막부재를 제거하는 단계; 그리고
    상기 제1절연막부재를 사용하여 상기 금속층을 식각하여 제2도전층을 형성하는 단계를 포함하는 것을 특징으로 하는 박막트랜지스터기판의 제조방법.
  14. 제13항에서,
    상기 제1절연막부재 위에 보호막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 박막트랜지스터기판의 제조방법.
  15. 제13항에서,
    상기 제2도전층을 형성한 후, 상기 제1절연막부재를 제거하는 단계와, 상기 제2도전층 및 상기 게이트절연막 위에 보호막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 박막트랜지스터기판의 제조방법.
  16. 제1절연기판을 갖는 제1기판;
    상기 제1절연기판과 대향하도록 마련된 제2절연기판을 갖는 제2기판;
    상기 제1기판 및 상기 제2기판 사이에 형성된 액정층을 포함하며,
    상기 제1기판은,
    상기 제1절연기판 위에 형성되어 있으며, 데이터선과, 상기 데이터선과 연결되어 있는 소스전극과, 상기 소스전극과 분리되어 있는 드레인전극과, 상기 드레인전극에 연결되어 있으며 상기 드레인전극과 동일층에 형성되는 화소전극을 포함하는 제1도전층;
    상기 소스전극 및 상기 드레인전극 사이에 형성되어 있는 유기반도체;
    상기 유기반도체 위에 형성되어 있는 게이트절연막; 그리고,
    상기 게이트절연막 위에 형성되어 있으며, 게이트선 및 상기 게이트선과 연결되어 있는 게이트전극을 포함하는 제2도전층을 포함하는 것을 특징으로 하는 표시장치.
  17. 제16항에 있어서,
    상기 데이터선은 투명한 도전성 물질을 포함하는 제1층과, 금속을 포함하는 제2층을 포함하는 것을 특징으로 하는 표시장치.
  18. 제16항에 있어서,
    상기 소스전극, 상기 드레인전극 및 상기 화소전극은 투명한 도전성 물질을 포함하는 것을 특징으로 하는 표시장치.
  19. 제1절연기판을 갖는 제1기판;
    상기 제1절연기판과 대향하도록 마련된 제2절연기판을 갖는 제2절연기판;
    상기 제1기판 및 상기 제2기판 사이에 위치하며 하전입자를 포함하는 하전입자층을 포함하며,
    상기 제1기판은,
    상기 제1절연기판 위에 형성되어 있으며, 데이터선과, 상기 데이터선과 연결 되어 있는 소스전극과, 상기 소스전극과 분리되어 있는 드레인전극과, 상기 드레인전극에 연결되어 있으며 상기 드레인전극과 동일층에 형성되는 화소전극을 포함하는 제1도전층;
    상기 소스전극 및 상기 드레인전극 사이에 형성되어 있는 유기반도체;
    상기 유기반도체 위에 형성되어 있는 게이트절연막; 그리고,
    상기 게이트절연막 위에 형성되어 있으며, 게이트선 및 상기 게이트선과 연결되어 있는 게이트전극을 포함하는 제2도전층을 포함하는 것을 특징으로 하는 표시장치.
  20. 제19항에 있어서,
    상기 데이터선은 투명한 도전성 물질을 포함하는 제1층과, 금속을 포함하는 제2층을 포함하는 것을 특징으로 하는 표시장치.
  21. 제19항에 있어서,
    상기 소스전극, 상기 드레인전극 및 상기 화소전극은 투명한 도전성 물질을 포함하는 것을 특징으로 하는 표시장치.
KR1020070103207A 2007-10-12 2007-10-12 박막트랜지스터 기판, 그 제조 방법 및 이를 갖는 표시장치 KR20090037725A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070103207A KR20090037725A (ko) 2007-10-12 2007-10-12 박막트랜지스터 기판, 그 제조 방법 및 이를 갖는 표시장치
US12/187,687 US20090096949A1 (en) 2007-10-12 2008-08-07 Thin film transistor array panel, method for manufacturing the same and display device with the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070103207A KR20090037725A (ko) 2007-10-12 2007-10-12 박막트랜지스터 기판, 그 제조 방법 및 이를 갖는 표시장치

Publications (1)

Publication Number Publication Date
KR20090037725A true KR20090037725A (ko) 2009-04-16

Family

ID=40533839

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070103207A KR20090037725A (ko) 2007-10-12 2007-10-12 박막트랜지스터 기판, 그 제조 방법 및 이를 갖는 표시장치

Country Status (2)

Country Link
US (1) US20090096949A1 (ko)
KR (1) KR20090037725A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8324629B2 (en) 2009-11-10 2012-12-04 Samsung Display Co., Ltd. Organic light emitting display device and method of manufacturing the same
US8760596B2 (en) 2010-11-17 2014-06-24 Samsung Display Co., Ltd. Thin film transistor array panel and display device including the same, and manufacturing method thereof
KR20150094947A (ko) * 2014-02-12 2015-08-20 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이를 갖는 액정 표시 패널 및 이의 제조방법
CN106129071A (zh) * 2016-09-13 2016-11-16 京东方科技集团股份有限公司 一种阵列基板的制作方法及相应装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102779942B (zh) * 2011-05-24 2015-11-25 京东方科技集团股份有限公司 一种有机薄膜晶体管阵列基板及其制作方法
TWI446077B (zh) * 2011-08-17 2014-07-21 Chunghwa Picture Tubes Ltd 邊緣場切換式液晶顯示器之像素結構
CN102637636A (zh) * 2011-08-24 2012-08-15 京东方科技集团股份有限公司 有机薄膜晶体管阵列基板及其制作方法和显示装置
KR20140081314A (ko) * 2012-12-21 2014-07-01 삼성디스플레이 주식회사 발광 표시 장치 및 그 제조 방법
CN103698955A (zh) 2013-12-13 2014-04-02 京东方科技集团股份有限公司 像素单元、阵列基板及其制造方法和显示装置
KR20220052389A (ko) * 2020-10-20 2022-04-28 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조방법

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19712233C2 (de) * 1996-03-26 2003-12-11 Lg Philips Lcd Co Flüssigkristallanzeige und Herstellungsverfahren dafür
JP2002182243A (ja) * 2000-12-15 2002-06-26 Nec Corp 液晶表示装置用トランジスタ基板及びその製造方法
US7316784B2 (en) * 2003-02-10 2008-01-08 Lg.Philips Lcd Co., Ltd. Method of patterning transparent conductive film, thin film transistor substrate using the same and fabricating method thereof
US7211454B2 (en) * 2003-07-25 2007-05-01 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of a light emitting device including moving the source of the vapor deposition parallel to the substrate
CN1605916B (zh) * 2003-10-10 2010-05-05 乐金显示有限公司 具有薄膜晶体管阵列基板的液晶显示板及它们的制造方法
KR100606448B1 (ko) * 2003-12-29 2006-07-31 엘지.필립스 엘시디 주식회사 ２마스크를 적용한 액정표시소자 제조방법
KR101002332B1 (ko) * 2003-12-30 2010-12-17 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
KR101199533B1 (ko) * 2005-06-22 2012-11-09 삼성디스플레이 주식회사 식각액, 이를 이용하는 배선 형성 방법 및 박막 트랜지스터기판의 제조 방법
KR100695013B1 (ko) * 2005-07-25 2007-03-16 삼성전자주식회사 박막트랜지스터 기판과 박막트랜지스터 기판의 제조방법
KR101197053B1 (ko) * 2005-09-30 2012-11-06 삼성디스플레이 주식회사 유기 박막 트랜지스터 표시판 및 그 제조 방법
KR20070063300A (ko) * 2005-12-14 2007-06-19 삼성전자주식회사 유기 박막 트랜지스터 표시판 및 그 제조 방법
KR101229280B1 (ko) * 2005-12-28 2013-02-04 삼성디스플레이 주식회사 표시 기판과, 이의 제조 방법 및 이를 구비한 표시 패널
KR100768199B1 (ko) * 2006-01-02 2007-10-17 삼성에스디아이 주식회사 유기 박막 트랜지스터 및 이를 구비한 유기 발광 표시 장치
US7800101B2 (en) * 2006-01-05 2010-09-21 Samsung Electronics Co., Ltd. Thin film transistor having openings formed therein
KR101243395B1 (ko) * 2006-04-27 2013-03-13 엘지디스플레이 주식회사 유기 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR101251349B1 (ko) * 2006-08-18 2013-04-05 삼성디스플레이 주식회사 박막 트랜지스터 표시판, 이의 제조 방법 및 이를포함하는 표시 장치.

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8324629B2 (en) 2009-11-10 2012-12-04 Samsung Display Co., Ltd. Organic light emitting display device and method of manufacturing the same
US8760596B2 (en) 2010-11-17 2014-06-24 Samsung Display Co., Ltd. Thin film transistor array panel and display device including the same, and manufacturing method thereof
KR20150094947A (ko) * 2014-02-12 2015-08-20 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이를 갖는 액정 표시 패널 및 이의 제조방법
CN106129071A (zh) * 2016-09-13 2016-11-16 京东方科技集团股份有限公司 一种阵列基板的制作方法及相应装置
CN106129071B (zh) * 2016-09-13 2018-12-25 京东方科技集团股份有限公司 一种阵列基板的制作方法及相应装置

Also Published As

Publication number Publication date
US20090096949A1 (en) 2009-04-16

Similar Documents

Publication Publication Date Title
KR20090037725A (ko) 박막트랜지스터 기판, 그 제조 방법 및 이를 갖는 표시장치
US7286281B2 (en) Electrophoretic display and method of manufacturing thereof
KR101090250B1 (ko) 유기 반도체를 이용한 박막 트랜지스터 표시판 및 그 제조방법
JP4733005B2 (ja) 有機半導体物質を利用した液晶表示装置用アレイ基板及びその製造方法
KR101326129B1 (ko) 유기 박막 트랜지스터 표시판 및 그 제조 방법
KR101219047B1 (ko) 표시장치와 이의 제조방법
US8059329B2 (en) Display substrate and method of manufacturing the same
US7706052B2 (en) Display device and method of manufacturing the same
JP2007140520A (ja) 有機薄膜トランジスタ表示板及びその製造方法
KR101189218B1 (ko) 액정 표시 장치 및 그 제조 방법
US20070103613A1 (en) Flat panel display
KR20080088729A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JP2007102218A (ja) 有機薄膜トランジスタ表示板及びその製造方法
JP5148086B2 (ja) 有機薄膜トランジスタ表示板
US20070114525A1 (en) Display device and manufacturing method
US20070152558A1 (en) Organic thin film transistor array panel
KR20080010762A (ko) 유기 박막 트랜지스터 기판 및 그 제조 방법
US20090224246A1 (en) Thin film transistor, display device using the same, and method of manufacturing the same
JP2008078655A (ja) 薄膜トランジスタ表示板の製造方法
KR101265217B1 (ko) 유기 박막트랜지스터 기판 및 그 제조방법
KR101251997B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US20090180044A1 (en) Thin film transistor substrate, liquid crystal display having the same, and method of manufacturing the same
KR20080011826A (ko) 유기 박막 트랜지스터 기판 및 이의 제조방법
KR101295096B1 (ko) 표시 기판 및 이를 구비한 전기영동 표시장치
KR20070056598A (ko) 표시 장치 및 그 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid