KR101189218B1 - 액정 표시 장치 및 그 제조 방법 - Google Patents

액정 표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR101189218B1
KR101189218B1 KR1020060033071A KR20060033071A KR101189218B1 KR 101189218 B1 KR101189218 B1 KR 101189218B1 KR 1020060033071 A KR1020060033071 A KR 1020060033071A KR 20060033071 A KR20060033071 A KR 20060033071A KR 101189218 B1 KR101189218 B1 KR 101189218B1
Authority
KR
South Korea
Prior art keywords
electrode
substrate
gate
forming
opening
Prior art date
Application number
KR1020060033071A
Other languages
English (en)
Other versions
KR20070101682A (ko
Inventor
송근규
조승환
이용욱
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020060033071A priority Critical patent/KR101189218B1/ko
Priority to US11/515,566 priority patent/US7679712B2/en
Publication of KR20070101682A publication Critical patent/KR20070101682A/ko
Application granted granted Critical
Publication of KR101189218B1 publication Critical patent/KR101189218B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/481—Insulated gate field-effect transistors [IGFETs] characterised by the gate conductors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Abstract

본 발명은 제1 기판, 상기 제1 기판 위에 형성되어 있는 데이터선, 상기 데이터선과 교차하며 게이트 전극을 포함하는 게이트선, 상기 데이터선 및 상기 게이트선 위에 형성되어 있으며 상기 게이트 전극을 드러내는 제1 개구부를 가지는 제1 격벽, 상기 제1 개구부에 형성되어 있는 게이트 절연 부재, 상기 게이트 절연 부재 위에 형성되어 있으며 상기 데이터선과 연결되어 있는 소스 전극, 상기 게이트 절연 부재 위에 형성되어 있으며 상기 소스 전극과 마주하는 드레인 전극을 포함하는 화소 전극, 상기 소스 전극 및 상기 화소 전극 위에 형성되어 있으며 상기 소스 전극 및 상기 드레인 전극의 일부를 드러내는 제2 개구부를 가지는 제2 격벽, 상기 제2 개구부에 형성되어 있는 유기 반도체, 상기 제1 기판과 마주하는 제2 기판, 상기 제2 기판 위에 형성되어 있는 공통 전극, 그리고 상기 제1 기판과 상기 제2 기판 사이에 끼어있는 액정층을 포함하며, 상기 제2 격벽은 상기 액정층과 실질적으로 동일한 두께로 형성되어 있는 액정 표시 장치 및 그 제조 방법에 관한 것이다.
간격재, 셀 간격, 격벽, 유기 반도체, 잉크젯 인쇄

Description

액정 표시 장치 및 그 제조 방법{LIQUID CRYSTAL DISPLAY AND METHOD FOR MANUFACTURING THE SAME}
도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 배치도이고,
도 2는 도 1의 액정 표시 장치를 II-II 선을 따라 잘라 도시한 단면도이고,
도 3, 도 5, 도 7, 도 9, 도 11, 도 13 및 도 16은 도 1 및 도 2의 액정 표시 장치를 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 배치도이고,
도 4는 도 3의 액정 표시 장치를 IV-IV 선을 따라 잘라 도시한 단면도이고,
도 6은 도 5의 액정 표시 장치를 VI-VI 선을 따라 잘라 도시한 단면도이고,
도 8은 도 7의 액정 표시 장치를 VIII-VIII 선을 따라 잘라 도시한 단면도이고,
도 10은 도 9의 액정 표시 장치를 X-X 선을 따라 잘라 도시한 단면도이고,
도 12는 도 11의 액정 표시 장치를 XII-XII 선을 따라 잘라 도시한 단면도이고,
도 14는 도 13의 액정 표시 장치를 XIV-XIV 선을 따라 잘라 도시한 단면도이고,
도 15는 도 13 및 도 14의 액정 표시 장치를 제조하는 방법에 연속적으로 수 행하는 단계를 도시한 단면도이고,
도 17은 도 16의 액정 표시 장치를 XVII-XVII 선을 따라 잘라 도시한 단면도이다.
<도면 부호의 설명>
110: 절연 기판 121: 게이트선
124: 게이트 전극 127: 유지 축전기용 도전체
129: 게이트선의 끝 부분 131: 유지 전극선
137: 유지 전극 140, 160: 층간 절연막
146: 게이트 절연 부재 154: 유기 반도체
171: 데이터선 179: 데이터선의 끝 부분
81, 82: 접촉 보조 부재 141, 143, 147, 162, 163: 접촉 구멍
144, 365: 개구부 180: 보호 부재
191: 화소 전극 193: 소스 전극
195: 드레인 전극 361: 격벽
Q: 유기 박막 트랜지스터
본 발명은 액정 표시 장치 및 그 제조 방법에 관한 것이다.
액정 표시 장치(liquid crystal display, LCD)는 현재 가장 널리 사용되고 있는 평판 표시 장치(flat panel display) 중 하나이다. 액정 표시 장치는 전기장 생성 전극이 형성되어 있는 두 장의 표시판과 그 사이에 들어 있는 액정층을 포함하며, 전기장 생성 전극에 전압을 인가하여 액정층에 전기장을 생성함으로써 액정층의 액정 분자들의 방향을 결정하고 액정층을 통과하는 빛의 투과율을 조절한다.
액정 표시 장치 중에서도 현재 주로 사용되는 것은 전기장 생성 전극이 두 표시판에 각각 구비되어 있는 구조이다. 이 중에서도, 하나의 표시판에는 복수의 화소 전극이 행렬의 형태로 배열되어 있고, 다른 표시판에는 하나의 공통 전극이 표시판 전면을 덮고 있는 구조가 주류이다.
이러한 액정 표시 장치에서의 영상의 표시는 각 화소 전극에 별도의 전압을 인가함으로써 이루어진다. 이를 위해서 화소 전극에 인가되는 전압을 스위칭하기 위한 삼단자소자인 박막 트랜지스터(thin film transistor, TFT)를 각 화소 전극에 연결하고 이 박막 트랜지스터를 제어하기 위한 신호를 전달하는 게이트선(gate line)과 화소 전극에 인가될 전압을 전달하는 데이터선(data line)을 형성한다. 박막 트랜지스터는 게이트선을 통하여 전달되는 주사 신호에 따라 데이터선을 통하여 전달되는 데이터 신호를 화소 전극에 전달 또는 차단하는 스위칭 소자로서의 역할을 한다.
한편, 양 표시판 사이에는 양 표시판 사이의 간격을 일정하게 유지하기 위한 간격재(spacer)가 포함되어 있다.
그러나 간격재는 양 표시판 사이에서 액정과 직접 접촉함으로써 액정 배향에 영향을 줄 수 있다. 이 경우 빛샘이 발생하여 명암비(contrast ratio)가 낮아지는 등 표시 특성이 불량해질 수 있다.
따라서 본 발명이 이루고자 하는 기술적 과제는 이를 해결하기 위한 것으로서 간격재에 의해 발생하는 표시 특성의 불량을 방지하는 것이다.
본 발명의 한 실시예에 따른 액정 표시 장치는 제1 기판, 상기 제1 기판 위에 형성되어 있는 데이터선, 상기 데이터선과 교차하며 게이트 전극을 포함하는 게이트선, 상기 데이터선 및 상기 게이트선 위에 형성되어 있으며 상기 게이트 전극을 드러내는 제1 개구부를 가지는 제1 격벽, 상기 제1 개구부에 형성되어 있는 게이트 절연 부재, 상기 게이트 절연 부재 위에 형성되어 있으며 상기 데이터선과 연결되어 있는 소스 전극, 상기 게이트 절연 부재 위에 형성되어 있으며 상기 소스 전극과 마주하는 드레인 전극을 포함하는 화소 전극, 상기 소스 전극 및 상기 화소 전극 위에 형성되어 있으며 상기 소스 전극 및 상기 드레인 전극의 일부를 드러내는 제2 개구부를 가지는 제2 격벽, 상기 제2 개구부에 형성되어 있는 유기 반도체, 상기 제1 기판과 마주하는 제2 기판, 상기 제2 기판 위에 형성되어 있는 공통 전극, 그리고 상기 제1 기판과 상기 제2 기판 사이에 끼어있는 액정층을 포함하며, 상기 제2 격벽은 상기 액정층과 실질적으로 동일한 두께로 형성되어 있다.
또한, 상기 제2 격벽은 두께가 2.5 내지 5.5㎛일 수 있다.
또한, 상기 제2 개구부에 위치하며 상기 유기 반도체 위에 형성되어 있는 보호 부재를 더 포함할 수 있다.
또한, 상기 유기 반도체 및 상기 보호 부재의 두께 합은 상기 제2 격벽의 두께보다 낮을 수 있다.
또한, 상기 제2 개구부는 상기 제1 개구부보다 작을 수 있다.
또한, 상기 데이터선과 평행한 유지 전극선을 더 포함할 수 있다.
또한, 상기 유지 전극선과 중첩하며 상기 화소 전극과 연결되어 있는 도전체를 더 포함할 수 있다.
또한, 상기 게이트 절연 부재 및 상기 유기 반도체 중 적어도 하나는 용해성 물질을 포함할 수 있다.
또한, 본 발명의 한 실시예에 따른 액정 표시 장치의 제조 방법은 제1 기판 위에 데이터선을 형성하는 단계, 상기 데이터선 위에 제1 절연막을 형성하는 단계, 상기 제1 절연막 위에 게이트 전극을 포함하는 게이트선을 형성하는 단계, 상기 게이트선 및 상기 제1 절연막 위에 제2 절연막을 형성하는 단계, 상기 제2 절연막을 패터닝하여 상기 게이트 전극을 드러내는 제1 개구부를 가지는 제1 격벽을 형성하는 단계, 상기 제1 개구부에 게이트 절연 부재를 형성하는 단계, 상기 게이트 절연 부재 위에 상기 데이터선과 연결되는 소스 전극 및 상기 소스 전극과 마주하는 드레인 전극을 포함하는 화소 전극을 형성하는 단계, 상기 소스 전극 및 상기 화소 전극 위에 제3 절연막을 형성하는 단계, 상기 제3 절연막을 패터닝하여 상기 소스 전극 및 상기 드레인 전극의 일부를 드러내는 제2 개구부를 가지는 제2 격벽을 형성하는 단계, 상기 제2 개구부에 유기 반도체를 형성하는 단계, 제2 기판 위에 공통 전극을 형성하는 단계, 그리고 상기 제2 기판과 상기 제2 격벽이 접촉되도록 상 기 제1 기판과 상기 제2 기판을 합착하는 단계를 포함한다.
또한, 상기 제1 기판과 상기 제2 기판을 합착하는 단계 전에 액정을 적하하는 단계를 더 포함할 수 있다.
또한, 상기 유기 반도체를 형성하는 단계 후에 상기 제2 개구부에 상기 유기 반도체를 덮는 보호 부재를 형성하는 단계를 더 포함할 수 있다.
또한, 상기 게이트 절연 부재를 형성하는 단계, 상기 유기 반도체를 형성하는 단계 및 상기 보호 부재를 형성하는 단계 중 적어도 하나는 잉크젯 인쇄 방법으로 수행할 수 있다.
또한, 상기 소스 전극 및 상기 화소 전극을 형성하는 단계는 ITO 또는 IZO를 상온에서 증착하는 단계를 포함할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
그러면 도 1 및 도 2를 참고로 하여 본 발명의 한 실시예에 따른 액정 표시 장치에 대하여 상세하게 설명한다.
도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 배치도이고, 도 2는 도 1의 액정 표시 장치를 II-II 선을 따라 잘라 도시한 단면도이다.
도 1 및 도 2를 참고하면, 본 발명의 한 실시예에 따른 액정 표시 장치는 서로 마주하는 박막 트랜지스터 표시판(100)과 공통 전극 표시판(200) 및 이들 두 표시판 (100, 200) 사이에 끼어있는 액정층(3)을 포함한다.
먼저, 박막 트랜지스터 표시판(100)에 대하여 설명한다.
투명한 유리, 실리콘(silicone) 또는 플라스틱(plastic) 따위로 만들어진 절연 기판(substrate)(110) 위에 복수의 데이터선(data line)(171) 및 복수의 유지 전극선(storage electrode line)(131)이 형성되어 있다.
데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 있다. 각 데이터선(171)은 옆으로 돌출한 복수의 돌출부(projection)(173)와 다른 층 또는 외부 구동 회로와의 접속을 위한 넓은 끝 부분(179)을 포함한다. 데이터 신호를 생성하는 데이터 구동 회로(도시하지 않음)는 기판(110) 위에 부착되는 가요성 인쇄 회로막(도시하지 않음) 위에 장착되거나, 기판(110) 위에 직접 장착되거나, 기판(110)에 집적될 수 있다. 데이터 구동 회로가 기판(110) 위에 집적되어 있는 경우, 데이터선(171)이 연장되어 이와 직접 연결될 수 있다.
유지 전극선(131)은 소정의 전압을 인가 받으며 데이터선(171)과 거의 나란하게 뻗는다. 각 유지 전극선(131)은 두 데이터선(171) 사이에 위치하며 두 데이 터선(171) 중 왼쪽에 가깝다. 유지 전극선(131)은 옆으로 확장된 유지 전극(storage electrode)(137)을 포함한다. 그러나 유지 전극선(131)의 모양 및 배치는 여러 가지로 변형될 수 있다.
데이터선(171) 및 유지 전극선(131)은 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은 계열 금속, 금(Ag)이나 금 합금 등 금 계열 금속, 구리(Cu)나 구리 합금 등 구리 계열 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 따위의 저저항성 도전체로 만들어질 수 있다. 그러나 이들은 물리적 성질이 다른 두 개의 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수도 있다.
데이터선(171) 및 유지 전극선(131) 위에는 하부 층간 절연막(lower interlayer insulating layer)(160)이 형성되어 있다. 하부 층간 절연막(160)은 무기 절연물 또는 유기 절연물로 만들어질 수 있으며, 무기 절연물의 예로는 질화규소(SiNx) 또는 산화규소(SiO2)를 들 수 있다. 하부 층간 절연막(160)의 두께는 약 2,000Å 내지 4㎛일 수 있다.
하부 층간 절연막(160)에는 데이터선(171)의 돌출부(173) 및 끝 부분(179)을 각각 드러내는 복수의 접촉 구멍(163, 162)을 가질 수 있다.
하부 층간 절연막(160) 위에는 복수의 게이트선(gate line)(121) 및 복수의유지 축전기용 도전체(storage capacitor conductor)(127)가 형성되어 있다.
게이트선(121)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗어 데이터 선(171) 및 유지 전극선(131)과 교차한다. 각 게이트선(121)은 위로 돌출한 복수의 게이트 전극(gate electrode)(124)과 다른 층 또는 외부 구동 회로와의 접속을 위한 넓은 끝 부분(129)을 포함한다. 게이트 신호를 생성하는 게이트 구동 회로(도시하지 않음)는 기판(110) 위에 부착되는 가요성 인쇄 회로막(도시하지 않음) 위에 장착되거나, 기판(110) 위에 직접 장착되거나, 기판(110)에 집적될 수 있다. 게이트 구동 회로가 기판(110) 위에 집적되어 있는 경우 게이트선(121)이 연장되어 게이트 구동 회로와 직접 연결될 수 있다.
유지 축전기용 도전체(127)는 게이트선(121)과 분리되어 있으며, 유지 전극(137)과 중첩한다.
게이트선(121) 및 유지 축전기용 도전체(127)는 데이터선(171) 및 유지 전극선(131)과 마찬가지로 저저항성 도전체로 만들어질 수 있다.
게이트선(121) 및 유지 축전기용 도전체(127)의 측면 또한 기판(110) 면에 대하여 경사져 있으며 그 경사각은 약 30° 내지 약 80° 인 것이 바람직하다.
게이트선(121) 및 유지 축전기용 도전체(127) 위에는 상부 층간 절연막(140) 이 형성되어 있다. 상부 층간 절연막(140)은 유기 물질 또는 무기 물질로 만들어질 수 있으며, 유기 물질의 에로는 폴리아크릴(polyacryl)계 화합물, 폴리스티렌(polystyrene)계 화합물, 벤조시클로부탄(benzocyclobutane, BCB) 따위의 용해성 고분자 화합물을 들 수 있고, 무기 물질의 예로는 질화규소 및 산화규소를 들 수 있다. 상부 층간 절연막(140)의 두께는 5,000Å 내지 4㎛ 정도일 수 있다.
상부 층간 절연막(140)은 데이터선(171)의 끝 부분(179) 부근에는 존재하지 않는다. 이는 데이터선(171)의 끝 부분(179) 위에 형성된 하부 층간 절연막(160)과 상부 층간 절연막(140)이 접착성(adhesion) 불량으로 분리되는 것을 방지하는 한편, 데이터선(171)의 끝 부분(179)과 외부 회로가 효과적으로 연결되도록 층간 절연막의 두께를 줄이기 위함이다.
상부 층간 절연막(140)에는 게이트 전극(124)을 드러내는 복수의 개구부(144), 게이트선(121)의 끝 부분(129)을 드러내는 복수의 접촉 구멍(141), 접촉 구멍(163)을 통하여 데이터선(171)의 돌출부(173)를 드러내는 복수의 접촉 구멍(143) 및 유지 축전기용 도전체(127)를 드러내는 복수의 접촉 구멍(147)이 형성되어 있다.
상부 층간 절연막(140)의 개구부(144) 안에는 게이트 절연 부재(146)가 형성되어 있다. 게이트 절연 부재(146)는 게이트 전극(124)을 덮으며, 그 두께는 1,000 내지 20,000Å 정도이다. 개구부(144)의 측벽은 그 두께가 게이트 절연 부재(146)보다 높아서 상부 층간 절연막(140)이 둑(bank)의 역할을 하며, 개구부(144)는 게이트 절연 부재(146)의 표면이 평탄해질 수 있도록 충분한 크기를 가진다.
게이트 절연 부재(146)는 유기 물질 또는 무기 물질로 만들어질 수 있으며, 유기 물질의 예로는 폴리이미드(polyimide)계 화합물, 폴리비닐알코올(polyvinyl alcohol)계 화합물, 폴리플루오란(polyfluorane)계 화합물, 파릴렌(parylene) 등의 용해성 고분자 화합물을 들 수 있으며, 무기 물질의 예로는 옥타데실트리클로로실란(octadecyl trichloro silane, OTS)로 표면처리된 산화규소 따위를 들 수 있다.
상부 층간 절연막(140) 및 게이트 절연 부재(146) 위에는 복수의 소스 전극(source electrode)(193), 복수의 화소 전극(pixel electrode)(191) 및 복수의 접촉 보조 부재(contact assistant)(81, 82)가 형성되어 있다. 이들은 ITO 또는 IZO 으로 만들어질 수 있으며, 그 두께는 약 300Å 내지 약 2000Å일 수 있다.
ITO 또는 IZO는 유기 반도체와 일 함수(work function) 차이가 크지 않은 도전 물질로서, 유기 반도체(154)와 직접 접촉하는 소스 전극(193) 및 드레인 전극(195)이 ITO 또는 IZO로 만들어짐으로써 유기 반도체와 전극 사이에 쇼트키 장벽(schottky barrier)을 낮추어 캐리어 주입 및 이동을 용이하게 할 수 있다.
소스 전극(193)은 접촉 구멍(143, 163)을 통하여 데이터선(171)과 연결되어 있으며 게이트 전극(124) 위로 뻗어 있다.
화소 전극(191)은 게이트 전극(124)을 중심으로 소스 전극(193)과 마주하는 부분(이하 '드레인 전극'이라 함)(195)을 포함하며, 접촉 구멍(147)을 통하여 유지 축전기용 도전체(127)와 연결되어 있다.
화소 전극(191)은 게이트선(121) 및 데이터선(171)과 중첩하여 개구율(aperture ratio)을 높일 수 있다.
드레인 전극(195)과 소스 전극(193)의 마주하는 두 변은 서로 나란하며 구불구불하게 사행(蛇行)한다. 이 경우 채널 폭이 커져서 박막 트랜지스터의 전류 특성을 개선할 수 있다.
접촉 보조 부재(81, 82)는 각각 접촉 구멍(141, 162)을 통하여 게이트선(121)의 끝 부분(129)과 데이터선(171)의 끝 부분(179)과 각각 연결된다. 접촉 보조 부재(81, 82)는 게이트선(121)의 끝 부분(129) 및 데이터선(171)의 끝 부분(179)과 외부 장치와의 접착성을 보완하고 이들을 보호한다.
소스 전극(193), 화소 전극(191) 및 상부 층간 절연막(140) 위에는 복수의 격벽(partition)(361)이 형성되어 있다.
격벽(361)은 기판 일부에 형성되어 있으며 복수의 개구부(365)를 가진다. 개구부(365)는 게이트 전극(124) 및 상부 층간 절연막(140)의 개구부(144) 위에 위치하며 소스 전극(193)과 드레인 전극(195)의 일부와 그 사이의 게이트 절연 부재(146)를 드러낸다.
격벽(361)은 용액 공정이 가능한 감광성 유기 물질로 만들어지며, 그 두께는 약 2.5 내지 5.5㎛ 일 수 있다. 이 두께 범위는 액정 표시 장치의 셀 간격(cell gap)과 같으며, 후술하는 바와 같이 격벽(361)은 간격재(spacer)와 같은 역할을 하므로 격벽(361)의 두께에 따라 셀 간격이 정해진다.
개구부(365)는 상부 층간 절연막(140)의 개구부(144)보다 작다. 이로써, 하부에 형성되어 있는 게이트 절연체(146)를 격벽(361)이 단단하게 고정하여 들뜨는 것(lifting)을 방지할 수 있고, 후속 제조 과정에서 화학 용액이 침투하는 것을 줄일 수 있다.
개구부(365)에는 복수의 섬형 유기 반도체(organic semiconductor island)(154)가 형성되어 있다. 유기 반도체(154)는 게이트 전극(124) 상부에서 소스 전극(193) 및 드레인 전극(195)과 접하며, 그 높이가 격벽(361)보다 낮아서 격벽(361)으로 완전히 갇혀 있다. 이와 같이 유기 반도체(154)가 격벽(361)에 의 해 완전히 갇혀 측면이 노출되지 않으므로 후속 공정에서 유기 반도체(154)의 측면으로 화학액 따위가 침투하는 것을 방지할 수 있다.
유기 반도체(154)는 수용액이나 유기 용매에 용해되는 고분자 화합물이나 저분자 화합물을 포함할 수 있으며, 잉크젯 인쇄(inkjet printing) 방법으로 형성될 수 있다. 그러나 유기 반도체(154)는 스핀 코팅(spin coating), 슬릿 코팅(slit coating) 따위의 다른 용액 공정(solution process) 또는 증착(deposition) 등의 방법으로 형성될 수도 있다.
유기 반도체(154)는 테트라센(tetracene) 또는 펜타센(pentacene)의 치환기를 포함하는 유도체를 포함할 수 있다. 유기 반도체(154)는 또한 티오펜 링(thiophene ring)의 2, 5 위치에서 연결된 4 내지 8개의 티오펜을 포함하는 올리고티오펜(oligothiophene)을 포함할 수 있다.
유기 반도체(154)는 폴리티닐렌비닐렌(polythienylenevinylene), 폴리-3-헥실티오펜(poly 3-hexylthiophene), 폴리티오펜(polythiophene), 프탈로시아닌(phthalocyanine), 금속화 프탈로시아닌(metallized phthalocyanine) 또는 그의 할로겐화 유도체를 포함할 수 있다. 유기 반도체(154)는 또한 페릴렌테트라카르복실산 이무수물(perylenetetracarboxylic dianhydride, PTCDA), 나프탈렌테트라카르복실산 이무수물(naphthalenetetracarboxylic dianhydride, NTCDA) 또는 이들의 이미드(imide) 유도체를 포함할 수 있다. 유기 반도체(154)는 페릴렌(perylene) 또는 코로넨(coronene)과 그들의 치환기를 포함하는 유도체를 포함할 수도 있다.
유기 반도체의 두께는 약 300Å 내지 5,000Å일 수 있다.
하나의 게이트 전극(124), 하나의 소스 전극(193) 및 하나의 드레인 전극(195)은 유기 반도체(154)와 함께 하나의 박막 트랜지스터(thin film transistor, TFT)(Q)를 이루며, 박막 트랜지스터(Q)의 채널(channel)은 소스 전극(193)과 드레인 전극(195) 사이의 유기 반도체(154)에 형성된다.
화소 전극(191)은 박막 트랜지스터(Q)에서 데이터 전압을 인가 받아 공통 전압(common voltage)을 인가 받는 다른 표시판(도시하지 않음)의 공통 전극(common electrode)(도시하지 않음)과 함께 전기장을 생성함으로써 두 전극 사이의 액정층(도시하지 않음)의 액정 분자의 방향을 결정한다. 화소 전극(191)과 공통 전극은 축전기[이하 “액정 축전기(liquid crystal capacitor)”라 함]를 이루어 박막 트랜지스터가 턴 오프된 후에도 인가된 전압을 유지한다.
화소 전극(191) 및 이와 전기적으로 연결되어 있는 유지 축전기용 도전체(127)는 유지 전극(137)을 포함한 유지 전극선(131)과 중첩하여 유지 축전기(storage capacitor)를 이루며, 이는 액정 축전기의 전압 유지 능력을 강화한다.
개구부(365)에는 보호 부재(180)가 형성되어 있다. 보호 부재(180)는 불소계 탄화수소 화합물 또는 폴리비닐알코올계 화합물 따위로 만들어지며, 유기 반도체(154) 상부에 형성되어 외부의 열, 플라스마 또는 화학 물질로부터 유기 반도체(154)를 보호한다.
유기 반도체(154)와 보호 부재(180)의 두께의 합은 격벽(361)보다 낮다.
다음, 공통 전극 표시판(200)에 대하여 설명한다.
투명한 유리, 실리콘 또는 플라스틱 따위로 만들어진 절연 기판(210) 위에 블랙 매트릭스(black matrix)라고도 하는 차광 부재(light blocking member)(220)가 형성되어 있다. 차광 부재(220)는 화소 전극(191)과 마주하고 화소 전극(191)과 거의 동일한 모양을 가지는 복수의 개구부를 가지고 있으며, 화소 전극(191) 사이의 빛샘을 막는다. 차광 부재(220)는 게이트선(121) 및 데이터선(171)에 대응하는 부분과 박막 트랜지스터에 대응하는 부분으로 이루어질 수 있다.
기판(210) 위에는 또한 복수의 색 필터(230)가 형성되어 있다. 색 필터(230)는 차광 부재(220)로 둘러싸인 영역 내에 대부분 존재하며, 어느 한 방향으로 길게 뻗을 수 있다. 각 색 필터(230)는 적색, 녹색 및 청색 등 기본색(primary color) 중 하나를 표시할 수 있다.
차광 부재(220) 및 색 필터(230) 위에는 표면을 평탄화하기 위한 덮개층(overcoat)(250)이 형성되어 있다.
덮개층(250) 위에는 ITO 또는 IZO 따위로 이루어진 공통 전극(270)이 형성되어 있다.
공통 전극(270) 위에는 폴리이미드(polyimide) 따위의 절연 물질로 만들어진 배향막(21)이 도포되어 있으며 이들은 수평 배향막일 수 있다. 배향막(21)은 격벽(361)과 맞닿고 있다.
표시판(100, 200)의 바깥쪽 면에는 편광자(polarizer)(도시하지 않음)가 구비되어 있는데, 두 편광자의 편광축은 평행 또는 직교한다. 반사형 액정 표시 장치의 경우에는 두 개의 편광자 중 하나가 생략될 수 있다.
액정층(3)은 양(positive) 또는 음(negative)의 유전율 이방성을 가지는 복 수의 액정 분자(310)를 포함하며, 액정 분자(310)는 전기장이 없는 상태에서 그 장축이 두 표시판(100, 200)의 표면에 대하여 거의 평행 또는 수직하게 배향되어 있다.
이와 같이, 공통 전극 표시판(200)의 배향막(21)은 박막 트랜지스터 표시판(100)의 격벽(361)과 직접 맞닿아 있다. 즉 격벽(361)은 양 표시판(100, 200) 사이의 간격인 셀 간격(cell gap)과 실질적으로 동일한 두께를 가지며, 셀 간격을 유지하기 위한 간격재(spacer) 역할을 한다. 이러한 두께는 전술한 바와 같이 약 2.5 내지 5.5㎛ 정도이다.
이와 같이 본 발명의 한 실시예에 따르면 유기 반도체(154)를 가두기 위한 격벽(361)이 셀 간격을 유지하므로 별도의 간격재가 필요 없다. 이에 따라 간격재에 의해 액정 배향이 불량해지는 것을 방지할 수 있어서 빛샘 불량 및 이에 따른 명암비 감소를 줄일 수 있다. 또한 간격재가 액정 분자와 혼합됨으로써 발생할 수 있는 오염을 줄일 수 있어서 표시 얼룩이 발생하는 것을 방지할 수 있다.
그러면 도 1 및 도 2에 도시한 액정 표시 장치를 제조하는 방법에 대하여 도 3 내지 도 17을 참고하여 상세히 설명한다.
도 3, 도 5, 도 7, 도 9, 도 11, 도 13 및 도 16은 도 1 및 도 2의 액정 표시 장치를 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 배치도이고, 도 4는 도 3의 액정 표시 장치를 IV-IV 선을 따라 잘라 도시한 단면도이고, 도 6은 도 5의 액정 표시 장치를 VI-VI 선을 따라 잘라 도시한 단면도이고, 도 8은 도 7의 액정 표시 장치를 VIII-VIII 선을 따라 잘라 도시한 단면도이고, 도 10은 도 9 의 액정 표시 장치를 X-X 선을 따라 잘라 도시한 단면도이고, 도 12는 도 11의 액정 표시 장치를 XII-XII 선을 따라 잘라 도시한 단면도이고, 도 14는 도 13의 액정 표시 장치를 XIV-XIV 선을 따라 잘라 도시한 단면도이고, 도 15는 도 13 및 도 14의 액정 표시 장치를 제조하는 방법에 연속적으로 수행하는 단계를 도시한 단면도이고, 도 17은 도 16의 액정 표시 장치를 XVII-XVII 선을 따라 잘라 도시한 단면도이다.
먼저, 기판(110) 위에 스퍼터링(sputtering) 따위의 방법으로 금속층을 적층하고 이를 사진 식각하여, 도 3 및 도 4에 도시한 바와 같이, 돌출부(173) 및 끝 부분(179)을 포함하는 데이터선(171) 및 유지 전극(137)을 포함하는 유지 전극선(131)을 형성한다.
다음, 도 5 및 도 6에 도시한 바와 같이, 무기 물질을 화학 기상 증착(chemical vapor deposition, CVD)하거나 유기 물질을 스핀 코팅(spin coating)하여 접촉 구멍(163, 162)을 가지는 하부 층간 절연막(160)을 형성한다. 접촉 구멍(163, 162)은 무기 물질인 경우 감광막을 사용한 사진 식각 공정으로 형성하고 유기 물질인 경우 사진 공정만으로 형성할 수 있다.
다음, 도 7 및 도 8에 도시한 바와 같이, 하부 층간 절연막(160) 위에 금속층을 적층하고 사진 식각하여, 게이트 전극(124) 및 끝 부분(129)을 포함하는 게이트선(121) 및 유지 축전기용 도전체(127)를 형성한다.
다음, 도 9 및 도 10에 도시한 바와 같이, 감광성 유기물 등을 스핀 코팅하고 패터닝하여 개구부(144) 및 접촉 구멍(141, 143, 147)을 가지는 상부 층간 절연 막(140)을 형성한다. 이 때 데이터선(171)의 끝 부분(179) 부근은 유기물이 모두 제거되도록 한다.
다음, 도 11 및 도 12에 도시한 바와 같이, 상부 층간 절연막(140)의 개구부(144)에 잉크젯 인쇄 방법 등으로 게이트 절연 부재(146)를 형성한다. 이 경우 개구부(144)에 게이트 절연 용액을 적하한 다음 건조한다. 그러나 이에 한정하지 않고 스핀 코팅, 슬릿 코팅 등의 다양한 용액 공정으로 형성할 수도 있다.
다음, 도 13 및 도 14에 도시한 바와 같이, 비정질 ITO 등을 스퍼터링한 후 사진 식각하여 데이터 전극(195)을 포함하는 화소 전극(191), 소스 전극(193) 및 접촉 보조 부재(81, 82)를 형성한다. 스퍼터링의 온도는 25℃ 내지 130℃의 저온, 특히 상온인 것이 바람직하며, 비정질 ITO는 약염기성 식각액을 사용하여 식각하는 것이 바람직하다. 이와 같이 ITO를 저온에서 형성하고 약염기성 식각액으로 식각함으로써 유기물로 만들어진 하부의 게이트 절연 부재(146) 및 상부 층간 절연막(140)이 열 및 화학액으로 인하여 손상되는 것을 방지할 수 있다.
다음, 도 15에 도시한 바와 같이, 감광성 유기막을 도포하고 현상하여 개구부(365)를 가지는 격벽(361)을 형성한다. 격벽(361)은 상당한 두께로 형성되며, 약 2.5 내지 5.5㎛인 것이 바람직하다.
다음, 도 16 및 도 17에 도시한 바와 같이, 개구부(365)에 유기 반도체(154) 및 보호 부재(186)를 연속하여 형성한다. 유기 반도체(154) 및 보호 부재(186)는 잉크젯 인쇄 방법 따위의 용액 공정으로 형성할 수 있으며, 잉크젯 인쇄 방법으로 형성하는 경우 개구부(365)에 유기 반도체 용액을 적하하고 건조한 다음 절연 용액 을 적하하고 건조하는 순서로 수행한다.
이와 같이 격벽(361)을 상기 범위와 같이 상당한 두께로 형성하는 경우 개구부(365)의 하부와 개구부(365)의 상부의 크기 차이가 커진다. 이 경우 개구부(365)의 하부는 유기 반도체(154)가 형성될 크기로 고정되는 경우에도 용액의 적하가 수행되는 개구부(365)의 상부는 충분한 크기로 형성할 수 있어서 잉크젯 용액이 개구부(365) 바깥으로 넘쳐흐르는 것을 방지할 수 있다.
이에 따라 개구부(365)를 형성한 후 잉크젯 용액이 넘쳐 흐르는 것을 방지하기 위한 별도의 표면 처리, 예컨대 산소(O2) 플라스마를 수행하는 단계 및/또는 불소 함유 기체를 공급하여 격벽(361) 표면을 소수성(hydrophobic) 처리하는 단계 따위를 생략할 수 있다.
따라서 표면 처리를 수행하는 경우 발생할 수 있는 게이트 절연 부재(146)의 손상을 방지할 수 있어서 박막 트랜지스터 특성이 불량해지는 것을 방지할 수 있다.
다음, 도 1 및 도 2를 참고하여 공통 전극 표시판(200)을 제조하는 방법에 대하여 간단하게 설명한다.
먼저, 투명 유리 또는 플라스틱 따위로 만들어진 절연 기판(210) 위에 불투명 금속으로 만들어진 차광 부재(220)를 형성한다.
이어서, 색 필터(230)를 형성한다. 색 필터(230)는 적색, 녹색 및 청색 따위의 안료를 포함하는 감광성 유기 물질을 증착, 스핀 코팅 또는 잉크젯 인쇄 따위 로 형성하며, 노광 및 현상하여 소정 패턴을 형성한다.
이어서, 색 필터(230)와 차광 부재(220) 전면에 절연막을 적층하여 덮개층(250)을 형성하고, 그 위에 ITO 또는 IZO 따위의 투명 도전막을 스퍼터링하여 공통 전극(270)을 형성한다.
이어서, 공통 전극(270) 위에 배향막(21)을 도포한다.
다음, 박막 트랜지스터 표시판(100) 위에 액정을 적하한다. 이 때 액정은 격벽(361)과 유기 반도체(154)가 형성되지 않은 영역에 적하될 수 있다.
다음, 액정이 적하되어 있는 박막 트랜지스터 표시판(100)과 공통 전극 표시판(200)을 합착(assembly)한다. 이 때 박막 트랜지스터 표시판(100)의 격벽(361)과 공통 전극 표시판(200)이 직접 맞닿을 수 있으며, 격벽(361)에 의해 셀 간격이 유지된다.
이와 같이 격벽(361)의 두께를 셀 간격과 같게 형성함으로써 간격재를 분사하는 단계 또는 간격재를 패터닝하는 단계를 생략할 수 있어서 공정 및 제조 비용을 줄일 수 있다.
이상에서 본 발명의 바람직한 실시예들에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구 범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
유기 반도체를 가두는 격벽이 셀 간격을 유지함으로써 별도의 간격재가 필요 하지 않으며 간격재에 의해 발생하는 빛샘 불량 및 얼룩과 같은 표시 특성의 불량을 방지할 수 있다. 또한 간격재 형성 단계를 생략할 수 있어서 공정을 줄일 수 있다. 또한 격벽을 셀 간격만큼 두껍게 형성하여 유기 용액이 적하될 개구부의 입구를 충분히 크게 함으로써 별도의 표면 처리 없이도 유기 용액이 격벽 바깥으로 넘쳐 흐르는 것을 방지할 수 있다.

Claims (13)

  1. 제1 기판,
    상기 제1 기판 위에 형성되어 있는 데이터선,
    상기 데이터선과 교차하며 게이트 전극을 포함하는 게이트선,
    상기 데이터선 및 상기 게이트선 위에 형성되어 있으며 상기 게이트 전극을 드러내는 제1 개구부를 가지는 제1 격벽,
    상기 제1 개구부에 형성되어 있는 게이트 절연 부재,
    상기 게이트 절연 부재 위에 형성되어 있으며 상기 데이터선과 연결되어 있는 소스 전극,
    상기 게이트 절연 부재 위에 형성되어 있으며 상기 소스 전극과 마주하는 드레인 전극을 포함하는 화소 전극,
    상기 소스 전극 및 상기 화소 전극 위에 형성되어 있으며 상기 소스 전극 및 상기 드레인 전극의 일부를 드러내는 제2 개구부를 가지는 제2 격벽,
    상기 제2 개구부에 형성되어 있는 유기 반도체,
    상기 제1 기판과 마주하는 제2 기판,
    상기 제2 기판 위에 형성되어 있는 공통 전극, 그리고
    상기 제1 기판과 상기 제2 기판 사이에 끼어있는 액정층
    을 포함하며,
    상기 제2 격벽은 상기 액정층과 실질적으로 동일한 두께로 형성되어 있는 액 정 표시 장치.
  2. 제1항에서,
    상기 제2 격벽은 두께가 2.5 내지 5.5㎛인 액정 표시 장치.
  3. 제1항에서,
    상기 제2 개구부에 위치하며 상기 유기 반도체 위에 형성되어 있는 보호 부재를 더 포함하는 액정 표시 장치.
  4. 제3항에서,
    상기 유기 반도체 및 상기 보호 부재의 두께 합은 상기 제2 격벽의 두께보다 낮은 액정 표시 장치.
  5. 제1항에서,
    상기 제2 개구부는 상기 제1 개구부보다 작은 액정 표시 장치.
  6. 제1항에서,
    상기 데이터선과 평행한 유지 전극선을 더 포함하는 액정 표시 장치.
  7. 제6항에서,
    상기 유지 전극선과 중첩하며 상기 화소 전극과 연결되어 있는 도전체를 더 포함하는 액정 표시 장치.
  8. 제1항에서,
    상기 게이트 절연 부재 및 상기 유기 반도체 중 적어도 하나는 용해성 물질을 포함하는 액정 표시 장치.
  9. 제1 기판 위에 데이터선을 형성하는 단계,
    상기 데이터선 위에 제1 절연막을 형성하는 단계,
    상기 제1 절연막 위에 게이트 전극을 포함하는 게이트선을 형성하는 단계,
    상기 게이트선 및 상기 제1 절연막 위에 제2 절연막을 형성하는 단계,
    상기 제2 절연막을 패터닝하여 상기 게이트 전극을 드러내는 제1 개구부를 가지는 제1 격벽을 형성하는 단계,
    상기 제1 개구부에 게이트 절연 부재를 형성하는 단계,
    상기 게이트 절연 부재 위에 상기 데이터선과 연결되는 소스 전극 및 상기 소스 전극과 마주하는 드레인 전극을 포함하는 화소 전극을 형성하는 단계,
    상기 소스 전극 및 상기 화소 전극 위에 제3 절연막을 형성하는 단계,
    상기 제3 절연막을 패터닝하여 상기 소스 전극 및 상기 드레인 전극의 일부를 드러내는 제2 개구부를 가지는 제2 격벽을 형성하는 단계,
    상기 제2 개구부에 유기 반도체를 형성하는 단계,
    제2 기판 위에 공통 전극을 형성하는 단계, 그리고
    상기 제2 기판과 상기 제2 격벽이 접촉하도록 상기 제1 기판과 상기 제2 기판을 합착하는 단계
    를 포함하는 액정 표시 장치의 제조 방법.
  10. 제9항에서,
    상기 제1 기판과 상기 제2 기판을 합착하는 단계 전에 액정을 적하하는 단계를 더 포함하는 액정 표시 장치의 제조 방법.
  11. 제9항에서,
    상기 유기 반도체를 형성하는 단계 후에
    상기 제2 개구부에 상기 유기 반도체를 덮는 보호 부재를 형성하는 단계를 더 포함하는 액정 표시 장치의 제조 방법.
  12. 제11항에서,
    상기 게이트 절연 부재를 형성하는 단계, 상기 유기 반도체를 형성하는 단계 및 상기 보호 부재를 형성하는 단계 중 적어도 하나는 잉크젯 인쇄 방법으로 수행하는 액정 표시 장치의 제조 방법.
  13. 제9항에서,
    상기 소스 전극 및 상기 화소 전극을 형성하는 단계는 ITO 또는 IZO를 상온에서 증착하는 단계를 포함하는 액정 표시 장치의 제조 방법.
KR1020060033071A 2006-04-12 2006-04-12 액정 표시 장치 및 그 제조 방법 KR101189218B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060033071A KR101189218B1 (ko) 2006-04-12 2006-04-12 액정 표시 장치 및 그 제조 방법
US11/515,566 US7679712B2 (en) 2006-04-12 2006-09-05 Liquid crystal display comprising a semiconductor formed in an opening of a partition formed on a source electrode and a drain electrode and method of manufacturing thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060033071A KR101189218B1 (ko) 2006-04-12 2006-04-12 액정 표시 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20070101682A KR20070101682A (ko) 2007-10-17
KR101189218B1 true KR101189218B1 (ko) 2012-10-09

Family

ID=38604483

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060033071A KR101189218B1 (ko) 2006-04-12 2006-04-12 액정 표시 장치 및 그 제조 방법

Country Status (2)

Country Link
US (1) US7679712B2 (ko)
KR (1) KR101189218B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1603264B1 (fr) * 2004-06-04 2013-02-27 France Télécom Procédé et dispositif de réception d'un signal ayant subi un précodage linéaire et un codage de canal
JP5148086B2 (ja) * 2005-08-18 2013-02-20 三星電子株式会社 有機薄膜トランジスタ表示板
JP5072952B2 (ja) * 2007-03-07 2012-11-14 シャープ株式会社 液晶表示パネル、液晶表示装置及びテレビジョン受信機
KR101490480B1 (ko) * 2008-07-07 2015-02-06 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
JP2010156960A (ja) 2008-12-03 2010-07-15 Semiconductor Energy Lab Co Ltd 液晶表示装置
KR101490491B1 (ko) * 2008-12-23 2015-02-05 삼성디스플레이 주식회사 액정 표시 장치
KR101626054B1 (ko) 2009-10-19 2016-06-01 삼성디스플레이 주식회사 표시 기판, 이의 제조 방법 및 이를 포함하는 표시 장치
CN102736325B (zh) * 2011-03-31 2015-08-12 京东方科技集团股份有限公司 一种像素结构及其制造方法、显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5181132A (en) 1990-05-31 1993-01-19 Canon Kabushiki Kaisha Liquid crystal device and method for producing the same with metal spacer in hole of thin film device's insulator
US6690445B2 (en) 2000-04-21 2004-02-10 Nec Lcd Technologies, Ltd. Liquid crystal display having particular spacers and concaves

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4362882B2 (ja) 1999-01-13 2009-11-11 ソニー株式会社 液晶パネル、液晶パネルの製造方法および液晶表示装置
JP2000269504A (ja) * 1999-03-16 2000-09-29 Hitachi Ltd 半導体装置、その製造方法及び液晶表示装置
JP3498020B2 (ja) 1999-09-29 2004-02-16 Ｎｅｃ液晶テクノロジー株式会社 アクティブマトリックス基板及びその製造方法
JP4801278B2 (ja) 2001-04-23 2011-10-26 株式会社半導体エネルギー研究所 発光装置及びその作製方法
JP2003186023A (ja) 2001-12-19 2003-07-03 Hitachi Ltd 液晶表示装置
KR100431361B1 (ko) 2001-12-29 2004-05-14 엘지.필립스 엘시디 주식회사 무전해 도금법을 이용한 액정표시장치
JP4618990B2 (ja) 2002-08-02 2011-01-26 株式会社半導体エネルギー研究所 有機薄膜トランジスタ及びその作製方法、並びに有機薄膜トランジスタを有する半導体装置
JP4252297B2 (ja) 2002-12-12 2009-04-08 株式会社日立製作所 発光素子およびこの発光素子を用いた表示装置
KR20040059001A (ko) 2002-12-27 2004-07-05 엘지.필립스 엘시디 주식회사 공정을 단순화한 액정표시장치의 제조방법
KR100973811B1 (ko) 2003-08-28 2010-08-03 삼성전자주식회사 유기 반도체를 사용한 박막 트랜지스터 표시판 및 그 제조방법
KR100544133B1 (ko) 2003-09-25 2006-01-23 삼성에스디아이 주식회사 능동구동형 평판표시장치
JP2005142474A (ja) 2003-11-10 2005-06-02 Canon Inc 電界効果型トランジスタおよびその製造方法
JP2005165082A (ja) 2003-12-04 2005-06-23 Sharp Corp 液晶表示装置及びその製造方法
KR20050068268A (ko) 2003-12-29 2005-07-05 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판 제조 방법
KR100616706B1 (ko) 2004-05-10 2006-08-28 엘지.필립스 엘시디 주식회사 유기전계발광 소자 및 그 제조방법
TWI243460B (en) * 2005-02-16 2005-11-11 Ind Tech Res Inst Organic semiconductor device with multi-protective layers and the making method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5181132A (en) 1990-05-31 1993-01-19 Canon Kabushiki Kaisha Liquid crystal device and method for producing the same with metal spacer in hole of thin film device's insulator
US6690445B2 (en) 2000-04-21 2004-02-10 Nec Lcd Technologies, Ltd. Liquid crystal display having particular spacers and concaves

Also Published As

Publication number Publication date
US7679712B2 (en) 2010-03-16
US20070242179A1 (en) 2007-10-18
KR20070101682A (ko) 2007-10-17

Similar Documents

Publication Publication Date Title
US7919778B2 (en) Making organic thin film transistor array panels
KR101090250B1 (ko) 유기 반도체를 이용한 박막 트랜지스터 표시판 및 그 제조방법
KR101415560B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101189218B1 (ko) 액정 표시 장치 및 그 제조 방법
KR101197053B1 (ko) 유기 박막 트랜지스터 표시판 및 그 제조 방법
KR101187205B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US20070109457A1 (en) Organic thin film transistor array panel
KR101261608B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20070062859A (ko) 표시장치와 이의 제조방법
JP5148086B2 (ja) 有機薄膜トランジスタ表示板
US20090096949A1 (en) Thin film transistor array panel, method for manufacturing the same and display device with the same
KR101197059B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20070063300A (ko) 유기 박막 트랜지스터 표시판 및 그 제조 방법
KR20080026957A (ko) 박막 트랜지스터 표시판의 제조 방법
KR101240654B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20080013300A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101251997B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20070115221A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101240653B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101189274B1 (ko) 유기 박막 트랜지스터 표시판 및 그 제조 방법
KR20070094252A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20070056598A (ko) 표시 장치 및 그 제조 방법
KR20080026989A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20070091924A (ko) 표시 장치 및 그 제조 방법
KR20070096609A (ko) 박막 트랜지스터 표시판 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150930

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170928

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181001

Year of fee payment: 7