KR100616706B1 - 유기전계발광 소자 및 그 제조방법 - Google Patents

Abstract

본 발명에 의한 유기전계발광 소자는, 화상이 구현되는 영역인 서브픽셀이 정의되어 있으며, 서로 일정간격 이격되어 대향되게 배치된 제 1, 2 기판과; 상기 제 1기판에 서브픽셀 단위로 형성된 적어도 하나 이상의 박막트랜지스터를 가지는 어레이 소자와; 상기 각 서브픽셀 별로 어레이 소자의 구동 박막트랜지스터와 전기적으로 연결되는 전기적 연결패턴과; 상기 제 2기판 내부면에 위치하는 유기전계발광 다이오드 소자용 제 1전극과; 상기 제 1전극 상부의 각 서브픽셀을 구획하는 외곽 영역에 형성된 버퍼와; 상기 버퍼 상에 형성된 격벽 및 상기 격벽의 내측면에 상기 서브픽셀을 둘러싸는 타입(well type)으로 형성되고, 상기 박막트랜지스터와 전기적으로 연결되는 연결패턴과 접촉되는 전도성 스페이서와; 상기 각 서브 픽셀에서 상기 버퍼에 의해 정의된 영역 내에서 형성되는 유기전계 발광층과; 상기 유기전계 발광층이 형성된 제 2기판 상에 형성되는 유기전계발광 다이오드의 제 2전극이 포함되는 것을 특징으로 한다.

Description

유기전계발광 소자 및 그 제조방법{Organic Electro luminescence Device and fabrication method thereof}

도 1은 종래의 유기전계발광 소자에 대한 개략적인 단면도.

도 2는 듀얼 패널 타입의 유기전계발광 소자의 개략적인 단면도.

도 3은 도 2에 도시된 듀얼 패널 타입 유기전계발광 소자의 제 2기판에 대한 개략적인 평면도.도 4는 본 발명에 의한 듀얼 패널 타입의 유기전계발광 소자의 개략적인 단면도.

도 5는 도 4에 도시된 듀얼 패널 타입의 유기전계발광 소자의 제 2기판에 대한 개략적인 평면도.

도 6a 내지 도 6f는 본 발명에 의한 유기전계발광 소자의 제조 공정을 나타내는 공정단면도.

<도면의 주요 부분에 대한 부호의 설명>

410 : 제 1기판 412 : 전기적 연결패턴

430 : 제 2기판 433 : 버퍼

434 : 격벽 435 : 전도성 스페이서

500 : 서브픽셀

본 발명은 유기전계발광 소자에 관한 것으로, 듀얼 패널 타입의 유기전계발광 소자 및 그 제조방법에 관한 것이다.

평판디스플레이(FPD ; Flat Panel Display) 분야에서, 지금까지는 가볍고 전력소모가 적은 액정표시장치(LCD ; Liquid Crystal Display Device)가 가장 주목받는 디스플레이 소자였지만, 상기 액정표시장치는 발광소자가 아니라 수광소자이며 밝기, 콘트라스트(contrast), 시야각, 그리고 대면적화 등에 기술적 한계가 있기 때문에 이러한 단점을 극복할 수 있는 새로운 평판디스플레이 소자에 대한 개발이 활발하게 전개되고 있다.

새로운 평판디스플레이 중 하나인 상기 유기전계발광 소자는 자체발광형이기 때문에 액정표시장치에 비해 시야각, 콘트라스트 등이 우수하며 백라이트가 필요하지 않기 때문에 경량 박형이 가능하고, 소비전력 측면에서도 유리하다.

그리고, 직류 저전압 구동이 가능하고 응답속도가 빠르며 전부 고체이기 때문에 외부충격에 강하고 사용 온도범위도 넓으며, 특히 제조비용 측면에서도 저렴한 장점을 가지고 있다. 특히, 상기 유기전계발광 소자의 제조공정에는, 액정표시장치나 PDP(Plasma Display Panel)와 달리 증착 및 봉지(encapsulation) 장비가 전부라고 할 수 있기 때문에, 공정이 매우 단순하다.

또한, 각 화소마다 스위칭 소자인 박막트랜지스터를 가지는 액티브 매트릭스방식으로 유기전계발광 소자를 구동하게 되면, 낮은 전류를 인가하더라도 동일한 휘도를 나타내므로 저소비 전력, 고정세, 대형화가 가능한 장점을 가진다.

도 1은 종래의 유기전계발광 소자에 대한 개략적인 단면도로서, 이는 하부 발광방식으로 동작하는 AMOLED의 단면 구조를 나타내고 있다.

도시한 바와 같이, 제 1, 2 기판(10, 30)이 서로 대향되게 배치되어 있고, 제 1, 2 기판(10, 30)의 가장자리부는 씰패턴(40 ; seal pattern)에 의해 봉지되어 있는 구조에 있어서, 제 1 기판(10)의 투명 기판(1) 상부에는 서브 픽셀별로 박막트랜지스터(T)가 형성되어 있고, 박막트랜지스터(T)와 연결되어 제 1 전극(12)이 형성되어 있고, 박막트랜지스터(T) 및 제 1 전극(12) 상부에는 박막트랜지스터(T)와 연결되어 제 1 전극(12)과 대응되게 배치되는 적(Red), 녹(Green), 청(Blue) 컬러를 띠는 발광물질을 포함하는 유기전계발광층(14)이 형성되어 있고, 유기전계발광층(14) 상부에는 제 2 전극(16)이 형성되어 있다.

상기 제 1, 2 전극(12, 16)은 유기전계발광층(14)에 전계를 인가해주는 역할을 한다.

그리고, 전술한 씰패턴(40)에 의해서 제 2 전극(16)과 제 2 기판(30) 사이는 일정간격 이격되어 있으며, 도면으로 제시하지는 않았지만, 제 2 기판(30)의 내부면에는 외부로부터 인입되는 수분을 흡수하는 흡습제(미도시) 및 흡습제와 제 2 기판(30)간의 접착을 위한 반투성 테이프(미도시)가 포함된다.

한 예로, 하부발광방식 구조에서 상기 제 1 전극(12)을 양극(anode)으로, 제 2 전극(16)을 음극(cathode)으로 구성할 경우 제 1 전극(12)은 투명도전성 물질에서 선택되고, 제 2 전극(16)은 일함수가 낮은 금속물질에서 선택되며, 이런 조건 하에서 상기 유기전계발광층(14)은 제 1 전극(12)과 접하는 층에서부터 정공주입층(14a ; hole injection layer), 정공수송층(14b ; hole transporting layer), 발광층(14c ; emission layer), 전자수송층(14d ; electron transporting layer) 순서대로 적층된 구조를 이룬다.

이때, 상기 발광층(14c)은 서브픽셀별로 적, 녹, 청 컬러를 구현하는 발광물질이 차례대로 배치된 구조를 가진다.

이와 같이, 기존의 유기전계발광 소자는 어레이 소자와 유기전계발광 다이오드가 동일 기판 상에 적층된 구조로 이루어지는 것을 특징으로 하였다.

그러나, 앞서 설명한 종래의 하부 발광방식의 유기전계발광 소자는, 상기 어레이 소자 및 유기전계발광 다이오드가 형성된 기판과 별도의 인캡슐레이션용 기판의 합착을 통해 소자를 제작하는데, 이 경우 어레이 소자의 수율과 유기전계발광 다이오드의 수율의 곱이 유기전계발광 소자의 수율을 결정하기 때문에, 후반 공정에 해당되는 유기전계발광 다이오드 공정에 의해 전체 공정 수율이 크게 제한되는 문제점이 있다. 예를 들어, 어레이 소자가 양호하게 형성되었다 하더라도, 1000Å 정도의 박막을 사용하는 유기전계발광층의 형성 시 이물이나 기타 다른 요소에 의해 불량이 발생하게 되면, 유기전계발광 소자는 불량 등급으로 판정된다.

이로 인하여, 양품의 어레이 소자를 제조하는데 소요되었던 제반 경비 및 재료비 손실이 초래되고, 생산수율이 저하되는 문제점이 있다.

그리고, 하부발광방식은 인캡슐레이션에 의한 안정성 및 공정이 자유도가 높은 반면 개구율의 제한이 있어 고해상도 제품에 적용하기 어려운 문제점이 있고, 상부발광방식은 박막트랜지스터 설계가 용이하고 개구율 향상이 가능하기 때문에 제품수명 측면에서 유리하지만, 기존의 상부발광방식 구조에서는 유기전계발광층 상부에 통상적으로 음극이 위치함에 따라 재료선택폭이 좁기 때문에 투과도가 제한되어 광효율이 저하되는 등의 문제점이 있다.

본 발명은 듀얼 패널 타입 유기전계발광 소자에 있어서, 상부기판 및 하부기판을 전기적으로 연결하는 전도성 스페이서가 상부기판 상에서 상부기판의 각 서브픽셀를 감싸는 구조로 형성됨으로써, 고분자 물질로 이루어지는 유기전계발광층을 균일하게 형성할 수 있도록 하는 유기전계발광 소자 및 그 제조방법을 제공함에 그 목적이 있다.

상기 목적을 달성하기 위하여 본 발명에 의한 유기전계발광 소자는, 화상이 구현되는 영역인 서브픽셀이 정의되어 있으며, 서로 일정간격 이격되어 대향되게 배치된 제 1, 2 기판과; 상기 제 1기판에 서브픽셀 단위로 형성된 구동 박막트랜지스터를 가지는 어레이 소자와; 상기 각 서브픽셀 별로 어레이 소자의 구동 박막트랜지스터와 전기적으로 연결되는 전기적 연결패턴과; 상기 제 2기판 내부면에 위치하는 유기전계발광 다이오드 소자용 제 1전극과; 상기 제 1전극 상부의 각 서브픽셀을 구획하는 외곽 영역에 형성된 버퍼와; 상기 버퍼 상에 형성된 격벽 및 상기 격벽 내측면의 버퍼 상에 상기 서브픽셀을 둘러싸는 타입(well type)으로 형성되고, 상기 박막트랜지스터와 전기적으로 연결되는 전기적 연결패턴과 접촉되는 전도성 스페이서와; 상기 각 서브 픽셀에서 상기 버퍼에 의해 정의된 영역 내에서 형성되는 유기전계 발광층과; 상기 유기전계 발광층이 형성된 제 2기판 상에 형성되는 유기전계발광 다이오드의 제 2전극이 포함되는 것을 특징으로 한다.

여기서, 상기 전도성 스페이서는 round taper를 갖는 구조로 형성되고, 상기 격벽은 역 taper를 갖는 구조로 형성되고, 상기 전도성 스페이서는 및 격벽은 금속 재질로 형성되며, 상기 전도성 스페이서는 상기 제 2전극과 전기적으로 연결된 상태임을 특징으로 한다.

또한, 상기 전도성 스페이서는 상기 격벽보다 높게 형성되고, 상기 유기전계발광층은 고분자 물질로 형성됨을 특징으로 한다.

또한, 본 발명에 의한 유기전계발광 소자 제조방법은, 제 1기판 내부면에 서브픽셀 단위로 형성된 구동 박막트랜지스터를 갖는 어레이 소자가 형성되는 단계와; 고, 상기 어레이 소자에 구비된 구동 박막트랜지스터(T)의 드레인 전극과 전기적으로 연결되는 전기적 연결패턴이 형성되는 단계와; 제 2기판의 투명기판 상에 유기전계발광 다이오드의 제 1전극이 형성되는 단계와; 상기 제 1전극의 상부 영역 중 각 서브픽셀을 구획하는 서브픽셀의 외곽 영역에 버퍼가 형성되는 단계와; 상기 버퍼가 형성된 영역 상에 격벽 및 상기 격벽 내측면의 버퍼 상에 상기 서브픽셀을 둘러싸는 타입(well type)의 전도성 스페이서가 형성되는 단계와; 각 서브 픽셀에 있어 상기 버퍼에 의해 정의된 영역 내에서 유기전계 발광층이 형성되는 단계와; 상기 유기전계 발광층이 형성된 제 2기판 상에 유기전계발광 다이오드의 제 2전극이 형성되는 단계와; 상기 제 1, 2기판이 상기 전기적 연결패턴 및 전도성 스페이서의 접촉에 의해 전기적으로 연결되고, 상기 제 1, 2기판이 합착되는 단계가 포함되는 것을 특징으로 한다.

앞서 설명한 종래의 하부발광 방식 및 상부발광 방식의 유기전계발광 소자의 문제점을 극복하게 위해 제시된 구조로 듀얼 패널 타입의 유기전계발광 소자를 들 수 있으며, 이하 본 발명의 설명에 앞서 듀얼 패널 타입의 유기전계발광 소자에 대해 설명하도록 한다.

도 2는 듀얼 패널 타입의 유기전계발광 소자의 개략적인 단면도로서, 설명의 편의상 하나의 픽셀 영역을 중심으로 도시하였다.

도시한 바와 같이, 서로 일정간격 이격 되게 제 1, 2 기판(110, 130)이 배치되어 있고, 제 1 기판(110)의 투명 기판(100) 내부면에는 어레이 소자(120)가 형성되어 있고, 제 2 기판(130)의 투명 기판(101) 내부면에는 유기전계발광 다이오드 소자(E)가 형성되어 있으며, 상기 제 1 및 2기판(110, 130)의 가장자리부는 씰패턴(140 ; seal pattern)에 의해 봉지 된다.

상기 유기전계발광 다이오드(E)에는, 공통전극으로 이용되는 제 1 전극(132)과, 제 1 전극(132) 하부에서 서브픽셀별 경계부에 위치하는 격벽(134 ; second electrode separator)과, 격벽(134)내 영역에서 유기전계발광층(136), 제 2 전극(138)이 차례대로 서브픽셀 단위로 분리된 패턴으로 형성되어 있다.

또한, 각 서브픽셀 내에 형성되는 유기전계발광층(136)을 구획하고, 전도성 스페이서(114)에 의해 상기 제 1전극(132) 및 제 2전극(138)이 단락되는 것을 극복하기 위해 버퍼(133)가 형성된다.

상기 유기전계발광층(136)은 제 1 캐리어 전달층(136a), 발광층(136b), 제 2 캐리어 전달층(136c)가 차례대로 적층된 구조로 이루어지며, 상기 제 1, 2 캐리어 전달층(136a, 136c)은 발광층(136b)에 전자(electron) 또는 정공(hole)을 주입(injection) 및 수송(transporting)하는 역할을 한다.

상기 제 1, 2 캐리어 전달층(136a, 136c)은 양극 및 음극의 배치구조에 따라 정해지는 것으로, 한 예로 상기 발광층(136b)이 고분자 물질에서 선택되고, 제 1 전극(132)을 양극, 제 2 전극(138)을 음극으로 구성하는 경우에는 제 1 전극(132)과 연접하는 제 1 캐리어 전달층(136a)은 정공주입층, 정공수송층이 차례대로 적층된 구조를 이루고, 제 2 전극(138)과 연접하는 제 2 캐리어 전달층(136c)은 전자주입층, 전자수송층이 차례대로 적층된 구조로 이루어진다.

또한, 상기 유기전계발광층(136)은 고분자 물질 또는 저분자 물질로 형성할 수 있는데, 저분자 물질로 형성하는 경우는 진공 증착법을 통해 형성하고, 고분자 물질로 형성하는 경우는 잉크젯 방법을 통해 형성하게 된다.

그리고, 상기 어레이 소자(120)는 박막트랜지스터(T)를 포함하는 소자로써, 상기 유기전계발광 다이오드(E)에 전류를 공급하기 위하여, 서브픽셀 단위로 제 2 전극(138)과 박막트랜지스터(T)를 연결하는 위치에 기둥형상의 전도성 스페이서(114)가 위치한다.

상기 전도성 스페이서(114)는 일반적인 액정표시장치용 스페이서와 달리, 셀갭 유지 기능보다 두 기판을 전기적으로 연결시키는 것을 주목적으로 하는 것으로, 두 기판 간의 사이 구간에서 기둥형상으로 일정 높이를 가지는 특성을 갖는다.

즉, 상기 전도성 스페이서(114)는 제 1기판(110)에 서브픽셀 단위로 구비된 박막트랜지스터(T)의 드레인 전극(112)과 제 2기판(130)에 구비된 제 2전극(138)을 전기적으로 연결하는 역할을 수행하는 것으로, 유기절연막 등으로 형성된 기둥형상의 스페이서에 금속이 입혀진 것이며, 이는 제 1, 2기판(110, 130)의 픽셀을 일대일로 합착하여 전류를 통하게 하는 역할을 한다.

상기 전도성 스페이서(114)와 박막트랜지스터(T)의 연결부위를 좀 더 상세히 설명하면, 박막트랜지스터(T)를 덮는 영역에 드레인 전극(112)을 일부 노출시키는 드레인 콘택홀(122)을 가지는 보호층(124)이 형성되어 있고, 보호층(124) 상부에는 드레인 콘택홀(122)을 통해 드레인 전극(112)과 연결되어 전도성 스페이서(114)가 위치한다.

여기서, 상기 박막트랜지스터(T)는, 상기 유기전계발광 다이오드(E)와 연결되는 구동용 박막트랜지스터에 해당된다.

상기 전도성 스페이서(114)의 외부를 이루는 금속은 전도성 물질에서 선택되며, 바람직하기로는 연성을 띠고, 비저항값이 낮은 금속물질에서 선택되는 것이 바람직하다.

그리고, 상기 유기전계발광층(136)에서 발광된 빛을 제 2 기판(130) 쪽으로 발광시키는 상부발광방식인 것을 특징으로 한다.

이에 따라, 상기 제 1 전극(132)은 투광성을 가지는 도전성 물질에서 선택되는 것을 특징으로 하고, 상기 제 2 전극(138)은 불투명 금속물질에서 선택되는 것이 바람직하다.

또한, 상기 제 1, 2 기판(110, 130)간의 이격공간(I)은 비활성 기체 또는 절연성 액체로 채워질 수 있다.

도면으로 제시하지 않았지만, 상기 어레이 소자(120)는 주사선과, 주사선과 교차하며, 서로 일정간격 이격되는 신호선 및 전력 공급선과, 주사선과 신호선이 교차하는 지점에 위치하는 스위칭 박막트랜지스터 그리고, 스토리지 캐패시터를 더욱 포함한다.

이와 같은 듀얼 패널 타입의 유기전계발광 소자는, 어레이 소자와 유기전계발광 다이오드 소자를 서로 다른 기판 상에 구성하기 때문에, 기존의 어레이 소자와 유기전계발광 다이오드 소자를 동일 기판 상에 형성하는 경우와 비교할 때, 어레이 소자의 수율에 유기전계발광 다이오드 소자가 영향을 받지 않아 각 소자의 생산관리 측면에서도 양호한 특성을 나타낼 수 있다.

또한, 전술한 조건 하에서 상부발광방식으로 화면을 구현하게 되면, 개구율을 염두하지 않고 박막트랜지스터를 설계할 수 있어 어레이 공정효율을 높일 수 있고, 고개구율/고해상도 제품을 제공할 수 있으며, 듀얼 패널(dual panel) 타입으로 유기전계발광 다이오드 소자를 형성하기 때문에, 기존의 상부발광방식보다 외기를 효과적으로 차단할 수 있어 제품의 안정성을 높일 수 있다.

또한, 종래의 하부발광방식 제품에서 발생되었던 박막트랜지스터 설계에 대해서도 유기전계발광 다이오드 소자와 별도의 기판에 구성함에 따라, 박막트랜지스터 배치에 대한 자유도를 충분히 얻을 수 있고, 유기전계발광 다이오드 소자의 제 1 전극을 투명 기판 상에 형성하기 때문에, 기존의 어레이 소자 상부에 제 1 전극 을 형성하는 구조와 비교해볼 때, 제 1 전극에 대한 자유도를 높일 수 있는 장점을 가지게 된다.

그러나, 상기 듀얼 패널 타입의 유기전계발광 소자에서, 상기 유기전계발광층(136)을 고분자 물질로 형성하는 경우는, 상기 전도성 스페이서(114)의 제 2기판(130)에 접하는 위치가 유기전계발광층(136)이 형성된 위치 즉, 발광 영역 내이면 고분자 잉크의 흐름을 방해하게 되는 문제점이 발생한다.

따라서, 상기 고분자 유기전계발광층(136)이 구비되는 경우는 상기 전도성 스페이서(114)가 상기 제 2기판 상(130)의 각 픽셀의 일측 구석 영역에 위치 되어야 하는데, 그러기 위해서는 제 1기판(110)에 구비된 박막트랜지스터의 위치 및 형태 등 어레이 소자의 설계가 이에 의해 상당히 제한을 받게 되는 문제점이 있다.

도 2에 도시된 바와 같이 종래의 어레이 소자(120) 설계에 의하면 구동 박막트랜지스터(T)의 드레인 전극(112)에 접속되어 구비된 전도성 스페이서(114)는, 상기 제 1기판(110)과 제 2기판(130)이 정확하게 얼라인(align)되어 합착될 경우 제 2기판(130) 상의 발광영역(즉, 유기전계발광층(136)이 형성된 영역)의 가운데 위치에 접하게 되는 것이 일반적이다.

도 3은 도 2에 도시된 듀얼 패널 타입 유기전계발광 소자의 제 2기판에 대한 개략적인 평면도로서, 설명의 편의상 하나의 픽셀 영역(즉, 3개의 서브픽셀)을 중심으로 도시하였다.

도 3에 도시된 바와 같이, 각각의 서브픽셀(300)은 버퍼(133) 및 격벽(134)에 의해 서로 구획, 분리되어 있으며, 상기 각 서브픽셀의 버퍼(133) 내 영역에 유 기전계발광층(136)이 형성되어 있다.

여기서, 제 1기판(도 2의 110)의 각 서브픽셀에 구비된 전도성 스페이서(도 2의 114)와 접촉되는 부분은, 앞서 설명한 바와 같이 제 2기판(도 2의 130) 상의 발광영역(유기전계발광층이 형성된 영역)의 가운데 위치가 된다.

즉, 전도성 스페이서 접촉 영역(310)은 도 3에 도시된 바와 같이 제 2기판의 각 서브픽셀(300)의 가운데 영역에 형성되는데, 이 때, 상기 유기전계발광층(136)이 고분자 물질로 형성되는 경우 상기 전도성 스페이서 접촉 영역(310)은 앞서 설명한 바와 같이 고분자 잉크의 흐름을 방해하여 균일한 필름을 얻지 못하게 된다.

다시 말하면, 상기 각 서브픽셀(300)에 고분자 유기발광 물질 잉크(ink)를 제팅(jetting)할 때, 상기 전도성 스페이서 접촉 영역(310)에 의한 높이 단차 및 표면 에너지의 차이로 인해 잉크가 서브픽셀에 균일하게 스프레딩(spreading)되는 것이 방해되는 것이다.

결과적으로 도 2 및 도 3에 도시된 듀얼 패널 타입의 유기전계발광 소자의 구조에 의할 경우는 유기전계발광층(136)을 고분자 물질로 형성하는데, 상당한 어려움이 있다는 단점이 있는 것이다.

본 발명은 상기와 같은 문제점을 극복하기 위해 창출된 것으로 이하 도면을 참조하여 보다 상세히 설명하도록 한다.

도 4는 본 발명에 의한 듀얼 패널 타입의 유기전계발광 소자의 개략적인 단면도로서, 설명의 편의상 소정의 서브픽셀 영역을 중심으로 도시하였다.

또한, 도 5는 도 4에 도시된 듀얼 패널 타입의 유기전계발광 소자의 제 2기 판에 대한 개략적인 평면도를 나타낸 것이다.

단, 도 2와 동일한 구성요소에 대해서는 동일한 도면부호를 사용하며, 동일한 구성요소에 대한 설명은 생략하도록 한다.

본 발명은 듀얼 패널 타입 유기전계발광 소자에 있어서, 제 1기판 및 제 2기판을 전기적으로 연결하는 전도성 스페이서가 제 2기판 상에서 제 2기판의 각 서브픽셀를 감싸는 구조 즉, 각 서브픽셀의 외곽부에 형성됨으로써, 고분자 물질로 이루어지는 유기전계발광층을 균일하게 형성할 수 있도록 함을 그 특징으로 한다.

즉, 본 발명은 제 1기판 및 제 2기판을 전기적으로 연결하는 전도성 스페이서가 제 1기판 상에 형성되는 것이 아니라, 제 2기판 상에 구비된 각 서브픽셀의 외곽부에 형성되는 것으로, 이를 통해 상기 제 2기판의 각 서브픽셀 내에 형성되는 고분자 유기전계발광층이 균일하게 형성될 수 있도록 하는 것이다.

도 4에 도시된 바와 같이 본 발명에 의한 유기전계발광 소자는, 제 2기판(430)의 투명 기판(101) 상에 유기전계발광 다이오드(E)의 제 1전극(132)이 전면에 형성되어 있으며, 상기 제 1전극(132)의 상부의 소정 영역 즉, 각 서브픽셀을 구획하는 서브픽셀의 외곽 영역에 버퍼(433)가 형성되고, 상기 버퍼(433)가 형성된 영역 상에 격벽(434) 및 전도성 스페이서(435)가 형성된다.

여기서, 상기 버퍼(433)는 각각의 서브 픽셀의 영역을 구획하는 역할 및 유기전계 발광층(136)이 형성되는 영역을 정의하는 역할을 수행한다.

즉, 버퍼(433)가 상기 제 1전극(132)의 외곽부에 형성됨으로써, 각 서브 픽셀의 영역을 구획하며, 또한, 유기전계 발광층(136)은 각 서브 픽셀에 있어서 상기 버퍼(433)에 의해 정의된 영역 내에서만 형성된다.

또한, 상기 격벽(434)은 각 서브픽셀에 형성되는 제 2전극(138)을 각 서브픽셀 별로 분리하는 역할을 수행하며, 상기 격벽(434)의 안쪽으로 전도성 스페이서(435)가 형성된다.

상기 전도성 스페이서(435)는 앞서 설명한 바와 같이 제 1기판(410)에 구비된 각 서브픽셀의 구동 박막트랜지스터(T)와 제 2기판(430)에 구비된 각 서브픽셀의 제 2전극(138)을 전기적으로 연결하는 역할을 수행하는 것으로, 상기 버퍼(433)의 상부에 서브픽셀을 둘러싸는 타입(well type)으로 형성된다.

이 때, 상기 전도성 스페이서(435)는 round taper를 갖는 구조 즉, 끝단부가 둥근 형태로 형성되고, 상기 격벽(434)은 역 taper를 갖는 구조로 형성되며, 상기 전도성 스페이서(435)는 및 격벽(434)은 금속 재질로 형성된다. 여기서, 상기 전도성 스페이서(435)는 상기 격벽(434)보다 높게 형성되는데, 이는 추후 제 1, 2기판의 합착시 상기 전도성 스페이서(435)가 제 1기판(410)과 접촉하기 위함이다.

그리고, 상기 각 서브픽셀 별 버퍼(433) 내의 영역에 유기전계 발광층(136)이 형성되고, 상기 유기전계발광층(136)을 포함한 제 2기판 상에 제 2전극(138)이 형성된다.

여기서, 상기 유기전계발광층(136)은 고분자 물질로 형성됨을 특징으로 하며, 상기 제 2전극(138)은 격벽(434)에 의해 각 서브픽셀 별로 나뉘어 지므로 결과적으로 화소전극의 역할을 수행하게 된다. 또한, 상기 전도성 스페이서(435)는 금속 재질로 형성되어 있으므로, 상기 제 2전극(138)과 전기적으로 연결된 상태에 있 는 것이다.

또한, 제 1기판(410) 상에 형성된 어레이 소자(120)는 구동 박막트랜지스터(T)를 포함하는 소자로써, 제 2기판(430) 상에 형성된 상기 유기전계발광 다이오드(E)에 전류를 공급하기 위하여, 상기 제 2기판 상에 형성된 전도성 스페이서(435)와 전기적으로 접촉되는 전기적 연결패턴(412)이 형성되어 있다.

여기서, 상기 전기적 연결패턴(412)은 도시된 바와 같이 각 서브픽셀에 구비된 구동 박막트랜지스터(T)의 드레인 전극(112)과 전기적으로 연결되는데, 이에 따라 결과적으로 제 2기판 상에 형성된 유기전계발광 다이오드(E)와 상기 박막트랜지스터(T)의 드레인 전극(112)은 전기적으로 연결되는 것이다.

단, 상기 전기적 연결패턴(412)는 상기 전도성 스페이서(435)와 일체형으로 형성될 수 있으며, 이 경우 상기 전도성 스페이서(435)는 구동 박막트랜지스터(T)의 드레인 전극(112) 및 제 2기판 상에 형성된 유기전계발광 다이오드(E)를 전기적으로 연결하는 역할을 하게 된다.

도 5를 참조하면, 제 2기판에 구비된 각각의 서브픽셀(500)은 버퍼(433) 및 격벽(434)에 의해 서로 구획, 분리되어 있으며, 상기 각 서브픽셀의 버퍼(433) 내 영역에 유기전계발광층(136)이 형성되어 있다.

또한, 상기 버퍼(433)의 상부 영역에 상기 서브픽셀 즉, 유기전계발광층(136)을 둘러싸는 형태(well type)의 전도성 스페이서(435)가 형성되어 있으며, 이는 상기 격벽(434)의 안쪽으로 형성되어 있다.

이 때, 상기 전도성 스페이서(435)는 round taper를 갖는 구조 즉, 끝단부가 둥근 형태로 형성되고, 상기 격벽(434)은 역 taper를 갖는 구조로 형성되며, 상기 전도성 스페이서(435)는 및 격벽(434)은 금속 재질로 형성된다.

상기와 같은 구조에 의해 전도성 스페이서(435)의 위치를 서브픽셀의 안쪽 영역(유기전계발광층이 형성된 발광영역)에서 바깥쪽 영역으로 이동시킴으로써, 고분자 유기물질 잉크(ink)의 흐름을 방지하지 않게 되는 것이다.

도 6a 내지 도 6f는 본 발명에 의한 유기전계발광 소자의 제조 공정을 나타내는 공정단면도이다. 단, 이는 도 4에 도시된 단면도를 중심으로 도시된 것이다.

먼저 도 6a를 참조하면, 제 1 기판 상에 어레이 소자가 형성된다.

일 례로 상기 어레이 소자(120)를 구성하는 박막트랜지스터(T)가 도시된 바와 같이 폴리 실리콘 박막트랜지스터인 경우, 상기 단계는 투명 기판(100) 상에 버퍼층을 형성하는 단계와, 버퍼층 상부에 반도체층 및 캐패시터 전극을 형성하는 단계와, 반도체층 상부에 게이트 전극, 소스 및 드레인 전극을 형성하는 단계와, 상기 캐패시터 전극 상부에 위치하며, 상기 소스 전극과 연결되는 파워 전극을 형성하는 단계를 포함한다.

또한, 상기 어레이 소자가 형성되면, 상기 어레이 소자(120)에 구비된 구동 박막트랜지스터(T)의 드레인 전극(112)과 전기적으로 연결되는 전기적 연결패턴(412)이 형성된다.

상기 전기적 연결패턴과 구동 박막트랜지스터(T)의 연결부위를 좀 더 상세히 설명하면, 박막트랜지스터(T)를 덮는 영역에 드레인 전극(112)을 일부 노출시키는 드레인 콘택홀(122)을 가지는 보호층(124)이 형성되어 있고, 보호층(124) 상부에는 드레인 콘택홀(122)을 통해 드레인 전극(112)과 연결되어 전기적 연결패턴(412)이 위치한다. 상기 전기적 연결패턴(412)은 추후 제 2기판 상에 형성될 전도성 스페이서와 접촉되어 결과적으로 제 1기판과 제 2기판을 전기적으로 연결하는 역할을 하게 된다.

단, 상기 전기적 연결패턴(412)는 상기 전도성 스페이서(435)와 일체형으로 형성될 수 있다.

다음으로 도 6b에 도시된 바와 같이, 제 2기판의 투명기판(101) 상에 유기전계발광 다이오드의 제 1전극(132)이 형성된다.

이 때, 상기 제 1전극(532)은 투명 도전물질로서 ITO(Indium-Tin-Oxide) 전극이 사용되는 것이 바람직하다.

다음으로 도 6c에 도시된 바와 같이 상기 제 1전극의 상부의 소정 영역 즉, 각 서브픽셀을 구획하는 서브픽셀의 외곽 영역에 버퍼(433)가 형성되고, 상기 버퍼(433)가 형성된 영역 상에 격벽(434) 및 전도성 스페이서(435)가 형성된다.

여기서, 상기 버퍼(433)는 각각의 서브 픽셀의 영역을 구획하는 역할 및 유기전계 발광층이 형성되는 영역을 정의하는 역할을 수행한다.

즉, 버퍼(433)가 상기 제 1전극(132)의 외곽부에 형성됨으로써, 각 서브 픽셀의 영역을 구획하며, 또한, 유기전계 발광층은 각 서브 픽셀에 있어서 상기 버퍼(433)에 의해 정의된 영역 내에서만 형성된다.

또한, 상기 격벽(434)은 각 서브픽셀에 형성되는 제 2전극을 각 서브픽셀 별로 분리하는 역할을 수행하며, 상기 격벽(434)의 안쪽으로 전도성 스페이서(435)가 형성된다.

상기 전도성 스페이서(435)는 앞서 설명한 바와 같이 제 1기판에 구비된 각 서브픽셀의 구동 박막트랜지스터와, 제 2기판에 구비된 각 서브픽셀의 제 2전극을 전기적으로 연결하는 역할을 수행하는 것으로, 상기 버퍼(433)의 상부에 서브픽셀을 둘러싸는 타입(well type)으로 형성된다.

이와 같이 상기 전도성 스페이서(435)는 well type으로 각 서브픽셀 전체를 둘르고 있기 때문에 추후 합착에 의한 압력으로 금속 일부에 크랙(crack)이 형성되더라도 리던던시(redundancy)로 사용될 수 있게 된다.

이 때, 상기 전도성 스페이서(435)는 round taper를 갖는 구조 즉, 끝단부가 둥근 형태로 형성되고, 상기 격벽(434)은 역 taper를 갖는 구조로 형성되며, 상기 전도성 스페이서(435)는 및 격벽(434)은 금속 재질로 형성된다. 여기서, 상기 전도성 스페이서(435)는 상기 격벽(434)보다 높게 형성되는데, 이는 추후 제 1, 2기판의 합착시 상기 전도성 스페이서(435)가 제 1기판과 접촉하기 위함이다.

이와 같이 상기 전도성 스페이서(435)를 round taper를 갖는 구조로 형성함으로써, 금속이 끊어지지 않으며, 동시에 기판의 표면 처리시 역 taper에 비해 격벽 측면까지 표면처리할 수 있어 유기전계발광층을 이루는 고분자 유기물질 잉크의 레벨링(leveling) 등의 균일한 필름 형성에 유리하게 된다.

다음으로는 도 6d에 도시된 바와 같이 유기전계 발광층(136)이 각 서브 픽셀에 있어 상기 버퍼(433)에 의해 정의된 영역 내에서 형성된다.

여기서, 상기 유기전계발광층(136)은 고분자 물질로 형성됨을 특징으로 하 며, 상기 제 1전극이 양극(anode), 제 2전극이 음극(cathode)로 가정할 경우, 정공 전달층(136a), 발광층(136b), 전자 전달층(136c)가 차례대로 적층된 구조로 이루어지며, 상기 정공/전자 전달층(136a, 136c)은 발광층(136b)에 정공(hole) 또는 전자(electron)를 주입(injection) 및 수송(transporting)하는 역할을 한다. 단, 상기 유기전계발광층(136)은 저분자 물질로 형성될 수도 있다.

이 때, 상기 제 1 전극과 연접하는 정공 전달층(136a)은 정공주입층, 정공수송층이 차례대로 적층된 구조를 이루고, 추후 제 2 전극과 연접하는 제 전자 전달층(136c)은 전자주입층, 전자수송층이 차례대로 적층된 구조로 이루어 질 수 있다.

이와 같이 상기 유기전계 발광층(136)이 상기 버퍼(433) 내 영역에 형성되면, 도 6e에 도시된 바와 같이, 그 상부에 유기전계발광 다이오드의 제 2전극(138)이 형성된다.

상기 제 2전극(138)은 격벽(434)에 의해 각 서브픽셀 별로 나뉘어 지므로 결과적으로 화소전극의 역할을 수행하게 되며, 상기 전도성 스페이서(435)는 금속 재질로 형성되어 있으므로, 상기 제 2전극(138)과 전기적으로 연결된 상태에 있는 것이다.

또한, 상기 제 2전극(138)은 일함수가 낮은 금속 중에서 선택되는 것이 바람직한 것으로, 그 예로 알루미늄(Al) 등을 들 수 있다.

그 후 도 6f에 도시된 바와 같이 상기 제 1, 2기판(410, 430)을 합착하고, 인캡슐레이션 하게 되면 상기 제 1기판(430)의 전기적 연결패턴(412)과 제 2기판(430)의 전도성 스페이서(435)가 서로 접촉됨에 의해 상기 제 1, 2기판(410, 430)이 서로 전기적으로 연결되며, 이는 결과적으로 상기 제 2기판(430) 상에 형성된 유기전계발광 다이오드의 제 2전극(138)과, 제 1기판(410) 상에 형성된 구동 박막트랜지스터(T)의 드레인 전극(112)이 전기적으로 연결된다.

이와 같은 본 발명에 의하면, 첫째, 생산수율 및 생산관리 효율을 향상시킬 수 있고, 둘째, 상부발광 방식이기 때문에 박막트랜지스터 설계가 용이해지고 고개구율/고해상도 구현이 가능하며, 셋째, 기판 상에 유기전계발광 다이오드용 전극을 구성하기 때문에, 재료선택 폭을 넓힐 수 있으며, 넷째, 상부발광 방식이면서 인캡슐레이션 구조이기 때문에, 외기로부터 안정적인 제품을 제공할 수 있다는 장점이 있다.

또한, 상부기판 및 하부기판을 전기적으로 연결하는 전도성 스페이서가 상부기판의 각 서브픽셀를 감싸는 구조로 형성됨으로써, 유기전계발광층을 이루는 고분자 물질의 흐름(flow)을 방해하지 않아 유기전계발광층을 균일하게 형성할 수 있고, 상기 전도성 스페이서가 round taper를 유지하여 하부기판과의 전기적 접촉 뿐 아니라 플라즈마 등의 표면처리에 유리하다는 장점이 있다.

Claims (10)

1. 화상이 구현되는 영역인 서브픽셀이 정의되어 있으며, 서로 일정간격 이격되어 대향되게 배치된 제 1, 2 기판과;

   상기 제 1기판에 서브픽셀 단위로 형성된 구동 박막트랜지스터를 가지는 어레이 소자와;

   상기 각 서브픽셀 별로 어레이 소자의 구동 박막트랜지스터와 전기적으로 연결되는 전기적 연결패턴과;

   상기 제 2기판 내부면에 위치하는 유기전계발광 다이오드 소자용 제 1전극과;

   상기 제 1전극 상부의 각 서브픽셀을 구획하는 외곽 영역에 형성된 버퍼와;

   상기 버퍼 상에 형성된 격벽 및 상기 격벽 내측면의 버퍼 상에 상기 서브픽셀을 둘러싸는 타입(well type)으로 형성되고, 상기 박막트랜지스터와 전기적으로 연결되는 전도성 스페이서와;

   상기 전기적 연결패턴과 접촉되는 전도성 스페이서와;

   상기 각 서브 픽셀에서 상기 버퍼에 의해 정의된 영역 내에서 형성되는 유기전계 발광층과;

   상기 유기전계 발광층이 형성된 제 2기판 상에 형성되는 유기전계발광 다이오드의 제 2전극이 포함되는 것을 특징으로 하는 유기전계발광 소자.
2. 제 1항에 있어서,

   상기 전도성 스페이서는 round taper를 갖는 구조로 형성되고, 상기 격벽은 역 taper를 갖는 구조로 형성됨을 특징으로 하는 유기전계발광 소자.
3. 제 1항에 있어서,

   상기 전도성 스페이서는 및 격벽은 금속 재질로 형성되며, 상기 전도성 스페이서는 상기 제 2전극과 전기적으로 연결된 상태임을 특징으로 하는 유기전계발광 소자.
4. 제 1항에 있어서,

   상기 전도성 스페이서는 상기 격벽보다 높게 형성됨을 특징으로 하는 유기전계발광 소자.
5. 제 1항에 있어서,

   상기 유기전계발광층은 저분자 또는 고분자 물질로 형성됨을 특징으로 하는 유기전계발광 소자.
6. 제 1기판 내부면에 서브픽셀 단위로 형성된 구동 박막트랜지스터를 갖는 어레이 소자가 형성되는 단계와; 상기 어레이 소자에 구비된 구동 박막트랜지스터(T)의 드레인 전극과 전기적으로 연결되는 전기적 연결패턴이 형성되는 단계와;

   제 2기판의 투명기판 상에 유기전계발광 다이오드의 제 1전극이 형성되는 단계와;

   상기 제 1전극의 상부 영역 중 각 서브픽셀을 구획하는 서브픽셀의 외곽 영역에 버퍼가 형성되는 단계와;

   상기 버퍼가 형성된 영역 상에 격벽 및 상기 격벽 내측면의 버퍼 상에 상기 서브픽셀을 둘러싸는 타입(well type)의 전도성 스페이서가 형성되는 단계와;

   각 서브 픽셀에 있어 상기 버퍼에 의해 정의된 영역 내에서 유기전계 발광층이 형성되는 단계와;

   상기 유기전계 발광층이 형성된 제 2기판 상에 유기전계발광 다이오드의 제 2전극이 형성되는 단계와;

   상기 제 1, 2기판이 상기 전기적 연결패턴 및 전도성 스페이서의 접촉에 의해 전기적으로 연결되고, 상기 제 1, 2기판이 합착되는 단계가 포함되는 것을 특징으로 하는 유기전계발광 소자의 제조방법.
7. 제 6항에 있어서,

   상기 전도성 스페이서는 round taper를 갖는 구조로 형성되고, 상기 격벽은 역 taper를 갖는 구조로 형성됨을 특징으로 하는 유기전계발광 소자 제조방법.
8. 제 6항에 있어서,

   상기 전도성 스페이서는 및 격벽은 금속 재질로 형성되며, 상기 전도성 스페이서는 상기 제 2전극과 전기적으로 연결된 상태임을 특징으로 하는 유기전계발광 소자 제조방법.
9. 제 6항에 있어서,

   상기 전도성 스페이서는 상기 격벽보다 높게 형성됨을 특징으로 하는 유기전계발광 소자 제조방법.
10. 제 6항에 있어서,

    상기 유기전계발광층은 저분자 또는 고분자 물질로 형성됨을 특징으로 하는 유기전계발광 소자 제조방법.

Images