KR100681133B1 - 유기전계발광소자 및 그 제조방법 - Google Patents

유기전계발광소자 및 그 제조방법 Download PDF

Info

Publication number
KR100681133B1
KR100681133B1 KR1020040118381A KR20040118381A KR100681133B1 KR 100681133 B1 KR100681133 B1 KR 100681133B1 KR 1020040118381 A KR1020040118381 A KR 1020040118381A KR 20040118381 A KR20040118381 A KR 20040118381A KR 100681133 B1 KR100681133 B1 KR 100681133B1
Authority
KR
South Korea
Prior art keywords
buffer
light emitting
organic light
electrode
substrate
Prior art date
Application number
KR1020040118381A
Other languages
English (en)
Other versions
KR20060077898A (ko
Inventor
배성준
이재윤
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020040118381A priority Critical patent/KR100681133B1/ko
Publication of KR20060077898A publication Critical patent/KR20060077898A/ko
Application granted granted Critical
Publication of KR100681133B1 publication Critical patent/KR100681133B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/127—Active-matrix OLED [AMOLED] displays comprising two substrates, e.g. display comprising OLED array and TFT driving circuitry on different substrates
    • H10K59/1275—Electrical connections of the two substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/302—Details of OLEDs of OLED structures
    • H10K2102/3023—Direction of light emission
    • H10K2102/3026—Top emission

Abstract

본 발명은 유기전계발광 소자(Organic Electro Luminescence Device)에 관한 것으로, 특히 듀얼 패널 타입의 유기전계발광 소자 및 그 제조방법에 관한 것이다.
본 발명은 유기전계발광소자에서 격벽 하부의 제 1 버퍼층 하부에 유기전계발광층 영역으로 소정 돌출되는 제 2 버퍼층을 더 형성함으로써 균일한 두께의 유기전계발광층을 형성하여 소자 특성을 향상시키며 화질을 개선하는 장점이 있다.
듀얼 패널, 버퍼, 피닝, 유기전계발광층, 격벽

Description

유기전계발광소자 및 그 제조방법{Organic Electro luminescence Device and the fabrication method thereof}
도 1은 일반적인 액티브 매트릭스형 유기전계발광 소자의 기본 픽셀 구조를 나타낸 도면.
도 2는 종래의 하부발광방식 유기전계발광 소자에 대한 개략적인 단면도.
도 3은 상기 도 2 하부발광방식 유기전계발광 소자의 하나의 서브픽셀 영역에 대한 확대 단면도.
도 4는 듀얼 패널 타입의 유기전계발광 소자의 개략적인 단면도.
도 5는 도 4의 특정 부분(A)에 대한 상세 단면도.
도 6은 본 발명의 제 1 실시예에 의한 듀얼 패널 타입의 유기전계발광 소자의 개략적인 단면도.
도 7은 도 6의 특정 부분(B)에 대한 상세 단면도.
도 8 및 도 9는 본 발명의 제 1 실시예의 변형된 구조를 보여주는 단면도.
도 10a 내지 도 10g는 본 발명에 의한 유기전계발광 소자의 제조 공정을 나타내는 공정단면도.
도 11은 본 발명의 제 2 실시예에 따른 듀얼 패널 타입의 유기전계발광 소자의 개략적인 단면도.
도 12는 도 11의 특정 부분(C)에 대한 상세 단면도.
<도면의 주요부분에 대한 부호 설명>
533, 633 : 제 1버퍼 535, 637 : 제 2버퍼
537 : 제 3 버퍼 634 : 보조 격벽
635 : 격벽
본 발명은 유기전계발광 소자(Organic Electro Luminescence Device)에 관한 것으로, 특히 듀얼 패널 타입의 유기전계발광 소자 및 그 제조방법에 관한 것이다.
새로운 평판 디스플레이(FPD : Flat Panel Display) 중 하나인 유기전계발광 소자는 자체 발광형이기 때문에 액정표시장치에 비해 시야각, 콘트라스트 등이 우수하며 백라이트가 필요 없어 경량 박형이 가능하고, 소비전력 측면에서도 유리하다.
또한, 직류 저전압 구동이 가능하고 응답속도가 빠르며 전부 고체이기 때문에 외부충격에 강하고 사용온도범위도 넓으며 특히 제조비용 측면에서도 저렴한 장점을 가지고 있다.
특히, 상기 유기전계발광 소자의 제조공정에는, 액정표시장치나 PDP(Plasma Display Panel)와 달리 증착(deposition) 및 인캡슐레이션(encapsulation) 장비가 전부라고 할 수 있기 때문에, 공정이 매우 단순하다.
종래에는 이러한 유기전계발광 소자의 구동방식으로 별도의 스위칭 소자를 구비하지 않는 패시브 매트릭스형(passive matrix)이 주로 이용됐었다.
그러나, 상기 패시브 매트릭스 방식에서는 주사선(scan line)과 신호선(signal line)이 교차하면서 매트릭스 형태로 소자를 구성하므로, 각각의 픽셀을 구동하기 위하여 주사선을 시간에 따라 순차적으로 구동하므로, 요구되는 평균 휘도를 나타내기 위해서는 평균 휘도에 라인수를 곱한 것 만큼의 순간 휘도를 내야만 한다.
그러나, 액티브 매트릭스 방식에서는, 픽셀(pixel)을 온/오프(on/off)하는 스위칭 소자인 박막트랜지스터(Thin Film Transistor)가 서브픽셀(sub pixel)별로 위치하고, 이 박막트랜지스터와 연결된 제 1 전극은 서브픽셀 단위로 온/오프되고, 이 제 1 전극과 대향하는 제 2 전극은 공통전극이 된다.
그리고, 상기 액티브 매트릭스 방식에서는 픽셀에 인가된 전압이 스토리지 캐패시터(CST ; storage capacitance)에 충전되어 있어, 그 다음 프레임(frame) 신호가 인가될 때까지 전원을 인가해 주도록 함으로써, 주사선 수에 관계없이 한 화면동안 계속해서 구동한다.
따라서, 액티브 매트릭스 방식에 의하면 낮은 전류를 인가하더라도 동일한 휘도를 나타내므로 저소비전력, 고정세, 대형화가 가능한 장점을 가진다.
이하, 이러한 액티브 매트릭스형 유기전계발광 소자의 기본적인 구조 및 동작특성에 대해서 도면을 참조하여 상세히 설명한다.
도 1은 일반적인 액티브 매트릭스형 유기전계발광 소자의 기본 픽셀 구조를 나타낸 도면이다.
도시한 바와 같이, 제 1 방향으로 주사선(2)이 형성되어 있고, 이 제 1 방향과 교차되는 제 2 방향으로 형성되며, 서로 일정간격 이격된 신호선(3) 및 전력공급 선(power supply line)(4)이 형성되어 있어, 하나의 서브픽셀 영역을 정의한다.
상기 주사선(2)과 신호선(3)의 교차지점에는 어드레싱 엘리먼트(addressing element)인 스위칭 박막트랜지스터(switching TFT)(5)가 형성되어 있고, 이 스위칭 박막트랜지스터(5) 및 전력공급선(4)과 연결되어 스토리지 캐패시터(CST)(6)가 형성되어 있으며, 이 스토리지 캐패시터(CST)(6) 및 전력공급선(4)과 연결되어, 전류원 엘리먼트(current source element)인 구동 박막트랜지스터(7)가 형성되어 있고, 이 구동 박막트랜지스터(7)와 연결되어 유기전계발광 다이오드(Electro luminescent Diode)(8)가 구성되어 있다.
이 유기전계발광 다이오드(8)는 유기발광물질에 순방향으로 전류를 공급하면, 정공 제공층인 양극(anode electrode)과 전자 제공층인 음극(cathode electrode)간의 P(positive)-N(negative) 접합(Junction)부분을 통해 전자와 정공이 이동하면서 서로 재결합하여, 상기 전자와 정공이 떨어져 있을 때보다 작은 에너지를 가지게 되므로, 이때 발생하는 에너지 차로 인해 빛을 방출하는 원리를 이용하는 것이다.
상기 유기전계발광 소자는 유기전계발광 다이오드에서 발광된 빛의 진행방향 에 따라 상부 발광방식(top emission type)과 하부 발광방식(bottom emission type)으로 나뉜다.
이하, 도 2는 종래의 하부발광방식 유기전계발광 소자에 대한 개략적인 단면도로서, 적, 녹, 청 서브픽셀로 구성되는 하나의 픽셀 영역을 중심으로 도시하였다.
도시한 바와 같이, 제 1, 2 기판(10, 30)이 서로 대향되게 배치되어 있고, 제 1, 2 기판(10, 30)의 가장자리부는 씰패턴(40 ; seal pattern)에 의해 봉지되어 있는 구조에 있어서, 제 1 기판(10)의 투명 기판(1) 상부에는 서브 픽셀별로 박막트랜지스터(T)가 형성되어 있고, 박막트랜지스터(T)와 연결되어 제 1 전극(12)이 형성되어 있고, 박막트랜지스터(T) 및 제 1 전극(12) 상부에는 박막트랜지스터(T)와 연결되어 제 1 전극(12)과 대응되게 배치되는 적(Red), 녹(Green), 청(Blue) 컬러를 띠는 발광물질을 포함하는 유기전계발광층(14)이 형성되어 있고, 유기전계발광층(14) 상부에는 제 2 전극(16)이 형성되어 있다.
상기 제 1, 2 전극(12, 16)은 유기전계발광층(14)에 전계를 인가해주는 역할을 한다.
그리고, 전술한 씰패턴(40)에 의해서 제 2 전극(16)과 제 2 기판(30) 사이는 일정간격 이격되어 있으며, 도면으로 제시하지는 않았지만, 제 2 기판(30)의 내부면에는 외부로부터 인입되는 수분을 흡수하는 흡습제(미도시) 및 흡습제와 제 2 기판(30)간의 접착을 위한 반투성 테이프(미도시)가 포함된다.
한 예로, 하부발광방식 구조에서 상기 제 1 전극(12)을 양극으로, 제 2 전극 (16)을 음극으로 구성할 경우 제 1 전극(12)은 투명도전성 물질에서 선택되고, 제 2 전극(16)은 일함수가 낮은 금속물질에서 선택되며, 이런 조건 하에서 상기 유기전계발광층(14)은 제 1 전극(12)과 접하는 층에서부터 정공주입층(14a ; hole injection layer), 정공수송층(14b ; hole transporting layer), 발광층(14c ; emission layer), 전자수송층(14d ; electron transporting layer) 순서대로 적층된 구조를 이룬다.
이때, 상기 발광층(14c)은 서브픽셀별로 적, 녹, 청 컬러를 구현하는 발광물질이 차례대로 배치된 구조를 가진다.
도 3은 상기 도 2 하부발광방식 유기전계발광 소자의 하나의 서브픽셀 영역에 대한 확대 단면도이다.
도시한 바와 같이, 투명 기판(1) 상에는 반도체층(62), 게이트 전극(68), 소스 및 드레인 전극(80, 82)이 차례대로 형성되어 박막트랜지스터 영역을 이루고, 소스 및 드레인 전극(80, 82)에는 미도시한 전원공급 라인에서 형성된 파워 전극(72) 및 유기전계발광 다이오드(E)가 각각 연결되어 있다.
그리고, 상기 파워 전극(72)과 대응하는 하부에는 절연체가 개재된 상태로 캐패시터 전극(64)이 위치하여, 이들이 대응하는 영역은 스토리지 캐패시터 영역을 이룬다.
상기 유기전계발광 다이오드(E)이외의 박막트랜지스터 영역 및 스토리지 캐패시터 영역에 형성된 소자들은 어레이 소자(A)를 이룬다.
상기 유기전계발광 다이오드(E)는 유기전계발광층(14)이 개재된 상태로 서로 대향된 제 1 전극(12) 및 제 2 전극(16)으로 구성된다. 상기 유기전계발광 다이오드(E)는 자체발광된 빛을 외부로 방출시키는 발광 영역에 위치한다.
이와 같이, 기존의 유기전계발광 소자는 어레이 소자(A)와 유기전계발광 다이오드(E)가 동일 기판 상에 적층된 구조로 이루어지는 것을 특징으로 하였다.
이와 같이, 기존의 하부발광방식 유기전계발광 소자는 어레이 소자 및 유기전계발광 다이오드가 형성된 기판과 별도의 인캡슐레이션용 기판의 합착을 통해 소자를 제작하였다. 이런 경우, 어레이 소자의 수율과 유기전계발광 다이오드의 수율의 곱이 유기전계발광 소자의 수율을 결정하기 때문에, 기존의 유기전계발광 소자 구조에서는 후반 공정에 해당되는 유기전계발광 다이오드 공정에 의해 전체 공정 수율이 크게 제한되는 문제점이 있었다. 예를 들어, 어레이 소자가 양호하게 형성되었다 하더라도, 1000 Å 정도의 박막을 사용하는 유기전계발광층의 형성시 이물이나 기타 다른 요소에 의해 불량이 발생하게 되면, 유기전계발광 소자는 불량 등급으로 판정된다.
이로 인하여, 양품의 어레이 소자를 제조하는데 소요되었던 제반 경비 및 재료비 손실이 초래되고, 생산수율이 저하되는 문제점이 있었다.
그리고, 하부발광방식은 인캡슐레이션에 의한 안정성 및 공정이 자유도가 높은 반면 개구율의 제한이 있어 고해상도 제품에 적용하기 어려운 문제점이 있고, 상부발광방식은 박막트랜지스터 설계가 용이하고 개구율 향상이 가능하기 때문에 제품수명 측면에서 유리하지만, 기존의 상부발광방식 구조에서는 유기전계발광층 상부에 통상적으로 음극이 위치함에 따라 재료선택폭이 좁기 때문에 투과도가 제한 되어 광효율이 저하되는 점과, 광투과도의 저하를 최소화하기 위해 박막형 보호막을 구성해야 하는 경우, 외기를 충분히 차단하지 못하는 문제점이 있었다.
본 발명은 유기전계발광소자에서 격벽 하부의 제 1 버퍼층 하부에 유기전계발광층 영역으로 소정 돌출되는 제 2 버퍼층을 더 형성함으로써 균일한 두께의 유기전계발광층을 형성하여 소자 특성을 향상시키는 유기전계발광소자 및 그 제조 방법을 제공하는 데 목적이 있다.
상기한 목적을 달성하기 위하여 본 발명에 따른 유기전계발광소자의 제 1실시예는, 서로 일정간격 이격되어 배치된 제 1, 2 기판과; 상기 제 1기판에 서브픽셀 단위로 형성된 적어도 하나의 박막트랜지스터를 가지는 어레이 소자와; 상기 제 2기판 내부면에 형성된 제 1전극과; 상기 제 1전극 상부의 각 서브필셀을 구획하는 외곽 영역에 형성된 제 3버퍼와; 상기 제 3버퍼 상부에 형성된 제 1버퍼와; 상기 제 3버퍼 상부에서 상기 제 1버퍼의 단차부를 포함하는 영역에 형성된 제 2 버퍼와; 상기 제 2버퍼와 중첩되지 않는 제 1버퍼 영역이 제거되어 형성된 언더컷 구조 영역과; 상기 각 서브 픽셀에서 상기 제 2버퍼에 의해 구획된 영역 내에서 형성되는 유기전계 발광층과; 상기 유기전계 발광층이 형성된 제 2기판 상에 형성되는 제 2전극과; 각 서브픽셀 별로 대응되는 상기 제 1기판 상의 박막트랜지스터와 제 2기판 상의 제 2전극을 전기적으로 연결시키는 전도성 스페이서가 포함되는 것을 특징으로 한다.
상기 제 3버퍼는 1㎛ 이하의 두께로 형성된 것을 특징으로 한다.
상기 제 3버퍼는 상기 제 2버퍼로부터 0.5~10㎛ 돌출되어 형성된 것을 특징으로 한다.
상기 제 3버퍼 및 제 1버퍼는 서로 다른 재료로 형성됨을 특징으로 한다.
상기 제 3버퍼는 상기 언더컷 구조 영역에서 제거된 것을 특징으로 한다.
상기 제 1버퍼는 상기 제 3버퍼의 단차부를 포함하는 영역에 형성된 것을 특징으로 한다.
상기 제 1 전극과 제 3버퍼 사이에 금속 배선을 더 포함하는 것을 특징으로 한다.
또한, 상기한 목적을 달성하기 위하여 본 발명에 따른 유기전계발광소자의 제 2실시예는, 서로 일정간격 이격되어 배치된 제 1, 2 기판과; 상기 제 1기판에 서브픽셀 단위로 형성된 적어도 하나의 박막트랜지스터를 가지는 어레이 소자와; 상기 제 2기판 내부면에 형성된 제 1전극과; 상기 제 1전극 상부의 각 서브필셀을 구획하는 외곽 영역에 형성된 제 2버퍼와; 상기 제 2버퍼 상부에 형성된 제 1버퍼와; 상기 제 1버퍼 상에 형성된 격벽과; 상기 각 서브 픽셀에서 상기 제 1버퍼에 의해 구획된 영역 내에서 형성되는 유기전계 발광층과; 상기 유기전계 발광층이 형성된 제 2기판 상에 형성되는 제 2전극과; 각 서브픽셀 별로 대응되는 상기 제 1기판 상의 박막트랜지스터와 제 2기판 상의 제 2전극을 전기적으로 연결시키는 전도성 스페이서가 포함되는 것을 특징으로 한다.
상기 제 2버퍼는 1㎛ 이하의 두께로 형성된 것을 특징으로 한다.
상기 제 2버퍼는 상기 제 1버퍼로부터 0.5~10㎛ 돌출되어 형성된 것을 특징으로 한다.
상기 제 1버퍼 상부에서 상기 격벽 양측에 형성된 보조 격벽을 더 포함하는 것을 특징으로 한다.
상기 제 2버퍼는 상기 보조 격벽으로부터 0.5 ~ 10㎛ 돌출되어 형성된 것을 특징으로 한다.
또한, 상기한 목적을 달성하기 위하여 본 발명에 따른 유기전계발광소자의 제조 방법의 제 1 실시예는, 제 1기판 내부면에 서브픽셀 단위로 형성된 적어도 하나의 박막트랜지스터를 갖는 어레이 소자가 형성되는 단계와; 제 2기판의 투명기판 상에 제 1전극이 형성되는 단계와; 상기 제 1전극의 상부 영역 중 각 서브픽셀을 구획하는 서브픽셀의 외곽 영역에 제 3버퍼가 형성되는 단계와; 상기 제 3버퍼 상에 제 1버퍼가 형성되는 단계와; 상기 제 1버퍼의 단차부를 포함하는 영역에 제 2버퍼가 형성되는 단계와; 상기 제 2버퍼와 중첩되지 않는 제 1버퍼 영역이 제거되어 언터컷 구조가 형성되는 단계와; 상기 각 서브 픽셀에 있어 상기 제 2격벽에 의해 구획된 영역 내에 유기전계 발광층이 형성되는 단계와; 상기 유기전계 발광층이 형성된 제 2기판 상에 제 2전극이 형성되는 단계와; 상기 제 1, 2기판이 합착되는 단계가 포함되는 것을 특징으로 한다.
또한, 상기한 목적을 달성하기 위하여 본 발명에 따른 유기전계발광소자의 제조 방법의 제 2 실시예는, 제 1기판 내부면에 서브픽셀 단위로 형성된 적어도 하나의 박막트랜지스터를 갖는 어레이 소자가 형성되는 단계와; 제 2기판의 투명기판 상에 제 1전극이 형성되는 단계와; 상기 제 1전극의 상부 영역 중 각 서브픽셀을 구획하는 서브픽셀의 외곽 영역에 제 2버퍼가 형성되는 단계와; 상기 제 2버퍼 상에 제 1버퍼가 형성되는 단계와; 상기 제 1버퍼 상에 격벽이 형성되는 단계와; 상기 각 서브 픽셀에 있어 상기 격벽에 의해 구획된 영역 내에 유기전계 발광층이 형성되는 단계와; 상기 유기전계 발광층이 형성된 제 2기판 상에 제 2전극이 형성되는 단계와; 상기 제 1, 2기판이 합착되는 단계가 포함되는 것을 특징으로 한다.
본 발명의 설명에 앞서 듀얼 패널 타입의 유기전계발광 소자에 대해 설명하도록 한다.
도 4는 듀얼 패널 타입의 유기전계발광 소자의 개략적인 단면도로서, 설명의 편의상 인접한 서브 픽셀 영역을 중심으로 도시하였다.
도시한 바와 같이, 듀얼 패널 타입의 유기전계발광 소자는 서로 일정간격 이격 되게 제 1, 2 기판(110, 130)이 배치되어 있고, 제 1 기판(110)의 투명 기판(100) 내부면에는 어레이 소자(120)가 형성되어 있으며, 제 2 기판(130)의 투명 기판(101) 내부면에는 유기전계발광 다이오드 소자(E)가 형성되어 있다.
또한, 상기 제 1 및 2기판(110, 130)의 가장자리부는 씰패턴(140 ; seal pattern)에 의해 봉지 된다.
유기전계발광 다이오드 소자(E)에는, 기판 상에 공통전극으로 이용되는 제 1 전극(132)과, 제 1 전극(132) 하부에서 서브픽셀별 경계부에 위치하는 제 1, 2 버퍼층(133, 135)과, 제 1, 2 버퍼층(133, 135) 내 영역에서 유기전계발광층(136)이 형성되고, 상기 제 1, 2 버퍼층에 의해 서브 픽셀 단위로 분리되는 패턴을 갖는 제 2 전극(138)이 차례대로 형성되어 있다.
상기 유기전계발광층(136)은 제 1 캐리어 전달층(136a), 발광층(136b), 제 2 캐리어 전달층(136c)가 차례대로 적층된 구조로 이루어지며, 상기 제 1, 2 캐리어 전달층(136a, 136c)은 발광층(136b)에 전자(electron) 또는 정공(hole)을 주입(injection) 및 수송(transporting)하는 역할을 한다.
상기 제 1, 2 캐리어 전달층(136a, 136c)은 양극 및 음극의 배치구조에 따라 정해지는 것으로, 한 예로 상기 발광층(136b)이 고분자 물질에서 선택되고, 제 1 전극(132)을 양극(anode), 제 2 전극(138)을 음극(cathode)으로 구성하는 경우에는 제 1 전극(132)과 연접하는 제 1 캐리어 전달층(136a)은 정공주입층, 정공수송층이 차례대로 적층된 구조를 이루고, 제 2 전극(138)과 연접하는 제 2 캐리어 전달층(136c)은 전자주입층, 전자수송층이 차례대로 적층된 구조로 이루어진다.
그리고, 상기 어레이 소자(A)는 폴리 실리콘 박막트랜지스터(T)를 포함하는 소자로써, 상기 유기전계발광 다이오드 소자(E)에 전류를 공급하기 위하여, 서브픽셀 단위로 제 2 전극(138)과 박막트랜지스터(T)를 연결하는 위치에 기둥형상의 스페이서(114)가 위치하며, 상기 스페이서의 외곽부에는 소정의 금속(113)이 형성되고, 상기 소정의 금속(113)은 박막트랜지스터(T)의 드레인 전극(112)과 전기적으로 연결된다.
또한, 상기 유기전계발광층(136)은 고분자 물질 또는 저분자 물질로 형성할 수 있는데, 저분자 물질로 형성하는 경우는 진공 증착법을 통해 형성하고, 고분자 물질로 형성하는 경우는 잉크젯 방법을 통해 형성하게 된다.
상기 전도성 스페이서(114)는 일반적인 액정표시장치용 스페이서와 달리, 셀갭 유지 기능 뿐 아니라두 기판을 전기적으로 연결시키는 것을 그 목적으로 하는 것으로, 두 기판 간의 사이 구간에서 기둥형상으로 일정 높이를 가지는 특성을 갖는다.
즉, 상기 전도성 스페이서(114)는 제 1기판(110)에 서브픽셀 단위로 구비된 박막트랜지스터(T)의 드레인 전극(112)과 제 2기판(130)에 구비된 제 2전극(138)을 전기적으로 연결하는 역할을 수행하며, 이는 유기절연막 등으로 형성된 기둥형상의 스페이서에 금속이 입혀져 구성된다. 이와 같은 상기 전도성 스페이서(114)는 상기 제 1, 2기판(110, 130)의 픽셀을 일대일로 합착하여 전류를 통하게 한다.
상기 전도성 스페이서(114)와 박막트랜지스터(T)의 연결부위를 좀 더 상세히 설명하면, 박막트랜지스터(T)를 덮는 영역에 드레인 전극(112)을 일부 노출시키는 드레인 콘택홀(122)을 가지는 보호층(124)이 형성되어 있고, 보호층(124) 상부에는 드레인 콘택홀(122)을 통해 드레인 전극(112)과 연결되어 전도성 스페이서(114)가 위치한다.
여기서, 상기 박막트랜지스터(T)는, 상기 유기전계발광 다이오드(E)와 연결되는 구동용 박막트랜지스터에 해당된다.
상기 전도성 스페이서(114)의 외부를 이루는 금속은 전도성 물질에서 선택되며, 바람직하기로는 연성을 띠고, 비저항값이 낮은 금속물질에서 선택되는 것이 바람직하다.
그리고, 상기 유기전계발광층(136)에서 발광된 빛을 제 2 기판(130) 쪽으로 발광시키는 상부발광방식인 것을 특징으로 한다.
이에 따라, 상기 제 1 전극(132)은 투광성을 가지는 도전성 물질에서 선택되는 것을 특징으로 하고, 상기 제 2 전극(138)은 불투명 금속물질에서 선택되는 것이 바람직하다.
도면으로 제시하지 않았지만, 상기 어레이 소자(120)는 주사선과, 주사선과 교차하며, 서로 일정간격 이격되는 신호선 및 전력 공급선과, 주사선과 신호선이 교차하는 지점에 위치하는 스위칭 박막트랜지스터 그리고, 스토리지 캐패시터를 더욱 포함한다.
이와 같은 듀얼 패널 타입의 유기전계발광 소자는, 어레이 소자와 유기전계발광 다이오드 소자를 서로 다른 기판 상에 구성하기 때문에, 기존의 어레이 소자와 유기전계발광 다이오드 소자를 동일 기판 상에 형성하는 경우와 비교할 때, 어레이 소자의 수율에 유기전계발광 다이오드 소자가 영향을 받지 않아 각 소자의 생산관리 측면에서도 양호한 특성을 나타낼 수 있다.
또한, 전술한 조건 하에서 상부발광방식으로 화면을 구현하게 되면, 개구율을 염두하지 않고 박막트랜지스터를 설계할 수 있어 어레이 공정효율을 높일 수 있고, 고개구율/고해상도 제품을 제공할 수 있으며, 듀얼 패널(dual panel) 타입으로 유기전계발광 다이오드 소자를 형성하기 때문에, 기존의 상부발광방식보다 외기를 효과적으로 차단할 수 있어 제품의 안정성을 높일 수 있다.
또한, 종래의 하부발광방식 제품에서 발생되었던 박막트랜지스터 설계에 대해서도 유기전계발광 다이오드 소자와 별도의 기판에 구성함에 따라, 박막트랜지스 터 배치에 대한 자유도를 충분히 얻을 수 있고, 유기전계발광 다이오드 소자의 제 1 전극을 투명 기판 상에 형성하기 때문에, 기존의 어레이 소자 상부에 제 1 전극을 형성하는 구조와 비교해볼 때, 제 1 전극에 대한 자유도를 높일 수 있는 장점을 가지게 된다.
상기 듀얼 패널 타입의 유기전계발광 소자에서, 상기 유기전계발광층(136)을 고분자 물질로 형성하는 경우, 앞서 설명한 바와 같이 잉크젯 방식을 통해 형성한다.
이 때 잉크젯 고분자 물질로 유기전계발광층(136)을 형성할 경우 잉크가 버퍼 외부로의 넘침(overflow) 현상을 방지하고, 버퍼 내의 발광영역 안에 상기 고분자 물질을 한정시켜 필름의 프로파일(profile) 및 두께를 조절해야 하는 어려움이 있다.
앞서 도시된 듀얼 패널 타입의 유기전계발광소자 구조의 경우 제 2 버퍼(135)가 라운드 테이퍼 형상을 가져, 이에 따라 상기 유기전계발광층(136)을 이루는 고분자 물질 잉크가 상기 라운드 테이퍼 형상의 제 2 버퍼(135) 측면을 따라 올라가는 피닝(pinning) 현상이 발생되므로, 이로 인해 유기전계발광층 필름의 두께가 불균일해져 발광 등에 문제가 발생하여 화질 저하 등의 불량을 야기시키게 된다.
도 5는 도 4의 특정 부분(A)에 대한 상세 단면도이고, 도 5를 통해 이를 보다 상세히 설명하도록 한다.
도 5를 참조하면, 도 4에 도시된 듀얼 패널 타입 유기전계발광 소자의 제 2 기판(130)의 제 1 전극(132) 상에 형성되는 제 1버퍼(133) 및 제 2 버퍼(135)는 각 서브픽셀 내의 발광영역을 구획하는 역할을 하는 것으로, 상기 버퍼(133, 135) 내부 영역에 유기전계발광층(136)이 형성된다.
상기 유기전계발광층(136)을 이루는 고분자 물질 잉크가 상기 제 2 버퍼(135) 측면(X)을 따라 형성되기 쉬우며, 이로 인해 각 서브픽셀 간 overflow 및 제 2전극(138) 연결로 인한 흑화 현상, 유기전계발광층(136) 필름의 두께 조절 통제 어려움에 따른 발광 불균일이 발생되고, 이는 결과적으로 유기전계발광 소자의 화질 저하 등의 불량을 야기시키게 된다.
본 발명은 상기와 같은 문제점을 극복하기 위해 창출된 것으로 이하 도면을 참조하여 보다 상세히 설명하도록 한다.
<제 1 실시예>
도 6는 본 발명의 제 1 실시예에 의한 듀얼 패널 타입의 유기전계발광 소자의 개략적인 단면도이고, 도 7은 도 6의 특정 부분(B)에 대한 상세 단면도이다.
단, 도 4와 동일한 구성요소에 대해서는 동일한 도면부호를 사용하며, 동일한 구성요소에 대한 설명은 생략하도록 한다.
본 발명은 듀얼 패널 타입 유기전계발광 소자에 있어서, 각 서브픽셀을 구획하는 외곽 영역에 형성된 제 1버퍼(533)와, 상기 제 1버퍼의 단차부를 포함하는 영역에 라운드 테이퍼 형상으로 형성된 제 2버퍼(535)가 구비되고, 상기 제 1, 2 버퍼와 제 1 전극 사이에 형성된 제 2버퍼(535)가 구비되며, 상기 노출된 제 1버퍼가 언더 컷(under cut) 구조로 제거(534)됨으로써, 각 서브픽셀 별로 제 2전극(138)을 분리할 수 있으며, 고분자 물질로 이루어지는 유기전계발광층(136)을 균일하게 형성할 수 있도록 함에 그 특징이 있다.
이 때, 상기 제 2버퍼(535)는 제 1버퍼(533)의 단차부를 포함하는 영역에 형성되는 것으로, 즉, 유기전계발광층(136)이 형성되는 영역을 둘러싸는 타입(well type)으로 형성되고, 라운드 테이퍼 형상으로 이루어져 있다.
또한, 상기 제 3버퍼(537)는 라운드 테이퍼 형상의 제 2버퍼에서 유기전계발광층 영역 쪽으로 소정 돌출되도록 형성된다.
상기 제 3버퍼(537)는 1 ㎛ 이하의 두께를 가지며, 상기 제 2 버퍼(535)의 끝에서 0.5 ~ 10 ㎛ 돌출된다.
또한, 상기 제 2버퍼(535)와 중첩되지 않는 제 1버퍼(533), 제 3 버퍼(537) 영역은 소수화 공정 또는 에칭 공정 등에 의해 언더 컷 구조로 제거(534)되며, 상기 제거된 언더 컷 구조에 의해 인접한 각 서브픽셀이 분리될 수 있다.
즉, 상기 언터 컷 구조(534)에 의해 각 서브픽셀의 유기전계발광층 상에 형성되는 제 2전극이 서브픽셀 간에 연결되지 않고 각 서브픽셀 별로 분리되어 형성됨으로써, 기존의 역 테이퍼 형상의 격벽이 구비되지 않더라도 상기 격벽의 역할을 수행할 수 있는 것이다.
또한, 언더 컷 처리되어 노출된 제 1버퍼 영역의 제 1전극 상에 제 2전극이 접촉되어 형성됨으로써, 제 1전극의 저항 값을 줄일 수 있게 된다.
도 6 및 도 7에 도시된 바와 같이, 본 발명에 의한 유기전계발광 소자는, 제 2기판(530)의 투명 기판(101) 상에 유기전계발광 다이오드(E)의 제 1전극(132)이 전면에 형성되어 있으며, 상기 제 1전극(132)의 상부의 소정 영역 즉, 각 서브픽셀을 구획하는 서브픽셀의 외곽 영역에 제 3 버퍼(537)가 형성된다. 그리고, 상기 제 3버퍼(537) 상에 제 1버퍼(533)가 형성되고, 상기 제 1버퍼(533)의 단차부를 포함하는 영역에 제 2버퍼(535)가 형성되어 있다.
단, 상기 제 2버퍼(535)와 중첩되지 않는 제 1버퍼(533) 영역 즉, 노출된 제 1버퍼(533)의 영역은 언더 컷 구조로 제거(534)되어 있다. 다시 말하면, 상기 제 1버퍼(533)의 적어도 한 쪽면이 상기 제 2버퍼(535)의 안쪽으로 0.1 ~ 3um 정도 갭(gap) 형태로 들어와 있는 구조인 것이다.
또한, 상기 제 3버퍼(357)는 라운드 테이퍼 형상의 제 2버퍼(535)에서 유기전계발광층(136) 영역 쪽으로 소정 돌출되도록 형성되며, 상기 제 3버퍼(537)는 1 ㎛ 이하의 두께를 가지며, 상기 제 2 버퍼(535)의 끝에서 0.5 ~ 10 ㎛ 돌출된다.
또한, 상기 제 1버퍼(533) 및 제 2버퍼(535)는 서로 다른 재료로 형성되며, 상기 제 2버퍼(535)는 유기전계발광층(136)이 형성되는 영역을 둘러싸는 타입(well type)으로 형성되고, 라운드 테이퍼 형상으로 이루어져 있다.
그리고, 상기 제 3버퍼(357)는 제 1 전극(132)의 친수화 및 버퍼(buffer)의 소수화 처리를 위한 표면 처리 과정에서 식각되지 않는 물질로 형성한다.
따라서, 본 발명에 따른 듀얼 패널 타입의 유기전계발광소자 구조에서 유기전계발광층(136) 영역으로 돌출된 제 3 버퍼(537)는 유기전계발광층(136) 중 라운드 테이퍼 형상을 갖는 제 2 버퍼(353)에 의하여 피닝 현상이 발생된 부분 및 제1 전극(132)의 전기적 접촉을 차단하여, 유기전계발광층(136) 중 제2 버퍼(353)에 의하여 피닝 현상이 발생된 부분에서는 광이 발생되지 않도록 하고, 유기전계발광층(136) 중 피닝 현상이 발생되지 않은 균일한 두께를 갖는 부분에서만 광을 발생시켜 결과적으로 유기전계발광소자의 화질을 향상시킨다.
또한, 본 발명의 구조에 의하면 상기 제 2버퍼(535)에 의해 각 서브픽셀 내의 유기전계발광층 형성영역이 구획된다.
또한, 상기 제 1버퍼 내부의 언더 컷 구조 영역(534)은 각 서브픽셀에 형성되는 제 2전극(138)을 각 서브픽셀 별로 분리하는 역할을 수행한다.
즉, 본 발명에 의할 경우 상기 언더 컷 구조 영역(534)에 의해 각 서브픽셀의 유기전계발광층 상에 형성되는 제 2전극이 서브픽셀 간에 연결되지 않고 각 서브픽셀 별로 분리되어 형성됨으로써, 기존의 역 테이퍼 형상의 격벽이 구비되지 않더라도 상기 격벽의 역할을 수행할 수 있는 것이다.
또한, 언더 컷 처리되어 노출된 제 1버퍼 영역의 제 1전극(132) 상에 제 2전극(138)이 접촉되어 형성됨으로써, 제 1전극(132)의 저항 값을 줄일 수 있게 된다.
따라서, 도시된 본 발명에 따른 제 1 실시예에서는 상기 제 3 버퍼(537)가 상기 제 1, 2 버퍼(533, 535) 하에 형성되며 상기 언더 컷 구조 영역(534)에도 형성되어 있으나, 도 8에 도시된 바와 같이, 제 1 전극(132)의 저항 값을 줄이기 위하여 상기 언더 컷 구조 영역(534)에 제 1 전극(132)의 배선 저항을 감소시키기 위해 저저항 버스 라인(549)을 더 형성할 수도 있다.
즉, 상기 언더 컷 구조 영역(534)에서 상기 제 1 전극(532) 상에 저저항 버스 라인(549)을 형성하고 상기 제 3 버퍼(537)를 형성한 후, 제 1, 2 버퍼(533, 535)를 형성함으로써 상기 제 1 전극(132)과 제 2 전극(138)을 접촉하여 형성시키 않아도 상기 제 1 전극(132)의 배선 저항을 감소시킬 수 있다.
또한, 도 9에 도시된 바와 같이, 상기 언더 컷 구조 영역에는 상기 제 3 버퍼가 형성되지 않도록 함으로써 언더 컷 처리되어 노출된 제 1버퍼 영역의 제 1전극(132) 상에 제 2전극(138)이 접촉되어 형성됨으로써, 제 1전극(132)의 저항 값을 줄일 수 있게 된다.
이때, 상기 제 3버퍼(357)는 라운드 테이퍼 형상의 제 2버퍼(535)에서 유기전계발광층(136) 영역 쪽으로 소정 돌출되도록 형성되며, 상기 제 3버퍼(537)는 1 ㎛ 이하의 두께를 가지며, 상기 제 2 버퍼(535)의 끝에서 0.5 ~ 10 ㎛ 돌출된다.
또한, 상기 제 1버퍼(533) 및 제 2버퍼(535)는 서로 다른 재료로 형성되며, 상기 제 2버퍼(535)는 유기전계발광층(136)이 형성되는 영역을 둘러싸는 타입(well type)으로 형성되고, 라운드 테이퍼 형상으로 이루어져 있다.
그리고, 상기 제 3버퍼(357)는 제 1 전극(132)의 친수화 및 버퍼(buffer)의 소수화 처리를 위한 표면 처리 과정에서 식각되지 않는 물질로 형성한다.
한편, 상기 제 2버퍼(535)는 상기 제 1버퍼(533)의 단차부에 의한 잉크 편향(sttraction)의 차폐효과를 얻을 수 있다.
결과적으로 상기 제 2버퍼(535)를 상기 제 1버퍼의 단차부를 포함하는 영역에 형성함으로써, 각 서브픽셀 간 overflow 및 제 2전극(138) 연결로 인한 흑화 현상, 유기전계발광층 필름의 두께 조절 통제 어려움에 따른 발광 불균일 문제를 극복할 수 있으며, 이를 통해 유기전계발광 소자의 화질 향상을 이룰 수 있게 된다.
또한, 상기 각 서브픽셀 별 제 2버퍼(535)에 의해 구획되는 영역에 유기전계 발광층(136)이 형성되고, 상기 유기전계발광층(136)을 포함한 제 2기판 상에 제 2 전극(138)이 형성된다.
그리고, 상기 제 3 버퍼(537)는 라운드 테이퍼 형상의 제 2 버퍼(353)에 의해 피닝 현상이 발생된 부분에서 광이 발생되는 것을 최소화시켜주는 역할을 함으로써 결과적으로 유기전계발광소자의 화질을 향상시킨다.
여기서, 상기 유기전계발광층(136)은 고분자 물질로 형성됨을 특징으로 하며, 상기 제 2전극(138)은 상기 제 1버퍼의 언더 컷 구조 영역(534)에 의해 각 서브픽셀 별로 나뉘어 지므로 결과적으로 화소전극의 역할을 수행하게 된다.
또한, 전도성 스페이서(114)는 금속 재질로 형성되어 있으므로, 상기 제 2전극(138)과 전기적으로 연결된 상태에 있다.
또한, 제 1기판(110) 상에 형성된 어레이 소자(120)는 구동 박막트랜지스터(T)를 포함하는 소자로서, 제 2기판(530) 상에 형성된 상기 유기전계발광 다이오드(E)에 전류를 공급하기 위하여, 상기 전도성 스페이서(114)를 통해 각 서브픽셀에 구비된 구동 박막트랜지스터(T)의 드레인 전극(112)과 전기적으로 연결된다.
이는 본 발명의 실시예에 불과한 것으로, 상기 구조 이외의 다양한 구조가 본 발명에 적용될 수 있다.
도 10a 내지 도 10g는 본 발명에 의한 유기전계발광 소자의 제조 공정을 나타내는 공정단면도이다. 단, 이는 도 6에 도시된 단면도를 중심으로 도시된 것이다.
먼저 도 10a를 참조하면, 제 1 기판 상에 어레이 소자가 형성된다.
일 례로 상기 어레이 소자(120)를 구성하는 박막트랜지스터(T)가 도시된 바 와 같이 폴리 실리콘 박막트랜지스터인 경우, 상기 단계는 투명 기판(100) 상에 반도체층 및 캐패시터 전극을 형성하는 단계와, 반도체층 상부에 게이트 전극, 소스 및 드레인 전극을 형성하는 단계와, 상기 캐패시터 전극 상부에 위치하며, 상기 소스 전극과 연결되는 파워 전극을 형성하는 단계를 포함한다.
또한, 상기 박막트랜지스터(T)를 덮는 영역에 드레인 전극(112)을 일부 노출시키는 드레인 콘택홀(122)을 가지는 보호층(124)이 형성되어 있고, 보호층(124) 상부에는 드레인 콘택홀(122)을 통해 드레인 전극(112)이 노출된다.
상기 드레인 전극은 추후 제 2기판 상에 형성될 전도성 스페이서(114)와 접촉되어 결과적으로 제 1기판과 제 2기판을 전기적으로 연결하는 역할을 하게 된다. 단, 상기 드레인 전극(112)과 연결되는 전기적 연결패턴이 형성되어 상기 전기적 연결패턴이 전도성 스페이서(114)와 접촉되도록 형성할 수도 있다.
상기 전도성 스페이서(114)는 제 1기판 상의 어레이 소자가 형성된 후 제 1기판 상에 형성되는 것이 바람직하다.
다음으로 도 10b에 도시된 바와 같이, 제 2기판의 투명기판(101) 상에 유기전계발광 다이오드의 제 1전극(132)이 형성된다.
이 때, 상기 제 1전극(132)은 투명 도전물질로서 ITO(Indium-Tin-Oxide) 전극이 사용되는 것이 바람직하다.
상기 제 1전극(132)의 상부의 소정 영역 즉, 각 서브픽셀을 구획하는 서브픽셀의 외곽 영역에 제 3버퍼(537)가 형성된다.
상기 제 3 버퍼(537)는 1 ㎛ 이하의 두께로 형성하도록 한다.
여기서, 상기 제 3 버퍼 형성 전에 상기 제 1 전극 상에 배선 저항을 감소시키기 위해 상기 제 3버퍼 하에 저저항 배선을 더 형성할 수도 있다.
상기 저저항 배선으로 크롬(Cr), 몰리브덴(Mo) 등의 금속을 사용할 수 있다.
다음으로 도 10c에 도시된 바와 같이, 상기 제 3 버퍼(537) 상에 제 1 버퍼(533) 및 제 2 버퍼(535)가 형성된다.
이는 상기 제 1버퍼(533)가 형성되고, 상기 1버퍼(533)의 단차부를 포함하는 영역에 제 2버퍼(535)가 형성된다.
그리고, 상기 제 3 버퍼(537)는 상기 제 2 버퍼(535)의 끝에서 유기전계발광층 영역쪽으로 0.5 ~ 10 ㎛ 돌출되도록 한다.
이 때, 상기 제 1버퍼(533) 및 제 2버퍼(535)는 서로 다른 재료로 형성됨을 그 특징으로 하며, 상기 제 3 버퍼(537)는 제 1 전극(132)의 소수화 처리 및 버퍼의 소수화 처리를 위한 표면처리과정에서 식각되지 않는 물질로 형성한다.
이하에서는 상기 제 1버퍼(533)가 실리콘 질화막(SiNx) 또는 실리콘 산화막(SiO2)을 재료로 하여 형성됨을 그 예로 설명하도록 한다.
여기서, 상기 제 2버퍼(535)는 상기 제 1버퍼(533)의 단차부를 포함하는 영역에 형성되므로, 결과적으로 유기전계발광층이 형성되는 영역을 둘러싸는 타입(wall type)으로 형성됨을 그 특징으로 하며, 이에 따라 각 서브픽셀의 발광영역은 상기 제 2버퍼(535)에 의해 정의된다.
또한, 상기 제 2버퍼(535)는 라운드 테이퍼 형상으로 이루어지며, 이와 같이 상기 라운드 테이퍼 형상의 제 2버퍼(535)는 상기 제 1버퍼의 단차부를 포함하는 영역에 추가로 형성됨으로써, 측면의 소수 처리가 가능하며, 이를 통해 상기 유기전계발광층을 이루는 고분자 물질 잉크가 상기 제 1버퍼의 단차부로 편향되어 흘러 들어가는 문제를 극복할 수 있게 된다.
이때, 상기 제 2버퍼의 라운드 테이퍼 형상으로 인한 피닝 현상에 의해 상기 유기전계발광층이 불균일하게 형성되는 것은 상기 제 2버퍼 아래에 형성되는 제 3 버퍼에 의해 최소화될 수 있다.
다음으로는 도 10d에 도시된 바와 같이, 상기 제 2버퍼와 중첩되지 않는 제 1버퍼 영역 즉, 노출된 제 1버퍼의 영역이 언더 컷 구조로 제거(534)된다.
즉, 상기 제 1버퍼(533)의 적어도 한 쪽면이 상기 제 2버퍼의 안쪽으로 0.1 ~ 3um 정도 갭(gap) 형태로 들어와 있는 구조가 형성된다.
이와 같은 언더 컷 구조(534)는 다양한 공정을 통해 이루어질 수 있으나, 본 발명의 실시예의 경우 상기 제 1버퍼(533)가 실리콘 질화막(SiNx) 또는 실리콘 산화막(SiO2)을 재료인 경우를 그 예로 설명하도록 한다. 단, 이 경우 상기 제 2버퍼(535)는 유기질 재료 또는 상기 제 1버퍼(533)와 다른 물질로 구성된 무기물로 형성됨이 바람직하다.
또한, 상기 제 3버퍼(537)는 언더 컷 구조(534)를 형성하기 위한 제 1 버퍼(533)의 식각 공정에서 식각되지 않도록 상기 제 1버퍼(533)와 다른 물질로 형성한다. 단, 이 경우 상기 제 1버퍼(533)가 실리콘 질화막(SiNx) 또는 실리콘 산화막 (SiO2)을 재료인 경우를 그 예로 설명하였으므로 상기 제 3버퍼(537)는 유기질 재료 또는 상기 제 1버퍼(533)와 다른 물질로 구성된 무기질로 형성됨이 바람직하다.
먼저 상기 제 1버퍼(533)가 실리콘 질화막(SiNx)으로 이루어진 경우에는 상기 제 2버퍼에 대한 소수화 공정을 거침에 의해, 자동적으로 노출된 제 1버퍼 영역에 대해 상기 언더 컷 구조 영역(534)이 형성된다.
즉, O2 표면처리 후에 진행되는 CF4 소수처리가 진행됨에 따라 상기 실리콘 질화막(SiNx)으로 형성된 제 1버퍼는 그 노출된 면이 상기 CF4 에 의해 제거되어 도시된 바와 같은 언더 컷 구조가 형성되는 것이다.
또한, 상기 제 1버퍼가 실리콘 산화막(SiO2)으로 이루어진 경우에는 별도의 습식 에칭(wet etching) 공정을 통해 상기 노출된 제 1버퍼 영역에 대해 상기 언더 컷 구조 영역(534)을 형성한다.
즉, 제 2버퍼와 중첩되지 않아 노출된 제 1버퍼의 면을 습식 에칭함으로써, 도시된 바와 같은 언더 컷 구조를 형성할 수 있게 되는 것이다.
다음으로는 도 10e에 도시된 바와 같이, 유기전계 발광층(136)이 각 서브 픽셀에 있어 상기 제 2버퍼(535)에 의해 정의된 영역 내에서 형성된다.
이때, 상기 제 2버퍼(535) 하에 상기 제 3 버퍼(537)가 유기전계발광층(136) 형성 영역쪽으로 소정 돌출되어 형성되어 있다.
상기 유기전계발광층(136)은 고분자 물질로 형성됨을 특징으로 하며, 상기 제 1전극이 양극(anode), 제 2전극이 음극(cathode)으로 가정할 경우, 정공 전달층 (136a), 발광층(136b), 전자 전달층(136c)가 차례대로 적층된 구조로 이루어지며, 상기 정공/전자 전달층(136a, 136c)은 발광층(136b)에 정공(hole) 또는 전자(electron)를 주입(injection) 및 수송(transporting)하는 역할을 한다. 단, 상기 유기전계발광층(136)은 저분자 물질로 형성될 수도 있다.
이 때, 상기 제 1 전극과 연접하는 정공 전달층(136a)은 정공주입층, 정공수송층이 차례대로 적층된 구조를 이루고, 추후 제 2 전극과 연접하는 전자 전달층(136c)은 전자주입층, 전자수송층이 차례대로 적층된 구조로 이루어 질 수 있다.
이때 상기 유기전계발광층(136)은 잉크젯 방식으로 형성될 수 있는데, 상기 제 3버퍼(537)는 라운드 테이퍼 형상의 제 2 버퍼(353)에 의한 피닝(pinning) 현상을 최소화시켜주는 역할을 함으로써 유기전계발광층(136) 필름의 두께를 균일하게 하며, 이는 결과적으로 유기전계발광소자의 화질을 향상시킨다.
즉, 상기 제 2버퍼는 라운드 테이퍼 형상으로 이루어져 유기전계발광층 측면으로 급격한 단차를 이루고 있으나, 상기 제 3버퍼가 상기 유기전계발광층 영역쪽으로 형성됨으로써 상기 단차를 줄이고, 상기 제 2버퍼의 라운드 테이퍼 형상을 따라 유기전계발광물질이 피닝되는 현상을 최소화할 수 있다.
따라서, 상기 제 3버퍼(357)는 라운드 테이퍼 형상의 제 2버퍼(535)에서 유기전계발광층(136) 영역 쪽으로 소정 돌출되도록 형성되며, 상기 제 3버퍼(537)는 1 ㎛ 이하의 두께를 가지며, 상기 제 2 버퍼(535)의 끝에서 0.5 ~ 10 ㎛ 돌출된다.
이후, 도 10f에 도시된 바와 같이, 상기 유기전계 발광층(136)이 상기 제 2버퍼(535)에 의한 발광영역 내에 형성되면, 그 상부에 유기전계발광 다이오드의 제 2전극(138)이 형성된다.
상기 제 2전극(138)은 상기 언더 컷 형성 영역(534, 535)에 의해 각 서브픽셀 별로 나뉘어 지므로 결과적으로 화소전극의 역할을 수행하게 되며, 상기 전도성 스페이서(114)는 금속 재질로 형성되어 있으므로, 상기 제 2전극(138)과 전기적으로 연결된 상태에 있는 것이다.
또한, 상기 제 2전극(138)은 일함수가 낮은 금속 중에서 선택되는 것이 바람직한 것으로, 그 예로 알루미늄(Al) 등을 들 수 있다.
그 후 도 10g에 도시된 바와 같이 상기 제 1, 2기판(110, 530)을 합착하고, 인캡슐레이션 하게 되면 상기 제 1, 2기판(110, 530)이 서로 전기적으로 연결되며, 이는 결과적으로 상기 제 2기판(530) 상에 형성된 유기전계발광 다이오드의 제 2전극(138)과, 제 1기판(410) 상에 형성된 구동 박막트랜지스터(T)의 드레인 전극(112)이 전기적으로 연결된다.
<제 2 실시예>
도 11은 듀얼 패널 타입의 유기전계발광 소자의 개략적인 단면도로서, 설명의 편의상 하나의 픽셀 영역을 중심으로 도시하였다.
도시한 바와 같이, 듀얼 패널 타입의 유기전계발광 소자는 서로 일정간격 이격 되게 제 1, 2 기판(210, 230)이 배치되어 있고, 제 1 기판(210)의 투명 기판(200) 내부면에는 어레이 소자(220)가 형성되어 있으며, 제 2 기판(230)의 투명 기판(201) 내부면에는 유기전계발광 다이오드 소자(E)가 형성되어 있다.
또한, 상기 제 1 및 2기판(210, 230)의 가장자리부는 씰패턴(240 ; seal pattern)에 의해 봉지 된다.
상기 유기전계발광 다이오드(E)에는, 공통전극으로 이용되는 제 1 전극(232)과, 제 1 전극(232) 하부에서 서브픽셀별 경계부에 위치하는 격벽(234 ; second electrode separator)과, 격벽(234)내 영역에서 유기전계발광층(236), 제 2 전극(238)이 차례대로 서브픽셀 단위로 분리된 패턴으로 형성되어 있다.
상기 제 1전극(232)은 투명 도전물질로서 ITO(Indium-Tin-Oxide) 전극이 사용되는 것이 바람직하다.
또한, 각 서브픽셀 내에 형성되는 유기전계발광층(236)을 구획하고, 전도성 스페이서(214)에 의해 상기 제 1전극(232) 및 제 2전극(238)이 단락되는 것을 극복하기 위해 제 1버퍼 및 제 2 버퍼(633, 637)가 형성된다.
상기 제 2버퍼는 상기 제 1버퍼(633)와 상기 제 1 전극(232) 사이에 형성되며, 상기 제 2버퍼(637)는 상기 제 1버퍼(633)의 끝에서 0.5 ~ 10 ㎛ 돌출되도록 형성된다.
그리고, 상기 제 2버퍼(637)는 1 ㎛ 이하의 두께로 형성하는 것이 바람직하다.
상기 제 1버퍼(633) 상에는 격벽(separator)(635)이 형성되는데, 상기 격벽(635)은 인접하는 각 서브픽셀을 분리하는 역할을 수행하는 것으로, 도시된 바와 같이 상기 제 1버퍼(633) 상에 역 테이퍼(taper) 형상으로 형성된다.
그리고, 상기 제 1버퍼(633) 상에 형성된 격벽(635)의 양측에는 소정 간격 이격하여 라운드 테이퍼 형상의 보조 격벽(634)이 형성되어 있다.
상기 라운드 테이퍼 형상의 보조 격벽(634)은 유기전계발광층 형성시에 잉크의 피닝(pinning)현상 및 이로인한 잉크의 편향을 방지하기 위한 것이다.
그러나, 상기 보조 격벽(634)을 형성하여도 상기 유기전계발광층을 잉크 젯팅으로 형성시 상기 유기전계발광층(236)을 이루는 고분자 물질 잉크가 상기 제 1 버퍼(633)와 라운드 테이퍼 형상의 보조 격벽(634)으로 피닝되는 현상이 발생하므로, 이로 인해 상기 유기전계발광층 필름의 두께 조절 통제 어려움에 따른 발광 불균일이 발생되며, 이는 결과적으로 유기전계발광 소자의 화질 저하 등의 불량을 야기시키게 된다.
따라서, 상기 제 2 버퍼(637)는 상기 제 1 버퍼(633)의 끝에서 유기전계발광층(236) 영역쪽으로 0.5 ~ 10 ㎛ 돌출되도록 하고, 두께는 1 ㎛ 이하로 형성함으로써 상기와 같은 불량을 최소화할 수 있다.
또한, 상기 유기전계발광층(236)은 고분자 물질 또는 저분자 물질로 형성할 수 있는데, 저분자 물질로 형성하는 경우는 진공 증착법을 통해 형성하고, 고분자 물질로 형성하는 경우는 잉크젯 방법을 통해 형성하게 된다.
그리고, 상기 어레이 소자(220)는 박막트랜지스터(T)를 포함하는 소자로서, 상기 유기전계발광 다이오드(E)에 전류를 공급하기 위하여, 서브픽셀 단위로 제 2 전극(238)과 박막트랜지스터(T)를 연결하는 위치에 기둥형상의 전도성 스페이서(214)가 위치한다.
상기 전도성 스페이서(214)는 제 1기판(210)에 서브픽셀 단위로 구비된 박막트랜지스터(T)의 드레인 전극(212)과 제 2기판(230)에 구비된 제 2전극(238)을 전 기적으로 연결하는 역할을 수행하며, 이는 유기절연막 등으로 형성된 기둥형상의 스페이서에 금속이 입혀져 구성된다. 이와 같은 상기 전도성 스페이서(214)는 상기 제 1, 2기판(210, 230)의 픽셀을 일대일로 합착하여 전류를 통하게 한다.
여기서, 상기 박막트랜지스터(T)는, 상기 유기전계발광 다이오드(E)와 연결되는 구동용 박막트랜지스터에 해당된다.
상기 전도성 스페이서(214)의 외부를 이루는 금속은 전도성 물질에서 선택되며, 바람직하기로는 연성을 띠고, 비저항값이 낮은 금속물질에서 선택되는 것이 바람직하다.
그리고, 상기 유기전계발광층(236)에서 발광된 빛을 제 2 기판(230) 쪽으로 발광시키는 상부발광방식인 것을 특징으로 한다.
이에 따라, 상기 제 1 전극(232)은 투광성을 가지는 도전성 물질에서 선택되는 것을 특징으로 하고, 상기 제 2 전극(238)은 불투명 금속물질에서 선택되는 것이 바람직하다.
도 12는 도 11의 특정 부분(C)에 대한 상세 단면도이고, 도 12를 통해 이를 보다 상세히 설명하도록 한다.
도 12를 참조하면, 도 11에 도시된 듀얼 패널 타입 유기전계발광 소자의 제 2기판(230)의 제 1 전극(232) 상에 제 2 버퍼(637)가 형성되고, 상기 제 2버퍼(637) 상에 제 1 버퍼(633)가 형성된다.
상기 제 2버퍼(637)는 1 ㎛ 이하의 두께를 가지며, 상기 제 1 버퍼(633)의 끝에서 0.5 ~ 10 ㎛ 돌출된다.
그리고, 상기 제 1버퍼(633) 및 제 2버퍼(637)는 각 서브픽셀 내의 발광영역을 구획하는 역할을 하는 것으로, 상기 제 1버퍼(633) 내부 영역에 유기전계발광층(236)이 형성된다.
또한, 상기 제 1버퍼(633)의 상부영역에는 역 테이퍼 형상의 격벽(635)이 형성되고, 상기 격벽(635)의 양측에는 라운드 테이퍼 형상의 보조 격벽(634)이 형성되어 있다.
이에 따라 상기 유기전계발광층(236)을 이루는 고분자 물질 잉크가 상기 역 테이퍼 형상의 격벽 측면(X)으로 편향되어 흘러 들어가기 쉬우며, 이로 인해 각 서브픽셀 간 overflow 및 제 2전극(238) 연결로 인한 흑화 현상, 유기전계발광층(236) 필름의 두께 조절 통제 어려움에 따른 발광 불균일이 발생되고, 이는 결과적으로 유기전계발광 소자의 화질 저하 등의 불량을 야기시키게 된다.
따라서, 상기 제 1 버퍼(633) 상에서 상기 격벽 양측에 라운드 테이퍼 형상의 보조 격벽(634)을 형성하여 상기 역테이퍼 형상의 격벽(635)에 의한 불량을 방지하려고 하였으나, 서브픽셀 내에서 유효 전극을 결정하는 제 1버퍼(633)가 1 ㎛이상의 두께를 가질 경우에는 고분자 물질 잉크의 피닝 현상이 발생하게 되어 유기전계발광층(236)이 불균일하게 형성되고 상기 제 1버퍼(633)가 1 ㎛이하일 경우에는 고분자 물질 잉크의 픽셀간 오버플로우가 발생할 우려가 있다.
이에 대해, 본 발명에서 제 2버퍼(637)를 상기 제 1버퍼(633)의 끝에서 0.5~10㎛ 돌출하여 형성시킴으로써 상기 고분자 물질 잉크의 피닝 현상에 의한 화질 저하를 방지할 수 있게 된다.
또한, 상기 제 2버퍼(637)를 1 ㎛이하의 두께로 형성시킴으로써 유기전계발광층(236) 형성시 균일한 두께를 가질 수 있도록 한다.
상기 제 1버퍼(633) 및 제 2버퍼(637)는 각각의 서브 픽셀의 영역을 구획하는 역할 및 유기전계발광층(236)이 형성되는 영역을 정의하는 역할도 수행하며, 유기전계 발광층(236)이 각 서브 픽셀에 있어 상기 버퍼에 의해 정의된 영역 내에서 형성된다.
이상 전술한 바와 같이, 본 발명에 따른 유기전계발광소자는 상기 실시예에 한정되지 않고 다양한 구조의 유기전계발광소자에 적용될 수 있으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
이와 같은 본 발명에 의하면, 유기전계발광층 영역으로 소정 돌출되는 버퍼를 더 형성함으로써 유효 전극 위에서 유기전계발광층을 균일한 두께의 필름으로 얻을 수 있어 화질이 향상되는 효과가 있다.
또한, 버퍼의 단차부를 포함하는 영역에 라운드 테이퍼 형상의 제 2버퍼가 형성됨으로써, 고분자 물질로 이루어지는 유기전계발광층을 균일하게 형성할 수 있다는 장점이 있다.
또한, 고분자 물질의 잉크젯 공정에 있어 버퍼의 단차부를 제거함으로써, 잉크젯 공정시 피닝(pinning)현상을 감소시켜 jetting directionality margin을 넓힐 수 있다는 장점이 있다.

Claims (38)

  1. 서로 일정간격 이격되어 배치된 제 1, 2 기판과;
    상기 제 1기판에 서브픽셀 단위로 형성된 적어도 하나의 박막트랜지스터를 가지는 어레이 소자와;
    상기 제 2기판 내부면에 형성된 제 1전극과;
    상기 제 1전극 상부의 각 서브필셀을 구획하는 외곽 영역에 형성된 제 3버퍼와;
    상기 제 3버퍼 상부에 형성된 제 1버퍼와;
    상기 제 3버퍼 상부에서 상기 제 1버퍼의 단차부를 포함하는 영역에 형성된 제 2 버퍼와;
    상기 제 2버퍼와 중첩되지 않는 제 1버퍼 영역이 제거되어 형성된 언더컷 구조 영역과;
    상기 각 서브 픽셀에서 상기 제 2버퍼에 의해 구획된 영역 내에서 형성되는 유기전계 발광층과;
    상기 유기전계 발광층이 형성된 제 2기판 상에 형성되는 제 2전극과;
    각 서브픽셀 별로 대응되는 상기 제 1기판 상의 박막트랜지스터와 제 2기판 상의 제 2전극을 전기적으로 연결시키는 전도성 스페이서가 포함되는 것을 특징으로 하는 유기전계발광소자.
  2. 제 1항에 있어서,
    상기 제 3버퍼는 1㎛ 이하의 두께로 형성된 것을 특징으로 하는 유기전계발광소자.
  3. 제 1항에 있어서,
    상기 제 3버퍼는 상기 제 2버퍼로부터 0.5~10㎛ 돌출되어 형성된 것을 특징으로 하는 유기전계발광소자.
  4. 제 1항에 있어서,
    상기 제 3버퍼 및 제 1버퍼는 서로 다른 재료로 형성됨을 특징으로 하는 유기전계발광소자.
  5. 제 1항에 있어서,
    상기 제 1버퍼 및 제 2버퍼는 서로 다른 재료로 형성됨을 특징으로 하는 유기전계발광소자.
  6. 제 1항에 있어서,
    상기 제 2버퍼는 라운드 테이퍼 형상으로 형성됨을 특징으로 하는 유기전계발광 소자.
  7. 제 1항에 있어서,
    상기 제 3버퍼는 상기 언더컷 구조 영역에서 제거된 것을 특징으로 하는 유기전계발광 소자.
  8. 제 1항에 있어서,
    상기 제 1버퍼는 상기 제 3버퍼의 단차부를 포함하는 영역에 형성된 것을 특징으로 하는 유기전계발광소자.
  9. 제 1항에 있어서,
    상기 제 1 전극과 제 3버퍼 사이에 금속 배선을 더 포함하는 것을 특징으로 하는 유기전계발광소자.
  10. 제 1항에 있어서,
    상기 금속 배선은 크롬, 몰리브덴 계열 금속인 것을 특징으로 하는 유기전계발광소자.
  11. 서로 일정간격 이격되어 배치된 제 1, 2 기판과;
    상기 제 1기판에 서브픽셀 단위로 형성된 적어도 하나의 박막트랜지스터를 가지는 어레이 소자와;
    상기 제 2기판 내부면에 형성된 제 1전극과;
    상기 제 1전극 상부의 각 서브필셀을 구획하는 외곽 영역에 형성된 제 2버퍼와;
    상기 제 2버퍼 상부에 형성된 제 1버퍼와;
    상기 제 1버퍼 상에 형성된 격벽과;
    상기 각 서브 픽셀에서 상기 제 1버퍼에 의해 구획된 영역 내에서 형성되는 유기전계 발광층과;
    상기 유기전계 발광층이 형성된 제 2기판 상에 형성되는 제 2전극과;
    각 서브픽셀 별로 대응되는 상기 제 1기판 상의 박막트랜지스터와 제 2기판 상의 제 2전극을 전기적으로 연결시키는 전도성 스페이서가 포함되는 것을 특징으로 하는 유기전계발광소자.
  12. 제 11항에 있어서,
    상기 제 2버퍼는 1㎛ 이하의 두께로 형성된 것을 특징으로 하는 유기전계발광소자.
  13. 제 11항에 있어서,
    상기 제 2버퍼는 상기 제 1버퍼로부터 0.5~10㎛ 돌출되어 형성된 것을 특징으로 하는 유기전계발광소자.
  14. 제 11항에 있어서,
    상기 제 1버퍼 상부에서 상기 격벽 양측에 형성된 보조 격벽을 더 포함하는 것을 특징으로 하는 유기전계발광소자.
  15. 제 14항에 있어서,
    상기 보조 격벽은 라운드 테이퍼 형상인 것을 특징으로 하는 유기전계발광 소자.
  16. 제 14항에 있어서,
    상기 보조 격벽은 상기 제 1 버퍼의 단차부를 포함하는 영역에 형성된 것을 특징으로 하는 유기전계발광소자.
  17. 제 14항에 있어서,
    상기 보조 격벽으로부터 제 2 버퍼는 0.5 ~ 10㎛ 돌출되어 형성된 것을 특징으로 하는 유기전계발광소자.
  18. 제 11항에 있어서,
    상기 격벽은 역 테이퍼 형상인 것을 특징으로 하는 유기전계발광소자.
  19. 제 11항에 있어서,
    상기 제 1버퍼는 상기 제 2버퍼의 단차부를 포함하는 영역에 형성된 것을 특 징으로 하는 유기전계발광소자.
  20. 제 1기판 내부면에 서브픽셀 단위로 형성된 적어도 하나의 박막트랜지스터를 갖는 어레이 소자가 형성되는 단계와;
    제 2기판의 투명기판 상에 제 1전극이 형성되는 단계와;
    상기 제 1전극의 상부 영역 중 각 서브픽셀을 구획하는 서브픽셀의 외곽 영역에 제 3버퍼가 형성되는 단계와;
    상기 제 3버퍼 상에 제 1버퍼가 형성되는 단계와;
    상기 제 1버퍼의 단차부를 포함하는 영역에 제 2버퍼가 형성되는 단계와;
    상기 제 2버퍼와 중첩되지 않는 제 1버퍼 영역이 제거되어 언터컷 구조가 형성되는 단계와;
    상기 각 서브 픽셀에 있어 상기 제 2격벽에 의해 구획된 영역 내에 유기전계 발광층이 형성되는 단계와;
    상기 유기전계 발광층이 형성된 제 2기판 상에 제 2전극이 형성되는 단계와;
    상기 제 1, 2기판이 합착되는 단계가 포함되는 것을 특징으로 하는 유기전계발광 소자의 제조방법.
  21. 제 20항에 있어서,
    상기 각 서브 픽셀별로 상기 제 1기판 상의 박막트랜지스터와 제 2기판 상의 제 2전극을 전기적으로 연결시키는 전도성 스페이서가 형성되는 단계가 더 포함되 는 것을 특징으로 하는 유기전계발광소자의 제조방법.
  22. 제 20항에 있어서,
    상기 제 2버퍼는 라운드 테이퍼 형상으로 형성됨을 특징으로 하는 유기전계발광소자의 제조방법.
  23. 제 20항에 있어서,
    상기 제 3버퍼는 1㎛ 이하의 두께로 형성된 것을 특징으로 하는 유기전계발광소자의 제조방법.
  24. 제 20항에 있어서,
    상기 제 3버퍼는 상기 제 2버퍼로부터 0.5~10㎛ 돌출되어 형성되는 것을 특징으로 하는 유기전계발광소자의 제조방법.
  25. 제 20항에 있어서,
    상기 제 3버퍼 및 제 1버퍼는 서로 다른 재료로 형성되는 것을 특징으로 하는 유기전계발광소자의 제조방법.
  26. 제 20항에 있어서,
    상기 제 1버퍼 및 제 2버퍼는 서로 다른 재료로 형성되는 것을 특징으로 하 는 유기전계발광소자의 제조방법.
  27. 제 20항에 있어서,
    상기 제 1전극의 상부 영역 중 각 서브픽셀을 구획하는 서브픽셀의 외곽 영역에 제 3버퍼가 형성되는 단계 이전에,
    상기 제 3버퍼 아래에 금속 배선을 형성하는 단계를 더 포함하는 것을 특징으로 하는 유기전계발광소자의 제조방법.
  28. 제 20항에 있어서,
    상기 제 3버퍼는 상기 언더 컷 영역에는 형성되지 않는 것을 특징으로 하는 유기전계발광소자의 제조방법.
  29. 제 1기판 내부면에 서브픽셀 단위로 형성된 적어도 하나의 박막트랜지스터를 갖는 어레이 소자가 형성되는 단계와;
    제 2기판의 투명기판 상에 제 1전극이 형성되는 단계와;
    상기 제 1전극의 상부 영역 중 각 서브픽셀을 구획하는 서브픽셀의 외곽 영역에 제 2버퍼가 형성되는 단계와;
    상기 제 2버퍼 상에 제 1버퍼가 형성되는 단계와;
    상기 제 1버퍼 상에 격벽이 형성되는 단계와;
    상기 각 서브 픽셀에 있어 상기 격벽에 의해 구획된 영역 내에 유기전계 발 광층이 형성되는 단계와;
    상기 유기전계 발광층이 형성된 제 2기판 상에 제 2전극이 형성되는 단계와;
    상기 제 1, 2기판이 합착되는 단계가 포함되는 것을 특징으로 하는 유기전계발광소자의 제조방법.
  30. 제 29항에 있어서,
    상기 각 서브 픽셀별로 상기 제 1기판 상의 박막트랜지스터와 제 2기판 상의 제 2전극을 전기적으로 연결시키는 전도성 스페이서가 형성되는 단계가 더 포함되는 것을 특징으로 하는 유기전계발광소자의 제조방법.
  31. 제 29항에 있어서,
    상기 제 2버퍼 상에서 상기 격벽 양측에 보조 격벽이 더 형성되는 것을 특징으로 하는 유기전계발광소자의 제조방법.
  32. 제 31항에 있어서,
    상기 보조 격벽은 라운드 테이퍼 형상으로 형성됨을 특징으로 하는 유기전계발광소자의 제조방법.
  33. 제 29항에 있어서,
    상기 제 2버퍼는 1㎛ 이하의 두께로 형성된 것을 특징으로 하는 유기전계발 광소자의 제조방법.
  34. 제 29항에 있어서,
    상기 제 2버퍼는 상기 제 1버퍼로부터 0.5~10㎛ 돌출되어 형성되는 것을 특징으로 하는 유기전계발광소자의 제조방법.
  35. 제 31항에 있어서,
    상기 보조 격벽은 상기 제 1 버퍼의 단차부를 포함하는 영역에 형성된 것을 특징으로 하는 유기전계발광소자의 제조방법.
  36. 제 31항에 있어서,
    상기 제 2버퍼는 상기 보조 격벽으로부터 0.5 ~ 10㎛ 돌출되도록 형성하는 것을 특징으로 하는 유기전계발광소자의 제조방법.
  37. 제 29항에 있어서,
    상기 격벽은 역 테이퍼 형상으로 형성하는 것을 특징으로 하는 유기전계발광소자의 제조방법.
  38. 제 29 있어서,
    상기 제 1버퍼는 상기 제 2버퍼의 단차부를 포함하는 영역에 형성된 것을 특 징으로 하는 유기전계발광소자의 제조방법.
KR1020040118381A 2004-12-31 2004-12-31 유기전계발광소자 및 그 제조방법 KR100681133B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040118381A KR100681133B1 (ko) 2004-12-31 2004-12-31 유기전계발광소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040118381A KR100681133B1 (ko) 2004-12-31 2004-12-31 유기전계발광소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20060077898A KR20060077898A (ko) 2006-07-05
KR100681133B1 true KR100681133B1 (ko) 2007-02-08

Family

ID=37169890

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040118381A KR100681133B1 (ko) 2004-12-31 2004-12-31 유기전계발광소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100681133B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101222985B1 (ko) * 2006-12-27 2013-01-17 엘지디스플레이 주식회사 유기 발광 소자
KR100873080B1 (ko) 2007-05-10 2008-12-09 삼성모바일디스플레이주식회사 유기 전계 발광표시장치
KR101450872B1 (ko) * 2007-11-08 2014-10-15 엘지디스플레이 주식회사 유기전계발광표시장치 및 이의 제조방법
KR101450873B1 (ko) * 2007-11-08 2014-10-15 엘지디스플레이 주식회사 유기전계발광표시장치 및 이의 제조방법
KR100889682B1 (ko) 2008-01-30 2009-03-19 삼성모바일디스플레이주식회사 유기전계발광표시장치 및 그의 제조방법
KR101878186B1 (ko) * 2016-07-29 2018-08-17 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
CN111146255B (zh) * 2019-12-13 2022-08-16 云谷（固安）科技有限公司 显示面板、显示面板的制备方法和显示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030058151A (ko) * 2001-12-29 2003-07-07 엘지.필립스 엘시디 주식회사 능동행렬 유기전기발광소자 및 그의 제조 방법
JP2003229256A (ja) 2002-02-04 2003-08-15 Seiko Epson Corp 有機ｅｌ装置の製造方法及び有機ｅｌ装置用インク組成物
KR20030070627A (ko) * 2002-02-26 2003-09-02 엘지.필립스 엘시디 주식회사 잉크젯 프린팅 방식 유기전계발광 소자 및 그의 제조방법
KR20040012484A (ko) * 2002-08-02 2004-02-11 세이코 엡슨 가부시키가이샤 조성물과 이것을 사용한 유기 도전성 막 및 그 제조 방법,그 유기 도전성 막을 구비한 유기 ｅｌ 소자 및 그 제조방법, 그 유기 도전성 막을 구비한 반도체 소자 및 그제조 방법, 전자 장치 및 전자 기기
JP2004071506A (ja) 2002-08-09 2004-03-04 Toshiba Corp 有機ｅｌ表示装置の製造方法及び製造システム
KR20040086607A (ko) * 2003-03-31 2004-10-11 후지쯔 디스플레이 테크놀로지스 코포레이션 표시 장치 및 그 제조 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030058151A (ko) * 2001-12-29 2003-07-07 엘지.필립스 엘시디 주식회사 능동행렬 유기전기발광소자 및 그의 제조 방법
JP2003229256A (ja) 2002-02-04 2003-08-15 Seiko Epson Corp 有機ｅｌ装置の製造方法及び有機ｅｌ装置用インク組成物
KR20030070627A (ko) * 2002-02-26 2003-09-02 엘지.필립스 엘시디 주식회사 잉크젯 프린팅 방식 유기전계발광 소자 및 그의 제조방법
KR20040012484A (ko) * 2002-08-02 2004-02-11 세이코 엡슨 가부시키가이샤 조성물과 이것을 사용한 유기 도전성 막 및 그 제조 방법,그 유기 도전성 막을 구비한 유기 ｅｌ 소자 및 그 제조방법, 그 유기 도전성 막을 구비한 반도체 소자 및 그제조 방법, 전자 장치 및 전자 기기
JP2004071506A (ja) 2002-08-09 2004-03-04 Toshiba Corp 有機ｅｌ表示装置の製造方法及び製造システム
KR20040086607A (ko) * 2003-03-31 2004-10-11 후지쯔 디스플레이 테크놀로지스 코포레이션 표시 장치 및 그 제조 방법

Also Published As

Publication number Publication date
KR20060077898A (ko) 2006-07-05

Similar Documents

Publication Publication Date Title
KR100473591B1 (ko) 듀얼패널타입 유기전계발광 소자 및 그의 제조방법
KR100433992B1 (ko) 듀얼패널타입 유기전계발광 소자 및 그의 제조방법
KR100642490B1 (ko) 유기전계발광 소자 및 그 제조방법
KR100678858B1 (ko) 유기전계발광 소자 및 그 제조 방법
JP4057517B2 (ja) 有機電界発光素子及びその製造方法
US7759860B2 (en) Dual panel-type organic electroluminescent display device and method of fabricating the same
US7615923B2 (en) Dual-plate organic electro-luminescent device and method for manufacturing the same
KR100474001B1 (ko) 듀얼패널타입 유기전계발광 소자 및 그의 제조방법
US7999458B2 (en) Organic electro luminescence device and fabrication method thereof
KR100665941B1 (ko) 유기전계발광 소자 및 그의 제조방법
KR101050290B1 (ko) 유기전계발광 소자 및 그 제조방법
KR100681133B1 (ko) 유기전계발광소자 및 그 제조방법
KR101202547B1 (ko) 유기전계발광표시장치 및 그 제조방법
KR100482166B1 (ko) 듀얼패널타입 유기전계발광 소자 및 그의 제조방법
KR100705266B1 (ko) 유기전계발광 소자 및 그 제조방법
KR100474000B1 (ko) 듀얼패널타입 유기전계발광 소자 및 그의 제조방법
KR101070534B1 (ko) 유기전계발광 소자 및 그 제조방법
KR100512900B1 (ko) 유기전계발광 소자 및 그의 제조방법
KR100616706B1 (ko) 유기전계발광 소자 및 그 제조방법
KR101274801B1 (ko) 유기전계발광표시장치 및 그 제조방법
KR20050104100A (ko) 유기전계발광 소자 및 그 제조방법
KR20100065717A (ko) 듀얼패널 타입 유기전계발광소자 및 이의 제조방법
KR20100064187A (ko) 표시소자 및 그의 제조방법
KR20100067426A (ko) 듀얼플레이트 방식의 유기전계 발광소자 및 그 제조방법
KR20100065716A (ko) 듀얼패널 타입 유기전계발광소자 및 이의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150127

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160128

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170116

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190114

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20200116

Year of fee payment: 14