KR20070062859A - 표시장치와 이의 제조방법 - Google Patents

표시장치와 이의 제조방법 Download PDF

Info

Publication number
KR20070062859A
KR20070062859A KR1020050122752A KR20050122752A KR20070062859A KR 20070062859 A KR20070062859 A KR 20070062859A KR 1020050122752 A KR1020050122752 A KR 1020050122752A KR 20050122752 A KR20050122752 A KR 20050122752A KR 20070062859 A KR20070062859 A KR 20070062859A
Authority
KR
South Korea
Prior art keywords
layer
gate
transparent electrode
organic semiconductor
forming
Prior art date
Application number
KR1020050122752A
Other languages
English (en)
Other versions
KR101219047B1 (ko
Inventor
오준학
송근규
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050122752A priority Critical patent/KR101219047B1/ko
Priority to TW095143618A priority patent/TWI355554B/zh
Priority to JP2006332740A priority patent/JP4988322B2/ja
Priority to US11/638,270 priority patent/US7622738B2/en
Priority to CN201110201476.8A priority patent/CN102280582B/zh
Priority to CN2006101657105A priority patent/CN1983663B/zh
Publication of KR20070062859A publication Critical patent/KR20070062859A/ko
Application granted granted Critical
Publication of KR101219047B1 publication Critical patent/KR101219047B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H10K71/135—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing using ink-jet printing

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Composite Materials (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 표시장치와 이의 제조방법에 관한 것으로, 본 발명에 따른 표시장치는, 절연기판 상에 형성되어 있는 게이트 전극을 포함하는 게이트 배선과; 게이트 전극 상에 형성되어 있는 게이트 절연막과; 게이트 절연막 상에 게이트 전극을 중심으로 상호 이격 형성되어 채널영역을 정의하는 소스 전극과 드레인 전극을 포함하며, 다중층으로 이루어진 도전층; 및 채널영역에 형성되어 있는 유기반도체층을 포함하는 것을 특징으로 한다. 이에 의해, 박막트랜지스터의 특성이 향상된 표시장치가 제공된다.

Description

표시장치와 이의 제조방법{DISPLAY DEVICE AND MANUFACTURING METHOD THEREOF}
도 1은 본 발명의 제1실시예에 따른 박막트랜지스터 기판의 배치도,
도 2는 도1의 Ⅱ-Ⅱ를 따른 단면도,
도 3a 내지 3l은 본 발명의 제1실시예에 따른 표시장치의 제조방법을 설명하기 위한 도면,
도 4는 본 발명의 제2실시예에 따른 표시장치를 설명하기 위한 단면도이다.
* 도면의 주요부분의 부호에 대한 설명 *
100 : 박막트랜지스터 기판 110 : 절연기판
121 : 데이터선 123 : 데이터 패드
130 : 층간절연막 131 : 절연막 접촉구
141 : 게이트선 143 : 게이트 전극
145 : 게이트 패드 150 : 제1격벽
151 : 제1개구 153 : 격벽접촉구
155 : 게이트 절연막 161, 163 : 금속층
171, 173, 175, 177, 179 : 투명전극층
180 : 제2격벽 181 : 제2개구
190 : 유기반도체층 195 : 보호막
본 발명은 표시장치와 이의 제조방법에 관한 것으로서, 더욱 자세하게는, 유기박막트랜지스터(ORGANIC THIN FILM TRANSISTOR: OTFT)를 포함하는 표시장치와 이의 제조방법에 관한 것이다.
최근, 표시장치 중에서 소형, 경량화의 장점을 가지는 평판표시장치(flat display device)가 각광을 받고 있다. 이러한 평판표시장치에는 액정표시장치(LCD)와 유기전계발광장치(OLED) 등이 있으며, 화상을 구현하기 위해 적어도 하나의 박막트랜지스터를 포함한다. 박막트랜지스터(Thin Film Transistor: TFT)는 각 픽셀의 동작을 제어 및 구동하는 스위칭 및 구동소자로서, 게이트 전극과 게이트 전극을 덮는 게이트 절연막 및 게이트 절연막 상에 위치하는 반도체층을 포함한다. 여기서, 반도체층은 비정질 실리콘이나 폴리 실리콘이 사용되는데 최근에 유기반도체의 적용이 진행되고 있다.
유기반도체(Organic Semiconductor: OSC)는 상온, 상압에서 형성될 수 있기 때문에 공정단가를 낮출 수 있으며 열에 약한 플라스틱 기판에 적용할 수 있는 장점이 있다. 그래서, 유기반도체가 적용된 박막트랜지스터는 대면적과 대량으로 생산 가능한 차세대 표시장치의 구동 소자로서 평가 받고 있다. 이러한 유기반도체는 코팅, 노광, 및 현상 등의 복잡한 공정을 거치지 않고 간단한 잉크젯 방식으로 형 성될 수 있다. 유기반도체를 잉크젯 방식으로 형성하기 위해 유기반도체가 위치할 영역(채널영역)을 노출시키는 개구를 갖는 격벽을 형성하고, 상기 개구로 유기반도체용액을 제팅한 후 용제제거과정을 거쳐 유기반도체층을 형성한다.
그러나, 유기반도체층을 포함하는 박막트랜지스터는 아주 작은 소자이어서 유기반도체용액이 개구로 정확이 제팅되도록 제어하는 것은 어렵다. 이 때문에 제팅되는 유기반도체용액은 격벽 상에 위치할 수 있으며, 이에 따라 유기반도체층의 두께가 각 화소마다 달라져 각 유기박막트랜지스터의 특성이 상이하게 나타나는 문제점이 있다. 이런 문제점을 해결하기 위해 격벽 상에 위치하는 유기반도체용액이 상기 개구로 유입되도록 격벽의 표면을 표면처리 한다. 표면처리에 의하여 격벽의 표면은 발수성 및 발유성을 가지게 되고, 격벽 상의 유기반도체용액은 개구 내부로 유입되게 된다.
그러나, 이러한 표면처리에 의하여, 유기반도체층의 하부에 위치하는 게이트 절연막의 특성이 변화될 수 있고, 이에 따라 유기박막트랜지스터의 특성이 저하되는 문제점이 있다.
따라서 본 발명의 목적은 박막트랜지스터의 특성이 향상된 표시장치를 제공하는 것이다.
또한, 제조공정이 간단하며, 박막트랜지스터의 특성을 향상시킬 수 있는 표시장치의 제조방법을 제공하는 것이다.
상기 목적은, 본 발명에 따라, 절연기판 상에 형성되어 있는 게이트 전극을 포함하는 게이트 배선과; 게이트 전극 상에 형성되어 있는 게이트 절연막과; 게이트 절연막 상에 게이트 전극을 중심으로 상호 이격 형성되어 채널영역을 정의하는 소스 전극과 드레인 전극을 포함하며, 복수의 층으로 이루어진 도전층; 및 채널영역에 형성되어 있는 유기반도체층을 포함하는 것을 특징으로 하는 표시장치에 의하여 달성된다.
여기서, 도전층은 금속층과 투명전극층을 포함할 수 있다.
그리고, 금속층 상에 투명전극층이 위치할 수 있다.
여기서, 금속층은 재료로는 Al, Cr, Mo, Au, Pt, Pd, Cu, AlNd 중 적어도 하나를 포함할 수 있다.
그리고, 투명전극층은 ITO(indium tin oxide) 및 IZO(indium zinc oxide) 중 어느 하나를 포함할 수 있다..
또한, 금속층과 상기 투명전극층은 전기적으로 연결되어 있을 수 있다.
그리고, 투명전극층은 다결정일 수 있다.
여기서, 절연기판과 게이트 배선 사이에 위치하는 데이터 배선과, 데이터 배선을 덮고 있는 층간절연막과, 층간 절연막 상에 게이트 전극을 노출시키는 제1개구를 갖는 제1격벽을 더 포함할 수 있다.
그리고, 게이트 절연막은 제1개구 내부에 위치할 수 있다.
여기서, 도전층 상에는 채널영역과, 소스 전극의 일부와, 드레인 전극의 일 부를 노출시키는 제2개구를 갖는 제2격벽을 더 포함할 수 있다.
그리고, 유기반도체층은 제2개구 내부에 위치할 수 있다.
또한, 유기반도체층 상에는 보호층이 더 형성되어 있을 수 있다.
본 발명의 다른 목적은, 절연기판 상에 게이트 전극을 포함하는 게이트 배선을 형성하는 단계와; 게이트 배선 상에 금속물질을 가하여 금속층을 형성하는 단계와; 금속층 상에 투명전극물질을 가하여 투명전극층을 형성하는 단계와; 게이트 전극을 중심으로 상호 이격되도록 투명전극층을 패터닝하는 단계와; 투명전극층을 어닐링하는 단계와; 게이트 전극을 중심으로 상호 이격되어 있는 채널영역을 갖도록 상기 금속층을 패터닝하는 단계; 및 채널영역에 유기반도체층을 형성하는 단계를 포함하는 것을 특징으로 하는 표시장치의 제조방법에 의하여 달성된다.
여기서, 투명전극물질은 무정형의 ITO(indium tin oxide) 및 IZO(indium zinc oxide) 중 어느 하나를 포함할 수 있다.
그리고, 투명전극층의 패터닝은 크롬식각액을 사용할 수 있다.
또한, 어닐링에 의하여 투명전극층은 다결정으로 변화될 수 있다.
여기서, 금속물질은 Al, Cr, Mo, Au, Pt, Pd, Cu, AlNd 중 적어도 하나를 포함할 수 있다.
그리고, 금속층의 패터닝은 투명전극층을 차단막으로 이용할 수 있다.
또한, 금속층의 패터닝은 크롬식각액을 사용할 수 있다.
그리고, 금속층은 알루미늄을 포함하여 이루어져 있으며, 금속층의 패터닝은 알루미늄식각액을 사용할 수 있다.
여기서, 게이트 배선의 형성 전에, 절연기판 상에 데이터배선물질을 가하여 데이터 배선을 형성하는 단계와, 데이터 배선 상에 층간절연물질을 가하여 층간절연막을 형성하는 단계를 포함할 수 있다.
그리고, 층간절연막 상에 게이트 전극을 노출시키는 제1개구를 갖도록 제1격벽을 형성하는 단계와, 제1개구에 게이트 전극을 덮도록 게이트 절연막을 형성하는 단계를 더 포함할 수 있다.
또한, 게이트 절연막은 잉크젯 공정을 통하여 제1개구 내부에 형성되어 있을 수 있다.
여기서, 어닐링 후 상기 금속층의 패터닝 전에, 투명전극층 상에 채널영역을 노출시키는 제2개구를 갖도록 제2격벽을 형성하는 단계와, 제2격벽의 표면을 표면처리하는 단계를 더 포함할 수 있다.
그리고, 유기반도체층은 잉크젯 방법을 통하여 제2개구 내부에 형성될 수 있다.
또한, 표면처리는 O2 플라즈마 처리와, CF4 플라즈마 처리와, 자기조립단층막(self assembled monolayer; SAM)처리 중 적어도 하나를 포함할 수 있다.
여기서, 유기반도체층 상에 보호막을 형성하는 단계를 더 포함할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명을 더욱 상세하게 설명한다. 이하에서 어떤 막(층)이 다른 막(층)의 '상에' 형성되어(위치하고) 있다는 것은, 두 막(층)이 접해 있는 경우뿐만 아니라 두 막(층) 사이에 다른 막(층)이 존재하는 경우도 포함한다.
도 1은 본 발명의 제1실시예에 따른 박막트랜지스터 기판의 배치도를 개략적으로 도시한 것이고, 도2는 도1의 Ⅱ-Ⅱ를 따른 단면도이다.
본 발명에 따른 박막트랜지스터 기판(100)은 절연기판(110)과, 절연기판(110) 상에 형성되어 있는 데이터 배선(121, 123)과, 데이터 배선(121, 123) 상에 형성되어 있는 층간절연막(130)과, 층간절연막(130) 상에 형성되어 있는 게이트 배선(141, 143, 145)과, 게이트 배선(141, 143, 145)의 적어도 일부를 노출시키는 제1개구(151)를 갖는 제1격벽(150)과, 제1개구(151) 내부에 형성되어 있는 게이트 절연막(155)과, 게이트 전극(143)을 중심으로 상호 이격되어 채널영역(C)을 정의하는 소스 전극(161, 171)과 드레인 전극(163, 173)을 포함하며 복수의 층으로 이루어진 도전층(161, 163, 171, 173, 175, 177, 179)과, 도전층(161, 163, 171, 173, 175, 177, 179) 상에 채널영역(C)과, 소스 전극(161, 171)의 일부, 및 드레인 전극(163, 173)의 일부를 노출시키는 제2개구(181)를 갖는 2격벽(180), 및 제2개구(181) 내부에 형성되어 있는 유기반도체층(190)을 포함한다.
절연기판(110)은 유리 또는 플라스틱으로 만들어질 수 있다. 절연기판(110)이 플라스틱으로 만들어질 경우 박막트랜지스터 기판(100)에 유연성을 부여할 수 있는 장점이 있으나, 절연기판(110)이 열에 약한 단점이 있다. 본 발명과 같이 유기반도체층(185)을 사용하면 반도체층 형성을 상온, 상압에서 수행할 수 있기 때문에 플라스틱 소재의 절연기판(110)을 사용하기 용이한 장점이 있다. 여기서, 플라스틱 종류로는 폴리카본(polycarbon), 폴리 이미드(polyimide) , 폴리이서설폰(PES), 폴리아릴레이트(PAR), 폴리에틸렌 나프탈레이트(PEN), 폴리에틸렌 테레프탈 레이트(PET) 등이 가능하다.
데이터 배선(121, 123)은 상기 절연기판(110) 상에 형성되어 있다. 데이터 배선(121, 123)은 절연기판(110) 상에 일방향으로 연장되어 있는 데이터선(121)과, 상기 데이터선(121)의 단부에 마련되어 외부로부터 구동 또는 제어신호를 전달 받는 데이터 패드(123)를 포함한다. 데이터 패드(123)는 외부로부터 구동 및 제어신호를 전달 받아 데이터선(121)으로 구동 및 제어신호를 인가한다. 데이터 배선(120)의 재료로는 Al, Cr, Mo, Au, Pt, Pd, Cu, AlNd 들 중 적어도 어느 하나를 포함할 수 있다. 그리고, 데이터 배선(121, 123)은 상기 재료 중 적어도 어느 하나를 포함하는 단일층 또는 복수의 층으로 마련될 수 있다.
본 발명에서는 데이터 배선(121, 123)의 형성과정에서 사용되는 화학물질 또는 플라즈마로부터 게이트 절연막(150)을 보호하여 유기반도체층(185)의 특성이 열화되는 것을 방지하기 위해 데이터 배선(121, 123)을 먼저 형성하고, 데이터 배선(121, 123) 위에 층간절연막(130)을 형성하는 구조를 택하고 있다.
절연기판(110) 상에는 층간절연막(130)이 데이터 배선(121, 123)을 덮고 있다. 층간절연막(130)은 데이터 배선(121, 123)과 게이트 배선(141, 143, 145) 간의 전기적 절연을 위한 층으로, 내구성이 우수한 유기물질을 포함하는 유기막 또는 공정성이 탁월한 무기막일 수 있다. 다른 실시예로, 층간절연막(130)은 복수의 층으로 이루어질 수 있는데, 하부에는 공정성이 탁월한 질화규소(SiNx) 또는 산화규소(SiOx) 등과 같은 무기물질로 이루어진 무기막이 위치하고, 상부에는 유기막이 위치할 수 있다. 즉, 유기막의 공정성에 따라서 무기막은 생략가능 하다. 층간절연막 (130)에는 데이터선(121)의 일부를 노출시키는 절연막접촉구(131)와, 데이터 패드(123)를 노출시키는 접촉구(미도시)가 형성되어 있다. 이러한 층간절연막(130)은 데이터 배선(121, 123)의 형성시 사용되는 화학물질 또는 플라즈마가 잔존하여 절연막 접촉구(131)와, 격벽접촉구(153), 및 제1개구(151)의 틈새 또는 계면사이로 유입되어 내화학성 및 내플라즈마성에 취약한 후술할 유기반도체층(190)의 특성 손상을 감소시키기 위해 마련된다.
층간절연막(130) 상에는 게이트 배선(141, 143, 145)이 형성되어 있다. 게이트 배선(141, 143, 145)은 상술한 데이터선(121)과 절연 교차하여 화소영역을 정의하는 게이트선(141)과, 상기 게이트선(141)의 단부에 마련되어 외부로부터 구동 또는 제어신호를 인가 받는 게이트 패드(145), 및 게이트선(141)의 분지이며 후술할 유기반도체층(190)과 대응되는 곳에 형성되어 있는 게이트 전극(143)을 포함한다. 게이트 패드(145)는 외부로부터 박막트랜지스터를 온/오프(ON/OFF)시키기 위한 구동 및 제어신호를 인가 받아 게이트선(141)을 통하여 게이트 전극(143)으로 전달한다. 게이트 배선(141, 143, 145)도 데이터 배선(121, 123)과 같이 Al, Cr, Mo, Au, Pt, Pd, Cu, AlNd 들 중 적어도 어느 하나를 포함할 수 있으며, 단일층 또는 복수의 층으로 마련될 수 있다.
층간절연막(130) 상에는 격벽접촉구(153)와 게이트 배선(141, 143, 145)의 적어도 일부를 노출시키는 제1개구(151)를 갖는 제1격벽(150)이 마련되어 있다. 더욱 구체적으로, 제1격벽(150)은 게이트 전극(143)을 노출시키는 제1개구(151)와, 상술한 절연막 접촉구(131)에 대응하여 데이터선(121)의 일부를 노출시키는 격벽접 촉구(153), 및 데이터 패드(123)과 게이트 패드(145)를 각각 노출시키는 접촉구들(152, 154)을 포함한다. 제1격벽(150)은 잉크젯 방법을 통하여 게이트 절연막(155)을 형성하기 해서 마련된 것으로, 유기물질을 포함하는 감광성 유기막일 수 있다. 그리고, 12개구(151)는 크게 형성되는 것이 바람직한데, 이는 게이트 전극(143) 상의 게이트 절연막(155)의 표면이 평탄하게 유지될 수 있도록 하기 위함이다. 제1개구(151)로 제팅되는 게이트 절연막물질은 용제제거과정을 거쳐 게이트 절연막(155)으로 형성되는데, 용제가 제거되는 과정에서 게이트 절연막(155)은 접시모양과 같이 가장자리 영역의 두께가 높고, 가운데 영역의 두께가 낮으며 평탄한 상태로 건조된다. 이를 커피 스테인(coffee stain) 현상이라고 하는데, 커피 스테이 현상에 의하여 게이트 전극(143) 상에서 게이트 절연막(155)의 두께가 서로 다른 상태로 건조되면 박막트랜지스터의 특성이 저하될 수 있다. 이에, 제1개구(151)를 크게 만들어 두께가 높은 가장자리 영역이 게이트 전극(143)과 겹치는 영역을 최소화함으로써 박막트랜지스터의 특성이 저하되는 것을 최소화한다.
제1개구(151)에는 게이트 절연막(155)이 형성되어 있다. 게이트 절연막(155)은 데이터 배선(121, 123)과 게이트 배선(141, 143, 145)을 상호 절연시키는 역할을 함과 동시에, 내화학성 및 내플라즈마성이 취약한 유기반도체층(190)으로 불순물이 유입되는 것을 방지한다. 게이트 절연막(155)은 저유전율의 아크릴계 수지, 폴리스티렌계 수지 및 벤조사이클로부텐 중 적어도 어느 하나를 포함하여 이루어진 두터운 막일 수 있다. 본 발명에 따른 게이트 절연막(155)은 내구성이 우수하고 유전율이 낮은 물질을 사용하는 것이 바람직하다. 이는 후술할 소스 및 드레인 전극 (161, 171, 163, 173)과 게이트 전극(143) 간의 용량(Cgd 또는 Cgs)을 감소시켜 유기박막트랜지스터(O-TFT)의 특성을 향상시키기 위한 것으로, 1 내지 3의 유전율을 갖는 것이 바람직하다.
제1격벽(150)과 게이트 절연막(155) 상에는 도전층(161, 163, 171, 173, 175, 177, 179)이 형성되어 있다. 도전층(161, 163, 171, 173, 175, 177, 179)은 복수의 층으로, 하부에 위치하는 금속층(161, 163)과 상부에 위치하는 투명전극층(171, 173, 175, 177, 179)을 포함한다. 금속층(161, 163)과 투명전극층(171, 173, 175, 177, 179)은 상호 전기적으로 연결되어 있으며, 금속층(161, 163)은 Al, Cr, Mo, Au, Pt, Pd, Cu, AlNd 중 적어도 하나를 포함할 수 있고 투명전극층(171, 173, 175, 177, 179)은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 따위의 투명한 도전 물질을 포함하여 이루어진다. 일 실시예로, 금속층(161, 163)은 크롬(Cr)과 몰리브덴(Mo)을 포함할 수 있고, 알루미늄(Al)을 포함할 수도 있다. 그리고, 투명전극층(171, 173, 175, 177, 179)은 무정형(amorphous)의 ITO일 수 있다.
도전층(161, 163, 171, 173, 175, 177, 179)은 절연막 접촉구(131)와 격벽접촉구(153)를 통하여 데이터선(121)과 연결되어 있으며 유기반도체층(190)과 적어도 일부가 접하는 소스 전극(161, 171)과, 게이트 전극(143)을 사이에 두고 소스 전극(161, 171)과 분리되어 있는 드레인 전극(163, 173), 및 드레인 전극(163, 173)과 연결되어 화소에 형성되어 있는 화소전극(175)을 포함한다. 그리고, 데이터 패드(123)와 연결되어 있는 데이터 패드 접촉부재(177)와 게이트 패드(145)와 연결되어 있는 게이트 패드 접촉부재(179)를 더 포함한다. 소스 전극(161, 171)은 접촉구(131, 153)를 통하여 데이터선(121)과 물리적ㆍ전기적으로 연결되어 화상신호를 전달 받는다. 그리고, 게이트 전극(143)을 사이에 두고 소스 전극(161, 171)과 이격 되어 채널영역(C)을 정의하는 드레인 전극(163, 173)은 소스 전극(161, 171)과 함께 박막트랜지스터(Thin Film Transistor: TFT)를 형성하며 각 화소전극(175)의 동작을 제어 및 구동하는 스위칭 및 구동소자로서 작동한다.
소스 전극(161, 171)과 드레인 전극(163, 173) 상에는 제12격벽(180)이 형성되어 있다. 제12격벽(180)에는 채널영역(C)을 둘러싸면서 소스 전극(161, 171) 및 드레인 전극(163, 173) 각각의 일부분을 노출시키고 있는 제12개구(181)가 형성되어 있다. 제12격벽(180)은 유기반도체층(190)을 형성하기 위한 틀 역할을 한다.
제12개구(181)에는 유기반도체층(organic semiconductor layer, 190)이 형성되어 있다. 유기반도체층(190)은 채널영역(C)을 덮고 있으면서, 소스 전극(161, 171) 및 드레인 전극(171, 173)과 적어도 일부가 접하고 있다. 이러한 유기반도체층(190)으로는 테트라센 또는 펜타센의 치환기를 포함하는 유도체; 티오펜 링의 2, 5위치를 통하여 4 내지 8개가 연결된 올리고티오펜; 페릴렌테트라 카보실릭 디안하이드라이드 또는 그의 이미드 유도체; 나프탈렌테트라 카보실릭 디안하이드라이드 또는 그의 이미드 유도체; 금속화 프타로시아닌 또는 그의 할로겐화 유도체, 페릴렌 또는 코로렌과 그의 치환기를 포함하는 유도체; 티에닐렌 및 비닐렌의 코올리머 또는 코폴리머; 티오펜;페릴렌 또는 코로렌과 그들의 치환기를 포함하는 유도체; 또는 상기 물질의 아로마틱 또는 헤테로아로마틱 링에 탄소수 1 내지 30개의 하이 드로 카본 체인을 한 개 이상 포함하는 유도체; 중에서 선택된 어느 하나일 수 있다. 이 외에도 일반적으로 사용되는 공지의 유기반도체물질이 사용될 수도 있다.
한편, 다른 실시예로, 유기반도체층(190)은 증발법(Evaporation) 또는 코팅법(coating)을 통하여 형성될 수도 있으며, 이 경우에는 제2격벽(180)의 형성은 불필요하다.
유기반도체층(190) 상에는 보호막(195)이 형성되어 있다. 여기서, 보호막(195)은 단일층으로 마련될 수 있으며, 도시된 바와 달리, 이중의 복층구조로 이루어질 수도 있다. 보호막(195)은 유기반도체층(190)의 특성이 열화되는 것을 방지하기 위한 층으로, 불소계고분자 또는PVA(폴리비닐알코올) 등과 같은 물질이 사용될 수 있다. 보호막(195)이 이중층으로 이루어진 경우에는, 하부층에는 불소계고분자를 포함할 수 있고, 상부층에는 ITO(indium tin oxide) 및 IZO(indium zinc oxide) 중 어느 하나를 포함하여 이루어질 수 있다.
이하, 도3a 내지 도3l를 참조하여 본 발명의 제1실시예에 따른 평판표시장치의 제조방법에 대하여 설명한다.
먼저, 도3a에 도시된 바와 같이, 유리, 석영, 세라믹 또는 플라스틱 등의 절연성 재질을 포함하여 만들어진 절연기판(110)을 마련한다. 가요성(flexible) 표시장치의 제작에는 플라스틱 기판을 사용하는 것이 바람직하다. 이어, 절연기판(110) 상에 데이터배선물질을 스퍼터링(sputtering) 등의 방법으로 증착한 후, 사진식각(photolithography) 공정을 통하여 데이터선(121)과 데이터 패드(미도시)를 형성한다.
그리고, 도3b에 도시된 바와 같이, 질화규소(SiNx) 또는 산화규소(SiOx) 등의 무기물질로 이루어진 층간절연물질을 절연기판(110)과 데이터배선(120) 상에 가하여 층간절연막(130)을 형성한다. 층간절연물질이 무기물질인 경우에는 화학기상증착방법 등으로 형성할 수 있다. 다른 실시예로, 층간절연막(130)은 유기막일 수 있으며, 이 경우에는 스핀코팅법 또는 스크린 프린팅법 등을 통하여 층간절연물질을 절연기판(110) 상에 형성할 수 있다. 층간절연막(130)으로는 유기막과 무기막이 모두 적용될 수도 있으며, 감광성 유기막 등을 차단벽으로 이용하여 에칭공정을 통하여 데이터선(121)의 일부를 노출시키는 절연막접촉구(131)를 형성한다.
그 다음, 도3c에 도시된 바와 같이, 층간절연막(130) 상에 Al, Cr, Mo, Au, Pt, Pd, Cu, AlNd 들 중 적어도 어느 하나를 포함하는 게이트배선물질을 스퍼터링(sputtering) 등의 방법으로 증착한 후, 사진식각(photolithography) 공정을 통하여 게이트선(미도시), 게이트 전극(143), 및 게이트 패드(미도시)를 형성한다.
그 후, 도3d에 도시되 바와 같이, 게이트 전극(143)을 노출시키는 제1개구(151)와 데이터선(121)의 일부를 노출시키며 절연막접촉구(131)에 대응하는 격벽접촉구(153)를 가지도록 제1격벽(150)을 형성한다. 제1격벽(150)은 감광성 유기막일 수 있으며, 제1격벽(150)의 형성방법은 다음과 같다. 먼저, 층간절연막(130) 상에 스핀코팅법 또는 스크린 프린팅법 등을 통하여 소정의 두께를 가지도록 유기막을 형성한다. 그리고, 소정패턴의 개구부를 갖는 마스크를 상기 유기막 상에 정렬 배치한 후 상기 유기막을 노광한다. 마지막으로, 유기막을 현상하여 제1개구(151)와 격벽접촉구(153)를 형성함으로서 도3d에 도시된 제1격벽(150)이 제조된다.
그 후, 도3e에 도시된 바와 같이, 제1개구(151)에 저유전율의 아크릴계 수지, 폴리스티렌계 수지 및 벤조사이클로부텐 중 적어도 어느 하나를 포함하여 이루어진 게이트 절연물질(156)을 노즐(200)을 이용하여 제팅한다. 여기서, 1 내지 3 의 유전율을 갖는 게이트 절연물질(165)을 사용하는 것이 바람직하다. 이는 소스 및 드레인 전극(161, 163, 171, 173, 도2참조)과 게이트 전극(143) 간의 용량(Cgd 또는 Cgs)을 감소시켜 유기박막트랜지스터(O-TFT)의 특성을 향상시키기 위한 것이다. 제1개구(151)로 제팅된 게이트 절연물질(156)은 용제제거과정을 거쳐서, 도3f에 도시된 바와 같이, 게이트 절연막(155)으로 형성된다. 여기서, 커피 스테인(coffee stain) 현상에 의한 박막트랜지스터의 특성이 저하되는 것을 최소화하기 위해 제1개구(151)는 크게 형성하는 것이 바람직하다.
다음, 도3f에 도시된 바와 같이, Al, Cr, Mo, Au, Pt, Pd, Cu, AlNd 들 중 적어도 어느 하나를 포함하는 금속물질을 제1격벽(150)과 게이트 절연막(155) 상에 가하여 금속물질층(160)을 형성한다. 금속물질층(160)은 스퍼터링 방법에 의하여 형성될 수 있다. 금속물질층(160)은 격벽접촉구(153)와 절연막 접촉구(131)를 통하여 데이터선(121)과 연결되어 있다. 여기서, 금속물질층(160)은 알루미늄(Al)을 포함하는 것이 바람직하다. 이는, 금속물질층(160)의 식각액에 대한 선택성을 이용하여 금속물질층(160)을 용이하게 패터닝하기 위함이다.
이어, 도3g 에 도시된 바와 같이, 금속물질층(160) 상에 투명전극물질층(170)을 형성한다. 투명전극물질층(170)은 ITO 또는 IZO일 수 있으며, 바람직하게 는, 무정형(amorphous)의 ITO인 것이 바람직하다. 이는, 금속물질층(160) 또는 투명전극물질층(170)의 패터닝에 사용되는 식각액에 대한 선택성을 이용하여 금속물질층(160)을 용이하게 패터닝하기 위함이다.
그 후, 도시되지 않았으나, 투명전극물질층(170) 상에 게이트 전극(143)을 중심으로 이격되어 있는 감광막(미도시)을 형성하고, 상기 감광막(미도시)을 차단막으로 이용하여 도3h에 도시된 바와 같은 투명전극층(171, 173, 175, 177, 179)을 형성한다. 여기서, 데이터 패드 접촉부재(177)와 게이트 패드 접촉부재(179)는 도시되지 않았다. 투명전극층(171, 173, 175, 177, 179)의 패터닝에는 크롬식각액(Cr etchant)을 사용할 수 있으며, 하부의 금속물질층(160)도 크롬식각액에 의하여 제거될 수 있으므로 식각 속도의 관찰(etching rate monitoring)을 통하여 원하는 무정형의 ITO를 포함하는 투명전극물질층(170)을 선택적으로 제거할 수 있다. 한편, 가장 바람직한 실시예로 금속물질층(160)은 알루미늄을 포함한다. 알루미늄은 크롬식각액(Cr etchant)에 대하여 전혀 녹지 않으므로 투명전극물질층(170)의 패터닝 과정에서 원하는 무정형의 ITO를 포함하는 투명전극물질층(170)을 제거하기 위한 식각 속도의 관찰(etching rate monitoring)을 할 필요가 없다. 즉, 오버에칭(over-etching)을 통하여 원하는 투명전극물질층(170)만을 제거할 수 있어 간편하다.
이어, 도3i에 도시된 바와 같이, 어닐링(Annealing)공정을 진행한다. 어닐링 공정은 재료를 안정적인 상태로 만들기 위한 처리공정으로, 재료를 충분히 가열한 다음에 천천히 냉각하는 공정이다. 어닐링 공정에 의하여 무정형의 투명전극층 (171, 173, 175, 177, 179)은 안전한 다결정(poly)의 ITO로 성질이 변환된다.
이어, 도3j에 도시된 바와 같이, 채널영역(C)을 둘러싸면서 소스 전극(171) 및 드레인 전극(173) 각각의 일부분을 노출시키고 있는 제2개구(181)를 가지도록 제2격벽(180)을 형성한다. 제2격벽(180)은 유기반도체층(190)을 형성하기 위한 틀 역할을 한다. 제2격벽(180)은 감광성 유기막일 수 있으며, 제2격벽(180)의 형성방법은 다음과 같다. 먼저, 소스 전극(171)과 드레인 전극(173), 및 화소전극(175)의 일부 상에 스핀코팅법 또는 스크린 프린팅법 등을 통하여 소정의 두께를 갖는 유기막을 형성한다. 그리고, 소정패턴의 개구부를 갖는 마스크를 상기 유기막 상에 정렬 배치한 후 상기 유기막을 노광한다. 마지막으로 유기막을 현상하여 제2개구(181)를 형성함으로써 도3j에 도시된 바와 같은 제2격벽(180)을 제조한다.
그 다음, 제2격벽(180)의 표면으로 제팅되는 유기반도체용액(193, 도3l참조)이 제2개구(181) 내부로 저절로 유입되도록 하기 위하여, 제2격벽(180)의 표면을 표면처리 한다. 그러나, 종래에는 이와 같은 표면처리가 채널영역(C)이 오픈되어 있는 상태에서 수행되기 때문에, 표면처리에 사용되는 플라즈마에 의하여 게이트 절연막(160)의 성질이 변화되어 유기박막트랜지스터의 특성을 저하시킬 수 있는 우려가 있다. 더욱 구체적으로, 표면처리에 의하여 게이트 절연막(155)의 표면도 유기반도체용액(193, 도3l참조)에 대하여 발수성과 발유성을 가지게 되어, 제팅되는 유기반도체용액(193, 도3l참조)이 채널영역(C) 상에 균일하게 퍼지지 못하고 소스 전극(161, 171)과 드레인 전극(171, 173)의 주위에서 응집하게 되는 현상이 발생한다. 이에 따라, 게이트 절연막(155)과 유기반도체층(190, 도2참조) 간의 계면특성 이 좋지 못하며, 유기반도체층(190, 도2참조)의 두께가 균일하지 못하여 유기박막트랜지스터의 특성이 저하되는 문제점이 있다.
이에, 본 발명에서는, 도3j에 도시된 바와 같이, 하부의 금속물질층(160)이 채널영역(C)을 덮고 있는 상태에서 제2격벽(180)의 표면이 발수성 및 발유성을 가지도록 표면처리 한다. 즉, 금속물질층(160)이 채널영역(C)을 덮고 있으므로, 표면처리시 사용되는 플라즈마 및 화학물질이 게이트 절연막(155)으로 유입되지 못하여 유기박막트랜지스터의 특성이 향상된다.
표면처리는 O2 플라즈마 처리와, CF4 플라즈마 처리와, 자기조립단층막(self assembled monolayer; SAM)처리 중 적어도 하나를 포함한다. 여기서, O2 플라즈마 처리와 CF4 플라즈마 처리 는 제2격벽(180)의 표면이 발수성 및 발유성을 띄도록 하기 위한 표면처리임에 반하여, 자기조립단층막처리는 채널영역(C)으로 제팅되는 유기반도체층(190, 도2참조)과 소스 전극(171) 및 드레인 전극(173) 간의 접촉저항을 감소시키고 전하이동을 더 용이하게 해주어 유기박막트랜지스터의 특성을 향상시키기 위한 것이다.
그 후, 도3k에 도시된 바와 같이, 금속물질층(160)을 패터닝하여 게이트 전극(143)을 중심으로 상호 이격되어 있는 금속층(161, 163)을 형성한다. 금속물질층(160)의 패터닝에는 크롬식각액(Cr etchant)이 사용될 수 있으며, 특히 어닐링을 통하여 다결정으로 성질 변화된 ITO를 포함하는 투명전극층(171, 173, 175, 177, 179)은 크롬식각액에 의하여 제거되지 않기 때문에 별도의 감광막을 이용하여 금속물질층(160)을 패터닝할 필요 없이 투명전극층(171, 173, 175, 177, 179)을 차단막 으로 이용하여 하부의 금속물질층(160)을 패터닝할 수 있다.
한편, 금속물질층(160)이 알루미늄을 포함하는 경우에는, 알루미늄 식각액(Al etchant)을 이용하여 금속물질층(160)을 패터닝하는 것이 바람직하다. 어닐링을 통하여 다결정으로 성질 변화된 ITO를 포함하는 투명전극층(171, 173, 175, 177, 179)은 알루미늄 식각액에 의하여 반응하지 않으므로, 식각액에 담금(dipping) 또는 식각액으로 씻음(washing)을 통하여 용이하게 금속물질층(160)을 금속층(161, 163)으로 패터닝할 수 있다.
그리고, 감광막 또는 격벽들의 형성시 사용되는 염기성 성분이 채널영역(C)에 잔존할 수 있고, 염기성 성분에 의하여 유기박막트랜지스터의 특성이 저하될 수 있다. 그러나 본 발명에서는 약산성의 식각액들을 사용하여 패터닝 함으로써 채널영역(C)에 잔존하는 염기성 성분이 중화 및 제거되어 온전류(on-current) 및 전하이동도(mobility)가 개선되어 유기박막트랜지스터의 특성이 향상된다.
그 후, 도3l에 도시된 바와 같이, 채널영역(C)으로 노즐(200)을 통하여 유기반도체용액(193)을 제팅(jetting)한다. 유기반도체용액(193)은 용제에 따라 수성 또는 유성일 수 있으며, 유기반도체물질은 용제 제거과정을 거쳐 유기반도체층(190, 도2참조)이 형성된다. 잉크젯 방식은 종래의 사진식각공정을 통한 패터닝 공정 없이 유기반도체물질의 패턴형성이 가능하기 때문에, 사진식각공정에 사용되는 화학물질로부터 유기반도체층(190, 도2참조)을 보호할 수 있어 유기박막트랜지스터 특성의 손상을 감소시킬 수 있다.
한편, 다른 실시예로, 유기반도체층(190)은 증발법(Evaporation) 또는 코팅 법(coating)을 통하여 형성될 수도 있으며, 이 경우에는 제2격벽(180)의 형성은 불필요하다.
그리고, 도시 되지는 않았으나, 유기반도체층(190) 형성방법과 유사하게, 보호막용액을 완성된 유기반도체층(190) 상에 제팅(jetting)하여 보호막(195)을 형성할 수 있다. 보호막용액도 용제에 따라 수성 또는 유성일 수 있으며, 보호막용액은 용제 제거과정을 거쳐 보호막(195)으로 형성되며 보호막(195)의 표면은 평탄하다.
이하, 도4를 참조하여 본 발명의 제2실시예에 따른 평판표시장치와 이의 제조방법에 대하여 설명한다. 제2실시예에서는 제1실시예와 구별되는 특징적인 부분만 발췌하여 설명하며, 설명이 생략된 부분은 제1실시예 또는 공지의 기술에 의한다.
도4에 도시된 바와 같이, 제2실시예에 따른 표시장치는 제1실시예와 같이 복수의 층으로 이루어진 소스 전극(261, 271)과 드레인 전극(263, 273)을 포함한다. 이의 제조공정도 제1실시예와 동일하며, 이에 의하여 상술한 바와 같이 유기박막트랜지스터의 특성이 향상된다. 한편, 제2실시예에서는, 데이터 배선(165)이 금속층(261, 263)과 동일한 층에 형성되어 있다. 즉, 도시되지 않았으나, 금속물질층(미도시)을 형성 후, 금속물질층(미도시)을 패터닝하여 데이터 배선(265)을 먼저 형성한다. 그 후, 상술한 방법과 같이 투명전극물질을 가하여 투명전극물질층(미도시)를 형성하고, 투명전극물질층(미도시)를 패터닝하여 투명전극층(271, 273, 275, 277, 279)을 형성한다. 그 다음, 제2격벽(280)을 형성하고 표면처리를 진행한 후, 투명전극층(271, 273, 275, 277, 279)을 차단벽으로 이용하여 게이트 전극(243)을 중심으로 상호 이격 배치되어 있는 금속층(261, 263)을 형성한다. 이에 의하여, 상술한 제1실시예와 비교하여 하부의 데이터 배선을 패터닝하는 공정과, 층간절연막 형성공정 및 절연막접촉구 형성공정을 생략할 수 있는 장점이 있다. 또한, 하부의 금속물질층(미도시)이 채널영역(C)을 덮고 있는 상태에서 제2격벽(280)의 표면이 발수성 및 발유성을 가지도록 표면처리를 하기 때문에, 표면처리시 사용되는 플라즈마 및 화학물질이 게이트 절연막(255)으로 유입되지 못하여 유기박막트랜지스터의 특성이 향상된다.
본 발명에 따른 격벽은 액정표시장치 또는 유기전기발광장치(organic light emitting diode), 전기영동표시장치(ELECTRO PHORETIC INDICATION DISPLAY) 등의 표시장치에 사용될 수 있다.
유기전기발광장치는 전기적인 신호를 받아 발광하는 유기물을 이용한 자발광형 소자이다. 유기전기발광장치에는 음극층(화소전극), 홀 주입층, 홀 수송층, 발광층, 전자 수송층, 전자 주입층, 양극층(대향전극)이 적층되어 있다. 본발명에 따른 박막트랜지스터 기판의 드레인 전극은 음극층과 전기적으로 연결되어 데이터 신호를 인가할 수 있다.
전기영동표시장치는 전자 책에 사용되고 있는 평판표시장치 중 하나로서, 제1전극 및 박막트랜지스터가 형성되어 있는 제1기판과, 제2전극이 형성되어 있는 제2기판, 및 양 기판 사이에 위치하는 유체와 유체에 분산되어 있는 하전입자를 포함한다. 하전입자는 양성(positive) 또는 음성(negative)을 띠고 있으며 흑색과 백색 중 어느 한 색상을 가지고 있다. 이러한 전기영동표시장치의 마주하는 양전극에 전 압을 인가하여 제1및 제2전극양단에 전위차(+,-)를 형성되면 하전입자는 반대극성의 전극으로 상하이동된다. 이에 따라, 관찰자는 외부에서 입사되어 하전입자에서 반사된 빛을 인식하게 된다. 하전입자가 관찰자에 가깝게 상부로 이동하면 관찰자는 하전입자의 색상을 강하게 인식하며, 하전입자가 하부로 이동하면 관찰자는 하전입자의 색상을 약하게 인식하는 원리를 이용하여 화상을 표시한다.
비록 본 발명의 몇몇 실시예들이 도시되고 설명되었지만, 본 발명이 속하는 기술분야의 통상의 지식을 가진 당업자라면 본 발명의 원칙이나 정신에서 벗어나지 않으면서 본 실시예를 변형할 수 있음을 알 수 있을 것이다. 본 발명의 범위는 첨부된 청구항과 그 균등물에 의해 정해질 것이다.
이상 설명한 바와 같이, 본 발명에 따르면 박막트랜지스터의 특성이 향상된 표시장치가 제공된다.
또한, 본 발명에 따르면 제조공정이 간단하며, 박막트랜지스터의 특성을 향상시킬 수 있는 표시장치의 제조방법이 제공된다.

Claims (27)

  1. 절연기판 상에 형성되어 있는 게이트 전극을 포함하는 게이트 배선과;
    상기 게이트 전극 상에 형성되어 있는 게이트 절연막과;
    상기 게이트 절연막 상에 상기 게이트 전극을 중심으로 상호 이격 형성되어 채널영역을 정의하는 소스 전극과 드레인 전극을 포함하며, 복수의 층으로 이루어진 도전층; 및
    상기 채널영역에 형성되어 있는 유기반도체층을 포함하는 것을 특징으로 하는 표시장치.
  2. 제1항에 있어서,
    상기 도전층은 금속층과 투명전극층을 포함하는 것을 특징으로 하는 표시장치.
  3. 제2항에 있어서,
    상기 금속층 상에 투명전극층이 위치하는 것을 특징으로 하는 표시장치.
  4. 제2항에 있어서,
    상기 금속층은 재료로는 Al, Cr, Mo, Au, Pt, Pd, Cu, AlNd 중 적어도 하나를 포함하는 것을 특징으로 하는 표시장치.
  5. 제4항에 있어서,
    상기 투명전극층은 ITO(indium tin oxide) 및 IZO(indium zinc oxide) 중 어느 하나를 포함하는 것을 특징으로 하는 표시장치.
  6. 제5항에 있어서,
    상기 금속층과 상기 투명전극층은 전기적으로 연결되어 있는 것을 특징으로 하는 표시장치.
  7. 제5항에 있어서,
    상기 투명전극층은 다결정인 것을 특징으로 하는 표시장치.
  8. 제2항에 있어서,
    상기 절연기판과 상기 게이트 배선 사이에 위치하는 데이터 배선과, 상기 데이터 배선을 덮고 있는 층간절연막과, 상기 층간 절연막 상에 상기 게이트 전극을 노출시키는 제1개구를 갖는 제1격벽을 더 포함하는 것을 특징으로 하는 표시장치.
  9. 제8항에 있어서,
    상기 게이트 절연막은 상기 제1개구 내부에 위치하는 것을 특징으로 하는 표시장치.
  10. 제2항 또는 제8항에 있어서,
    상기 도전층 상에는 상기 채널영역과, 상기 소스 전극의 일부와, 상기 드레인 전극의 일부를 노출시키는 제2개구를 갖는 제2격벽을 더 포함하는 것을 특징으로 하는 표시장치.
  11. 제10항에 있어서,
    상기 유기반도체층은 상기 제2개구 내부에 위치하는 것을 특징으로 하는 표시장치.
  12. 제11항에 있어서,
    상기 유기반도체층 상에는 보호층이 더 형성되어 있는 것을 특징으로 하는 표시장치.
  13. 절연기판 상에 게이트 전극을 포함하는 게이트 배선을 형성하는 단계와;
    상기 게이트 배선 상에 금속물질을 가하여 금속층을 형성하는 단계와;
    상기 금속층 상에 투명전극물질을 가하여 투명전극층을 형성하는 단계와;
    상기 게이트 전극을 중심으로 상호 이격되도록 상기 투명전극층을 패터닝하는 단계와;
    상기 투명전극층을 어닐링하는 단계와;
    상기 게이트 전극을 중심으로 상호 이격되어 있는 채널영역을 갖도록 상기 금속층을 패터닝하는 단계; 및
    상기 채널영역에 유기반도체층을 형성하는 단계를 포함하는 것을 특징으로 하는 표시장치의 제조방법.
  14. 제13항에 있어서,
    상기 투명전극물질은 무정형의 ITO(indium tin oxide) 및 IZO(indium zinc oxide) 중 어느 하나를 포함하는 것을 특징으로 하는 표시장치의 제조방법.
  15. 제14항에 있어서,
    상기 투명전극층의 패터닝은 크롬식각액을 사용하는 것을 특징으로 하는 표시장치의 제조방법.
  16. 제14항에 있어서,
    상기 어닐링에 의하여 상기 투명전극층은 다결정으로 변화되는 것을 특징으로 하는 표시장치의 제조방법.
  17. 제13항 또는 제16항에 있어서,
    상기 금속물질은 Al, Cr, Mo, Au, Pt, Pd, Cu, AlNd 중 적어도 하나를 포함하는 것을 특징으로 하는 표시장치의 제조방법.
  18. 제17항에 있어서,
    상기 금속층의 패터닝은 상기 투명전극층을 차단막으로 이용하는 것을 특징으로 하는 표시장치의 제조방법.
  19. 제18항에 있어서,
    상기 금속층의 패터닝은 크롬식각액을 사용하는 것을 특징으로 하는 표시장치의 제조방법.
  20. 제18항에 있어서,
    상기 금속층은 알루미늄을 포함하여 이루어져 있으며,
    상기 금속층의 패터닝은 알루미늄식각액을 사용하는 것을 특징으로 하는 표시장치의 제조방법.
  21. 제13항에 있어서,
    상기 게이트 배선의 형성 전에, 상기 절연기판 상에 데이터배선물질을 가하여 데이터 배선을 형성하는 단계와, 상기 데이터 배선 상에 층간절연물질을 가하여 층간절연막을 형성하는 단계를 포함하는 것을 특징으로 하는 표시장치의 제조방법.
  22. 제21항에 있어서,
    상기 층간절연막 상에 상기 게이트 전극을 노출시키는 제1개구를 갖도록 제1격벽을 형성하는 단계와, 상기 제1개구에 상기 게이트 전극을 덮도록 게이트 절연막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 표시장치의 제조방법.
  23. 제22항에 있어서,
    상기 게이트 절연막은 잉크젯 공정을 통하여 상기 제1개구 내부에 형성되는 것을 특징으로 하는 표시장치의 제조방법.
  24. 제13항 또는 제22항에 있어서,
    상기 어닐링 후 상기 금속층의 패터닝 전에, 상기 투명전극층 상에 상기 채널영역을 노출시키는 제2개구를 갖도록 제2격벽을 형성하는 단계와, 상기 제2격벽의 표면을 표면처리하는 단계를 더 포함하는 것을 특징으로 하는 표시장치의 제조방법.
  25. 제24항에 있어서,
    상기 유기반도체층은 잉크젯 방법을 통하여 상기 제2개구 내부에 형성되는 것을 특징으로 하는 표시장치의 제조방법.
  26. 제24항에 있어서,
    상기 표면처리는 O2 플라즈마 처리와, CF4 플라즈마 처리와, 자기조립단층막 (self assembled monolayer; SAM)처리 중 적어도 하나를 포함하는 것을 특징으로 하는 표시장치의 제조방법.
  27. 제13항에 있어서,
    상기 유기반도체층 상에 보호막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 표시장치의 제조방법.
KR1020050122752A 2005-12-13 2005-12-13 표시장치와 이의 제조방법 KR101219047B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020050122752A KR101219047B1 (ko) 2005-12-13 2005-12-13 표시장치와 이의 제조방법
TW095143618A TWI355554B (en) 2005-12-13 2006-11-24 Display device and manufacturing method therefor
JP2006332740A JP4988322B2 (ja) 2005-12-13 2006-12-11 表示装置とその製造方法
US11/638,270 US7622738B2 (en) 2005-12-13 2006-12-12 Display device having a multi-layer conductive layer and manufacturing method therefore
CN201110201476.8A CN102280582B (zh) 2005-12-13 2006-12-13 显示装置的制造方法
CN2006101657105A CN1983663B (zh) 2005-12-13 2006-12-13 显示装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050122752A KR101219047B1 (ko) 2005-12-13 2005-12-13 표시장치와 이의 제조방법

Publications (2)

Publication Number Publication Date
KR20070062859A true KR20070062859A (ko) 2007-06-18
KR101219047B1 KR101219047B1 (ko) 2013-01-07

Family

ID=38139910

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050122752A KR101219047B1 (ko) 2005-12-13 2005-12-13 표시장치와 이의 제조방법

Country Status (5)

Country Link
US (1) US7622738B2 (ko)
JP (1) JP4988322B2 (ko)
KR (1) KR101219047B1 (ko)
CN (2) CN102280582B (ko)
TW (1) TWI355554B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100971751B1 (ko) * 2008-10-23 2010-07-21 삼성모바일디스플레이주식회사 유기전계발광표시장치 및 그의 제조방법
KR101396939B1 (ko) * 2007-12-05 2014-05-20 엘지디스플레이 주식회사 유기 박막 트랜지스터 및 그 제조 방법

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070053060A (ko) * 2005-11-19 2007-05-23 삼성전자주식회사 표시장치와 이의 제조방법
US7601567B2 (en) * 2005-12-13 2009-10-13 Samsung Mobile Display Co., Ltd. Method of preparing organic thin film transistor, organic thin film transistor, and organic light-emitting display device including the organic thin film transistor
KR101319944B1 (ko) * 2007-03-29 2013-10-21 삼성디스플레이 주식회사 유기 박막 트랜지스터 기판의 제조 방법
EP2178110A4 (en) * 2007-08-07 2012-08-29 Panasonic Corp SEMICONDUCTOR COMPONENT, METHOD FOR THE PRODUCTION THEREOF AND PICTURE DISPLAY
KR101418588B1 (ko) * 2007-11-14 2014-07-16 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
GB0724774D0 (en) * 2007-12-19 2008-01-30 Cambridge Display Tech Ltd Organic thin film transistors, active matrix organic optical devices and methods of making the same
KR100931491B1 (ko) * 2008-04-07 2009-12-11 삼성모바일디스플레이주식회사 유기 전계 발광표시장치 및 그의 제조방법
KR101525804B1 (ko) * 2008-04-14 2015-06-05 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
JP2010016280A (ja) * 2008-07-07 2010-01-21 Konica Minolta Holdings Inc 有機ｔｆｔの製造方法、及び有機ｔｆｔ
US8253174B2 (en) * 2008-11-26 2012-08-28 Palo Alto Research Center Incorporated Electronic circuit structure and method for forming same
DE102009038589B4 (de) * 2009-08-26 2014-11-20 Heraeus Materials Technology Gmbh & Co. Kg TFT-Struktur mit Cu-Elektroden
US8211782B2 (en) * 2009-10-23 2012-07-03 Palo Alto Research Center Incorporated Printed material constrained by well structures
JP5982146B2 (ja) 2011-06-16 2016-08-31 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 有機発光構造物、有機発光構造物の製造方法、有機発光表示装置、及び有機発光表示製造方法
KR101888447B1 (ko) * 2012-05-22 2018-08-16 엘지디스플레이 주식회사 유기 전계 발광 표시 패널의 제조 방법
JP6324098B2 (ja) * 2014-02-06 2018-05-16 株式会社ジャパンディスプレイ 表示装置及びその製造方法
TWI533773B (zh) * 2015-10-29 2016-05-11 華邦電子股份有限公司 電路板之製作方法
CN106793568B (zh) * 2015-11-19 2020-03-13 华邦电子股份有限公司 电路板的制作方法
US9842883B2 (en) * 2016-01-28 2017-12-12 Shenzhen China Star Optoelectronics Technology Co., Ltd. Flexible array substrate structure and manufacturing method for the same
CN105826248A (zh) * 2016-03-11 2016-08-03 深圳市华星光电技术有限公司 Ffs模式的阵列基板及制作方法
WO2019213661A1 (en) 2018-05-04 2019-11-07 Red E Innovations, Llc System for monitoring an injection mold or stamping die

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000269504A (ja) * 1999-03-16 2000-09-29 Hitachi Ltd 半導体装置、その製造方法及び液晶表示装置
KR20010089334A (ko) * 1999-08-24 2001-10-06 요트.게.아. 롤페즈 표시장치
JP2001242803A (ja) * 2000-02-29 2001-09-07 Sony Corp 表示装置及びその製造方法
JP2004146430A (ja) 2002-10-22 2004-05-20 Konica Minolta Holdings Inc 有機薄膜トランジスタ、有機ｔｆｔ装置およびそれらの製造方法
JP4618990B2 (ja) 2002-08-02 2011-01-26 株式会社半導体エネルギー研究所 有機薄膜トランジスタ及びその作製方法、並びに有機薄膜トランジスタを有する半導体装置
US6821811B2 (en) 2002-08-02 2004-11-23 Semiconductor Energy Laboratory Co., Ltd. Organic thin film transistor and method of manufacturing the same, and semiconductor device having the organic thin film transistor
KR100973811B1 (ko) 2003-08-28 2010-08-03 삼성전자주식회사 유기 반도체를 사용한 박막 트랜지스터 표시판 및 그 제조방법
JP4385812B2 (ja) * 2004-03-26 2009-12-16 株式会社日立製作所 薄膜トランジスタおよびその製造方法
KR100603349B1 (ko) * 2004-06-17 2006-07-20 삼성에스디아이 주식회사 박막 트랜지스터, 이를 제조한 방법 및 이를 구비하는평판 디스플레이 장치
US7208756B2 (en) * 2004-08-10 2007-04-24 Ishiang Shih Organic semiconductor devices having low contact resistance
US20060214154A1 (en) * 2005-03-24 2006-09-28 Eastman Kodak Company Polymeric gate dielectrics for organic thin film transistors and methods of making the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101396939B1 (ko) * 2007-12-05 2014-05-20 엘지디스플레이 주식회사 유기 박막 트랜지스터 및 그 제조 방법
KR100971751B1 (ko) * 2008-10-23 2010-07-21 삼성모바일디스플레이주식회사 유기전계발광표시장치 및 그의 제조방법
US9437843B2 (en) 2008-10-23 2016-09-06 Samsung Display Co., Ltd. Organic light emitting diode display device and method of manufacturing the same

Also Published As

Publication number Publication date
TWI355554B (en) 2012-01-01
CN102280582A (zh) 2011-12-14
JP2007165889A (ja) 2007-06-28
TW200734780A (en) 2007-09-16
US7622738B2 (en) 2009-11-24
US20070134832A1 (en) 2007-06-14
CN1983663A (zh) 2007-06-20
CN102280582B (zh) 2014-02-19
JP4988322B2 (ja) 2012-08-01
KR101219047B1 (ko) 2013-01-07
CN1983663B (zh) 2011-11-16

Similar Documents

Publication Publication Date Title
KR101219047B1 (ko) 표시장치와 이의 제조방법
JP4675871B2 (ja) 表示装置とその製造方法
KR101219046B1 (ko) 표시장치와 이의 제조방법
US7919778B2 (en) Making organic thin film transistor array panels
US7727797B2 (en) Method for manufacturing organic thin film transistor substrate
US20070024766A1 (en) Organic thin film transistor display panel
US20070109457A1 (en) Organic thin film transistor array panel
KR101415560B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20070054054A (ko) 표시장치와 이의 제조방법
US8399311B2 (en) Thin film transistor array panel and method of manufacture
KR20070036876A (ko) 유기 박막 트랜지스터 표시판 및 그 제조 방법
KR20070013132A (ko) 박막트랜지스터 기판과 박막트랜지스터 기판의 제조방법
KR100695013B1 (ko) 박막트랜지스터 기판과 박막트랜지스터 기판의 제조방법
JP2007164191A (ja) 有機薄膜トランジスタ表示板及びその製造方法
KR101189218B1 (ko) 액정 표시 장치 및 그 제조 방법
KR20080026957A (ko) 박막 트랜지스터 표시판의 제조 방법
US7759676B2 (en) Thin film transistor array panel having groups of proximately located thin film transistors and manufacturing method thereof
KR20070009013A (ko) 평판표시장치 및 평판표시장치의 제조방법
KR101424012B1 (ko) 표시장치와 그 제조방법
KR20070103945A (ko) 디스플레이장치의 제조방법
KR20070052514A (ko) 표시장치와 이의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181126

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20191202

Year of fee payment: 8