KR101396939B1 - 유기 박막 트랜지스터 및 그 제조 방법 - Google Patents
유기 박막 트랜지스터 및 그 제조 방법 Download PDFInfo
- Publication number
- KR101396939B1 KR101396939B1 KR1020070125814A KR20070125814A KR101396939B1 KR 101396939 B1 KR101396939 B1 KR 101396939B1 KR 1020070125814 A KR1020070125814 A KR 1020070125814A KR 20070125814 A KR20070125814 A KR 20070125814A KR 101396939 B1 KR101396939 B1 KR 101396939B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- gate insulating
- pattern
- forming
- gate
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 42
- 238000000034 method Methods 0.000 title claims description 37
- 239000010408 film Substances 0.000 claims abstract description 74
- 239000010410 layer Substances 0.000 claims abstract description 69
- 230000004888 barrier function Effects 0.000 claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 claims abstract description 21
- 239000011241 protective layer Substances 0.000 claims abstract description 19
- 238000007641 inkjet printing Methods 0.000 claims abstract description 8
- 239000010931 gold Substances 0.000 claims description 29
- 229920002120 photoresistant polymer Polymers 0.000 claims description 23
- 229910052737 gold Inorganic materials 0.000 claims description 15
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 13
- 239000010949 copper Substances 0.000 claims description 12
- 229910052750 molybdenum Inorganic materials 0.000 claims description 12
- 239000010936 titanium Substances 0.000 claims description 12
- 229910052779 Neodymium Inorganic materials 0.000 claims description 11
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 11
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 claims description 11
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 10
- 239000011733 molybdenum Substances 0.000 claims description 10
- 238000000206 photolithography Methods 0.000 claims description 10
- 239000011368 organic material Substances 0.000 claims description 9
- 229910010272 inorganic material Inorganic materials 0.000 claims description 8
- 239000011147 inorganic material Substances 0.000 claims description 8
- 229910052802 copper Inorganic materials 0.000 claims description 7
- 239000011651 chromium Substances 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 5
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- 229910000838 Al alloy Inorganic materials 0.000 claims description 4
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 claims description 4
- 239000004642 Polyimide Substances 0.000 claims description 4
- -1 acryl Chemical group 0.000 claims description 4
- 238000004380 ashing Methods 0.000 claims description 4
- 229910052804 chromium Inorganic materials 0.000 claims description 4
- 239000011737 fluorine Substances 0.000 claims description 4
- 229910052731 fluorine Inorganic materials 0.000 claims description 4
- 229920003986 novolac Polymers 0.000 claims description 4
- 229920001721 polyimide Polymers 0.000 claims description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 2
- 238000004140 cleaning Methods 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- 239000007789 gas Substances 0.000 claims description 2
- 239000001301 oxygen Substances 0.000 claims description 2
- 229910052760 oxygen Inorganic materials 0.000 claims description 2
- 238000002161 passivation Methods 0.000 claims description 2
- 238000004381 surface treatment Methods 0.000 claims description 2
- 238000001039 wet etching Methods 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims 3
- SLIUAWYAILUBJU-UHFFFAOYSA-N pentacene Chemical compound C1=CC=CC2=CC3=CC4=CC5=CC=CC=C5C=C4C=C3C=C21 SLIUAWYAILUBJU-UHFFFAOYSA-N 0.000 claims 2
- CGUGANNNGPKIMX-UHFFFAOYSA-N [Sn]=O.[In].[Ti] Chemical compound [Sn]=O.[In].[Ti] CGUGANNNGPKIMX-UHFFFAOYSA-N 0.000 claims 1
- 239000011248 coating agent Substances 0.000 claims 1
- 239000004973 liquid crystal related substance Substances 0.000 description 8
- NLKNQRATVPKPDG-UHFFFAOYSA-M potassium iodide Chemical compound [K+].[I-] NLKNQRATVPKPDG-UHFFFAOYSA-M 0.000 description 4
- 239000007769 metal material Substances 0.000 description 3
- 238000005452 bending Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 150000002964 pentacenes Chemical class 0.000 description 2
- ZCYVEMRRCGMTRW-UHFFFAOYSA-N 7553-56-2 Chemical compound [I] ZCYVEMRRCGMTRW-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- RHZWSUVWRRXEJF-UHFFFAOYSA-N indium tin Chemical compound [In].[Sn] RHZWSUVWRRXEJF-UHFFFAOYSA-N 0.000 description 1
- 239000011630 iodine Substances 0.000 description 1
- 229910052740 iodine Inorganic materials 0.000 description 1
- 239000012044 organic layer Substances 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
- H10K10/80—Constructional details
- H10K10/82—Electrodes
- H10K10/84—Ohmic electrodes, e.g. source or drain electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
- H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
Landscapes
- Thin Film Transistor (AREA)
Abstract
본 발명은 유기 박막 트랜지스터 및 그 제조 방법에 관한 것으로서, 특히 활성층을 잉크젯 프린팅을 이용하여 형성하기 위한 격벽 패턴을 마련함으로써 마스크수가 감소되어 제조 공정이 단순화되고, 소스전극, 드레인전극과 게이트 절연막 간의 접착성을 높여 특성이 향상된 유기 박막 트랜지스터 및 그 제조 방법에 관한 것이다. 이러한 본 발명에 따른 유기 박막 트랜지스터는, 기판; 상기 기판 상에 형성된 게이트전극; 상기 기판 상에 형성된 게이트 절연막; 상기 게이트 절연막 상에 게이트 전극의 양단과 오버랩되도록 형성되며, 게이트 전극과 오버랩된 게이트 절연막의 일부를 노출하는 투명전극 패턴; 상기 투명전극 패턴 상에 형성되며 게이트 전극과 오버랩된 게이트 절연막의 일부를 노출하는 소스전극과 드레인전극; 상기 소스전극과 드레인전극 상에 형성되며 게이트 전극과 오버랩된 게이트 절연막의 일부를 노출하는 격벽 패턴; 상기 투명전극 패턴, 소스전극, 드레인전극 및 격벽 패턴에 의해 노출된 게이트 절연막 상에 형성된 활성층; 상기 활성층 상에 형성된 보호층; 을 포함하여 구성된다.
유기 박막 트랜지스터, 마스크 수, 잉크젯 프린팅
Description
본 발명은 유기 박막 트랜지스터 및 그 제조 방법에 관한 것으로서, 특히 제조 공정 시에 이용되는 마스크수를 감소시켜 제조 공정을 단순화할 수 있으며 소스전극, 드레인전극과 게이트 절연막 간의 접착성을 높여 특성이 향상된 유기 박막 트랜지스터 및 그 제조 방법에 관한 것이다.
오늘날과 같은 정보화 사회에 있어서 전자표시장치의 역할은 매우 중요해지고 있으며, 다양한 전자표시장치가 산업 분야 및 생활에 있어서 널리 이용되고 있다.
이러한 전자표시장치는 주로 텔레비젼이나 컴퓨터 모니터 등으로 사용되고 있으며, 가장 오랜 역사를 갖는 전자표시장치인 음극선관(CRT) 표시장치는 높은 시장 점유율을 차지하고 있으나, 무거운 중량, 큰 부피 및 높은 소비 전력 등과 같은 단점을 많이 가지고 있다.
따라서, 최근에는 반도체 기술의 급속한 발전에 의하여 새로운 전자표시장치로서 액정표시장치, 유기 이엘 표시장치 등과 같은 평판표시장치가 개발되었으며, 이와 같이 다양한 평판표시장치는 경량, 박형, 저소비전력 등과 같은 장점이 있어 소비자들의 많은 관심을 끌고 있다.
그리고, 최근에는 상기와 같은 경량, 박형, 저소비전력 등과 같은 장점에 더하여 구부림에 자유롭고 외부 충격에 강한 평판표시장치에 대한 기대가 높아지고 있으며, 이에 대한 연구가 활발히 이루어지고 있다.
상기와 같이 다양한 평판표시장치가 구부림에 자유롭고 외부 충격에 강하도록 제작되기 위해서, 기존에 평판표시장치에 구비되던 무기 박막 트랜지스터가 유기 박막 트랜지스터로 대체되는 추세에 있다.
이와 같은 유기 박막 트랜지스터는 유연성 및 강도가 보장되어 최근에 각광받는 반도체 소자이다.
이하, 도면을 참조하여 종래의 일반적인 유기 박막 트랜지스터에 대하여 설명하면 다음과 같다.
도 1에 도시한 바와 같이 종래의 일반적인 유기 박막 트랜지스터는, 기판(1) 상에 형성된 게이트 전극(2)과, 상기 게이트 전극(2) 상에 형성된 게이트 절연막(3)과, 상기 게이트 절연막(3) 상에 형성된 활성층(8)과, 상기 활성층(8) 상에 소정 간격을 두고 게이트 전극(2)의 양단과 오버랩되도록 형성된 소스 전극(5) 및 드레인 전극(6)과, 상기 소스 전극(5) 및 드레인 전극(6) 상에 형성된 보호층(9)으로 구성된다. 여기서, 도 1에는 상기 보호층(9)에는 드레인 전극(6)의 일부를 노출하는 콘택홀(36) 및, 상기 콘택홀(36)을 통해 연결된 화소전극(26)까지 형성하였다. 여기서, 상기 화소전극(26)은 액정표시장치의 각 화소마다 형성되는 화소전 극(26)이며, 이 화소전극(26)은 상기 유기 박막 트랜지스터의 드레인 단자(6)를 통해 데이터신호를 공급받아 각 화소를 구동하게 된다.
이와 같은 구성을 가지는 유기 박막 트랜지스터는 다음과 같은 과정을 통해 제조 된다.
먼저, 기판 상에 포토리소그라피(photolithography) 방법(제 1 마스크 공정)을 이용하여 게이트 전극(2)을 형성한다.
다음으로, 게이트 전극(2)이 형성된 기판(1) 상에 게이트 절연막(3)을 형성한다.
다음으로, 상기 게이트 절연막(3) 상에 포토리소그라피 방법(제 2 마스크 공정)을 이용하여 활성층(8)을 형성한다.
다음으로, 상기 게이트 절연막(3) 상에 포토리소그라피 방법(제 3 마스크 공정)을 이용하여 소스 전극(5) 및 드레인 전극(6)을 형성한다.
다음으로, 상기 소스 전극(5) 및 드레인 전극(6) 상에 보호층(9)을 형성한다.
다음으로, 상기 보호층(9)에 포토리소그라피 방법(제 4 마스크 공정)을 이용하여 콘택홀(36)을 형성하여 드레인 전극(6)의 일부를 외부로 노출시킨다.
이러한 콘택홀(36)은, 상기 유기 박막 트랜지스터가 액정표시장치에 구비된 경우에 액정표시장치의 각 화소마다 구비된 화소전극(26)이 상기 드레인 전극(6)과 접속될 수 있도록 하는 수단을 제공하게 된다. 물론 상기 화소전극(26)도 포토리소그라피 공정(제 5 마스크 공정)을 이용하여 형성될 것이다.
상기 포토리소그라피 공정은 마스크에 그려진 패턴을 박막이 증착된 기판 위에 전사시켜 원하는 패턴을 형상하는 일련의 공정으로 감광막 도포, 노광, 현상 공정 등 다수의 공정으로 이루어지며, 다수의 포토리소그라피 공정은 생산 수율을 떨어뜨리는 단점이 있다.
특히, 패턴을 형성하기 위하여 설계된 마스크는 매우 고가이어서, 공정에 적용되는 마스크 수가 증가하면 액정표시장치의 제조 비용이 이에 비례하여 상승하게 된다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 본 발명의 목적은 제조 시에 적용되는 마스크수를 최소화하여 생산 수율을 향상시키고 제조비용을 절감할 수 있는 유기 박막 트랜지스터 및 그 제조 방법을 제공하는 것이다.
상기와 같은 목적을 달성하기 위한 본 발명의 바람직한 실시예에 따른 유기 박막 트랜지스터는, 기판; 상기 기판 상에 형성된 게이트전극; 상기 기판 상에 형성된 게이트 절연막; 상기 게이트 절연막 상에 게이트 전극의 양단과 오버랩되도록 형성되며, 게이트 전극과 오버랩된 게이트 절연막의 일부를 노출하는 투명전극 패턴; 상기 투명전극 패턴 상에 형성되며 게이트 전극과 오버랩된 게이트 절연막의 일부를 노출하는 소스전극과 드레인전극; 상기 소스전극과 드레인전극 상에 형성되며 게이트 전극과 오버랩된 게이트 절연막의 일부를 노출하는 격벽 패턴; 상기 투명전극 패턴, 소스전극, 드레인전극 및 격벽 패턴에 의해 노출된 게이트 절연막 상에 형성된 활성층; 상기 활성층 상에 형성된 보호층; 을 포함하여 구성된다.
그리고, 상기와 같은 목적을 달성하기 위한 본 발명의 바람직한 실시예에 따른 유기 박막 트랜지스터의 제조 방법은, 기판 상에 게이트 전극을 형성하는 단계; 상기 게이트 전극 상에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 상에 투명전극 패턴을 형성하고, 상기 투명전극 패턴 상에 소스 전극과 드레인 전극을 형성하되, 게이트 전극과 오버랩되는 게이트 절연막의 일부가 노출되도록 형성하는 단계; 상기 소스 전극과 드레인 전극 상에 격벽 패턴을 형성하되, 게이트 전극과 오버랩되는 게이트 절연막의 일부가 노출되도록 형성하는 단계; 상기 투명전극 패턴, 소스 전극, 드레인 전극 및 격벽 패턴에 의해 노출된 게이트 절연막 상에 활성층을 형성하는 단계; 상기 활성층 상에 보호층을 형성하는 단계; 를 포함하여 이루어진다.
상기와 같은 구성 및 제조 방법을 가지는 유기 박막 트랜지스터는 제조 공정 시에 적용되는 마스크 수가 최소화되어, 생산 수율을 높이고 제조 단가를 낮출 수 있는 장점이 있다.
또한, 상기와 같은 구성 및 제조 방법을 가지는 유기 박막 트랜지스터는 소스전극, 드레인전극과 게이트 절연막 사이에 투명전극 패턴을 마련함으로써, 소스전극, 드레인 전극과 게이트 절연막 간의 접착성을 향상시킬 수 있는 장점이 있다.
이하, 첨부된 도면을 참조로 하여 본 발명의 바람직한 실시예에 따른 유기 박막 트랜지스터 및 그 제조 방법에 대하여 상세히 설명한다.
먼저, 도 2를 참조하여 본 발명의 바람직한 실시예에 따른 박막 트랜지스터의 구성에 대하여 설명하면 다음과 같다.
도 2를 참조하면 본 발명의 바람직한 실시예에 따른 박막 트랜지스터는 기판(101); 상기 기판(101) 상에 형성된 게이트전극(102); 상기 기판(101) 상에 형성된 게이트 절연막(103); 상기 게이트 절연막(103) 상에 게이트 전극(102)의 양단과 오버랩되도록 형성되며, 게이트 전극(102)과 오버랩된 게이트 절연막(103)의 일부를 노출하는 투명전극 패턴(104); 상기 투명전극 패턴(104) 상에 형성되며 게이트 전극(102)과 오버랩된 게이트 절연막(103)의 일부를 노출하는 소스전극(105)과 드레인전극(106); 상기 소스전극(105)과 드레인전극(106) 상에 형성되며 게이트 전극(102)과 오버랩된 게이트 절연막(103)의 일부를 노출하는 격벽 패턴(107); 상기 투명전극 패턴(104), 소스전극(105), 드레인전극(106) 및 격벽 패턴(107)에 의해 노출된 게이트 절연막(103) 상에 형성된 활성층(active layer)(108); 상기 활성층(108) 상에 형성된 보호층(109); 을 포함하여 구성된다.
상기 기판(101) 상에 형성된 게이트전극(102)은 도전성 금속 물질로 형성되며, 더욱 상세히는 금(Au), 구리(Cu), 알루미늄(Al), 알루미늄 합금(Al-alloy), 몰리브덴(Mo), 크롬(Cr), 인듐틴옥사이드(ITO), 티탄(Ti), 네오디뮴(AlNd) 중 어느 하나를 포함하여 형성되거나, 구리(Cu)와 티탄(Ti) 및, 금(Au)과 인듐틴옥사이드(ITO) 및, 몰리브덴(Mo)과 AlNd(네오디뮴) 및, 금(Au)과 인듐틴옥사이드(ITO) 및, 몰리브덴(Mo)과 네오디뮴(AlNd)으로 이루어진 이중 층으로 형성된다.
그리고, 상기 게이트 절연막(103)은 게이트전극(102)이 형성된 기판(101) 상의 전체에 형성되며, 유기 물질 또는 무기 물질로 형성된다.
상기 게이트 절연막(102) 상에 형성된 투명전극 패턴(104)은 게이트 전극(102)의 양단과 소정 면적이 오버랩되도록 형성되되, 게이트 절연막(103) 중에 게이트 전극(102)과 오버랩되는 영역의 일부를 노출하도록 형성하여 게이트 절연막(103)의 일부가 활성층(108)과 접촉될 수 있도록 한다. 이러한 투명전극 패 턴(104)은 인듐 틴 옥사이드(ITO)와 같은 투명한 도전성 물질로 형성된다.
상기 투명전극 패턴(104) 상에 형성된 소스전극(105)과 드레인전극(106)은 게이트 절연막(103) 중에 게이트 전극(102)과 오버랩되는 영역의 일부를 노출하도록 형성되되, 투명전극 패턴(104)이 게이트 절연막(103)을 노출하는 폭보다는 작은 폭을 가지고 노출하도록 형성된다.
이러한 소스전극(105)과 드레인전극(106)은 도전성 금속 물질로 형성되며, 본 발명의 설명에 있어서는 금(Au)으로 이루어진 것을 그 예로 하였다. 하지만, 상기 소스전극(105)과 드레인전극(106)은 상기 금(Au)외에도 본 발명의 요지를 벗어나지 않는 범위 내에서 다른 도전성 금속 물질로 형성되는 것이 가능하다.
상기 소스전극(105)과 드레인전극(106) 상에 형성된 격벽 패턴(107)은 적어도 상기 투명전극 패턴(104)이 게이트 절연막(103)을 노출하는 영역과 오버랩되는 영역만큼 게이트 절연막(103)을 노출하도록 형성된다.
상기 격벽 패턴(107)이 게이트 절연막(103)을 노출하는 영역을 비롯하여 투명전극 패턴(104), 소스전극(105) 및 드레인전극(106)이 게이트 절연막(103)을 노출하는 영역에는 잉크젯 프린팅을 이용하여 활성층(108)이 형성되며, 상기 격벽 패턴(107)은 포토아크릴(photo acryl)로 이루어질 수 있다. 여기서, 상기 격벽 패턴(107)은 잉크젯 프린팅 방법을 이용하여 활성층(108)을 형성할 시에 격벽으로 이용하기 위해 형성된 패턴이다.
본 발명의 설명에 있어서 상기 격벽 패턴(107)은 포토아크릴(photo acryl)로 형성된 것을 그 예로 하였지만 본 발명이 이에 한정되는 것은 아니며, 상기 격벽 패턴(107)은 본 발명의 범위를 벗어나지 않는 유기 물질의 범위 내에서 노볼락(novolak)계, 폴리이미드(polyimide)계, 플로린(fluorine)계 등과 같은 물질로 형성되는 것이 가능하다.
여기서, 상기 활성층(108)은 펜타센(pentacene) 계열로 이루어진 유기반도체(organic semicinductor)이다.
그리고, 상기 활성층(108) 상에는 보호층(109)이 형성되는데, 이러한 보호층(109)은 적어도 활성층(108)의 상부의 전 영역을 덮도록 형성되는 것이 바람직하며, 유기 물질 또는 무기물질을 이용한 혼성물로 이루어진다.
이하, 도 3a 내지 3m을 참조하여 본 발명의 바람직한 실시예에 따른 유기 박막 트랜지스터의 제조 방법에 대하여 설명하면 다음과 같다.
먼저, 기판(101) 상에 게이트 전극 형성용 제 1 도전성 금속막(113)을 형성하고, 상기 제 1 도전성 금속막(113) 상에 감광막(130)을 형성한다.
다음으로, 도 3a에 도시한 바와 같이 상기 감광막(130) 상에 제 1 마스크(150)를 정렬하여 노광한 후, 감광막(130)의 노광된 영역을 제거하여 감광막 패턴(140)을 형성한다.
다음으로, 상기 감광막 패턴(140)을 마스크로 이용하여 제 1 도전성 금속막(113)을 선택적으로 식각한 후 감광막 패턴(140)을 제거하여 도 3c에 도시된 바와 같은 게이트 전극(102)을 형성한다.
이와 같은 게이트 전극(102)은 금(Au), 구리(Cu), 알루미늄(Al), 알루미늄 합금(Al-alloy), 몰리브덴(Mo), 크롬(Cr), 인듐틴옥사이드(ITO), 티탄(Ti), 네오디 뮴(AlNd) 중 어느 하나를 포함하여 이루어지거나, 구리(Cu)와 티탄(Ti) 및, 금(Au)과 인듐틴옥사이드(ITO) 및, 몰리브덴(Mo)과 AlNd(네오디뮴) 및, 금(Au)과 인듐틴옥사이드(ITO) 및, 몰리브덴(Mo)과 네오디뮴(AlNd)으로 이루어진 이중 층으로 형성된다.
다음으로, 도 3d에 도시한 바와 같이, 상기 게이트 전극(102)이 형성된 기판(101) 상의 전체에 게이트 절연막(103)을 형성한다. 여기서, 게이트 절연막(103)은 유기 물질 또는 무기 물질로 형성된다.
다음으로, 상기 게이트 절연막(103) 상에 투명 도전막(114), 제 2 도전성 금속막(116), 감광막(131)을 차례로 형성한다.
다음으로, 도 3e에 도시한 바와 같이 상기 감광막(131) 상에 제 2 마스크(151)를 정렬하여 노광한 후에 감광막(131)의 노광된 영역을 제거하여 도 3f에 도시된 바와 같은 감광막 패턴(141)을 형성한다.
다음으로, 상기 감광막 패턴(141)을 마스크로 이용하여 제 2 도전성 금속막(116)을 선택적으로 습식 식각(wet etch)하여 도 3g에 도시된 바와 같은 소스전극(105)과 드레인 전극(106)을 형성하고, 감광막 패턴(141)을 마스크로 이용하여 투명 도전막(114)을 선택적으로 습식 식각하여 도 3h에 도시된 바와 같은 투명전극 패턴(104)을 형성한 후에 상기 감광막 패턴(141)을 제거하고, 투명전극 패턴(104)의 결정화를 위한 열처리를 수행한다. 여기서, 상기 열처리는 230℃의 온도 내에서 30분 동안 수행된다.
이때, 상기 소스 전극(105)과 드레인 전극(106)과 투명전극 패턴(104)은 게 이트 절연막(103) 중에 게이트전극(102)과 오버랩되는 영역의 일부가 노출될 수 있도록 형성하며, 상기 소스 전극(105)과 드레인 전극(106)은 금(Au)으로 이루어지고 상기 투명전극 패턴은 인듐 틴 옥사이드(ITO)로 이루어진다.
여기서, 상기 투명전극 패턴(104)과 소스전극(105) 및 드레인 전극(106)은 동일한 감광막 패턴(141)을 마스크로 하여 습식 식각이 이루어지지만, 상기 투명전극 패턴(104)이 게이트 절연막(103)을 노출하는 폭은 소스 전극(105)과 드레인 전극(106)이 게이트 절연막(103)을 노출하는 폭보다 크도록 형성되는데, 이는 상기 소스 전극(105)과 드레인 전극(106)을 먼저 습식 식각한 후에 투명전극 패턴(104)의 습식 식각이 이루어지기 때문이다.
다음으로, 상기 소스전극(105)과 드레인전극(106) 상에 격벽패턴 형성용 유기막(117)과 감광막(132)을 차례로 형성한다. 이때, 상기 격벽패턴 형성용 유기막(117)은 노볼락(novolak)계, 폴리이미드(polyimide)계, 플로린(fluorine)계, 포토아크릴(photo acryl)계 중 어느 하나로 이루어진다.
다음으로, 도 3i에 도시한 바와 같이 상기 감광막(132) 상에 제 3 마스크(153)를 정렬하여 노광한 후에 감광막(132)의 노광된 영역을 제거하여 도 3j에 도시된 바와 같은 감광막 패턴(142)을 형성한다.
다음으로, 상기 감광막 패턴(142)을 마스크로 이용하여 격벽패턴 형성용 유기막(117)을 선택적으로 식각하여 격벽 패턴(107)을 형성한다.
이후, 필요한 경우에 플라즈마 등을 이용하여 상기 격벽 패턴(107)을 선택적 으로 표면처리 한다.
다음으로, 상기 게이트 절연막(103) 중에 특히 투명전극 패턴(104), 소스전극(105), 드레인전극(106) 및 격벽 패턴(107)에 의해 노출된 영역에 활성층(108)의 형성을 위한 표면처리가 이루어진다.
이와 같은 표면처리는 클리닝(cleaning), 산소를 포함한 가스를 이용한 애슁(O2 ashing), SAM 처리의 단계로 이루어진다.
다음으로, 도 3k에 도시한 바와 같이 상기 투명전극 패턴(104), 소스전극(105), 드레인전극(106) 및 격벽 패턴(107)에 의해 노출된 게이트 절연막(103) 상의 공간에 잉크젯 프린팅을 이용하여 활성층(108)을 형성한다. 이때, 활성층(108)은 펜타센(pentacene) 계열로 이루어진 유기반도체(organic semicinductor)이다. 이후, 큐어링(curing)하여 활성층(108)의 형성을 완료한다.
다음으로, 도 3l에 도시한 바와 같이 상기 활성층(108) 상에 잉크젯 프린팅의 방법을 이용하여 적어도 상기 활성층(108)의 상면 전체를 덮는 보호층(109)을 형성한다. 이때, 상기 보호층(109)은 유기 물질 또는 무기물질을 이용한 혼성물로 형성된다. 이후, 큐어링(curing)하여 보호층(109)의 형성을 완료한다.
상기와 같은 단계를 통해 제조된 유기 박막 트랜지스터가 액정표시장치에 적용되는 경우에는, 도 3m에 도시한 바와 같이 상기 격벽 패턴(107)을 마스크로 하여 드레인전극(126)의 일부를 선택적으로 식각하여 투명전극 패턴(104)의 일부를 외부로 노출한다. 여기서, 금(Au)으로 형성된 상기 드레인전극(126)의 식각 시에 이용되는 에천트는 요오드화칼륨(KI) 또는 요오드(I2)이다.
이와 같이 외부로 노출된 일부 투명전극 패턴(104)의 영역은 액정표시장치의 각 화소 내에 넓게 형성됨으로써 각 화소의 구동을 위한 화소전극으로 기능할 수도 있다. 즉, 본 발명에 따른 유기 박막 트랜지스터가 액정표시장치에 구비된 경우에는 화소전극의 형성을 위하여 별도로 투명 도전막을 형성하고 포토리소그라피를 이용한 패터닝 과정을 수행하지 않고도 상기와 같이 격벽 패턴을 마스크로 이용하여 드레인 전극의 일부를 선택적으로 식각하여 투명전극 패턴의 일부를 외부로 노출함으로써 이를 화소전극으로 이용하면 되는 장점이 있다.
본 발명의 설명에 있어서 상기 유기 박막 트랜지스터가 액정표시장치에 적용된 경우만을 예로써 언급하였지만 이에 한정되는 것은 아니며, 본 발명의 바람직한 실시예에 따른 상기 유기 박막 트랜지스터는 본 발명의 요지를 벗어나지 않는 범위 내에서 다양한 평판표시장치에 적용되는 것이 가능할 것이다.
도 1은 종래의 일반적인 유기 박막 트랜지스터를 도시한 단면도.
도 2는 본 발명의 바람직한 실시예에 따른 유기 박막 트랜지스터를 도시한 단면도.
도 3a 내지 도 3m은 도 2의 유기 박막 트랜지스터를 제조하는 순서를 도시한 단면도.
**도면의 주요 부분에 대한 부분에 대한 설명**
101 : 기판 102 : 게이트전극
103 : 게이트 절연막 104 : 투명전극 패턴
105 : 소스전극 106 : 드레인전극
107 : 격벽 패턴 108 : 활성층
109: 보호층
Claims (27)
- 기판;상기 기판 상에 형성된 게이트전극;상기 기판 상에 형성된 게이트 절연막;상기 게이트 절연막 상에 게이트 전극의 양단과 오버랩되도록 형성되며, 게이트 전극과 오버랩된 게이트 절연막의 일부를 노출하는 투명전극 패턴;상기 투명전극 패턴 상에 형성되며 게이트 전극과 오버랩된 게이트 절연막의 일부를 노출하는 소스전극과 드레인전극;상기 소스전극과 드레인전극 상에 형성되며 게이트 전극과 오버랩된 게이트 절연막의 일부를 노출하는 격벽 패턴;상기 투명전극 패턴, 소스전극, 드레인전극 및 격벽 패턴에 의해 노출된 게이트 절연막 상에 형성된 활성층;상기 활성층 상에 형성된 보호층;을 포함하여 구성된 것을 특징으로 하는 유기 박막 트랜지스터.
- 제 1 항에 있어서, 상기 게이트전극은 금(Au), 구리(Cu), 알루미늄(Al), 알루미늄 합금(Al-alloy), 몰리브덴(Mo), 크롬(Cr), 인듐틴옥사이드(ITO), 티탄(Ti), 네오디뮴(AlNd) 중 어느 하나를 포함하여 이루어진 것을 특징으로 하는 유기 박막 트랜지스터.
- 제 1 항에 있어서, 상기 게이트 전극은 구리(Cu)와 티탄(Ti) 및, 금(Au)과 인듐틴옥사이드(ITO) 및, 몰리브덴(Mo)과 AlNd(네오디뮴) 및, 금(Au)과 인듐틴옥사이드(ITO) 및, 몰리브덴(Mo)과 네오디뮴(AlNd)으로 이루어진 이중 층으로 형성된 것을 특징으로 하는 유기 박막 트랜지스터.
- 제 1 항에 있어서, 상기 게이트 절연막은 유기 물질 또는 무기 물질로 이루어진 것을 특징으로 하는 유기 박막 트랜지스터.
- 제 1 항에 있어서, 상기 투명전극 패턴은 인듐 틴 옥사이드(ITO)로 이루어진 것을 특징으로 하는 유기 박막 트랜지스터.
- 제 1 항에 있어서, 상기 소스전극과 드레인전극은 금(Au)으로 이루어진 것을 특징으로 하는 유기 박막 트랜지스터.
- 제 1 항에 있어서, 상기 격벽 패턴은 노볼락(novolak)계, 폴리이미드(polyimide)계, 플로린(fluorine)계, 포토아크릴(photo acryl)계 중 선택된 어느 하나로 이루어진 것을 특징으로 하는 유기 박막 트랜지스터.
- 제 1 항에 있어서, 상기 활성층은 펜타센(pentacene) 계열로 이루어진 유기 반도체(organic semicinductor)인 것을 특징으로 하는 유기 박막 트랜지스터.
- 제 1 항에 있어서, 상기 보호층은 유기 물질 또는 무기물질을 이용한 혼성물로 이루어진 것을 특징으로 하는 유기 박막 트랜지스터.
- 제 1 항에 있어서, 상기 투명전극 패턴이 게이트 절연막을 노출하는 폭은 소스전극과 드레인 전극이 게이트 절연막을 노출하는 폭보다 큰 것을 특징으로 하는 유기 박막 트랜지스터.
- 기판 상에 게이트 전극을 형성하는 단계;상기 게이트 전극 상에 게이트 절연막을 형성하는 단계;상기 게이트 절연막 상에 투명전극 패턴을 형성하고, 상기 투명전극 패턴 상에 소스 전극과 드레인 전극을 형성하되, 게이트 전극과 오버랩되는 게이트 절연막의 일부가 노출되도록 형성하는 단계;상기 소스 전극과 드레인 전극 상에 격벽 패턴을 형성하되, 게이트 전극과 오버랩되는 게이트 절연막의 일부가 노출되도록 형성하는 단계;상기 투명전극 패턴, 소스 전극, 드레인 전극 및 격벽 패턴에 의해 노출된 게이트 절연막 상에 활성층을 형성하는 단계;상기 활성층 상에 보호층을 형성하는 단계;를 포함하여 이루어지는 것을 특징으로 하는 유기 박막 트랜지스터의 제조 방법.
- 제 11 항에 있어서, 상기 게이트 전극을 형성하는 단계는,기판 상에 제 1 도전성 금속막을 증착하는 단계;포토리소그라피(photolithography) 이용하여 감광막 패턴을 형성하는 단계;상기 제 1 도전성 금속막을 감광막 패턴을 이용하여 선택적으로 식각하여 게이트 전극을 형성하는 단계;를 포함하여 이루어지는 것을 특징으로 하는 유기 박막 트랜지스터의 제조 방법.
- 제 11 항에 있어서, 상기 게이트 절연막 상에 투명전극 패턴을 형성하고, 상기 투명전극 패턴 상에 소스 전극과 드레인 전극을 형성하되, 게이트 전극과 오버랩되는 게이트 절연막의 일부가 노출되도록 형성하는 단계는,게이트 절연막 상에 투명 도전막을 증착하는 단계;상기 투명 도전막 상에 제 2 도전성 금속막을 증착하는 단계;포토리소그라피(photolithography) 이용하여 감광막 패턴을 형성하는 단계;상기 제 2 도전성 금속막을 감광막 패턴을 이용하여 선택적으로 습식식각(wet etch)하여 소스 전극과 드레인 전극을 형성하는 단계;상기 투명 도전막을 감광막 패턴을 이용하여 선택적으로 습식식각하여 투명전극 패턴을 형성하되, 게이트 전극과 오버랩되는 게이트 절연막의 일부를 노출하 는 단계;를 포함하여 이루어지는 것을 특징으로 하는 유기 박막 트랜지스터의 제조 방법.
- 제 11 항에 있어서, 상기 투명전극 패턴이 게이트 절연막을 노출하는 폭은 소스 전극과 드레인 전극이 게이트 절연막을 노출하는 폭보다 큰 것을 특징으로 하는 유기 박막 트랜지스터의 제조 방법.
- 제 11 항에 있어서, 상기 소스 전극과 드레인 전극 상에 격벽 패턴을 형성하되, 게이트 전극과 오버랩되는 게이트 절연막의 일부가 노출되도록 형성하는 단계는,소스 전극과 드레인 전극 상에 격벽패턴 형성용 유기막을 코팅하는 단계;포토리소그라피(photolithography)를 이용하여 감광막 패턴을 형성하는 단계;상기 격벽패턴 형성용 유기막을 감광막 패턴을 이용하여 선택적으로 식각하여 격벽 패턴을 형성하는 단계;를 포함하여 이루어지는 것을 특징으로 하는 유기 박막 트랜지스터의 제조 방법.
- 제 15 항에 있어서, 상기 격벽패턴 형성용 유기막은 노볼락(novolak)계, 폴 리이미드(polyimide)계, 플로린(fluorine)계, 포토아크릴(photo acryl)계 중 선택된 어느 하나인 것을 특징으로 하는 유기 박막 트랜지스터의 제조 방법.
- 제 11 항에 있어서, 상기 투명전극 패턴, 소스 전극, 드레인 전극 및 격벽 패턴에 의해 노출된 게이트 절연막 상에 활성층을 형성하는 단계는,잉크젯 프린팅을 이용하여 수행되는 것을 특징으로 하는 유기 박막 트랜지스터의 제조 방법.
- 제 11 항에 있어서, 상기 활성층 상에 보호층을 형성하는 단계는,잉크젯 프린팅을 이용하여 수행되는 것을 특징으로 하는 유기 박막 트랜지스터의 제조 방법.
- 제 11 항에 있어서, 상기 게이트전극은 금(Au), 구리(Cu), 알루미늄(Al), 알루미늄 합금(Al-alloy), 몰리브덴(Mo), 크롬(Cr), 인듐틴옥사이드(ITO), 티탄(Ti), 네오디뮴(AlNd) 중 어느 하나를 포함하여 이루어진 것을 특징으로 하는 유기 박막 트랜지스터의 제조 방법.
- 제 11 항에 있어서, 상기 게이트 전극은 구리(Cu)와 티탄(Ti) 및, 금(Au)과 인듐틴옥사이드(ITO) 및, 몰리브덴(Mo)과 AlNd(네오디뮴) 및, 금(Au)과 인듐틴옥사이드(ITO) 및, 몰리브덴(Mo)과 네오디뮴(AlNd)으로 이루어진 이중 층으로 형성된 것을 특징으로 하는 유기 박막 트랜지스터의 제조 방법.
- 제 11 항에 있어서, 상기 게이트 절연막은 유기 물질 또는 무기 물질로 이루어진 것을 특징으로 하는 유기 박막 트랜지스터의 제조 방법.
- 제 11 항에 있어서, 상기 투명전극 패턴은 인듐 틴 옥사이드(ITO)로 이루어진 것을 특징으로 하는 유기 박막 트랜지스터의 제조 방법.
- 제 11 항에 있어서, 상기 소스전극과 드레인전극은 금(Au)으로 이루어진 것을 특징으로 하는 유기 박막 트랜지스터의 제조 방법.
- 제 11 항에 있어서, 상기 활성층은 펜타센(pentacene) 계열로 이루어진 유기반도체(organic semicinductor)인 것을 특징으로 하는 유기 박막 트랜지스터의 제조 방법.
- 제 11 항에 있어서, 상기 보호층은 유기 물질 또는 무기물질을 이용한 혼성물로 이루어진 것을 특징으로 하는 유기 박막 트랜지스터의 제조 방법.
- 제 11 항에 있어서, 상기 격벽 패턴을 마스크로 하여 드레인 전극의 일부를 선택적으로 식각하여 투명전극 패턴의 일부를 외부로 노출하는 단계가 추가로 이루 어지는 것을 특징으로 하는 유기 박막 트랜지스터의 제조 방법.
- 제 11 항에 있어서, 상기 투명전극 패턴, 소스 전극, 드레인 전극 및 격벽 패턴에 의해 노출된 게이트 절연막 상에 활성층을 형성하는 단계 전에는,상기 게이트 절연막 중에 상기 투명전극 패턴, 소스전극, 드레인전극 및 격벽 패턴에 의해 노출된 영역의 표면 처리가 이루어지며,상기 표면처리는 클리닝(cleaning)단계, 산소를 포함한 가스를 이용한 애슁(O2 ashing)단계, SAM 처리 단계를 포함하여 수행되는 것은 특징으로 하는 유기 박막 트랜지스터의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070125814A KR101396939B1 (ko) | 2007-12-05 | 2007-12-05 | 유기 박막 트랜지스터 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070125814A KR101396939B1 (ko) | 2007-12-05 | 2007-12-05 | 유기 박막 트랜지스터 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090058991A KR20090058991A (ko) | 2009-06-10 |
| KR101396939B1 true KR101396939B1 (ko) | 2014-05-20 |
Family
ID=40989276
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070125814A KR101396939B1 (ko) | 2007-12-05 | 2007-12-05 | 유기 박막 트랜지스터 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101396939B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2874187B1 (en) * | 2013-11-15 | 2020-01-01 | Evonik Operations GmbH | Low contact resistance thin film transistor |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070009013A (ko) * | 2005-07-14 | 2007-01-18 | 삼성전자주식회사 | 평판표시장치 및 평판표시장치의 제조방법 |
| KR20070062859A (ko) * | 2005-12-13 | 2007-06-18 | 삼성전자주식회사 | 표시장치와 이의 제조방법 |
| KR20070109288A (ko) * | 2006-05-10 | 2007-11-15 | 삼성전자주식회사 | 표시장치 및 그 제조방법 |
-
2007
- 2007-12-05 KR KR1020070125814A patent/KR101396939B1/ko active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070009013A (ko) * | 2005-07-14 | 2007-01-18 | 삼성전자주식회사 | 평판표시장치 및 평판표시장치의 제조방법 |
| KR20070062859A (ko) * | 2005-12-13 | 2007-06-18 | 삼성전자주식회사 | 표시장치와 이의 제조방법 |
| KR20070109288A (ko) * | 2006-05-10 | 2007-11-15 | 삼성전자주식회사 | 표시장치 및 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20090058991A (ko) | 2009-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8502229B2 (en) | Array substrate for display device and method of fabricating the same | |
| US8236628B2 (en) | Array substrate and manufacturing method | |
| US8062936B2 (en) | Method of fabricating array substrate | |
| US8431452B2 (en) | TFT-LCD array substrate and manufacturing method thereof | |
| US9105524B2 (en) | Method of fabricating a thin film transistor array substrate | |
| WO2019140733A1 (zh) | 柔性amoled基板及其制作方法 | |
| TWI477869B (zh) | 顯示面板之陣列基板及其製作方法 | |
| US9564532B2 (en) | Array substrate and method of fabricating the same | |
| US9305942B2 (en) | TFT array substrate having metal oxide part and method for manufacturing the same and display device | |
| CN108807470B (zh) | 触控显示屏的制作方法 | |
| KR101118150B1 (ko) | Ｔｆｔ－ｌｃｄ 어레이 기판 및 이를 제조하는 방법 | |
| WO2018119879A1 (zh) | 薄膜晶体管及其制作方法 | |
| TW200407644A (en) | TFT array substrate, liquid crystal display device, manufacturing methods of tft array substrate and liquid crystal display device, and electronic device | |
| US8441592B2 (en) | TFT-LCD array substrate and manufacturing method thereof | |
| WO2018113214A1 (zh) | 薄膜晶体管及其制作方法、显示基板、显示装置 | |
| WO2016145769A1 (zh) | 薄膜晶体管及其制作方法、阵列基板及显示装置 | |
| CN107302061B (zh) | Oled显示基板及其制作方法、显示装置 | |
| JP2008166671A (ja) | 薄膜トランジスターの製造方法 | |
| KR100881819B1 (ko) | 액정 표시 장치의 바닥기판 제조방법 | |
| WO2015180357A1 (zh) | 阵列基板及其制作方法和显示装置 | |
| US8008135B2 (en) | Method for manufacturing pixel structure | |
| TWI471948B (zh) | 氧化物薄膜電晶體製程方法 | |
| US8703514B2 (en) | Active array substrate and method for manufacturing the same | |
| US9659975B2 (en) | Fabrication methods of transparent conductive electrode and array substrate | |
| US20170025493A1 (en) | Organic thin film transistor array substrate and fabrication method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20170413 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20180416 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20190417 Year of fee payment: 6 |